Universidade Federal de Roraima

Arquitetura e Organização de Computadores

Aluno: Talles Bezerra de Assunção

## Laboratório de VHDL - Relatório

[01]. Registrador Flip-Flop do tipo D.

Pinos de Entrada:

D e Clock - Tipo bit.

Pino de Saída


Q - Tipo bit.

Descrição: Armazena o valor da entrada D na saída Q a cada variação de 0 para 1 do Clock.

D: varia de 0 para 1 a cada 1us.

Clock: varia de 0 para 1 a cada 0.5us.

Resultado da simulação waveform:



[02]. Multiplexador de quatro opções de entrada.

Pinos de Entrada:

E1, E2, E3, E4, C1 e C2 – Tipo bit.

Pino de Saída

SAIDA - Tipo bit

Descrição:

E1: Varia de 0 para 1 a cada 16us.

E2: Varia de 0 para 1 a cada 8us.


E3: Varia de 0 para 1 a cada 4us.

E4: Varia de 0 para 1 a cada 2us.

C1: Varia de 0 para 1 a cada 1us.

C2: Varia de 0 para 1 a cada 0.5us.

## Resultado da simulação waveform:



[03]. Porta lógica XOR.

Pinos de Entrada:

A e B - Tipo bit.

Pino de Saída


SAIDA - Tipo bit.

Descrição: Quando o valor de entrada de A e B são iguais, o valor da SAIDA é igual a 0, quando são diferentes, igual a 1.

A: varia de 0 para 1 a cada 1us.

B: varia de 0 para 1 a cada 0.5us.

Resultado da simulação waveform:



[04]. Somador que recebe um valor inteiro e soma com o valor 4.

Pino de Entrada:

X - Tipo Integer.

Pino de Saída

Result - Tipo Integer.

Descrição: Soma mais 4 ao valor de X.

X: vai de 0 até 9 a cada 1us durante 10us.

## Resultado da simulação waveform:

Name	Value at 0 ps	0 ps 0 ps	1.	0 us	2.0 us	3.0 us	s 4.0	) us 5.0	) us 6.0	0 us 7.0	) us 8.0	) us 9.0	us 10.0 us ^
<u>▶</u> > x	S 0		0	1	2	X	3	4	5	6	7	8	9
⇒ RESULT	S 4		4	5		$\longrightarrow$ X	7	8	9	10	11	12	13