

RX130 グループ

ユーザーズマニュアル ハードウェア編

ルネサス32ビットマイクロコンピュータ
RXファミリ／RX100シリーズ

本資料に記載の全ての情報は本資料発行時点のものであり、ルネサス エレクトロニクスは、
予告なしに、本資料に記載した製品または仕様を変更することがあります。
ルネサス エレクトロニクスのホームページなどにより公開される最新情報をご確認ください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器・システムの設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含みます。以下同じです。）に関し、当社は、一切その責任を負いません。
2. 当社製品、本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を、全部または一部を問わず、改造、改変、複製、その他の不適切に使用しないでください。かかる改造、改変、複製等により生じた損害に関し、当社は、一切その責任を負いません。
5. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、
家電、工作機械、パソコン機器、産業用ロボット等

高品質水準：輸送機器（自動車、電車、船舶等）、交通制御（信号）、大規模通信機器、
金融端末基幹システム、各種安全制御装置等

当社製品は、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することはできません。たとえ、意図しない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。

6. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
 7. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
 8. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
 9. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。また、当社製品および技術を、(1)核兵器、化学兵器、生物兵器等の大量破壊兵器およびこれらを運搬することができるミサイル（無人航空機を含みます。）の開発、設計、製造、使用もしくは貯蔵等の目的、(2)通常兵器の開発、設計、製造または使用の目的、または(3)その他の国際的な平和および安全の維持の妨げとなる目的で、自ら使用せず、かつ、第三者に使用、販売、譲渡、輸出、賃貸もしくは使用許諾しないでください。
- 当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
10. お客様の転売、貸与等により、本書（本ご注意書きを含みます。）記載の諸条件に抵触して当社製品が使用され、その使用から損害が生じた場合、当社は一切その責任を負わず、お客様にかかる使用に基づく当社への請求につき当社を免責いただきます。
 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
 12. 本資料に記載された情報または当社製品に関し、ご不明点がある場合には、当社営業にお問い合わせください。
- 注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1において定義された当社の開発、製造製品をいいます。

CMOSデバイスの一般的注意事項

入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。

CMOSデバイスの入力がノイズなどに起因して、 $V_{IL}(\text{MAX.})$ から $V_{IH}(\text{MIN.})$ までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定な場合はもちろん、 $V_{IL}(\text{MAX.})$ から $V_{IH}(\text{MIN.})$ までの領域を通過する遷移期間中にチャタリングノイズ等が入らないようご使用ください。

未使用入力の処理

CMOSデバイスの未使用端子の入力レベルは固定してください。

未使用端子入力については、CMOSデバイスの入力に何も接続しない状態で動作させるのではなく、プルアップかプルダウンによって入力レベルを固定してください。また、未使用の入出力端子が出力となる可能性（タイミングは規定しません）を考慮すると、個別に抵抗を介して V_{DD} またはGNDに接続することが有効です。

資料中に「未使用端子の処理」について記載のある製品については、その内容を守ってください。

静電気対策

MOSデバイス取り扱いの際は静電気防止を心がけてください。

MOSデバイスは強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際に当社が出荷梱包に使用している導電性のトレイやマガジン・ケース、または導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。

また、MOSデバイスを実装したボードについても同様の扱いをしてください。

初期化以前の状態

電源投入時、MOSデバイスの初期状態は不定です。

電源投入時の端子の出力状態や入出力設定、レジスタ内容などは保証しておりません。ただし、リセット動作やモード設定で定義している項目については、これらの動作のうちに保証の対象となります。

リセット機能を持つデバイスの電源投入後は、まずリセット動作を実行してください。

電源投入切断順序

内部動作および外部インターフェースで異なる電源を使用するデバイスの場合、原則として内部電源を投入した後に外部電源を投入してください。切断の際には、原則として外部電源を切断した後に内部電源を切断してください。逆の電源投入切断順により、内部素子に過電圧が印加され、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。

資料中に「電源投入切断シーケンス」についての記載のある製品については、その内容を守ってください。

電源OFF時における入力信号

当該デバイスの電源がOFF状態の時に、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。

資料中に「電源OFF時における入力信号」についての記載のある製品については、その内容を守ってください。

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI周辺のノイズが印加され、LSI内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。

外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレス（予約領域）のアクセス禁止

【注意】リザーブアドレス（予約領域）のアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。

リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

同じグループのマイコンでも型名が違うと、内部ROM、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

このマニュアルの使い方

1. 目的と対象者

このマニュアルは、本マイコンのハードウェア機能と電気的特性をユーザーに理解していただくためのマニュアルです。本マイコンを用いた応用システムを設計するユーザーを対象にしています。このマニュアルを使用するには、電気回路、論理回路、マイクロコンピュータに関する基本的な知識が必要です。

このマニュアルは、大きく分類すると、製品の概要、CPU、システム制御機能、周辺機能、電気的特性、使用上の注意で構成されています。

本マイコンは、注意事項を十分確認の上、使用してください。注意事項は、各章の本文中、各章の最後、注意事項の章に記載しています。

改訂記録は旧版の記載内容に対して訂正または追加した主な箇所をまとめたものです。改訂内容すべてを記録したものではありません。詳細は、このマニュアルの本文でご確認ください。

RX130 グループでは次のドキュメントを用意しています。ドキュメントは最新版を使用してください。最新版はルネサス エレクトロニクスのホームページに掲載されています。

ドキュメントの種類	記載内容	資料名	資料番号
データシート	ハードウェアの概要と電気的特性	RX130 グループ データシート	R01DS0273JJ
ユーザーズマニュアル ハードウェア編	ハードウェアの仕様（ピン配置、メモリマップ、周辺機能の仕様、電気的特性、タイミング）と動作説明	RX130 グループ ユーザーズマニュアル ハードウェア編	本ユーザーズマニュアル
ユーザーズマニュアル ソフトウェア編	CPU・命令セットの説明	RX ファミリ ユーザーズマニュアル ソフトウェア編	R01US0032JJ
アプリケーションノート	基板設計上の注意事項	RX ファミリ ハードウェアデザインガイド	R01AN1411JJ
	レジスタ初期設定例	RX130 グループ 初期設定例	R01AN2592JJ
	応用例参考プログラムなど	—	—
RENESAS TECHNICAL UPDATE	製品の仕様、ドキュメント等に関する速報	—	—

2. レジスタの表記

各章において「レジスタの説明」には、ビットの並びを示すビット配置図とビットに設定する内容を説明するビット機能表があります。使用する記号、用語を以下に説明します。

X.X.X •••• レジスタ

アドレス xxxx xxxxh

b7	b6	b5	b4	b3	b2	b1	b0
—	••••[1:0]	••••4	—	—	—	—	••••0

リセット後の値 x 0 0 0 0 0 0

x : 不定

ビット	シンボル	ビット名	機能	R/W (1)
b0	••••0	•••• ビット (2)	0: 1: 設定しないでください	R/W
b3-b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b4	••••4	•••• ビット	0: 1:	R
b6-b5	••••[1:0]	•••• ビット	0 0: 0 1: 上記以外は設定しないでください	R/(W) (注1)
b7	—	予約ビット	読んだ場合、その値は不定。書き込みは無効になります	R

(1) R/W : 読み出し/書き込みともに有効です。

R/(W) : 読み出し/書き込みともに有効ですが、書き込みには制限があります。
制限の内容については、各レジスタの説明や注記を参照ください。

R : 読み出しのみ有効です。書き込みは無効になります。

(2) 予約ビットです。書き込みを行う場合には、指定された値を書き込んでください。指定外の値を書き込んだ場合の動作は保証されません。

(3) 設定しないでください。設定した場合の動作は保証されません。

3. 略語および略称の説明

略語/略称	フルスペル	備考
ACIA	Asynchronous Communications Interface Adapter	調歩同期式通信アダプタ
bps	bits per second	転送速度を表す単位、ビット/秒
CRC	Cyclic Redundancy Check	巡回冗長検査
DMA	Direct Memory Access	CPUの命令を介さずに直接データ転送を行う方式
DMAC	Direct Memory Access Controller	DMAを行うコントローラ
GSM	Global System for Mobile Communications	FDD-TDMAの第二世代携帯電話の方式
Hi-Z	High Impedance	回路が電気的に接続されていない状態
IEBus	Inter Equipment Bus	—
I/O	Input / Output	入出力
IrDA	Infrared Data Association	赤外線通信の業界団体または規格
LSB	Least Significant Bit	最下位ビット
MSB	Most Significant Bit	最上位ビット
NC	Non-Connect	非接続
PWM	Pulse Width Modulation	パルス幅変調
SIM	Subscriber Identity Module	ISO/IEC 7816規格の接触型ICカード
UART	Universal Asynchronous Receiver / Transmitter	調歩同期式シリアルインターフェース
VCO	Voltage Controlled Oscillator	電圧制御発振器

すべての商標および登録商標は、それぞれの所有者に帰属します。

SuperFlash®は、米国Silicon Storage Technology, Inc.の米国、日本などの国における登録商標です。

注意：本製品はSilicon Storage Technology, Inc.からライセンスを受けたSuperFlash®を使用しています。

目次

特長	41
1. 概要	42
1.1 仕様概要	42
1.2 製品一覧	46
1.3 ブロック図	49
1.4 端子機能	50
1.5 ピン配置図	53
2. CPU	66
2.1 特長	66
2.2 CPU レジスタセット	67
2.2.1 汎用レジスタ (R0 ~ R15)	68
2.2.2 制御レジスタ	68
2.2.2.1 割り込みスタックポインタ (ISP)/ ユーザスタックポインタ (USP)	69
2.2.2.2 割り込みテーブルレジスタ (INTB)	69
2.2.2.3 プログラムカウンタ (PC)	69
2.2.2.4 プロセッサステータスワード (PSW)	70
2.2.2.5 バックアップ PC (BPC)	71
2.2.2.6 バックアップ PSW (BPSW)	72
2.2.2.7 高速割り込みベクタレジスタ (FINTV)	72
2.2.3 DSP 機能命令関連レジスタ	72
2.2.3.1 アキュムレータ (ACC)	72
2.3 プロセッサモード	73
2.3.1 スーパバイザモード	73
2.3.2 ユーザモード	73
2.3.3 特権命令	73
2.3.4 プロセッサモード間の移行	73
2.4 データタイプ	74
2.5 エンディアン	74
2.5.1 エンディアンの設定	74
2.5.2 I/O レジスタアクセス	78
2.5.3 I/O レジスタアクセスの注意事項	78
2.5.4 データ配置	78
2.5.4.1 レジスタのデータ配置	78
2.5.4.2 メモリ上のデータ配置	79
2.5.5 命令コード配置の注意事項	79
2.6 ベクタテーブル	80
2.6.1 固定ベクタテーブル	80
2.6.2 可変ベクタテーブル	81
2.7 命令動作	82
2.7.1 RMPA 命令、ストリング操作命令のデータプリフェッチ	82

2.8	パイプライン	82
2.8.1	概要	82
2.8.2	命令とパイプライン処理	84
2.8.2.1	单一のマイクロオペレーションに変換される命令とパイプライン処理	84
2.8.2.2	複数のマイクロオペレーションに変換される命令とパイプライン処理	86
2.8.2.3	パイプラインの基本動作	89
2.8.3	命令処理時間の計算方法	91
2.8.4	割り込み応答サイクル数	92
3.	動作モード	93
3.1	動作モードの種類と選択	93
3.2	レジスタの説明	94
3.2.1	モードモニタレジスタ (MDMONR)	94
3.2.2	システムコントロールレジスタ 1 (SYSCR1)	95
3.3	動作モードの説明	96
3.3.1	シングルチップモード	96
3.3.2	ブートモード	96
3.3.2.1	ブートモード (SCI インタフェース)	96
3.4	動作モード遷移	96
3.4.1	モード設定端子のレベルと動作モード遷移	96
4.	アドレス空間	97
4.1	アドレス空間	97
5.	I/O レジスタ	99
5.1	I/O レジスタアドレス一覧 (アドレス順)	101
6.	リセット	119
6.1	概要	119
6.2	レジスタの説明	121
6.2.1	リセットステータスレジスタ 0 (RSTS0)	121
6.2.2	リセットステータスレジスタ 1 (RSTS1)	122
6.2.3	リセットステータスレジスタ 2 (RSTS2)	123
6.2.4	ソフトウェアリセットレジスタ (SWRR)	123
6.3	動作説明	124
6.3.1	RES# 端子リセット	124
6.3.2	パワーオンリセット、電圧監視 0 リセット	124
6.3.3	電圧監視 1 リセット、電圧監視 2 リセット	126
6.3.4	独立ウォッチドッグタイマリセット	128
6.3.5	ソフトウェアリセット	128
6.3.6	コールドスタート / ウォームスタート判定機能	129
6.3.7	リセット発生要因の判定	130
7.	オプション設定メモリ	131
7.1	概要	131

7.2	レジスタの説明	132
7.2.1	オプション機能選択レジスタ 0 (OFS0)	132
7.2.2	オプション機能選択レジスタ 1 (OFS1)	134
7.2.3	エンディアン選択レジスタ (MDE)	135
7.3	使用上の注意事項	136
7.3.1	オプション設定メモリの設定例	136
8.	電圧検出回路 (LVDAb)	137
8.1	概要	137
8.2	レジスタの説明	140
8.2.1	電圧監視 1 回路制御レジスタ 1 (LVD1CR1)	140
8.2.2	電圧監視 1 回路ステータスレジスタ (LVD1SR)	141
8.2.3	電圧監視 2 回路制御レジスタ 1 (LVD2CR1)	142
8.2.4	電圧監視 2 回路ステータスレジスタ (LVD2SR)	143
8.2.5	電圧監視回路制御レジスタ (LVCMPCR)	144
8.2.6	電圧検出レベル選択レジスタ (LVDLVLR)	145
8.2.7	電圧監視 1 回路制御レジスタ 0 (LVD1CR0)	146
8.2.8	電圧監視 2 回路制御レジスタ 0 (LVD2CR0)	147
8.3	VCC 入力電圧のモニタ	148
8.3.1	Vdet0 のモニタ	148
8.3.2	Vdet1 のモニタ	148
8.3.3	Vdet2 のモニタ	148
8.4	電圧監視 0 リセット	149
8.5	電圧監視 1 割り込み、電圧監視 1 リセット	150
8.6	電圧監視 2 割り込み、電圧監視 2 リセット	152
8.7	イベントリンク出力機能	154
8.7.1	割り込み処理とイベントリンクの関係	154
9.	クロック発生回路	155
9.1	概要	155
9.2	レジスタの説明	157
9.2.1	システムクロックコントロールレジスタ (SCKCR)	157
9.2.2	システムクロックコントロールレジスタ 3 (SCKCR3)	159
9.2.3	PLL コントロールレジスタ (PLLCR)	160
9.2.4	PLL コントロールレジスタ 2 (PLLCR2)	161
9.2.5	メインクロック発振器コントロールレジスタ (MOSCCR)	162
9.2.6	サブクロック発振器コントロールレジスタ (SOSCCR)	163
9.2.7	低速オンチップオシレータコントロールレジスタ (LOCOCR)	164
9.2.8	IWDT 専用オンチップオシレータコントロールレジスタ (ILOCOCR)	165
9.2.9	高速オンチップオシレータコントロールレジスタ (HOCOCR)	166
9.2.10	高速オンチップオシレータ強制発振コントロールレジスタ (HOFCR)	167
9.2.11	発振安定フラグレジスタ (OSCOVFSR)	168

9.2.12	発振停止検出コントロールレジスタ (OSTDCR)	170
9.2.13	発振停止検出ステータスレジスタ (OSTDSR)	171
9.2.14	メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR)	172
9.2.15	CLKOUT 出力コントロールレジスタ (CKOCR)	173
9.2.16	メインクロック発振器強制発振コントロールレジスタ (MOFCR)	174
9.2.17	低速オンチップオシレータトリミングレジスタ (LOCOTRR)	175
9.2.18	IWDT 専用オンチップオシレータトリミングレジスタ (ILOCOTRR)	175
9.2.19	高速オンチップオシレータトリミングレジスタ n (HOCOTRRn) (n = 0)	176
9.3	メインクロック発振器	177
9.3.1	発振子を接続する方法	177
9.3.2	外部クロックを入力する方法	178
9.3.3	メインクロックを使用しない場合の端子処理	178
9.3.4	外部クロック入力に関する注意事項	178
9.4	サブクロック発振器	179
9.4.1	32.768kHz 水晶振動子を接続する方法	179
9.4.2	サブクロックを使用しない場合の端子処理	180
9.5	発振停止検出機能	181
9.5.1	発振停止検出と検出後の動作	181
9.5.2	発振停止検出割り込み	182
9.6	PLL 回路	183
9.7	内部クロック	183
9.7.1	システムクロック	183
9.7.2	周辺モジュールクロック	183
9.7.3	FlashIF クロック	183
9.7.4	CAC クロック	184
9.7.5	RTC 専用クロック	184
9.7.6	IWDT 専用クロック	184
9.7.7	ローパワータイマクロック	184
9.7.8	REMC クロック	184
9.8	使用上の注意事項	185
9.8.1	クロック発生回路に関する注意事項	185
9.8.2	発振子に関する注意事項	185
9.8.3	ボード設計上の注意	185
9.8.4	発振子接続端子に関する注意事項	186
9.8.5	サブクロックに関する注意事項	186
10.	クロック周波数精度測定回路 (CAC)	191
10.1	概要	191
10.2	レジスタの説明	193
10.2.1	CAC コントロールレジスタ 0 (CACR0)	193
10.2.2	CAC コントロールレジスタ 1 (CACR1)	194

10.2.3	CAC コントロールレジスタ 2 (CACR2)	195
10.2.4	CAC 割り込み要求許可レジスタ (CAICR)	196
10.2.5	CAC ステータスレジスタ (CASTR)	197
10.2.6	CAC 上限値設定レジスタ (CAULVR)	198
10.2.7	CAC 下限値設定レジスタ (CALLVR)	198
10.2.8	CAC カウンタバッファレジスタ (CACNTBR)	198
10.3	動作説明	199
10.3.1	クロック周波数測定	199
10.3.2	CACREF 端子のデジタルフィルタ機能	200
10.4	割り込み要求	200
10.5	使用上の注意事項	201
10.5.1	モジュールストップ機能の設定	201
11.	消費電力低減機能	202
11.1	概要	202
11.2	レジスタの説明	206
11.2.1	スタンバイコントロールレジスタ (SBYCR)	206
11.2.2	モジュールストップコントロールレジスタ A (MSTPCRA)	207
11.2.3	モジュールストップコントロールレジスタ B (MSTPCRB)	208
11.2.4	モジュールストップコントロールレジスタ C (MSTPCRC)	209
11.2.5	モジュールストップコントロールレジスタ D (MSTPCRD)	210
11.2.6	動作電力コントロールレジスタ (OPCCR)	211
11.2.7	サブ動作電力コントロールレジスタ (SOPCCR)	213
11.2.8	スリープモード復帰クロックソース切り替えレジスタ (RSTCKCR)	218
11.3	クロックの切り替えによる消費電力の低減	220
11.4	モジュールストップ機能	220
11.5	動作電力低減機能	220
11.5.1	動作電力制御モード設定方法	220
11.6	低消費電力状態	222
11.6.1	スリープモード	222
11.6.1.1	スリープモードへの移行	222
11.6.1.2	スリープモードの解除	223
11.6.1.3	スリープモード復帰クロックソース切り替え機能	223
11.6.2	ディープスリープモード	224
11.6.2.1	ディープスリープモードへの遷移	224
11.6.2.2	ディープスリープモードの解除	225
11.6.3	ソフトウェアスタンバイモード	226
11.6.3.1	ソフトウェアスタンバイモードへの移行	226
11.6.3.2	ソフトウェアスタンバイモードの解除	227
11.6.3.3	ソフトウェアスタンバイモードの応用例	228
11.7	使用上の注意事項	229

11.7.1	I/O ポートの状態	229
11.7.2	DTC のモジュールストップ	229
11.7.3	内蔵周辺モジュールの割り込み	229
11.7.4	MSTPCRA、MSTPCRB、MSTPCRC、MSTPCRD レジスタの書き込み	229
11.7.5	WAIT 命令の実行タイミング	229
11.7.6	スリープモード中の DTC によるレジスタの書き換えについて	229
12.	レジスタライトプロテクション機能	230
12.1	レジスタの説明	231
12.1.1	プロテクトレジスタ (PRCR)	231
13.	例外処理	232
13.1	例外事象	232
13.1.1	未定義命令例外	233
13.1.2	特権命令例外	233
13.1.3	リセット	233
13.1.4	ノンマスカブル割り込み	233
13.1.5	割り込み	233
13.1.6	無条件トラップ	233
13.2	例外の処理手順	234
13.3	例外事象の受け付け	236
13.3.1	受け付けタイミングと退避される PC 値	236
13.3.2	ベクタと PC、PSW の退避場所	236
13.4	例外の受け付け / 復帰時のハードウェア処理	237
13.5	ハードウェア前処理	238
13.5.1	未定義命令例外	238
13.5.2	特権命令例外	238
13.5.3	リセット	238
13.5.4	ノンマスカブル割り込み	239
13.5.5	割り込み	239
13.5.6	無条件トラップ	239
13.6	例外処理ルーチンからの復帰	240
13.7	例外事象の優先順位	240
14.	割り込みコントローラ (ICUb)	241
14.1	概要	241
14.2	レジスタの説明	243
14.2.1	割り込み要求レジスタ n (IRn) (n = 割り込みベクタ番号)	243
14.2.2	割り込み要求許可レジスタ m (IERm) (m = 02h ~ 1Fh)	244
14.2.3	割り込み要因プライオリティレジスタ n (IPRn) (n = 割り込みベクタ番号)	245
14.2.4	高速割り込み設定レジスタ (FIR)	246
14.2.5	ソフトウェア割り込み起動レジスタ (SWINTR)	247
14.2.6	DTC 転送要求許可レジスタ n (DTCErn) (n = 割り込みベクタ番号)	248

14.2.7	IRQ コントロールレジスタ i (IRQCRi) (i = 0 ~ 7)	249
14.2.8	IRQ 端子デジタルフィルタ許可レジスタ 0 (IRQFLTE0)	250
14.2.9	IRQ 端子デジタルフィルタ設定レジスタ 0 (IRQFLTC0)	251
14.2.10	ノンマスカブル割り込みステータスレジスタ (NMISR)	252
14.2.11	ノンマスカブル割り込み許可レジスタ (NMIER)	254
14.2.12	ノンマスカブル割り込みステータスクリアレジスタ (NMICLR)	255
14.2.13	NMI 端子割り込みコントロールレジスタ (NMICR)	256
14.2.14	NMI 端子デジタルフィルタ許可レジスタ (NMIFLTE)	256
14.2.15	NMI 端子デジタルフィルタ設定レジスタ (NMIFLTC)	257
14.3	ベクタテーブル	258
14.3.1	割り込みのベクタテーブル	258
14.3.2	高速割り込みのベクタテーブル	264
14.3.3	ノンマスカブル割り込みのベクタテーブル	264
14.4	割り込みの動作説明	265
14.4.1	割り込み検出	265
14.4.1.1	エッジ検出の割り込みステータスフラグ	265
14.4.1.2	レベル検出の割り込みステータスフラグ	267
14.4.2	割り込み要求の許可 / 禁止	268
14.4.3	割り込み要求先の選択	269
14.4.4	優先順位の判定	270
14.4.5	多重割り込み	270
14.4.6	高速割り込み	270
14.4.7	デジタルフィルタ	271
14.4.8	外部端子割り込み	272
14.5	ノンマスカブル割り込みの動作説明	273
14.6	低消費電力状態からの復帰	274
14.6.1	スリープモードおよびディープスリープモードからの復帰	274
14.6.2	ソフトウェアスタンバイモードからの復帰	274
14.7	使用上の注意事項	275
14.7.1	ノンマスカブル割り込み使用時の WAIT 命令の注意事項	275
15.	バス	276
15.1	概要	276
15.2	バスの説明	278
15.2.1	CPU バス	278
15.2.2	メモリバス	278
15.2.3	内部メインバス	278
15.2.4	内部周辺バス	279
15.2.5	ライトバッファ機能 (内部周辺バス)	280
15.2.6	並列動作	281
15.2.7	制約事項	281

15.3	レジスタの説明	282
15.3.1	バスエラーステータスクリアレジスタ (BERCLR)	282
15.3.2	バスエラー監視許可レジスタ (BEREN)	282
15.3.3	バスエラーステータスレジスタ 1 (BERSR1)	283
15.3.4	バスエラーステータスレジスタ 2 (BERSR2)	283
15.3.5	バスプライオリティ制御レジスタ (BUSHPRI)	284
15.4	バスエラー監視部	286
15.4.1	バスエラーの種類	286
15.4.1.1	不正アドレスアクセス	286
15.4.1.2	タイムアウト	286
15.4.2	バスエラー発生時の動作	286
15.4.3	バスエラーの発生条件	287
16.	データトランスファコントローラ (DTCa)	288
16.1	概要	288
16.2	レジスタの説明	290
16.2.1	DTC モードレジスタ A (MRA)	290
16.2.2	DTC モードレジスタ B (MRB)	291
16.2.3	DTC 転送元レジスタ (SAR)	292
16.2.4	DTC 転送先レジスタ (DAR)	292
16.2.5	DTC 転送カウントレジスタ A (CRA)	293
16.2.6	DTC 転送カウントレジスタ B (CRB)	294
16.2.7	DTC コントロールレジスタ (DTCCR)	294
16.2.8	DTC ベクタベースレジスタ (DTCVBR)	295
16.2.9	DTC アドレスモードレジスタ (DTCADMOD)	295
16.2.10	DTC モジュール起動レジスタ (DTCST)	296
16.2.11	DTC ステータスレジスタ (DTCSTS)	297
16.3	起動要因	298
16.3.1	転送情報の配置と DTC ベクタテーブル	298
16.4	動作説明	300
16.4.1	転送情報リードスキップ機能	302
16.4.2	転送情報ライトバックスキップ機能	303
16.4.3	ノーマル転送モード	304
16.4.4	リピート転送モード	305
16.4.5	ロック転送モード	306
16.4.6	チェーン転送	307
16.4.7	動作タイミング	308
16.4.8	DTC の実行サイクル	311
16.4.9	DTC のバス権解放タイミング	311
16.5	DTC の設定手順	312
16.6	DTC 使用例	313

16.6.1	ノーマル転送	313
16.6.2	カウンタが“0”のときのチェーン転送	314
16.7	割り込み要因	315
16.8	イベントリンク	315
16.9	消費電力低減機能	316
16.10	使用上の注意事項	317
16.10.1	転送情報先頭アドレス	317
16.10.2	転送情報の配置	317
17.	イベントリンクコントローラ (ELC)	318
17.1	概要	318
17.2	レジスタの説明	319
17.2.1	イベントリンクコントロールレジスタ (ELCR)	319
17.2.2	イベントリンク設定レジスタ n (ELSRn) (n = 1 ~ 4, 7, 8, 10, 12, 14 ~ 16, 18, 20, 22, 24, 25)	320
17.2.3	イベントリンクオプション設定レジスタ A (ELOPA)	323
17.2.4	イベントリンクオプション設定レジスタ B (ELOPB)	324
17.2.5	イベントリンクオプション設定レジスタ C (ELOPC)	324
17.2.6	イベントリンクオプション設定レジスタ D (ELOPD)	325
17.2.7	ポートグループ指定レジスタ 1 (PGR1)	326
17.2.8	ポートグループコントロールレジスタ 1 (PGC1)	327
17.2.9	ポートバッファレジスタ 1 (PDBF1)	328
17.2.10	イベント接続ポート指定レジスタ n (PELn) (n = 0, 1)	329
17.2.11	イベントリンクソフトウェアイベント発生レジスタ (ELSEGR)	330
17.3	動作説明	331
17.3.1	割り込み処理とイベントリンクの関係	331
17.3.2	イベントのリンク	332
17.3.3	タイマ系周辺モジュールのイベント入力時の動作	333
17.3.4	A/D コンバータ、D/A コンバータのイベント入力時の動作	333
17.3.5	I/O ポートのイベント入力動作とイベント発生動作	333
17.3.6	イベントリンクの動作設定手順例	338
17.4	使用上の注意事項	339
17.4.1	ELSRn レジスタの設定について	339
17.4.2	出力ポートグループのビットローテート動作の設定について	339
17.4.3	DTC 転送終了のイベントリンク使用時の注意事項	339
17.4.4	クロック設定について	339
17.4.5	モジュールストップ機能の設定	339
18.	I/O ポート	340
18.1	概要	340
18.2	入出力ポートの構成	343
18.3	レジスタの説明	351

18.3.1	ポート方向レジスタ (PDR)	351
18.3.2	ポート出力データレジスタ (PODR)	352
18.3.3	ポート入力データレジスタ (PIDR)	353
18.3.4	ポートモードレジスタ (PMR)	354
18.3.5	オープンドレイン制御レジスタ 0 (ODR0)	355
18.3.6	オープンドレイン制御レジスタ 1 (ODR1)	356
18.3.7	プルアップ制御レジスタ (PCR)	357
18.3.8	ポート切り替えレジスタ A (PSRA)	358
18.3.9	ポート切り替えレジスタ B (PSRB)	359
18.3.10	駆動能力制御レジスタ (DSCR)	360
18.4	ポート方向レジスタ (PDR) の初期化	361
18.5	未使用端子の処理	363
19.	マルチファンクションピンコントローラ (MPC)	364
19.1	概要	364
19.2	レジスタの説明	372
19.2.1	書き込みプロテクトレジスタ (PWPR)	372
19.2.2	P0n 端子機能制御レジスタ (P0nPFS) (n = 3, 5, 7)	373
19.2.3	P1n 端子機能制御レジスタ (P1nPFS) (n = 2 ~ 7)	374
19.2.4	P2n 端子機能制御レジスタ (P2nPFS) (n = 0 ~ 7)	376
19.2.5	P3n 端子機能制御レジスタ (P3nPFS) (n = 0 ~ 4)	378
19.2.6	P4n 端子機能制御レジスタ (P4nPFS) (n = 0 ~ 7)	380
19.2.7	P5n 端子機能制御レジスタ (P5nPFS) (n = 1, 2, 4, 5)	381
19.2.8	PA _n 端子機能制御レジスタ (PA _n PFS) (n = 0 ~ 7)	382
19.2.9	PB _n 端子機能制御レジスタ (PB _n PFS) (n = 0 ~ 7)	384
19.2.10	PC _n 端子機能制御レジスタ (PC _n PFS) (n = 0 ~ 7)	386
19.2.11	PD _n 端子機能制御レジスタ (PD _n PFS) (n = 0 ~ 7)	388
19.2.12	PE _n 端子機能制御レジスタ (PE _n PFS) (n = 0 ~ 7)	389
19.2.13	PH _n 端子機能制御レジスタ (PH _n PFS) (n = 0 ~ 3)	391
19.2.14	PJ _n 端子機能制御レジスタ (PJ _n PFS) (n = 1, 3, 6, 7)	392
19.3	使用上の注意事項	393
19.3.1	端子入出力機能設定手順	393
19.3.2	MPC レジスタ設定する場合の注意事項	393
19.3.3	アナログ機能を使う場合の注意事項	394
19.3.4	静電容量式タッチセンサ CTSU 機能を使う場合の注意事項	394
20.	マルチファンクションタイマパルスユニット 2 (MTU2a)	395
20.1	概要	395
20.2	レジスタの説明	401
20.2.1	タイマコントロールレジスタ (TCR)	401
20.2.2	タイマモードレジスタ (TMDR)	404
20.2.3	タイマ I/O コントロールレジスタ (TIOR)	406

20.2.4	タイマコンペアマッチクリアレジスタ (TCNTCMPCLR)	417
20.2.5	タイマ割り込み許可レジスタ (TIER)	418
20.2.6	タイマステータスレジスタ (TSR)	421
20.2.7	タイマバッファ動作転送モードレジスタ (TBTM)	422
20.2.8	タイマインプットキャプチャコントロールレジスタ (TICCR)	423
20.2.9	タイマ A/D 変換開始要求コントロールレジスタ (TADCR)	424
20.2.10	タイマ A/D 変換開始要求周期設定レジスタ A、B (TADCORA, TADCORB)	425
20.2.11	タイマ A/D 変換開始要求周期設定バッファレジスタ A、B (TADCOBRA, TADCOBRB)	426
20.2.12	タイマカウンタ (TCNT)	426
20.2.13	タイマジェネラルレジスタ (TGR)	427
20.2.14	タイマスタートレジスタ (TSTR)	428
20.2.15	タイマシンクロレジスタ (TSYR)	429
20.2.16	タイマリードライト許可レジスタ (TRWER)	430
20.2.17	タイマアウトプットマスタ許可レジスタ (TOER)	431
20.2.18	タイマアウトプットコントロールレジスタ 1 (TOCR1)	432
20.2.19	タイマアウトプットコントロールレジスタ 2 (TOCR2)	434
20.2.20	タイマアウトプットレベルバッファレジスタ (TOLBR)	436
20.2.21	タイマゲートコントロールレジスタ (TGCR)	437
20.2.22	タイマサブカウンタ (TCNTS)	438
20.2.23	タイマデッドタイムデータレジスタ (TDDR)	438
20.2.24	タイマ周期データレジスタ (TCDR)	439
20.2.25	タイマ周期バッファレジスタ (TCBR)	439
20.2.26	タイマ割り込み間引き設定レジスタ (TITCR)	440
20.2.27	タイマ割り込み間引き回数カウンタ (TITCNT)	441
20.2.28	タイマバッファ転送設定レジスタ (TBTER)	442
20.2.29	タイマデッドタイム許可レジスタ (TDER)	443
20.2.30	タイマ波形コントロールレジスタ (TWCR)	444
20.2.31	ノイズフィルタコントロールレジスタ (NFCR)	445
20.2.32	バスマスターとのインターフェース	448
20.3	動作説明	449
20.3.1	基本動作	449
20.3.2	同期動作	455
20.3.3	バッファ動作	457
20.3.4	カスケード接続動作	462
20.3.5	PWM モード	467
20.3.6	位相計数モード	471
20.3.7	リセット同期 PWM モード	477
20.3.8	相補 PWM モード	480
20.3.9	A/D 変換開始要求ディレイド機能	511
20.3.10	外部パルス幅測定機能	515

20.3.11	デッドタイム補償用機能	516
20.3.12	ノイズフィルタ機能	518
20.4	割り込み要因	519
20.4.1	割り込み要因と優先順位	519
20.4.2	DTC の起動	521
20.4.3	A/D コンバータの起動	521
20.5	動作タイミング	523
20.5.1	入出力タイミング	523
20.5.2	割り込み信号タイミング	529
20.6	使用上の注意事項	532
20.6.1	モジュールストップ機能の設定	532
20.6.2	カウントクロックの制限事項	532
20.6.3	周期設定上の注意事項	533
20.6.4	TCNT カウンタの書き込みとクリアの競合	533
20.6.5	TCNT カウンタの書き込みとカウントアップの競合	534
20.6.6	TGR レジスタの書き込みとコンペアマッチの競合	534
20.6.7	バッファレジスタの書き込みとコンペアマッチの競合	535
20.6.8	バッファレジスタの書き込みと TCNT カウンタクリアの競合	535
20.6.9	TGR レジスタの読み出しとインプットキャプチャの競合	536
20.6.10	TGR レジスタの書き込みとインプットキャプチャの競合	537
20.6.11	バッファレジスタの書き込みとインプットキャプチャの競合	538
20.6.12	カスケード接続における MTU2.TCNT カウンタの書き込みとオーバフロー / アンダフローの競合	539
20.6.13	相補 PWM モードでのカウント動作停止時のカウンタ値	540
20.6.14	相補 PWM モードでのバッファ動作の設定	540
20.6.15	リセット同期 PWM モードのバッファ動作とコンペアマッチフラグ	541
20.6.16	リセット同期 PWM モードのオーバフローフラグ	542
20.6.17	オーバフロー / アンダフローとカウンタクリアの競合	543
20.6.18	TCNT カウンタの書き込みとオーバフロー / アンダフローの競合	543
20.6.19	ノーマルモードまたは PWM モード 1 からリセット同期 PWM モードへ 遷移する場合の注意事項	544
20.6.20	相補 PWM モード、リセット同期 PWM モードの出力レベル	544
20.6.21	モジュールストップ状態時の割り込み	544
20.6.22	カスケード接続における MTU1.TCNT、MTU2.TCNT カウンタ同時 インプットキャプチャ	544
20.6.23	相補 PWM モードの出力保護機能未使用時の注意事項	545
20.6.24	MTU5.TCNT カウンタと MTU5.TGR レジスタの注意事項	545
20.6.25	相補 PWM モード同期クリアするときの異常動作防止について	546
20.6.26	コンペアマッチによる割り込み信号の連続出力	548
20.6.27	相補 PWM モードにおける A/D 変換ディレイド機能の注意事項	548
20.7	MTU 出力端子の初期化方法	550

20.7.1	動作モード	550
20.7.2	動作中の異常などによる再設定時の動作	550
20.7.3	動作中の異常などによる端子の初期化手順、モード遷移の概要	551
20.8	ELC によるリンク動作	578
20.8.1	ELC へのイベント信号出力	578
20.8.2	ELC からのイベント信号受信による MTU の動作	578
20.8.3	ELC からのイベント信号受信による MTU の注意事項	579
21.	ポートアウトプットイネーブル 2 (POE2a)	580
21.1	概要	580
21.2	レジスタの説明	583
21.2.1	入力レベルコントロール / ステータスレジスタ 1 (ICSR1)	583
21.2.2	出力レベルコントロール / ステータスレジスタ 1 (OCSR1)	585
21.2.3	入力レベルコントロール / ステータスレジスタ 2 (ICSR2)	586
21.2.4	ソフトウェアポートアウトプットイネーブルレジスタ (SPOER)	587
21.2.5	ポートアウトプットイネーブルコントロールレジスタ 1 (POECR1)	588
21.2.6	ポートアウトプットイネーブルコントロールレジスタ 2 (POECR2)	589
21.2.7	入力レベルコントロール / ステータスレジスタ 3 (ICSR3)	590
21.3	動作説明	591
21.3.1	入力レベル検出動作	593
21.3.2	出力レベル比較動作	594
21.3.3	レジスタによるハイインピーダンス制御	595
21.3.4	発振停止検出によるハイインピーダンス制御	595
21.3.5	ハイインピーダンスからの解除	595
21.4	割り込み	596
21.5	使用上の注意事項	596
21.5.1	ソフトウェアスタンバイモードへの移行について	596
21.5.2	POE を使用しない場合について	596
21.5.3	端子の MTU 機能設定について	596
22.	8 ビットタイマ (TMR)	597
22.1	概要	597
22.2	レジスタの説明	602
22.2.1	タイマカウンタ (TCNT)	602
22.2.2	タイムコンスタントレジスタ A (TCORA)	603
22.2.3	タイムコンスタントレジスタ B (TCORB)	603
22.2.4	タイマコントロールレジスタ (TCR)	604
22.2.5	タイマカウンタコントロールレジスタ (TCCR)	605
22.2.6	タイマコントロール / ステータスレジスタ (TCSR)	607
22.2.7	タイマカウンタスタートレジスタ (TCSTR)	609
22.3	動作説明	610
22.3.1	パルス出力	610

22.3.2	外部カウンタリセット入力	611
22.4	動作タイミング	612
22.4.1	TCNT カウンタのカウントタイミング	612
22.4.2	コンペアマッチ時の割り込みタイミング	613
22.4.3	コンペアマッチ時の出力信号タイミング	613
22.4.4	コンペアマッチによるカウンタクリアタイミング	614
22.4.5	TCNT カウンタの外部リセットタイミング	614
22.4.6	オーバフローによる割り込みタイミング	615
22.5	カスケード接続時の動作	616
22.5.1	16 ビットカウントモード	616
22.5.2	コンペアマッチカウントモード	616
22.6	割り込み要因	617
22.6.1	割り込み要因と DTC 起動	617
22.7	ELC によるリンク動作	618
22.7.1	ELC へのイベント信号出力	618
22.7.2	ELC からのイベント信号受信による TMR 動作	618
22.7.3	ELC からのイベント信号受信による TMR の注意事項	619
22.8	使用上の注意事項	620
22.8.1	モジュールストップ機能の設定	620
22.8.2	周期設定上の注意	620
22.8.3	TCNT カウンタへの書き込みとカウンタクリアの競合	620
22.8.4	TCNT カウンタへの書き込みとカウントアップの競合	621
22.8.5	TCORA、TCORB レジスタへの書き込みとコンペアマッチの競合	621
22.8.6	コンペアマッチ A、B の競合	622
22.8.7	内部クロックの切り替えと TCNT カウンタの動作	622
22.8.8	カスケード接続時のクロックソース設定	624
22.8.9	コンペアマッチ割り込みの連続出力	624
23.	コンペアマッチタイマ (CMT)	625
23.1	概要	625
23.2	レジスタの説明	626
23.2.1	コンペアマッチタイマスタートレジスタ 0 (CMSTR0)	626
23.2.2	コンペアマッチタイマコントロールレジスタ (CMCR)	627
23.2.3	コンペアマッチタイマカウンタ (CMCNT)	628
23.2.4	コンペアマッチタイマコンスタントレジスタ (CMCOR)	628
23.3	動作説明	629
23.3.1	周期カウント動作	629
23.3.2	CMCNT カウンタのカウントタイミング	629
23.4	割り込み	630
23.4.1	割り込み要因	630
23.4.2	コンペアマッチ割り込みの発生タイミング	630

23.5	ELC によるリンク動作	631
23.5.1	ELC へのイベント信号出力	631
23.5.2	ELC からのイベント信号受信による CMT の動作	631
23.5.3	ELC からのイベント信号受信による CMT の注意事項	631
23.6	使用上の注意事項	632
23.6.1	モジュールストップ機能の設定	632
23.6.2	CMCNT カウンタへの書き込みとコンペアマッチの競合	632
23.6.3	CMCNT カウンタへの書き込みとカウントアップの競合	632
24.	リアルタイムクロック (RTCc)	633
24.1	概要	633
24.2	レジスタの説明	635
24.2.1	64Hz カウンタ (R64CNT)	635
24.2.2	秒カウンタ (RSECCNT) / バイナリカウンタ 0 (BCNT0)	636
24.2.3	分カウンタ (RMINCNT) / バイナリカウンタ 1 (BCNT1)	637
24.2.4	時カウンタ (RHRCNT) / バイナリカウンタ 2 (BCNT2)	638
24.2.5	曜日カウンタ (RWKCNT) / バイナリカウンタ 3 (BCNT3)	639
24.2.6	日カウンタ (RDAYCNT)	640
24.2.7	月カウンタ (RMONCNT)	641
24.2.8	年カウンタ (RYRCNT)	642
24.2.9	秒アラームレジスタ (RSECAR) / バイナリカウンタ 0 アラームレジスタ (BCNT0AR)	643
24.2.10	分アラームレジスタ (RMINAR) / バイナリカウンタ 1 アラームレジスタ (BCNT1AR)	644
24.2.11	時アラームレジスタ (RHRAR) / バイナリカウンタ 2 アラームレジスタ (BCNT2AR)	645
24.2.12	曜日アラームレジスタ (RWKAR) / バイナリカウンタ 3 アラームレジスタ (BCNT3AR)	647
24.2.13	日アラームレジスタ (RDAYAR) / バイナリカウンタ 0 アラーム許可レジスタ (BCNT0AER)	648
24.2.14	月アラームレジスタ (RMONAR) / バイナリカウンタ 1 アラーム許可レジスタ (BCNT1AER)	649
24.2.15	年アラームレジスタ (RYRAR) / バイナリカウンタ 2 アラーム許可レジスタ (BCNT2AER)	650
24.2.16	年アラーム許可レジスタ (RYRAREN) / バイナリカウンタ 3 アラーム許可レジスタ (BCNT3AER)	651
24.2.17	RTC コントロールレジスタ 1 (RCR1)	652
24.2.18	RTC コントロールレジスタ 2 (RCR2)	654
24.2.19	RTC コントロールレジスタ 3 (RCR3)	657
24.2.19.1	低 CL 水晶振動子の使用に関する注意事項	657
24.2.20	時間誤差補正レジスタ (RADJ)	658
24.3	動作説明	659
24.3.1	電源投入後のレジスタの初期設定概要	659
24.3.2	クロックとカウントモード設定手順	660

24.3.3	時刻設定手順	661
24.3.4	30 秒調整手順	661
24.3.5	64Hz カウンタおよび時刻読み出し手順	662
24.3.6	アラーム機能	663
24.3.7	アラーム割り込み禁止手順	664
24.3.8	時計誤差補正機能	664
24.3.8.1	自動補正機能	665
24.3.8.2	ソフトウェアによる補正	666
24.3.8.3	補正モードの変更手順	666
24.3.8.4	補正機能の停止手順	666
24.4	割り込み要因	667
24.5	使用上の注意事項	669
24.5.1	カウント動作時のレジスタ書き込みについて	669
24.5.2	周期割り込みの使用について	669
24.5.3	RTCOUT (1Hz/64Hz) 出力について	669
24.5.4	レジスタ設定後の低消費電力モード移行について	670
24.5.5	レジスタの書き込み / 読み出し時の注意事項	670
24.5.6	カウントモードの変更について	670
24.5.7	リアルタイムクロックを使用しない場合の初期化手順	671
25.	ローパワータイマ (LPT)	672
25.1	概要	672
25.2	レジスタの説明	673
25.2.1	ローパワータイマコントロールレジスタ 1 (LPTCR1)	673
25.2.2	ローパワータイマコントロールレジスタ 2 (LPTCR2)	675
25.2.3	ローパワータイマコントロールレジスタ 3 (LPTCR3)	676
25.2.4	ローパワータイマ周期設定レジスタ (LPTPRD)	677
25.2.5	ローパワータイマコンペアレジスタ 0 (LPCMRO)	679
25.2.6	ローパワータイマスタンバイ復帰許可レジスタ (LPWUCR)	680
25.3	動作説明	681
25.3.1	周期カウント動作	681
25.3.2	ローパワータイマカウンタのカウントタイミング	683
25.3.3	ローパワータイマカウンタのクリアタイミング	683
25.4	イベントリンクコントローラ (ELC) を介した割り込みによるソフトウェア スタンバイモードの解除について	684
25.5	使用上の注意事項	684
25.5.1	ソフトウェアスタンバイモードへの遷移に関する注意事項について	684
26.	独立ウォッチドッグタイマ (IWDTa)	685
26.1	概要	685
26.2	レジスタの説明	687
26.2.1	IWDT リフレッシュレジスタ (IWDTRR)	687

26.2.2	IWDT コントロールレジスタ (IWDTCR)	688
26.2.3	IWDT ステータスレジスタ (IWDTSR)	691
26.2.4	IWDT リセットコントロールレジスタ (IWDTRCR)	692
26.2.5	IWDT カウント停止コントロールレジスタ (IWDTCSR)	693
26.2.6	オプション機能選択レジスタ 0 (OFS0)	693
26.3	動作説明	694
26.3.1	カウント開始条件別の各動作	694
26.3.1.1	レジスタスタートモード	694
26.3.1.2	オートスタートモード	696
26.3.2	IWDTCR レジスタ、IWDTRCR レジスタ、IWDTCSR レジスタ書き込み制御	698
26.3.3	リフレッシュ動作	699
26.3.4	ステータスフラグ	701
26.3.5	リセット出力	701
26.3.6	割り込み要因	701
26.3.7	カウンタ値の読み出し	702
26.3.8	オプション機能選択レジスタ 0 (OFS0) と IWDT レジスタの対応	703
26.4	使用上の注意事項	703
26.4.1	リフレッシュ動作について	703
26.4.2	クロック分周比の設定	703
27.	シリアルコミュニケーションインターフェース (SCIg, SCIh)	704
27.1	概要	704
27.2	レジスタの説明	712
27.2.1	レシーブシフトレジスタ (RSR)	712
27.2.2	レシーブデータレジスタ (RDR)	712
27.2.3	レシーブデータレジスタ H, L, HL (RDRH, RDRL, RDRHL)	713
27.2.4	トランスマットデータレジスタ (TDR)	714
27.2.5	トランスマットデータレジスタ H, L, HL (TDRH, TDRL, TDRHL)	715
27.2.6	トランスマットシフトレジスタ (TSR)	715
27.2.7	シリアルモードレジスタ (SMR)	716
27.2.8	シリアルコントロールレジスタ (SCR)	720
27.2.9	シリアルステータスレジスタ (SSR)	725
27.2.10	スマートカードモードレジスタ (SCMR)	730
27.2.11	ビットレートレジスタ (BRR)	732
27.2.12	モジュレーションデューティレジスタ (MDR)	739
27.2.13	シリアル拡張モードレジスタ (SEMR)	740
27.2.14	ノイズフィルタ設定レジスタ (SNFR)	743
27.2.15	I ² C モードレジスタ 1 (SIMR1)	744
27.2.16	I ² C モードレジスタ 2 (SIMR2)	745
27.2.17	I ² C モードレジスタ 3 (SIMR3)	746
27.2.18	I ² C ステータスレジスタ (SISR)	748

27.2.19	SPI モードレジスタ (SPMR)	749
27.2.20	拡張シリアルモード有効レジスタ (ESMER)	750
27.2.21	コントロールレジスタ 0 (CR0)	751
27.2.22	コントロールレジスタ 1 (CR1)	751
27.2.23	コントロールレジスタ 2 (CR2)	752
27.2.24	コントロールレジスタ 3 (CR3)	753
27.2.25	ポートコントロールレジスタ (PCR)	753
27.2.26	割り込みコントロールレジスタ (ICR)	754
27.2.27	ステータスレジスタ (STR)	755
27.2.28	ステータスクリアレジスタ (STCR)	756
27.2.29	Control Field 0 データレジスタ (CF0DR)	756
27.2.30	Control Field 0 コンペアイネーブルレジスタ (CF0CR)	757
27.2.31	Control Field 0 受信データレジスタ (CF0RR)	757
27.2.32	プライマリ Control Field 1 データレジスタ (PCF1DR)	757
27.2.33	セカンダリ Control Field 1 データレジスタ (SCF1DR)	758
27.2.34	Control Field 1 コンペアイネーブルレジスタ (CF1CR)	758
27.2.35	Control Field 1 受信データレジスタ (CF1RR)	758
27.2.36	タイマコントロールレジスタ (TCR)	759
27.2.37	タイマモードレジスタ (TMR)	759
27.2.38	タイマプリスクエーラレジスタ (TPRE)	760
27.2.39	タイマカウントレジスタ (TCNT)	760
27.3	調歩同期式モードの動作	761
27.3.1	シリアル送信 / 受信フォーマット	761
27.3.2	調歩同期式モードの受信データサンプリングタイミングと受信マージン	763
27.3.3	クロック	764
27.3.4	倍速モード	764
27.3.5	CTS、RTS 機能	765
27.3.6	SCI の初期化 (調歩同期式モード)	766
27.3.7	シリアルデータの送信 (調歩同期式モード)	767
27.3.8	シリアルデータの受信 (調歩同期式モード)	771
27.4	マルチプロセッサ通信機能	775
27.4.1	マルチプロセッサシリアルデータ送信	776
27.4.2	マルチプロセッサシリアルデータ受信	777
27.5	クロック同期式モードの動作	780
27.5.1	クロック	780
27.5.2	CTS、RTS 機能	781
27.5.3	SCI の初期化 (クロック同期式モード)	782
27.5.4	シリアルデータの送信 (クロック同期式モード)	783
27.5.5	シリアルデータの受信 (クロック同期式モード)	787
27.5.6	シリアルデータの送受信同時動作 (クロック同期式モード)	790

27.6	スマートカードインターフェースモードの動作	791
27.6.1	接続例	791
27.6.2	データフォーマット（ブロック転送モード時を除く）	792
27.6.3	ブロック転送モード	793
27.6.4	受信データサンプリングタイミングと受信マージン	794
27.6.5	SCI の初期化（スマートカードインターフェースモード）	795
27.6.6	シリアルデータの送信（ブロック転送モードを除く）	797
27.6.7	シリアルの受信（ブロック転送モードを除く）	800
27.6.8	クロック出力制御	802
27.7	簡易 I ² C モードの動作	803
27.7.1	開始条件、再開始条件、停止条件の生成	804
27.7.2	クロック同期化	806
27.7.3	SSDA 出力遅延	807
27.7.4	SCI の初期化（簡易 I ² C モード）	808
27.7.5	マスタ送信動作（簡易 I ² C モード）	809
27.7.6	マスタ受信動作（簡易 I ² C モード）	811
27.8	簡易 SPI モードの動作	813
27.8.1	マスタモード、スレーブモードと各端子の状態	814
27.8.2	マスタモード時の SS 機能	814
27.8.3	スレーブモード時の SS 機能	814
27.8.4	クロックと送受信データの関係	815
27.8.5	SCI の初期化（簡易 SPI モード）	815
27.8.6	シリアルデータの送受信（簡易 SPI モード）	816
27.9	ビットレートモジュレーション機能	816
27.10	拡張シリアルモード制御部の動作説明	817
27.10.1	シリアル通信プロトコル	817
27.10.2	Start Frame 送信	817
27.10.3	Start Frame 受信	821
27.10.3.1	プライオリティインターラプトビット	826
27.10.4	バス衝突検出機能	827
27.10.5	RXDX12 端子入力デジタルフィルタ機能	828
27.10.6	ビットレート測定機能	829
27.10.7	RXDX12 受信データサンプリングタイミング選択機能	830
27.10.8	タイマ	831
27.11	ノイズ除去機能	833
27.12	割り込み要因	834
27.12.1	TXI 割り込みおよび RXI 割り込みバッファ動作	834
27.12.2	調歩同期式モード、クロック同期式モードおよび簡易 SPI モードにおける 割り込み	834
27.12.3	スマートカードインターフェースモードにおける割り込み	835
27.12.4	簡易 I ² C モードにおける割り込み	836

27.12.5	拡張シリアルモード制御部の割り込み要求	837
27.13	イベントリンク機能	838
27.14	使用上の注意事項	839
27.14.1	モジュールストップ機能の設定	839
27.14.2	ブレークの検出と処理について	839
27.14.3	マーク状態とブレークの送出	839
27.14.4	受信エラーフラグと送信動作について (クロック同期式モードおよび簡易 SPI モード)	839
27.14.5	TDR レジスタへのライトについて	839
27.14.6	クロック同期送信時の制約事項 (クロック同期式モードおよび簡易 SPI モード)	840
27.14.7	DTC 使用上の制約事項	841
27.14.8	通信の開始に関する注意事項	841
27.14.9	低消費電力状態時の動作について	841
27.14.10	クロック同期式モードおよび簡易 SPI モードにおける外部クロック入力	843
27.14.11	簡易 SPI モードの制約事項	844
27.14.12	拡張シリアルモード制御部の使用上の制約事項 1	845
27.14.13	拡張シリアルモード制御部の使用上の制約事項 2	845
27.14.14	トランスマッティネーブルビット (TE ビット) に関する注意事項	846
27.14.15	調歩同期式モードにおける RTS 機能使用時の受信停止に関する注意事項	846
28.	リモコン信号受信機能 (REMC)	847
28.1	概要	847
28.2	レジスタの説明	849
28.2.1	機能選択レジスタ 0 (REMC0)	849
28.2.2	機能選択レジスタ 1 (REMC1)	850
28.2.3	ステータスレジスタ (REMSTS)	851
28.2.4	割り込み制御レジスタ (REMINT)	854
28.2.5	コンペア制御レジスタ (REMCPC)	854
28.2.6	コンペア値設定レジスタ (REMCPD)	855
28.2.7	ヘッダパターン最小幅設定レジスタ (HDPMIN)	855
28.2.8	ヘッダパターン最大幅設定レジスタ (HDPMAX)	855
28.2.9	データ“0”パターン最小幅設定レジスタ (D0PMIN)	856
28.2.10	データ“0”パターン最大幅設定レジスタ (D0PMAX)	856
28.2.11	データ“1”パターン最小幅設定レジスタ (D1PMIN)	856
28.2.12	データ“1”パターン最大幅設定レジスタ (D1PMAX)	857
28.2.13	特殊データパターン最小幅設定レジスタ (SDPMIN)	857
28.2.14	特殊データパターン最大幅設定レジスタ (SDPMAX)	857
28.2.15	パターンエンド設定レジスタ (REMPE)	858
28.2.16	受信機能スタンバイコントロールレジスタ (REMSTC)	859
28.2.17	受信ビット数レジスタ (REMRRBIT)	860
28.2.18	受信データ 0 レジスタ (REMDDAT0)	860

28.2.19	受信データ j レジスタ (REMDDATj) (j=1 ~ 7)	861
28.2.20	測定結果レジスタ (REMTIM)	861
28.2.21	HOCO クロック供給制御レジスタ (HOSCR)	862
28.3	動作説明	863
28.3.1	REMC 動作の概要	863
28.3.2	初期設定	863
28.3.3	パターン設定	865
28.3.4	動作クロック	868
28.3.4.1	REMC 動作クロックとして IWDTCLK を使用する場合	868
28.3.4.2	REMC 動作クロックとしてサブクロックを使用する場合	869
28.3.4.3	REMC 動作クロックとして HOCO クロックを使用する場合	870
28.3.4.4	REMC 動作クロックとして TMR コンペアマッチ出力を使用する場合	871
28.3.5	PMCn 入力	871
28.3.6	パターン検出	873
28.3.6.1	ヘッダパターン検出	874
28.3.6.2	データ “0” パターン検出	874
28.3.6.3	データ “1” パターン検出	875
28.3.6.4	特殊データパターン検出	875
28.3.6.5	パターン設定レジスタの設定例	876
28.3.6.6	パターン検出によるステータスフラグ更新動作	876
28.3.7	パターンエンド	878
28.3.8	受信データバッファ	879
28.3.9	コンペア機能	883
28.3.10	エラーパターン受信	884
28.3.11	パターン検出時のベースタイム値格納	886
28.3.12	割り込み	887
28.3.13	低消費電力状態でのデータ受信動作	888
28.3.13.1	REMC 割り込み要求による低消費電力状態からの復帰	888
28.3.13.2	ソフトウェアスタンバイモードでのデータ受信動作	889
28.4	使用上の注意事項	892
28.4.1	モジュールストップ機能の設定	892
28.4.2	周辺モジュールクロックと REMC 動作クロックの設定	892
28.4.3	独立ウォッチドッグタイマ (IWDT) の使用制限	892
28.4.4	ローパータイマ (LPT) の使用制限	892
28.4.5	リモコン信号受信機能の動作開始、停止	892
28.4.6	レジスタアクセス	892
28.4.7	PMCn 入力制御	893
28.4.8	動作クロック変更時の注意事項	893
28.4.9	レジスタ読み出し手順	893
28.4.10	ソフトウェアスタンバイモードでのデータ受信に関する注意事項	893

29.	I ² C バスインタフェース (RIICa)	894
29.1	概要	894
29.2	レジスタの説明	897
29.2.1	I ² C バスコントロールレジスタ 1 (ICCR1)	897
29.2.2	I ² C バスコントロールレジスタ 2 (ICCR2)	899
29.2.3	I ² C バスマードレジスタ 1 (ICMR1)	902
29.2.4	I ² C バスマードレジスタ 2 (ICMR2)	903
29.2.5	I ² C バスマードレジスタ 3 (ICMR3)	905
29.2.6	I ² C バスファンクション許可レジスタ (ICFER)	907
29.2.7	I ² C バスステータス許可レジスタ (ICSER)	909
29.2.8	I ² C バス割り込み許可レジスタ (ICIER)	911
29.2.9	I ² C バスステータスレジスタ 1 (ICSR1)	913
29.2.10	I ² C バスステータスレジスタ 2 (ICSR2)	915
29.2.11	スレーブアドレスレジスタ Ly (SARLy) (y=0 ~ 2)	918
29.2.12	スレーブアドレスレジスタ Uy (SARUy) (y = 0 ~ 2)	919
29.2.13	I ² C バスピットレート Low レジスタ (ICBRL)	920
29.2.14	I ² C バスピットレート High レジスタ (ICBRH)	921
29.2.15	I ² C バス送信データレジスタ (ICDRT)	922
29.2.16	I ² C バス受信データレジスタ (ICDRR)	923
29.2.17	I ² C バスシフトレジスタ (ICDRS)	923
29.3	動作説明	924
29.3.1	通信データフォーマット	924
29.3.2	初期設定	925
29.3.3	マスタ送信動作	926
29.3.4	マスタ受信動作	929
29.3.5	スレーブ送信動作	935
29.3.6	スレーブ受信動作	938
29.4	SCL 同期回路	940
29.5	SDA 出力遅延機能	941
29.6	デジタルノイズフィルタ回路	942
29.7	アドレス一致検出機能	943
29.7.1	スレーブアドレス一致検出機能	943
29.7.2	ジェネラルコールアドレス検出機能	945
29.7.3	デバイス ID アドレス検出機能	946
29.7.4	ホストアドレス検出機能	948
29.8	SCL の自動 Low ホールド機能	949
29.8.1	送信データ誤送信防止機能	949
29.8.2	NACK 受信転送中断機能	950
29.8.3	受信データ取りこぼし防止機能	951
29.9	アビトレーションロスト検出機能	953

29.9.1	マスター・アービトレー・ション・ロスト検出機能 (MALE ビット)	953
29.9.2	NACK 送信アービトレー・ション・ロスト検出機能 (NALE ビット)	955
29.9.3	スレーブ・アービトレー・ション・ロスト検出機能 (SALE ビット)	956
29.10	スタート・コンディション、リスタート・コンディション、ストップ・コンディション 発行機能	957
29.10.1	スタート・コンディション発行動作	957
29.10.2	リスタート・コンディション発行動作	957
29.10.3	ストップ・コンディション発行動作	958
29.11	バス・ハングアップ	959
29.11.1	タイムアウト検出機能	959
29.11.2	SCL クロック追加出力機能	960
29.11.3	RIIC リセット、内部リセット	961
29.12	SMBus 動作	962
29.12.1	SMBus タイムアウト測定	962
29.12.2	パケットエラーコード (PEC)	963
29.12.3	SMBus ホスト通知プロトコル (Notify ARP master コマンド)	964
29.13	割り込み要因	965
29.13.1	TXI 割り込みおよび RXI 割り込みバッファ動作	965
29.14	リセット時 / コンディション検出時のレジスタおよび機能の初期化	966
29.15	イベントリンク機能 (出力)	967
29.15.1	割り込み処理とイベントリンクの関係	967
29.16	使用上の注意事項	968
29.16.1	モジュールストップ機能の設定	968
29.16.2	通信の開始に関する注意事項	968
30.	シリアルペリフェラル・インターフェース (RSPIa)	969
30.1	概要	969
30.2	レジスタの説明	972
30.2.1	RSPI 制御レジスタ (SPCR)	972
30.2.2	RSPI スレーブセレクト極性レジスタ (SSLP)	974
30.2.3	RSPI 端子制御レジスタ (SPPCR)	975
30.2.4	RSPI ステータスレジスタ (SPSR)	976
30.2.5	RSPI データレジスタ (SPDR)	979
30.2.6	RSPI シーケンス制御レジスタ (SPSCR)	982
30.2.7	RSPI シーケンスステータスレジスタ (SPSSR)	983
30.2.8	RSPI ビットレートレジスタ (SPBR)	984
30.2.9	RSPI データコントロールレジスタ (SPDCR)	985
30.2.10	RSPI クロック遅延レジスタ (SPCKD)	987
30.2.11	RSPI スレーブセレクトネゲート遅延レジスタ (SSLND)	988
30.2.12	RSPI 次アクセス遅延レジスタ (SPND)	989
30.2.13	RSPI 制御レジスタ 2 (SPCR2)	990

30.2.14	RSPI コマンドレジスタ 0 ~ 7 (SPCMD0 ~ SPCMD7)	992
30.3	動作説明	995
30.3.1	RSPI 動作の概要	995
30.3.2	RSPI 端子の制御	996
30.3.3	RSPI システム構成例	997
30.3.3.1	シングルマスタ / シングルスレーブ (本 MCU=マスタ)	997
30.3.3.2	シングルマスタ / シングルスレーブ (本 MCU=スレーブ)	998
30.3.3.3	シングルマスタ / マルチスレーブ (本 MCU=マスタ)	999
30.3.3.4	シングルマスタ / マルチスレーブ (本 MCU=スレーブ)	1000
30.3.3.5	マルチマスタ / マルチスレーブ (本 MCU=マスタ)	1001
30.3.3.6	マスタ (クロック同期式動作) / スレーブ (クロック同期式動作) (本 MCU=マスタ)	1002
30.3.3.7	マスタ (クロック同期式動作) / スレーブ (クロック同期式動作) (本 MCU=スレーブ)	1002
30.3.4	データフォーマット	1003
30.3.4.1	パリティ機能無効時 (SPCR2.SPPE = 0)	1004
30.3.4.2	パリティ機能有効時 (SPCR2.SPPE = 1)	1008
30.3.5	転送フォーマット	1012
30.3.5.1	CPHA ビット = 0 の場合	1012
30.3.5.2	CPHA ビット = 1 の場合	1013
30.3.6	通信動作モード	1014
30.3.6.1	全二重同期式シリアル通信 (SPCR.TXMD = 0)	1014
30.3.6.2	送信のみ動作 (SPCR.TXMD = 1)	1015
30.3.7	送信バッファエンプティ / 受信バッファフル割り込み	1016
30.3.8	エラー検出	1018
30.3.8.1	オーバランエラー	1019
30.3.8.2	パリティエラー	1022
30.3.8.3	モードフォルトエラー	1023
30.3.9	RSPI の初期化	1024
30.3.9.1	SPE ビットのクリアによる初期化	1024
30.3.9.2	システムリセット	1024
30.3.10	SPI 動作	1025
30.3.10.1	マスタモード動作	1025
30.3.10.2	スレーブモード動作	1035
30.3.11	クロック同期式動作	1039
30.3.11.1	マスタモード動作	1039
30.3.11.2	スレーブモード動作	1043
30.3.12	ループバックモード	1045
30.3.13	パリティビット機能の自己判断	1046
30.3.14	割り込み要因	1047
30.4	使用上の注意事項	1048

30.4.1	モジュールストップ機能の設定	1048
30.4.2	消費電力低減機能の注意事項	1048
30.4.3	通信の開始に関する注意事項	1048
30.4.4	SPRF/SPTEF フラグに関する注意事項	1048
31.	CRC 演算器 (CRC)	1049
31.1	概要	1049
31.2	レジスタの説明	1050
31.2.1	CRC コントロールレジスタ (CRCCR)	1050
31.2.2	CRC データ入力レジスタ (CRCDIR)	1050
31.2.3	CRC データ出力レジスタ (CRCDOR)	1051
31.3	CRC 演算器の動作説明	1052
31.4	使用上の注意事項	1055
31.4.1	モジュールストップ機能の設定	1055
31.4.2	転送時の注意事項	1055
32.	静電容量式タッチセンサ (CTSUA)	1056
32.1	概要	1057
32.2	レジスタの説明	1058
32.2.1	CTSU 制御レジスタ 0 (CTSUCR0)	1058
32.2.2	CTSU 制御レジスタ 1 (CTSUCR1)	1060
32.2.3	CTSU 同期ノイズ低減設定レジスタ (CTSUSDPRS)	1061
32.2.4	CTSU センサ安定待ち時間レジスタ (CTSUSST)	1062
32.2.5	CTSU 計測チャネルレジスタ 0 (CTSUMCH0)	1063
32.2.6	CTSU 計測チャネルレジスタ 1 (CTSUMCH1)	1064
32.2.7	CTSU チャネル有効制御レジスタ n (CTSUCHACn) (n = 0 ~ 3)	1065
32.2.8	CTSU チャネル有効制御レジスタ 4 (CTSUCHAC4)	1066
32.2.9	CTSU チャネル送受信制御レジスタ n (CTSUCHTRCn) (n = 0 ~ 3)	1067
32.2.10	CTSU チャネル送受信制御レジスタ 4 (CTSUCHTRC4)	1068
32.2.11	CTSU 高域ノイズ低減制御レジスタ (CTSUDCLKC)	1069
32.2.12	CTSU ステータスレジスタ (CTSUST)	1070
32.2.13	CTSU 高域ノイズ低減スペクトラム拡散制御レジスタ (CTSUSSC)	1072
32.2.14	CTSU センサオフセットレジスタ 0 (CTSUSO0)	1073
32.2.15	CTSU センサオフセットレジスタ 1 (CTSUSO1)	1074
32.2.16	CTSU センサカウンタ (CTSUSC)	1075
32.2.17	CTSU リファレンスカウンタ (CTSURC)	1076
32.2.18	CTSU エラーステータスレジスタ (CTSUERRS)	1077
32.2.19	CTSU 基準電流調整レジスタ (CTSUTRMR)	1078
32.3	動作説明	1079
32.3.1	計測動作原理	1079
32.3.2	計測モード	1081
32.3.2.1	初期設定フロー	1082

32.3.2.2	ステータスカウンタ	1083
32.3.2.3	自己容量シングルスキャンモード動作	1084
32.3.2.4	自己容量マルチスキャンモード動作	1086
32.3.2.5	相互容量フルスキャンモード動作	1088
32.3.3	複数モードに関わる共通事項	1091
32.3.3.1	センサ安定待ち時間と計測時間	1091
32.3.3.2	割り込み	1092
32.4	使用上の注意事項	1094
32.4.1	計測結果データ (CTSUSC カウンタ、CTSURC カウンタ)	1094
32.4.2	ソフトウェアトリガ	1094
32.4.3	外部トリガ	1094
32.4.4	強制停止の注意事項	1095
32.4.5	TSCAP 端子	1095
32.4.6	計測動作中 (CTSUCR0.CTSUSTRT ビット = 1) の注意事項	1095
33.	12 ビット A/D コンバータ (S12ADE)	1096
33.1	概要	1096
33.2	レジスタの説明	1100
33.2.1	A/D データレジスタ y (ADDRy), A/D データ二重化レジスタ (ADDBLDR), A/D 温度センサデータレジスタ (ADTSDR), A/D 内部基準電圧データレジスタ (ADOCDR)	1100
33.2.2	A/D 自己診断データレジスタ (ADRD)	1102
33.2.3	A/D コントロールレジスタ (ADCSR)	1103
33.2.4	A/D チャネル選択レジスタ A0 (ADANSA0)	1107
33.2.5	A/D チャネル選択レジスタ A1 (ADANSA1)	1108
33.2.6	A/D チャネル選択レジスタ B0 (ADANSB0)	1109
33.2.7	A/D チャネル選択レジスタ B1 (ADANSB1)	1110
33.2.8	A/D 変換値加算 / 平均機能チャネル選択レジスタ 0 (ADADS0)	1111
33.2.9	A/D 変換値加算 / 平均機能チャネル選択レジスタ 1 (ADADS1)	1112
33.2.10	A/D 変換値加算 / 平均回数選択レジスタ (ADADC)	1114
33.2.11	A/D コントロール拡張レジスタ (ADCER)	1115
33.2.12	A/D 変換開始トリガ選択レジスタ (ADSTRGR)	1117
33.2.13	A/D 変換拡張入力コントロールレジスタ (ADEXICR)	1119
33.2.14	A/D サンプリングステートレジスタ n (ADSSTRn) (n = 0 ~ 7, L, T, O)	1121
33.2.15	A/D 断線検出コントロールレジスタ (ADDISCR)	1122
33.2.16	A/D イベントリンクコントロールレジスタ (ADELCCR)	1123
33.2.17	A/D グループスキャン優先コントロールレジスタ (ADGSPCR)	1124
33.2.18	A/D コンペア機能コントロールレジスタ (ADCMPCR)	1125
33.2.19	A/D コンペア機能ウィンドウ A チャネル選択レジスタ 0 (ADCMPANSR0)	1127
33.2.20	A/D コンペア機能ウィンドウ A チャネル選択レジスタ 1 (ADCMPANSR1)	1128
33.2.21	A/D コンペア機能ウィンドウ A 拡張入力選択レジスタ (ADCMPANSER)	1129

33.2.22	A/D コンペア機能ウィンドウ A 比較条件設定レジスタ 0 (ADCMPLR0)	1130
33.2.23	A/D コンペア機能ウィンドウ A 比較条件設定レジスタ 1 (ADCMPLR1)	1131
33.2.24	A/D コンペア機能ウィンドウ A 拡張入力比較条件設定レジスタ (ADCMPLER)	1132
33.2.25	A/D コンペア機能ウィンドウ A 下位側レベル設定レジスタ (ADCMPDR0)	1133
33.2.26	A/D コンペア機能ウィンドウ A 上位側レベル設定レジスタ (ADCMPDR1)	1135
33.2.27	A/D コンペア機能ウィンドウ A チャネルステータスレジスタ 0 (ADCMPSR0)	1136
33.2.28	A/D コンペア機能ウィンドウ A チャネルステータスレジスタ 1 (ADCMPSR1)	1137
33.2.29	A/D コンペア機能ウィンドウ A 拡張入力チャネルステータスレジスタ (ADCMPSER)	1138
33.2.30	A/D 高電位 / 低電位基準電圧コントロールレジスタ (ADHVREFCNT)	1139
33.2.31	A/D コンペア機能ウィンドウ A/B ステータスマニタレジスタ (ADWINMON)	1140
33.2.32	A/D コンペア機能ウィンドウ B チャネル選択レジスタ (ADCMPBNSR)	1141
33.2.33	A/D コンペア機能ウィンドウ B 下位側レベル設定レジスタ (ADWINLLB)	1143
33.2.34	A/D コンペア機能ウィンドウ B 上位側レベル設定レジスタ (ADWINULB)	1145
33.2.35	A/D コンペア機能ウィンドウ B チャネルステータスレジスタ (ADCMPBSR)	1146
33.2.36	A/D データ格納バッファレジスタ n (ADBUFn) (n = 0 ~ 15)	1147
33.2.37	A/D データ格納バッファイネーブルレジスタ (ADBUFEN)	1148
33.2.38	A/D データ格納バッファポインタレジスタ (ADBUFPTR)	1149
33.3	動作説明	1150
33.3.1	スキャンの動作説明	1150
33.3.2	シングルスキャンモード	1151
33.3.2.1	基本動作	1151
33.3.2.2	チャネル選択と自己診断	1152
33.3.2.3	温度センサ出力 / 内部基準電圧選択時の A/D 変換動作	1153
33.3.2.4	ダブルトリガモード選択時の動作	1154
33.3.3	連続スキャンモード	1155
33.3.3.1	基本動作	1155
33.3.3.2	チャネル選択と自己診断	1156
33.3.4	グループスキャンモード	1157
33.3.4.1	基本動作	1157
33.3.4.2	ダブルトリガモード選択時の動作	1158
33.3.4.3	グループ A 優先制御動作	1159
33.3.5	コンペア機能 (ウィンドウ A、ウィンドウ B)	1169
33.3.5.1	コンペア機能ウィンドウ A/B	1169
33.3.5.2	コンペア機能の ELC 出力	1171
33.3.5.3	データ格納バッファの使用方法	1173
33.3.5.4	コンペア機能制約	1174
33.3.6	アナログ入力のサンプリング時間とスキャン変換時間	1174
33.3.7	A/D データレジスタの自動クリア機能の使用例	1176
33.3.8	A/D 変換値加算 / 平均機能	1176
33.3.9	断線検出アシスト機能	1176

33.3.10	非同期トリガによる A/D 変換の開始	1178
33.3.11	周辺モジュールからの同期トリガによる A/D 変換の開始	1178
33.4	割り込み要因と DTC 転送要求	1178
33.4.1	割り込み要求	1178
33.5	イベントリンク機能	1179
33.5.1	ELC へのイベント出力動作	1179
33.5.2	ELC からのイベントによる 12 ビット A/D コンバータの動作	1179
33.5.3	ELC からのイベントによる 12 ビット A/D コンバータの注意事項	1179
33.6	基準電圧の選択方法	1179
33.7	許容信号源インピーダンスについて	1180
33.8	使用上の注意事項	1181
33.8.1	データレジスタの読み出し注意事項	1181
33.8.2	A/D 変換停止時の注意事項	1181
33.8.3	A/D 変換強制停止と開始時の動作タイミング	1182
33.8.4	スキャン終了割り込み処理の注意事項	1182
33.8.5	モジュールストップ機能の設定	1182
33.8.6	低消費電力状態への遷移時の注意	1182
33.8.7	ソフトウェアスタンバイモード解除時の注意	1182
33.8.8	12 ビット A/D コンバータを使用する場合の端子の設定	1182
33.8.9	断線検出アシスト機能使用時の絶対精度誤差	1183
33.8.10	ADHSC ビットの書き換え手順	1183
33.8.11	アナログ電源端子他の設定範囲	1183
33.8.12	ボード設計上の注意	1184
33.8.13	ノイズ対策上の注意	1184
34.	D/A コンバータ (DAa)	1186
34.1	概要	1186
34.2	レジスタの説明	1187
34.2.1	D/A データレジスタ m (DADRm) (m = 0, 1)	1187
34.2.2	D/A 制御レジスタ (DACR)	1188
34.2.3	DADRm フォーマット選択レジスタ (DADPR) (m = 0, 1)	1188
34.2.4	D/A A/D 同期スタート制御レジスタ (DAADSCR)	1189
34.3	動作説明	1190
34.3.1	D/A 変換と A/D 変換の干渉対策	1191
34.4	イベントリンクの動作設定手順	1193
34.5	イベントリンク動作における注意事項	1193
34.6	使用上の注意事項	1194
34.6.1	モジュールストップ機能の設定	1194
34.6.2	モジュールストップ時の D/A コンバータの動作	1194
34.6.3	ソフトウェアスタンバイモード時の D/A コンバータの動作	1194
34.6.4	D/A 変換と A/D 変換の干渉対策有効時の注意事項	1194

35. 温度センサ (TEMPSA)	1195
35.1 概要	1195
35.2 レジスタの説明	1196
35.2.1 温度センサ校正データレジスタ (TSCDRH, TSCDRL)	1196
35.3 温度センサの使用方法	1197
35.3.1 使用前の準備	1197
35.3.2 12 ビット A/D コンバータの設定	1198
36. コンパレータ B (CMPBa)	1199
36.1 概要	1199
36.2 レジスタの説明	1202
36.2.1 コンパレータ B 制御レジスタ 1 (CPBCNT1)	1202
36.2.2 コンパレータ B 制御レジスタ 2 (CPBCNT2)	1202
36.2.3 コンパレータ B フラグレジスタ (CPBFLG)	1203
36.2.4 コンパレータ B 割り込み制御レジスタ (CPBINT)	1204
36.2.5 コンパレータ B フィルタ選択レジスタ (CPBF)	1205
36.2.6 コンパレータ B モード選択レジスタ (CPBMD)	1205
36.2.7 コンパレータ B リファレンス入力電圧選択レジスタ (CPBREF)	1206
36.2.8 コンパレータ B 出力制御レジスタ (CPBOCR)	1207
36.3 動作説明	1208
36.3.1 コンパレータ B _n デジタルフィルタ (n = 0, 1)	1211
36.4 コンパレータ B0、コンパレータ B1 割り込み	1212
36.5 イベントリンク出力機能	1213
36.5.1 割り込み処理とイベントリンクの関係	1213
36.5.2 コンパレータ B _n 出力 (n = 0, 1) 機能	1213
36.5.3 コンパレータ B を使用したソフトウェアスタンバイモード復帰例	1214
36.6 使用上の注意事項	1214
36.6.1 モジュールストップ機能の設定	1214
37. データ演算回路 (DOC)	1215
37.1 概要	1215
37.2 レジスタの説明	1216
37.2.1 DOC コントロールレジスタ (DOCR)	1216
37.2.2 DOC データインプットレジスタ (DODIR)	1217
37.2.3 DOC データセッティングレジスタ (DODSR)	1217
37.3 動作説明	1218
37.3.1 データ比較モード	1218
37.3.2 データ加算モード	1219
37.3.3 データ減算モード	1220
37.4 割り込み要求	1220
37.5 イベントリンク出力機能	1221
37.5.1 割り込み処理とイベントリンクの関係	1221

37.6	使用上の注意事項	1221
37.6.1	モジュールストップ機能の設定	1221
38.	RAM	1222
38.1	概要	1222
38.2	動作説明	1222
38.2.1	消費電力低減機能	1222
39.	フラッシュメモリ	1223
39.1	概要	1223
39.2	ROM の領域とメモリプレーン、ブロックの構成	1224
39.3	E2 データフラッシュの領域とブロックの構成	1225
39.4	レジスタの説明	1226
39.4.1	E2 データフラッシュ制御レジスタ (DFLCTL)	1226
39.4.2	フラッシュ P/E モードエントリレジスタ (FENTRYR)	1227
39.4.3	プロテクト解除レジスタ (FPR)	1228
39.4.4	プロテクト解除ステータスレジスタ (FPSR)	1228
39.4.5	フラッシュ P/E モード制御レジスタ (FPMCR)	1229
39.4.6	フラッシュ初期設定レジスタ (FISR)	1230
39.4.7	フラッシュリセットレジスタ (RESETR)	1232
39.4.8	フラッシュ領域選択レジスタ (FASR)	1232
39.4.9	フラッシュ制御レジスタ (FCR)	1233
39.4.10	フラッシュエクストラ領域制御レジスタ (FEXCR)	1235
39.4.11	フラッシュ処理開始アドレスレジスタ H (FSARH)	1236
39.4.12	フラッシュ処理開始アドレスレジスタ L (FSARL)	1236
39.4.13	フラッシュ処理終了アドレスレジスタ H (FEARH)	1237
39.4.14	フラッシュ処理終了アドレスレジスタ L (FEARL)	1237
39.4.15	フラッシュリードバッファレジスタ H (FRBH)	1238
39.4.16	フラッシュリードバッファレジスタ L (FRBL)	1238
39.4.17	フラッシュライトバッファレジスタ H (FWBH)	1238
39.4.18	フラッシュライトバッファレジスタ L (FWBL)	1239
39.4.19	フラッシュステータスレジスタ 0 (FSTATR0)	1240
39.4.20	フラッシュステータスレジスタ 1 (FSTATR1)	1242
39.4.21	フラッシュエラーアドレスモニタレジスタ H (FEAMH)	1243
39.4.22	フラッシュエラーアドレスモニタレジスタ L (FEAML)	1243
39.4.23	フラッシュスタートアップ設定モニタレジスタ (FSCMR)	1244
39.4.24	フラッシュアクセスウィンドウ開始アドレスモニタレジスタ (FAWSMR)	1244
39.4.25	フラッシュアクセスウィンドウ終了アドレスモニタレジスタ (FAWEMR)	1245
39.4.26	ユニーク ID レジスタ n (UIDRn) (n = 0 ~ 31)	1245
39.5	スタートアッププログラム保護機能	1246
39.6	エリアプロテクション	1247
39.7	プログラム / イレーズ	1248

39.7.1	シーケンサのモード	1248
39.7.1.1	E2 データフラッシュアクセス禁止モード	1248
39.7.1.2	リードモード	1249
39.7.1.3	P/E モード	1249
39.7.2	モード遷移	1249
39.7.2.1	E2 データフラッシュアクセス禁止モードからリードモードへの遷移	1249
39.7.2.2	リードモードから P/E モードへの遷移	1250
39.7.2.3	P/E モードからリードモードへの遷移	1252
39.7.3	ソフトウェアコマンド一覧	1254
39.7.4	ソフトウェアコマンド使用方法	1255
39.7.4.1	プログラム	1255
39.7.4.2	ブロックイレーズ	1257
39.7.4.3	ブランクチェック	1259
39.7.4.4	スタートアップ領域情報プログラム / アクセスウィンドウ情報プログラム	1261
39.7.4.5	ユニーク ID リード	1262
39.7.4.6	ソフトウェアコマンドの強制停止	1263
39.7.5	割り込み	1263
39.8	ブートモード	1264
39.8.1	ブートモード (SCI インタフェース)	1265
39.8.1.1	ブートモード (SCI インタフェース) の動作条件	1265
39.8.1.2	ブートモード (SCI インタフェース) の起動方法	1266
39.8.2	ブートモード (FINE インタフェース)	1267
39.8.2.1	ブートモード (FINE インタフェース) の動作条件	1267
39.9	フラッシュメモリプロテクト機能	1268
39.9.1	ID コードプロテクト	1268
39.9.1.1	ブートモード ID コードプロテクト	1269
39.9.1.2	オンチップデバッギングエミュレータ ID コードプロテクト	1270
39.10	通信プロトコル	1271
39.10.1	ブートモード (SCI インタフェース) の状態遷移	1271
39.10.2	コマンドとレスポンスの構成	1272
39.10.3	未定義コマンドに対するレスポンス	1272
39.10.4	ブートモードステータス問い合わせ	1273
39.10.5	問い合わせコマンド	1274
39.10.5.1	サポートデバイス問い合わせ	1274
39.10.5.2	データ領域有無問い合わせ	1275
39.10.5.3	ユーザ領域情報問い合わせ	1275
39.10.5.4	データ領域情報問い合わせ	1276
39.10.5.5	ロック情報問い合わせ	1276
39.10.6	設定コマンド	1277
39.10.6.1	デバイス選択	1277

39.10.6.2	動作周波数選択	1278
39.10.6.3	プログラム / イレーズホストコマンド待ちステート遷移	1279
39.10.7	ID コード認証コマンド	1280
39.10.7.1	ID コードチェック	1280
39.10.8	プログラム / イレーズコマンド	1281
39.10.8.1	ユーザ / データ領域プログラム準備	1281
39.10.8.2	プログラム	1282
39.10.8.3	データ領域プログラム	1283
39.10.8.4	イレーズ準備	1284
39.10.8.5	ロックイレーズ	1284
39.10.9	リードチェックコマンド	1285
39.10.9.1	メモリリード	1285
39.10.9.2	ユーザ領域チェックサム	1286
39.10.9.3	データ領域チェックサム	1287
39.10.9.4	ユーザ領域ブランクチェック	1287
39.10.9.5	データ領域ブランクチェック	1288
39.10.9.6	アクセスウィンドウ情報プログラム	1288
39.10.9.7	アクセスウィンドウリード	1289
39.11	ブートモード(SCI インタフェース)でのシリアルプログラマ動作説明	1290
39.11.1	ビットレート自動調整の制御手順	1291
39.11.2	MCU の情報取得手順	1292
39.11.3	デバイス指定、ビットレート変更の制御手順	1293
39.11.4	プログラム / イレーズホストコマンド待ちステートへの遷移手順	1294
39.11.5	ブートモード ID コードプロテクトの解除手順	1295
39.11.6	ユーザ領域、データ領域のイレーズ手順	1296
39.11.7	ユーザ領域、データ領域のプログラム手順	1297
39.11.8	ユーザ領域のデータ確認手順	1298
39.11.9	データ領域のデータ確認手順	1299
39.11.10	ユーザ領域のアクセスウィンドウ設定手順	1300
39.12	セルフプログラミングでの書き換え	1301
39.12.1	概要	1301
39.13	使用上の注意事項	1302
39.14	使用上の注意事項(ブートモード)	1303
40.	電気的特性	1304
40.1	絶対最大定格	1304
40.2	DC 特性	1306
40.2.1	標準 I/O 端子出力特性(1)	1325
40.2.2	標準 I/O 端子出力特性(2)	1328
40.2.3	標準 I/O 端子出力特性(3)	1331
40.3	AC 特性	1333

40.3.1	クロックタイミング	1333
40.3.2	リセットタイミング	1337
40.3.3	低消費電力状態からの復帰タイミング	1338
40.3.4	制御信号タイミング	1341
40.3.5	内蔵周辺モジュールタイミング	1342
40.4	A/D 変換特性	1354
40.5	D/A 変換特性	1361
40.6	温度センサ特性	1362
40.7	コンパレータ特性	1362
40.8	CTSU 特性	1364
40.9	パワーオンリセット回路、電圧検出回路特性	1365
40.10	発振停止検出タイミング	1369
40.11	ROM(コード格納用フラッシュメモリ)特性	1370
40.12	E2 データフラッシュ(データ格納用フラッシュメモリ)特性	1372
40.13	使用上の注意事項	1373
40.13.1	VCL コンデンサ、バイパスコンデンサ接続方法	1373
付録 1.	各処理状態におけるポートの状態	1378
付録 2.	外形寸法図	1380
改訂記録	1386

32MHz、32ビットRX MCU、50 DMIPS、最大512Kバイトフラッシュメモリ、
最大36端子の静電容量式タッチセンサ、最大6本の通信機能、12ビットA/D、D/A、RTC
IEC60730対応機能、1.8～5.5V動作

特長

■ 32ビット RX CPU コア内蔵

- 最大動作周波数 32MHz
- 50 DMIPS の性能 (32MHz 動作時)
- $32 \times 32 \rightarrow 64$ ビット演算結果 (1 命令) のアキュムレータ
- 乗除算器 32×32 ビット (乗算命令は 1CPU クロック)
- 高速割り込み
- 5 段パイプラインの CISC ハーバードアーキテクチャ
- 可変長命令形式：コードを大幅に短縮
- オンチップデバッグ回路内蔵

■ 消費電力低減機能

- 1.8V～5.5V 動作の単一電源
- 3 種類の低消費電力モード
- ソフトウェアスタンバイ中も動作可能なローパワータイマーを搭載
- 消費電流
 - 高速動作モード：96μA/MHz
 - ソフトウェアスタンバイモード：0.37μA
- ソフトウェアスタンバイからの復帰時間：4.8μs

■ 内蔵コードフラッシュメモリ（ウェイトなし）

- 64K/128K/256K/384K/512K バイトの容量
- 32MHz 動作、31.25ns 読み出しサイクル
- CPU フルスピード読み出し時、ウェイトなし
- 1.8V で書き換え可能
- 命令、オペランド用

■ 内蔵データフラッシュメモリ

- 8K バイト (プログラム / アクセス回数 : 1,000,000 回 (typ))
- BGO (Back Ground Operation)

■ 内蔵 SRAM (ウェイトなし)

- 10K/16K/32K/48K バイトの容量

■ DTC

- 4 種類の転送モード
- 割り込み要因ごとに転送設定可能

■ ELC

- 割り込みを介さず、イベント信号でモジュール動作が可能
- CPU スリープ状態でも、モジュール間のリンク動作が可能

■ リセットおよび電源電圧制御

- パワーオンリセット (POR) など 8 種類のリセットに対応
- 低電圧検出機能 (LVD) の設定可能

■ クロック機能

- 外部クロック入力周波数 : ~ 20MHz
- メインクロック発振子周波数 : 1 ~ 20MHz
- サブクロック発振子周波数 : 32.768kHz
- PLL 回路入力 : 4MHz ~ 8MHz
- 低速オンチップオシレータ : 4MHz
- 高速オンチップオシレータ : 32MHz±1%
- IWDT 専用オンチップオシレータ内蔵 : 15kHz
- 32.768kHz RTC 専用クロックの生成
- クロック周波数精度測定回路 (CAC) 内蔵

■ リアルタイムクロック内蔵


- 補正機能 (30 秒、うるう年、誤差)
- カレンダカウントモード / バイナリカウントモードを選択可能

■ 独立ウォッчドッグタイマ内蔵

- 15kHz IWDT 専用オンチップオシレータクロック動作

■ IEC60730 対応機能内蔵

- A/D コンバータ自己診断機能 / 断線検出アシスト機能、クロック周波数精度測定回路、独立ウォッчドッグタイマ、DOC による RAM テストアシスト機能など



■ MPC

- 周辺機能の入出力端子を複数個所から選択可能

■ 最大 6 本の通信機能を内蔵

- 多彩な機能に対応した SCI (最大 4 チャネル) 調歩同期式モード (ポート 0 ~ 255/255 の微調整可能) / クロック同期式モード / スマートカードインターフェースモード
- I²C バスインターフェース 最大 400kbps 転送 SMBus に対応 (1 チャネル)
- RSPI (1 チャネル) 最大 16Mbps 転送

■ リモコン信号受信機能

- 2 ユニット内蔵
- 4 パターン波形マッチング対応

■ 最大 12 本の拡張タイマ機能

- 16 ビット MTU : インプットキャプチャ、アウトプットコンペア、相補 PWM 出力、位相計数モード (6 チャネル)
- 8 ビット TMR (4 チャネル)
- 16 ビット CMT (2 チャネル)

■ 12 ビット A/D コンバータ内蔵

- 最小 1.4μs 変換が可能
- 17 チャネル
- チャネルごとにサンプリング時間を設定可能
- 変換結果コンペア機能内蔵
- 自己診断機能 / アナログ入力断線検出アシスト機能内蔵
- モータ制御に適したダブルトリガ (データ二重化) 機能

■ D/A コンバータ内蔵

- 2 チャネル

■ 静電容量式タッチセンサ

- 自己容量方式 : 1 端子 1 キー構成で最大 36 キーに対応
- 相互容量方式 : 36 本の端子のマトリクス構成により最大 324 キーに対応

■ コンパレータ B

- 2 チャネル

■ 汎用入出力ポート内蔵

- 5V トレント、オープンドレイン、入力プルアップ、駆動能力切り替え機能

■ 温度センサ内蔵

■ ユニーク ID

- マイコン個体ごとの 32 バイト長の ID コード

■ 動作周囲温度

- 40 ~ +85°C
- 40 ~ +105°C

■ 用途

- 一般産業、民生機器

1. 概要

1.1 仕様概要

表 1.1 に仕様概要を、表 1.2 に RX130 グループパッケージ別機能比較一覧を示します。

表 1.1 の仕様概要には最大仕様を掲載しており、周辺モジュールのチャネル数はパッケージのピン数によって異なります。詳細は、「表 1.2 RX130 グループパッケージ別機能比較一覧」を参照してください。

表 1.1 仕様概要 (1/4)

分類	モジュール/機能	説明
CPU	中央演算処理装置	<ul style="list-style-type: none"> 最大動作周波数 : 32MHz 32ビットRX CPU 最小命令実行時間 : 1命令1クロック アドレス空間 : 4Gバイト・リニアアドレス レジスタ <ul style="list-style-type: none"> 汎用レジスタ : 32ビット×16本 制御レジスタ : 32ビット×8本 アキュムレータ : 64ビット×1本 基本命令 : 73種類 可変長命令形式 DSP機能命令 : 9種類 アドレッシングモード : 10種類 データ配置 <ul style="list-style-type: none"> 命令 : リトルエンディアン データ : リトルエンディアン/ビッグエンディアンを選択可能 32ビット乗算器 : 32ビット×32ビット→64ビット 除算器 : 32ビット÷32ビット→32ビット パレルシフタ : 32ビット
メモリ	ROM	<ul style="list-style-type: none"> 容量 : 64K/128K/256K/384K/512Kバイト ノーウェイトアクセス 書き換え方法 : シリアルライタプログラミング(調歩同期式シリアル通信)、セルフプログラミング
	RAM	<ul style="list-style-type: none"> 容量 : 10K/16K/32K/48Kバイト ノーウェイトアクセス
	E2データ フラッシュ	<ul style="list-style-type: none"> 容量 : 8Kバイト プログラム/イレーズ回数 : 1,000,000回(typ)
MCU動作モード		シングルチップモード
クロック	クロック発生回路	<ul style="list-style-type: none"> メインクロック発振器、サブクロック発振器、低速および高速オンチップオシレータ、PLL周波数シンセサイザ、IWDW専用オンチップオシレータ 発振停止検出 : あり クロック周波数精度測定回路(CAC) : あり システムクロック(ICLK)、周辺モジュールクロック(PCLK)、FlashIFクロック(FCLK)を個別に設定可能 CPU、バスマスターなどのシステム系はICLK同期 : Max 32MHz 周辺モジュールはPCLKB同期 : Max 32MHz フラッシュ周辺回路はFCLK同期 : Max 32MHz ICLKの周波数は、FCLK、PCLKB、PCLKDのn倍(n:1, 2, 4, 8, 16, 32, 64)のみ設定可能
リセット		RES#端子リセット、パワーオンリセット、電圧監視リセット、独立ウォッチドッグタイマリセット、ソフトウェアリセット
電圧検出	電圧検出回路 (LVDAb)	<ul style="list-style-type: none"> VCCが電圧検出レベル以下になると、内部リセットまたは内部割り込みを発生 電圧検出0は検出電圧を4レベルから選択可能 電圧検出1は検出電圧を14レベルから選択可能 電圧検出2は検出電圧を4レベルから選択可能
低消費電力	消費電力低減機能	<ul style="list-style-type: none"> モジュールストップ機能 3種類の低消費電力モード スリープモード、ディープスリープモード、ソフトウェアスタンバイモード
	動作電力低減機能	<ul style="list-style-type: none"> 動作電力制御モード 高速動作モード、中速動作モード、低速動作モード

表1.1 仕様概要 (2/4)

分類	モジュール/機能	説明
割り込み	割り込みコントローラ(ICUb)	<ul style="list-style-type: none"> 割り込みベクタ数 : 115 外部割り込み : 要因数9 (NMI、IRQ0～IRQ7端子) ノンマスカブル割り込み : 要因数5 (NMI端子、発振停止検出割り込み、電圧監視1割り込み、電圧監視2割り込み、IWDT割り込み) 16 レベルの割り込み優先順位を設定可能
DMA	データトランスマニアコントローラ(DTCa)	<ul style="list-style-type: none"> 転送モード : ノーマル転送モード、リピート転送モード、ブロック転送モード 起動要因 : 割り込み要因により起動 チェーン転送機能あり
I/Oポート	汎用入出力ポート	<p>100ピン / 80ピン / 64ピン / 48ピン</p> <ul style="list-style-type: none"> 入出力 : 88/68/52/38 入力 : 1/1/1/1 プルアップ抵抗 : 88/68/52/38 オープンドレイン出力 : 67/47/35/26 5Vトレラント : 4/4/2/2
イベントリンクコントローラ(ELC)		<ul style="list-style-type: none"> 47種類のイベント信号を直接モジュールへリンク可能 タイマ系のモジュールはイベント入力時の動作の選択が可能 ポートBのイベントリンク動作が可能
マルチファンクションピンコントローラ(MPC)		入出力機能を複数の端子から選択可能
タイマ	マルチファンクションタイマパルスユニット2(MTU2a)	<ul style="list-style-type: none"> (16ビット×6チャネル)×1ユニット 16ビットタイマ6チャネルをベースに最大16本のパルス入出力、および3本のパルス入力が可能 チャネルごとにカウントクロック (PCLK/1, PCLK/4, PCLK/16, PCLK/64, PCLK/256, PCLK/1024, MTCLKA, MTCLKB, MTCLKC, MTCLKD) を8種類または7種類選択可能 (チャネル5は4種類) インプットキャプチャ機能 21本のアウトプットコンペアレジスタ兼インプットキャプチャレジスタ パルス出力モード 相補PWM出力モード リセット同期PWMモード 位相計数モード A/Dコンバータの変換開始トリガを生成可能
	ポートアウトプットイネーブル2(POE2a)	MTU波形出力端子のハイインピーダンス制御
	コンペアマッチタイマ(CMT)	<ul style="list-style-type: none"> (16ビット×2チャネル)×1ユニット 4種類のクロック (PCLK/8, PCLK/32, PCLK/128, PCLK/512) を選択可能
	独立ウォッチドッグタイマ(IWDTa)	<ul style="list-style-type: none"> 14ビット×1チャネル カウントクロック : IWDT専用低速オンチップオシレータ 1分周、16分周、32分周、64分周、128分周、256分周
	リアルタイムクロック(RTCc) (注1)	<ul style="list-style-type: none"> クロックソース : サブクロックにて動作 カレンダカウントモード/バイナリカウントモードを選択可能 割り込み : アラーム割り込み、周期割り込み、桁上げ割り込み
	ローパワータイマ(LPT)	<ul style="list-style-type: none"> 16ビット×1チャネル クロックソース : サブクロック、IWDT専用低速オンチップオシレータ 2分周、4分周、8分周、16分周、32分周
	8ビットタイマ(TMR)	<ul style="list-style-type: none"> (8ビット×2チャネル)×2ユニット 7種類の内部クロック (PCLK/1, PCLK/2, PCLK/8, PCLK/32, PCLK/64, PCLK/1024, PCLK/8192) と外部クロックを選択可能 任意のデューティのパルス出力やPWM出力が可能 2チャネルをカスケード接続し16ビットタイマとして使用可能

表1.1 仕様概要 (3/4)

分類	モジュール/機能	説明
通信機能	シリアルコミュニケーションインターフェース(SCIg, SC Ih)	<ul style="list-style-type: none"> 7チャネル(チャネル0、1、5、6、8、9: SCIg、チャネル12: SC Ih) SCIg <ul style="list-style-type: none"> シリアル通信方式: 調歩同期式/クロック同期式/スマートカードインタフェース マルチプロセッサ機能 内蔵ボーレートジェネレータで任意のビットレートを選択可能 LSBファースト/MSBファーストを選択可能 TMRからの平均転送レートクロック入力が可能(SCI5, SCI6, SCI12) スタートビット検出: レベルおよびエッジを選択可能 簡易I2Cサポート 簡易SPIサポート 9ビット転送モードをサポート ビットレートモジュレーション機能をサポート ELCによるイベントリンク機能をサポート(チャネル5のみ) SC Ih (SCIgに以下の機能を付加) <ul style="list-style-type: none"> スタートフレーム、インフォメーションフレームから構成されるシリアル通信プロトコルをサポート LINフォーマットをサポート
	I2Cバスインターフェース(RIICa)	<ul style="list-style-type: none"> 1チャネル 通信フォーマット: I2Cバスフォーマット/SMBusフォーマット マスタ/スレーブを選択可能 ファストモード対応
	シリアルペリフェラルインターフェース(RSPla)	<ul style="list-style-type: none"> 1チャネル 転送機能 <ul style="list-style-type: none"> MOSI (Master Out Slave In)、MISO (Master In Slave Out)、SSL (Slave Select)、RSPCK (RSPI Clock)信号を使用して、SPI動作(4線式)/クロック同期式動作(3線式)でシリアル通信が可能 マスタ/スレーブモードを選択可能 データフォーマット LSBファースト/MSBファーストを選択可能 転送ビット長(8~16、20、24、32ビット)を選択可能 送信/受信バッファは128ビット 一度の送受信で最大4フレームを転送(1フレームは最大32ビット) 送信/受信バッファ構成はダブルバッファ
	リモコン受信回路(REMC)	<ul style="list-style-type: none"> 2チャネル 4パターン波形マッチング(ヘッダ、データ0、データ1、特殊データ判別) 受信バッファ8バイト(1ユニットあたり) 動作クロックを、PCLK、サブロック、HOCO、IWDTCLK、TMRから選択可能
12ビットA/Dコンバータ(S12ADE)		<ul style="list-style-type: none"> 12ビット(1ユニット×24チャネル) 分解能: 12ビット 最小変換時間: 1チャネル当たり1.4μs (ADCLK = 32MHz動作時) 動作モード <ul style="list-style-type: none"> スキャンモード(シングルスキャンモード、連続スキャンモード、グループスキャンモード) グループA優先制御動作(グループスキャンモードのみ) サンプリング可変機能 <ul style="list-style-type: none"> チャネル毎にサンプリング時間が設定可能 自己診断機能 ダブルトリガモード(A/D変換データ二重化機能) アナログ入力断線検出機能 変換結果コンペア機能 A/D変換開始条件 <ul style="list-style-type: none"> ソフトウェアトリガ、タイマ(MTU)のトリガ、外部トリガ、ELC ELCによるイベントリンク機能をサポート
温度センサ(TEMPSA)		<ul style="list-style-type: none"> 1チャネル 温度を電圧に変換し12ビットA/Dコンバータでデジタル化
D/Aコンバータ(DA)		<ul style="list-style-type: none"> 2チャネル 分解能: 8ビット 出力電圧: 0V~AVCC0
CRC演算器(CRC)		<ul style="list-style-type: none"> 8ビット単位の任意のデータ長に対してCRCコードを生成 3つの多項式から選択可能 $X^8 + X^2 + X + 1$, $X^{16} + X^{15} + X^2 + 1$, $X^{16} + X^{12} + X^5 + 1$ LSBファースト/MSBファースト通信用CRCコード生成の選択が可能

表1.1 仕様概要 (4/4)

分類	モジュール/機能	説明
コンパレータB (CMPBa)		<ul style="list-style-type: none"> 2チャネル リファレンス電圧とアナログ入力電圧の比較機能 ウィンドウコンパレータ動作/基本コンパレータ動作の選択
静電容量式タッチセンサ(CTSUsa)	検出端子36チャネル	
データ演算回路(DOC)	16ビットのデータを比較、加算、減算する機能	
ユニークID	マイコン個体ごとの32バイト長のIDコード	
電源電圧/動作周波数	VCC = 1.8 ~ 2.4V : 8MHz、VCC = 2.4 ~ 2.7V : 16MHz、VCC = 2.7 ~ 5.5V : 32MHz	
動作周囲温度	Dバージョン: -40 ~ +85°C、Gバージョン: -40 ~ +105°C	
パッケージ	100ピンLFQFP (PLQP0100KB-B) 14 × 14mm、0.5mmピッチ 80ピンLFQFP (PLQP0080KB-B) 12 × 12mm、0.5mmピッチ 64ピンLFQFP (PLQP0064KB-C) 10 × 10mm、0.5mmピッチ 64ピンLQFP (PLQP0064GA-A) 14 × 14mm、0.8mmピッチ 48ピンLFQFP (PLQP0048KB-B) 7 × 7mm、0.5mmピッチ 48ピンHWQFN (PWQN0048KB-A) 7 × 7mm、0.5mmピッチ	
オンチップデバッグシス템	E1エミュレータ(FINEインタフェース)	

注1. リアルタイムクロックを使用しない場合、「24.5.7 リアルタイムクロックを使用しない場合の初期化手順」を参照ください。

表1.2 RX130グループパッケージ別機能比較一覧

モジュール/機能		RX130グループ			
		100ピン	80ピン	64ピン	48ピン
割り込み	外部割り込み	NMI, IRQ0 ~ IRQ7		NMI, IRQ0 ~ IRQ2, IRQ4 ~ IRQ7	NMI, IRQ0, IRQ1, IRQ4 ~ IRQ7
DMA	データトランスマルチファンクション	あり			
タイマ	パルスユニット2	6チャネル(MTU0 ~ MTU5)			
	ポートアウトプットイネーブル2	POE0# ~ POE3#, POE8#			
	8ビットタイマ	2チャネル×2ユニット			
	コンペマッチタイマ	2チャネル×1ユニット			
	ローパワータイマ	1チャネル			
	リアルタイムクロック	あり		なし	
	独立ウォッチドッグタイマ	あり			
通信機能	シリアルコミュニケーションインターフェース(SCIg)	6チャネル (SCI0, 1, 5, 6, 8, 9)	3チャネル (SCI1, 5, 6)	3チャネル (SCI1, 5, 6)	3チャネル (SCI1, 5, 6)
	シリアルコミュニケーションインターフェース(SCIh)		1チャネル(SCI12)		
	I ² Cバスインターフェース		1チャネル		
	シリアルペリフェラルインターフェース		1チャネル		
	REMCモジュール	2チャネル		なし	
静電容量式タッチセンサ		36チャネル	32チャネル	24チャネル	
12ビットA/Dコンバータ		24チャネル	17チャネル	14チャネル	10チャネル
温度センサ			あり		
D/Aコンバータ		2チャネル		なし	
CRC演算器			あり		
イベントリンクコントローラ			あり		
コンパレータB			2チャネル		
パッケージ		100ピンLFQFP (0.5mm)	80ピンLFQFP (0.5mm)	64ピンLQFP (0.8mm) 64ピンLFQFP (0.5mm)	48ピンLFQFP (0.5mm) 48ピンHWQFN (0.5mm)

1.2 製品一覧

表 1.3 に製品一覧表を、図 1.1 に型名とメモリサイズ・パッケージを示します。

表 1.3 製品一覧表 (1/2)

グループ	型名	発注型名	パッケージ	ROM 容量	RAM 容量	E2 データ フラッシュ	動作周波数 (max)	動作周囲温度
RX130	R5F51308ADFP	R5F51308ADFP#30	PLQP0100KB-B	512K バイト	48K バイト	32MHz	-40 ~ +85°C	
	R5F51308ADFN	R5F51308ADFN#30	PLQP0080KB-B					
	R5F51308ADFM	R5F51308ADFM#30	PLQP0064KB-C					
	R5F51308ADFK	R5F51308ADFK#30	PLQP0064GA-A					
	R5F51308ADFL	R5F51308ADFL#30	PLQP0048KB-B					
	R5F51308ADNE	R5F51308ADNE#U0	PWQN0048KB-A					
	R5F51307ADFP	R5F51307ADFP#30	PLQP0100KB-B	384K バイト	32K バイト	32MHz	-40 ~ +85°C	
	R5F51307ADFN	R5F51307ADFN#30	PLQP0080KB-B					
	R5F51307ADFM	R5F51307ADFM#30	PLQP0064KB-C					
	R5F51307ADFK	R5F51307ADFK#30	PLQP0064GA-A					
	R5F51307ADFL	R5F51307ADFL#30	PLQP0048KB-B					
	R5F51307ADNE	R5F51307ADNE#U0	PWQN0048KB-A					
	R5F51306ADFP	R5F51306ADFP#30	PLQP0100KB-B	256K バイト	16K バイト	32MHz	-40 ~ +85°C	
	R5F51306ADFN	R5F51306ADFN#30	PLQP0080KB-B					
	R5F51306ADFM	R5F51306ADFM#30	PLQP0064KB-C					
	R5F51306ADFK	R5F51306ADFK#30	PLQP0064GA-A					
	R5F51306ADFL	R5F51306ADFL#30	PLQP0048KB-B					
	R5F51306ADNE	R5F51306ADNE#U0	PWQN0048KB-A					
	R5F51305ADFP	R5F51305ADFP#30	PLQP0100KB-B	128K バイト	10K バイト	32MHz	-40 ~ +85°C	
	R5F51305ADFN	R5F51305ADFN#30	PLQP0080KB-B					
	R5F51305ADFM	R5F51305ADFM#30	PLQP0064KB-C					
	R5F51305ADFK	R5F51305ADFK#30	PLQP0064GA-A					
	R5F51305ADFL	R5F51305ADFL#30	PLQP0048KB-B					
	R5F51305ADNE	R5F51305ADNE#U0	PWQN0048KB-A					
	R5F51303ADFN	R5F51303ADFN#30	PLQP0080KB-B	64K バイト	10K バイト	32MHz	-40 ~ +85°C	
	R5F51303ADFM	R5F51303ADFM#30	PLQP0064KB-C					
	R5F51303ADFK	R5F51303ADFK#30	PLQP0064GA-A					
	R5F51303ADFL	R5F51303ADFL#30	PLQP0048KB-B					
	R5F51303ADNE	R5F51303ADNE#U0	PWQN0048KB-A					

表1.3 製品一覧表 (2/2)

グループ	型名	発注型名	パッケージ	ROM容量	RAM容量	E2データ フラッシュ	動作周波数 (max)	動作周囲温度			
RX130	R5F51308AGFP	R5F51308AGFP#30	PLQP0100KB-B	512Kバイト	48Kバイト	32MHz	-40 ~ +105°C				
	R5F51308AGFN	R5F51308AGFN#30	PLQP0080KB-B								
	R5F51308AGFM	R5F51308AGFM#30	PLQP0064KB-C								
	R5F51308AGFK	R5F51308AGFK#30	PLQP0064GA-A								
	R5F51308AGFL	R5F51308AGFL#30	PLQP0048KB-B								
	R5F51308AGNE	R5F51308AGNE#U0	PWQN0048KB-A								
	R5F51307AGFP	R5F51307AGFP#30	PLQP0100KB-B	384Kバイト	32Kバイト						
	R5F51307AGFN	R5F51307AGFN#30	PLQP0080KB-B								
	R5F51307AGFM	R5F51307AGFM#30	PLQP0064KB-C								
	R5F51307AGFK	R5F51307AGFK#30	PLQP0064GA-A								
	R5F51307AGFL	R5F51307AGFL#30	PLQP0048KB-B								
	R5F51307AGNE	R5F51307AGNE#U0	PWQN0048KB-A								
	R5F51306AGFP	R5F51306AGFP#30	PLQP0100KB-B	256Kバイト	16Kバイト						
	R5F51306AGFN	R5F51306AGFN#30	PLQP0080KB-B								
	R5F51306AGFM	R5F51306AGFM#30	PLQP0064KB-C								
	R5F51306AGFK	R5F51306AGFK#30	PLQP0064GA-A								
	R5F51306AGFL	R5F51306AGFL#30	PLQP0048KB-B								
	R5F51306AGNE	R5F51306AGNE#U0	PWQN0048KB-A								
	R5F51305AGFP	R5F51305AGFP#30	PLQP0100KB-B	128Kバイト	10Kバイト						
	R5F51305AGFN	R5F51305AGFN#30	PLQP0080KB-B								
	R5F51305AGFM	R5F51305AGFM#30	PLQP0064KB-C								
	R5F51305AGFK	R5F51305AGFK#30	PLQP0064GA-A								
	R5F51305AGFL	R5F51305AGFL#30	PLQP0048KB-B								
	R5F51305AGNE	R5F51305AGNE#U0	PWQN0048KB-A								
	R5F51303AGFN	R5F51303AGFN#30	PLQP0080KB-B	64Kバイト	10Kバイト						
	R5F51303AGFM	R5F51303AGFM#30	PLQP0064KB-C								
	R5F51303AGFK	R5F51303AGFK#30	PLQP0064GA-A								
	R5F51303AGFL	R5F51303AGFL#30	PLQP0048KB-B								
	R5F51303AGNE	R5F51303AGNE#U0	PWQN0048KB-A								

注. 発注型名は、本マニュアル発行時に量産もしくは開発中のものです。
最新の発注型名は弊社ホームページでご確認ください。




図 1.1 型名とメモリサイズ・パッケージ

1.3 ブロック図

図 1.2 にブロック図を示します。




図 1.2 ブロック図

1.4 端子機能

表 1.4 に端子機能一覧を示します。

表 1.4 端子機能一覧 (1/3)

分類	端子名	入出力	機能
電源	VCC	入力	電源端子。システムの電源に接続してください
	VCL	—	内部電源安定用の平滑コンデンサ(4.7μF)を介してVSSに接続してください。コンデンサは端子近くに配置してください
	VSS	入力	グランド端子。システムの電源(0V)に接続してください
クロック	XTAL	出力	水晶発振子接続端子。また、EXTAL端子は外部クロックを入力することもできます
	EXTAL	入力	
	XCIN	入力	サブクロック発振器の入出力端子。XCINとXCOOUTの間には、水晶発振子を接続してください
	XCOOUT	出力	
	CLKOUT	出力	クロック出力端子
動作モードコントロール	MD	入力	動作モードを設定。この端子は、動作中には変化させないでください
システム制御	RES#	入力	リセット端子。この端子がLowになると、リセット状態となります
CAC	CACREF	入力	クロック周波数精度測定回路の入力端子
オンチップエミュレータ	FINED	入出力	FINEインタフェース端子
割り込み	NMI	入力	ノンマスカブル割り込み要求端子
	IRQ0～IRQ7	入力	割り込み要求端子
マルチファンクション タイマパルスユニット2	MTIOC0A, MTIOC0B, MTIOC0C, MTIOC0D	入出力	TGRA0～TGRD0のインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC1A, MTIOC1B	入出力	TGRA1、TGRB1のインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC2A, MTIOC2B	入出力	TGRA2、TGRB2のインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC3A, MTIOC3B, MTIOC3C, MTIOC3D	入出力	TGRA3～TGRD3のインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC4A, MTIOC4B, MTIOC4C, MTIOC4D	入出力	TGRA4～TGRD4のインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIC5U, MTIC5V, MTIC5W	入力	TGRU5、TGRV5、TGRW5のインプットキャプチャ入力/外部パルス入力端子
	MTCLKA, MTCLKB, MTCLKC, MTCLKD	入力	外部クロックの入力端子
ポートアウトプット イネーブル2	POE0#～POE3#, POE8#	入力	MTU用の端子をハイインピーダンスにする要求信号の入力端子
リアルタイムクロック	RTCOUT	出力	1Hz/64Hzのクロックの出力端子
8ビットタイマ	TMO0～TMO3	出力	コンペアマッチ出力端子
	TMCI0～TMCI3	入力	カウンタに入力する外部クロックの入力端子
	TMRI0～TMRI3	入力	カウンタリセット入力端子

表1.4 端子機能一覧 (2/3)

分類	端子名	入出力	機能
• 調歩同期式モード/クロック同期式モード			
シリアル コミュニケーション インターフェース(SCIg)	SCK0, SCK1, SCK5, SCK6, SCK8, SCK9	入出力	クロック入出力端子
	RXD0, RXD1, RXD5, RXD6, RXD8, RXD9	入力	受信データ入力端子
	TXD0, TXD1, TXD5, TXD6, TXD8, TXD9	出力	送信データ出力端子
	CTS0#, CTS1#, CTS5#, CTS6#, CTS8#, CTS9#	入力	送受信開始制御用入力端子
	RTS0#, RTS1#, RTS5#, RTS6#, RTS8#, RTS9#	出力	送受信開始制御用出力端子
	• 簡易I ² Cモード		
	SSCL0, SSCL1, SSCL5, SSCL6, SSCL8, SSCL9	入出力	I ² Cクロック入出力端子
	SSDA0, SSDA1, SSDA5, SSDA6, SSDA8, SSDA9	入出力	I ² Cデータ入出力端子
	• 簡易SPIモード		
	SCK0, SCK1, SCK5, SCK6, SCK8, SCK9	入出力	クロック入出力端子
シリアル コミュニケーション インターフェース(SCIh)	SMISO0, SMISO1, SMISO5, SMISO6, SMISO8, SMISO9	入出力	スレーブ送出データ入出力端子
	SMOSI0, SMOSI1, SMOSI5, SMOSI6, SMOSI8, SMOSI9	入出力	マスター送出データ入出力端子
	SS0#, SS1#, SS5#, SS6#, SS8#, SS9#	入力	スレーブセレクト入力端子
	• 調歩同期式モード/クロック同期式モード		
	SCK12	入出力	クロック入出力端子
	RXD12	入力	受信データ入力端子
	TXD12	出力	送信データ出力端子
	CTS12#	入力	送受信開始制御用入力端子
	RTS12#	出力	送受信開始制御用出力端子
	• 簡易I ² Cモード		
I ² Cバスインターフェース	SSCL12	入出力	I ² Cクロック入出力端子
	SSDA12	入出力	I ² Cデータ入出力端子
	• 簡易SPIモード		
	SCK12	入出力	クロック入出力端子
	SMISO12	入出力	スレーブ送出データ入出力端子
	SMOSI12	入出力	マスター送出データ入出力端子
	SS12#	入力	スレーブセレクト入力端子
	• 拡張シリアルモード		
	RDXD12	入力	SCIf受信データ入力端子
	TXDX12	出力	SCIf送信データ出力端子
	SIOX12	入出力	SCIf送受信データ入出力端子
I ² Cバスインターフェース	SCL	入出力	I ² Cバスインターフェースのクロック入出力端子。Nチャネルオープンドレインでバスを直接駆動できます
	SDA	入出力	I ² Cバスインターフェースのデータ入出力端子。Nチャネルオープンドレインでバスを直接駆動できます

表1.4 端子機能一覧 (3/3)

分類	端子名	入出力	機能
シリアルペリフェラル インターフェース	RSPCKA	入出力	RSPIのクロック入出力端子
	MOSIA	入出力	RSPIのマスタ送出データ端子
	MISOA	入出力	RSPIのスレーブ送出データ端子
	SSLA0	入出力	RSPIのスレーブセレクト入出力端子
	SSLA1～SSLA3	出力	RSPIのスレーブセレクト出力端子
リモコン信号受信回路 (REMC)	PMC0	入力	外部パルス信号入力端子
	PMC1	入力	外部パルス信号入力端子
12ビットA/Dコンバータ	AN000～AN007, AN016 ～AN031	入力	A/Dコンバータのアナログ入力端子
	ADTRG0#	入力	A/D変換開始のための外部トリガ入力端子
D/Aコンバータ	DA0, DA1	出力	D/Aコンバータのアナログ出力端子
コンパレータB	CMPB0, CMPB1	入力	コンパレータB用のアナログ端子
	CVREFB0, CVREFB1	入力	コンパレータB用のリファレンス電圧端子
	CMPOB0, CMPOB1	出力	コンパレータB用出力端子
CTSU	TS0～TS35	入出力	静電容量計測端子(タッチ端子)
	TSCAP	—	内部電源安定用の平滑コンデンサ(10nF)を介してVSSに接続してください。コンデンサは端子近くに配置してください。
アナログ電源	AVCC0	入力	12ビットA/DコンバータとD/Aコンバータのアナログ電源端子。12ビットA/DコンバータとD/Aコンバータを使用しない場合は、VCCに接続してください
	AVSS0	入力	12ビットA/DコンバータとD/Aコンバータのアナロググランド端子。VSSに接続してください
	VREFH0	入力	12ビットA/Dコンバータの基準電源端子
	VREFL0	入力	12ビットA/Dコンバータの基準グランド端子
I/Oポート	P03～P07	入出力	5ビットの入出力端子
	P12～P17	入出力	6ビットの入出力端子
	P20～P27	入出力	8ビットの入出力端子
	P30～P37	入出力	8ビットの入出力端子(P35は入力端子)
	P40～P47	入出力	8ビットの入出力端子
	P50～P55	入出力	6ビットの入出力端子
	PA0～PA7	入出力	8ビットの入出力端子
	PB0～PB7	入出力	8ビットの入出力端子
	PC0～PC7	入出力	8ビットの入出力端子
	PD0～PD7	入出力	8ビットの入出力端子
	PE0～PE7	入出力	8ビットの入出力端子
	PH0～PH3	入出力	4ビットの入出力端子
	PJ1, PJ3, PJ6, PJ7	入出力	4ビットの入力端子

1.5 ピン配置図

図 1.3～図 1.7 にピン配置図を示します。また、表 1.5～表 1.8 に機能別端子一覧を示します。






図 1.3 100 ピン LFQFP ピン配置図




注： ピン配置図には、電源端子、I/Oポートを記載しています。
 端子構成は、本章「機能別端子一覧(80ピンLFQFP)」をご確認ください。

図 1.4 80 ピン LFQFP ピン配置図




注. ピン配置図には、電源端子、I/Oポートを記載しています。
端子構成は、本章「機能別端子一覧(64ビンLFQFP/LQFP)」をご確認ください。

図 1.5 64 ピン LFQFP/LQFP ピン配置図



注. ピン配置図には、電源端子、I/Oポートを記載しています。
端子構成は、本章「機能別端子一覧(48ピンLFQFP/HWQFN)」をご確認ください。

図 1.6 48 ピン LQFP ピン配置図



注. exposed die padは、VSSに接続することを推奨します。
注. ピン配置図には、電源端子、I/Oポートを記載しています。
端子構成は、本章「機能別端子一覧(48ピンLFQFP/HWQFN)」をご確認ください。

図 1.7 48 ピン HWQFN ピン配置図

表1.5 機能別端子一覧(100 ピンLFQFP) (1/3)

ピン番号	電源、クロック、システム制御	I/Oポート	タイム(MTU, TMR, POE)	通信(SCIg, SCIh, RSPI, RIIC, REMC)	タッチ	その他
1		P06(注1)				
2		P03(注1)				DA0
3		P04(注1)				
4		PJ3	MTIOC3C	CTS6#/RTS6#/SS6#		
5	VCL					
6		PJ1	MTIOC3A			
7	MD					FINED
8	XCIN					
9	XCOUNT					
10	RES#					
11	XTAL	P37				
12	VSS					
13	EXTAL	P36				
14	VCC					
15		P35				NMI
16		P34	MTIOC0A/TMCI3/POE2#	SCK6		IRQ4
17		P33	MTIOC0D/TMRI3/POE3#	RXD6/SMISO6/SSCL6		IRQ3
18		P32	MTIOC0C/TMO3	TXD6/SMOSI6/SSDA6	TS0	IRQ2/RTCOUT
19		P31	MTIOC4D/TMCI2	CTS1#/RTS1#/SS1#	TS1	IRQ1
20		P30	MTIOC4B/POE8#/TMRI3	RXD1/SMISO1/SSCL1	TS2	IRQ0
21		P27	MTIOC2B/TMCI3	SCK1	TS3	
22		P26	MTIOC2A/TMO1	TXD1/SMOSI1/SSDA1	TS4	
23		P25	MTIOC4C/MTCLKB			ADTRG0#
24		P24	MTIOC4A/MTCLKA/TMRI1			
25		P23	MTIOC3D/MTCLKD	CTS0#/RTS0#/SS0#		
26		P22	MTIOC3B/MTCLKC/TMO0	SCK0		
27		P21	MTIOC1B/TMCI0	RXD0/SMISO0/SSCL0		
28		P20	MTIOC1A/TMRI0	TXD0/SMOSI0/SSDA0		
29	(5V トレント)	P17	MTIOC3A/MTIOC3B/TMO1/POE8#	SCK1/MISOA/SDA		IRQ7
30	(5V トレント)	P16	MTIOC3C/MTIOC3D/TMO2	TXD1/SMOSI1/SSDA1/MOSIA/SCL		IRQ6/RTCOUT/ADTRG0#
31		P15	MTIOC0B/MTCLKB/TMCI2	RXD1/SMISO1/SSCL1	TS5	IRQ5
32		P14	MTIOC3A/MTCLKA/TMRI2	CTS1#/RTS1#/SS1#	TS6	IRQ4
33	(5V トレント)	P13	MTIOC0B/TMO3	SDA		IRQ3
34	(5V トレント)	P12	TMC11	SCL		IRQ2
35		PH3	TMC10		TS7	
36		PH2	TMRI0		TS8	IRQ1
37		PH1	TMO0		TS9	IRQ0
38		PH0			TS10	CACREF
39		P55	MTIOC4D/TMO3		TS11	
40		P54	MTIOC4B/TMCI1		TS12	
41		P53				
42		P52		PMC1		
43		P51		PMC0		
44		P50				
45		PC7	MTIOC3A/MTCLKB/TMO2	TXD8/SMOSI8/SSDA8/MISOA	TS13	CACREF
46		PC6	MTIOC3C/MTCLKA/TMCI2	RXD8/SMISO8/SSCL8/MOSIA	TS14	
47		PC5	MTIOC3B/MTCLKD/TMRI2	SCK8/RSPCKA	TS15	

表1.5 機能別端子一覧(100 ピンLFQFP) (2/3)

ピン番号	電源、クロック、システム制御	I/Oポート	タイム (MTU, TMR, POE)	通信 (SCIg, SCId, RSPI, RIIC, REMC)	タッチ	その他
48		PC4	MTIOC3D/MTCLKC/TMC11/ POE0#	SCK5/CTS8#/RTS8#/SS8#/SSLA0	TSCAP	
49		PC3	MTIOC4D	TXD5/SMOSI5/SSDA5	TS16	
50		PC2	MTIOC4B	RXD5/SMISO5/SSCL5/SSLA3	TS17	
51		PC1	MTIOC3A	SCK5/SSLA2		
52		PC0	MTIOC3C	CTS5#/RTS5#/SS5#/SSLA1		
53		PB7	MTIOC3B	TXD9/SMOSI9/SSDA9	TS18	
54		PB6	MTIOC3D	RXD9/SMISO9/SSCL9	TS19	
55		PB5	MTIOC2A/MTIOC1B/ TMR1/POE1#	SCK9	TS20	
56		PB4		CTS9#/RTS9#/SS9#	TS21	
57		PB3	MTIOC0A/MTIOC4A/TMO0/ POE3#	SCK6	TS22	
58		PB2		CTS6#/RTS6#/SS6#	TS23	
59		PB1	MTIOC0C/MTIOC4C/ TMC10	TXD6/SMOSI6/SSDA6	TS24	IRQ4/CMPOB1
60	VCC					
61		PB0	MTIC5W	RXD6/SMISO6/SSCL6/RSPCKA	TS25	
62	VSS					
63		PA7		MISOA		
64		PA6	MTIC5V/MTCLKB/TMC13/ POE2#	CTS5#/RTS5#/SS5#/MOSIA	TS26	
65		PA5		RSPCKA	TS27	
66		PA4	MTIC5U/MTCLKA/TMR10	TXD5/SMOSI5/SSDA5/SSLA0	TS28	IRQ5/CVREFB1
67		PA3	MTIOC0D/MTCLKD	RXD5/SMISO5/SSCL5	TS29	IRQ6/CMPB1
68		PA2		RXD5/SMISO5/SSCL5/SSLA3	TS30	
69		PA1	MTIOC0B/MTCLKC	SCK5/SSLA2	TS31	
70		PA0	MTIOC4A	SSLA1	TS32	CACREF
71		PE7				IRQ7/AN023
72		PE6				IRQ6/AN022
73		PE5	MTIOC4C/MTIOC2B			IRQ5/AN021/CMPOB0
74		PE4	MTIOC4D/MTIOC1A		TS33	AN020/CMPA2/ CLKOUT
75		PE3	MTIOC4B/POE8#	CTS12#/RTS12#/SS12#	TS34	AN019/CLKOUT
76		PE2	MTIOC4A	RXD12/RDXD12/SMISO12/SSCL12	TS35	IRQ7/AN018/CVREFB0
77		PE1	MTIOC4C	TXD12/TXDX12/SIOX12/SMOSI12/ SSDA12		AN017/CMPB0
78		PE0		SCK12		AN016
79		PD7	MTIC5U/POE0#			IRQ7/AN031
80		PD6	MTIC5V/POE1#			IRQ6/AN030
81		PD5	MTIC5W/POE2#			IRQ5/AN029
82		PD4	POE3#			IRQ4/AN028
83		PD3	POE8#			IRQ3/AN027
84		PD2	MTIOC4D	SCK6		IRQ2/AN026
85		PD1	MTIOC4B	RXD6/SMISO6/SSCL6		IRQ1/AN025
86		PD0		TXD6/SMOSI6/SSDA6		IRQ0/AN024
87		P47 (注1)				AN007
88		P46 (注1)				AN006
89		P45 (注1)				AN005
90		P44 (注1)				AN004
91		P43 (注1)				AN003

表1.5 機能別端子一覧(100 ピンLFQFP) (3/3)

ピン番号	電源、クロック、システム制御	I/Oポート	タイマ (MTU, TMR, POE)	通信 (SCIg, SCIH, RSPI, RIIC, REMC)	タッチ	その他
92		P42 (注1)				AN002
93		P41 (注1)				AN001
94	VREFL0	PJ7 (注1)				
95		P40 (注1)				AN000
96	VREFH0	PJ6 (注1)				
97	AVCC0					
98		P07 (注1)				ADTRG0#
99	AVSS0					
100		P05 (注1)				DA1

注1. これら端子の入出力バッファの電源はAVCC0です。

表1.6 機能別端子一覧(80ピンLFQFP)(1/2)

ピン番号	電源、クロック、システム制御	I/Oポート	タイマ(MTU, TMR, POE)	通信(SCIg, SC Ih, RSPI, RIIC)	タッチ	その他
1		P06(注1)				
2		P03(注1)				DA0
3		P04(注1)				
4	VCL					
5		PJ1	MTIOC3A			
6	MD					FINED
7	XCIN					
8	XCOUNT					
9	RES#					
10	XTAL	P37				
11	VSS					
12	EXTAL	P36				
13	VCC					
14		P35				NMI
15		P34	MTIOC0A/TMCI3/POE2#	SCK6		IRQ4
16		P32	MTIOC0C/TMO3	TXD6/SMOSI6/SSDA6	TS0	IRQ2/RTCOUT
17		P31	MTIOC4D/TMCI2	CTS1#/RTS1#/SS1#	TS1	IRQ1
18		P30	MTIOC4B/TMRI3/POE8#	RXD1/SMISO1/SSCL1	TS2	IRQ0
19		P27	MTIOC2B/TMCI3	SCK1	TS3	
20		P26	MTIOC2A/TMO1	TXD1/SMOSI1/SSDA1	TS4	
21		P21	MTIOC1B/TMCI0			
22		P20	MTIOC1A/TMRI0			
23	(5Vトレーナー)	P17	MTIOC3A/MTIOC3B/TMO1/POE8#	SCK1/MISOA/SDA		IRQ7
24	(5Vトレーナー)	P16	MTIOC3C/MTIOC3D/TMO2	TXD1/SMOSI1/SSDA1/MOSIA/SCL		IRQ6/RTCOUT/ADTRG0#
25		P15	MTIOC0B/MTCLKB/TMCI2	RXD1/SMISO1/SSCL1	TS5	IRQ5
26		P14	MTIOC3A/MTCLKA/TMRI2	CTS1#/RTS1#/SS1#	TS6	IRQ4
27	(5Vトレーナー)	P13	MTIOC0B/TMO3	SDA		IRQ3
28	(5Vトレーナー)	P12	TMCI1	SCL		IRQ2
29		PH3	TMCI0		TS7	
30		PH2	TMRI0		TS8	IRQ1
31		PH1	TMO0		TS9	IRQ0
32		PH0			TS10	CACREF
33		P55	MTIOC4D/TMO3		TS11	
34		P54	MTIOC4B/TMCI1		TS12	
35		PC7	MTIOC3A/TMO2/MTCLKB	MISOA	TS13	CACREF
36		PC6	MTIOC3C/MTCLKA/TMCI2	MOSIA	TS14	
37		PC5	MTIOC3B/MTCLKD/TMRI2	RSPCKA	TS15	
38		PC4	MTIOC3D/MTCLKC/TMCI1/POE0#	SCK5/SSLA0	TSCAP	
39		PC3	MTIOC4D	TXD5/SMOSI5/SSDA5	TS16	
40		PC2	MTIOC4B	RXD5/SMISO5/SSCL5/SSLA3	TS17	
41		PB7/PC1(注2)	MTIOC3B		TS18	
42		PB6/PC0(注2)	MTIOC3D		TS19	
43		PB5	MTIOC2A/MTIOC1B/TMRI1/POE1#		TS20	
44		PB4			TS21	
45		PB3	MTIOC0A/MTIOC4A/TMO0/POE3#	SCK6	TS22	

表1.6 機能別端子一覧(80ピンLFQFP)(2/2)

ピン番号	電源、クロック、システム制御	I/Oポート	タイマ(MTU, TMR, POE)	通信(SCIg, SCIIh, RSPI, RIIC)	タッチ	その他
46		PB2		CTS6#/RTS6#/SS6#	TS23	
47		PB1	MTIOC0C/MTIOC4C/TMCIO	TXD6/SMOSI6/SSDA6	TS24	IRQ4/CMP0B1
48	VCC					
49		PB0	MTIC5W	RXD6/SMISO6/SSCL6/RSPCKA	TS25	
50	VSS					
51		PA6	MTIC5V/MTCLKB/TMCI3/POE2#	CTS5#/RTS5#/SS5#/MOSIA	TS26	
52		PA5		RSPCKA	TS27	
53		PA4	MTIC5U/MTCLKA/TMRI0	TXD5/SMOSI5/SSDA5/SSLA0	TS28	IRQ5/CVREFB1
54		PA3	MTIOC0D/MTCLKD	RXD5/SMISO5/SSCL5	TS29	IRQ6/CMPB1
55		PA2		RXD5/SMISO5/SSCL5/SSLA3	TS30	
56		PA1	MTIOC0B/MTCLKC	SCK5/SSLA2	TS31	
57		PA0	MTIOC4A	SSLA1	TS32	CACREF
58		PE5	MTIOC4C/MTIOC2B			IRQ5/AN021/CMP0B0
59		PE4	MTIOC4D/MTIOC1A		TS33	AN020/CMPA2/CLKOUT
60		PE3	MTIOC4B/POE8#	CTS12#/RTS12#/SS12#	TS34	AN019/CLKOUT
61		PE2	MTIOC4A	RXD12/TXDX12/SMISO12/SSCL12	TS35	IRQ7/AN018/CVREFB0
62		PE1	MTIOC4C	TXD12/TXDX12/SIOX12/SMOSI12/SSDA12		AN017/CMPB0
63		PE0		SCK12		AN016
64		PD2	MTIOC4D	SCK6		IRQ2/AN026
65		PD1	MTIOC4B	RXD6/SMISO6/SSCL6		IRQ1/AN025
66		PD0		TXD6/SMOSI6/SSDA6		IRQ0/AN024
67		P47(注1)				AN007
68		P46(注1)				AN006
69		P45(注1)				AN005
70		P44(注1)				AN004
71		P43(注1)				AN003
72		P42(注1)				AN002
73		P41(注1)				AN001
74	VREFL0	PJ7(注1)				
75		P40(注1)				AN000
76	VREFH0	PJ6(注1)				
77	AVCC0					
78		P07(注1)				ADTRG0#
79	AVSS0					
80		P05(注1)				DA1

注1. これら端子の入出力バッファの電源はAVCC0です。

注2. PC0、PC1は、ポート切り替え機能選択時のみ有効です。

表1.7 機能別端子一覧(64 ピンLFQFP/LQFP) (1/2)

ピン番号	電源、クロック、システム制御	I/Oポート	タイマ (MTU, TMR, POE)	通信 (SCIg, SC Ih, RSPI, RIIC)	タッチ	その他
1		P03 (注1)				DA0
2	VCL					
3	MD					FINED
4	XCIN					
5	XCOUNT					
6	RES#					
7	XTAL	P37				
8	VSS					
9	EXTAL	P36				
10	VCC					
11		P35				NMI
12		P32	MTIOC0C/TMO3	TXD6/SMOSI6/SSDA6	TS0	IRQ2/RTCOUT
13		P31	MTIOC4D/TMCI2	CTS1#/RTS1#/SS1#	TS1	IRQ1
14		P30	MTIOC4B/TMRI3/POE8#	RXD1/SMISO1/SSCL1	TS2	IRQ0
15		P27	MTIOC2B/TMCI3	SCK1	TS3	
16		P26	MTIOC2A/TMO1	TXD1/SMOSI1/SSDA1	TS4	
17	(5V トレント)	P17	MTIOC3A/MTIOC3B/TMO1/POE8#	SCK1/MISOA/SDA		IRQ7
18	(5V トレント)	P16	MTIOC3C/MTIOC3D/TMO2	TXD1/SMOSI1/SSDA1/MOSIA/SCL		IRQ6/RTCOUT/ADTRG0#
19		P15	MTIOC0B/MTCLKB/TMCI2	RXD1/SMISO1/SSCL1	TS5	IRQ5
20		P14	MTIOC3A/MTCLKA/TMRI2	CTS1#/RTS1#/SS1#	TS6	IRQ4
21		PH3	TMCI0		TS7	
22		PH2	TMRI0		TS8	IRQ1
23		PH1	TMO0		TS9	IRQ0
24		PH0			TS10	CACREF
25		P55	MTIOC4D/TMO3		TS11	
26		P54	MTIOC4B/TMCI1		TS12	
27		PC7	MTIOC3A/TMO2/MTCLKB	MISOA	TS13	CACREF
28		PC6	MTIOC3C/MTCLKA/TMCI2	MOSIA	TS14	
29		PC5	MTIOC3B/MTCLKD/TMRI2	RSPCKA	TS15	
30		PC4	MTIOC3D/MTCLKC/TMCI1/POE0#	SCK5/SSLA0	TSCAP	
31		PC3	MTIOC4D	TXD5/SMOSI5/SSDA5	TS16	
32		PC2	MTIOC4B	RXD5/SMISO5/SSCL5/SSLA3	TS17	
33		PB7/PC1 (注2)	MTIOC3B		TS18	
34		PB6/PC0 (注2)	MTIOC3D		TS19	
35		PB5	MTIOC2A/MTIOC1B/TMRI1/POE1#		TS20	
36		PB3	MTIOC0A/MTIOC4A/TMO0/POE3#	SCK6	TS22	
37		PB1	MTIOC0C/MTIOC4C/TMC10	TXD6/SMOSI6/SSDA6	TS24	IRQ4/CMPB1
38	VCC					
39		PB0	MTIC5W	RXD6/SMISO6/SSCL6/RSPCKA	TS25	
40	VSS					
41		PA6	MTIC5V/MTCLKB/TMCI3/POE2#	CTS5#/RTS5#/SS5#/MOSIA	TS26	
42		PA4	MTIC5U/MTCLKA/TMRI0	TxD5/SMOSI5/SSDA5/SSLA0	TS28	IRQ5/CVREFB1
43		PA3	MTIOC0D/MTCLKD	RXD5/SMISO5/SSCL5	TS29	IRQ6/CMPB1
44		PA1	MTIOC0B/MTCLKC	SCK5/SSLA2	TS31	

表1.7 機能別端子一覧(64 ピンLFQFP/LQFP) (2/2)

ピン番号	電源、クロック、システム制御	I/Oポート	タイマ (MTU, TMR, POE)	通信 (SCIg, SC Ih, RSPI, IIC)	タッチ	その他
45		PA0	MTIOC4A	SSLA1	TS32	CACREF
46		PE5	MTIOC4C/MTIOC2B			IRQ5/AN021/CMPOB0
47		PE4	MTIOC4D/MTIOC1A		TS33	AN020/CMPA2/CLKOUT
48		PE3	MTIOC4B/POE8#	CTS12#/RTS12#/SS12#	TS34	AN019/CLKOUT
49		PE2	MTIOC4A	RXD12/RDXD12/SMISO12/SSCL12	TS35	IRQ7/AN018/CVREFB0
50		PE1	MTIOC4C	TXD12/TDXD12/SIOX12/SMOSI12/ SSDA12		AN017/CMPB0
51		PE0		SCK12		AN016
52		P47 (注1)				AN007
53		P46 (注1)				AN006
54		P45 (注1)				AN005
55		P44 (注1)				AN004
56		P43 (注1)				AN003
57		P42 (注1)				AN002
58		P41 (注1)				AN001
59	VREFL0	PJ7 (注1)				
60		P40 (注1)				AN000
61	VREFH0	PJ6 (注1)				
62	AVCC0					
63		P05 (注1)				DA1
64	AVSS0					

注1. これら端子の入出力バッファの電源はAVCC0です。

注2. PC0、PC1は、ポート切り替え機能選択時のみ有効です。

表1.8 機能別端子一覧(48 ピンLFQFP/HWQFN) (1/2)

ピン番号	電源、クロック、システム制御	I/O ポート	タイマ (MTU, TMR, POE)	通信 (SCIg, SC Ih, RSPI, RIIC)	タッチ	その他
1	VCL					
2	MD					FINED
3	RES#					
4	XTAL	P37				
5	VSS					
6	EXTAL	P36				
7	VCC					
8		P35				NMI
9		P31	MTIOC4D/TMCI2	CTS1#/RTS1#/SS1#	TS1	IRQ1
10		P30	MTIOC4B/TMRI3/POE8#	RXD1/SMISO1/SSCL1	TS2	IRQ0
11		P27	MTIOC2B/TMCI3	SCK1	TS3	
12		P26	MTIOC2A/TMO1	TXD1/SMOSI1/SSDA1	TS4	
13	(5V トレラント)	P17	MTIOC3A/MTIOC3B/TMO1/ POE8#	SCK1/MISOA/SDA		IRQ7
14	(5V トレラント)	P16	MTIOC3C/MTIOC3D/TMO2	TXD1/SMOSI1/SSDA1/MOSIA/SCL		IRQ6/ADTRG0#
15		P15	MTIOC0B/MTCLKB/TMCI2	RXD1/SMISO1/SSCL1	TS5	IRQ5
16		P14	MTIOC3A/MTCLKA/TMRI2	CTS1#/RTS1#/SS1#	TS6	IRQ4
17		PH3	TMCI0		TS7	
18		PH2	TMRI0		TS8	IRQ1
19		PH1	TMO0		TS9	IRQ0
20		PH0			TS10	CACREF
21		PC7	MTIOC3A/TMO2/MTCLKB	MISOA	TS13	CACREF
22		PC6	MTIOC3C/MTCLKA/TMCI2	MOSIA	TS14	
23		PC5	MTIOC3B/MTCLKD/TMRI2	RSPCKA	TS15	
24		PC4	MTIOC3D/MTCLKC/TMCI1/ POE0#	SCK5/SSLA0	TSCAP	
25		PB5/PC3 (注1)	MTIOC2A/MTIOC1B/ TMRI1/POE1#		TS20	
26		PB3/PC2 (注1)	MTIOC0A/MTIOC4A/TMO0/ POE3#	SCK6	TS22	
27		PB1/PC1 (注1)	MTIOC0C/MTIOC4C/ TMCI0	TXD6/SMOSI6/SSDA6	TS24	IRQ4/CMPOB1
28	VCC					
29		PB0/PC0 (注1)	MTIC5W	RXD6/SMISO6/SSCL6/RSPCKA	TS25	
30	VSS					
31		PA6	MTIC5V/MTCLKB/TMCI3/ POE2#	CTS5#/RTS5#/SS5#/MOSIA	TS26	
32		PA4	MTIC5U/MTCLKA/TMRI0	TXD5/SMOSI5/SSDA5/SSLA0	TS28	IRQ5/CVREFB1
33		PA3	MTIOC0D/MTCLKD	RXD5/SMISO5/SSCL5	TS29	IRQ6/CMPB1
34		PA1	MTIOC0B/MTCLKC	SCK5/SSLA2	TS31	
35		PE4	MTIOC4D/MTIOC1A		TS33	AN020/CMPA2/ CLKOUT
36		PE3	MTIOC4B/POE8#	CTS12#/RTS12#	TS34	AN019/CLKOUT
37		PE2	MTIOC4A	RXD12/RXDX12/SSCL12	TS35	IRQ7/AN018/CVREFB0
38		PE1	MTIOC4C	TXD12/TXDX12/SIOX12/SSDA12		AN017/CMPB0
39		P47 (注2)				AN007
40		P46 (注2)				AN006
41		P45 (注2)				AN005
42		P42 (注2)				AN002
43		P41 (注2)				AN001
44	VREFL0	PJ7 (注2)				

表1.8 機能別端子一覧(48ピンLFQFP/HWQFN) (2/2)

ピン番号	電源、クロック、システム制御	I/Oポート	タイマ(MTU, TMR, POE)	通信(SCIg, SC Ih, RSPI, RIIC)	タッチ	その他
45		P40(注2)				AN000
46	VREFH0	PJ6(注2)				
47	AVCC0					
48	AVSS0					

注1. PC0～PC3は、ポート切り替え機能選択時のみ有効です。

注2. これら端子の入出力バッファの電源はAVCC0です。

2. CPU

本 MCU は、RX CPU を搭載するプロセッサです。

RX CPU は、可変長命令形式を採用しています。使用頻度の高い命令をより短い命令長に割り付けており、少ないメモリ容量で効率の良いプログラムを開発できます。

73 種類の基本命令、9 種類の DSP 機能命令の合計 82 種類の命令と、10 種類のアドレッシングモードを持ち、レジスター・レジスタ間、レジスター・メモリ間、即値-レジスタ、即値-メモリの演算をはじめ、ビット操作、メモリ-メモリ間の転送を行います。レジスタ間演算命令だけでなく、いくつかの複合命令を 1 クロックで実行することで、高速な演算処理を実現しました。乗算器、除算器を内蔵していますので、高速な乗算処理、除算処理を行うことができます。

RX CPU は、命令フェッチ、デコード、実行、メモリアクセス、ライトバックの 5 ステージのパイプライン処理により、命令を処理します。メモリアクセスによりパイプラインが延びた場合、後続の演算が先に実行される場合があります。RX CPU は、このような「Out-of-Order Completion」の採用により、クロックサイクル数を無駄にしない命令実行制御を行います。

2.1 特長

- 最小命令実行時間 : 1 命令 1 クロックで実行
- アドレス空間 : 4G バイト・リニアアドレス
- CPU レジスタセット
 - 汎用レジスタ : 32 ビット × 16 本
 - 制御レジスタ : 32 ビット × 8 本
 - アキュムレータ : 64 ビット × 1 本
- 基本命令 : 73 種類 (算術 / 論理命令、転送命令、分岐命令、ビット操作命令、ストリング操作命令、システム操作命令)
 - 分岐距離に応じた相対分岐命令
 - 可変長命令形式 (1 バイト長～8 バイト長)
 - 頻出命令に短縮フォーマットを用意
- DSP 機能命令 : 9 種類
 - 16 ビット × 16 ビットの乗算、積和命令に対応
 - アキュムレータの丸め命令に対応
- アドレッシングモード : 10 種類
- 5 段パイプライン
 - 「Out-of-Order Completion」の採用
- プロセッサモード
 - スーパーバイザモード、ユーザモード
- データ配置
 - リトルエンディアン / ビッグエンディアン選択可能

2.2 CPU レジスタセット

RX CPU のレジスタには、汎用レジスタ (16 本) と、制御レジスタ (8 本)、および DSP 機能命令で使用するアキュムレータ (1 本) があります。




図 2.1 CPU レジスタセット

2.2.1 汎用レジスタ (R0 ~ R15)

汎用レジスタは、16本 (R0 ~ R15) あります。汎用レジスタ R0 ~ R15 は、データレジスタやアドレスレジスタとして使用します。


汎用レジスタ R0 には、汎用レジスタとしての機能に加えて、スタックポインタ (SP) としての機能が割り当てられています。SP は、プロセッサステータスワード (PSW) のスタックポインタ指定ビット (U) によって、割り込みスタックポインタ (ISP)、またはユーザスタックポインタ (USP) に切り替わります。

2.2.2 制御レジスタ

制御レジスタには、以下の 8 本のレジスタがあります。

- 割り込みスタックポインタ (ISP)
- ユーザスタックポインタ (USP)
- 割り込みテーブルレジスタ (INTB)
- プログラムカウンタ (PC)
- プロセッサステータスワード (PSW)
- バックアップ PC (BPC)
- バックアップ PSW (BPSW)
- 高速割り込みベクタレジスタ (FINTV)


2.2.2.1 割り込みスタックポインタ (ISP)/ ユーザスタックポインタ (USP)



スタックポインタ (SP) には、割り込みスタックポインタ (ISP) と、ユーザスタックポインタ (USP) の 2 種類があります。使用するスタックポインタ (ISP/USP) は、プロセッサステータスワード (PSW) のスタックポインタ指定ビット (U) によって切り替えられます。


ISP、USP に 4 の倍数を設定すると、スタック操作を伴う命令や、割り込みシーケンスのサイクル数が短くなります。

2.2.2.2 割り込みテーブルレジスタ (INTB)



割り込みテーブルレジスタ (INTB) には、可変ベクタテーブルの先頭番地を設定してください。

2.2.2.3 プログラムカウンタ (PC)



プログラムカウンタ (PC) は、実行中の命令の番地を示します。

2.2.2.4 プロセッサステータスワード (PSW)

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—		IPL[3:0]		—	—	—	PM	—	—	U	I	
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	—	—	O	S	Z	C
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	C	キャリフラグ	0: キャリの発生なし 1: キャリの発生あり	R/W
b1	Z	ゼロフラグ	0: 演算結果は0でなかった 1: 演算結果は0であった	R/W
b2	S	サインフラグ	0: 演算結果は正または0であった 1: 演算結果は負であった	R/W
b3	O	オーバフロー/フラグ	0: オーバフローの発生なし 1: オーバフローの発生あり	R/W
b15-b4	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b16	(注1)	割り込み許可ビット	0: 割り込み禁止 1: 割り込み許可	R/W
b17	U(注1)	スタックポインタ指定ビット	0: 割り込みスタックポインタ(ISP)を指定 1: ユーザスタックポインタ(USP)を指定	R/W
b19-b18	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b20	PM (注1、注2、注3)	プロセッサモード設定ビット	0: スーパバイザモードに設定 1: ユーザモードに設定	R/W
b23-b21	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b27-b24	IPL[3:0] (注1)	プロセッサ割り込み優先レベル	b27 b24 0 0 0 0: 優先レベル0(最低) 0 0 0 1: 優先レベル1 0 0 1 0: 優先レベル2 0 0 1 1: 優先レベル3 0 1 0 0: 優先レベル4 0 1 0 1: 優先レベル5 0 1 1 0: 優先レベル6 0 1 1 1: 優先レベル7 1 0 0 0: 優先レベル8 1 0 0 1: 優先レベル9 1 0 1 0: 優先レベル10 1 0 1 1: 優先レベル11 1 1 0 0: 優先レベル12 1 1 0 1: 優先レベル13 1 1 1 0: 優先レベル14 1 1 1 1: 優先レベル15(最高)	R/W
b31-b28	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

- 注1. ユーザモードのときは、MVTc、POPC命令によるIPL[3:0]、PM、U、Iビットへの書き込みは無視されます。
また、MVTIPL命令でIPL[3:0]ビットへの書き込みを行った場合は、特権命令例外が発生します。
- 注2. スーパバイザモードのときは、MVTc、POPC命令によるPMビットへの書き込みは無視されます。それ以外のビットへの書き込みはできます。
- 注3. スーパバイザモードからユーザモードに切り替える場合は、スタックに退避されたPSW.PMビットを“1”にした後、RTE命令を実行するか、BPSW.PMビットを“1”にした後、RTFI命令を実行してください。

プロセッサステータスワード (PSW) は、命令実行の結果や、CPU の状態を示します。

C フラグ (キャリフラグ)

演算結果にキャリ、ボロー、シフトアウトが発生したことを示します。

Z フラグ (ゼロフラグ)

演算結果が 0 であったことを示します。

S フラグ (サインフラグ)

演算結果が負であったことを示します。

O フラグ (オーバフローフラグ)

演算中にオーバフローしたことを示します。

I ビット (割り込み許可ビット)

割り込み要求の受け付けを許可するビットです。例外を受け付けると、このビットは “0” になります。

U ビット (スタックポインタ指定ビット)

使用するスタックポインタ (ISP/USP) を指定するビットです。例外を受け付けると、このビットは “0” になります。スーパバイザモードからユーザモードに移行すると、このビットは “1” になります。


PM ビット (プロセッサモード設定ビット)

プロセッサモードを設定するビットです。例外を受け付けると、このビットは “0” になります。

IPL[3:0] ビット (プロセッサ割り込み優先レベル)


IPL[3:0] ビットは、優先レベル 0 (最低) ~ 優先レベル 15 (最高) までの 16 段階のプロセッサ割り込み優先レベルを指定します。要求があった割り込みの優先レベルが、プロセッサ割り込み優先レベルより高い場合、その割り込みが許可されます。IPL[3:0] ビットをレベル 15 (Fh) に設定したとき、すべての割り込みが禁止されます。IPL[3:0] ビットは、ノンマスカブル割り込みが発生したとき、レベル 15 (Fh) になります。割り込みが発生したとき、受け付けた割り込みの優先レベルになります。

2.2.2.5 バックアップ PC (BPC)



バックアップ PC (BPC) は、割り込み応答を高速化するために設けられたレジスタです。高速割り込みが発生すると、プログラムカウンタ (PC) の内容が BPC に退避されます。


2.2.2.6 バックアップ PSW (BPSW)



バックアップ PSW (BPSW) は、割り込み応答を高速化するために設けられたレジスタです。

高速割り込みが発生すると、プロセッサステータスワード (PSW) の内容が BPSW に退避されます。BPSW のビットの割り当ては、PSW に対応しています。


2.2.2.7 高速割り込みベクタレジスタ (FINTV)



高速割り込みベクタレジスタ (FINTV) は、割り込み応答を高速化するために設けられたレジスタです。高速割り込み発生時の分岐先番地を設定してください。

2.2.3 DSP 機能命令関連レジスタ

2.2.3.1 アキュムレータ (ACC)



アキュムレータ (ACC) は、64 ビットのレジスタです。DSP 機能命令で使用されます。また、ACC は乗算命令 (EMUL, EMULU, MUL)、積和演算命令 (RMPA) でも使用され、これらの命令実行の際は ACC の値が変更されます。

ACC への書き込みには、MVTACHI 命令と MVTACLO 命令を使用します。MVTACHI 命令は上位側 32 ビット (b63 ~ b32) に、MVTACLO 命令は下位側 32 ビット (b31 ~ b0) にデータを書きます。

読み出しには MVFACTMI 命令、MVFACHI 命令を使用します。MVFACTMI 命令で上位側 32 ビット (b63 ~ b32)、MVFACTMI 命令で中央の 32 ビット (b47 ~ b16) のデータをそれぞれ読みます。

2.3 プロセッサモード

RX CPU には、スーパーバイザモード、およびユーザモードの 2 つのプロセッサモードがあります。プロセッサモードを使用して、CPU リソースに対する階層的な保護機構を実現することができます。

各プロセッサモードには、実行可能な命令、アクセス可能な CPU リソースに対する権限を規定しており、スーパーバイザモードはユーザモードより高い権限を持っています。

リセット後は、スーパーバイザモードで動作します。

2.3.1 スーパーバイザモード

スーパーバイザモードでは、すべての CPU リソースにアクセスすることができ、また、すべての命令を実行することができます。ただし、MVTC、POPC 命令によるプロセッサステータスワード (PSW) のプロセッサモード設定ビット (PM) への書き込みは無視されます。PM ビットへの書き込み方法については、「[2.2.2.4 プロセッサステータスワード \(PSW\)](#)」を参照してください。

2.3.2 ユーザモード

ユーザモードでは、一部の CPU リソースへのライトアクセスが制限されます。ライトアクセスが制限される CPU リソースは以下のとおりです。この制限はすべての命令からのアクセスが対象になります。

- プロセッサステータスワード (PSW) の一部のビット (IPL[3:0], PM, U, I)
- 割り込みスタックポインタ (ISP)
- 割り込みテーブルレジスタ (INTB)
- バックアップ PSW (BPSW)
- バックアップ PC (BPC)
- 高速割り込みベクタレジスタ (FINTV)

2.3.3 特権命令

特権命令は、スーパーバイザモードでのみ実行可能な命令です。ユーザモードで特権命令を実行すると、特権命令例外が発生します。特権命令には、RTFI、MVTIPL、RTE、WAIT 命令があります。

2.3.4 プロセッサモード間の移行

プロセッサモードは、プロセッサステータスワード (PSW) のプロセッサモード設定ビット (PM) によって切り替えられます。ただし、MVTC、POPC 命令による PM ビットの書き換えは無効です。以下に示す方法で切り替えてください。

(1) ユーザモードからスーパーバイザモードへの移行

例外が発生すると PSW.PM ビットが “0” になり、CPU はスーパーバイザモードへ移行します。ハードウェア前処理は、スーパーバイザモードで実行されます。例外が発生する直前のプロセッサモードは、退避された PSW.PM ビットに保持されます。

(2) スーパーバイザモードからユーザモードへの移行

スタック上に退避されている PSW.PM ビットを “1” にした後 RTE 命令を実行する、あるいはバックアップ PSW (BPSW) に退避されている PSW.PM ビットを “1” にした後 RTFI 命令を実行することにより、ユーザモードへ移行します。ユーザモードへ移行すると、PSW のスタックポインタ指定ビット (U) が “1” になります。

2.4 データタイプ

RX CPU は、整数、ビット、ストリングの 3 種類のデータを扱うことができます。
詳細は「RX ファミリユーザーズマニュアルソフトウェア編」を参照してください。

2.5 エンディアン

RX CPU の命令は、リトルエンディアン固定です。
データ配置は、リトルエンディアンとビッグエンディアンから選択できます。

2.5.1 エンディアンの設定

本 MCU では、バイトデータの並び方を、上位バイト (MSB) が 0 番地になるビッグエンディアン、下位バイト (LSB) が 0 番地になるリトルエンディアンのいずれも使用できます。

エンディアンの設定については、「3. 動作モード」を参照してください。

命令によって 8/16/32 ビットアクセスが選択され、リトルエンディアン、ビッグエンディアンの設定によってアクセス動作が異なります。それぞれのアクセス動作を表 2.1 ~ 表 2.12 に示します。

表中の

LL は、汎用レジスタの D7 ~ D0

LH は、汎用レジスタの D15 ~ D8

HL は、汎用レジスタの D23 ~ D16

HH は、汎用レジスタの D31 ~ D24 を示します。

	D31 ~ D24	D23 ~ D16	D15 ~ D8	D7 ~ D0
汎用レジスタ Rm	HH	HL	LH	LL

表2.1 リトルエンディアン設定時の32ビットリード動作

動作 src番地 \	0番地を 32ビットでリード	1番地を 32ビットでリード	2番地を 32ビットでリード	3番地を 32ビットでリード	4番地を 32ビットでリード
0番地	LLに転送	—	—	—	—
1番地	LHに転送	LLに転送	—	—	—
2番地	HLに転送	LHに転送	LLに転送	—	—
3番地	HHに転送	HLに転送	LHに転送	LLに転送	—
4番地	—	HHに転送	HLに転送	LHに転送	LLに転送
5番地	—	—	HHに転送	HLに転送	LHに転送
6番地	—	—	—	HHに転送	HLに転送
7番地	—	—	—	—	HHに転送

表2.2 ビッグエンディアン設定時の32ビットリード動作

動作 src番地 \	0番地を 32ビットでリード	1番地を 32ビットでリード	2番地を 32ビットでリード	3番地を 32ビットでリード	4番地を 32ビットでリード
0番地	HHに転送	—	—	—	—
1番地	HLに転送	HHに転送	—	—	—
2番地	LHに転送	HLに転送	HHに転送	—	—
3番地	LLに転送	LHに転送	HLに転送	HHに転送	—
4番地	—	LLに転送	LHに転送	HLに転送	HHに転送
5番地	—	—	LLに転送	LHに転送	HLに転送
6番地	—	—	—	LLに転送	LHに転送
7番地	—	—	—	—	LLに転送

表2.3 リトルエンディアン設定時の32ビットライト動作

動作 dest番地 \	0番地に 32ビットでライト	1番地に 32ビットでライト	2番地に 32ビットでライト	3番地に 32ビットでライト	4番地に 32ビットでライト
0番地	LLを転送	—	—	—	—
1番地	LHを転送	LLを転送	—	—	—
2番地	HLを転送	LHを転送	LLを転送	—	—
3番地	HHを転送	HLを転送	LHを転送	LLを転送	—
4番地	—	HHを転送	HLを転送	LHを転送	LLを転送
5番地	—	—	HHを転送	HLを転送	LHを転送
6番地	—	—	—	HHを転送	HLを転送
7番地	—	—	—	—	HHを転送

表2.4 ビッグエンディアン設定時の32ビットライト動作

動作 dest番地 \	0番地に 32ビットでライト	1番地に 32ビットでライト	2番地に 32ビットでライト	3番地に 32ビットでライト	4番地に 32ビットでライト
0番地	HHを転送	—	—	—	—
1番地	HLを転送	HHを転送	—	—	—
2番地	LHを転送	HLを転送	HHを転送	—	—
3番地	LLを転送	LHを転送	HLを転送	HHを転送	—
4番地	—	LLを転送	LHを転送	HLを転送	HHを転送
5番地	—	—	LLを転送	LHを転送	HLを転送
6番地	—	—	—	LLを転送	LHを転送
7番地	—	—	—	—	LLを転送

表2.5 リトルエンディアン設定時の16ビットリード動作

動作 src番地 \	0番地を 16ビットで リード	1番地を 16ビットで リード	2番地を 16ビットで リード	3番地を 16ビットで リード	4番地を 16ビットで リード	5番地を 16ビットで リード	6番地を 16ビットで リード
0番地	LLに転送	—	—	—	—	—	—
1番地	LHに転送	LLに転送	—	—	—	—	—
2番地	—	LHに転送	LLに転送	—	—	—	—
3番地	—	—	LHに転送	LLに転送	—	—	—
4番地	—	—	—	LHに転送	LLに転送	—	—
5番地	—	—	—	—	LHに転送	LLに転送	—
6番地	—	—	—	—	—	LHに転送	LLに転送
7番地	—	—	—	—	—	—	LHに転送

表2.6 ビッグエンディアン設定時の16ビットリード動作

動作 src番地 \	0番地を 16ビットで リード	1番地を 16ビットで リード	2番地を 16ビットで リード	3番地を 16ビットで リード	4番地を 16ビットで リード	5番地を 16ビットで リード	6番地を 16ビットで リード
0番地	LHに転送	—	—	—	—	—	—
1番地	LLに転送	LHに転送	—	—	—	—	—
2番地	—	LLに転送	LHに転送	—	—	—	—
3番地	—	—	LLに転送	LHに転送	—	—	—
4番地	—	—	—	LLに転送	LHに転送	—	—
5番地	—	—	—	—	LLに転送	LHに転送	—
6番地	—	—	—	—	—	LLに転送	LHに転送
7番地	—	—	—	—	—	—	LLに転送

表2.7 リトルエンディアン設定時の16ビットライト動作

動作 dest番地 \	0番地に 16ビットで ライト	1番地に 16ビットで ライト	2番地に 16ビットで ライト	3番地に 16ビットで ライト	4番地に 16ビットで ライト	5番地に 16ビットで ライト	6番地に 16ビットで ライト
0番地	LLを転送	—	—	—	—	—	—
1番地	LHを転送	LLを転送	—	—	—	—	—
2番地	—	LHを転送	LLを転送	—	—	—	—
3番地	—	—	LHを転送	LLを転送	—	—	—
4番地	—	—	—	LHを転送	LLを転送	—	—
5番地	—	—	—	—	LHを転送	LLを転送	—
6番地	—	—	—	—	—	LHを転送	LLを転送
7番地	—	—	—	—	—	—	LHを転送

表2.8 ビッグエンディアン設定時の16ビットライト動作

動作 dest番地 \ dest番地	0番地に 16ビットで ライト	1番地に 16ビットで ライト	2番地に 16ビットで ライト	3番地に 16ビットで ライト	4番地に 16ビットで ライト	5番地に 16ビットで ライト	6番地に 16ビットで ライト
0番地	LHを転送	—	—	—	—	—	—
1番地	LLを転送	LHを転送	—	—	—	—	—
2番地	—	LLを転送	LHを転送	—	—	—	—
3番地	—	—	LLを転送	LHを転送	—	—	—
4番地	—	—	—	LLを転送	LHを転送	—	—
5番地	—	—	—	—	LLを転送	LHを転送	—
6番地	—	—	—	—	—	LLを転送	LHを転送
7番地	—	—	—	—	—	—	LLを転送

表2.9 リトルエンディアン設定時の8ビットリード動作

動作 src番地 \ src番地	0番地を 8ビットでリード	1番地を 8ビットでリード	2番地を 8ビットでリード	3番地を 8ビットでリード
0番地	LLに転送	—	—	—
1番地	—	LLに転送	—	—
2番地	—	—	LLに転送	—
3番地	—	—	—	LLに転送

表2.10 ビッグエンディアン設定時の8ビットリード動作

動作 src番地 \ src番地	0番地を 8ビットでリード	1番地を 8ビットでリード	2番地を 8ビットでリード	3番地を 8ビットでリード
0番地	LLに転送	—	—	—
1番地	—	LLに転送	—	—
2番地	—	—	LLに転送	—
3番地	—	—	—	LLに転送

表2.11 リトルエンディアン設定時の8ビットライト動作

動作 dest番地 \ dest番地	0番地に 8ビットでライト	1番地に 8ビットでライト	2番地に 8ビットでライト	3番地に 8ビットでライト
0番地	LLを転送	—	—	—
1番地	—	LLを転送	—	—
2番地	—	—	LLを転送	—
3番地	—	—	—	LLを転送

表2.12 ビッグエンディアン設定時の8ビットライト動作

動作 dest番地 \ dest番地	0番地に 8ビットでライト	1番地に 8ビットでライト	2番地に 8ビットでライト	3番地に 8ビットでライト
0番地	LLを転送	—	—	—
1番地	—	LLを転送	—	—
2番地	—	—	LLを転送	—
3番地	—	—	—	LLを転送

2.5.2 I/O レジスタアクセス

I/O レジスタはビッグエンディアン、リトルエンディアン設定に関わらず、固定アドレスに配置されています。したがって I/O レジスタへのアクセスは、エンディアン変更の影響を受けません。I/O レジスタの配置については、各章の **レジスタの説明** を参照してください。

2.5.3 I/O レジスタアクセスの注意事項

I/O レジスタは、以下の規則に従ってアクセスしてください。

- 8 ビットバス幅指定の I/O レジスタは、サイズ指定子 (.size) が .B であるか、サイズ拡張指定子 (.memex) が .B または .UB である命令を使用してアクセスしてください。
- 16 ビットバス幅指定の I/O レジスタは、サイズ指定子 (.size) が .W であるか、サイズ拡張指定子 (.memex) が .W または .UW である命令を使用してアクセスしてください。
- 32 ビットバス幅指定の I/O レジスタは、サイズ指定子 (.size) が .L であるか、サイズ拡張指定子 (.memex) が .L である命令を使用してアクセスしてください。

2.5.4 データ配置

2.5.4.1 レジスタのデータ配置

レジスタのデータサイズと、ビット番号の関係を図 2.2 に示します。




図 2.2 レジスタのデータ配置

2.5.4.2 メモリ上のデータ配置

メモリ上のデータサイズは、バイト(8ビット)、ワード(16ビット)、ロングワード(32ビット)の3種類です。データ配置は、リトルエンディアンか、ビッグエンディアンかを選択することができます。メモリ上のデータ配置を図2.3に示します。

図 2.3 メモリ上のデータ配置

2.5.5 命令コード配置の注意事項

外部空間のエンディアン設定がチップのエンディアン設定と異なる設定を行った領域に命令コードは配置できません。命令コードを外部空間に配置する場合は、チップのエンディアンと同じエンディアン設定の領域に配置してください。

2.6 ベクタテーブル

ベクタテーブルには、固定ベクタテーブルと可変ベクタテーブルがあります。ベクタテーブルは、1ベクタあたり4バイトで構成されており、各ベクタに対応する例外処理ルーチンの先頭アドレスを設定します。

2.6.1 固定ベクタテーブル

固定ベクタテーブルは、テーブルの配置アドレスが固定されたベクタテーブルです。FFFFF80h～FFFFFFF8h番地に、特権命令例外、未定義命令例外、ノンマスカブル割り込み、リセットの各ベクタを配置しています。図2.4に固定ベクタテーブルを示します。

	MSB		LSB
FFFFF80h		(予約領域)	
:		:	
FFFFFCCh		(予約領域)	
FFFFFD0h		特権命令例外	
FFFFFD4h		(予約領域)	
FFFFFD8h		(予約領域)	
FFFFFDCh		未定義命令例外	
FFFFFE0h		(予約領域)	
FFFFFE4h		(予約領域)	
FFFFFE8h		(予約領域)	
FFFFFECh		(予約領域)	
FFFFFF0h		(予約領域)	
FFFFFF4h		(予約領域)	
FFFFFF8h		ノンマスカブル割り込み	
FFFFFFCh		リセット	

図2.4 固定ベクタテーブル

2.6.2 可変ベクタテーブル

可変ベクタテーブルは、テーブルの配置アドレスを変えることができるベクタテーブルです。割り込みテーブルレジスタ (INTB) の内容で示された値を先頭アドレス (IntBase) とする 1,024 バイトの領域に、無条件トラップ、割り込みの各ベクタを配置しています。図 2.5 に可変ベクタテーブルを示します。

可変ベクタテーブルには、ベクタごとに番号 (0 ~ 255) が付けられています。無条件トラップ発生要因の INT 命令ではオペランドで指定した番号 (0 ~ 255) に対応したベクタが、BRK 命令では番号 0 のベクタが割り当てられています。また、割り込み要因では、製品ごとに決められたベクタ番号 (0 ~ 255) が割り当てられています。割り込みのベクタ番号については、「14.3.1 割り込みのベクタテーブル」を参照してください。




図 2.5 可変ベクタテーブル

2.7 命令動作

2.7.1 RMPA 命令、ストリング操作命令のデータプリフェッチ

RMPA 命令、および SSTR 命令を除くストリング操作命令 (SCMPU, SMOVB, SMOVF, SMOVU, SUNTIL, SWHILE) は、メモリからのデータ読み出し処理を高速化するため、データプリフェッチを行う場合があります。データ読み出し位置に対して、最大で 3 バイト先までデータプリフェッチを行います。各命令のデータ読み出し位置は、以下のとおりです。

- RMPA 命令 : R1 で指定される被乗数番地、および R2 で指定される乗数番地
- SCMPU 命令 : R1 で指定される比較元番地、および R2 で指定される比較先番地
- SUNTIL、SWHILE 命令 : R1 で指定される比較先番地
- SMOVB、SMOVF、SMOVU 命令 : R2 で指定される転送元番地

2.8 パイプライン

2.8.1 概要

RX CPU は 5 段のパイプラインステージで構成されています。RX CPU の命令は、1 つまたは、複数のマイクロオペレーションに変換され、RX CPU はマイクロオペレーションをパイプライン処理します。パイプラインステージは、IF ステージは命令単位、D ステージ以降は、マイクロオペレーション単位で動作します。

以下にパイプラインの動作と各ステージの概要を示します。

(1) IF ステージ (命令フェッチステージ)

命令フェッチを行うステージです。メモリから命令をフェッチします。RX CPU は 4 バイト ×4 本の命令キューを備えており、D(デコード)ステージのデコード処理完了とは無関係に、命令キューがいっぱいになるまでフェッチを続けます。

(2) D ステージ (デコードステージ)

D ステージは命令のデコード処理 (DEC) を行い、命令をマイクロオペレーションに変換します。このステージでは、レジスタの読み出し (RF) を行い、先行する命令の演算結果を参照する処理の場合は、バイパス (BYP) を行います。バイパスにより、演算結果のレジスタへの書き込み (RW) と同時に、D ステージでのレジスタ参照が可能です。

(3) E ステージ (実行ステージ)

演算やアドレス計算など (OP) を行います。

(4) Mステージ(メモリアクセスステージ)

オペランドのメモリアクセス(OA1, OA2)を行います。メモリアクセス時のみ、このステージを使用します。このステージはさらにM1、M2の2段のサブステージに分かれます。RX CPUでは、M1、M2の各ステージに1個のメモリアクセスが存在することができます。

- M1ステージ(メモリアクセスステージ1)

オペランドのメモリアクセス(OA1)を行います。

ストア動作時：ライト要求がバスに受け付けられると、パイプライン処理は終了します。

ロード動作時：リード要求がバスに受け付けられると、M2ステージに進みます。要求受け付けとロードデータ到着が同時(ノーウェイトのメモリアクセス)の場合は、WBステージに進みます。

- M2ステージ(メモリアクセスステージ2)

オペランドのメモリアクセス(OA2)を行います。ロードデータの到着を待つステージです。ロードデータが到着すると、WBステージに進みます。

(5) WBステージ(ライトバックステージ)

演算結果やメモリから読み出したデータをレジスタに書きます(RW)。メモリからの読み出しデータとそれ以外の演算結果は同時に(同じサイクル)にレジスタに書けます。

図2.6にパイプライン構成とその動作を示します。




図2.6 パイプライン構成と動作

2.8.2 命令とパイプライン処理

表中のオペランド表記は、以下に従います。

#IMM：即値

flag：ビット、フラグ

Rs, Rs2, Rd, Rd2, Ri, Rb : 汎用レジスタ

CR : 制御レジスタ

dsp : ディスプレースメント

pcdsp : ディスプレースメント

2.8.2.1 単一のマイクロオペレーションに変換される命令とパイプライン処理

単一のマイクロオペレーションに変換される命令を以下に示します。サイクル数は、ノーウェイトメモリアクセス時のサイクル数を示します。

表2.13 単一マイクロオペレーションに変換される命令

命令	ニーモニック(サイズ省略時は、全サイズ共通の動作)	参照図	サイクル数
算術/論理演算命令 (レジスタ間、即値-レジスタ) DIV, DIVU, EMUL, EMULU, RMPA, SATR を除く	<ul style="list-style-type: none"> {ABS, NEG, NOT} "Rd"/"Rs, Rd" {ADC, MAX, MIN, ROTL, ROTR, XOR} "#IMM, Rd"/"Rs, Rd" ADD "#IMM, Rd"/"Rs, Rd"/#IMM, Rs, Rd"/"Rs, Rs2, Rd" {AND, MUL, OR, SUB} "#IMM, Rd"/"Rs, Rd"/"Rs, Rs2, Rd" {CMP, TST} "#IMM, Rs"/"Rs, Rs2" NOP {ROLC, RORC, SAT} "Rd" SBB "Rs, Rd" {SHAR, SHLL, SHLR} "#IMM, Rd"/"Rs, Rd"/#IMM, Rs, Rd" 	図2.7	1
算術/論理演算命令(除算)	<ul style="list-style-type: none"> DIV "#IMM, Rd"/"Rs, Rd" DIVU "#IMM, Rd"/"Rs, Rd" 	図2.7 図2.7	3～20(注1) 2～18(注1)
転送命令 (レジスタ間、即値-レジスタ)	<ul style="list-style-type: none"> MOV "#IMM, Rd"/"Rs, Rd" {MOVU, REVL, REVW} "Rs, Rd" SCCnd "Rd" {STNZ, STZ} "#IMM, Rd" 	図2.7	1
転送命令(ロード動作)	<ul style="list-style-type: none"> {MOV, MOVU} "[Rs], Rd"/"dsp[Rs], Rd"/"[Rs+], Rd" "/[-Rs], Rd"/[Ri, Rb], Rd" POP "Rd" 	図2.8	スループット：1 レイテンシ：2(注2)
転送命令(ストア動作)	<ul style="list-style-type: none"> MOV "Rs, [Rd]"/"Rs, dsp[Rd]"/"Rs, [Rd+]" "/"Rs, [-Rd]"/"Rs, [Ri, Rb]"/#IMM, dsp[Rd]"/#IMM, [Rd]" PUSH "Rs" PUSHC "CR" SCCnd "[Rd]"/"dsp[Rd]" 	図2.9	1
ビット操作命令(レジスタ)	<ul style="list-style-type: none"> {BCLR, BNOT, BSET} "#IMM, Rd"/"Rs, Rd" BMCnd "#IMM, Rd" BTST "#IMM, Rs"/"Rs, Rs2" 	図2.7	1
分岐命令	<ul style="list-style-type: none"> BCnd "pcdsp" {BRA, BSR} "pcdsp"/"Rs" {JMP, JSR} "Rs" 	図2.17	分岐成立：3 分岐不成立：1
システム操作命令	<ul style="list-style-type: none"> {CLRPSW, SETPSW} "flag" MVTC "#IMM, CR"/"Rs, CR" MVFC "CR, Rd" MVTIPL "#IMM" 	—	1
DSP機能命令	<ul style="list-style-type: none"> {MACHI, MACLO, MULHI, MULLO} "Rs, Rs2" {MVFACHI, MVFACMI} "Rd" {MVTACHI, MVTACLO} "Rs" RACW "#IMM" 	図2.7	1

注1. 除算命令のサイクル数は、除数、被除数の値により変動します。

注2. スループット、レイテンシ表記のサイクル数については「2.8.3 命令処理時間の計算方法」を参照してください。

基本的な単一のマイクロオペレーションに変換される命令動作を以下の図 2.7～図 2.9 に示します。




図 2.7 レジスタ間、即値-レジスタ演算




図 2.8 ロード動作




図 2.9 ストア動作

2.8.2.2 複数のマイクロオペレーションに変換される命令とパイプライン処理

複数のマイクロオペレーションに変換される命令を以下に示します。サイクル数は、ノーウェイトメモリアクセス時のサイクル数を示します。

表2.14 複数マイクロオペレーションに変換される命令 (1/2)

命令	ニーモニック(サイズ省略時は、全サイズ共通の動作)	参照図	サイクル数
算術/論理演算命令 (メモリソースオペランド)	<ul style="list-style-type: none"> {ADC, ADD, AND, MAX, MIN, MUL, OR, SBB, SUB, XOR} “[Rs], Rd”/“dsp[Rs], Rd” {CMP, TST} “[Rs], Rs2”/“dsp[Rs], Rs2” 	図2.10	3
算術/論理演算命令(除算)	DIV “[Rs], Rd / dsp[Rs], Rd”	—	5~22
	DIVU “[Rs], Rd / dsp[Rs], Rd”	—	4~20
算術/論理演算命令 (乗算 32bit×32bit → 64bit) (レジスタ間、レジスター即値)	• {EMUL, EMULU} “#IMM, Rd”/“Rs, Rd”	図2.12	2
算術/論理演算命令 (乗算 32bit×32bit → 64bit) (メモリソースオペランド)	• {EMUL, EMULU} “[Rs], Rd”/“dsp[Rs], Rd”	—	4
算術/論理演算命令(積和演算)	• RMPA.B	—	$6+7 \times \text{floor}(n/4)+4 \times (n \% 4)$ nは処理バイト数(注1)
	• RMPA.W	—	$6+5 \times \text{floor}(n/2)+4 \times (n \% 2)$ nは処理ワード数(注1)
	• RMPA.L	—	$6+4n$ nは処理ロングワード数(注1)
算術/論理演算命令(RMPA命令 用64ビット符号付き飽和処理)	• SATR	—	3
転送命令(メモリ間転送)	<ul style="list-style-type: none"> MOV “[Rs], [Rd]”/“dsp[Rs], [Rd]”/“[Rs], dsp[Rd]” /“dsp[Rs], dsp[Rd]” PUSH “[Rs]”/“dsp[Rs]” 	図2.11	3
ビット操作命令 (メモリソースオペランド)	<ul style="list-style-type: none"> {BCLR, BNOP, BSET} “#IMM, [Rd]”/“#IMM, dsp[Rd]” /“Rs, [Rd]”/“Rs, dsp[Rd]” BMClnd “#IMM, [Rd]”/“#IMM, dsp[Rd]” BTST “#IMM, [Rs]”/“#IMM, dsp[Rs]”/“Rs, [Rs2]”/“Rs, dsp[Rs2]” 	図2.11	3
転送命令(ロード命令)	• POPC “CR”	—	スループット : 3 レイテンシ : 4(注2)
転送命令(複数レジスタの退避)	• PUSHM “Rs-Rs2”	—	n nはレジスタ数(注3)
転送命令(複数レジスタの復帰)	• POPM “Rs-Rs2”	—	スループット : n レイテンシ : n+1 nはレジスタ数(注2、注4)
転送命令(レジスタ間の交換)	• XCHG “Rs, Rd”	図2.13	2
転送命令 (メモリーレジスタの交換)	• XCHG “[Rs], Rd”/“dsp[Rs], Rd”	図2.14	2
分岐命令	• RTS	—	5
	• RTSD “#IMM”	—	5
	• RTSD “#IMM, Rd-Rd2”	—	スループット : n<5?5:1+n レイテンシ : n<4?5:2+n nはレジスタ数(注2)

表2.14 複数マイクロオペレーションに変換される命令 (2/2)

命令	ニーモニック(サイズ省略時は、全サイズ共通の動作)	参照図	サイクル数
ストリング操作命令(注5)	• SCMPU	—	$2+4 \times \text{floor}(n/4)+4 \times (n \% 4)$ nは比較バイト数(注1)
	• SMOVB	—	$n > 3?$ $6+3 \times \text{floor}(n/4)+3 \times (n \% 4):$ $2+3n$ nは転送バイト数(注1)
	• SMOVF, SMOVU	—	$2+3 \times \text{floor}(n/4)+3 \times (n \% 4)$ nは転送バイト数(注1)
	• SSTR.B	—	$2+\text{floor}(n/4)+n \% 4$ nは転送バイト数(注1)
	• SSTR.W	—	$2+\text{floor}(n/2)+n \% 2$ nは転送ワード数(注1)
	• SSTR.L	—	$2+n$ nは転送ロングワード数
	• SUNTIL.B, SWHILE.B	—	$3+3 \times \text{floor}(n/4)+3 \times (n \% 4)$ nは比較バイト数(注1)
	• SUNTIL.W, SWHILE.W	—	$3+3 \times \text{floor}(n/2)+3 \times (n \% 2)$ nは比較ワード数(注1)
	• SUNTIL.L, SWHILE.L	—	$3+3 \times n$ nは比較ロングワード数
システム操作命令	• RTE	—	6
	• RTFI	—	3

? : 条件演算子

注1. $\text{floor}(x)$: x以下の最大の整数

注2. スループット、レイテンシ表記のサイクル数については「2.8.3 命令処理時間の計算方法」を参照してください。

注3. PUSHM命令は、複数のストア動作に変換されます。MOV命令のストア動作が、指定したレジスタ分繰り返されるのと同じパイプライン処理です。

注4. POPM命令は、複数のロード動作に変換されます。MOV命令のロード動作が、指定したレジスタ分繰り返されるのと同じパイプライン処理です。

注5. SCMPU, SMOVU, SWHILE, SUNTILの各命令は、実行中に終了条件を満たした場合は、記載サイクルによらず実行を終了します。

基本的な複数のマイクロオペレーションに変換される命令動作を以下の図 2.10～図 2.14 に示します。

注. mop : マイクロオペレーション、stall : パイプラインストール




図 2.10 算術論理演算命令 (メモリソースオペランド)




図 2.11 MOV 命令 (メモリ間転送)、ビット操作命令 (メモリソースオペランド)




図 2.12 EMUL, EMULU 命令 (レジスタ間、レジスター即値)




図 2.13 XCHG 命令 (レジスタ)




図 2.14 XCHG 命令 (メモリソースオペランド)

2.8.2.3 パイプラインの基本動作

理想的なパイプライン処理では、各ステージの実行サイクル数は1ですが、各ステージでの処理や分岐実行などによりパイプライン処理が乱れことがあります。

CPUは、IFステージは命令単位、Dステージ以降は、マイクロオペレーション単位でパイプラインステージ制御を行います。

以下に代表的なケースについてパイプライン処理の状況を示します。

注. mop : マイクロオペレーション、stall : パイプラインストール

(1) パイプライン処理が乱れるケース




図 2.15 Eステージの実行に複数サイクルを要する命令の実行時




図 2.16 オペランドアクセスが1サイクルで終了しない場合




図 2.17 分岐(無条件分岐または、条件分岐で条件が成立した場合)




図 2.18 メモリから読み出したオペランドを後続命令が使用する場合

(2) パイプライン処理が乱れないケース

(a) バイパス

先行命令が書き込んだレジスタを後続命令が使用する場合であっても、レジスタ間演算の場合はバイパスにより、パイプライン処理は乱れません。




図 2.19 バイパス

(b) メモリロードと演算の WB ステージが重なっている場合

メモリロードと演算の WB ステージが重なっている場合であっても、ロードデータと演算結果はレジスタに同時に書けますので、パイプライン処理は乱れません。




図 2.20 メモリロードと演算の WB ステージが重なっている場合

(c) メモリロードを終了する前に後続命令が同じレジスタへ書き込みを行った場合

メモリロードを終了する前に、後続命令が同じレジスタへ書き込みを行った場合であっても、メモリロードの WB ステージはキャンセルされますので、パイプライン処理は乱れません。




図 2.21 メモリロードを終了する前に、後続命令が同じレジスタへ書き込みを行った場合

(d) メモリロードしたデータを後続命令が参照しない場合

メモリロードしたデータを後続命令が参照しない場合、後続の命令が先に実行されて完了します。
(Out-of-Order Completion)




図 2.22 メモリロードしたデータを後続命令が参照しない場合

2.8.3 命令処理時間の計算方法

CPU の命令処理時間は、パイプライン処理によって変動しますが、次のような計算方法で命令処理時間を概算することができます。

- サイクル数をカウントします(表 2.13、表 2.14 を参照)。
- メモリロード結果を後続命令が参照する場合は、メモリロードを行う命令のサイクル数は“レイテンシ”として記載されているサイクル数をカウントします。それ以外は“スループット”として記載されているサイクル数をカウントします。
- 命令フェッチストールが起きた場合は、さらにサイクル数が追加されます。
- システム構成によっては、メモリアクセスに複数サイクルかかります。

2.8.4 割り込み応答サイクル数

表 2.15 に割り込み応答処理のサイクル数を示します。

表 2.15 割り込み応答サイクル数

割り込み要求の種類/処理内容	高速割り込み	高速割り込み以外の割り込み
ICU 優先順位判定	2サイクル	
CPU 割り込み要求通知から割り込み受け付けまでのサイクル数	Nサイクル (実行している命令によって異なる)	
CPU ハードウェア前処理 PC、PSW の RAMへの退避 (高速割り込みは、制御レジスタへ退避) ベクタの読み出し 例外処理ルーチンへ分岐	4サイクル	6サイクル

表 2.15 は、CPU からのメモリアクセスがすべてノーウェイトで処理をされた場合の割り込み応答時間です。本 MCU は、ノーウェイトアクセス可能な ROM、RAM を搭載しています。プログラム（含むベクタ）は ROM、スタック領域は RAM に配置することにより、割り込み応答サイクル数を最短にできます。また、例外処理ルーチンの先頭アドレスは、8 バイトアライメントを指定してください。

割り込み要求通知から割り込み受け付けまでのサイクル数 N は、「表 2.13 単一マイクロオペレーションに変換される命令」、「表 2.14 複数マイクロオペレーションに変換される命令」を参照してください。

割り込み受け付けタイミングはパイプラインの状態に依存します。割り込み受け付けタイミングについては、「13.3.1 受け付けタイミングと退避される PC 値」を参照してください。

3. 動作モード

3.1 動作モードの種類と選択

動作モードはリセット解除時の端子のレベルで選択します。

リセット解除時のモード設定端子(MD)のレベルと、そのとき選択される動作モードの関係を表3.1に示します。各動作モードの詳細は「3.3 動作モードの説明」を参照してください。

表3.1 モード設定端子による動作モードの選択

モード端子	動作モード
MD(注1)	
Low	ブートモード
High	シングルチップモード

注1. MCU動作中にMD端子を変化させないください。

シングルチップモードでは、エンディアンを選択することができます。エンディアンの設定は、オプション設定メモリのMDE.MDE[2:0]ビットで設定します。

設定値は表3.2を参照してください。

表3.2 シングルチップモードのエンディアンの設定

MDE.MDE[2:0]ビット	エンディアン
000b	ビッグエンディアン
111b	リトルエンディアン

3.2 レジスタの説明

3.2.1 モードモニタレジスタ (MDMONR)

アドレス 0008 0000h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	MD

リセット後の値 0 0 0 0 0 0 0 X 0 0 0 0 0 0 0 0/1
(注1)

ビット	シンボル	ビット名	説明	R/W
b0	MD	MD端子ステータスフラグ	0 : MD端子は“Low” 1 : MD端子は“High”	R
b7-b1	—	予約ビット	読むと“0”が読めます	R
b8	—	予約ビット	読んだ場合、その値は不定	R
b15-b9	—	予約ビット	読むと“0”が読めます	R

注1. モード端子(MD)の設定によって異なります。MD端子がLowの場合は“0”、Highの場合は“1”になります。

3.2.2 システムコントロールレジスタ 1 (SYSCR1)

アドレス 0008 0008h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	RAME

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

ビット	シンボル	ビット名	説明	R/W
b0	RAME	RAM有効ビット	0 : RAM無効 1 : RAM有効	R/W
b15-b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注. このレジスタはPRCR.PRC1ビットを“1”(書き込み許可)にした後で書き換えてください。

RAME ビット (RAM 有効ビット)

RAM の有効または無効を選択します。

RAM をアクセスしているときは、“0”にしないでください。また、RAME ビットを“0”から“1”に書き換えた後は、RAME ビットが“1”になったことを確認してから RAM をアクセスするようにしてください。

RAME ビットを“0”にしても、RAM の値は保持されます。ただし、「40. 電気的特性」に規定する RAM スタンバイ電圧 (VRAM) 以上の電圧を保持する必要があります。

3.3 動作モードの説明

3.3.1 シングルチップモード

シングルチップモードは、すべての I/O ポートを汎用入出力ポート、周辺機能入出力、または割り込み入力端子として使用できるモードです。

MD 端子を High にしてリセットを解除すると、シングルチップモードで起動します。

3.3.2 ブートモード

MCU 内部の専用領域に格納された、内蔵フラッシュメモリ書き換えプログラム（ブートプログラム）が動作するモードです。調歩同期式シリアルインタフェース (SCI1) を使用して、MCU 外部から内蔵フラッシュメモリ (ROM、E2 データフラッシュ) を書き換えることができます。詳細は、「39. フラッシュメモリ」を参照してください。

MD 端子を Low にしてリセットを解除すると、ブートモードで起動します。

3.3.2.1 ブートモード (SCI インタフェース)

MD 端子を Low にしてリセットを解除すると、ブートモード (SCI インタフェース) で起動します。ブートモード (SCI インタフェース) については、「39.8.1 ブートモード (SCI インタフェース)」を参照してください。

3.4 動作モード遷移

3.4.1 モード設定端子のレベルと動作モード遷移

MD 端子の設定による動作モード遷移について、図 3.1 に状態遷移図を示します。




図 3.1 モード設定端子のレベルと動作モード

4. アドレス空間

4.1 アドレス空間

アドレス空間は、0000 0000h 番地から FFFF FFFFh 番地までの 4G バイトあります。プログラム領域およびデータ領域合計最大 4G バイトをリニアにアクセス可能です。

図 4.1 にメモリマップを示します。



注1. ブートモードは、シングルチップモードと同じアドレス空間となります。

注2. 製品によりROM/RAM容量が異なります。

ROM (バイト)		RAM (バイト)	
容量	アドレス	容量	アドレス
512K	FFF8 0000h ~ FFFF FFFFh	48K	0000 0000h ~ 0000 BFFFh
384K	FFFA 8000h ~ FFFF FFFFh		
256K	FFFC 0000h ~ FFFF FFFFh	32K	0000 0000h ~ 0000 7FFFh
128K	FFFE 0000h ~ FFFF FFFFh	16K	0000 0000h ~ 0000 3FFFh
64K	FFFF 0000h ~ FFFF FFFFh	10K	0000 0000h ~ 0000 27FFh

注.製品型名については「表1.3 製品一覧表」を参照してください。

注3. 予約領域は、アクセスしないでください。

図 4.1 各動作モードのメモリマップ

5. I/O レジスタ

I/O レジスター一覧では、内蔵レジスタのアドレス、およびビット構成に関する情報をまとめています。表記方法は以下のとおりです。また、レジスタ書き込み時の注意事項についても以下に示します。

(1) I/O レジスタアドレス一覧（アドレス順）

- 割り付けアドレスの小さいレジスタから順に記載しています。
- モジュールシンボルによる分類をしています。
- アクセスサイクル数については、指定の基準クロックのサイクル数を示しています。
- 内部 I/O レジスタの領域で、レジスター一覧に記載のないアドレスの領域は、予約領域です。予約領域のアクセスは禁止します。これらのレジスタをアクセスしたときの動作および継続する動作については保証できませんので、アクセスしないようしてください。

(2) I/O レジスタ書き込み時の注意事項

CPU が I/O レジスタに書き込む際、CPU は書き込み完了を待たずに後続の命令を実行します。そのため、I/O レジスタ書き込みによる設定変更が、動作に反映されるより前に、後続の命令が実行されることがあります。

以下の例のように、I/O レジスタの設定変更が反映された状態で後続の命令を実行させなければならないときには、注意が必要です。

[注意が必要な動作の例]

- 割り込み要求許可ビット (ICU.IERn.IENj ビット) のクリアを行い、割り込み要求を禁止とした状態で後続の命令を実行させたい場合
- 低消費電力状態へ遷移するための前処理に続いて WAIT 命令を実行する場合

このような場合には、I/O レジスタの書き込みを行った後、以下の手順で書き込みの完了を待ってから、後続の命令を実行するようにしてください。

- I/O レジスタの書き込み
- 書き込んだ I/O レジスタの値を汎用レジスタに読み出し
- 読み出し値を使って演算を実行
- 後続の命令を実行

[命令例]

- I/O レジスタがバイトサイズの場合

```
MOV.L #SFR_ADDR, R1
MOV.B #SFR_DATA, [R1]
CMP [R1].UB, R1
;; 次処理
```

- I/O レジスタがワードサイズの場合

```
MOV.L #SFR_ADDR, R1
MOV.W #SFR_DATA, [R1]
CMP [R1].W, R1
;; 次処理
```

- I/O レジスタがロングワードサイズの場合

```
MOV.L #SFR_ADDR, R1
MOV.L #SFR_DATA, [R1]
CMP [R1].L, R1
;; 次処理
```

なお、複数のレジスタに書き込みを行った後、それら書き込みの完了を待ってから後続の命令を実行させたい場合は、最後に書き込みを行った I/O レジスタを対象に読み出しと演算を実行してください。書き込みを行ったすべてのレジスタを対象にして実行する必要はありません。

(3) I/O レジスタアクセスサイクル数

I/O レジスタアクセスサイクル数は、「表 5.1 I/O レジスタアドレステーブル」を参照してください。

I/O レジスタへアクセスした場合のアクセスサイクル数は、以下の計算式によって表されます。(注 1)

$$\begin{aligned} \text{I/O レジスタアクセスサイクル数} = & \text{内部メインバス 1 のバスサイクル数} + \\ & \text{分周クロック同期化サイクル数} + \\ & \text{内部周辺バス 1 } \sim 3, 6 \text{ のバスサイクル数} \end{aligned}$$

内部周辺バス 1 ~ 3, 6 のバスサイクル数は、アクセス先のレジスタによって異なります。

内部周辺バス 2, 3, 6 に接続されている周辺機能のレジスタ（バスエラー関連のレジスタは除く）へアクセスする場合には、分周クロック同期化サイクルが追加されます。

分周クロック同期化サイクル数は、ICLK と PCLK（または FCLK）の周波数比やバスアクセスのタイミングによって異なります。

周辺機能部では $\text{ICLK} \geq \text{PCLK}$ （または FCLK ）の周波数関係の場合、内部メインバス 1 のバスサイクル数と分周クロック同期化サイクル数を合わせると、PCLK（または FCLK）で最大 1 サイクルとなるため、表 5.1 では 1PCLK（または FCLK）の幅を持たせて記載しています。

また、 $\text{ICLK} < \text{PCLK}$ （または FCLK ）の周波数関係の場合、次のバスアクセスが周辺機能が終了した次の ICLK サイクルから開始されるため、ICLK 単位の記載となっています。

注 1. CPU からのレジスタアクセスが、外部メモリへの命令フェッチや、異なるバスマスター（DTC）のバスアクセスと競合せずに実行された場合のサイクル数です。

(4) RMPA 命令、ストリング操作命令に関する制約事項

RMPA 命令、ストリング操作命令の操作対象データを I/O レジスタに配置することは禁止しており、その場合の動作は保証していません。

(5) スリープモード時およびモード遷移時の注意事項

スリープモード中、またはモード遷移中は、システム制御関連のレジスタ（「表 5.1 I/O レジスタアドレステーブル」のモジュールシンボル欄に SYSTEM と記載のレジスタ）への書き込みは禁止です。

5.1 I/O レジスタアドレス一覧 (アドレス順)

表5.1 I/O レジスタアドレス一覧 (1/18)

アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビ ット 数	アクセス サイズ	アクセスサイクル数	参照章
0008 0000h	SYSTEM	モードモニタレジスタ	MDMONR	16	16	3ICLK	3章
0008 0008h	SYSTEM	システムコントロールレジスタ1	SYSCR1	16	16	3ICLK	3章
0008 000Ch	SYSTEM	スタンバイコントロールレジスタ	SBYCR	16	16	3ICLK	11章
0008 0010h	SYSTEM	モジュールストップコントロールレジスタA	MSTPCRA	32	32	3ICLK	11章
0008 0014h	SYSTEM	モジュールストップコントロールレジスタB	MSTPCRB	32	32	3ICLK	11章
0008 0018h	SYSTEM	モジュールストップコントロールレジスタC	MSTPCRC	32	32	3ICLK	11章
0008 001Ch	SYSTEM	モジュールストップコントロールレジスタD	MSTPCRD	32	32	3ICLK	11章
0008 0020h	SYSTEM	システムクロックコントロールレジスタ	SCKCR	32	32	3ICLK	9章
0008 0026h	SYSTEM	システムクロックコントロールレジスタ3	SCKCR3	16	16	3ICLK	9章
0008 0028h	SYSTEM	PLLコントロールレジスタ	PLLCR	16	16	3ICLK	9章
0008 002Ah	SYSTEM	PLLコントロールレジスタ2	PLLCR2	8	8	3ICLK	9章
0008 0032h	SYSTEM	メインクロック発振器コントロールレジスタ	MOSCCR	8	8	3ICLK	9章
0008 0033h	SYSTEM	サブクロック発振器コントロールレジスタ	SOSCCR	8	8	3ICLK	9章
0008 0034h	SYSTEM	低速オンチップオシレータコントロールレジスタ	LOCOCR	8	8	3ICLK	9章
0008 0035h	SYSTEM	IWDT専用オンチップオシレータコントロールレジスタ	ILOCOOCR	8	8	3ICLK	9章
0008 0036h	SYSTEM	高速オンチップオシレータコントロールレジスタ	HOCOCR	8	8	3ICLK	9章
0008 003Ch	SYSTEM	発振安定フラグレジスタ	OSCOVFSR	8	8	3ICLK	9章
0008 003Dh	SYSTEM	高速オンチップオシレータ強制発振コントロールレジスタ	HOFCR	8	8	3ICLK	9章
0008 003Eh	SYSTEM	CLKOUT出力コントロールレジスタ	CKOCR	16	16	3ICLK	9章
0008 0040h	SYSTEM	発振停止検出コントロールレジスタ	OSTDCR	8	8	3ICLK	9章
0008 0041h	SYSTEM	発振停止検出ステータスレジスタ	OSTDSR	8	8	3ICLK	9章
0008 0060h	SYSTEM	低速オンチップオシレータトリミングレジスタ	LOCOTRR	8	8	3ICLK	9章
0008 0064h	SYSTEM	IWDT専用オンチップオシレータトリミングレジスタ	ILOCOTRR	8	8	3ICLK	9章
0008 0068h	SYSTEM	高速オンチップオシレータトリミングレジスタ0	HOCOTRR0	8	8	3ICLK	9章
0008 00A0h	SYSTEM	動作電力コントロールレジスタ	OPCCR	8	8	3ICLK	11章
0008 00A1h	SYSTEM	スリープモード復帰クロックソース切り替えレジスタ	RSTCKCR	8	8	3ICLK	11章
0008 00A2h	SYSTEM	メインクロック発振器ウェイトコントロールレジスタ	MOSCWTCR	8	8	3ICLK	9章
0008 00AAh	SYSTEM	サブ動作電力コントロールレジスタ	SOPCCR	8	8	3ICLK	11章
0008 00B0h	LPT	ローパワータイマコントロールレジスタ1	LPTCR1	8	8	3ICLK	25章
0008 00B1h	LPT	ローパワータイマコントロールレジスタ2	LPTCR2	8	8	3ICLK	25章
0008 00B2h	LPT	ローパワータイマコントロールレジスタ3	LPTCR3	8	8	3ICLK	25章
0008 00B4h	LPT	ローパワータイマ周期設定レジスタ	LPTPRD	16	16	3ICLK	25章
0008 00B8h	LPT	ローパワータイマコンペアレジスタ0	LPCMRO	16	16	3ICLK	25章
0008 00BCh	LPT	ローパワータイマスタンバイ復帰許可レジスタ	LPWUCR	16	16	3ICLK	25章
0008 00C0h	SYSTEM	リセットステータスレジスタ2	RSTS2	8	8	3ICLK	6章
0008 00C2h	SYSTEM	ソフトウェアリセットレジスタ	SWRR	16	16	3ICLK	6章
0008 00E0h	SYSTEM	電圧監視1回路制御レジスタ1	LVD1CR1	8	8	3ICLK	8章
0008 00E1h	SYSTEM	電圧監視1回路ステータスレジスタ	LVD1SR	8	8	3ICLK	8章
0008 00E2h	SYSTEM	電圧監視2回路制御レジスタ1	LVD2CR1	8	8	3ICLK	8章
0008 00E3h	SYSTEM	電圧監視2回路ステータスレジスタ	LVD2SR	8	8	3ICLK	8章
0008 03F Eh	SYSTEM	プロテクトレジスタ	PRCR	16	16	3ICLK	12章
0008 1300h	BSC	バスエラーステータスクリアレジスタ	BERCLR	8	8	2ICLK	15章
0008 1304h	BSC	バスエラー監視許可レジスタ	BEREN	8	8	2ICLK	15章
0008 1308h	BSC	バスエラーステータスレジスタ1	BERSR1	8	8	2ICLK	15章
0008 130Ah	BSC	バスエラーステータスレジスタ2	BERSR2	16	16	2ICLK	15章
0008 1310h	BSC	バスプライオリティ制御レジスタ	BUSPRI	16	16	2ICLK	15章
0008 2400h	DTC	DTCコントロールレジスタ	DTCCR	8	8	2ICLK	16章
0008 2404h	DTC	DTCベクタベースレジスタ	DTCVBR	32	32	2ICLK	16章

表5.1 I/O レジスタアドレステーブル (2/18)

アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット 数	アクセス サイズ	アクセスサイクル数	参照章
0008 2408h	DTC	DTCアドレスモードレジスタ	DTCADMOD	8	8	2ICLK	16章
0008 240Ch	DTC	DTCモジュール起動レジスタ	DTCST	8	8	2ICLK	16章
0008 240Eh	DTC	DTCステータスレジスタ	DTCSTS	16	16	2ICLK	16章
0008 7010h ~ 0008 70FFh	ICU	割り込み要求レジスタ016 ~ 255	IRn	8	8	2ICLK	14章
0008 711Bh ~ 0008 71FFh	ICU	DTC起動許可レジスタ027 ~ 255	DTCErn	8	8	2ICLK	14章
0008 7202h ~ 0008 721Fh	ICU	割り込み要求許可レジスタ02 ~ 1F	IERN	8	8	2ICLK	14章
0008 72E0h	ICU	ソフトウェア割り込み起動レジスタ	SWINTR	8	8	2ICLK	14章
0008 72F0h	ICU	高速割り込み設定レジスタ	FIR	16	16	2ICLK	14章
0008 7300h ~ 0008 73FFh	ICU	割り込み要因プライオリティレジスタ000 ~ 255	IPRn	8	8	2ICLK	14章
0008 7500h ~ 0008 7507h	ICU	IRQコントロールレジスタ0 ~ 7	IRQCRi	8	8	2ICLK	14章
0008 7510h	ICU	IRQ端子デジタルフィルタ許可レジスタ0	IRQFLTE0	8	8	2ICLK	14章
0008 7514h	ICU	IRQ端子デジタルフィルタ設定レジスタ0	IRQFLTC0	16	16	2ICLK	14章
0008 7580h	ICU	ノンマスカブル割り込みステータスレジスタ	NMISR	8	8	2ICLK	14章
0008 7581h	ICU	ノンマスカブル割り込み許可レジスタ	NMIER	8	8	2ICLK	14章
0008 7582h	ICU	ノンマスカブル割り込みステータスクリアレジスタ	NMICLR	8	8	2ICLK	14章
0008 7583h	ICU	NMI端子割り込みコントロールレジスタ	NMICR	8	8	2ICLK	14章
0008 7590h	ICU	NMI端子デジタルフィルタ許可レジスタ	NMIFLTE	8	8	2ICLK	14章
0008 7594h	ICU	NMI端子デジタルフィルタ設定レジスタ	NMIFLTC	8	8	2ICLK	14章
0008 8000h	CMT	コンペアマッチタイマスタートレジスタ0	CMSTR0	16	16	2 ~ 3PCLKB	23章
0008 8002h	CMT0	コンペアマッチタイマコントロールレジスタ	CMCR	16	16	2 ~ 3PCLKB	23章
0008 8004h	CMT0	コンペアマッチタイマカウンタ	CMCNT	16	16	2 ~ 3PCLKB	23章
0008 8006h	CMT0	コンペアマッチタイマコンスタントレジスタ	CMCOR	16	16	2 ~ 3PCLKB	23章
0008 8008h	CMT1	コンペアマッチタイマコントロールレジスタ	CMCR	16	16	2 ~ 3PCLKB	23章
0008 800Ah	CMT1	コンペアマッチタイマカウンタ	CMCNT	16	16	2 ~ 3PCLKB	23章
0008 800Ch	CMT1	コンペアマッチタイマコンスタントレジスタ	CMCOR	16	16	2 ~ 3PCLKB	23章
0008 8030h	IWDT	IWDTリフレッシュレジスタ	IWDTRR	8	8	2 ~ 3PCLKB	26章
0008 8032h	IWDT	IWDTコントロールレジスタ	IWDTCR	16	16	2 ~ 3PCLKB	26章
0008 8034h	IWDT	IWDTステータスレジスタ	IWDTSR	16	16	2 ~ 3PCLKB	26章
0008 8036h	IWDT	IWDTリセットコントロールレジスタ	IWDTRCR	8	8	2 ~ 3PCLKB	26章
0008 8038h	IWDT	IWDTカウント停止コントロールレジスタ	IWDTCSRTPR	8	8	2 ~ 3PCLKB	26章
0008 80C0h	DA	D/Aデータレジスタ0	DADR0	16	16	2 ~ 3PCLKB	34章
0008 80C2h	DA	D/Aデータレジスタ1	DADR1	16	16	2 ~ 3PCLKB	34章
0008 80C4h	DA	D/A制御レジスタ	DACR	8	8	2 ~ 3PCLKB	34章
0008 80C5h	DA	DADRMフォーマット選択レジスタ	DADPR	8	8	2 ~ 3PCLKB	34章
0008 80C6h	DA	D/A A/D同期スタート制御レジスタ	DAADSCR	8	8	2 ~ 3PCLKB	34章
0008 8200h	TMR0	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	22章
0008 8201h	TMR1	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	22章
0008 8202h	TMR0	タイマコントロール/ステータスレジスタ	TCSR	8	8	2 ~ 3PCLKB	22章
0008 8203h	TMR1	タイマコントロール/ステータスレジスタ	TCSR	8	8	2 ~ 3PCLKB	22章
0008 8204h	TMR0	タイムコンスタントレジスタA	TCORA	8	8	2 ~ 3PCLKB	22章
0008 8204h	TMR01	タイムコンスタントレジスタA	TCORA	16	16	2 ~ 3PCLKB	22章
0008 8205h	TMR1	タイムコンスタントレジスタA	TCORA	8	8	2 ~ 3PCLKB	22章
0008 8206h	TMR0	タイムコンスタントレジスタB	TCORB	8	8	2 ~ 3PCLKB	22章
0008 8206h	TMR01	タイムコンスタントレジスタB	TCORB	16	16	2 ~ 3PCLKB	22章
0008 8207h	TMR1	タイムコンスタントレジスタB	TCORB	8	8	2 ~ 3PCLKB	22章
0008 8208h	TMR0	タイムカウンタ	TCNT	8	8	2 ~ 3PCLKB	22章
0008 8208h	TMR01	タイムカウンタ	TCNT	16	16	2 ~ 3PCLKB	22章
0008 8209h	TMR1	タイムカウンタ	TCNT	8	8	2 ~ 3PCLKB	22章

表5.1 I/O レジスタアドレステーブル (3/18)

アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット 数	アクセス サイズ	アクセスサイクル数	参照章
0008 820Ah	TMR0	タイマカウンタコントロールレジスタ	TCCR	8	8	2 ~ 3PCLKB	22章
0008 820Ah	TMR01	タイマカウンタコントロールレジスタ	TCCR	16	16	2 ~ 3PCLKB	22章
0008 820Bh	TMR1	タイマカウンタコントロールレジスタ	TCCR	8	8	2 ~ 3PCLKB	22章
0008 820Ch	TMR0	タイマカウンタスタートレジスタ	TCSTR	8	8	2 ~ 3PCLKB	22章
0008 8210h	TMR2	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	22章
0008 8211h	TMR3	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	22章
0008 8212h	TMR2	タイマコントロール/ステータスレジスタ	TCSR	8	8	2 ~ 3PCLKB	22章
0008 8213h	TMR3	タイマコントロール/ステータスレジスタ	TCSR	8	8	2 ~ 3PCLKB	22章
0008 8214h	TMR2	タイムコンスタントレジスタ A	TCORA	8	8	2 ~ 3PCLKB	22章
0008 8214h	TMR23	タイムコンスタントレジスタ A	TCORA	16	16	2 ~ 3PCLKB	22章
0008 8215h	TMR3	タイムコンスタントレジスタ A	TCORA	8	8	2 ~ 3PCLKB	22章
0008 8216h	TMR2	タイムコンスタントレジスタ B	TCORB	8	8	2 ~ 3PCLKB	22章
0008 8216h	TMR23	タイムコンスタントレジスタ B	TCORB	16	16	2 ~ 3PCLKB	22章
0008 8217h	TMR3	タイムコンスタントレジスタ B	TCORB	8	8	2 ~ 3PCLKB	22章
0008 8218h	TMR2	タイマカウンタ	TCNT	8	8	2 ~ 3PCLKB	22章
0008 8218h	TMR23	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	22章
0008 8219h	TMR3	タイマカウンタ	TCNT	8	8	2 ~ 3PCLKB	22章
0008 821Ah	TMR2	タイマカウンタコントロールレジスタ	TCCR	8	8	2 ~ 3PCLKB	22章
0008 821Ah	TMR23	タイマカウンタコントロールレジスタ	TCCR	16	16	2 ~ 3PCLKB	22章
0008 821Bh	TMR3	タイマカウンタコントロールレジスタ	TCCR	8	8	2 ~ 3PCLKB	22章
0008 821Ch	TMR2	タイマカウンタスタートレジスタ	TCSTR	8	8	2 ~ 3PCLKB	22章
0008 8280h	CRC	CRCコントロールレジスタ	CRCCR	8	8	2 ~ 3PCLKB	31章
0008 8281h	CRC	CRCデータ入力レジスタ	CRCDIR	8	8	2 ~ 3PCLKB	31章
0008 8282h	CRC	CRCデータ出力レジスタ	CRCDOR	16	16	2 ~ 3PCLKB	31章
0008 8300h	RIIC0	I ² Cバスコントロールレジスタ1	ICCR1	8	8	2 ~ 3PCLKB	29章
0008 8301h	RIIC0	I ² Cバスコントロールレジスタ2	ICCR2	8	8	2 ~ 3PCLKB	29章
0008 8302h	RIIC0	I ² Cバスモードレジスタ1	ICMR1	8	8	2 ~ 3PCLKB	29章
0008 8303h	RIIC0	I ² Cバスモードレジスタ2	ICMR2	8	8	2 ~ 3PCLKB	29章
0008 8304h	RIIC0	I ² Cバスモードレジスタ3	ICMR3	8	8	2 ~ 3PCLKB	29章
0008 8305h	RIIC0	I ² Cバスファンクション許可レジスタ	ICFER	8	8	2 ~ 3PCLKB	29章
0008 8306h	RIIC0	I ² Cバスステータス許可レジスタ	ICSER	8	8	2 ~ 3PCLKB	29章
0008 8307h	RIIC0	I ² Cバス割り込み許可レジスタ	ICIER	8	8	2 ~ 3PCLKB	29章
0008 8308h	RIIC0	I ² Cバスステータスレジスタ1	ICSR1	8	8	2 ~ 3PCLKB	29章
0008 8309h	RIIC0	I ² Cバスステータスレジスタ2	ICSR2	8	8	2 ~ 3PCLKB	29章
0008 830Ah	RIIC0	スレーブアドレスレジスタL0	SARL0	8	8	2 ~ 3PCLKB	29章
0008 830Bh	RIIC0	スレーブアドレスレジスタU0	SARU0	8	8	2 ~ 3PCLKB	29章
0008 830Ch	RIIC0	スレーブアドレスレジスタL1	SARL1	8	8	2 ~ 3PCLKB	29章
0008 830Dh	RIIC0	スレーブアドレスレジスタU1	SARU1	8	8	2 ~ 3PCLKB	29章
0008 830Eh	RIIC0	スレーブアドレスレジスタL2	SARL2	8	8	2 ~ 3PCLKB	29章
0008 830Fh	RIIC0	スレーブアドレスレジスタU2	SARU2	8	8	2 ~ 3PCLKB	29章
0008 8310h	RIIC0	I ² CバスピットレートLowレジスタ	ICBRL	8	8	2 ~ 3PCLKB	29章
0008 8311h	RIIC0	I ² CバスピットレートHighレジスタ	ICBRH	8	8	2 ~ 3PCLKB	29章
0008 8312h	RIIC0	I ² Cバス送信データレジスタ	ICDRT	8	8	2 ~ 3PCLKB	29章
0008 8313h	RIIC0	I ² Cバス受信データレジスタ	ICDRR	8	8	2 ~ 3PCLKB	29章
0008 8380h	RSPI0	RSPI制御レジスタ	SPCR	8	8	2 ~ 3PCLKB	30章
0008 8381h	RSPI0	RSPIレープセレクト極性レジスタ	SSLP	8	8	2 ~ 3PCLKB	30章
0008 8382h	RSPI0	RSPI端子制御レジスタ	SPPCR	8	8	2 ~ 3PCLKB	30章
0008 8383h	RSPI0	RSPIステータスレジスタ	SPSR	8	8	2 ~ 3PCLKB	30章
0008 8384h	RSPI0	RSPIデータレジスタ	SPDR	32	16, 32	2 ~ 3PCLKB/2ICLK	30章
0008 8388h	RSPI0	RSPIシーケンス制御レジスタ	SPSCR	8	8	2 ~ 3PCLKB	30章
0008 8389h	RSPI0	RSPIシーケンスステータスレジスタ	SPSSR	8	8	2 ~ 3PCLKB	30章

表5.1 I/O レジスタアドレース一覧 (4/18)

アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット 数	アクセス サイズ	アクセスサイクル数	参照章
0008 838Ah	RSPIO	RSPI ビットレートレジスタ	SPBR	8	8	2 ~ 3PCLKB	30 章
0008 838Bh	RSPIO	RSPI データコントロールレジスタ	SPDCR	8	8	2 ~ 3PCLKB	30 章
0008 838Ch	RSPIO	RSPI クロック遅延レジスタ	SPCKD	8	8	2 ~ 3PCLKB	30 章
0008 838Dh	RSPIO	RSPI スレーブセレクトネゲート遅延レジスタ	SSLND	8	8	2 ~ 3PCLKB	30 章
0008 838Eh	RSPIO	RSPI 次アクセス遅延レジスタ	SPND	8	8	2 ~ 3PCLKB	30 章
0008 838Fh	RSPIO	RSPI 制御レジスタ2	SPCR2	8	8	2 ~ 3PCLKB	30 章
0008 8390h	RSPIO	RSPI コマンドレジスタ0	SPCMD0	16	16	2 ~ 3PCLKB	30 章
0008 8392h	RSPIO	RSPI コマンドレジスタ1	SPCMD1	16	16	2 ~ 3PCLKB	30 章
0008 8394h	RSPIO	RSPI コマンドレジスタ2	SPCMD2	16	16	2 ~ 3PCLKB	30 章
0008 8396h	RSPIO	RSPI コマンドレジスタ3	SPCMD3	16	16	2 ~ 3PCLKB	30 章
0008 8398h	RSPIO	RSPI コマンドレジスタ4	SPCMD4	16	16	2 ~ 3PCLKB	30 章
0008 839Ah	RSPIO	RSPI コマンドレジスタ5	SPCMD5	16	16	2 ~ 3PCLKB	30 章
0008 839Ch	RSPIO	RSPI コマンドレジスタ6	SPCMD6	16	16	2 ~ 3PCLKB	30 章
0008 839Eh	RSPIO	RSPI コマンドレジスタ7	SPCMD7	16	16	2 ~ 3PCLKB	30 章
0008 8600h	MTU3	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	20 章
0008 8601h	MTU4	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	20 章
0008 8602h	MTU3	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	20 章
0008 8603h	MTU4	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	20 章
0008 8604h	MTU3	タイマI/OコントロールレジスタH	TIORH	8	8	2 ~ 3PCLKB	20 章
0008 8605h	MTU3	タイマI/OコントロールレジスタL	TIORL	8	8	2 ~ 3PCLKB	20 章
0008 8606h	MTU4	タイマI/OコントロールレジスタH	TIORH	8	8	2 ~ 3PCLKB	20 章
0008 8607h	MTU4	タイマI/OコントロールレジスタL	TIORL	8	8	2 ~ 3PCLKB	20 章
0008 8608h	MTU3	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	20 章
0008 8609h	MTU4	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	20 章
0008 860Ah	MTU	タイマアウトプットマスク許可レジスタ	TOER	8	8	2 ~ 3PCLKB	20 章
0008 860Dh	MTU	タイマゲートコントロールレジスタ	TGCR	8	8	2 ~ 3PCLKB	20 章
0008 860Eh	MTU	タイマアウトプットコントロールレジスタ1	TOCR1	8	8	2 ~ 3PCLKB	20 章
0008 860Fh	MTU	タイマアウトプットコントロールレジスタ2	TOCR2	8	8	2 ~ 3PCLKB	20 章
0008 8610h	MTU3	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	20 章
0008 8612h	MTU4	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	20 章
0008 8614h	MTU	タイマ周期データレジスタ	TCDR	16	16	2 ~ 3PCLKB	20 章
0008 8616h	MTU	タイマデッドタイムデータレジスタ	TDDR	16	16	2 ~ 3PCLKB	20 章
0008 8618h	MTU3	タイマジェネラルレジスタA	TGRA	16	16	2 ~ 3PCLKB	20 章
0008 861Ah	MTU3	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	20 章
0008 861Ch	MTU4	タイマジェネラルレジスタA	TGRA	16	16	2 ~ 3PCLKB	20 章
0008 861Eh	MTU4	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	20 章
0008 8620h	MTU	タイマサブカウンタ	TCNTS	16	16	2 ~ 3PCLKB	20 章
0008 8622h	MTU	タイマ周期バッファレジスタ	TCBR	16	16	2 ~ 3PCLKB	20 章
0008 8624h	MTU3	タイマジェネラルレジスタC	TGRC	16	16	2 ~ 3PCLKB	20 章
0008 8626h	MTU3	タイマジェネラルレジスタD	TGRD	16	16	2 ~ 3PCLKB	20 章
0008 8628h	MTU4	タイマジェネラルレジスタC	TGRC	16	16	2 ~ 3PCLKB	20 章
0008 862Ah	MTU4	タイマジェネラルレジスタD	TGRD	16	16	2 ~ 3PCLKB	20 章
0008 862Ch	MTU3	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	20 章
0008 862Dh	MTU4	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	20 章
0008 8630h	MTU	タイマ割り込み間引き設定レジスタ	TITCR	8	8	2 ~ 3PCLKB	20 章
0008 8631h	MTU	タイマ割り込み間引き回数カウンタ	TITCNT	8	8	2 ~ 3PCLKB	20 章
0008 8632h	MTU	タイマバッファ転送設定レジスタ	TBTER	8	8	2 ~ 3PCLKB	20 章
0008 8634h	MTU	タイマデッドタイム許可レジスタ	TDER	8	8	2 ~ 3PCLKB	20 章
0008 8636h	MTU	タイマアウトプットレベルバッファレジスタ	TOLBR	8	8	2 ~ 3PCLKB	20 章
0008 8638h	MTU3	タイマバッファ動作転送モードレジスタ	TBTM	8	8	2 ~ 3PCLKB	20 章
0008 8639h	MTU4	タイマバッファ動作転送モードレジスタ	TBTM	8	8	2 ~ 3PCLKB	20 章

表5.1 I/O レジスタアドレステーブル (5/18)

アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット 数	アクセス サイズ	アクセスサイクル数	参照章
0008 8640h	MTU4	タイマA/D変換開始要求コントロールレジスタ	TADCR	16	16	2～3PCLKB	20章
0008 8644h	MTU4	タイマA/D変換開始要求周期設定レジスタA	TADCORA	16	16	2～3PCLKB	20章
0008 8646h	MTU4	タイマA/D変換開始要求周期設定レジスタB	TADCORB	16	16	2～3PCLKB	20章
0008 8648h	MTU4	タイマA/D変換開始要求周期設定バッファレジスタA	TADCOBRA	16	16	2～3PCLKB	20章
0008 864Ah	MTU4	タイマA/D変換開始要求周期設定バッファレジスタB	TADCOBRB	16	16	2～3PCLKB	20章
0008 8660h	MTU	タイマ波形コントロールレジスタ	TWCR	8	8、16	2～3PCLKB	20章
0008 8680h	MTU	タイマスタートレジスタ	TSTR	8	8、16	2～3PCLKB	20章
0008 8681h	MTU	タイマシングクロレジスタ	TSYR	8	8、16	2～3PCLKB	20章
0008 8684h	MTU	タイマリードライト許可レジスタ	TRWER	8	8、16	2～3PCLKB	20章
0008 8690h	MTU0	ノイズフィルタコントロールレジスタ	NFCR	8	8、16	2～3PCLKB	20章
0008 8691h	MTU1	ノイズフィルタコントロールレジスタ	NFCR	8	8、16	2～3PCLKB	20章
0008 8692h	MTU2	ノイズフィルタコントロールレジスタ	NFCR	8	8、16	2～3PCLKB	20章
0008 8693h	MTU3	ノイズフィルタコントロールレジスタ	NFCR	8	8、16	2～3PCLKB	20章
0008 8694h	MTU4	ノイズフィルタコントロールレジスタ	NFCR	8	8、16	2～3PCLKB	20章
0008 8695h	MTU5	ノイズフィルタコントロールレジスタ	NFCR	8	8、16	2～3PCLKB	20章
0008 8700h	MTU0	タイマコントロールレジスタ	TCR	8	8	2～3PCLKB	20章
0008 8701h	MTU0	タイマモードレジスタ	TMDR	8	8	2～3PCLKB	20章
0008 8702h	MTU0	タイマI/OコントロールレジスタH	TIORH	8	8	2～3PCLKB	20章
0008 8703h	MTU0	タイマI/OコントロールレジスタL	TIORL	8	8	2～3PCLKB	20章
0008 8704h	MTU0	タイマ割り込み許可レジスタ	TIER	8	8	2～3PCLKB	20章
0008 8705h	MTU0	タイマステータスレジスタ	TSR	8	8	2～3PCLKB	20章
0008 8706h	MTU0	タイマカウンタ	TCNT	16	16	2～3PCLKB	20章
0008 8708h	MTU0	タイマジェネラルレジスタA	TGRA	16	16	2～3PCLKB	20章
0008 870Ah	MTU0	タイマジェネラルレジスタB	TGRB	16	16	2～3PCLKB	20章
0008 870Ch	MTU0	タイマジェネラルレジスタC	TGRC	16	16	2～3PCLKB	20章
0008 870Eh	MTU0	タイマジェネラルレジスタD	TGRD	16	16	2～3PCLKB	20章
0008 8720h	MTU0	タイマジェネラルレジスタE	TGRE	16	16	2～3PCLKB	20章
0008 8722h	MTU0	タイマジェネラルレジスタF	TGRF	16	16	2～3PCLKB	20章
0008 8724h	MTU0	タイマ割り込み許可レジスタ2	TIER2	8	8	2～3PCLKB	20章
0008 8726h	MTU0	タイマバッファ動作転送モードレジスタ	TBTM	8	8	2～3PCLKB	20章
0008 8780h	MTU1	タイマコントロールレジスタ	TCR	8	8	2～3PCLKB	20章
0008 8781h	MTU1	タイマモードレジスタ	TMDR	8	8	2～3PCLKB	20章
0008 8782h	MTU1	タイマI/Oコントロールレジスタ	TIOR	8	8	2～3PCLKB	20章
0008 8784h	MTU1	タイマ割り込み許可レジスタ	TIER	8	8	2～3PCLKB	20章
0008 8785h	MTU1	タイマステータスレジスタ	TSR	8	8	2～3PCLKB	20章
0008 8786h	MTU1	タイマカウンタ	TCNT	16	16	2～3PCLKB	20章
0008 8788h	MTU1	タイマジェネラルレジスタA	TGRA	16	16	2～3PCLKB	20章
0008 878Ah	MTU1	タイマジェネラルレジスタB	TGRB	16	16	2～3PCLKB	20章
0008 8790h	MTU1	タイマインプットキャプチャコントロールレジスタ	TICCR	8	8	2～3PCLKB	20章
0008 8800h	MTU2	タイマコントロールレジスタ	TCR	8	8	2～3PCLKB	20章
0008 8801h	MTU2	タイマモードレジスタ	TMDR	8	8	2～3PCLKB	20章
0008 8802h	MTU2	タイマI/Oコントロールレジスタ	TIOR	8	8	2～3PCLKB	20章
0008 8804h	MTU2	タイマ割り込み許可レジスタ	TIER	8	8	2～3PCLKB	20章
0008 8805h	MTU2	タイマステータスレジスタ	TSR	8	8	2～3PCLKB	20章
0008 8806h	MTU2	タイマカウンタ	TCNT	16	16	2～3PCLKB	20章
0008 8808h	MTU2	タイマジェネラルレジスタA	TGRA	16	16	2～3PCLKB	20章
0008 880Ah	MTU2	タイマジェネラルレジスタB	TGRB	16	16	2～3PCLKB	20章
0008 8880h	MTU5	タイマカウンタU	TCNTU	16	16	2～3PCLKB	20章
0008 8882h	MTU5	タイマジェネラルレジスタU	TGRU	16	16	2～3PCLKB	20章
0008 8884h	MTU5	タイマコントロールレジスタU	TCRU	8	8	2～3PCLKB	20章
0008 8886h	MTU5	タイマI/OコントロールレジスタU	TIORU	8	8	2～3PCLKB	20章

表5.1 I/O レジスタアドレース一覧 (6/18)

アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット 数	アクセス サイズ	アクセスサイクル数	参照章
0008 8890h	MTU5	タイマカウンタV	TCNTV	16	16	2 ~ 3PCLKB	20 章
0008 8892h	MTU5	タイマジェネラルレジスタV	TGRV	16	16	2 ~ 3PCLKB	20 章
0008 8894h	MTU5	タイマコントロールレジスタV	TCRV	8	8	2 ~ 3PCLKB	20 章
0008 8896h	MTU5	タイマI/OコントロールレジスタV	TIORV	8	8	2 ~ 3PCLKB	20 章
0008 88A0h	MTU5	タイマカウンタW	TCNTW	16	16	2 ~ 3PCLKB	20 章
0008 88A2h	MTU5	タイマジェネラルレジスタW	TGRW	16	16	2 ~ 3PCLKB	20 章
0008 88A4h	MTU5	タイマコントロールレジスタW	TCRW	8	8	2 ~ 3PCLKB	20 章
0008 88A6h	MTU5	タイマI/OコントロールレジスタW	TIORW	8	8	2 ~ 3PCLKB	20 章
0008 88B2h	MTU5	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	20 章
0008 88B4h	MTU5	タイマスタートレジスタ	TSTR	8	8	2 ~ 3PCLKB	20 章
0008 88B6h	MTU5	タイマコンペアマッチクリアレジスタ	TCNTCMPCLR	8	8	2 ~ 3PCLKB	20 章
0008 8900h	POE	入力レベルコントロール/ステータスレジスタ1	ICSR1	16	8, 16	2 ~ 3PCLKB	21 章
0008 8902h	POE	出力レベルコントロール/ステータスレジスタ1	OCSR1	16	8, 16	2 ~ 3PCLKB	21 章
0008 8908h	POE	入力レベルコントロール/ステータスレジスタ2	ICSR2	16	8, 16	2 ~ 3PCLKB	21 章
0008 890Ah	POE	ソフトウェアポートアウトプットイネーブルレジスタ	SPOER	8	8	2 ~ 3PCLKB	21 章
0008 890Bh	POE	ポートアウトプットイネーブルコントロールレジスタ1	POECR1	8	8	2 ~ 3PCLKB	21 章
0008 890Ch	POE	ポートアウトプットイネーブルコントロールレジスタ2	POECR2	8	8	2 ~ 3PCLKB	21 章
0008 890Eh	POE	入力レベルコントロール/ステータスレジスタ3	ICSR3	16	8, 16	2 ~ 3PCLKB	21 章
0008 9000h	S12AD	A/Dコントロールレジスタ	ADCSR	16	16	2 ~ 3PCLKB	33 章
0008 9004h	S12AD	A/Dチャネル選択レジスタA0	ADANSA0	16	16	2 ~ 3PCLKB	33 章
0008 9006h	S12AD	A/Dチャネル選択レジスタA1	ADANSA1	16	16	2 ~ 3PCLKB	33 章
0008 9008h	S12AD	A/D変換値加算/平均機能チャネル選択レジスタ0	ADADS0	16	16	2 ~ 3PCLKB	33 章
0008 900Ah	S12AD	A/D変換値加算/平均機能チャネル選択レジスタ1	ADADS1	16	16	2 ~ 3PCLKB	33 章
0008 900Ch	S12AD	A/D変換値加算/平均回数選択レジスタ	ADADC	8	8	2 ~ 3PCLKB	33 章
0008 900Eh	S12AD	A/Dコントロール拡張レジスタ	ADCER	16	16	2 ~ 3PCLKB	33 章
0008 9010h	S12AD	A/D開始トリガ選択レジスタ	ADSTRGR	16	16	2 ~ 3PCLKB	33 章
0008 9012h	S12AD	A/D変換拡張入力コントロールレジスタ	ADEXICR	16	16	2 ~ 3PCLKB	33 章
0008 9014h	S12AD	A/Dチャネル選択レジスタB0	ADANSB0	16	16	2 ~ 3PCLKB	33 章
0008 9016h	S12AD	A/Dチャネル選択レジスタB1	ADANSB1	16	16	2 ~ 3PCLKB	33 章
0008 9018h	S12AD	A/Dデータ二重化レジスタ	ADDBLDR	16	16	2 ~ 3PCLKB	33 章
0008 901Ah	S12AD	A/D温度センサデータレジスタ	ADTSDR	16	16	2 ~ 3PCLKB	33 章
0008 901Ch	S12AD	A/D内部基準電圧データレジスタ	ADOCDR	16	16	2 ~ 3PCLKB	33 章
0008 901Eh	S12AD	A/D自己診断データレジスタ	ADRД	16	16	2 ~ 3PCLKB	33 章
0008 9020h	S12AD	A/Dデータレジスタ0	ADDR0	16	16	2 ~ 3PCLKB	33 章
0008 9022h	S12AD	A/Dデータレジスタ1	ADDR1	16	16	2 ~ 3PCLKB	33 章
0008 9024h	S12AD	A/Dデータレジスタ2	ADDR2	16	16	2 ~ 3PCLKB	33 章
0008 9026h	S12AD	A/Dデータレジスタ3	ADDR3	16	16	2 ~ 3PCLKB	33 章
0008 9028h	S12AD	A/Dデータレジスタ4	ADDR4	16	16	2 ~ 3PCLKB	33 章
0008 902Ah	S12AD	A/Dデータレジスタ5	ADDR5	16	16	2 ~ 3PCLKB	33 章
0008 902Ch	S12AD	A/Dデータレジスタ6	ADDR6	16	16	2 ~ 3PCLKB	33 章
0008 902Eh	S12AD	A/Dデータレジスタ7	ADDR7	16	16	2 ~ 3PCLKB	33 章
0008 9040h	S12AD	A/Dデータレジスタ16	ADDR16	16	16	2 ~ 3PCLKB	33 章
0008 9042h	S12AD	A/Dデータレジスタ17	ADDR17	16	16	2 ~ 3PCLKB	33 章
0008 9044h	S12AD	A/Dデータレジスタ18	ADDR18	16	16	2 ~ 3PCLKB	33 章
0008 9046h	S12AD	A/Dデータレジスタ19	ADDR19	16	16	2 ~ 3PCLKB	33 章
0008 9048h	S12AD	A/Dデータレジスタ20	ADDR20	16	16	2 ~ 3PCLKB	33 章
0008 904Ah	S12AD	A/Dデータレジスタ21	ADDR21	16	16	2 ~ 3PCLKB	33 章
0008 904Ch	S12AD	A/Dデータレジスタ22	ADDR22	16	16	2 ~ 3PCLKB	33 章
0008 904Eh	S12AD	A/Dデータレジスタ23	ADDR23	16	16	2 ~ 3PCLKB	33 章
0008 9050h	S12AD	A/Dデータレジスタ24	ADDR24	16	16	2 ~ 3PCLKB	33 章
0008 9052h	S12AD	A/Dデータレジスタ25	ADDR25	16	16	2 ~ 3PCLKB	33 章

表5.1 I/O レジスタアドレステーブル (7/18)

アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット 数	アクセス サイズ	アクセスサイクル数	参照章
0008 9054h	S12AD	A/Dデータレジスタ26	ADDR26	16	16	2～3PCLKB	33章
0008 9056h	S12AD	A/Dデータレジスタ27	ADDR27	16	16	2～3PCLKB	33章
0008 9058h	S12AD	A/Dデータレジスタ28	ADDR28	16	16	2～3PCLKB	33章
0008 905Ah	S12AD	A/Dデータレジスタ29	ADDR29	16	16	2～3PCLKB	33章
0008 905Ch	S12AD	A/Dデータレジスタ30	ADDR30	16	16	2～3PCLKB	33章
0008 905Eh	S12AD	A/Dデータレジスタ31	ADDR31	16	16	2～3PCLKB	33章
0008 907Ah	S12AD	A/D断線検出コントロールレジスタ	ADDISCR	8	8	2～3PCLKB	33章
0008 907Dh	S12AD	A/Dイベントリンクコントロールレジスタ	ADELCCR	8	8	2～3PCLKB	33章
0008 9080h	S12AD	A/Dグループスキャン優先コントロールレジスタ	ADGSPCR	16	16	2～3PCLKB	33章
0008 908Ah	S12AD	A/D高電位/低電位基準電圧コントロールレジスタ	ADHVREFCNT	8	8	2～3PCLKB	33章
0008 908Ch	S12AD	A/Dコンペア機能ウンドウA/Bステータスモニタレジスタ	ADWINMON	8	8	2～3PCLKB	33章
0008 9090h	S12AD	A/Dコンペア機能コントロールレジスタ	ADCMPPCR	16	16	2～3PCLKB	33章
0008 9092h	S12AD	A/Dコンペア機能ウンドウA拡張入力選択レジスタ	ADCMPANSER	8	8	2～3PCLKB	33章
0008 9093h	S12AD	A/Dコンペア機能ウンドウA拡張入力比較条件設定レジスタ	ADCMLPER	8	8	2～3PCLKB	33章
0008 9094h	S12AD	A/Dコンペア機能ウンドウAチャネル選択レジスタ0	ADCMPANSR0	16	16	2～3PCLKB	33章
0008 9096h	S12AD	A/Dコンペア機能ウンドウAチャネル選択レジスタ1	ADCMPANSR1	16	16	2～3PCLKB	33章
0008 9098h	S12AD	A/Dコンペア機能ウンドウA比較条件設定レジスタ0	ADCMLPR0	16	16	2～3PCLKB	33章
0008 909Ah	S12AD	A/Dコンペア機能ウンドウA比較条件設定レジスタ1	ADCMLPR1	16	16	2～3PCLKB	33章
0008 909Ch	S12AD	A/Dコンペア機能ウンドウA下位側レベル設定レジスタ	ADCMPDR0	16	16	2～3PCLKB	33章
0008 909Eh	S12AD	A/Dコンペア機能ウンドウA上位側レベル設定レジスタ	ADCMPDR1	16	16	2～3PCLKB	33章
0008 90A0h	S12AD	A/Dコンペア機能ウンドウAチャネルステータスレジスタ0	ADCMPSR0	16	16	2～3PCLKB	33章
0008 90A2h	S12AD	A/Dコンペア機能ウンドウAチャネルステータスレジスタ1	ADCMPSR1	16	16	2～3PCLKB	33章
0008 90A4h	S12AD	A/Dコンペア機能ウンドウA拡張入力チャネルステータスレジスタ	ADCMPSER	8	8	2～3PCLKB	33章
0008 90A6h	S12AD	A/Dコンペア機能ウンドウBチャネル選択レジスタ	ADCMPBNSR	8	8	2～3PCLKB	33章
0008 90A8h	S12AD	A/Dコンペア機能ウンドウB下位側レベル設定レジスタ	ADWINLLB	16	16	2～3PCLKB	33章
0008 90AAh	S12AD	A/Dコンペア機能ウンドウB上位側レベル設定レジスタ	ADWINULB	16	16	2～3PCLKB	33章
0008 90ACh	S12AD	A/Dコンペア機能ウンドウBチャネルステータスレジスタ	ADCMPBSR	8	8	2～3PCLKB	33章
0008 90B0h	S12AD	A/Dデータ格納バッファレジスタ0	ABUF0	16	16	2～3PCLKB	33章
0008 90B2h	S12AD	A/Dデータ格納バッファレジスタ1	ABUF1	16	16	2～3PCLKB	33章
0008 90B4h	S12AD	A/Dデータ格納バッファレジスタ2	ABUF2	16	16	2～3PCLKB	33章
0008 90B6h	S12AD	A/Dデータ格納バッファレジスタ3	ABUF3	16	16	2～3PCLKB	33章
0008 90B8h	S12AD	A/Dデータ格納バッファレジスタ4	ABUF4	16	16	2～3PCLKB	33章
0008 90BAh	S12AD	A/Dデータ格納バッファレジスタ5	ABUF5	16	16	2～3PCLKB	33章
0008 90BCh	S12AD	A/Dデータ格納バッファレジスタ6	ABUF6	16	16	2～3PCLKB	33章
0008 90BEh	S12AD	A/Dデータ格納バッファレジスタ7	ABUF7	16	16	2～3PCLKB	33章
0008 90C0h	S12AD	A/Dデータ格納バッファレジスタ8	ABUF8	16	16	2～3PCLKB	33章
0008 90C2h	S12AD	A/Dデータ格納バッファレジスタ9	ABUF9	16	16	2～3PCLKB	33章
0008 90C4h	S12AD	A/Dデータ格納バッファレジスタ10	ABUF10	16	16	2～3PCLKB	33章
0008 90C6h	S12AD	A/Dデータ格納バッファレジスタ11	ABUF11	16	16	2～3PCLKB	33章
0008 90C8h	S12AD	A/Dデータ格納バッファレジスタ12	ABUF12	16	16	2～3PCLKB	33章
0008 90CAh	S12AD	A/Dデータ格納バッファレジスタ13	ABUF13	16	16	2～3PCLKB	33章
0008 90CCh	S12AD	A/Dデータ格納バッファレジスタ14	ABUF14	16	16	2～3PCLKB	33章
0008 90CEh	S12AD	A/Dデータ格納バッファレジスタ15	ABUF15	16	16	2～3PCLKB	33章
0008 90D0h	S12AD	A/Dデータ格納バッファイネーブルレジスタ	ABUFEN	8	8	2～3PCLKB	33章
0008 90D2h	S12AD	A/Dデータ格納バッファポインタレジスタ	ABUFPTR	8	8	2～3PCLKB	33章
0008 90DDh	S12AD	A/DサンプリングステートレジスタL	ADSSTRL	8	8	2～3PCLKB	33章
0008 90DEh	S12AD	A/DサンプリングステートレジスタT	ADSSTRT	8	8	2～3PCLKB	33章
0008 90DFh	S12AD	A/DサンプリングステートレジスタO	ADSSTRO	8	8	2～3PCLKB	33章
0008 90E0h	S12AD	A/Dサンプリングステートレジスタ0	ADSSTR0	8	8	2～3PCLKB	33章
0008 90E1h	S12AD	A/Dサンプリングステートレジスタ1	ADSSTR1	8	8	2～3PCLKB	33章
0008 90E2h	S12AD	A/Dサンプリングステートレジスタ2	ADSSTR2	8	8	2～3PCLKB	33章

表5.1 I/O レジスタアドレステーブル (8/18)

アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット 数	アクセス サイズ	アクセスサイクル数	参照章
0008 90E3h	S12AD	A/Dサンプリングステートレジスタ3	ADSSTR3	8	8	2～3PCLKB	33章
0008 90E4h	S12AD	A/Dサンプリングステートレジスタ4	ADSSTR4	8	8	2～3PCLKB	33章
0008 90E5h	S12AD	A/Dサンプリングステートレジスタ5	ADSSTR5	8	8	2～3PCLKB	33章
0008 90E6h	S12AD	A/Dサンプリングステートレジスタ6	ADSSTR6	8	8	2～3PCLKB	33章
0008 90E7h	S12AD	A/Dサンプリングステートレジスタ7	ADSSTR7	8	8	2～3PCLKB	33章
0008 A000h	SCI0	シリアルモードレジスタ	SMR	8	8	2～3PCLKB	27章
0008 A001h	SCI0	ビットレートレジスタ	BRR	8	8	2～3PCLKB	27章
0008 A002h	SCI0	シリアルコントロールレジスタ	SCR	8	8	2～3PCLKB	27章
0008 A003h	SCI0	トランスマッチデータレジスタ	TDR	8	8	2～3PCLKB	27章
0008 A004h	SCI0	シリアルステータスレジスタ	SSR	8	8	2～3PCLKB	27章
0008 A005h	SCI0	レシーブデータレジスタ	RDR	8	8	2～3PCLKB	27章
0008 A006h	SMCI0	スマートカードモードレジスタ	SCMR	8	8	2～3PCLKB	27章
0008 A007h	SCI0	シリアル拡張モードレジスタ	SEMR	8	8	2～3PCLKB	27章
0008 A008h	SCI0	ノイズフィルタ設定レジスタ	SNFR	8	8	2～3PCLKB	27章
0008 A009h	SCI0	I ² Cモードレジスタ1	SIMR1	8	8	2～3PCLKB	27章
0008 A00Ah	SCI0	I ² Cモードレジスタ2	SIMR2	8	8	2～3PCLKB	27章
0008 A00Bh	SCI0	I ² Cモードレジスタ3	SIMR3	8	8	2～3PCLKB	27章
0008 A00Ch	SCI0	I ² Cステータスレジスタ	SISR	8	8	2～3PCLKB	27章
0008 A00Dh	SCI0	SPIモードレジスタ	SPMR	8	8	2～3PCLKB	27章
0008 A00Eh	SCI0	トランスマッチデータレジスタHL	TDRHL	16	16	2～3PCLKB	27章
0008 A00Eh	SCI0	トランスマッチデータレジスタH	TDRH	8	8	2～3PCLKB	27章
0008 A00Fh	SCI0	トランスマッチデータレジスタL	TDRL	8	8	2～3PCLKB	27章
0008 A010h	SCI0	レシーブデータレジスタHL	RDRHL	16	16	2～3PCLKB	27章
0008 A010h	SCI0	レシーブデータレジスタH	RDRH	8	8	2～3PCLKB	27章
0008 A011h	SCI0	レシーブデータレジスタL	RDRL	8	8	2～3PCLKB	27章
0008 A012h	SCI0	モジュレーションデューティレジスタ	MDDR	8	8	2～3PCLKB	27章
0008 A020h	SCI1	シリアルモードレジスタ	SMR	8	8	2～3PCLKB	27章
0008 A021h	SCI1	ビットレートレジスタ	BRR	8	8	2～3PCLKB	27章
0008 A022h	SCI1	シリアルコントロールレジスタ	SCR	8	8	2～3PCLKB	27章
0008 A023h	SCI1	トランスマッチデータレジスタ	TDR	8	8	2～3PCLKB	27章
0008 A024h	SCI1	シリアルステータスレジスタ	SSR	8	8	2～3PCLKB	27章
0008 A025h	SCI1	レシーブデータレジスタ	RDR	8	8	2～3PCLKB	27章
0008 A026h	SMCI1	スマートカードモードレジスタ	SCMR	8	8	2～3PCLKB	27章
0008 A027h	SCI1	シリアル拡張モードレジスタ	SEMR	8	8	2～3PCLKB	27章
0008 A028h	SCI1	ノイズフィルタ設定レジスタ	SNFR	8	8	2～3PCLKB	27章
0008 A029h	SCI1	I ² Cモードレジスタ1	SIMR1	8	8	2～3PCLKB	27章
0008 A02Ah	SCI1	I ² Cモードレジスタ2	SIMR2	8	8	2～3PCLKB	27章
0008 A02Bh	SCI1	I ² Cモードレジスタ3	SIMR3	8	8	2～3PCLKB	27章
0008 A02Ch	SCI1	I ² Cステータスレジスタ	SISR	8	8	2～3PCLKB	27章
0008 A02Dh	SCI1	SPIモードレジスタ	SPMR	8	8	2～3PCLKB	27章
0008 A02Eh	SCI1	トランスマッチデータレジスタHL	TDRHL	16	16	2～3PCLKB	27章
0008 A02Eh	SCI1	トランスマッチデータレジスタH	TDRH	8	8	2～3PCLKB	27章
0008 A02Fh	SCI1	トランスマッチデータレジスタL	TDRL	8	8	2～3PCLKB	27章
0008 A030h	SCI1	レシーブデータレジスタHL	RDRHL	16	16	2～3PCLKB	27章
0008 A030h	SCI1	レシーブデータレジスタH	RDRH	8	8	2～3PCLKB	27章
0008 A031h	SCI1	レシーブデータレジスタL	RDRL	8	8	2～3PCLKB	27章
0008 A032h	SCI1	モジュレーションデューティレジスタ	MDDR	8	8	2～3PCLKB	27章
0008 A0A0h	SCI5	シリアルモードレジスタ	SMR	8	8	2～3PCLKB	27章
0008 A0A1h	SCI5	ビットレートレジスタ	BRR	8	8	2～3PCLKB	27章
0008 A0A2h	SCI5	シリアルコントロールレジスタ	SCR	8	8	2～3PCLKB	27章
0008 A0A3h	SCI5	トランスマッチデータレジスタ	TDR	8	8	2～3PCLKB	27章

表5.1 I/O レジスタアドレース一覧 (9/18)

アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット 数	アクセス サイズ	アクセスサイクル数	参照章
0008 A0A4h	SCI5	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	27 章
0008 A0A5h	SCI5	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	27 章
0008 A0A6h	SMCI5	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	27 章
0008 A0A7h	SCI5	シリアル拡張モードレジスタ	SEMR	8	8	2 ~ 3PCLKB	27 章
0008 A0A8h	SCI5	ノイズフィルタ設定レジスタ	SNFR	8	8	2 ~ 3PCLKB	27 章
0008 A0A9h	SCI5	I ² C モードレジスタ1	SIMR1	8	8	2 ~ 3PCLKB	27 章
0008 A0AAh	SCI5	I ² C モードレジスタ2	SIMR2	8	8	2 ~ 3PCLKB	27 章
0008 A0Abh	SCI5	I ² C モードレジスタ3	SIMR3	8	8	2 ~ 3PCLKB	27 章
0008 A0ACh	SCI5	I ² C ステータスレジスタ	SISR	8	8	2 ~ 3PCLKB	27 章
0008 A0ADh	SCI5	SPI モードレジスタ	SPMR	8	8	2 ~ 3PCLKB	27 章
0008 A0AEh	SCI5	トランスマットデータレジスタ HL	TDRHL	16	16	2 ~ 3PCLKB	27 章
0008 A0AEh	SCI5	トランスマットデータレジスタ H	TDRH	8	8	2 ~ 3PCLKB	27 章
0008 A0AFh	SCI5	トランスマットデータレジスタ L	TDRL	8	8	2 ~ 3PCLKB	27 章
0008 A0B0h	SCI5	レシーブデータレジスタ HL	RDRHL	16	16	2 ~ 3PCLKB	27 章
0008 A0B0h	SCI5	レシーブデータレジスタ H	RDRH	8	8	2 ~ 3PCLKB	27 章
0008 A0B1h	SCI5	レシーブデータレジスタ L	RDRL	8	8	2 ~ 3PCLKB	27 章
0008 A0B2h	SCI5	モジュレーションデューティレジスタ	MDDR	8	8	2 ~ 3PCLKB	27 章
0008 A0C0h	SCI6	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	27 章
0008 A0C1h	SCI6	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	27 章
0008 A0C2h	SCI6	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	27 章
0008 A0C3h	SCI6	トランスマットデータレジスタ	TDR	8	8	2 ~ 3PCLKB	27 章
0008 A0C4h	SCI6	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	27 章
0008 A0C5h	SCI6	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	27 章
0008 A0C6h	SMCI6	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	27 章
0008 A0C7h	SCI6	シリアル拡張モードレジスタ	SEMR	8	8	2 ~ 3PCLKB	27 章
0008 A0C8h	SCI6	ノイズフィルタ設定レジスタ	SNFR	8	8	2 ~ 3PCLKB	27 章
0008 A0C9h	SCI6	I ² C モードレジスタ1	SIMR1	8	8	2 ~ 3PCLKB	27 章
0008 A0CAh	SCI6	I ² C モードレジスタ2	SIMR2	8	8	2 ~ 3PCLKB	27 章
0008 A0CBh	SCI6	I ² C モードレジスタ3	SIMR3	8	8	2 ~ 3PCLKB	27 章
0008 A0CCh	SCI6	I ² C ステータスレジスタ	SISR	8	8	2 ~ 3PCLKB	27 章
0008 A0CDh	SCI6	SPI モードレジスタ	SPMR	8	8	2 ~ 3PCLKB	27 章
0008 A0CEh	SCI6	トランスマットデータレジスタ HL	TDRHL	16	16	2 ~ 3PCLKB	27 章
0008 A0CEh	SCI6	トランスマットデータレジスタ H	TDRH	8	8	2 ~ 3PCLKB	27 章
0008 A0CFh	SCI6	トランスマットデータレジスタ L	TDRL	8	8	2 ~ 3PCLKB	27 章
0008 A0D0h	SCI6	レシーブデータレジスタ HL	RDRHL	16	16	2 ~ 3PCLKB	27 章
0008 A0D0h	SCI6	レシーブデータレジスタ H	RDRH	8	8	2 ~ 3PCLKB	27 章
0008 A0D1h	SCI6	レシーブデータレジスタ L	RDRL	8	8	2 ~ 3PCLKB	27 章
0008 A0D2h	SCI6	モジュレーションデューティレジスタ	MDDR	8	8	2 ~ 3PCLKB	27 章
0008 A100h	SCI8	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	27 章
0008 A101h	SCI8	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	27 章
0008 A102h	SCI8	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	27 章
0008 A103h	SCI8	トランスマットデータレジスタ	TDR	8	8	2 ~ 3PCLKB	27 章
0008 A104h	SCI8	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	27 章
0008 A105h	SCI8	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	27 章
0008 A106h	SMCI8	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	27 章
0008 A107h	SCI8	シリアル拡張モードレジスタ	SEMR	8	8	2 ~ 3PCLKB	27 章
0008 A108h	SCI8	ノイズフィルタ設定レジスタ	SNFR	8	8	2 ~ 3PCLKB	27 章
0008 A109h	SCI8	I ² C モードレジスタ1	SIMR1	8	8	2 ~ 3PCLKB	27 章
0008 A10Ah	SCI8	I ² C モードレジスタ2	SIMR2	8	8	2 ~ 3PCLKB	27 章
0008 A10Bh	SCI8	I ² C モードレジスタ3	SIMR3	8	8	2 ~ 3PCLKB	27 章
0008 A10Ch	SCI8	I ² C ステータスレジスタ	SISR	8	8	2 ~ 3PCLKB	27 章

表5.1 I/O レジスタアドレース一覧 (10/18)

アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット 数	アクセス サイズ	アクセスサイクル数	参照章
0008 A10Dh	SCI8	SPIモードレジスタ	SPMR	8	8	2 ~ 3PCLKB	27 章
0008 A10Eh	SCI8	トランスマットデータレジスタ HL	TDRHL	16	16	2 ~ 3PCLKB	27 章
0008 A10Eh	SCI8	トランスマットデータレジスタ H	TDRH	8	8	2 ~ 3PCLKB	27 章
0008 A10Fh	SCI8	トランスマットデータレジスタ L	TDRL	8	8	2 ~ 3PCLKB	27 章
0008 A110h	SCI8	レシーブデータレジスタ HL	RDRHL	16	16	2 ~ 3PCLKB	27 章
0008 A110h	SCI8	レシーブデータレジスタ H	RDRH	8	8	2 ~ 3PCLKB	27 章
0008 A111h	SCI8	レシーブデータレジスタ L	RDRL	8	8	2 ~ 3PCLKB	27 章
0008 A112h	SCI8	モジュレーションデューティレジスタ	MDDR	8	8	2 ~ 3PCLKB	27 章
0008 A120h	SCI9	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	27 章
0008 A121h	SCI9	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	27 章
0008 A122h	SCI9	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	27 章
0008 A123h	SCI9	トランスマットデータレジスタ	TDR	8	8	2 ~ 3PCLKB	27 章
0008 A124h	SCI9	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	27 章
0008 A125h	SCI9	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	27 章
0008 A126h	SMCI9	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	27 章
0008 A127h	SCI9	シリアル拡張モードレジスタ	SEMR	8	8	2 ~ 3PCLKB	27 章
0008 A128h	SCI9	ノイズフィルタ設定レジスタ	SNFR	8	8	2 ~ 3PCLKB	27 章
0008 A129h	SCI9	I ² Cモードレジスタ 1	SIMR1	8	8	2 ~ 3PCLKB	27 章
0008 A12Ah	SCI9	I ² Cモードレジスタ 2	SIMR2	8	8	2 ~ 3PCLKB	27 章
0008 A12Bh	SCI9	I ² Cモードレジスタ 3	SIMR3	8	8	2 ~ 3PCLKB	27 章
0008 A12Ch	SCI9	I ² Cステータスレジスタ	SISR	8	8	2 ~ 3PCLKB	27 章
0008 A12Dh	SCI9	SPIモードレジスタ	SPMR	8	8	2 ~ 3PCLKB	27 章
0008 A12Eh	SCI9	トランスマットデータレジスタ HL	TDRHL	16	16	2 ~ 3PCLKB	27 章
0008 A12Eh	SCI9	トランスマットデータレジスタ H	TDRH	8	8	2 ~ 3PCLKB	27 章
0008 A12Fh	SCI9	トランスマットデータレジスタ L	TDRL	8	8	2 ~ 3PCLKB	27 章
0008 A130h	SCI9	レシーブデータレジスタ HL	RDRHL	16	16	2 ~ 3PCLKB	27 章
0008 A130h	SCI9	レシーブデータレジスタ H	RDRH	8	8	2 ~ 3PCLKB	27 章
0008 A131h	SCI9	レシーブデータレジスタ L	RDRL	8	8	2 ~ 3PCLKB	27 章
0008 A132h	SCI9	モジュレーションデューティレジスタ	MDDR	8	8	2 ~ 3PCLKB	27 章
0008 B000h	CAC	CACコントロールレジスタ 0	CACR0	8	8	2 ~ 3PCLKB	10 章
0008 B001h	CAC	CACコントロールレジスタ 1	CACR1	8	8	2 ~ 3PCLKB	10 章
0008 B002h	CAC	CACコントロールレジスタ 2	CACR2	8	8	2 ~ 3PCLKB	10 章
0008 B003h	CAC	CAC割り込み要求許可レジスタ	CAICR	8	8	2 ~ 3PCLKB	10 章
0008 B004h	CAC	CACステータスレジスタ	CASTR	8	8	2 ~ 3PCLKB	10 章
0008 B006h	CAC	CAC上限値設定レジスタ	CAULVR	16	16	2 ~ 3PCLKB	10 章
0008 B008h	CAC	CAC下限値設定レジスタ	CALLVR	16	16	2 ~ 3PCLKB	10 章
0008 B00Ah	CAC	CACカウンタバッファレジスタ	CACNTBR	16	16	2 ~ 3PCLKB	10 章
0008 B080h	DOC	DOCコントロールレジスタ	DOCR	8	8	2 ~ 3PCLKB	37 章
0008 B082h	DOC	DOCデータインプットレジスタ	DODIR	16	16	2 ~ 3PCLKB	37 章
0008 B084h	DOC	DOCデータセッティングレジスタ	DODSR	16	16	2 ~ 3PCLKB	37 章
0008 B100h	ELC	イベントリンクコントロールレジスタ	ELCR	8	8	2 ~ 3PCLKB	37 章
0008 B102h	ELC	イベントリンク設定レジスタ 1	ELSR1	8	8	2 ~ 3PCLKB	17 章
0008 B103h	ELC	イベントリンク設定レジスタ 2	ELSR2	8	8	2 ~ 3PCLKB	17 章
0008 B104h	ELC	イベントリンク設定レジスタ 3	ELSR3	8	8	2 ~ 3PCLKB	17 章
0008 B105h	ELC	イベントリンク設定レジスタ 4	ELSR4	8	8	2 ~ 3PCLKB	17 章
0008 B108h	ELC	イベントリンク設定レジスタ 7	ELSR7	8	8	2 ~ 3PCLKB	17 章
0008 B109h	ELC	イベントリンク設定レジスタ 8	ELSR8	8	8	2 ~ 3PCLKB	17 章
0008 B10Bh	ELC	イベントリンク設定レジスタ 10	ELSR10	8	8	2 ~ 3PCLKB	17 章
0008 B10Dh	ELC	イベントリンク設定レジスタ 12	ELSR12	8	8	2 ~ 3PCLKB	17 章
0008 B10Fh	ELC	イベントリンク設定レジスタ 14	ELSR14	8	8	2 ~ 3PCLKB	17 章
0008 B110h	ELC	イベントリンク設定レジスタ 15	ELSR15	8	8	2 ~ 3PCLKB	17 章

表5.1 I/O レジスタアドレース一覧 (11/18)

アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット 数	アクセス サイズ	アクセスサイクル数	参照章
0008 B111h	ELC	イベントリンク設定レジスタ 16	ELSR16	8	8	2 ~ 3PCLKB	17 章
0008 B113h	ELC	イベントリンク設定レジスタ 18	ELSR18	8	8	2 ~ 3PCLKB	17 章
0008 B115h	ELC	イベントリンク設定レジスタ 20	ELSR20	8	8	2 ~ 3PCLKB	17 章
0008 B117h	ELC	イベントリンク設定レジスタ 22	ELSR22	8	8	2 ~ 3PCLKB	17 章
0008 B119h	ELC	イベントリンク設定レジスタ 24	ELSR24	8	8	2 ~ 3PCLKB	17 章
0008 B11Ah	ELC	イベントリンク設定レジスタ 25	ELSR25	8	8	2 ~ 3PCLKB	17 章
0008 B11Fh	ELC	イベントリンクオプション設定レジスタ A	ELOPA	8	8	2 ~ 3PCLKB	17 章
0008 B120h	ELC	イベントリンクオプション設定レジスタ B	ELOPB	8	8	2 ~ 3PCLKB	17 章
0008 B121h	ELC	イベントリンクオプション設定レジスタ C	ELOPC	8	8	2 ~ 3PCLKB	17 章
0008 B122h	ELC	イベントリンクオプション設定レジスタ D	ELOPD	8	8	2 ~ 3PCLKB	17 章
0008 B123h	ELC	ポートグループ指定レジスタ 1	PGR1	8	8	2 ~ 3PCLKB	17 章
0008 B125h	ELC	ポートグループコントロールレジスタ 1	PGC1	8	8	2 ~ 3PCLKB	17 章
0008 B127h	ELC	ポートバッファレジスタ 1	PDBF1	8	8	2 ~ 3PCLKB	17 章
0008 B129h	ELC	イベント接続ポート指定レジスタ 0	PEL0	8	8	2 ~ 3PCLKB	17 章
0008 B12Ah	ELC	イベント接続ポート指定レジスタ 1	PEL1	8	8	2 ~ 3PCLKB	17 章
0008 B12Dh	ELC	イベントリンクソフトウェイイベント発生レジスタ	ELSEGR	8	8	2 ~ 3PCLKB	17 章
0008 B300h	SCI12	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	27 章
0008 B301h	SCI12	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	27 章
0008 B302h	SCI12	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	27 章
0008 B303h	SCI12	トランスマッチデータレジスタ	TDR	8	8	2 ~ 3PCLKB	27 章
0008 B304h	SCI12	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	27 章
0008 B305h	SCI12	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	27 章
0008 B306h	SMCI12	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	27 章
0008 B307h	SCI12	シリアル拡張モードレジスタ	SEMR	8	8	2 ~ 3PCLKB	27 章
0008 B308h	SCI12	ノイズフィルタ設定レジスタ	SNFR	8	8	2 ~ 3PCLKB	27 章
0008 B309h	SCI12	I ² Cモードレジスタ 1	SIMR1	8	8	2 ~ 3PCLKB	27 章
0008 B30Ah	SCI12	I ² Cモードレジスタ 2	SIMR2	8	8	2 ~ 3PCLKB	27 章
0008 B30Bh	SCI12	I ² Cモードレジスタ 3	SIMR3	8	8	2 ~ 3PCLKB	27 章
0008 B30Ch	SCI12	I ² Cステータスレジスタ	SISR	8	8	2 ~ 3PCLKB	27 章
0008 B30Dh	SCI12	SPIモードレジスタ	SPMR	8	8	2 ~ 3PCLKB	27 章
0008 B30Eh	SCI12	トランスマッチデータレジスタ HL	TDRHL	16	16	2 ~ 3PCLKB	27 章
0008 B30Eh	SCI12	トランスマッチデータレジスタ H	TDRH	8	8	2 ~ 3PCLKB	27 章
0008 B30Fh	SCI12	トランスマッチデータレジスタ L	TDRL	8	8	2 ~ 3PCLKB	27 章
0008 B310h	SCI12	レシーブデータレジスタ HL	RDRHL	16	16	2 ~ 3PCLKB	27 章
0008 B310h	SCI12	レシーブデータレジスタ H	RDRH	8	8	2 ~ 3PCLKB	27 章
0008 B311h	SCI12	レシーブデータレジスタ L	RDRL	8	8	2 ~ 3PCLKB	27 章
0008 B312h	SCI12	モジュレーションデューティレジスタ	MDDR	8	8	2 ~ 3PCLKB	27 章
0008 B320h	SCI12	拡張シリアルモード有効レジスタ	ESMER	8	8	2 ~ 3PCLKB	27 章
0008 B321h	SCI12	コントロールレジスタ 0	CR0	8	8	2 ~ 3PCLKB	27 章
0008 B322h	SCI12	コントロールレジスタ 1	CR1	8	8	2 ~ 3PCLKB	27 章
0008 B323h	SCI12	コントロールレジスタ 2	CR2	8	8	2 ~ 3PCLKB	27 章
0008 B324h	SCI12	コントロールレジスタ 3	CR3	8	8	2 ~ 3PCLKB	27 章
0008 B325h	SCI12	ポートコントロールレジスタ	PCR	8	8	2 ~ 3PCLKB	27 章
0008 B326h	SCI12	割り込みコントロールレジスタ	ICR	8	8	2 ~ 3PCLKB	27 章
0008 B327h	SCI12	ステータスレジスタ	STR	8	8	2 ~ 3PCLKB	27 章
0008 B328h	SCI12	ステータスクリアレジスタ	STCR	8	8	2 ~ 3PCLKB	27 章
0008 B329h	SCI12	Control Field 0 データレジスタ	CF0DR	8	8	2 ~ 3PCLKB	27 章
0008 B32Ah	SCI12	Control Field 0 コンペアイネーブルレジスタ	CF0CR	8	8	2 ~ 3PCLKB	27 章
0008 B32Bh	SCI12	Control Field 0 受信データレジスタ	CF0RR	8	8	2 ~ 3PCLKB	27 章
0008 B32Ch	SCI12	プライマリ Control Field 1 データレジスタ	PCF1DR	8	8	2 ~ 3PCLKB	27 章
0008 B32Dh	SCI12	セカンダリ Control Field 1 データレジスタ	SCF1DR	8	8	2 ~ 3PCLKB	27 章

表5.1 I/O レジスタアドレステーブル (12/18)

アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット 数	アクセス サイズ	アクセスサイクル数	参照章
0008 B32Eh	SCI12	Control Field 1コンペアイネーブルレジスタ	CF1CR	8	8	2 ~ 3PCLKB	27 章
0008 B32Fh	SCI12	Control Field 1受信データレジスタ	CF1RR	8	8	2 ~ 3PCLKB	27 章
0008 B330h	SCI12	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	27 章
0008 B331h	SCI12	タイマモードレジスタ	TMR	8	8	2 ~ 3PCLKB	27 章
0008 B332h	SCI12	タイマプリスケーラレジスタ	TPRE	8	8	2 ~ 3PCLKB	27 章
0008 B333h	SCI12	タイマカウントレジスタ	TCNT	8	8	2 ~ 3PCLKB	27 章
0008 C000h	PORT0	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	18 章
0008 C001h	PORT1	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	18 章
0008 C002h	PORT2	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	18 章
0008 C003h	PORT3	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	18 章
0008 C004h	PORT4	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	18 章
0008 C005h	PORT5	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	18 章
0008 C00Ah	PORTA	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	18 章
0008 C00Bh	PORTB	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	18 章
0008 C00Ch	PORTC	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	18 章
0008 C00Dh	PORTD	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	18 章
0008 C00Eh	PORTE	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	18 章
0008 C011h	PORTH	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	18 章
0008 C012h	PORTJ	ポート方向レジスタ	PDR	8	8	2 ~ 3PCLKB	18 章
0008 C020h	PORT0	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	18 章
0008 C021h	PORT1	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	18 章
0008 C022h	PORT2	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	18 章
0008 C023h	PORT3	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	18 章
0008 C024h	PORT4	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	18 章
0008 C025h	PORT5	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	18 章
0008 C02Ah	PORTA	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	18 章
0008 C02Bh	PORTB	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	18 章
0008 C02Ch	PORTC	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	18 章
0008 C02Dh	PORTD	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	18 章
0008 C02Eh	PORTE	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	18 章
0008 C031h	PORTH	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	18 章
0008 C032h	PORTJ	ポート出力データレジスタ	PODR	8	8	2 ~ 3PCLKB	18 章
0008 C040h	PORT0	ポート入力データレジスタ	PIDR	8	8	リード時 ; 3 ~ 4PCLKB ライト時 ; 2 ~ 3PCLKB	18 章
0008 C041h	PORT1	ポート入力データレジスタ	PIDR	8	8	リード時 ; 3 ~ 4PCLKB ライト時 ; 2 ~ 3PCLKB	18 章
0008 C042h	PORT2	ポート入力データレジスタ	PIDR	8	8	リード時 ; 3 ~ 4PCLKB ライト時 ; 2 ~ 3PCLKB	18 章
0008 C043h	PORT3	ポート入力データレジスタ	PIDR	8	8	リード時 ; 3 ~ 4PCLKB ライト時 ; 2 ~ 3PCLKB	18 章
0008 C044h	PORT4	ポート入力データレジスタ	PIDR	8	8	リード時 ; 3 ~ 4PCLKB ライト時 ; 2 ~ 3PCLKB	18 章
0008 C045h	PORT5	ポート入力データレジスタ	PIDR	8	8	リード時 ; 3 ~ 4PCLKB ライト時 ; 2 ~ 3PCLKB	18 章
0008 C04Ah	PORTA	ポート入力データレジスタ	PIDR	8	8	リード時 ; 3 ~ 4PCLKB ライト時 ; 2 ~ 3PCLKB	18 章
0008 C04Bh	PORTB	ポート入力データレジスタ	PIDR	8	8	リード時 ; 3 ~ 4PCLKB ライト時 ; 2 ~ 3PCLKB	18 章
0008 C04Ch	PORTC	ポート入力データレジスタ	PIDR	8	8	リード時 ; 3 ~ 4PCLKB ライト時 ; 2 ~ 3PCLKB	18 章
0008 C04Dh	PORTD	ポート入力データレジスタ	PIDR	8	8	リード時 ; 3 ~ 4PCLKB ライト時 ; 2 ~ 3PCLKB	18 章
0008 C04Eh	PORTE	ポート入力データレジスタ	PIDR	8	8	リード時 ; 3 ~ 4PCLKB ライト時 ; 2 ~ 3PCLKB	18 章
0008 C051h	PORTH	ポート入力データレジスタ	PIDR	8	8	リード時 ; 3 ~ 4PCLKB ライト時 ; 2 ~ 3PCLKB	18 章

表5.1 I/O レジスタアドレース一覧 (13/18)

アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット 数	アクセス サイズ	アクセスサイクル数	参照章
0008 C052h	PORTJ	ポート入力データレジスタ	PIDR	8	8	リード時 ; 3 ~ 4PCLKB ライト時 ; 2 ~ 3PCLKB	18章
0008 C060h	PORT0	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	18章
0008 C061h	PORT1	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	18章
0008 C062h	PORT2	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	18章
0008 C063h	PORT3	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	18章
0008 C064h	PORT4	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	18章
0008 C065h	PORT5	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	18章
0008 C06Ah	PORTA	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	18章
0008 C06Bh	PORTB	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	18章
0008 C06Ch	PORTC	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	18章
0008 C06Dh	PORTD	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	18章
0008 C06Eh	PORTE	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	18章
0008 C071h	PORTH	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	18章
0008 C072h	PORTJ	ポートモードレジスタ	PMR	8	8	2 ~ 3PCLKB	18章
0008 C082h	PORT1	オープンドレイン制御レジスタ0	ODR0	8	8	2 ~ 3PCLKB	18章
0008 C083h	PORT1	オープンドレイン制御レジスタ1	ODR1	8	8	2 ~ 3PCLKB	18章
0008 C084h	PORT2	オープンドレイン制御レジスタ0	ODR0	8	8	2 ~ 3PCLKB	18章
0008 C085h	PORT2	オープンドレイン制御レジスタ1	ODR1	8	8	2 ~ 3PCLKB	18章
0008 C086h	PORT3	オープンドレイン制御レジスタ0	ODR0	8	8	2 ~ 3PCLKB	18章
0008 C087h	PORT3	オープンドレイン制御レジスタ1	ODR1	8	8	2 ~ 3PCLKB	18章
0008 C094h	PORTA	オープンドレイン制御レジスタ0	ODR0	8	8	2 ~ 3PCLKB	18章
0008 C095h	PORTA	オープンドレイン制御レジスタ1	ODR1	8	8	2 ~ 3PCLKB	18章
0008 C096h	PORTB	オープンドレイン制御レジスタ0	ODR0	8	8	2 ~ 3PCLKB	18章
0008 C097h	PORTB	オープンドレイン制御レジスタ1	ODR1	8	8	2 ~ 3PCLKB	18章
0008 C098h	PORTC	オープンドレイン制御レジスタ0	ODR0	8	8	2 ~ 3PCLKB	18章
0008 C099h	PORTC	オープンドレイン制御レジスタ1	ODR1	8	8	2 ~ 3PCLKB	18章
0008 C09Ah	PORTD	オープンドレイン制御レジスタ0	ODR0	8	8	2 ~ 3PCLKB	18章
0008 C09Ch	PORTE	オープンドレイン制御レジスタ0	ODR0	8	8	2 ~ 3PCLKB	18章
0008 C0A4h	PORTJ	オープンドレイン制御レジスタ0	ODR0	8	8	2 ~ 3PCLKB	18章
0008 C0C0h	PORT0	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	18章
0008 C0C1h	PORT1	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	18章
0008 C0C2h	PORT2	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	18章
0008 C0C3h	PORT3	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	18章
0008 C0C4h	PORT4	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	18章
0008 C0C5h	PORT5	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	18章
0008 C0CAh	PORTA	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	18章
0008 C0CBh	PORTB	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	18章
0008 C0CCh	PORTC	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	18章
0008 C0CDh	PORTD	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	18章
0008 C0CEh	PORTE	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	18章
0008 C0D1h	PORTH	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	18章
0008 C0D2h	PORTJ	プルアップ制御レジスタ	PCR	8	8	2 ~ 3PCLKB	18章
0008 C0E1h	PORT1	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	18章
0008 C0E2h	PORT2	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	18章
0008 C0E3h	PORT3	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	18章
0008 C0E5h	PORT5	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	18章
0008 C0EAh	PORTA	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	18章
0008 C0EBh	PORTB	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	18章
0008 C0ECh	PORTC	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	18章
0008 C0EDh	PORTD	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	18章
0008 C0EEh	PORTE	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	18章

表5.1 I/O レジスタアドレステーブル (14/18)

アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット 数	アクセス サイズ	アクセスサイクル数	参照章
0008 C0F1h	PORTH	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	18章
0008 C0F2h	PORTJ	駆動能力制御レジスタ	DSCR	8	8	2 ~ 3PCLKB	18章
0008 C11Fh	MPC	書き込みプロテクトレジスタ	PWPR	8	8	2 ~ 3PCLKB	19章
0008 C120h	PORT	ポート切り替えレジスタB	PSRB	8	8	2 ~ 3PCLKB	18章
0008 C121h	PORT	ポート切り替えレジスタA	PSRA	8	8	2 ~ 3PCLKB	18章
0008 C143h	MPC	P03端子機能制御レジスタ	P03PFS	8	8	2 ~ 3PCLKB	19章
0008 C145h	MPC	P05端子機能制御レジスタ	P05PFS	8	8	2 ~ 3PCLKB	19章
0008 C147h	MPC	P07端子機能制御レジスタ	P07PFS	8	8	2 ~ 3PCLKB	19章
0008 C14Ah	MPC	P12端子機能制御レジスタ	P12PFS	8	8	2 ~ 3PCLKB	19章
0008 C14Bh	MPC	P13端子機能制御レジスタ	P13PFS	8	8	2 ~ 3PCLKB	19章
0008 C14Ch	MPC	P14端子機能制御レジスタ	P14PFS	8	8	2 ~ 3PCLKB	19章
0008 C14Dh	MPC	P15端子機能制御レジスタ	P15PFS	8	8	2 ~ 3PCLKB	19章
0008 C14Eh	MPC	P16端子機能制御レジスタ	P16PFS	8	8	2 ~ 3PCLKB	19章
0008 C14Fh	MPC	P17端子機能制御レジスタ	P17PFS	8	8	2 ~ 3PCLKB	19章
0008 C150h	MPC	P20端子機能制御レジスタ	P20PFS	8	8	2 ~ 3PCLKB	19章
0008 C151h	MPC	P21端子機能制御レジスタ	P21PFS	8	8	2 ~ 3PCLKB	19章
0008 C152h	MPC	P22端子機能制御レジスタ	P22PFS	8	8	2 ~ 3PCLKB	19章
0008 C153h	MPC	P23端子機能制御レジスタ	P23PFS	8	8	2 ~ 3PCLKB	19章
0008 C154h	MPC	P24端子機能制御レジスタ	P24PFS	8	8	2 ~ 3PCLKB	19章
0008 C155h	MPC	P25端子機能制御レジスタ	P25PFS	8	8	2 ~ 3PCLKB	19章
0008 C156h	MPC	P26端子機能制御レジスタ	P26PFS	8	8	2 ~ 3PCLKB	19章
0008 C157h	MPC	P27端子機能制御レジスタ	P27PFS	8	8	2 ~ 3PCLKB	19章
0008 C158h	MPC	P30端子機能制御レジスタ	P30PFS	8	8	2 ~ 3PCLKB	19章
0008 C159h	MPC	P31端子機能制御レジスタ	P31PFS	8	8	2 ~ 3PCLKB	19章
0008 C15Ah	MPC	P32端子機能制御レジスタ	P32PFS	8	8	2 ~ 3PCLKB	19章
0008 C15Bh	MPC	P33端子機能制御レジスタ	P33PFS	8	8	2 ~ 3PCLKB	19章
0008 C15Ch	MPC	P34端子機能制御レジスタ	P34PFS	8	8	2 ~ 3PCLKB	19章
0008 C160h	MPC	P40端子機能制御レジスタ	P40PFS	8	8	2 ~ 3PCLKB	19章
0008 C161h	MPC	P41端子機能制御レジスタ	P41PFS	8	8	2 ~ 3PCLKB	19章
0008 C162h	MPC	P42端子機能制御レジスタ	P42PFS	8	8	2 ~ 3PCLKB	19章
0008 C163h	MPC	P43端子機能制御レジスタ	P43PFS	8	8	2 ~ 3PCLKB	19章
0008 C164h	MPC	P44端子機能制御レジスタ	P44PFS	8	8	2 ~ 3PCLKB	19章
0008 C165h	MPC	P45端子機能制御レジスタ	P45PFS	8	8	2 ~ 3PCLKB	19章
0008 C166h	MPC	P46端子機能制御レジスタ	P46PFS	8	8	2 ~ 3PCLKB	19章
0008 C167h	MPC	P47端子機能制御レジスタ	P47PFS	8	8	2 ~ 3PCLKB	19章
0008 C169h	MPC	P51端子機能制御レジスタ	P51PFS	8	8	2 ~ 3PCLKB	19章
0008 C16Ah	MPC	P52端子機能制御レジスタ	P52PFS	8	8	2 ~ 3PCLKB	19章
0008 C16Ch	MPC	P54端子機能制御レジスタ	P54PFS	8	8	2 ~ 3PCLKB	19章
0008 C16Dh	MPC	P55端子機能制御レジスタ	P55PFS	8	8	2 ~ 3PCLKB	19章
0008 C190h	MPC	PA0端子機能制御レジスタ	PA0PFS	8	8	2 ~ 3PCLKB	19章
0008 C191h	MPC	PA1端子機能制御レジスタ	PA1PFS	8	8	2 ~ 3PCLKB	19章
0008 C192h	MPC	PA2端子機能制御レジスタ	PA2PFS	8	8	2 ~ 3PCLKB	19章
0008 C193h	MPC	PA3端子機能制御レジスタ	PA3PFS	8	8	2 ~ 3PCLKB	19章
0008 C194h	MPC	PA4端子機能制御レジスタ	PA4PFS	8	8	2 ~ 3PCLKB	19章
0008 C195h	MPC	PA5端子機能制御レジスタ	PA5PFS	8	8	2 ~ 3PCLKB	19章
0008 C196h	MPC	PA6端子機能制御レジスタ	PA6PFS	8	8	2 ~ 3PCLKB	19章
0008 C197h	MPC	PA7端子機能制御レジスタ	PA7PFS	8	8	2 ~ 3PCLKB	19章
0008 C198h	MPC	PB0端子機能制御レジスタ	PB0PFS	8	8	2 ~ 3PCLKB	19章
0008 C199h	MPC	PB1端子機能制御レジスタ	PB1PFS	8	8	2 ~ 3PCLKB	19章
0008 C19Ah	MPC	PB2端子機能制御レジスタ	PB2PFS	8	8	2 ~ 3PCLKB	19章
0008 C19Bh	MPC	PB3端子機能制御レジスタ	PB3PFS	8	8	2 ~ 3PCLKB	19章

表5.1 I/O レジスタアドレース一覧 (15/18)

アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット 数	アクセス サイズ	アクセスサイクル数	参照章
0008 C19Ch	MPC	PB4端子機能制御レジスタ	PB4PFS	8	8	2 ~ 3PCLKB	19章
0008 C19Dh	MPC	PB5端子機能制御レジスタ	PB5PFS	8	8	2 ~ 3PCLKB	19章
0008 C19Eh	MPC	PB6端子機能制御レジスタ	PB6PFS	8	8	2 ~ 3PCLKB	19章
0008 C19Fh	MPC	PB7端子機能制御レジスタ	PB7PFS	8	8	2 ~ 3PCLKB	19章
0008 C1A0h	MPC	PC0端子機能制御レジスタ	PC0PFS	8	8	2 ~ 3PCLKB	19章
0008 C1A1h	MPC	PC1端子機能制御レジスタ	PC1PFS	8	8	2 ~ 3PCLKB	19章
0008 C1A2h	MPC	PC2端子機能制御レジスタ	PC2PFS	8	8	2 ~ 3PCLKB	19章
0008 C1A3h	MPC	PC3端子機能制御レジスタ	PC3PFS	8	8	2 ~ 3PCLKB	19章
0008 C1A4h	MPC	PC4端子機能制御レジスタ	PC4PFS	8	8	2 ~ 3PCLKB	19章
0008 C1A5h	MPC	PC5端子機能制御レジスタ	PC5PFS	8	8	2 ~ 3PCLKB	19章
0008 C1A6h	MPC	PC6端子機能制御レジスタ	PC6PFS	8	8	2 ~ 3PCLKB	19章
0008 C1A7h	MPC	PC7端子機能制御レジスタ	PC7PFS	8	8	2 ~ 3PCLKB	19章
0008 C1A8h	MPC	PD0端子機能制御レジスタ	PD0PFS	8	8	2 ~ 3PCLKB	19章
0008 C1A9h	MPC	PD1端子機能制御レジスタ	PD1PFS	8	8	2 ~ 3PCLKB	19章
0008 C1AAh	MPC	PD2端子機能制御レジスタ	PD2PFS	8	8	2 ~ 3PCLKB	19章
0008 C1ABh	MPC	PD3端子機能制御レジスタ	PD3PFS	8	8	2 ~ 3PCLKB	19章
0008 C1ACh	MPC	PD4端子機能制御レジスタ	PD4PFS	8	8	2 ~ 3PCLKB	19章
0008 C1ADh	MPC	PD5端子機能制御レジスタ	PD5PFS	8	8	2 ~ 3PCLKB	19章
0008 C1AEh	MPC	PD6端子機能制御レジスタ	PD6PFS	8	8	2 ~ 3PCLKB	19章
0008 C1AFh	MPC	PD7端子機能制御レジスタ	PD7PFS	8	8	2 ~ 3PCLKB	19章
0008 C1B0h	MPC	PE0端子機能制御レジスタ	PE0PFS	8	8	2 ~ 3PCLKB	19章
0008 C1B1h	MPC	PE1端子機能制御レジスタ	PE1PFS	8	8	2 ~ 3PCLKB	19章
0008 C1B2h	MPC	PE2端子機能制御レジスタ	PE2PFS	8	8	2 ~ 3PCLKB	19章
0008 C1B3h	MPC	PE3端子機能制御レジスタ	PE3PFS	8	8	2 ~ 3PCLKB	19章
0008 C1B4h	MPC	PE4端子機能制御レジスタ	PE4PFS	8	8	2 ~ 3PCLKB	19章
0008 C1B5h	MPC	PE5端子機能制御レジスタ	PE5PFS	8	8	2 ~ 3PCLKB	19章
0008 C1B6h	MPC	PE6端子機能制御レジスタ	PE6PFS	8	8	2 ~ 3PCLKB	19章
0008 C1B7h	MPC	PE7端子機能制御レジスタ	PE7PFS	8	8	2 ~ 3PCLKB	19章
0008 C1C8h	MPC	PH0端子機能制御レジスタ	PH0PFS	8	8	2 ~ 3PCLKB	19章
0008 C1C9h	MPC	PH1端子機能制御レジスタ	PH1PFS	8	8	2 ~ 3PCLKB	19章
0008 C1CAh	MPC	PH2端子機能制御レジスタ	PH2PFS	8	8	2 ~ 3PCLKB	19章
0008 C1CBh	MPC	PH3端子機能制御レジスタ	PH3PFS	8	8	2 ~ 3PCLKB	19章
0008 C1D1h	MPC	PJ1端子機能制御レジスタ	PJ1PFS	8	8	2 ~ 3PCLKB	19章
0008 C1D3h	MPC	PJ3端子機能制御レジスタ	PJ3PFS	8	8	2 ~ 3PCLKB	19章
0008 C1D6h	MPC	PJ6端子機能制御レジスタ	PJ6PFS	8	8	2 ~ 3PCLKB	19章
0008 C1D7h	MPC	PJ7端子機能制御レジスタ	PJ7PFS	8	8	2 ~ 3PCLKB	19章
0008 C290h	SYSTEM	リセットステータスレジスタ0	RSTSRO	8	8	4 ~ 5PCLKB	6章
0008 C291h	SYSTEM	リセットステータスレジスタ1	RSTSRI	8	8	4 ~ 5PCLKB	6章
0008 C293h	SYSTEM	メインクロック発振器強制発振コントロールレジスタ	MOFCR	8	8	4 ~ 5PCLKB	9章
0008 C297h	SYSTEM	電圧監視回路制御レジスタ	LVCMPCR	8	8	4 ~ 5PCLKB	8章
0008 C298h	SYSTEM	電圧検出レベル選択レジスタ	LVDLVR	8	8	4 ~ 5PCLKB	8章
0008 C29Ah	SYSTEM	電圧監視1回路制御レジスタ0	LVD1CR0	8	8	4 ~ 5PCLKB	8章
0008 C29Bh	SYSTEM	電圧監視2回路制御レジスタ0	LVD2CR0	8	8	4 ~ 5PCLKB	8章
0008 C400h	RTC	64Hzカウンタ	R64CNT	8	8	2 ~ 3PCLKB	24章
0008 C402h	RTC	秒カウンタ	RSECCNT	8	8	2 ~ 3PCLKB	24章
0008 C402h	RTC	バイナリカウンタ0	BCNT0	8	8	2 ~ 3PCLKB	24章
0008 C404h	RTC	分カウンタ	RMINCNT	8	8	2 ~ 3PCLKB	24章
0008 C404h	RTC	バイナリカウンタ1	BCNT1	8	8	2 ~ 3PCLKB	24章
0008 C406h	RTC	時カウンタ	RHRCNT	8	8	2 ~ 3PCLKB	24章
0008 C406h	RTC	バイナリカウンタ2	BCNT2	8	8	2 ~ 3PCLKB	24章
0008 C408h	RTC	曜日カウンタ	RWKCNT	8	8	2 ~ 3PCLKB	24章

表5.1 I/O レジスタアドレース一覧 (16/18)

アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット 数	アクセス サイズ	アクセスサイクル数	参照章
0008 C408h	RTC	バイナリカウンタ3	BCNT3	8	8	2 ~ 3PCLKB	24 章
0008 C40Ah	RTC	日カウンタ	RDAYCNT	8	8	2 ~ 3PCLKB	24 章
0008 C40Ch	RTC	月カウンタ	RMONCNT	8	8	2 ~ 3PCLKB	24 章
0008 C40Eh	RTC	年カウンタ	RYRCNT	16	16	2 ~ 3PCLKB	24 章
0008 C410h	RTC	秒アラームレジスタ	RSECAR	8	8	2 ~ 3PCLKB	24 章
0008 C410h	RTC	バイナリカウンタ0アラームレジスタ	BCNT0AR	8	8	2 ~ 3PCLKB	24 章
0008 C412h	RTC	分アラームレジスタ	RMINAR	8	8	2 ~ 3PCLKB	24 章
0008 C412h	RTC	バイナリカウンタ1アラームレジスタ	BCNT1AR	8	8	2 ~ 3PCLKB	24 章
0008 C414h	RTC	時アラームレジスタ	RHRAR	8	8	2 ~ 3PCLKB	24 章
0008 C414h	RTC	バイナリカウンタ2アラームレジスタ	BCNT2AR	8	8	2 ~ 3PCLKB	24 章
0008 C416h	RTC	曜日アラームレジスタ	RWKAR	8	8	2 ~ 3PCLKB	24 章
0008 C416h	RTC	バイナリカウンタ3アラームレジスタ	BCNT3AR	8	8	2 ~ 3PCLKB	24 章
0008 C418h	RTC	日アラームレジスタ	RDAYAR	8	8	2 ~ 3PCLKB	24 章
0008 C418h	RTC	バイナリカウンタ0アラーム許可レジスタ	BCNT0AER	8	8	2 ~ 3PCLKB	24 章
0008 C41Ah	RTC	月アラームレジスタ	RMONAR	8	8	2 ~ 3PCLKB	24 章
0008 C41Ah	RTC	バイナリカウンタ1アラーム許可レジスタ	BCNT1AER	8	8	2 ~ 3PCLKB	24 章
0008 C41Ch	RTC	年アラームレジスタ	RYRAR	16	16	2 ~ 3PCLKB	24 章
0008 C41Ch	RTC	バイナリカウンタ2アラーム許可レジスタ	BCNT2AER	16	16	2 ~ 3PCLKB	24 章
0008 C41Eh	RTC	年アラーム許可レジスタ	RYRAREN	8	8	2 ~ 3PCLKB	24 章
0008 C41Eh	RTC	バイナリカウンタ3アラーム許可レジスタ	BCNT3AER	8	8	2 ~ 3PCLKB	24 章
0008 C422h	RTC	RTCコントロールレジスタ1	RCR1	8	8	2 ~ 3PCLKB	24 章
0008 C424h	RTC	RTCコントロールレジスタ2	RCR2	8	8	2 ~ 3PCLKB	24 章
0008 C426h	RTC	RTCコントロールレジスタ3	RCR3	8	8	2 ~ 3PCLKB	24 章
0008 C42Eh	RTC	時計誤差補正レジスタ	RADJ	8	8	2 ~ 3PCLKB	24 章
0008 C580h	CMPB	コンパレータB制御レジスタ1	CPBCNT1	8	8	2 ~ 3PCLKB	36 章
0008 C581h	CMPB	コンパレータB制御レジスタ2	CPBCNT2	8	8	2 ~ 3PCLKB	36 章
0008 C582h	CMPB	コンパレータBフラグレジスタ	CPBFLG	8	8	2 ~ 3PCLKB	36 章
0008 C583h	CMPB	コンパレータB割り込み制御レジスタ	CPBINT	8	8	2 ~ 3PCLKB	36 章
0008 C584h	CMPB	コンパレータBフィルタ選択レジスタ	CPBF	8	8	2 ~ 3PCLKB	36 章
0008 C585h	CMPB	コンパレータBモード選択レジスタ	CPBMD	8	8	2 ~ 3PCLKB	36 章
0008 C586h	CMPB	コンパレータBリファレンス入力電圧選択レジスタ	CPBREF	8	8	2 ~ 3PCLKB	36 章
0008 C587h	CMPB	コンパレータB出力制御レジスタ	CPBOCR	8	8	2 ~ 3PCLKB	36 章
000A 0900h	CTSU	CTSU制御レジスタ0	CTSUCR0	8	8	1 ~ 2PCLKB	32 章
000A 0901h	CTSU	CTSU制御レジスタ1	CTSUCR1	8	8	1 ~ 2PCLKB	32 章
000A 0902h	CTSU	CTSU同期ノイズ低減設定レジスタ	CTSUSDPRS	8	8	1 ~ 2PCLKB	32 章
000A 0903h	CTSU	CTSUセンサ安定待ち時間レジスタ	CTSUSST	8	8	1 ~ 2PCLKB	32 章
000A 0904h	CTSU	CTSU計測チャネルレジスタ0	CTSUMCH0	8	8	1 ~ 2PCLKB	32 章
000A 0905h	CTSU	CTSU計測チャネルレジスタ1	CTSUMCH1	8	8	1 ~ 2PCLKB	32 章
000A 0906h	CTSU	CTSUチャネル有効制御レジスタ0	CTSUCHAC0	8	8	1 ~ 2PCLKB	32 章
000A 0907h	CTSU	CTSUチャネル有効制御レジスタ1	CTSUCHAC1	8	8	1 ~ 2PCLKB	32 章
000A 0908h	CTSU	CTSUチャネル有効制御レジスタ2	CTSUCHAC2	8	8	1 ~ 2PCLKB	32 章
000A 0909h	CTSU	CTSUチャネル有効制御レジスタ3	CTSUCHAC3	8	8	1 ~ 2PCLKB	32 章
000A 090Ah	CTSU	CTSUチャネル有効制御レジスタ4	CTSUCHAC4	8	8	1 ~ 2PCLKB	32 章
000A 090Bh	CTSU	CTSUチャネル送受信制御レジスタ0	CTSUCHTRC0	8	8	1 ~ 2PCLKB	32 章
000A 090Ch	CTSU	CTSUチャネル送受信制御レジスタ1	CTSUCHTRC1	8	8	1 ~ 2PCLKB	32 章
000A 090Dh	CTSU	CTSUチャネル送受信制御レジスタ2	CTSUCHTRC2	8	8	1 ~ 2PCLKB	32 章
000A 090Eh	CTSU	CTSUチャネル送受信制御レジスタ3	CTSUCHTRC3	8	8	1 ~ 2PCLKB	32 章
000A 090Fh	CTSU	CTSUチャネル送受信制御レジスタ4	CTSUCHTRC4	8	8	1 ~ 2PCLKB	32 章
000A 0910h	CTSU	CTSU高域ノイズ低減制御レジスタ	CTSUDCLKC	8	8	1 ~ 2PCLKB	32 章
000A 0911h	CTSU	CTSUステータスレジスタ	CTSUST	8	8	1 ~ 2PCLKB	32 章
000A 0912h	CTSU	CTSU高域ノイズ低減スペクトラム拡散制御レジスタ	CTSUSSC	16	16	1 ~ 2PCLKB	32 章

表5.1 I/O レジスタアドレステーブル (17/18)

アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット 数	アクセス サイズ	アクセスサイクル数	参照章
000A 0914h	CTSU	CTSUセンサオフセットレジスタ0	CTSUSO0	16	16	1 ~ 2PCLKB	32章
000A 0916h	CTSU	CTSUセンサオフセットレジスタ1	CTSUSO1	16	16	1 ~ 2PCLKB	32章
000A 0918h	CTSU	CTSUセンサカウンタ	CTSUSC	16	16	1 ~ 2PCLKB	32章
000A 091Ah	CTSU	CTSUリファレンスカウンタ	CTSURC	16	16	1 ~ 2PCLKB	32章
000A 091Ch	CTSU	CTSUエラーステータスレジスタ	CTSUERRS	16	16	1 ~ 2PCLKB	32章
000A 0B00h	REMC0	機能選択レジスタ0	REMC0N0	8	8	1 ~ 2PCLKB	28章
000A 0B01h	REMC0	機能選択レジスタ1	REMC0N1	8	8	1 ~ 2PCLKB	28章
000A 0B02h	REMC0	ステータスレジスタ	REMSTS	8	8	1 ~ 2PCLKB	28章
000A 0B03h	REMC0	割り込み制御レジスタ	REMINT	8	8	1 ~ 2PCLKB	28章
000A 0B04h	REMC0	コンペア制御レジスタ	REMCP	8	8	1 ~ 2PCLKB	28章
000A 0B05h	REMC0	コンペア値設定レジスタ	REMCPD	8	8	1 ~ 2PCLKB	28章
000A 0B06h	REMC0	ヘッダパターン最小幅設定レジスタ	HDPMIN	16	16	1 ~ 2PCLKB	28章
000A 0B08h	REMC0	ヘッダパターン最大幅設定レジスタ	HDPMAX	16	16	1 ~ 2PCLKB	28章
000A 0B0Ah	REMC0	データ"0"パターン最小幅設定レジスタ	D0PMIN	8	8	1 ~ 2PCLKB	28章
000A 0B0Bh	REMC0	データ"0"パターン最大幅設定レジスタ	D0PMAX	8	8	1 ~ 2PCLKB	28章
000A 0B0Ch	REMC0	データ"1"パターン最小幅設定レジスタ	D1PMIN	8	8	1 ~ 2PCLKB	28章
000A 0B0Dh	REMC0	データ"1"パターン最大幅設定レジスタ	D1PMAX	8	8	1 ~ 2PCLKB	28章
000A 0B0Eh	REMC0	特殊データパターン最小幅設定レジスタ	SDPMIN	16	16	1 ~ 2PCLKB	28章
000A 0B10h	REMC0	特殊データパターン最大幅設定レジスタ	SDPMAX	16	16	1 ~ 2PCLKB	28章
000A 0B12h	REMC0	パターンエンド設定レジスタ	REMPE	16	16	1 ~ 2PCLKB	28章
000A 0B14h	REMC0	受信機能スタンバイコントロールレジスタ	REMSTC	8	8	1 ~ 2PCLKB	28章
000A 0B15h	REMC0	受信ビット数レジスタ	REMRGBIT	8	8	1 ~ 2PCLKB	28章
000A 0B16h	REMC0	受信データ0レジスタ	REMDATA0	8	8	1 ~ 2PCLKB	28章
000A 0B17h	REMC0	受信データ1レジスタ	REMDATA1	8	8	1 ~ 2PCLKB	28章
000A 0B18h	REMC0	受信データ2レジスタ	REMDATA2	8	8	1 ~ 2PCLKB	28章
000A 0B19h	REMC0	受信データ3レジスタ	REMDATA3	8	8	1 ~ 2PCLKB	28章
000A 0B1Ah	REMC0	受信データ4レジスタ	REMDATA4	8	8	1 ~ 2PCLKB	28章
000A 0B1Bh	REMC0	受信データ5レジスタ	REMDATA5	8	8	1 ~ 2PCLKB	28章
000A 0B1Ch	REMC0	受信データ6レジスタ	REMDATA6	8	8	1 ~ 2PCLKB	28章
000A 0B1Dh	REMC0	受信データ7レジスタ	REMDATA7	8	8	1 ~ 2PCLKB	28章
000A 0B1Eh	REMC0	測定結果レジスタ	REMTIM	16	16	1 ~ 2PCLKB	28章
000A 0B80h	REMC1	機能選択レジスタ0	REMC1N0	8	8	1 ~ 2PCLKB	28章
000A 0B81h	REMC1	機能選択レジスタ1	REMC1N1	8	8	1 ~ 2PCLKB	28章
000A 0B82h	REMC1	ステータスレジスタ	REMSTS	8	8	1 ~ 2PCLKB	28章
000A 0B83h	REMC1	割り込み制御レジスタ	REMINT	8	8	1 ~ 2PCLKB	28章
000A 0B84h	REMC1	コンペア制御レジスタ	REMCP	8	8	1 ~ 2PCLKB	28章
000A 0B85h	REMC1	コンペア値設定レジスタ	REMCPD	8	8	1 ~ 2PCLKB	28章
000A 0B86h	REMC1	ヘッダパターン最小幅設定レジスタ	HDPMIN	16	16	1 ~ 2PCLKB	28章
000A 0B88h	REMC1	ヘッダパターン最大幅設定レジスタ	HDPMAX	16	16	1 ~ 2PCLKB	28章
000A 0B8Ah	REMC1	データ"0"パターン最小幅設定レジスタ	D0PMIN	8	8	1 ~ 2PCLKB	28章
000A 0B8Bh	REMC1	データ"0"パターン最大幅設定レジスタ	D0PMAX	8	8	1 ~ 2PCLKB	28章
000A 0B8Ch	REMC1	データ"1"パターン最小幅設定レジスタ	D1PMIN	8	8	1 ~ 2PCLKB	28章
000A 0B8Dh	REMC1	データ"1"パターン最大幅設定レジスタ	D1PMAX	8	8	1 ~ 2PCLKB	28章
000A 0B8Eh	REMC1	特殊データパターン最小幅設定レジスタ	SDPMIN	16	16	1 ~ 2PCLKB	28章
000A 0B90h	REMC1	特殊データパターン最大幅設定レジスタ	SDPMAX	16	16	1 ~ 2PCLKB	28章
000A 0B92h	REMC1	パターンエンド設定レジスタ	REMPE	16	16	1 ~ 2PCLKB	28章
000A 0B94h	REMC1	受信機能スタンバイコントロールレジスタ	REMSTC	8	8	1 ~ 2PCLKB	28章
000A 0B95h	REMC1	受信ビット数レジスタ	REMRGBIT	8	8	1 ~ 2PCLKB	28章
000A 0B96h	REMC1	受信データ0レジスタ	REMDATA0	8	8	1 ~ 2PCLKB	28章
000A 0B97h	REMC1	受信データ1レジスタ	REMDATA1	8	8	1 ~ 2PCLKB	28章
000A 0B98h	REMC1	受信データ2レジスタ	REMDATA2	8	8	1 ~ 2PCLKB	28章

表5.1 I/O レジスタアドレステーブル (18/18)

アドレス	モジュール シンボル	レジスタ名	レジスタシンボル	ビット 数	アクセス サイズ	アクセスサイクル数	参照章
000A 0B99h	REMC1	受信データ3レジスタ	REMDAT3	8	8	1～2PCLKB	28章
000A 0B9Ah	REMC1	受信データ4レジスタ	REMDAT4	8	8	1～2PCLKB	28章
000A 0B9Bh	REMC1	受信データ5レジスタ	REMDAT5	8	8	1～2PCLKB	28章
000A 0B9Ch	REMC1	受信データ6レジスタ	REMDAT6	8	8	1～2PCLKB	28章
000A 0B9Dh	REMC1	受信データ7レジスタ	REMDAT7	8	8	1～2PCLKB	28章
000A 0B9Eh	REMC1	測定結果レジスタ	REMTIM	16	16	1～2PCLKB	28章
000A 0C00h	REMCOM	HOCOクロック供給制御レジスタ	HOSCR	8	8	1～2PCLKB	28章
007F C090h	FLASH	E2データフラッシュ制御レジスタ	DFLCTL	8	8	2～3FCLK	39章
007F C0ACh	TEMPS	温度センサ校正データレジスタ	TSCDRL	8	8	2～3FCLK	35章
007F C0ADh	TEMPS	温度センサ校正データレジスタ	TSCDRH	8	8	2～3FCLK	35章
007F C0B0h	FLASH	フラッシュスタートアップ設定モニタレジスタ	FSCMR	16	16	2～3FCLK	39章
007F C0B2h	FLASH	フラッシュアクセスウィンドウ開始アドレスモニタレジスタ	FAWSMR	16	16	2～3FCLK	39章
007F C0B4h	FLASH	フラッシュアクセスウィンドウ終了アドレスモニタレジスタ	FAWEMR	16	16	2～3FCLK	39章
007F C0B6h	FLASH	フラッシュ初期設定レジスタ	FISR	8	8	2～3FCLK	39章
007F C0B7h	FLASH	フラッシュエクストラ領域制御レジスタ	FEXCR	8	8	2～3FCLK	39章
007F C0B8h	FLASH	フラッシュエラーアドレスモニタレジスタL	FEAML	16	16	2～3FCLK	39章
007F C0B9h	FLASH	フラッシュエラーアドレスモニタレジスタH	FEAMH	8	8	2～3FCLK	39章
007F C0C0h	FLASH	プロテクト解除レジスタ	FPR	8	8	2～3FCLK	39章
007F C0C1h	FLASH	プロテクト解除ステータスレジスタ	FPSR	8	8	2～3FCLK	39章
007F C0C2h	FLASH	フラッシュリードバッファレジスタL	FRBL	16	16	2～3FCLK	39章
007F C0C4h	FLASH	フラッシュリードバッファレジスタH	FRBH	16	16	2～3FCLK	39章
007F FF80h	FLASH	フラッシュP/Eモード制御レジスタ	FPMCR	8	8	2～3FCLK	39章
007F FF81h	FLASH	フラッシュ領域選択レジスタ	FASR	8	8	2～3FCLK	39章
007F FF82h	FLASH	フラッシュ処理開始アドレスレジスタL	FSARL	16	16	2～3FCLK	39章
007F FF84h	FLASH	フラッシュ処理開始アドレスレジスタH	FSARH	8	8	2～3FCLK	39章
007F FF85h	FLASH	フラッシュ制御レジスタ	FCR	8	8	2～3FCLK	39章
007F FF86h	FLASH	フラッシュ処理終了アドレスレジスタL	FEARL	16	16	2～3FCLK	39章
007F FF88h	FLASH	フラッシュ処理終了アドレスレジスタH	FEARH	8	8	2～3FCLK	39章
007F FF89h	FLASH	フラッシュリセットレジスタ	FRESETR	8	8	2～3FCLK	39章
007F FF8Ah	FLASH	フラッシュステータスレジスタ0	FSTATR0	8	8	2～3FCLK	39章
007F FF8Bh	FLASH	フラッシュステータスレジスタ1	FSTATR1	8	8	2～3FCLK	39章
007F FF8Ch	FLASH	フラッシュライトバッファレジスタL	FWBL	16	16	2～3FCLK	39章
007F FF8Eh	FLASH	フラッシュライトバッファレジスタH	FWBH	16	16	2～3FCLK	39章
007F FFB2h	FLASH	フラッシュP/Eモードエントリレジスタ	FENTRYR	16	16	2～3FCLK	39章
007F FFBEh	CTSU	CTSU基準電流調整レジスタ	CTSUTRMR	8	8	2～3FCLK	32章

6. リセット

6.1 概要

リセットには、RES#端子リセット、パワーオンリセット、電圧監視0リセット、電圧監視1リセット、電圧監視2リセット、独立ウォッチドッグタイマリセット、ソフトウェアリセットがあります。

表6.1にリセットの名称と要因を示します。

表6.1 リセットの名称と要因

リセットの名称	要因
RES#端子リセット	RES#端子の入力電圧がLow
パワーオンリセット	VCCの上昇(監視電圧 : VPOR)(注1)
電圧監視0リセット	VCCの下降(監視電圧 : Vdet0)(注1)
電圧監視1リセット	VCCの下降(監視電圧 : Vdet1)(注1)
電圧監視2リセット	VCCの下降(監視電圧 : Vdet2)(注1)
独立ウォッチドッグタイマリセット	独立ウォッチドッグタイマのアンダフロー、またはリフレッシュエラー
ソフトウェアリセット	レジスタ設定

注1. 監視電圧(VPOR, Vdet0, Vdet1, Vdet2)については、「8. 電圧検出回路(LVDAb)」、「40. 電気的特性」を参照してください。

リセットによって内部状態は初期化され、端子は初期状態になります。

表 6.2 にリセット種別ごとの初期化対象を示します。

表 6.2 リセット種別ごとの初期化対象

リセット対象	リセット要因						
	RES#端子 リセット	パワーオン リセット	電圧監視0 リセット	独立ウォッチ ドッギタイム リセット	電圧監視1 リセット	電圧監視2 リセット	ソフトウェア リセット
パワーオンリセット検出フラグ (RSTSRO.PORF)	○	—	—	—	—	—	—
コールドスタート/ウォームスタート判別 フラグ (RSTSRO.CWSF)	— (注 1)	○	—	—	—	—	—
電圧監視0リセット検出フラグ (RSTSRO.LVD0RF)	○	○	—	—	—	—	—
独立ウォッチドッギタイムリセット検出 フラグ (RSTSRO.IWDTRF)	○	○	○	—	—	—	—
独立ウォッチドッギタイムのレジスタ (IWDTRR, IWDTCR, IWDTSR, IWDTRCR, IWDTCSR, ILOCOCR)	○	○	○	—	—	—	—
電圧監視1リセット検出フラグ (RSTSRO.LVD1RF)	○	○	○	○	—	—	—
電圧監視機能1のレジスタ (LVD1CR0, LVCMPCR.LVD1E, LVDLVLR.LVD1LVL[3:0])	○	○	○	○	—	—	—
(LVD1CR1, LVD1SR)	○	○	○	○	—	—	—
電圧監視2リセット検出フラグ (RSTSRO.LVD2RF)	○	○	○	○	○	—	—
電圧監視機能2のレジスタ (LVD2CR0, LVCMPCR.EXVCCINP2, LVD2E, LVDLVLR.LVD2LVL[1:0])	○	○	○	○	○	—	—
(LVD2CR1, LVD2SR)	○	○	○	○	○	—	—
ソフトウェアリセット検出フラグ (RSTSRO.SWRF)	○	○	○	○	○	○	—
リアルタイムクロックのレジスタ (注2)	—	—	—	—	—	—	—
上記以外のレジスタ、CPU および内部状態	○	○	○	○	○	○	○

○：初期化されます。 —：変化しない

注1. 電源投入時は初期化されます。

注2. 一部の制御ビット(RCR1.CIE, RCR1.RTCOS, RCR2.RTCOE, ADJ30, RESET)は、すべてのリセットにより初期化されます。
対象となる制御ビットについては、「24. リアルタイムクロック (RTCc)」を参照してください。

リセットが解除されると、リセット例外処理を開始します。リセット例外処理については、「13. 例外処理」を参照してください。

表 6.3 にリセットに関する入出力端子を示します。

表 6.3 リセット関連の入出力端子

端子名	入出力	機能
RES#	入力	リセット端子

6.2 レジスタの説明

6.2.1 リセットステータスレジスタ 0 (RSTS0)

アドレス 0008 C290h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	LVD2RF 0 (注1)	LVD1RF 0 (注1)	LVD0RF 0 (注1)	PORF 0 (注1)
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PORF	パワーオンリセット検出フラグ	0: パワーオンリセット未検出 1: パワーオンリセット検出	R/(W) (注2)
b1	LVD0RF	電圧監視0リセット検出フラグ	0: 電圧監視0リセット未検出 1: 電圧監視0リセット検出	R/(W) (注2)
b2	LVD1RF	電圧監視1リセット検出フラグ	0: 電圧監視1リセット未検出 1: 電圧監視1リセット検出	R/(W) (注2)
b3	LVD2RF	電圧監視2リセット検出フラグ	0: 電圧監視2リセット未検出 1: 電圧監視2リセット検出	R/(W) (注2)
b7-b4	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注1. リセット後の値は、リセット要因で異なります。

注2. フラグをクリアするための“0”書き込みのみ可能です。

PORF フラグ (パワーオンリセット検出フラグ)

パワーオンリセットが発生したことを示します。

[“1”になる条件]

- パワーオンリセットが発生したとき

[“0”になる条件]

- 表 6.2 に示すリセットを行ったとき
- “1”を読んだ後、“0”を書いたとき

LVD0RF フラグ (電圧監視0リセット検出フラグ)

VCC 電圧が Vdet0 レベル以下を検知したことを示します。

[“1”になる条件]

- Vdet0 レベルの VCC 電圧を検知したとき

[“0”になる条件]

- 表 6.2 に示すリセットを行ったとき
- “1”を読んだ後、“0”を書いたとき

LVD1RF フラグ (電圧監視1リセット検出フラグ)

VCC 電圧が Vdet1 レベル以下を検知したことを示します。

[“1”になる条件]

- Vdet1 レベルの VCC 電圧を検知したとき

[“0”になる条件]

- 表 6.2 に示すリセットを行ったとき
- “1”を読んだ後、“0”を書いたとき

LVD2RF フラグ (電圧監視 2 リセット検出フラグ)

VCC 電圧が Vdet2 レベル以下を検知したことを示します。

[“1”になる条件]

- Vdet2 レベルの VCC 電圧を検知したとき

[“0”になる条件]

- 表 6.2 に示すリセットを行ったとき
- “1”を読んだ後、“0”を書いたとき

6.2.2 リセットステータスレジスタ 1 (RSTSR1)

アドレス 0008 C291h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	CWSF
リセット後の値	0	0	0	0	0	0	0/1 (注1)

ビット	シンボル	ビット名	機能	R/W
b0	CWSF	コールドスタート/ウォームスタート判別フラグ	0 : コールドスタート 1 : ウォームスタート	R/(W) (注2)
b7-b1	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注1. リセット後の値は、リセット要因で異なります。

注2. フラグをセットするための“1”書き込みのみ可能です。

RSTSR1 レジスタは、電源が投入されたときのリセット処理(コールドスタート)か、動作中にリセット信号が入力されたときのリセット処理(ウォームスタート)かを判定するレジスタです。

CWSF フラグ (コールドスタート / ウォームスタート判別フラグ)

コールドスタートかウォームスタートかを示します。

CWSF フラグは、電源投入時に初期化されます。

[“1”になる条件]

- プログラムで“1”を書いたとき。“0”を書いても変化しません。

[“0”になる条件]

- 表 6.2 に示すリセットを行ったとき

6.2.3 リセットステータスレジスタ 2 (RSTSR2)

アドレス 0008 00C0h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	SWRF	—	IWDTRF
リセット後の値	0	0	0	0	0 (注1)	0	0 (注1)

ビット	シンボル	ビット名	機能	R/W
b0	IWDTRF	独立ウォッチドッグタイマリセット検出フラグ	0: 独立ウォッチドッグタイマリセット未検出 1: 独立ウォッチドッグタイマリセット検出	R/(W) (注2)
b1	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b2	SWRF	ソフトウェアリセット検出フラグ	0: ソフトウェアリセット未検出 1: ソフトウェアリセット検出	R/(W) (注2)
b7-b3	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注1. リセット後の値は、リセット要因で異なります。

注2. フラグをクリアするための“0”書き込みのみ可能です。

IWDTRF フラグ (独立ウォッチドッグタイマリセット検出フラグ)

独立ウォッチドッグタイマリセットが発生したことを示します。

[“1”になる条件]

- 独立ウォッチドッグタイマリセットが発生したとき

[“0”になる条件]

- 表 6.2 に示すリセットを行ったとき
- “1”を読んだ後、“0”を書いたとき

SWRF フラグ (ソフトウェアリセット検出フラグ)

ソフトウェアリセットが発生したことを示します。

[“1”になる条件]

- ソフトウェアリセットを行なったとき

[“0”になる条件]

- 表 6.2 に示すリセットを行ったとき
- “1”を読んだ後、“0”を書いたとき

6.2.4 ソフトウェアリセットレジスタ (SWRR)

アドレス 0008 00C2h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SWRR レジスタに“A501h”を書くと MCU がリセットされます。読むと“0000h”が読みます。このレジスタは PRCR.PRC1 ビットを“1”(書き込み許可)にした後で書き換えてください。

6.3 動作説明

6.3.1 RES# 端子リセット

RES# 端子によるリセットです。

RES# 端子が Low になると実行中の処理はすべて打ち切られ、リセット状態になります。

確実にリセットするために、電源投入時は規定の電源安定時間に従い、RES# 端子が Low を保持するようにしてください。

RES# 端子を Low から High にした後、RES# 解除後待機時間 (tRESWT) 経過後に内部リセットが解除され、CPU はリセット例外処理を開始します。

詳細は、「40. 電気的特性」を参照してください。

6.3.2 パワーオンリセット、電圧監視 0 リセット

パワーオンリセットは、パワーオンリセット回路による内部リセットです。

RES# 端子に抵抗を介して VCC に接続した状態で電源を投入すると、パワーオンリセットが発生します。RES# 端子にコンデンサを接続する場合も、RES# 端子の電圧が常に VIH 以上になるようにしてください。

VIH は、「40. 電気的特性」を参照してください。VCC が VPOR を超えると、ある一定時間(パワーオンリセット時間)が経過後、内部リセットが解除され、CPU がリセット例外処理を開始します。パワーオンリセット時間は、外部電源および MCU が安定するための時間です。


また、パワーオンリセットが発生すると、RSTS0.PORF フラグが “1” になります。PORF フラグは、RES# 端子リセットによって初期化されます。

電圧監視 0 リセットは、電圧監視回路による内部リセットです。

オプション機能選択レジスタ 1 (OFS1) の電圧検出 0 レベル選択ビット (LVDAS) が “0”(リセット後、電圧監視 0 リセット有効) の状態で、VCC が Vdet0 以下になると、RSTS0.LVD0RF フラグが “1” になり、電圧検出回路は電圧監視 0 リセットを発生します。電圧監視 0 リセットを使用する場合は、OFS1.LVDAS ビットを “0” にしてください。VCC が Vdet0 を超えると、LVD0 リセット時間 (tLVD0) 経過後、内部リセットが解除され、CPU がリセット例外処理を開始します。

図 6.1 にパワーオンリセット、および電圧監視 0 リセットの動作例を示します。

電圧監視 0 リセットの詳細は、「8. 電圧検出回路 (LVDAb)」を参照してください。



注. 電気的特性についての詳細は、「電気的特性の章」を参照してください。

注1. V_{det0} は電圧監視0リセットの検知レベルを、VPORはパワーオンリセット検知レベルを示しています。

注2. RES#端子電圧は常にVIH以上になるようにしてください。

注3. tPORはパワーオンリセット期間を、tLVD0は電圧監視0リセット期間を示しています。

注4. 電源立ち上がり時、PORリセットが解除されるまでにVCCが最低保証電圧以上まで上昇している必要があります。

図 6.1 パワーオンリセット、電圧監視0リセット動作例

6.3.3 電圧監視 1 リセット、電圧監視 2 リセット

電圧監視回路による内部リセットです。

電圧監視 1 回路制御レジスタ 0 (LVD1CR0) の電圧監視 1 割り込み / リセット許可ビット (LVD1RIE) が “1” (電圧検出回路によるリセット / 割り込み有効) で、かつ電圧監視 1 回路モード選択ビット (LVD1RI) が “1” (低電圧検出時、リセット発生) の状態で、VCC が Vdet1 以下になると、RSTSRO.LVD1RF フラグが “1” になり、電圧検出回路は電圧監視 1 リセットを発生します。

同様に、電圧監視 2 回路制御レジスタ 0 (LVD2CR0) の電圧監視 2 割り込み / リセット許可ビット (LVD2RIE) が “1” (電圧検出回路によるリセット / 割り込み有効) で、かつ電圧監視 2 回路モード選択ビット (LVD2RI) が “1” (低電圧検出時、リセット発生) の状態で、VCC が Vdet2 以下になると、RSTSRO.LVD2RF フラグが “1” になり、電圧検出回路は電圧監視 2 リセットを発生します。

電圧監視 1 リセットの解除タイミングは、LVD1CR0 レジスタの電圧監視 1 リセットネゲート選択ビット (LVD1RN) で選択可能です。LVD1CR0.LVD1RN ビットが “0” のとき、VCC が Vdet1 以下になり、その後 Vdet1 を超えてから LVD1 リセット時間 (tLVD1) が経過すると内部リセットが解除され、CPU がリセット例外処理を開始します。また、LVD1CR0.LVD1RN ビットが “1” のとき、VCC が Vdet1 以下になってから LVD1 リセット時間 (tLVD1) 経過後に内部リセットが解除され、CPU がリセット例外処理を開始します。

電圧監視 2 リセットの解除タイミングも同様で、LVD2CR0 レジスタの電圧監視 2 リセットネゲート選択ビット (LVD2RN) の設定により選択可能です。

Vdet1、および Vdet2 の電圧検出レベルは、電圧検出レベル選択レジスタ (LVDLVL) の設定によって変更できます。

図 6.2 に電圧監視 1 リセット、および電圧監視 2 リセットの動作例を示します。

電圧監視 1 リセット、および電圧監視 2 リセットの詳細は、「8. 電圧検出回路 (LVDAb)」を参照してください。




図 6.2 電圧監視 1 リセット、電圧監視 2 リセット動作例

6.3.4 独立ウォッチドッグタイマリセット

独立ウォッチドッグタイマによる内部リセットです。

IWDT リセットコントロールレジスタ (IWDTRCR)、あるいはオプション機能選択レジスタ 0 (OFS0) の設定により、独立ウォッチドッグタイマから独立ウォッチドッグタイマリセットを出力するかどうかを選択できます。

独立ウォッチドッグタイマリセット出力を選択した場合、独立ウォッチドッグタイマがアンダフローしたとき、あるいはリフレッシュ許可期間以外で書き込みを行った場合に、独立ウォッチドッグタイマリセットが発生します。独立ウォッチドッグタイマリセット発生後、内部リセット時間 (tRESW2) 経過後に内部リセットは解除され、CPU がリセット例外処理を開始します。

独立ウォッチドッグタイマリセットの詳細は「[26. 独立ウォッチドッグタイマ \(IWDTa\)](#)」を参照してください。

6.3.5 ソフトウェアリセット

ソフトウェアリセット回路による内部リセットです。

SWRR レジスタに“A501h”を書くと、ソフトウェアリセットが発生します。ソフトウェアリセット発生後、内部リセット時間 (tRESW2) 経過後に内部リセットは解除され、CPU がリセット例外処理を開始します。

6.3.6 コールドスタート / ウオームスタート判定機能

RSTSR1.CWSF フラグにより、電源が投入されたときのリセット処理(コールドスタート)か、動作中にリセット信号が入力されたときのリセット処理(ウォームスタート)かの判定することができます。

RSTSR1.CWSF フラグはパワーオンリセットが発生すると“0”(コールドスタート)になります。その他のリセットを行っても“0”になりません。また、プログラムで“1”を書くと、“1”になります。“0”を書いても変化しません。

図 6.3 にコールドスタート / ウォームスタート判定機能の動作例を示します。




図 6.3 コールドスタート / ウォームスタート判定機能の動作例

6.3.7 リセット発生要因の判定

RSTSR0 レジスタと RSTSR2 レジスタを読むことで、いずれのリセット発生によってリセット例外処理が実行されたかを確認することができます。

図 6.4 にリセット発生要因判定フロー例を示します。




図 6.4 リセット発生要因判定フロー例

7. オプション設定メモリ

7.1 概要

オプション設定メモリは、リセット後のマイコンの状態を選択するレジスタを備えています。オプション設定メモリは、ROM 上にあります。

図 7.1 にオプション設定メモリ領域を示します。




図 7.1 オプション設定メモリ領域

7.2 レジスタの説明

7.2.1 オプション機能選択レジスタ 0 (OFS0)

アドレス FFFF FF8Ch

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値								ユーザの設定値（注1）							
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	IWDTSLCSTP	—	IWDTRSTIRQS	IWDTRPSS[1:0]	IWDTRPES[1:0]	IWDTCKS[3:0]				IWDTTOPS[1:0]			IWDTSTRT	—	—
リセット後の値								ユーザの設定値（注1）							

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	読んだ場合は、プログラムした値が読みます。プログラムする場合は、“1”にしてください	R
b1	IWDTSTRT	IWDTスタートモード選択ビット	0：リセット後、IWDTはオートスタートモードにて自動的に起動 1：リセット後、IWDTは停止状態	R
b3-b2	IWDTTOPS[1:0]	IWDTタイムアウト期間選択ビット	b3 b2 0 0 : 128サイクル (007Fh) 0 1 : 512サイクル (01FFh) 1 0 : 1024サイクル (03FFh) 1 1 : 2048サイクル (07FFh)	R
b7-b4	IWDTCKS[3:0]	IWDTクロック分周比選択ビット	b7 b4 0 0 0 0 : 分周なし 0 0 1 0 : 16分周 0 0 1 1 : 32分周 0 1 0 0 : 64分周 1 1 1 1 : 128分周 0 1 0 1 : 256分周 上記以外は設定しないでください	R
b9-b8	IWDTRPES[1:0]	IWDT ウィンドウ終了位置選択ビット	b9 b8 0 0 : 75% 0 1 : 50% 1 0 : 25% 1 1 : 0% (ウィンドウの終了位置設定なし)	R
b11-b10	IWDTRPSS[1:0]	IWDT ウィンドウ開始位置選択ビット	b11 b10 0 0 : 25% 0 1 : 50% 1 0 : 75% 1 1 : 100% (ウィンドウの開始位置設定なし)	R
b12	IWDTRSTIRQS	IWDTリセット割り込み要求選択ビット	0 : ノンマスカブル割り込み要求を許可 1 : リセットを許可	R
b13	—	予約ビット	読んだ場合は、プログラムした値が読みます。プログラムする場合は、“1”にしてください	R
b14	IWDTSLCSTP	IWDTスリープモードカウント停止制御ビット	0 : カウント停止無効 1 : スリープモード、ソフトウェアスタンバイモード、およびディープスリープモード移行時のカウント停止有効	R
b31-b15	—	予約ビット	読んだ場合は、プログラムした値が読みます。プログラムする場合は、“1”にしてください	R

注1. ブランク品は、“FFFF FFFFh”です。ユーザでのプログラム後は、プログラムした値になります。

OFS0 レジスタは ROM 上にあります。プログラムと一緒に書いてください。書いた後、OFS0 レジスタに追加書き込みをしないでください。

OFS0 レジスタを含むブロックを消去すると、OFS0 レジスタは “FFFF FFFFh” になります。

ブートモード時は OFS0 レジスタの値は無視され、“FFFF FFFFh” が設定されているときと同じ動作になります。

IWDTSTRT ビット (IWDT スタートモード選択ビット)

リセット後の IWDT の起動モード（停止状態、またはオートスタートモードでの起動）が選択できます。オートスタートモードでの起動の場合、IWDT の設定は、OFS0 レジスタの設定が有効となります。

IWDTTOPS[1:0] ビット (IWDT タイムアウト期間選択ビット)

ダウンカウンタがアンダフローするまでのタイムアウト期間を IWDTCKS[3:0] ビットで設定した分周クロックを 1 サイクルとして、128 サイクル / 512 サイクル / 1024 サイクル / 2048 サイクルから選択します。

リフレッシュ後、アンダフローするまでの時間 (IWDT 専用クロック数) は、IWDTCKS[3:0] ビットと IWDTTOPS[1:0] ビットの組み合わせにより決定します。

詳細は「26. 独立ウォッチドッグタイマ (IWDTa)」を参照してください。

IWDTCKS[3:0] ビット (IWDT クロック分周比選択ビット)

IWDT 専用クロックを分周するプリスケーラの分周比設定を 1 分周 / 16 分周 / 32 分周 / 64 分周 / 128 分周 / 256 分周から選択します。IWDTTOPS[1:0] ビットと組み合わせて、IWDT のカウント期間を IWDT 専用クロックの 128 ~ 524288 クロックの間で設定できます。

詳細は「26. 独立ウォッチドッグタイマ (IWDTa)」を参照してください。

IWDTRPES[1:0] ビット (IWDT ウィンドウ終了位置選択ビット)

ダウンカウンタのウィンドウ終了位置を、カウント期間の 75%、50%、25%、0% から選択します。選択するウィンドウ終了位置は、ウィンドウ開始位置より小さい値を選択します（ウィンドウ開始位置 > ウィンドウ終了位置）。ウィンドウ終了位置をウィンドウ開始位置よりも大きい値に設定した場合、ウィンドウ開始位置の設定のみが有効となります。

IWDTRPSS[1:0]、IWDTRPES[1:0] ビットで設定したウィンドウ開始 / 終了位置のカウンタ値は、IWDTTOPS[1:0] ビットの設定により変わります。

詳細は「26. 独立ウォッチドッグタイマ (IWDTa)」を参照してください。

IWDTRPSS[1:0] ビット (IWDT ウィンドウ開始位置選択ビット)

ダウンカウンタのウィンドウ開始位置を、カウント期間（カウント開始を 100%、アンダフロー発生時を 0%）の 100%、75%、50%、25% から選択します。ウィンドウ開始位置からウィンドウ終了位置までの期間がリフレッシュ許可期間となり、それ以外はリフレッシュ禁止期間となります。

詳細は「26. 独立ウォッチドッグタイマ (IWDTa)」を参照してください。

IWDTRSTIRQS ビット (IWDT リセット割り込み要求選択ビット)

ダウンカウンタのアンダフロー、またはリフレッシュエラー発生時の動作を設定します。独立ウォッチドッグタイマリセットもしくは、ノンマスカブル割り込み要求のいずれかが選択できます。

詳細は「26. 独立ウォッチドッグタイマ (IWDTa)」を参照してください。

IWDTSLCSTP ビット (IWDT スリープモードカウント停止制御ビット)

スリープモード、ソフトウェアスタンバイモード、およびディープスリープモード移行時のカウント停止を選択します。

詳細は「26. 独立ウォッチドッグタイマ (IWDTa)」を参照してください。

7.2.2 オプション機能選択レジスタ 1 (OFS1)

アドレス FFFF FF88h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	HOCO EN	—	—	—	—	FASTSTUP	LVDAS	VDSEL[1:0]	—

リセット後の値

ユーザの設定値 (注1)

リセット後の値

ユーザの設定値 (注1)

ビット	シンボル	ビット名	機能	R/W
b1-b0	VDSEL[1:0]	電圧検出0レベル選択ビット	b1 b0 0 0 : 3.84Vを選択 0 1 : 2.82Vを選択 1 0 : 2.51Vを選択 1 1 : 1.90Vを選択	R
b2	LVDAS	電圧検出0回路起動ビット	0 : リセット後、電圧監視0リセット有効 1 : リセット後、電圧監視0リセット無効	R
b3	FASTSTUP	電源立ち上げ時起動時間短縮ビット	0 : 電源立ち上げ時起動時間短縮 1 : 通常起動	R
b7-b4	—	予約ビット	読んだ場合は、プログラムした値が読みます。プログラムする場合は、“1”にしてください	R
b8	HOCOEN	HOCO発振有効ビット	0 : リセット後、HOCO発振が有効 1 : リセット後、HOCO発振が無効	R
b31-b9	—	予約ビット	読んだ場合は、プログラムした値が読みます。プログラムする場合は、“1”にしてください	R

注1. ブランク品は、“FFFF FFFFh”です。ユーザでのプログラム後は、プログラムした値になります。

OFS1 レジスタは ROM 上にあります。プログラムと一緒に書いてください。書いた後、OFS1 レジスタに追加書き込みをしないでください。

OFS1 レジスタを含むブロックを消去すると、OFS1 レジスタは “FFFF FFFFh” となります。

ブートモード時は OFS1 レジスタの値は無視され、“FFFF FFFFh” が設定されているときと同じ動作になります。

VDSEL[1:0] ビット (電圧検出 0 レベル選択ビット)

電圧検出 0 回路の電圧検出レベルを選択します。

LVDAS ビット (電圧検出 0 回路起動ビット)

リセット後、電圧監視 0 リセットを有効にするか無効にするかを選択します。

電圧検出 0 回路で監視する Vdet0 電圧は、VDSEL[1:0] ビットで選択します。

FASTSTUP ビット (電源立ち上げ時起動時間短縮ビット)

電気的特性の電源投入時 VCC 立ち上がり勾配（起動時間短縮時）を満たせる場合、本ビットを“0”（電源立ち上げ時起動時間短縮）に設定すると、起動時間を短縮することができます。電源投入時 VCC 立ち上がり勾配（起動時間短縮時）を満たせない場合は、本ビットに“0”を設定しないでください。

HOCOEN ビット (HOCO 発振有効ビット)

リセット後、HOCO 用発振を有効にするか無効にするかを選択します。

HOCOEN ビットを“0”にすることにより、CPU が動作する前に HOCO の発振を開始することができ、発振安定の待ち時間を減らすことができます。

なお、HOCOEN ビットを“0”にしても、システムクロックソースは HOCO に切り替わりません。CPU からクロックソース選択ビット (SCKCR3.CKSEL[2:0]) を書き換えることにより、切り替わります。

また、HOCOEN ビットに“0”を設定している場合、HOCO 発振安定時間 (tHOCO) はハードウェアで確保されているため、CPU リセット解除後から電気的特性に記載の HOCO 発振周波数 (fHOCO) の精度のクロックが供給されます。

7.2.3 エンディアン選択レジスタ (MDE)

アドレス FFFF FF80h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—

リセット後の値 ユーザの設定値 (注1)

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	MDE[2:0]

リセット後の値 ユーザの設定値 (注1)

ビット	シンボル	ビット名	機能	R/W
b2-b0	MDE[2:0]	エンディアン選択ビット	b ² b ⁰ 0 0 0 : ビッグエンディアン 1 1 1 : リトルエンディアン 上記以外は設定しないでください	R
b31-b3	—	予約ビット	読んだ場合は、プログラムした値が読みます。プログラムする場合は、“1”にしてください	R

注1. ブランク品は、“FFFF FFFFh”です。ユーザでのプログラム後は、プログラムした値になります。

MDE レジスタは、CPU のエンディアンを選択するレジスタです。

MDE レジスタは ROM 上にあります。プログラムと一緒に書いてください。書いた後、MDE レジスタに追加書き込みをしないでください。

MDE レジスタを含むブロックを消去すると、MDE レジスタは “FFFF FFFFh” になります。

MDE[2:0] ビット (エンディアン選択ビット)

リトルエンディアン / ビッグエンディアンを選択します。

7.3 使用上の注意事項

7.3.1 オプション設定メモリの設定例

オプション設定メモリは ROM 上にありますので、命令の実行では書き換えられません。プログラム作成時に適切な値を書いてください。以下に設定例を示します。

- OFS0 レジスタに “ffff fff8h” を設定する場合

```
.org 0ffff ff8ch  
.lword 0xffffffff8h
```

注. プログラムの書式はコンパイラによって異なります。コンパイラのマニュアルで確認してください。

8. 電圧検出回路 (LVDAb)

電圧検出回路は VCC 端子に入力する電圧を監視する回路です。VCC 入力電圧をプログラムで監視できます。

8.1 概要

電圧検出 0 はオプション機能選択レジスタ 1 (OFS1) で、検出電圧を 4 レベルから選択できます。

電圧検出 1 は、電圧検出レベル選択レジスタ (LVDLVL) で、検出電圧を 14 レベルから選択できます。


電圧検出 2 は、VCC と CMPA2 端子入力電圧の切り替えで、LVDLVL レジスタで検出電圧を 4 レベルから選択できます。

電圧監視 0 リセット、電圧監視 1 リセット / 割り込み、電圧監視 2 リセット / 割り込みを使用できます。

表 8.1 に電圧検出回路の仕様を示します。図 8.1 に電圧検出回路ブロック図を、図 8.2 に電圧監視 1 割り込み / リセット発生回路のブロック図を、図 8.3 に電圧監視 2 割り込み / リセット発生回路のブロック図を示します。

表8.1 電圧検出回路の仕様

項目	電圧監視0		電圧監視1	電圧監視2
VCC 監視	監視する電圧	Vdet0	Vdet1	Vdet2
	検出対象	下降して Vdet0 を通過した場合	上昇または下降して Vdet1 を通過した場合	上昇または下降して Vdet2 を通過した場合 LVCMPCCR.EXVCCINP2 ビットで VCC と CMPA2 端子への入力電圧の切り替え可能
	検出電圧	OFS1 レジスタで 4 レベルから選択可能	LVDLVL.R.LVD1LVL[3:0] ビットで 14 レベルから選択可能	LVDLVL.R.LVD2LVL[1:0] ビットで 4 レベルから選択可能
	モニタフラグ	なし	LVD1SR.LVD1MON フラグ : Vdet1 より高いか低いかをモニタ LVD1SR.LVD1DET フラグ : Vdet1 通過検出	LVD2SR.LVD2MON フラグ : Vdet2 より高いか低いかをモニタ LVD2SR.LVD2DET フラグ : Vdet2 通過検出
電圧検出時の処理	リセット	電圧監視0リセット	電圧監視1リセット	電圧監視2リセット
		Vdet0 > VCC でリセット : VCC > Vdet0 の一定時間後に CPU 動作再開	Vdet1 > VCC でリセット : VCC > Vdet1 の一定時間後に CPU 動作再開、または Vdet1 > VCC の一定時間後に CPU 動作再開を選択可能	Vdet2 > VCC または CMPA2 端子でリセット : VCC または CMPA2 端子 > Vdet2 の一定時間後に CPU 動作再開、または Vdet2 > VCC または CMPA2 端子の一定時間後に CPU 動作再開を選択可能
	割り込み	なし	電圧監視1割り込み ノンマスカブルまたはマスカブルを選択可能	電圧監視2割り込み ノンマスカブルまたはマスカブルを選択可能
			Vdet1 > VCC、VCC > Vdet1 の両方、またはどちらかで割り込み要求	Vdet2 > VCC または CMPA2 端子、VCC または CMPA2 端子 > Vdet2 の両方、またはどちらかで割り込み要求
イベントリンク機能	なし		あり Vdet1 通過検出イベント出力	なし






図 8.2 電圧監視 1 割り込み / リセット発生回路のブロック図




図 8.3 電圧監視 2 割り込み / リセット発生回路のブロック図

表 8.2 に電圧検出回路で使用する入出力端子を示します。

表 8.2 電圧検出回路の入出力端子

端子名	入出力	機能
CMPA2	入力	電圧検出2用検出対象電圧端子

8.2 レジスタの説明

8.2.1 電圧監視 1 回路制御レジスタ 1 (LVD1CR1)

アドレス 0008 00E0h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	LVD1IR QSEL	LVD1IDTSEL[1: 0]	

リセット後の値 0 0 0 0 0 0 0 1

ビット	シンボル	ビット名	機能	R/W
b1-b0	LVD1IDTSEL [1:0]	電圧監視1割り込みELCイベント発生条件選択ビット	b1 b0 0 0 : VCC \geq Vdet1 (上昇)検出時 0 1 : VCC < Vdet1 (下降)検出時 1 0 : 下降および上昇検出時 1 1 : 設定しないでください	R/W
b2	LVD1IRQSEL	電圧監視1割り込み種類選択ビット	0 : ノンマスカブル割り込み 1 : マスカブル割り込み	R/W
b7-b3	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注. このレジスタはPRCR.PRC3ビットを“1”(書き込み許可)にした後で書き換えてください。

8.2.2 電圧監視 1 回路ステータスレジスタ (LVD1SR)

アドレス 0008 00E1h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	LVD1M ON	LVD1D ET

リセット後の値 0 0 0 0 0 0 1 0

ビット	シンボル	ビット名	機能	R/W
b0	LVD1DET	電圧監視 1 電圧変化検出フラグ	0 : 未検出 1 : Vdet1 通過検出	R/(W) (注1)
b1	LVD1MON	電圧監視 1 信号モニタ フラグ	0 : VCC < Vdet1 1 : VCC ≥ Vdet1 または LVD1MON 無効	R
b7-b2	—	予約ビット	読むと “0” が読めます。書く場合、“0” としてください	R/W

注. このレジスタはPRCR.PRC3ビットを“1”(書き込み許可)にした後で書き換えてください。

注1. “0”のみ書けます。“0”を書いた後、LVD1DET ビットの読み出し値に反映されるまでにシステムクロック 2 サイクルかかります。

LVD1DET フラグ (電圧監視 1 電圧変化検出フラグ)

LVD1DET フラグは、LVCMPCCR.LVD1E ビットが“1”(電圧検出 1 回路有効)、かつ LVD1CR0.LVD1CMPE ビットが“1”(電圧監視 1 回路比較結果出力許可)のとき有効になります。

LVD1DET フラグを“0”にするときは、LVD1CR0.LVD1RIE を“0”(禁止)にしてから行ってください。再度、LVD1CR0.LVD1RIE を“1”(許可)にする場合は、PCLKB2 サイクル以上経過してから行ってください。

アクセスサイクル数が PCLKB で定義されている I/O レジスタを読み出すことによって、PCLKB2 サイクル以上の待ち時間を確保することができます。

LVD1MON フラグ (電圧監視 1 信号モニタ フラグ)

LVD1MON フラグは、LVCMPCCR.LVD1E ビットが“1”(電圧検出 1 回路有効)、かつ LVD1CR0.LVD1CMPE ビットが“1”(電圧監視 1 回路比較結果出力許可)のとき有効になります。

8.2.3 電圧監視 2 回路制御レジスタ 1 (LVD2CR1)

アドレス 0008 00E2h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	LVD2IR QSEL	LVD2IDTSEL[1: 0]	1

リセット後の値 0 0 0 0 0 0 0 1

ビット	シンボル	ビット名	機能	R/W
b1-b0	LVD2IDTSEL [1:0]	電圧監視2割り込み発生条件選択ビット	b1 b0 0 0 : VCC または CMPA2 端子 \geq Vdet2 (上昇) 検出時 0 1 : VCC または CMPA2 端子 $<$ Vdet2 (下降) 検出時 1 0 : 下降および上昇検出時 1 1 : 設定しないでください	R/W
b2	LVD2IRQSEL	電圧監視2割り込み種類選択ビット	0 : ノンマスカブル割り込み 1 : マスカブル割り込み	R/W
b7-b3	—	予約ビット	読むと "0" が読めます。書く場合、"0" としてください	R/W

注. このレジスタはPRCR.PRC3ビットを“1”(書き込み許可)にした後で書き換えてください。

8.2.4 電圧監視 2 回路ステータスレジスタ (LVD2SR)

アドレス 0008 00E3h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	LVD2M ON	LVD2D ET

リセット後の値 0 0 0 0 0 0 1 0

ビット	シンボル	ビット名	機能	R/W
b0	LVD2DET	電圧監視2電圧変化検出フラグ	0 : 未検出 1 : Vdet2通過検出	R/(W) (注1)
b1	LVD2MON	電圧監視2信号モニタフラグ	0 : VCCまたはCMPA2端子 < Vdet2 1 : VCCまたはCMPA2端子 ≥ Vdet2またはLVD2MON 無効	R
b7-b2	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注. このレジスタはPRCR.PRC3ビットを“1”(書き込み許可)にした後で書き換えてください。

注1. “0”のみ書けます。“0”を書いた後、LVD2DET ビットの読み出し値に反映されるまでにシステムクロック2サイクルかかります。

LVD2DET フラグ (電圧監視 2 電圧変化検出フラグ)

LVD2DET フラグは、LVCMPCR.LVD2E ビットが“1”(電圧検出 2 回路有効)、かつ LVD2CR0.LVD2CMPE ビットが“1”(電圧監視 2 回路比較結果出力許可)のとき有効になります。

LVD2DET フラグを“0”にするときは、LVD2CR0.LVD2RIE を“0”(禁止)にしてから行ってください。再度、LVD2CR0.LVD2RIE を“1”(許可)にする場合は、PCLKB2 サイクル以上経過してから行ってください。

アクセスサイクル数が PCLKB で定義されている I/O レジスタを読み出すことによって、PCLKB2 サイクル以上の待ち時間を確保することができます。

LVD2MON フラグ (電圧監視 2 信号モニタフラグ)

LVD2MON フラグは、LVCMPCR.LVD2E ビットが“1”(電圧検出 2 回路有効)、かつ LVD2CR0.LVD2CMPE ビットが“1”(電圧監視 2 回路比較結果出力許可)のとき有効になります。

8.2.5 電圧監視回路制御レジスタ (LVCMPCR)

アドレス 0008 C297h

b7	b6	b5	b4	b3	b2	b1	b0
—	LVD2E	LVD1E	—	EXVCC INP2	—	—	—

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b2-b0	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b3	EXVCCINP2	電圧検出2比較電圧外部入力選択ビット(注1)	0 : 電源電圧(VCC) 1 : CMPA2端子入力電圧	R/W
b4	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b5	LVD1E	電圧検出1許可ビット	0 : 電圧検出1回路無効 1 : 電圧検出1回路有効	R/W
b6	LVD2E	電圧検出2許可ビット	0 : 電圧検出2回路無効 1 : 電圧検出2回路有効	R/W
b7	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注. このレジスタはPRCR.PRC3ビットを“1”(書き込み許可)にした後で書き換えてください。

注1. EXVCCINP2ビットは、LVD1EおよびLVD2Eビットが共に“0”(電圧検出1回路および電圧検出2回路無効)の場合にのみ変更可能です。

LVD1E ビット(電圧検出1許可ビット)

電圧検出1の割り込み/リセットを使用する場合、またはLVD1SR.LVD1MONフラグを使用する場合、LVD1Eビットを“1”にしてください。LVD1Eビットを“0”から“1”にした後、td(E-A)経過してから電圧検出1回路が動作します。

LVD2E ビット(電圧検出2許可ビット)

電圧検出2の割り込み/リセットを使用する場合、またはLVD2SR.LVD2MONフラグを使用する場合、LVD2Eビットを“1”にしてください。LVD2Eビットを“0”から“1”にした後、td(E-A)経過してから電圧検出2回路が動作します。

8.2.6 電圧検出レベル選択レジスタ (LVDLVLR)

アドレス 0008 C298h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	LVD2LVL[1:0]		LVD1LVL[3:0]			

リセット後の値 0 0 0 0 0 1 1 1

ビット	シンボル	ビット名	機能	R/W
b3-b0	LVD1LVL[3:0]	電圧検出1レベル選択ビット (電圧下降時の標準電圧)	b3 b0 0 0 0 0 : 4.29V 0 0 0 1 : 4.14V 0 0 1 0 : 4.02V 0 0 1 1 : 3.84V 0 1 0 0 : 3.10V 0 1 0 1 : 3.00V 0 1 1 0 : 2.90V 0 1 1 1 : 2.79V 1 0 0 0 : 2.68V 1 0 0 1 : 2.58V 1 0 1 0 : 2.48V 1 0 1 1 : 2.20V 1 1 0 0 : 1.96V 1 1 0 1 : 1.86V 上記以外は設定しないでください	R/W
b5-b4	LVD2LVL[1:0]	電圧検出2レベル選択ビット (電圧下降時の標準電圧)	b5 b4 0 0 : 4.29V 0 1 : 4.14V 1 0 : 4.02V 1 1 : 3.84V	R/W
b7-b6	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注. このレジスタはPRCR.PRC3ビットを“1”(書き込み許可)にした後で書き換えてください。

LVDLVLR レジスタを変更するときは、LVCMPPCR.LVD1E ビットおよびLVCMPPCR.LVD2E ビットを共に“0”(電圧検出 n 回路無効)(n = 1, 2)にしてから行ってください。

また、LVD1LVL[3:0] ビットで設定の電圧検出レベルの範囲と LVD2LVL[1:0] ビットで設定の電圧検出レベルの範囲とがオーバラップする設定をした場合、LVD1、LVD2 のどちらで電圧検出動作するかは特定できません。電圧検出レベルの範囲については、「40. 電気的特性」を参照してください。

8.2.7 電圧監視 1 回路制御レジスタ 0 (LVD1CR0)

アドレス 0008 C29Ah

b7	b6	b5	b4	b3	b2	b1	b0
LVD1RN 1	LVD1RI 0	— 0	— 0	— x	LVD1CMPE 0	— 0	LVD1RIE 0

リセット後の値

x : 不定

ビット	シンボル	ビット名	機能	R/W
b0	LVD1RIE	電圧監視1割り込み/リセット許可ビット	0: 禁止 1: 許可	R/W
b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b2	LVD1CMPE	電圧監視1回路比較結果出力許可ビット	0: 電圧監視1回路比較結果出力禁止 1: 電圧監視1回路比較結果出力許可	R/W
b3	—	予約ビット	読んだ場合、その値は不定。書く場合、“0”としてください	R/W
b5-b4	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b6	LVD1RI	電圧監視1回路モード選択ビット	0: Vdet1通過時に電圧監視1割り込み 1: 下降してVdet1通過時に電圧監視1リセット	R/W
b7	LVD1RN	電圧監視1リセットネゲート選択ビット	0: VCC > Vdet1検出から一定時間(tLVD1)経過後にネゲート 1: 電圧監視1リセットアサートから一定時間(tLVD1)経過後にネゲート	R/W

注. このレジスタはPRCR.PRC3ビットを“1”(書き込み許可)にした後で書き換えてください。

LVD1RIE ビット(電圧監視 1 割り込み / リセット許可ビット)

LVD1RIE ビットは、LVCMPCR.LVD1E ビットが“1”(電圧検出 1 回路有効)かつ LVD1CMPE ビットが“1”(電圧検出 1 回路比較結果出力許可)のとき有効になります。

フラッシュメモリの書き込み / 消去中は、電圧監視 1 リセットおよび電圧監視 1 ノンマスカブル割り込みを発生させないでください。

LVD1RN ビット(電圧監視 1 リセットネゲート選択ビット)

LVD1RN ビットを“1”(電圧監視 1 リセットアサートから一定時間経過後にネゲート)にする場合は、LOCOCR.LCSTP ビットは“0”(LOCO 動作)にしてください。また、ソフトウェアスタンバイモードへ移行する場合は、LVD1RN ビットを“0”(VCC > Vdet1 検出から一定時間経過後にネゲート)にすることのみ可能です。LVD1RN ビットを“1”(電圧監視 1 リセットアサートから一定時間経過後にネゲート)にしないでください。

8.2.8 電圧監視 2 回路制御レジスタ 0 (LVD2CR0)

アドレス 0008 C29Bh

b7	b6	b5	b4	b3	b2	b1	b0
LVD2RN 1	LVD2RI 0	— 0	— 0	— x	LVD2CMPE 0	— 0	LVD2RIE 0

リセット後の値

x : 不定

ビット	シンボル	ビット名	機能	R/W
b0	LVD2RIE	電圧監視2割り込み/リセット許可ビット	0: 禁止 1: 許可	R/W
b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b2	LVD2CMPE	電圧監視2回路比較結果出力許可ビット	0: 電圧監視2回路比較結果出力禁止 1: 電圧監視2回路比較結果出力許可	R/W
b3	—	予約ビット	読んだ場合、その値は不定。書く場合、“0”としてください	R/W
b5-b4	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b6	LVD2RI	電圧監視2回路モード選択ビット	0: Vdet2通過時に電圧監視2割り込み 1: 下降してVdet2通過時に電圧監視2リセット	R/W
b7	LVD2RN	電圧監視2リセットネゲート選択ビット	0: VCCまたはCMPA2端子 > Vdet2検出から一定時間(tLVD2)経過後にネゲート 1: 電圧監視2リセットアサートから一定時間(tLVD2)経過後にネゲート	R/W

注. このレジスタはPRCR.PRC3ビットを“1”(書き込み許可)にした後で書き換えてください。

LVD2RIE ビット (電圧監視 2 割り込み / リセット許可ビット)

LVD2RIE ビットは、LVCMPCR.LVD2E ビットが“1”(電圧検出 2 回路有効)かつ LVD2CMPE ビットが“1”(電圧検出 2 回路比較結果出力許可)のとき有効になります。

フラッシュメモリの書き込み / 消去中は、電圧監視 2 リセットおよび電圧監視 2 ノンマスカブル割り込みを発生させないでください。

LVD2RN ビット (電圧監視 2 リセットネゲート選択ビット)

LVD2RN ビットを“1”(電圧監視 2 リセットアサートから一定時間経過後にネゲート)にする場合は、LOCOCR.LCSTP ビットは“0”(LOCO動作)にしてください。また、ソフトウェアスタンバイモードへ移行する場合は、LVD2RN ビットを“0”(VCCまたはCMPA2端子 > Vdet2検出から一定時間経過後にネゲート)にすることのみ可能です。LVD2RN ビットを“1”(電圧監視 2 リセットアサートから一定時間経過後にネゲート)にしないでください。

8.3 VCC 入力電圧のモニタ

8.3.1 Vdet0 のモニタ

Vdet0 のモニタはできません。

8.3.2 Vdet1 のモニタ

以下の設定をした後、LVD1SR.LVD1MON フラグで電圧監視 1 の比較結果をモニタできます。

- (1) LVDLVLR.LVD1LVL[3:0] ビット (電圧検出 1 検出電圧) を設定する
- (2) LVCMPCCR.LVD1E ビットを “1” (電圧検出 1 回路有効) にする
- (3) td(E-A) 待ってから、LVD1CR0.LVD1CMPE ビットを “1” (電圧監視 1 回路比較結果出力許可) にする

8.3.3 Vdet2 のモニタ

以下の設定をした後、LVD2SR.LVD2MON フラグで電圧監視 2 の比較結果をモニタできます。

- (1) LVDLVLR.LVD2LVL[1:0] ビット (電圧検出 2 検出電圧) を設定する
- (2) LVCMPCCR.EXVCCINP2 ビットを “0” (VCC 電圧) または “1” (CMPA2 端子入力電圧) にする
- (3) LVCMPCCR.LVD2E ビットを “1” (電圧検出 2 回路有効) にする
- (4) td(E-A) 待ってから、LVD2CR0.LVD2CMPE ビットを “1” (電圧監視 2 回路比較結果出力許可) にする

8.4 電圧監視 0 リセット

電圧監視 0 リセットを使用する場合は、OFS1.LVDAS ビットを “0”(リセット後、電圧監視 0 リセット有効)にしてください。

図 8.4 に電圧監視 0 リセット動作例を示します。




図 8.4 電圧監視 0 リセット動作例

8.5 電圧監視1割り込み、電圧監視1リセット

表8.3に電圧監視1割り込み、電圧監視1リセット関連ビットの動作設定手順を、表8.4に電圧監視1割り込み、電圧監視1リセット関連ビットの停止設定手順を、図8.5に電圧監視1割り込み動作例を示します。電圧監視1リセットの動作例については、「6. リセット」の図6.2を参照してください。

表8.3 電圧監視1割り込み、電圧監視1リセット関連ビットの動作設定手順

手順	電圧監視1割り込み 電圧監視1ELCイベント出力	電圧監視1リセット
1(注1)	LVDLVL.R.LVD1LVL[3:0]ビットで検出電圧を選択する	
2(注1)	LVD1CR0.LVD1RIビットを“0”(電圧監視1割り込み)にする	LVD1CR0.LVD1RIビットを“1”(電圧監視1リセット)にする。 LVD1CR0.LVD1RNビットでリセットネゲートの種類を選択する
3	LVD1CR1.LVD1IDTSEL[1:0]ビットで割り込み要求のタイミングを選択する。 LVD1CR1.LVD1IRQSELビットで割り込みの種類を選択する。	—
4	—	LVD1CR0.LVD1RIEビットを“1”(電圧監視1割り込み/リセット許可)にする。
5(注1)	LVCMPPCR.LVD1Eビットを“1”(電圧検出1回路有効)にする	
6(注1)	td(E-A)以上待つ	
7	LVD1CR0.LVD1CMPEビットを“1”(電圧監視1回路比較結果出力許可)にする	
8	LVD1SR.LVD1DETビットを“0”にする	—
9	LVD1CR0.LVD1RIEビットを“1”(電圧監視1割り込み/リセット許可)にする	—

注1. 電圧監視1割り込み設定(LVD1CR0.LVD1RI = 0)で動作させている場合で、停止後にLVD1CR1.LVD1IRQSEL, LVD1IDTSELビットの設定のみ変更して再動作させる場合、あるいは、停止後に電圧検出回路関連の設定を変更せずに再動作させる場合は、手順1、2、5、6は不要です。電圧監視1リセット設定(LVD1CR0.LVD1RI = 1)で動作させている場合の変更は、上記手順1～9で設定してください。

表8.4 電圧監視1割り込み、電圧監視1リセット関連ビットの停止設定手順

手順	電圧監視1割り込み 電圧監視1ELCイベント出力	電圧監視1リセット
1	LVD1CR0.LVD1RIEビットを“0”(電圧監視1割り込み/リセット禁止)にする	—
2	LVD1CR0.LVD1CMPEビットを“0”(電圧監視1回路比較結果出力禁止)にする	
3(注1)	LVCMPPCR.LVD1Eビットを“0”(電圧検出1回路無効)にする	
4	—	LVD1CR0.LVD1RIEビットを“0”(電圧監視1割り込み/リセット禁止)にする
5	LVCMPPCR.LVD1E、LVD1CR0.LVD1RIE、LVD1CR0.LVD1CMPEを除く電圧検出回路関連レジスタの設定を変更する	

注1. 電圧監視1割り込み設定(LVD1CR0.LVD1RI = 0)で動作させている場合で、停止後にLVD1CR1.LVD1IRQSEL, LVD1IDTSELビットの設定のみ変更して再動作させる場合、あるいは、停止後に電圧検出回路関連の設定を変更せずに再動作させる場合は、手順3は不要です。電圧監視1リセット設定(LVD1CR0.LVD1RI = 1)で動作させている場合の変更は、上記手順1～5で設定してください。




図 8.5 電圧監視 1 割り込み動作例

8.6 電圧監視2割り込み、電圧監視2リセット

表8.5に電圧監視2割り込み、電圧監視2リセット関連ビットの動作設定手順を、表8.6に電圧監視2割り込み、電圧監視2リセット関連ビットの停止設定手順を、図8.6に電圧監視2割り込み動作例を示します。電圧監視2リセットの動作例については、「6. リセット」の図6.2を参照してください。

表8.5 電圧監視2割り込み、電圧監視2リセット関連ビットの動作設定手順

手順	電圧監視2割り込み	電圧監視2リセット
1(注1)	LVDLVL.R.LVD2LVL[1:0]ビットで検出電圧を選択する	
2(注1)	LVCMPPCR.EXVCCINP2ビットを“0”(VCC電圧)または“1”(CMPA2端子入力電圧)にする	
3(注1)	LVD2CR0.LVD2RIビットを“0”(電圧監視2割り込み)にする	LVD2CR0.LVD2RIビットを“1”(電圧監視2リセット)にする。 LVD2CR0.LVD2RNビットでリセットネゲートの種類を選択する。
4	LVD2CR1.LVD2IDTSEL[1:0]ビットで割り込み要求のタイミングを選択する。 LVD2CR1.LVD2IRQSELビットで割り込みの種類を選択する	—
5	—	LVD2CR0.LVD2RIEビットを“1”(電圧監視2割り込み/リセット許可)にする
6(注1)	LVCMPPCR.LVD2Eビットを“1”(電圧検出2回路有効)にする	
7(注1)	td(E-A)以上待つ	
8	LVD2CR0.LVD2CMPEビットを“1”(電圧監視2回路比較結果出力許可)にする	
9	LVD2SR.LVD2DETビットを“0”にする	—
10	LVD2CR0.LVD2RIEビットを“1”(電圧監視2割り込み/リセット許可)にする	—

注1. 電圧監視2割り込み設定(LVD2CR0.LVD2RI = 0)で動作させている場合で、停止後にLVD2CR1.LVD2IRQSEL, LVD2IDTSELビットの設定のみ変更して再動作させる場合、あるいは、停止後に電圧検出回路関連の設定を変更せずに再動作させる場合は、手順1、2、3、6、7は不要です。電圧監視2リセット設定(LVD2CR0.LVD2RI = 1)で動作させている場合の変更は、上記手順1～10で設定してください。

表8.6 電圧監視2割り込み、電圧監視2リセット関連ビットの停止設定手順

手順	電圧監視2割り込み	電圧監視2リセット
1	LVD2CR0.LVD2RIEビットを“0”(電圧監視2割り込み/リセット禁止)にする	—
2	LVD2CR0.LVD2CMPEビットを“0”(電圧監視2回路比較結果出力禁止)にする	
3(注1)	LVCMPPCR.LVD2Eビットを“0”(電圧検出2回路無効)にする	
4	—	LVD2CR0.LVD2RIEビットを“0”(電圧監視2割り込み/リセット禁止)にする
5	LVCMPPCR.LVD2E、LVD2CR0.LVD2RIE、LVD2CR0.LVD2CMPEを除く電圧検出回路関連レジスタの設定を変更する	

注1. 電圧監視2割り込み設定(LVD2CR0.LVD2RI = 0)で動作させている場合で、停止後にLVD2CR1.LVD2IRQSEL, LVD2IDTSELビットの設定のみ変更して再動作させる場合、あるいは、停止後に電圧検出回路関連の設定を変更せずに再動作させる場合は、手順3は不要です。電圧監視2リセット設定(LVD2CR0.LVD2RI = 1)で動作させている場合の変更は、上記手順1～5で設定してください。




図 8.6 電圧監視 2 割り込み動作例

8.7 イベントリンク出力機能

イベントリンクコントローラ (ELC) に対して次のイベント出力を行う機能を持っています。

(1) Vdet1 通過検出イベント出力

電圧検出 1 回路有効かつ電圧検出 1 回路比較結果出力許可の状態において、Vdet1 通過を検出した場合にイベントを出力します。

LVD のイベントリンク出力機能を有効にする場合は、LVD の有効設定を行った後で、ELC 側の LVD イベントリンク機能を有効にしてください。また、LVD のイベントリンク出力機能を停止する場合は、LVD の停止設定を行う前に、ELC 側の LVD イベントリンク機能を無効にしてください。

8.7.1 割り込み処理とイベントリンクの関係

電圧検出回路には、電圧監視 1 割り込み、電圧監視 2 割り込みそれぞれに割り込み許可 / 禁止を制御する許可ビットがあります。割り込み要因が発生すると割り込み許可ビットが許可の場合に CPU に対して割り込み要求信号を出力します。

これに対してイベントリンク出力信号は、割り込み要因が発生すると割り込み許可ビットに依存せず、ELC を介して他のモジュールにイベント信号として出力します。

ソフトウェアスタンバイ中も電圧監視 1、電圧監視 2 割り込みを出力することができますが、ELC 用のイベント信号の出力については、以下の通りです。

- ソフトウェアスタンバイモード期間中に Vdet1 通過検出した場合、ソフトウェアスタンバイモード期間中はクロックが供給されていないため ELC 用のイベント信号は出力しません。ただし、Vdet1 通過検出フラグは保持されているため、ソフトウェアスタンバイモードから復帰してクロック供給が再開されると、Vdet1 通過検出フラグにしたがって ELC 用のイベント信号が出力されます。

9. クロック発生回路

9.1 概要

本 MCU には、クロック発生回路を内蔵しています。

表 9.1 にクロック発生回路の仕様を、図 9.1 にクロック発生回路のブロック図を示します。

表 9.1 クロック発生回路の仕様

項目	仕様
用途	<ul style="list-style-type: none"> CPU、DTC、ROM および RAM に供給されるシステムクロック (ICLK) の生成 周辺モジュールに供給される周辺モジュールクロック (PCLKB、PCLKD) の生成 周辺モジュールクロック (PCLKD) は S12AD 用、周辺モジュールクロック (PCLKB) は、S12AD 以外の周辺モジュール用の動作クロックです。 FlashIF に供給される FlashIF クロック (FCLK) の生成 CAC に供給される CAC クロック (CACCLK) の生成 RTC に供給される RTC 専用サブクロック (RTCSCLK) の生成 IWDT に供給される IWDT 専用クロック (IWDTCLK) の生成 LPT に供給される LPT クロック (LPTCLK) の生成 REMC に供給される REMC クロック (REMCLK) の生成
動作周波数 (注1)	<ul style="list-style-type: none"> ICLK : 32MHz (max) (注2) PCLKB : 32MHz (max) PCLKD : 32MHz (max) FCLK : 1MHz ~ 32MHz (ROM、E2 データフラッシュ P/E 時) 32MHz (max) (E2 データフラッシュ読み出し時) CACCLK : 各発振器のクロックと同じ RTCSCLK : 32.768kHz IWDTCLK : 15kHz LPTCLK : 選択した発振器のクロックと同じ REMCLK : 各発振器のクロックと同じ
メインクロック発振器 (注3)	<ul style="list-style-type: none"> 発振子周波数 : 1MHz ~ 20MHz ($VCC \geq 2.4V$)、1MHz ~ 8MHz ($VCC < 2.4V$) 外部クロック入力周波数 : 20MHz (max) 接続できる発振子、または付加回路 : セラミック共振子、水晶振動子 接続端子 : EXTAL、XTAL 発振停止検出機能 : メインクロックの発振停止検出時、LOCO に切り替える機能、MTU の端子をハイインピーダンスにする機能 ドライブ能力を切り替える機能
サブクロック発振器	<ul style="list-style-type: none"> 発振子周波数 : 32.768kHz 接続できる発振子、または付加回路 : 水晶振動子 接続端子 : XCIN、XCOUT ドライブ能力を切り替える機能
PLL回路	<ul style="list-style-type: none"> 入力クロック源 : メインクロック 入力分周比 : 1、2、4 分周から選択可能 入力周波数 : 4MHz ~ 8MHz 倍倍比 : 4 ~ 8 倍倍 (0.5 刻み) から選択可能 発振周波数 : 24MHz ~ 32MHz ($VCC \geq 2.4V$)
高速オンチップオシレータ (HOCO)	発振周波数 : 32MHz
低速オンチップオシレータ (LOCO)	発振周波数 : 4MHz
IWDT 専用オンチップオシレータ	発振周波数 : 15kHz

注1. 高速動作モードでの最大動作周波数です。その他の動作電力モードにおける最大動作周波数については、「11.2.6 動作電力コントロールレジスタ (OPCCR)」を参照してください。

注2. ICLK:FCLK, PCLKB, PCLKD = 1:N (N は整数) の分周比関係になるように設定してください。

注3. PLL を 32MHz で発振する場合、メインクロック発振器は 8MHz または 16MHz にしてください。




図 9.1 クロック発生回路のブロック図

表 9.2 にクロック発生回路の入出力端子を示します。

表 9.2 クロック発生回路の入出力端子

端子名	入出力	機能
XTAL	出力	発振子接続端子。また、EXTAL端子は外部クロックを入力することもできます。詳細は、「9.3.2 外部クロックを入力する方法」参照
EXTAL	入力	
XCIN	入力	32.768kHzの水晶振動子を接続
XCOUT	出力	
CLKOUT	出力	クロック出力端子

9.2 レジスタの説明

9.2.1 システムクロックコントロールレジスタ (SCKCR)

アドレス 0008 0020h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
リセット後の値	0	0	1	1	0	0	1	1	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	0	0	1	1	0	0	0	0	0	0	1	1

ビット	シンボル	ビット名	機能	R/W
b3-b0	PCKD[3:0]	周辺モジュールクロック D (PCLKD)選択ビット	b3 b0 0000 : 1分周 0001 : 2分周 0010 : 4分周 0011 : 8分周 0100 : 16分周 0101 : 32分周 0110 : 64分周 上記以外は設定しないでください	R/W
b7-b4	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b11-b8	PCKB[3:0]	周辺モジュールクロック B (PCLKB)選択ビット	b11 b8 0000 : 1分周 0001 : 2分周 0010 : 4分周 0011 : 8分周 0100 : 16分周 0101 : 32分周 0110 : 64分周 上記以外は設定しないでください	R/W
b23-b12	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b27-b24	ICK[3:0]	システムクロック (ICLK)選択ビット	b27 b24 0000 : 1分周 0001 : 2分周 0010 : 4分周 0011 : 8分周 0100 : 16分周 0101 : 32分周 0110 : 64分周 上記以外は設定しないでください	R/W
b31-b28	FCK[3:0]	FlashIFクロック (FCLK)選択ビット	b31 b28 0000 : 1分周 0001 : 2分周 0010 : 4分周 0011 : 8分周 0100 : 16分周 0101 : 32分周 0110 : 64分周 上記以外は設定しないでください	R/W

注. このレジスタはPRCR.PRC0ビットを“1”(書き込み許可)にした後で書き換えてください。

フラッシュメモリがP/E中はこのレジスタへの書き込みができません。書き込みは無効になります。

SCKCR レジスタへの書き込み後、後続の命令で SCKCR レジスタ、SCKCR3 レジスタのいずれかのレジスタへ書き込みをする場合、以下の手順に従ってください。

1. SCKCR レジスタへの書き込み
2. SCKCR レジスタに値が書かれたことを確認する
3. 次のステップに進む

PCKD[3:0] ビット (周辺モジュールクロック D (PCLKD) 選択ビット)

周辺モジュールクロック D (PCLKD) の周波数を選択します。

PCKB[3:0] ビット (周辺モジュールクロック B (PCLKB) 選択ビット)

周辺モジュールクロック B (PCLKB) の周波数を選択します。

ICK[3:0] ビット (システムクロック (ICLK) 選択ビット)

システムクロック (ICLK) の周波数を選択します。

FCK[3:0] ビット (FlashIF クロック (FCLK) 選択ビット)

FlashIF クロック (FCLK) の周波数を選択します。

9.2.2 システムクロックコントロールレジスタ 3 (SCKCR3)

アドレス 0008 0026h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	0	0	CKSEL[2:0]	—	—	—	—	—	—	—	—

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b7-b0	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b10-b8	CKSEL[2:0]	クロックソース選択ビット	b10 b8 0 0 0 : LOCO選択 0 0 1 : HOCO選択 0 1 0 : メインクロック発振器選択 0 1 1 : サブクロック発振器選択 1 0 0 : PLL回路選択 上記以外は設定しないでください	R/W
b15-b11	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注. このレジスタはPRCR.PRC0ビットを“1”(書き込み許可)にした後で書き換えてください。

フラッシュメモリが P/E 中はこのレジスタへの書き込みができません。書き込みは無効になります。

CKSEL[2:0] ビット (クロックソース選択ビット)

システムクロック (ICLK)、周辺モジュールクロック (PCLKB, PCLKD)、FlashIF クロック (FCLK) のクロックソースを低速オンチップオシレータ (LOCO)、高速オンチップオシレータ (HOCO)、メインクロック発振器、サブクロック発振器、PLL 回路から選択します。

停止しているクロックソースへの切り替えは禁止です。

9.2.3 PLL コントロールレジスタ (PLLCR)

アドレス 0008 0028h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	STC[5:0]								—	—	—	—	—	PLIDIV[1:0]
リセット後の値	0	0	0	0	1	1	1	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	PLIDIV[1:0]	PLL入力分周比選択ビット	b1 b0 0 0 : 1分周 0 1 : 2分周 1 0 : 4分周 1 1 : 設定しないでください	R/W
b7-b2	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b13-b8	STC[5:0]	周波数倍率設定ビット	b13 b8 0 0 0 1 1 1 : ×4 0 0 1 0 0 0 : ×4.5 0 0 1 0 0 1 : ×5 0 0 1 0 1 0 : ×5.5 0 0 1 0 1 1 : ×6 0 0 1 1 0 0 : ×6.5 0 0 1 1 0 1 : ×7 0 0 1 1 1 0 : ×7.5 0 0 1 1 1 1 : ×8 上記以外は設定しないでください	R/W
b15-b14	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注. このレジスタはPRCR.PRC0 ビットを“1”(書き込み許可)にした後で書き換えてください。

PLLCR2.PLLEN ビットが“0”(PLL動作)のとき、PLLCR レジスタへの書き込みは禁止です。

PLIDIV[1:0] ビット (PLL 入力分周比選択ビット)

PLL のクロックソースの入力分周比を選択します。

PLIDIV[1:0] ビットは、PLL の入力周波数 (4MHz ~ 8MHz) の範囲に入るよう設定してください。

STC[5:0] ビット (周波数倍率設定ビット)

PLL の周波数倍率を設定します。

STC[5:0] ビットは、PLL の発振周波数 (24MHz ~ 32MHz) の範囲に入るよう設定してください。

9.2.4 PLL コントロールレジスタ 2 (PLLCR2)

アドレス 0008 002Ah

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	PLLEN

リセット後の値 0 0 0 0 0 0 0 1

ビット	シンボル	ビット名	機能	R/W
b0	PLLEN	PLL停止制御ビット	0 : PLL動作 1 : PLL停止	R/W
b7-b1	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注. このレジスタはPRCR.PRC0ビットを“1”(書き込み許可)にした後で書き換えてください。

PLLEN ビット (PLL 停止制御ビット)

PLL の動作 / 停止を制御します。

PLLEN ビットで PLL を動作設定に変更後、OSCOVFSR.PLOVF フラグが “1” になっていることを確認してから、システムクロックを PLL クロックに切り替えてください。

PLL は、動作設定後発振が安定するまでに一定の時間を要します。また、停止設定後も、発振が停止するまでに一定の時間を要します。そのため、動作の開始および停止に関して以下の制限がありますので注意してください。

- PLL を停止設定後、再度動作設定にする場合、OSCOVFSR.PLOVF フラグの “0” を確認してから設定してください。
- PLL の停止設定は、PLL 動作かつ OSCOVFSR.PLOVF フラグの “1” を確認してから設定してください。
- システムクロックとして選択しているかどうかに関わらず、PLL を動作設定にしてソフトウェアスタンバイモードに遷移する場合は、OSCOVFSR.PLOVF フラグの “1” を確認してから WAIT 命令を実行してください。
- PLL を停止設定後、ソフトウェアスタンバイモードに遷移する場合は、OSCOVFSR.PLOVF フラグの “0” を確認してから WAIT 命令を実行してください。

SCKCR3.CKSEL[2:0] ビットで PLL を選択しているときは、PLLEN ビットを “1” (PLL 停止) にする書き込みは禁止です。

外部電圧 (VCC) が 2.4V 未満のとき、もしくは SOPCCR.SOPCM ビットで低速動作モードを選択しているときは、PLLEN ビットを “0” (PLL 動作) にする書き込みは禁止です。

9.2.5 メインクロック発振器コントロールレジスタ (MOSCCR)

アドレス 0008 0032h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	MOSTP

リセット後の値 0 0 0 0 0 0 0 1

ビット	シンボル	ビット名	機能	R/W
b0	MOSTP	メインクロック発振器停止ビット	0 : メインクロック発振器動作 1 : メインクロック発振器停止	R/W
b7-b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注. このレジスタはPRCR.PRC0ビットを“1”(書き込み許可)にした後で書き換えてください。

メインクロック発振器ウェイトコントロールレジスタを設定してから本レジスタを設定してください。

MOSTP ビット (メインクロック発振器停止ビット)

メインクロック発振器の動作 / 停止を制御します。

MOSTP ビットにてメインクロックを動作設定に変更後、OSCOVFSR.MOOVF フラグが“1”になっていることを確認してから、メインクロックの使用を開始してください。

メインクロック発振器は、動作設定後発振が安定するまでに一定の時間を要します。また、停止設定後も、発振が停止するまでに一定の時間を要します。そのため、動作の開始および停止に関して以下の制限がありますので注意してください。

- メインクロック発振器を停止設定後、再度動作設定にする場合、OSCOVFSR.MOOVF フラグの“0”を確認してから設定してください。
- メインクロック発振器の停止設定は、メインクロック発振器動作かつOSCOVFSR.MOOVF フラグの“1”を確認してから設定してください。
- システムクロックとして選択しているかどうかに関わらず、メインクロック発振器を動作設定にしてソフトウェアスタンバイモードに遷移する場合は、OSCOVFSR.MOOVF フラグの“1”を確認してから WAIT 命令を実行してください。
- メインクロック発振器を停止設定後、ソフトウェアスタンバイモードに遷移する場合は、OSCOVFSR.MOOVF フラグの“0”を確認してから WAIT 命令を実行してください。

以下のいずれかの条件を満たす場合、MOSTP ビットを“1”にしないでください。

- システムクロックのクロックソースにメインクロックを選択しているとき (SCKCR3.CKSEL[2:0] = 010b)
- システムクロックのクロックソースに PLL クロックを選択しているとき (SCKCR3.CKSEL[2:0] = 100b)
- PLL を動作させているとき (PLLCR2.PLLEN = 0)

以下の条件を満たす場合、MOSTP ビットを“0”にしないでください。

- 低速動作モードを選択しているとき (SOPCCR.SOPCM = 1)

9.2.6 サブクロック発振器コントロールレジスタ (SOSCCR)

アドレス 0008 0033h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	SOSTP

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	SOSTP	サブクロック発振器停止ビット	0 : サブクロック発振器動作 1 : サブクロック発振器停止	R/W
b7-b1	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注. このレジスタはPRCR.PRC0ビットを“1”(書き込み許可)にした後で書き換えてください。

SOSTP ビット (サブクロック発振器停止ビット)

サブクロック発振器の動作 / 停止を制御します。

サブクロック発振器の動作 / 停止は、SOSTP ビットおよび RTC コントロールレジスタ 3 のサブクロック発振器制御ビット (RCR3.RTCEN) で制御され、いずれかのビットが動作に設定されているとサブクロック発振器は動作状態となります。

SOSTP ビットまたは RCR3.RTCEN ビットの書き換えを行う場合は、書き込み後、読み出して書き換わったのを確認してから、後続の命令を実行するようにしてください(「5. I/O レジスタ」の「(2) I/O レジスタ書き込み時の注意事項」を参照してください)。

SOSTP ビット、または RCR3.RTCEN ビットでサブクロック発振器を動作設定に変更後、サブクロック発振安定時間 (t_{SUBOSC}) が経過した後、サブクロックの使用を開始してください。

サブクロック発振器は、動作設定後発振が安定するまでに一定の時間を要します。また、停止設定後も、発振が停止するまでに一定の時間を要します。そのため、動作の開始および停止に関して以下の制限がありますので注意してください。

- サブクロック発振器を停止設定後、再度動作設定にする場合、停止期間はサブクロックで 5 サイクル以上の時間となるようにしてください。
- サブクロック発振器の停止設定は、サブクロック発振器の発振が安定している状態で行ってください。
- システムクロックとして選択しているかどうかに関わらず、サブクロック発振器を動作設定にしてソフトウェアスタンバイモードに移行する場合は、発振が安定した状態で WAIT 命令を実行してください。
- サブクロック発振器を停止設定後、ソフトウェアスタンバイモードに移行する場合は、サブクロック発振器停止設定後、サブクロック 2 サイクル以上待ってから WAIT 命令を実行してください。

SCKCR3.CKSEL[2:0] ビットでサブクロック発振器を選択しているとき、SOSTP ビットを“1”(サブクロック発振器停止)にする書き込みは禁止です。

9.2.7 低速オンチップオシレータコントロールレジスタ (LOCOCR)

アドレス 0008 0034h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	LCSTP

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	LCSTP	LOCO停止ビット	0 : LOCO動作 1 : LOCO停止	R/W
b7-b1	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注. このレジスタはPRCR.PRC0ビットを“1”(書き込み許可)にした後で書き換えてください。

LCSTP ビット (LOCO 停止ビット)

LOCO の動作 / 停止を制御します。

LCSTP ビットにて LOCO を停止設定から動作設定に変更後、LOCO クロックを使用する場合は、LOCO クロック発振安定時間 (t_{LOCO}) が経過した後、使用開始してください。

LOCO は、動作設定後発振が安定するまでに一定の時間を要します。また、停止設定後も、発振が停止するまでに一定の時間を要します。そのため、動作の開始および停止に関して以下の制限がありますので注意してください。

- LOCO を停止設定後、再度動作設定にする場合、停止期間は LOCO クロックで 5 サイクル以上の時間となるようにしてください。
- LOCO の停止設定は、LOCO の発振が安定している状態で行ってください。
- システムクロックとして選択しているかどうかに関わらず、LOCO を動作設定にしてソフトウェアスタンバイモードに移行する場合は、LOCO の発振が安定した状態で WAIT 命令を実行してください。
- LOCO を停止設定後、ソフトウェアスタンバイモードに移行する場合は、LOCO 停止設定後、LOCO クロック 3 サイクル以上待ってから WAIT 命令を実行してください。

システムクロックコントロールレジスタ 3 のクロックソース選択ビット (SCKCR3.CKSEL[2:0]) で LOCO を選択しているとき、LCSTP ビットを“1”(LOCO 停止) にする書き込みは禁止です。

SOPCCR.SOPCM ビットで低速動作モードを選択しているときは、LCSTP を“0”(LOCO 動作) にする書き込みは禁止です。

9.2.8 IWDT 専用オンチップオシレータコントロールレジスタ (ILOCOCR)

アドレス 0008 0035h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	ILCSTP

リセット後の値 0 0 0 0 0 0 0 1

ビット	シンボル	ビット名	機能	R/W
b0	ILCSTP	IWDT専用オンチップオシレータ停止ビット	0 : IWDT専用オンチップオシレータ動作 1 : IWDT専用オンチップオシレータ停止	R/W
b7-b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注. このレジスタはPRCR.PRC0ビットを“1”(書き込み許可)にした後で書き換えてください。

オプション機能選択レジスタ 0 の IWDT スタートモード選択ビット (OFS0.IWDTSTRT) が “0” (IWDT 動作) のとき、ILOCOCR レジスタの設定は無効です。OFS0.IWDTSTRT ビットが “1” (IWDT 停止) のとき、ILOCOCR レジスタの設定は有効です。ILOCOCR レジスタが有効、かつ ILCSTP ビットが “0” (IWDT 専用オンチップオシレータ動作) の後、“1” (IWDT 専用オンチップオシレータ停止) に設定することはできません。

ILCSTP ビット (IWDT 専用オンチップオシレータ停止ビット)

IWDT 専用オンチップオシレータの動作 / 停止を制御します。

ILCSTP ビットで、IWDT 専用オンチップオシレータを停止設定から動作設定に変更した場合、IWDT 専用クロック発振安定時間 (t_{ILCO}) に相当する一定時間経過後、MCU 内部にクロックが供給開始されます。

IWDT 専用クロックを使用する場合は、この待ち時間が経過した後、使用開始してください。

IWDT 専用オンチップオシレータを動作設定にしてソフトウェアスタンバイモードに移行する場合は、発振が安定した状態で WAIT 命令を実行してください。

9.2.9 高速オンチップオシレータコントロールレジスタ (HOCOCR)

アドレス 0008 0036h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	HCSTP
リセット後の値	0	0	0	0	0	0	0/1 (注1)

ビット	シンボル	ビット名	機能	R/W
b0	HCSTP	HOCO停止ビット	0 : HOCO動作 1 : HOCO停止	R/W
b7-b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注. このレジスタはPRCR.PRC0ビットを“1”(書き込み許可)にした後で書き換えてください。

注1. オプション機能選択レジスタ1のHOCO発振有効ビット(OFS1.HOCOEN)が“0”的とき、HCSTPビットのリセット後の値は“0”になります。OFS1.HOCOENビットが“1”的とき、HCSTPビットのリセット後の値は“1”になります。

HCSTP ビット (HOCO 停止ビット)

HOCO の動作 / 停止を制御します。

HOCO の動作 / 停止は、HCSTP ビットおよび高速オンチップオシレータ強制発振コントロールレジスタの高速オンチップオシレータ強制発振ビット(HOFCR.HOFXIN)で制御されます。HCSTP ビットを発振器動作、あるいはHOFXIN ビットを強制発振に設定することで、高速オンチップオシレータを動作させることができます。また、HOFXIN ビットが強制発振に設定されている場合は、ソフトウェアスタンバイモード中も発振動作を継続します。

HCSTP ビットで HOCO を停止設定から動作設定に変更した場合、OSCOVFSR.HCOVF フラグが“1”になっていることを確認してからシステムクロックを HOCO クロックに切り替えてください。

HOCO は、動作設定後発振が安定するまでに一定の時間を要します。また、停止設定後も、発振が停止するまでに一定の時間を要します。そのため、動作の開始および停止に関して以下の制限がありますので注意してください。

- HOCO を停止設定後、再度動作設定にする場合、OSCOVFSR.HCOVF フラグの“0”を確認してから設定してください。
- HOCO の停止設定は、HOCO動作かつOSCOVFSR.HCOVF フラグの“1”を確認してから設定してください。
- システムクロックとして選択しているかどうかに関わらず、HOCO を動作設定にしてソフトウェアスタンバイモードに遷移する場合は、OSCOVFSR.HCOVF フラグの“1”を確認してから WAIT 命令を実行してください。
- HOCO を停止設定後、ソフトウェアスタンバイモードに遷移する場合は、OSCOVFSR.HCOVF フラグの“0”を確認してから WAIT 命令を実行してください。

SCKCR3.CKSEL[2:0] ビットで HOCO を選択しているとき、HCSTP ビットを“1”(HOCO 停止)にする書き込みは禁止です。

SOPCCR.SOPCM ビットで低速動作モードを選択しているときは、HCSTP を“0”(HOCO 動作)にする書き込みは禁止です。

9.2.10 高速オンチップオシレータ強制発振コントロールレジスタ (HOFCR)

アドレス 0008 003Dh

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	HOFXIN

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	HOFXIN	高速オンチップオシレータ強制発振ビット	0 : このビットによる制御なし 1 : 高速オンチップオシレータを強制発振	R/W
b7-b1	—	予約ビット	読むと“0”が読みます。書き込みは“0”してください	R/W

注. このレジスタはPRCR.PRC0ビットを“1”(書き込み許可)にした後で書き換えてください。

HOFXIN ビット (高速オンチップオシレータ強制発振ビット)

高速オンチップオシレータの強制発振を制御します。強制発振を有効にした場合、高速オンチップオシレータがソフトウェアスタンバイであっても発振状態になります。

リモコン信号受信機能 (REMC) のカウントクロックソースを HOCO に選択し、ソフトウェアスタンバイで信号受信の場合のみ、HOCO 強制機能を有効に設定してください。その以外は、HOCO 強制発振機能を有効に設定しないでください。

HOFXIN ビットの書き換えを行う場合は、書き込み後、読み出して書き換わったのを確認してから、後続の命令を実行するようにしてください。

サブ動作電力コントロールレジスタのサブ動作電力制御モード選択ビット (SOPCCR.SOPCM) で低速動作モードを選択しているときは、HOFXIN ビットを“1”(HOCO を強制発振) にする書き込みは禁止です。

9.2.11 発振安定フラグレジスタ (OSCOVFSR)

アドレス 0008 003Ch

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	HCOVF	PLOVF	—	MOOVF
(注1)	0	0	0	0	0/1	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	MOOVF	メインクロック発振安定フラグ	0: メインクロック停止 1: 発振安定、システムクロックとして使用可能(注2)	R
b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b2	PLOVF	PLLクロック発振安定フラグ	0: PLL停止、または発振安定待ち中 1: 発振安定、システムクロックとして使用可能	R
b3	HCOVF	HOCOクロック発振安定フラグ	0: HOCO停止、または発振安定待ち中(注3) 1: 発振安定、システムクロックとして使用可能	R
b7-b4	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

- 注1. オプション機能選択レジスタ1のHOCO発振有効ビット(OFS1.HOCOEN)が“0”的とき、HCOVFフラグのリセット後の値は“1”になります。OFS1.HOCOENビットが“1”的とき、HCOVFフラグのリセット後の値は“0”になります。
- 注2. 各発振器のウェイトコントロールレジスタに適切な値を設定した場合。設定値(待ち時間)が不足している場合は、発振が安定する前にクロックの供給が開始されます。
- 注3. HOFCR.HOFXINビットによる高速オンチップオシレータの制御は、HCOVFフラグに反映されません。そのためHOFXINビットが“1”的場合にHCSTPビットを“1”にすると、高速オンチップオシレータは発振を継続するものの、HCOVFフラグは“0”になります。高速オンチップオシレータの強制発振を有効にする場合は、HOCOCR.HCSTPビットに“0”を設定した後、OSCOVFSR.HCOVFフラグが“1”になることを確認してから、HOFXINビットに“1”を設定するようにしてください。

OSCOVFSR レジスタは各発振器の発振が安定したかどうかをモニタするレジスタです。

それぞれの発振器にウェイトコントロールレジスタがある場合は、発振回路の安定時間以上になるように待ち時間を設定してください。

MOOVF フラグ (メインクロック発振安定フラグ)

メインクロックの発振安定の状態を示します。

[“1”になる条件]

- MOSCCR.MOSTP ビットが“1”(メインクロック発振器停止)のときに、MOSTP ビットを“0”(メインクロック発振器動作)にした後、MOSCWTCR レジスタの設定値に応じた時間が経過し、MCU 内部にメインクロックの供給が開始されたとき

[“0”になる条件]

- MOSCCR.MOSTP ビットを“1”にした後、メインクロック発振器の発振停止処理が完了したとき

PLOVF フラグ (PLL クロック発振安定フラグ)

PLL クロックの発振安定の状態を示します。

[“1”になる条件]

- PLLCR2.PLLEN ビットが“1”(PLL停止)のときに、PLLEN ビットを“0”(PLL動作)にした後、MOOVF フラグが“1”になり、かつ PLL クロック発振安定時間(tPLL)が経過し、MCU 内部に PLL クロックの供給が開始されたとき

[“0”になる条件]

- PLLCR2.PLLEN ビットを“1”にした後、PLL の発振停止処理が完了したとき

HCOVF フラグ (HOCO クロック発振安定フラグ)

HOCO クロックの発振安定の状態を示します。

[“1”になる条件]

- HOCOCR.HCSTP ビットが“1”(HOCO停止)のときに、HCSTP ビットを“0”(HOCO動作)にした後、MCU 内部に HOCO クロックの供給が開始されたとき

[“0”になる条件]

- HOCOCR.HCSTP ビットを“1”にした後、HOCO の発振停止処理が完了したとき

9.2.12 発振停止検出コントロールレジスタ (OSTDCR)

アドレス 0008 0040h

b7	b6	b5	b4	b3	b2	b1	b0
OSTDE	—	—	—	—	—	—	OSTDIE
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	OSTDIE	発振停止検出割り込み許可ビット	0 : 発振停止検出割り込みを禁止、POEへの発振停止検出通知なし 1 : 発振停止検出割り込みを許可、POEへの発振停止検出通知あり	R/W
b6-b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b7	OSTDE	発振停止検出機能許可ビット	0 : 発振停止検出機能は無効 1 : 発振停止検出機能は有効	R/W

注. このレジスタはPRCR.PRC0 ビットを“1”(書き込み許可)にした後で書き換えてください。

OSTDIE ビット (発振停止検出割り込み許可ビット)

発振停止検出ステータスレジスタの発振停止検出フラグ (OSTDSR.OSTDF) のクリアは、OSTDIE ビットを“0”にした後に行ってください。その後、OSTDIE ビットを再度“1”にする場合は、PCLKB で 2 サイクル以上待ってから行ってください。アクセスサイクル数が PCLKB で定義されている I/O レジスタを読み出すことによって、PCLKB の 2 サイクル以上の待ち時間を確保することができます。

OSTDE ビット (発振停止検出機能許可ビット)

発振停止検出機能の有効 / 無効を設定します。

OSTDE ビットを“1”(発振停止検出機能有効)にすると、LOCO 停止ビット (LOCOCR.LCSTP) も“0”となり、LOCO が動作します。発振停止検出機能が有効である間は、LOCO を停止させることはできません。LOCOCR.LCSTP ビットへ“1”(LOCO 停止)を書いても、その書き込みは無効になります。

発振停止検出ステータスレジスタの発振停止検出フラグ (OSTDSR.OSTDF) が“1”(メインクロック発振停止検出)のとき、OSTDE ビットへの“0”書き込みは無効になります。

OSTDE ビットが“1”的場合、ソフトウェアスタンバイモードに移行できません。ソフトウェアスタンバイモードへ移行する場合は、OSTDE ビットを“0”にして、WAIT 命令を実行してください。

9.2.13 発振停止検出ステータスレジスタ (OSTDSR)

アドレス 0008 0041h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	OSTDF

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	OSTDF	発振停止検出フラグ	0 : メインクロックの発振停止を未検出 1 : メインクロックの発振停止を検出	R/(W) (注1)
b7-b1	—	予約ビット	読むと“0”が読みます。書き込みは無効になります	R

注. このレジスタはPRCR.PRC0ビットを“1”(書き込み許可)にした後で書き換えてください。

注1. “0”のみ書けます。

OSTDF フラグ (発振停止検出フラグ)

メインクロックの状態を示すステータスフラグです。OSTDF フラグが “1” のときメインクロックの発振停止を検出したことを示します。

メインクロックの発振停止を検出した後で、メインクロックの発振が再開しても、OSTDF フラグは “0” なりません。OSTDF フラグは “1” を読んだ後、“0” を書くことによって “0” になります。OSTDF = 0 が読み出し値に反映されるまで ICLK で 3 サイクル以上待つ必要があります。メインクロックの発振を停止している状態で OSTDF フラグを “0” にした場合、OSTDF フラグは一度 “0” になった後、再度 “1” になります。

また、システムクロックコントロールレジスタ 3 のクロックソース選択ビット (SCKCR3.CKSEL[2:0]) でメインクロック発振器 (“010b”) または PLL (“100b”) を選択している場合は、OSTDF フラグを “0” にすることはできません。クロックソースをメインクロック発振器、PLL 以外に切り替えてから OSTDF フラグを “0” してください。

[“1” になる条件]

- OSTDCR.OSTDE ビットが “1” (発振停止検出機能有効) の状態で、メインクロックの発振が停止したとき

[“0” になる条件]

- SCKCR3.CKSEL[2:0] ビットが “010b”、または “100b” 以外の場合に、“1” を読んだ後、“0” を書いたとき

9.2.14 メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCSR)

アドレス 0008 00A2h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—		MSTS[4:0]			

リセット後の値 0 0 0 0 0 1 0 0

ビット	シンボル	ビット名	機能	R/W
b4-b0	MSTS[4:0]	メインクロック発振器ウェイト時間設定ビット	$b_4 \quad b_0$ 0 0 0 0 0 : 待ち時間 = 2 サイクル(0.5μs) 0 0 0 0 1 : 待ち時間 = 1024 サイクル(256μs) 0 0 0 1 0 : 待ち時間 = 2048 サイクル(512μs) 0 0 0 1 1 : 待ち時間 = 4096 サイクル(1.024ms) 0 0 1 0 0 : 待ち時間 = 8192 サイクル(2.048ms) 0 0 1 0 1 : 待ち時間 = 16384 サイクル(4.096ms) 0 0 1 1 0 : 待ち時間 = 32768 サイクル(8.192ms) 0 0 1 1 1 : 待ち時間 = 65536 サイクル(16.384ms) 上記以外は設定しないでください 待ち時間はLOCO = 4.0MHz (0.25μs, TYP)の場合	R/W
b7-b5	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注. このレジスタはPRCR.PRC1ビットを“1”(書き込み許可)にした後で書き換えてください。

MSTS[4:0] ビット (メインクロック発振器ウェイト時間設定ビット)

メインクロック発振器の発振安定待ち時間を選択します。

メインクロック発振安定待ち時間は、発振子メーカーが推奨する発振安定時間以上になるように設定してください。メインクロックを外部入力で使用している場合は、発振安定待ち時間は必要ないため、“00000b”を設定してください。

MSTS[4:0] ビットで設定した待ち時間は、LOCO クロックを使用して計測されます。LOCO は、LOCOCR.LCSTP ビットの値にかかわらず、必要なときに自動で発振します。

設定した待ち時間が経過した後、MCU 内部へのメインクロック供給が開始され、OSCOVFSR.MOOVF フラグが“1”になります。なお、設定した待ち時間が短かった場合は、メインクロックの発振が安定する前にクロックの供給が開始されます。

MOSCWTCSR レジスタは、MOSCCR.MOSTP ビットが“1”で、OSCOVFSR.MOOVF フラグが“0”的ときに書き換えてください。これ以外のときは書き換えないでください。

9.2.15 CLKOUT 出力コントロールレジスタ (CKOCR)

アドレス 0008 003Eh

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
CKOSTP 1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

リセット後の値

ビット	シンボル	ビット名	機能	R/W
b7-b0	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b11-b8	CKOSEL[3:0]	CLKOUT出力ソース選択ビット	b11 b8 0 0 0 : LOCOクロック 0 0 0 1 : HOCOクロック 0 0 1 0 : メインクロック 0 0 1 1 : サブクロック 0 1 0 0 : PLL 上記以外は設定しないでください	R/W
b14-b12	CKODIV[2:0]	CLKOUT出力分周比選択ビット	b14 b12 0 0 0 : 分周なし 0 0 1 : 2分周 0 1 0 : 4分周 0 1 1 : 8分周 1 0 0 : 16分周 上記以外は設定しないでください	R/W
b15	CKOSTP	CLKOUT出力停止制御ビット	0 : CLKOUT端子出力許可 (注1) 1 : CLKOUT端子出力禁止 (Low固定)	R/W

注. このレジスタはPRCR.PRC0ビットを“1”(書き込み許可)にした後で書き換えてください。

注1. 対応する端子の端子機能制御レジスタ、ポートモードレジスタの設定も必要です。

CKOSEL[3:0] ビット (CLKOUT 出力ソース選択ビット)

CLKOUT 端子から出力するクロックのソースを LOCO クロック、HOCO クロック、メインクロック、サブクロック、PLL から選択します。

CKODIV[2:0] ビット (CLKOUT 出力分周比選択ビット)

CKOSEL[3:0] ビットで選択したクロックの分周比を選択します。

変更するときは CKOSTP ビットを“1”にしてください。

なお、出力するクロックの周波数が、VCC が 2.7V 以上の場合 8MHz 以下、VCC が 2.7V 未満のときは 4MHz 以下になるように分周比を設定してください。

CLKOUT 端子から出力されるクロックの特性は、「表 40.33 内蔵周辺モジュールタイミング (1)」を参照してください。

CKOSTP ビット (CLKOUT 出力停止制御ビット)

CLKOUT 端子の出力を制御します。

“0”にすると選択したクロックが出力されます。“1”にすると Low が出力されます。

クロックを発振させたまま CKOSTP ビットを書き換えると、出力にグリッチが発生することがあります。

9.2.16 メインクロック発振器強制発振コントロールレジスタ (MOFCR)

アドレス 0008 C293h

b7	b6	b5	b4	b3	b2	b1	b0
—	MOSEL	MODRV21	—	—	—	—	—

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b4-b0	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b5	MODRV21	メインクロック発振器ドライブ能力切り替えビット	VCC \geq 2.4V 0: 1MHz～10MHz 1: 10MHz～20MHz VCC < 2.4V 0: 1MHz～8MHz 1: 設定禁止	R/W
b6	MOSEL	メインクロック発振器切り替えビット	0: 発振子 1: 外部発振入力	R/W
b7	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注. このレジスタはPRCR.PRC1ビットを“1”(書き込み許可)にした後で書き換えてください。

EXTAL/XTAL 端子はポートと兼用端子になっており初期設定状態ではポート機能となります。

MODRV21 ビット (メインクロック発振器ドライブ能力切り替えビット)

メインクロック発振器のドライブ能力の切り替えをします。

MOSEL ビット (メインクロック発振器切り替えビット)

メインクロック発振器の発振源の切り替えを行います。

9.2.17 低速オンチップオシレータトリミングレジスタ (LOCOTRR)

アドレス 0008 0060h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	LOCOTRD[4:0]	—	—	—

(注1) (注1) (注1) (注1) (注1) (注1)

ビット	シンボル	ビット名	機能	R/W
b4-b0	LOCOTRD[4:0]	低速オンチップオシレータ周波数補正ビット	b4 b0 1 0 0 0 0 : -16 (周波数 : 低) 1 0 0 0 1 : -15 : 0 1 1 1 0 : 14 0 1 1 1 1 : 15 (周波数 : 高)	R/W
b7-b5	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注. 本レジスタはPRCR.PRC0ビットを“1”(書き込み許可)にした後で書き換えてください。

注1. チップごとの固定値

LOCOTRD[4:0] ビット (低速オンチップオシレータ周波数補正ビット)

低速オンチップオシレータの周波数補正值を設定してください。

設定値は2の補数(-16(10h)から15(0Fh))で、値を大きくすると周波数が高くなります。

工場出荷時に一定の条件で調整していますので、リセット後の値はチップごとに異なります。リセットすることにより工場出荷時に調整した発振周波数に戻ります。

9.2.18 IWDT 専用オンチップオシレータトリミングレジスタ (ILOCOTRR)

アドレス 0008 0064h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	ILOCOTRD[4:0]	—	—	—

(注1) (注1) (注1) (注1) (注1) (注1)

ビット	シンボル	ビット名	機能	R/W
b4-b0	ILOCOTRD[4:0]	IWDT専用オンチップオシレータ周波数補正ビット	b4 b0 0 0 0 0 0 : 0 (周波数 : 低) 0 0 0 0 1 : 1 : 1 1 1 1 0 : 30 1 1 1 1 1 : 31 (周波数 : 高)	R/W
b7-b5	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注. 本レジスタはPRCR.PRC0ビットを“1”(書き込み許可)にした後で書き換えてください。

注1. チップごとの固定値

ILOCOTRD[4:0] ビット (IWDT 専用オンチップオシレータ周波数補正ビット)

IWDT専用オンチップオシレータの周波数補正值を設定してください。

設定値は通常の2進数(0(00h)から31(1Fh))で、値を大きくすると周波数が高くなります。

工場出荷時に一定の条件で調整していますので、リセット後の値はチップごとに異なります。リセットすることにより工場出荷時に調整した発振周波数に戻ります。

9.2.19 高速オンチップオシレータトリミングレジスタ n (HOCOTRRn) (n = 0)

アドレス HOCOTRR0 0008 0068h

b7	b6	b5	b4	b3	b2	b1	b0
—	—			HOCOTRD[5:0]			

リセット後の値 0 0 (注1) (注1) (注1) (注1) (注1) (注1)

ビット	シンボル	ビット名	機能	R/W
b5-b0	HOCOTRD[5:0]	高速オンチップオシレータ周波数補正ビット	b5 b0 0 0 0 0 0 0 : 0 (周波数 : 低) 0 0 0 0 0 1 : 1 : 1 1 1 1 1 0 : 62 1 1 1 1 1 1 : 63 (周波数 : 高)	R/W
b7-b6	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注. 本レジスタはPRCR.PRC0ビットを“1”(書き込み許可)にした後で書き換えてください。

注1. チップごとの固定値

HOCOTRR0 は 32MHz に対応しています。

HOCOTRD[5:0] ビット (高速オンチップオシレータ周波数補正ビット)

高速オンチップオシレータの周波数補正值を設定してください。

設定値は通常の 2 進数 (0 (00h) から 63 (3Fh)) で、値を大きくすると周波数が高くなります。

工場出荷時に一定の条件で調整していますので、リセット後の値はチップごとに異なります。リセットすることにより工場出荷時に調整した発振周波数に戻ります。

9.3 メインクロック発振器

メインクロック発振器へクロックを供給する方法には、発振子を接続する方法と外部クロックを入力する方法があります。

9.3.1 発振子を接続する方法

発振子を接続する場合の接続例を図 9.2 に示します。

必要に応じてダンピング抵抗 (R_d) を挿入してください。抵抗値は発振子、発振駆動能力によって異なりますので発振子メーカーの推奨する値に設定してください。また、発振子メーカーから外部に帰還抵抗 (R_f) を追加するよう指示があった場合は、その指示に従って EXTAL、XTAL 間に R_f を挿入してください。

発振子を接続してクロックを供給する場合、接続する発振子は表 9.1 のメインクロック発振器の発振子周波数の範囲内としてください。




図 9.2 水晶振動子の接続例

表 9.3 ダンピング抵抗(参考値)

周波数(MHz)	2	8	16	20
$R_d (\Omega)$	0	0	0	0

水晶振動子の等価回路を図 9.3 に示します。水晶振動子は表 9.4 に示す特性のものを参考として使用してください。




図 9.3 水晶振動子の等価回路

表 9.4 水晶振動子の特性(参考値)

周波数(MHz)	8	12	16
R_s max (Ω)	200	120	56
C_0 max (pF)	1.3	1.3	1.4

9.3.2 外部クロックを入力する方法

外部クロック入力の接続例を図 9.4 に示します。外部クロックを入力して動作させる場合には、MOFCR.MOSEL ビットを“1”にし、XTAL 端子をオープンにしてください。




図 9.4 外部クロックの接続例

9.3.3 メインクロックを使用しない場合の端子処理

メインクロックを使用しない場合の端子処理は、「18.5 未使用端子の処理」を参照ください。

9.3.4 外部クロック入力に関する注意事項

外部クロック入力周波数の変更は、メインクロック発振器が動作を停止しているときのみ可能です。メインクロック発振器停止ビット(MOSCCR.MOSTP)に“0”(メインクロック発振器動作)が設定されている間は、外部クロック入力周波数を変更しないでください。

9.4 サブクロック発振器

サブクロック発振器へクロックを供給する方法には、水晶振動子を接続する方法があります。

9.4.1 32.768kHz 水晶振動子を接続する方法

サブクロック発振器へクロックを供給するには、図9.5に示すように32.768kHzの水晶振動子を接続します。

必要に応じてダンピング抵抗(R_d)を挿入してください。抵抗値は発振子、発振駆動能力によって異なりますので発振子メーカの推奨する値に設定してください。また、発振子メーカから外部に帰還抵抗(R_f)を追加するよう指示があった場合は、その指示に従ってXCIN、XCOUT間に R_f を挿入してください。発振子を接続してクロックを供給する場合、接続する発振子は表9.1のサブクロック発振器の発振子周波数の範囲内としてください。




図9.5 32.768kHz 水晶振動子の接続例

32.768kHz水晶振動子の等価回路を図9.6に示します。水晶振動子は表9.5に示す特性のものを使用してください。




図9.6 水晶振動子の等価回路

表9.5 水晶振動子の特性(参考値)

周波数(kHz)	32.768(低CL)
R_s max (kΩ)	50
C_0 max (pF)	0.9

9.4.2 サブクロックを使用しない場合の端子処理

サブクロックを使用しない場合は、図 9.7 に示すように XCIN 端子を抵抗を介して VSS に接続（プルダウン）し、XCOUT 端子をオープンしてください。

また、サブクロック発振器停止ビット (SOSCCR.SOSTP) を“1”（停止）に、かつ RTC コントロールレジスタ 3 のサブクロック発振器制御ビット (RCR3.RTCEN) を“0”（サブクロック発振器停止）にしてください。サブクロックに関する RTC のレジスタの一部はコールドスタートにて不定となりますので、コールドスタート後にこれらのビットを設定してください。




図 9.7 サブクロックを使用しない場合の端子処理

9.5 発振停止検出機能

9.5.1 発振停止検出と検出後の動作

発振停止検出機能は、メインクロック発振器の停止を検出し、システムクロックのクロックソースとしてメインクロックの代わりに低速オンチップオシレータが出力する低速クロックを供給する機能です。

発振停止検出時には発振停止検出割り込み要求を発生させることができます。また、発振停止検出時に、MTU の出力を強制的にハイインピーダンスとすることも可能です。詳細は、「20. マルチファンクションタイマパルスユニット 2 (MTU2a)」、「21. ポートアウトプットイネーブル 2 (POE2a)」を参照してください。

本 MCU は、メインクロック発振器の異常などによって入力クロックが一定期間 “0” または “1” となった場合に、(「40. 電気的特性」の発振停止検出回路特性参照)、メインクロックの発振停止を検出します。

発振停止を検出すると、クロックソース選択ビット (SCKCR3.CKSEL[2:0]) で選択されるメインクロックが、前段のセレクタにて LOCO クロックに切り替わります。そのため、システムクロックのクロックソースにメインクロックを選択した状態で発振停止を検出すると、CKSEL[2:0] ビットの設定値は変わらないまま、システムクロックのクロックソースが LOCO クロックへと切り替わります。

システムクロックコントロールレジスタ 3 のクロックソース選択ビット (SCKCR3.CKSEL[2:0]) で PLL クロックが選択されている場合に発振停止を検出すると、SCKCR3.CKSEL[2:0] の設定値は変わらないまま、システムクロックのクロックソースは PLL クロックのままでです。ただし、固有の周波数 (自励発振周波数) になります。

メインクロックと LOCO クロックの切り替えは、発振停止検出フラグ (OSTDSR OSTDF) によって制御されます。OSTDF フラグが “1” になると LOCO クロックへ切り替わり、OSTDF フラグを “0” にするとメインクロックに戻ります。ただし、CKSEL[2:0] ビットでメインクロックあるいは PLL クロックを選択している場合は、OSTDF フラグを “0” にできません。発振停止検出後にクロックソースをメインクロックあるいは PLL クロックに戻したい場合は、一度 CKSEL[2:0] ビットの設定をメインクロックおよび PLL クロック以外に変更し、OSTDF フラグを “0” にしてください。その後、OSTDF フラグが “1” になっていないことを確認し、所定の発振安定時間経過後に CKSEL[2:0] ビットの設定をメインクロックまたは PLL クロックに変更してください。

リセット解除後、メインクロック発振器は停止、発振停止検出機能は無効です。発振停止検出機能を有効にする場合は、メインクロック発振器を動作させ、所定の発振安定時間経過後に発振停止検出機能許可ビット (OSTDCR OSTDE) への書き込みを行ってください。

発振停止検出機能は、外部要因によるメインクロックの停止に備えた機能であるため、ソフトウェアでメインクロック発振器を停止させる場合や、ソフトウェアスタンバイモードに移行する場合は、あらかじめ発振停止検出機能を無効にしてください。

発振停止検出によって LOCO クロックに切り替わるのは、システムクロックソースとしてメインクロックを選択した場合のシステムクロック、CAC メインクロック (CACMCLK) を選択していた場合です。LOCO クロック動作時のシステムクロック (ICLK) の周波数については、LOCO 発振周波数とシステムクロック (ICLK) 選択ビット (SCKCR.ICK[3:0]) の分周比の設定で決まります。

発振停止検出によって PLL の自励発振周波数で動作するのは、システムクロックソースとして PLL クロックを選択した場合のシステムクロックです。




図 9.8 発振停止検出からの復帰のフローチャート例

9.5.2 発振停止検出割り込み

発振停止検出割り込み許可ビット (OSTDCR.OSTDIE) が “1” (発振停止検出割り込みを許可) のとき、発振停止検出フラグ (OSTDSR.OSTDF) が “1” になると発振停止検出割り込み (OSTDI) 要求が発生します。また、このときポートアウトプットイネーブル 2 (POE) ヘメインクロック発振器の停止を通知します。POE は、発振停止の通知を受けて入力レベルコントロール / ステータスレジスタ 3 の OSTST ハイインピーダンスフラグ (ICSR3.OSTSTF) を “1” にします。この ICSR3.OSTSTF フラグは、発振停止を検出後、PCLK で 10 サイクル経過するまで書き込みできませんので注意してください。OSTDSR.OSTDF フラグのクリアは、発振停止検出割り込み許可ビット (OSTDCR.OSTDIE) を “0” にした後に行ってください。その後、OSTDCR.OSTDIE ビットを再度 “1” にする場合は、PCLKB で 2 サイクル以上待ってから行ってください。アクセスサイクル数が PCLKB で定義されている I/O レジスタを読み出すことによって、PCLKB2 サイクル以上の待ち時間を確保することができます。

発振停止検出割り込みはノンマスカブル割り込みです。リセット解除後の初期状態では、「ノンマスカブル割り込み禁止」となっていますので、発振停止検出割り込みを使用する場合は、ソフトウェアでノンマスカブル割り込みを有効にしてください。詳細は「14. 割り込みコントローラ (ICUb)」を参照してください。

9.6 PLL 回路

PLL 回路は、発振器からの周波数を倍する機能を持っています。

9.7 内部クロック

内部クロックは、クロック源としてメインクロック、サブクロック、HOCO クロック、LOCO クロック、PLL クロック、IWDT 専用クロックがあり、これらのクロックから以下に示す内部クロックを生成します。

- (1) CPU、DTC、ROM および RAM の動作クロック：システムクロック (ICLK)
- (2) 周辺モジュールの動作クロック：周辺モジュールクロック (PCLKB, PCLKD)
- (3) FlashIF の動作クロック：FlashIF クロック (FCLK)
- (4) CAC モジュール用の動作クロック：CAC クロック (CACCLK)
- (5) RTC モジュール用の動作クロック：RTC 専用サブクロック (RTCSCLK)
- (6) IWDT モジュール用の動作クロック：IWDT 専用クロック (IWDTCLK)
- (7) ローパワータイマ用の動作クロック：LPT クロック (LPTCLK)
- (8) REMC モジュール用の動作クロック：REMC クロック (REMCLK)

内部クロックの周波数は、分周比を選択する SCKCR.FCK[3:0]、ICK[3:0]、PCKB[3:0]、PCKD[3:0] ビット、クロック源を選択する SCKCR3.CKSEL[2:0] ビット、PLL 回路の周波数を選択する PLLCR.STC[5:0]、PLIDIV[1:0] ビットの組み合わせで設定します。各ビットの書き換え後に、変更後の周波数で動作します。

9.7.1 システムクロック

システムクロック (ICLK) は、CPU、DTC、ROM および RAM の動作クロックです。

ICLK の周波数は、SCKCR.ICK[3:0] ビット、SCKCR3.CKSEL[2:0] ビット、PLLCR.STC[5:0]、PLIDIV[1:0] ビットで設定します。

9.7.2 周辺モジュールクロック

周辺モジュールクロック (PCLKB, PCLKD) は、周辺モジュール用の動作クロックです。

PCLKB、PCLKD の周波数は、PCKB[3:0]、PCKD[3:0] ビット、SCKCR3.CKSEL[2:0] ビット、PLLCR.STC[5:0]、PLIDIV[1:0] ビットで設定します。

周辺モジュールクロック (PCLKD) は S12AD 用、周辺モジュールクロック (PCLKB) は、S12AD 以外の周辺モジュール用の動作クロックです。

9.7.3 FlashIF クロック

FlashIF クロック (FCLK) は、FlashIF 用の動作クロックです。

FCLK の周波数は、SCKCR.FCK[3:0] ビット、SCKCR3.CKSEL[2:0] ビット、PLLCR.STC[5:0]、PLIDIV[1:0] ビットで設定します。

9.7.4 CAC クロック

CAC クロック (CACCLK) は、CAC モジュール用の動作クロックです。

CACCLK にはメインクロック発振器で生成される CACMCLK、サブクロック発振器で生成される CACSLCK、高速オンチップオシレータで生成される CACHCLK、低速オンチップオシレータで生成される CACLCLK、IWDT 専用オンチップオシレータで生成される CACILCLK があります。

9.7.5 RTC 専用クロック

RTC 専用クロック (RTCSCLK) は、RTC モジュールの動作クロックです。

RTCSCLK はサブクロック発振器で生成されたクロックです。

9.7.6 IWDT 専用クロック

IWDT 専用クロック (IWDTCLOCK) は、IWDT モジュールの動作クロックです。

IWDTCLOCK は、IWDT 専用オンチップオシレータで内部発振によって生成されたクロックです。

9.7.7 ローパワータイマクロック

ローパワータイマクロック (LPTCLK) は、ローパワータイマ用の動作クロックです。LPTCLK には、サブクロック発振器で生成されるクロックまたは IWDT 専用オンチップオシレータで生成されるクロックがあります。

9.7.8 REMC クロック

REMC クロック (REMCLK) は、REMC モジュール用の動作クロックです。

REMCLK にはサブクロック発振器で生成される REMSCLK、高速オンチップオシレータで生成される REMHCLK、IWDT 専用オンチップオシレータで生成される REMILCLK があります。

9.8 使用上の注意事項

9.8.1 クロック発生回路に関する注意事項

- (1) SCKCR レジスタで、各モジュールに供給されるシステムクロック (ICLK)、周辺モジュールクロック (PCLKB, PCLKD)、FlashIF クロック (FCLK) の周波数を選択します。各周波数は、以下のようにしてください。
各周波数は電気的特性の AC タイミングのクロックサイクル時間 t_{cyc} の動作保証範囲内に収まるように選択してください。
周波数は表 9.1 の周波数範囲内に収まるように設定してください。
周辺モジュールは、基本的に PCLKB、PCLKD を基準に動作します。このため、周波数変更の前後でタイマや SCI などの動作速度が変わりますので注意してください。
- (2) システムクロック (ICLK)、周辺モジュールクロック B、D (PCLKB, PCLKD)、FlashIF クロック (FCLK) との間には下記の周波数関係が必要です。
 $ICLK:FCLK, PCLKB, PCLKD = 1:N$ (N は整数)
- (3) クロック周波数を変更後、確実に次の処理を実行するためには、周波数変更の書き込みをした後、同レジスタの読み出しを行ってから次の処理を実行してください。

9.8.2 発振子に関する注意事項

発振子に関する諸特性は、ユーザのボード設計に密接に関係しますので、本章で案内する発振子の接続例を参考に、ユーザ側での十分な評価を実施してご使用願います。発振子の回路定数は発振子、実装回路の浮遊容量などによって異なるため、発振子メーカーと十分ご相談の上決定してください。発振端子に印加される電圧が最大定格を超えないようにしてください。

9.8.3 ボード設計上の注意

発振子を使用する場合は、発振子およびコンデンサはできるだけ発振子接続端子の近くに配置してください。図 9.9 に示すように発振回路の近くには信号線を通過させないでください。電磁誘導によって正常に発振しなくなることがあります。




図 9.9 発振回路部のボード設計に関する注意事項（メインクロック発振器の場合、サブクロック発振器も同様）

9.8.4 発振子接続端子に関する注意事項

メインクロックを使用しない場合、EXTAL 端子、XTAL 端子を汎用ポート P36、P37 として使用することができます。汎用ポートとして使用する場合は、メインクロック停止設定 (MOSCCR.MOSTP = 1) で使用してください。ただし、メインクロックを使用するシステムにおいては EXTAL 端子、XTAL 端子を汎用ポートとして使用しないでください。

メインクロックを使用する場合は、P36、P37 を出力に設定しないでください。

9.8.5 サブクロックに関する注意事項

サブクロックは、システムクロックとして使用される場合、リアルタイムクロックのカウントソースとして使用される場合、およびその両方に使用される場合があります。また、サブクロックを使用しない場合も含めて、設定に関して以下のような注意および制限事項があります。

- サブクロックの動作 / 停止は、サブクロック発振器コントロールレジスタのサブクロック発振器停止ビット (SOSCCR.SOSTP) および RTC コントロールレジスタ 3 のサブクロック発振器制御ビット (RCR3.RTCEN) で制御され、いずれかのビットが動作に設定されているとサブクロックは動作状態となります。
- サブクロックをシステムクロックとして使用し、かつリアルタイムクロックのカウントソースとして使用する場合は、図 9.10 のフローチャートの例に従って初期設定してください。その後、「[24.3.2 クロックとカウントモード設定手順](#)」に記載されたクロック設定手順に従って設定してください。




図 9.10 サブクロックをリアルタイムクロックのカウントソースに使用する場合の初期化フローチャート
例

- サブクロックをリアルタイムクロックのカウントソースのみに使用する場合は、図 9.11 のフローチャートの例に従って初期設定してください。その後、「24.3.2 クロックとカウントモード設定手順」に記載されたクロック設定手順に従って設定してください。




図 9.11 サブクロックをリアルタイムクロックのカウントソースのみに使用する場合の初期化フローチャート例

- サブクロックをシステムクロックのみに使用する場合は、図9.12のフローチャートの例に従って初期設定してください。




図9.12 サブクロックをシステムクロックのみに使用する場合の初期化フローチャート例

- サブクロックを使用しない場合は、図 9.13 のフローチャートの例に従って初期設定してください。




図 9.13 サブクロックを使用しない場合の初期化フローチャート例

- RCR3.RTCEN ビットの状態によらず、SOSCCR.SOSTP ビットを“0”(動作)に変更した場合は、発振安定時間を持ってから使用してください。
- コールドスタート後、サブクロック制御回路の状態は不定であるため、サブクロックの使用有無に関わらず、初期化が必要です。初期化は SOSCCR.SOSTP ビットおよび RCR3.RTCEN ビットの両方を停止側に設定することで行ってください。RCR3.RTCEN ビットの初期化については、「24.2.19 RTC コントロールレジスタ 3 (RCR3)」を参照してください。
40 ピン以下のパッケージ製品はサブクロック発振器の端子がありませんが、同様にサブクロック制御回路を初期化してください。
- サブクロック発振器を動作させる場合、RCR3.RTCDV[2:0] ビットの設定も必要です。また、RCR3.RTCDV[2:0] ビットの設定は、サブクロック発振器停止中に行ってください。動作中の書き換えは禁止です。
- SOSCCR.SOSTP ビットの書き換え後、RCR3.RTCEN ビットの書き換えを行う場合、またはその逆を行う場合、先に書き換えを行った方のビットが書き換わっていることを確認してから、後のビットの書き換えを行ってください。

10. クロック周波数精度測定回路 (CAC)

10.1 概要

クロック周波数精度測定回路 (CAC) は、測定の対象となるクロック (測定対象クロック) に対して、測定の基準となるクロック (測定基準クロック) で生成した時間内のクロックのパルスを数え、それが許容範囲内にあるか否かで精度を判定します。

測定の終了または測定基準クロックで生成した時間内のクロックのパルス数が許容範囲外の場合、割り込み要求を発生します。

表 10.1 に CAC の仕様を、図 10.1 に CAC のブロック図を示します。

表 10.1 CAC の仕様

項目	内容
測定対象クロック	以下のクロックの周波数を測定可能 <ul style="list-style-type: none"> • メインクロック • サブクロック • HOCOクロック • LOCOクロック • IWDTCLKクロック • 周辺モジュールクロック B (PCLKB)
測定基準クロック	<ul style="list-style-type: none"> • 外部からCACREF端子に入力したクロック • メインクロック • サブクロック • HOCOクロック • LOCOクロック • IWDTCLKクロック • 周辺モジュールクロック B (PCLKB)
選択機能	デジタルフィルタ機能
割り込み要因	<ul style="list-style-type: none"> • 測定終了割り込み • 周波数エラー割り込み • オーバフロー割り込み
消費電力低減機能	モジュールストップ状態への設定が可能




図 10.1 CAC のブロック図

表 10.2 に CAC の入出力端子を示します。

表 10.2 CAC の入出力端子

端子名	入出力	機能
CACREF	入力	測定基準クロックの入力端子

10.2 レジスタの説明

10.2.1 CAC コントロールレジスタ 0 (CACR0)

アドレス 0008 B000h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	—	—	—	CFME

ビット	シンボル	ビット名	機能	R/W
b0	CFME	クロック周波数測定有効ビット	0 : クロック周波数測定無効 1 : クロック周波数測定有効	R/W
b7-b1	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

CFME ビット(クロック周波数測定有効ビット)

クロック周波数測定の有効 / 無効を指定するビットです。

このビットを書き換えると内部回路に反映されるまでは時間がかかります。前値が内部回路に反映されていない状態でこのビットを書き換えると無視されます。書き換えが反映されたかはビットの読み出しで確認できます。

10.2.2 CAC コントロールレジスタ 1 (CACR1)

アドレス 0008 B001h

b7	b6	b5	b4	b3	b2	b1	b0
EDGES[1:0]	TCSS[1:0]	FMCS[2:0]	CACREFE				
リセット後の値 0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CACREFE	CACREF 端子入力有効ビット	0 : CACREF 端子入力無効 1 : CACREF 端子入力有効	R/W
b3-b1	FMCS[2:0]	測定対象クロック選択ビット	b3 b1 0 0 0 : メインクロック 0 0 1 : サブクロック 0 1 0 : HOCOクロック 0 1 1 : LOCOクロック 1 0 0 : IWDTCLKクロック 1 0 1 : 周辺モジュールクロックB (PCLKB) 上記以外は設定しないでください	R/W
b5-b4	TCSS[1:0]	タイマカウントクロックソース選択ビット	b5 b4 0 0 : 分周なしクロック 0 1 : 4分周クロック 1 0 : 8分周クロック 1 1 : 32分周クロック	R/W
b7-b6	EDGES[1:0]	有効エッジ選択ビット	b7 b6 0 0 : 立ち上がりエッジ 0 1 : 立ち下がりエッジ 1 0 : 立ち上がり/立ち下がり両エッジ 1 1 : 設定しないでください	R/W

注1. CACR1 レジスタは、CACR0.CFME ビットが“0”的ときに設定してください。

CACREFE ビット (CACREF 端子入力有効ビット)

CACREF 端子入力の有効 / 無効を指定するビットです。

FMCS[2:0] ビット (測定対象クロック選択ビット)

周波数を測定する測定対象クロックを選択します。

TCSS[1:0] ビット (タイマカウントクロックソース選択ビット)

このビットの設定によりクロック周波数精度測定回路のカウントクロックソースを選択します。

EDGES[1:0] ビット (有効エッジ選択ビット)

このビットの設定により基準信号の有効エッジを選択します。

10.2.3 CAC コントロールレジスタ 2 (CACR2)

アドレス 0008 B002h

b7	b6	b5	b4	b3	b2	b1	b0
DFS[1:0]	RCDS[1:0]	RSCS[2:0]	RPS	0	0	0	0

リセット後の値

ビット	シンボル	ビット名	機能	R/W
b0	RPS	基準信号選択ビット	0 : CACREF端子入力 1 : 内部クロック(内部生成信号)	R/W
b3-b1	RSCS[2:0]	測定基準クロック選択ビット	b3 b1 0 0 0 : メインクロック 0 0 1 : サブクロック 0 1 0 : HOCOクロック 0 1 1 : LOCOクロック 1 0 0 : IWDTCLKクロック 1 0 1 : 周辺モジュールクロックB (PCLKB) 上記以外は設定しないでください	R/W
b5-b4	RCDS[1:0]	測定基準クロック分周比選択ビット	b5 b4 0 0 : 32分周クロック 0 1 : 128分周クロック 1 0 : 1024分周クロック 1 1 : 8192分周クロック	R/W
b7-b6	DFS[1:0]	デジタルフィルタ機能選択ビット	b7 b6 0 0 : デジタルフィルタ機能無効 0 1 : 周波数測定クロック 1 0 : 周波数測定クロックの4分周クロック 1 1 : 周波数測定クロックの16分周クロック	R/W

注1. CACR2 レジスタは、CACR0.CFME ビットが“0”的ときに設定してください。

RPS ビット (基準信号選択ビット)

このビットの設定により基準信号として CACREF 端子入力か内部クロック(内部生成信号)のどちらを使用するか選択します。

RSCS[2:0] ビット (測定基準クロック選択ビット)

このビットの設定により測定基準クロックを生成するクロックソースを選択します。

RCDS[1:0] ビット (測定基準クロック分周比選択ビット)

このビットの設定により測定基準クロックの分周比を選択します。

DFS[1:0] ビット (デジタルフィルタ機能選択ビット)

このビットの設定により、デジタルフィルタの有効/無効、サンプリングクロックを選択します。

10.2.4 CAC 割り込み要求許可レジスタ (CAICR)

アドレス 0008 B003h

b7	b6	b5	b4	b3	b2	b1	b0
—	OVFFC L	MENDF CL	FERRF CL	—	OVFIE	MENDI E	FERRI E

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	FERRIE	周波数エラー割り込み要求許可ビット	0: 周波数エラー割り込み要求無効 1: 周波数エラー割り込み要求有効	R/W
b1	MENDIE	測定終了割り込み要求許可ビット	0: 測定終了割り込み要求無効 1: 測定終了割り込み要求有効	R/W
b2	OVFIE	オーバフロー割り込み要求許可ビット	0: オーバフロー割り込み要求無効 1: オーバフロー割り込み要求有効	R/W
b3	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b4	FERRFCL	FERRF フラグクリアビット	このビットを“1”にすると CASTR.FERRF フラグをクリアします。読み出すと“0”が読み出されます	R/W
b5	MENDFCL	MENDF フラグクリアビット	このビットを“1”にすると CASTR.MENDF フラグをクリアします。読み出すと“0”が読み出されます	R/W
b6	OVFFCL	OVFF フラグクリアビット	このビットを“1”にすると CASTR.OVFF フラグをクリアします。読み出すと“0”が読み出されます	R/W
b7	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

FERRIE ビット (周波数エラー割り込み要求許可ビット)

周波数エラー割り込み要求の有効 / 無効を指定するビットです。

MENDIE ビット (測定終了割り込み要求許可ビット)

測定終了割り込み要求の有効 / 無効を指定するビットです。

OVFIE ビット (オーバフロー割り込み要求許可ビット)

オーバフロー割り込み要求の有効 / 無効を指定するビットです。

FERRFCL ビット (FERRF フラグクリアビット)

このビットを“1”にすると CASTR.FERRF フラグをクリアします。

MENDFCL ビット (MENDF フラグクリアビット)

このビットを“1”にすると CASTR.MENDF フラグをクリアします。

OVFFCL ビット (OVFF フラグクリアビット)

このビットを“1”にすると CASTR.OVFF フラグをクリアします。

10.2.5 CAC ステータスレジスタ (CASTR)

アドレス 0008 B004h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	OVFF	MENDF	FERRF

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	FERRF	周波数エラーフラグ	0 : クロックの周波数が設定値内 1 : クロックの周波数が設定値を外れた(周波数エラー)	R
b1	MENDF	測定終了フラグ	0 : 測定中 1 : 測定が終了	R
b2	OVFF	オーバフローフラグ	0 : カウンタがオーバフローしていない 1 : カウンタがオーバフロー	R
b7-b3	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

FERRF フラグ (周波数エラーフラグ)

クロックの周波数が設定値を外れた(周波数エラー)ことを示します。

[“1”になる条件]

- クロック周波数が設定値を外れたとき

[“0”になる条件]

- CAICR.FERRFCL ビットに“1”を書き込んだとき

MENDF フラグ (測定終了フラグ)

測定が終了したことを示します。

[“1”になる条件]

- 測定終了したとき

[“0”になる条件]

- CAICR.MENDFCL ビットに“1”を書き込んだとき

OVFF フラグ (オーバフローフラグ)

カウンタがオーバフローしたことを示します。

[“1”になる条件]


- カウンタがオーバフローしたとき

[“0”になる条件]

- CAICR.OVFFCL ビットに“1”を書き込んだとき

10.2.6 CAC 上限値設定レジスタ (CAULVR)

アドレス 0008 B006h




CAULVR レジスタは、周波数の測定に用いるカウンタの上限値を指定する 16 ビットの読み出し / 書き込み可能なレジスタです。このレジスタに指定された値を上回った場合、周波数の異常を検出します。

CACR0.CFME ビットが “0” のときに設定してください。

デジタルフィルタ、エッジ検出回路と CACREF 端子入力信号の位相差により CACNTBR レジスタに保持されるカウンタ値がずれることがありますので余裕をもった値を設定してください。

10.2.7 CAC 下限値設定レジスタ (CALLVR)

アドレス 0008 B008h




CALLVR レジスタは、周波数の測定に用いるカウンタの下限値を指定する 16 ビットの読み出し / 書き込み可能なレジスタです。このレジスタに指定された値を下回った場合、周波数の異常を検出します。

CACR0.CFME ビットが “0” のときに設定してください。

デジタルフィルタ、エッジ検出回路と CACREF 端子入力信号の位相差により CACNTBR レジスタに保持されるカウンタ値がずれることがありますので余裕をもった値を設定してください。

10.2.8 CAC カウンタバッファレジスタ (CACNTBR)

アドレス 0008 B00Ah



基準信号の有効エッジが入力されたときのカウンタ値を保持する 16 ビットの読み出し専用レジスタです。

10.3 動作説明

10.3.1 クロック周波数測定

クロック周波数精度測定回路は、CACREF 端子入力または内部クロックを基準にクロック周波数を測定します。図 10.2 にクロック周波数精度測定回路の動作例を示します。

クロック周波数精度測定回路は、クロック周波数測定時、以下のように動作します。




図 10.2 クロック周波数精度測定回路の動作例

- (1) CACREF 端子入力を基準とした場合 (CACR1.CACREFE ビット = 1) は、CACR2.RPS ビットを “0”、CACR1.CACREFE ビットを “1” に設定した状態で、CACR0.CFME ビットに “1” を書き込むとクロック周波数測定が有効になります。
一方、内部クロックを基準とした場合 (CACR1.CACREFE ビット = 0) は、CACR2.RPS ビットを “1” に設定した状態で、CACR0.CFME ビットに “1” を書き込むとクロック周波数測定が有効になります。
- (2) CACREF 端子入力を基準とした場合は、CFME ビットに “1” を書き込み後、CACREF 端子から CACR1.EDGES[1:0] ビットで選択した有効エッジ (図 10.2 では立ち上がりエッジ (CACR1.EDGES[1:0] = 00b)) が入力されるとタイマのカウントアップが開始します。
内部クロックを基準とした場合は、CFME ビットに “1” を書き込み後、CACR2.RSCS[2:0] ビットで選択したクロックソースを元に CACR1.EDGES[1:0] ビットで選択した有効エッジ (図 10.2 では立ち上がりエッジ (CACR1.EDGES[1:0] = 00b)) が入力されるとタイマのカウントアップが開始します。
- (3) 次の有効エッジが入力されると、カウンタ値を CACNTBR レジスタに転送し、CAULVR レジスタおよび CALLVR レジスタと比較をします。CACNTBR レジスタ \leq CAULVR レジスタかつ CACNTBR レジスタ \geq CALLVR レジスタのときはクロック周波数が正常なので CASTR.MENDF フラグだけが “1” にセットされます。また、CAICR.MENDF ビットを “1” に設定している場合は、測定終了割り込みが発生します。

- (4) 次の有効エッジが入力されると、カウンタ値を CACNTBR レジスタに転送し、CAULVR レジスタおよび CALLVR レジスタと比較をします。CACNTBR レジスタ > CAULVR レジスタのときはクロック周波数が異常なので CASTR.FERRF フラグが “1” にセットされます。また、CAICR.FERRIE ビットを “1” に設定している場合は、周波数エラー割り込みが発生します。さらに CASTR.MENDF フラグも “1” にセットされます。また、CAICR.MENDIE ビットを “1” に設定している場合は、測定終了割り込みが発生します。
- (5) 次の有効エッジが入力されると、カウンタ値を CACNTBR レジスタに転送し、CAULVR レジスタおよび CALLVR レジスタと比較をします。CACNTBR レジスタ < CALLVR レジスタのときはクロック周波数が異常なので CASTR.FERRF フラグが “1” にセットされます。また、CAICR.FERRIE ビットを “1” に設定している場合は、周波数エラー割り込みが発生します。さらに CASTR.MENDF フラグも “1” にセットされます。また、CAICR.MENDIE ビットを “1” に設定している場合は、測定終了割り込みが発生します。
- (6) CACR0.CFME ビットが “1” の間は、有効エッジが入力されるたびにカウンタ値を CACNTBR レジスタに転送し、CAULVR レジスタおよび CALLVR レジスタと比較をします。CACR0.CFME ビットに “0” を書き込むと、カウンタをクリアしカウントアップが停止します。

10.3.2 CACREF 端子のデジタルフィルタ機能

CACREF 端子はデジタルフィルタ機能を持っています。デジタルフィルタ機能は、設定したサンプリング周期に応じてサンプリングした端子のレベルが 3 回連続で一致した場合、内部に一致したレベルを伝達し、再度サンプリングした端子のレベルが 3 回連続で一致するまで内部へは同じレベルを伝達し続けます。

デジタルフィルタ機能はデジタルフィルタ機能の有効 / 無効とサンプリングクロックが設定できます。

デジタルフィルタと CACREF 端子入力信号の位相差により CACNTBR レジスタに転送されるカウンタ値は、最大サンプリングクロック 1 周期分の誤差があります。

カウントソースクロックに分周クロックを選択している場合は、以下の計算式でカウント値誤差を表すことができます。

$$\text{カウント値誤差} = (\text{カウントソースクロック 1 周期}) / (\text{サンプリングクロック 1 周期})$$

10.4 割り込み要求

CAC が要求する割り込み要因には、周波数エラー割り込み、測定終了割り込みおよびオーバフロー割り込みの 3 種類があります。各割り込み要因が発生すると各ステータスフラグが “1” にセットされます。表 10.3 にクロック周波数精度測定回路割り込み要求を示します。

表 10.3 クロック周波数精度測定回路割り込み要求

割り込み要求	割り込み許可ビット	ステータスフラグ	割り込み要因
周波数エラー割り込み	CAICR.FERRIE	CASTR.FERRF	CACNTBR レジスタを CAULVR レジスタおよび CALLVR レジスタと比較をした結果が CACNTBR レジスタ > CAULVR レジスタまたは CACNTBR レジスタ < CALLVR レジスタのとき
測定終了割り込み	CAICR.MENDIE	CASTR.MENDF	基準信号の有効エッジが入力されたとき ただし、CACR0.CFME ビットを “1” に書き込み後、1 回目の有効エッジでは測定終了割り込みは発生しない。
オーバフロー割り込み	CAICR.OVFIE	CASTR.OVFF	カウンタがオーバフローしたとき

10.5 使用上の注意事項

10.5.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ C (MSTPCRC) により、クロック周波数精度測定回路の動作禁止 / 許可を設定することができます。初期値では、クロック周波数精度測定回路の動作は停止します。モジュールストップ状態を解除することにより、レジスタのアクセスが可能になります。詳細は「11. 消費電力低減機能」を参照してください。

11. 消費電力低減機能

11.1 概要

本 MCU には、消費電力低減機能としてクロックの切り替えによる消費電力の低減、モジュールストップ機能、通常動作時の低消費電力機能、および低消費電力状態への遷移機能があります。

表 11.1 に消費電力低減機能の仕様を、**表 11.2** に低消費電力状態への遷移条件と CPU や周辺モジュールなどの状態および各モードの解除方法を示します。

リセット後は、通常のプログラム動作で DTC、RAM 以外のモジュールは停止状態になります。

表 11.1 消費電力低減機能の仕様

項目	内容
クロックの切り替えによる消費電力の低減	システムクロック (ICLK)、周辺モジュールクロック (PCLKB)、S12AD用クロック (PCLKD)、FlashIFクロック (FCLK)に対し、個別に分周比を設定することが可能(注1)
モジュールストップ機能	周辺モジュールごとに機能を停止させることができる
低消費電力状態への遷移機能	<ul style="list-style-type: none"> • CPU、周辺モジュール、発振器を停止させる低消費電力状態にすることができる
低消費電力状態	<ul style="list-style-type: none"> • スリープモード • ディープスリープモード • ソフトウェアスタンバイモード
動作電力低減機能	<ul style="list-style-type: none"> • 動作周波数、動作電圧範囲に応じて動作電力制御モードを選択することにより、通常動作時、スリープモード時、およびディープスリープモード時の消費電力を低減することができる • 動作電力制御状態：3種類 高速動作モード 中速動作モード 低速動作モード

注1. 詳細は「9. クロック発生回路」を参照してください。

表11.2 各モードにおける遷移および解除方法と動作状態

遷移および解除方法と動作状態	スリープモード	ディープスリープモード	ソフトウェアスタンバイモード
遷移方法	制御レジスタ+命令	制御レジスタ+命令	制御レジスタ+命令
リセット以外の解除方法	割り込み	割り込み	割り込み(注1)
解除後の状態(注2)	プログラム実行状態 (割り込み処理)	プログラム実行状態 (割り込み処理)	プログラム実行状態 (割り込み処理)
メインクロック発振器	動作可能	動作可能	停止
サブクロック発振器	動作可能	動作可能	動作可能
高速オンチップオシレータ	動作可能	動作可能	動作可能(注8)
低速オンチップオシレータ	動作可能	動作可能	停止
IWDT専用オンチップオシレータ	動作可能(注3)	動作可能(注3)	動作可能(注3)
PLL	動作可能	動作可能	停止
CPU	停止(保持)	停止(保持)	停止(保持)
RAM0 (0000 0000h ~ 0000 BFFFh)	動作可能(保持)	停止(保持)	停止(保持)
DTC	動作可能(注5)	停止(保持)	停止(保持)
フラッシュメモリ	動作	停止(保持)	停止(保持)
独立ウォッチドッグタイマ(IWDT)	動作可能(注3)	動作可能(注3)	動作可能(注3)
リモコン信号受信回路(REMC)	動作可能	動作可能	動作可能(注9)
リアルタイムクロック(RTC)	動作可能	動作可能	動作可能
ローパワータイマ(LPT)	動作可能	動作可能	動作可能
電圧検出回路(LVD)	動作可能	動作可能	動作可能
パワーオンリセット回路	動作	動作	動作
周辺モジュール	動作可能	動作可能	停止(保持)(注4)
I/Oポート	動作	動作	保持(注10)
RTCOUT出力	動作可能	動作可能	動作可能
CLKOUT出力	動作可能	動作可能	動作可能(注6)
コンパレータB	動作可能	動作可能	動作可能(注7)

動作可能な、制御レジスタ設定によって動作/停止を制御可能であることを示します。

停止(保持)は、内部レジスタ値保持、内部状態は動作中断を示します。

- 注1. 外部端子割り込み(NMI, IRQ0 ~ IRQ7)、周辺機能割り込み(RTCアラーム、RTC周期、IWDT、電圧監視、REMC)
- 注2. RES#端子リセット、パワーオンリセット、電圧監視リセット、独立ウォッチドッグタイマリセットによる解除は除きます。RES#端子リセット、パワーオンリセット、電圧監視リセット、独立ウォッチドッグタイマリセットによる解除の場合は、リセット状態に遷移します。
- 注3. IWDTオートスタートモード時、オプション機能選択レジスタ0のIWDTスリープモードカウント停止制御ビット(OFS0.IWDTSLCSTP)の設定により、動作/停止を選択することができます。IWDTオートスタートモードではないとき、IWDTカウント停止コントロールレジスタのスリープモードカウント停止制御ビット(IWDTCSTPR.SLCSTP)の設定により、動作/停止を選択することができます。
- 注4. 周辺モジュールは状態を保持します。
- 注5. スリープモード中は、システム制御関連のレジスタ(「表5.1 I/O レジスタアドレース一覧」のモジュールシンボル欄にSYSTEMと記載のレジスタ)への書き込みは禁止です。
- 注6. CLKOUT出力コントロールレジスタのクロック出力ソース選択ビット(CKOCR.CKOSEL[2:0]) = 011b(サブクロック発振器)以外を選択している場合は、停止します。ソフトウェアスタンバイモードでHOCO強制発振が有効な場合、(CKOCR.CKOSEL[2:0]) = 001b(HOCOクロック)を設定しないでください。
- 注7. デジタルフィルタ機能は使用禁止です。比較結果のCMPOBn端子への出力のみ動作可能です。
- 注8. 高速オンチップオシレータ強制発振コントロールレジスタのメインクロック発振器強制発振ビット(HOFCR.HOFXIN)の設定によって、動作/停止が選択できます。または受信機能スタンバイコントロールレジスタのローパワー制御許可ビット(LPCE)を“1”に設定する場合、動作可能です。詳細は「28. リモコン信号受信機能 (REMC)」を参照ください。
- 注9. 動作クロックのクロックソースがサブクロック、高速オンチップオシレータクロック、IWDT専用オンチップオシレータクロックの場合に動作可能です。
- 注10. リモコン信号受信回路(REMC)を動作させている場合、関連する端子は動作を継続します。




図 11.1 モード遷移




図 11.2 動作モード

- ソフトウェアスタンバイモードに遷移した場合に、サブクロック発振器の停止は行いません。
- スリープモードからはスリープモードへ遷移する前の動作状態に戻ることができます。
ただし、低速動作モードからスリープモードへ遷移した場合は低速動作モードへ遷移する前の状態へ遷移することができます。
- リセット解除後は中速動作モードで動作開始します。

表 11.3 各動作モードでの発振器の使用可否

	PLL	HOCO	LOCO	IWDT 専用オンチップオシレータ	メインクロック発振器	サブクロック発振器
高速動作モード	○(注1)	○	○	○	○	○
中速動作モード	○(注1)	○	○	○	○	○
低速動作モード	×	×	×	○	×	○

○：使用可能

×：使用不可能

注1. PLLは電源電圧が2.4V以上で使用可能です。

11.2 レジスタの説明

11.2.1 スタンバイコントロールレジスタ (SBYCR)

アドレス 0008 000Ch

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
SSBY	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b14-b0	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b15	SSBY	ソフトウェアスタンバイビット	0 : WAIT命令実行後、スリープモードまたはディープスリープモードに遷移 1 : WAIT命令実行後、ソフトウェアスタンバイモードに遷移	R/W

注. このレジスタはPRCR.PRC1ビットを“1”(書き込み許可)にした後で書き換えてください。

SSBY ビット(ソフトウェアスタンバイビット)

WAIT 命令実行後の遷移先を設定します。

SSBY ビットが“1”的状態で WAIT 命令を実行すると、ソフトウェアスタンバイモードへ遷移します。

なお、割り込みによってソフトウェアスタンバイモードが解除され通常モードに遷移したときは、SSBY ビットは“1”的ままであります。SSBY ビットを“0”にするときは“0”を書いてください。

発振停止検出コントロールレジスタの発振停止検出機能許可ビット(OSTDCR OSTDE)が“1”的ときは、SSBY ビットに設定された値は無効になります。SSBY ビットが“1”的ときも、WAIT 命令実行後は、スリープモードまたはディープスリープモードに遷移します。

11.2.2 モジュールストップコントロールレジスタ A (MSTPCRA)

アドレス 0008 0010h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	MSTPA 28	—	—	—	—	—	—	—	—	MSTPA 19	—	MSTPA 17	—
リセット後の値	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
MSTPA 15	—	—	—	—	—	MSTPA 9	—	—	—	MSTPA 5	MSTPA 4	—	—	—	—
リセット後の値	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	ビット名	機能	R/W
b3-b0	—	予約ビット	読むと“1”が読みます。書く場合、“1”としてください	R/W
b4	MSTPA4	8ビットタイマ3、2(ユニット1)モジュールストップ設定ビット	対象モジュール：TMR3, TMR2 0：モジュールストップ状態の解除 1：モジュールストップ状態へ遷移	R/W
b5	MSTPA5	8ビットタイマ1、0(ユニット0)モジュールストップ設定ビット	対象モジュール：TMR1, TMR0 0：モジュールストップ状態の解除 1：モジュールストップ状態へ遷移	R/W
b8-b6	—	予約ビット	読むと“1”が読みます。書く場合、“1”としてください	R/W
b9	MSTPA9	マルチファンクションタイマパルスユニットモジュールストップ設定ビット	対象モジュール：(MTU0～MTU5) 0：モジュールストップ状態の解除 1：モジュールストップ状態へ遷移	R/W
b14-b10	—	予約ビット	読むと“1”が読みます。書く場合、“1”としてください	R/W
b15	MSTPA15	コンペアマッチタイマ(ユニット0)モジュールストップ設定ビット	対象モジュール：CMTユニット0(CMT0, CMT1) 0：モジュールストップ状態の解除 1：モジュールストップ状態へ遷移	R/W
b16	—	予約ビット	読むと“1”が読みます。書く場合、“1”としてください	R/W
b17	MSTPA17	12ビットA/Dコンバータモジュールストップ設定ビット	対象モジュール：S12AD 0：モジュールストップ状態の解除 1：モジュールストップ状態へ遷移	R/W
b18	—	予約ビット	読むと“1”が読みます。書く場合、“1”としてください	R/W
b19	MSTPA19	D/Aコンバータモジュールストップ設定ビット	対象モジュール：DA 0：モジュールストップ状態の解除 1：モジュールストップ状態へ遷移	R/W
b27-b20	—	予約ビット	読むと“1”が読みます。書く場合、“1”としてください	R/W
b28	MSTPA28	データトランスファコントローラモジュールストップ設定ビット	対象モジュール：DTC 0：モジュールストップ状態の解除 1：モジュールストップ状態へ遷移	R/W
b31-b29	—	予約ビット	読むと“1”が読みます。書く場合、“1”としてください	R/W

注. このレジスタはPRCR.PRC1ビットを“1”(書き込み許可)にした後で書き換えてください。

11.2.3 モジュールストップコントロールレジスタ B (MSTPCRB)

アドレス 0008 0014h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
MSTPB 31	MSTPB 30	—	—	—	MSTPB 26	MSTPB 25	—	MSTPB 23	—	MSTPB 21	—	—	—	MSTPB 17	—
リセット後の値	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	MSTPB 10	MSTPB 9	—	—	MSTPB 6	—	MSTPB 4	—	—	—	—
リセット後の値	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	ビット名	機能	R/W
b3-b0	—	予約ビット	読むと“1”が読みます。書く場合、“1”としてください	R/W
b4	MSTPB4	シリアルコミュニケーション インターフェースSCIモジュール ストップ設定ビット	対象モジュール：SCI1(SCI12) 0：モジュールストップ状態の解除 1：モジュールストップ状態へ遷移	R/W
b5	—	予約ビット	読むと“1”が読みます。書く場合、“1”としてください	R/W
b6	MSTPB6	DOCモジュールストップ設定ビット	対象モジュール：DOC 0：モジュールストップ状態の解除 1：モジュールストップ状態へ遷移	R/W
b8-b7	—	予約ビット	読むと“1”が読みます。書く場合、“1”としてください	R/W
b9	MSTPB9	ELCモジュールストップ設定ビット	対象モジュール：ELC 0：モジュールストップ状態の解除 1：モジュールストップ状態へ遷移	R/W
b10	MSTPB10	コンパレータモジュールストップ設定 ビット	対象モジュール：コンパレータ 0：モジュールストップ状態の解除 1：モジュールストップ状態へ遷移	R/W
b16-b11	—	予約ビット	読むと“1”が読みます。書く場合、“1”としてください	R/W
b17	MSTPB17	シリアルペリフェラルインターフェース0 モジュールストップ設定ビット	対象モジュール：RSPI0 0：モジュールストップ状態の解除 1：モジュールストップ状態へ遷移	R/W
b20-b18	—	予約ビット	読むと“1”が読みます。書く場合、“1”としてください	R/W
b21	MSTPB21	I ² Cバスインターフェース0モジュール ストップ設定ビット	対象モジュール：RIIC0 0：モジュールストップ状態の解除 1：モジュールストップ状態へ遷移	R/W
b22	—	予約ビット	読むと“1”が読みます。書く場合、“1”としてください	R/W
b23	MSTPB23	CRC演算器モジュールストップ設定 ビット	対象モジュール：CRC 0：モジュールストップ状態の解除 1：モジュールストップ状態へ遷移	R/W
b24	—	予約ビット	読むと“1”が読みます。書く場合、“1”としてください	R/W
b25	MSTPB25	シリアルコミュニケーション インターフェース6モジュールストップ設定 ビット	対象モジュール：SCI6 0：モジュールストップ状態の解除 1：モジュールストップ状態へ遷移	R/W
b26	MSTPB26	シリアルコミュニケーション インターフェース5モジュールストップ設定 ビット	対象モジュール：SCI5 0：モジュールストップ状態の解除 1：モジュールストップ状態へ遷移	R/W
b29-b27	—	予約ビット	読むと“1”が読みます。書く場合、“1”としてください	R/W
b30	MSTPB30	シリアルコミュニケーション インターフェース1モジュールストップ設定 ビット	対象モジュール：SCI1 0：モジュールストップ状態の解除 1：モジュールストップ状態へ遷移	R/W
b31	MSTPB31	シリアルコミュニケーション インターフェース0モジュールストップ設定 ビット	対象モジュール：SCI0 0：モジュールストップ状態の解除 1：モジュールストップ状態へ遷移	R/W

注. このレジスタはPRCR.PRC1ビットを“1”(書き込み許可)にした後で書き換えてください。

11.2.4 モジュールストップコントロールレジスタ C (MSTPCRC)

アドレス 0008 0018h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
DSLPE	—	MSTPC29	MSTPC28	MSTPC27	MSTPC26	—	—	—	—	—	—	MSTPC19	—	—	—
リセット後の値	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	MSTPC0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	MSTPC0	RAM0 モジュールストップ設定ビット(注1)	対象モジュール : RAM0 (0000 0000h ~ 0000 FFFFh) 0 : RAM0動作 1 : RAM0停止	R/W
b15-b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b18-b16	—	予約ビット	読むと“1”が読めます。書く場合、“1”としてください	R/W
b19	MSTPC19	クロック周波数精度測定回路 モジュールストップ設定ビット(注2)	対象モジュール : CAC 0 : モジュールストップ状態の解除 1 : モジュールストップ状態へ遷移	R/W
b25-b20	—	予約ビット	読むと“1”が読めます。書く場合、“1”としてください	R/W
b26	MSTPC26	シリアルコミュニケーション インターフェース9 モジュールストップ設定ビット	対象モジュール : SCI9 0 : モジュールストップ状態の解除 1 : モジュールストップ状態へ遷移	R/W
b27	MSTPC27	シリアルコミュニケーション インターフェース8 モジュールストップ設定ビット	対象モジュール : SCI8 0 : モジュールストップ状態の解除 1 : モジュールストップ状態へ遷移	R/W
b28	MSTPC28	リモコン受信1 モジュールストップ設定ビット(注3)	対象モジュール : REMC1 0 : モジュールストップ状態の解除 1 : モジュールストップ状態へ遷移	R/W
b29	MSTPC29	リモコン受信0 モジュールストップ設定ビット(注4)	対象モジュール : REMC0 0 : モジュールストップ状態の解除 1 : モジュールストップ状態へ遷移	R/W
b30	—	予約ビット	読むと“1”が読めます。書く場合、“1”としてください	R/W
b31	DSLPE	ディープスリープモード許可ビット	0 : ディープスリープモード禁止 1 : ディープスリープモード許可	R/W

注. このレジスタはPRCR.PRC1ビットを“1”(書き込み許可)にした後で書き換えてください。

注1. RAMアクセス中に該当するMSTPC0ビットを“1”にしないでください。また、MSTPC0ビットが“1”的状態で、該当するRAMにアクセスしないでください。

注2. MSTPC19ビットの書き換えは、本ビットによって制御するクロックの発振が安定しているときに行ってください。本ビットを書き換えた後、ソフトウェアスタンバイモードに遷移する場合は、書き換え後、そのときに発振している発振器のうち、最も遅いクロックを出力する発振器の出力クロックで2サイクル経過したのち、WAIT命令を実行してください。

注3. MSTPC28ビットの書き換えは、最終的にREMC1のクロック源となるクロックの発振が安定しているときに行ってください。本ビットを書き変えた後、ソフトウェアスタンバイモードに遷移する場合は、書き換え後、REMC1のクロック源のクロックで2サイクル経過したのち、WAIT命令を実行してください。

注4. MSTPC29ビットの書き換えは、最終的にREMC0のクロック源となるクロックの発振が安定しているときに行ってください。本ビットを書き変えた後、ソフトウェアスタンバイモードに遷移する場合は、書き換え後、REMC0のクロック源のクロックで2サイクル経過したのち、WAIT命令を実行してください。

DSLPE ビット (ディープスリープモード許可ビット)

DSLPE ビットにて、ディープスリープモードへの移行の許可または禁止を設定します。DSLPE ビットを“1”にし、SBYCR.SSBY ビットおよびMSTPCRA.MSTPA28 ビットが所定の条件を満たした状態で、CPUがWAIT命令を実行した場合、ディープスリープモードに移行します。詳細は「11.6.2 ディープスリープモード」を参照してください。

11.2.5 モジュールストップコントロールレジスタ D (MSTPCRD)

アドレス 0008 001Ch

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
リセット後の値	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	—	MSTPD 10	—	—	—	—	—	—	—	—	—	—

ビット	シンボル	ビット名	機能	R/W
b7-b0	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b9-b8	—	予約ビット	読むと“1”が読みます。書く場合、“1”としてください	R/W
b10	MSTPD10	タッチセンサコントロールユニット モジュールストップ設定ビット	対象モジュール：CTSU 0：モジュールストップ状態の解除 1：モジュールストップ状態へ遷移	R/W
b31-b11	—	予約ビット	読むと“1”が読みます。書く場合、“1”としてください	R/W

注. このレジスタはPRCR.PRC1ビットを“1”(書き込み許可)にした後で書き換えてください。

11.2.6 動作電力コントロールレジスタ (OPCCR)

アドレス 0008 00A0h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	OPCM TSF	—	OPCM[2:0]	—	—

リセット後の値 0 0 0 0 0 0 1 0

ビット	シンボル	ビット名	機能	R/W
b2-b0	OPCM[2:0]	動作電力制御モード 選択ビット	b2 b0 0 0 0 : 高速動作モード 0 1 0 : 中速動作モード 上記以外は設定しないでください	R/W
b3	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b4	OPCMTSF	動作電力制御モード 遷移状態フラグ	0 : 遷移完了 1 : 遷移中	R
b7-b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注. このレジスタはPRCR.PRC1ビットを“1”(書き込み許可)にした後で書き換えてください。

OPCCR レジスタは、通常動作モード、スリープモード、ディープスリープモード時の消費電力を低減させるためのレジスタです。

OPCCR レジスタの設定によって、使用する動作周波数、動作電圧に応じて消費電力を低減させることができます。

以下に該当する場合、OPCCR レジスタの書き換えは無効になります。

- OPCCR.OPCMTSF フラグが“1”(遷移中)のとき
- スリープモードへ移行するための WAIT 命令実行から、スリープモードから通常動作へ復帰するまでの期間
- ディープスリープモードへ移行するための WAIT 命令実行から、ディープスリープモードから通常動作へ復帰するまでの期間
- SOPCCR.SOPCM ビットが“1”(低速動作モード)のとき

フラッシュメモリがプログラム / イレーズ (P/E) 中は、OPCCR レジスタのライトアクセスはできません。書き込みは無効になります。

動作電力制御モードへの遷移手順は、「11.5 動作電力低減機能」を参照してください。

なお、動作電力制御モードへの遷移中 (OPCCR.OPCMTSF フラグが“1”) は、E2 データフラッシュから正しい値が読み出せません。DTC 転送を使用して E2 データフラッシュを読み出す設定をしている場合は、OPCCR.OPCM[2:0] ビットを書き換える前に DTC モジュールを停止させてください。

スリープモード中、またはモード遷移中は、システム制御関連のレジスタ (「表 5.1 I/O レジスタアドレステーブル」のモジュールシンボル欄に SYSTEM と記載のレジスタ) への書き込みは禁止です。

OPCM[2:0] ビット (動作電力制御モード選択ビット)

通常動作モード、スリープモード、ディープスリープモード時の動作電力制御モードを選択します。

表 11.4 に動作電力制御モードと OPCM[2:0] ビットおよび SOPCM ビット設定値と、動作周波数範囲・動作電圧範囲の関係を示します。

OPCMTSF フラグ(動作電力制御モード遷移状態フラグ)

動作電力制御モード切り替え時の切り替え制御状態を表します。

OPCM[2:0] ビットの値を書き換えると“1”になり、モード遷移が完了すると“0”になります。このフラグが“0”になったことを確認してから次の処理を行ってください。また、OPCM[2:0] ビットの書き換えは、このフラグが“0”的に行なってください。

11.2.7 サブ動作電力コントロールレジスタ (SOPCCR)

アドレス 0008 00AAh

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	SOPC MTSF	—	—	—	SOPC M

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	SOPCM	サブ動作電力制御モード選択ビット	0 : 高速動作モードまたは中速動作モード(注1) 1 : 低速動作モード	R/W
b3-b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b4	SOPCMTSF	サブ動作電力制御モード遷移状態フラグ	0 : 遷移完了 1 : 遷移中	R
b7-b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注. このレジスタはPRCR.PRC1ビットを“1”(書き込み許可)にした後で書き換えてください。

注1. OPCCR.OPCM[2:0]の設定による。

SOPCCR レジスタは、低速動作モードへの遷移を制御し、通常動作モード、スリープモード時、ディープスリープモード時の消費電力を低減させるためのレジスタです。

SOPCCR レジスタの設定によって、低速動作モードへ遷移、または低速動作モードから復帰することができます。

低速動作モードはサブクロック発振器専用の動作モードです。

低速動作モード中 (SOPCM = 1 のとき) は OPCCR レジスタの書き換えは無効になります。

以下に該当する場合、SOPCCR レジスタの書き換えは無効になります。

- SOPCCR.SOPCMTSF フラグが“1”(遷移中)のとき
- スリープモードへ遷移するための WAIT 命令実行から通常動作へ復帰するまでの期間
- ディープスリープモードへ移行するための WAIT 命令実行から、ディープスリープモードから通常動作へ復帰するまでの期間

フラッシュメモリが P/E 中はこのレジスタのライトアクセスはできません。書き込みは無効になります。

動作電力制御モードの遷移手順は「11.5 動作電力低減機能」を参照してください。

なお、動作電力制御モードへの遷移中 (SOPCCR.SOPCMTSF フラグが“1”) は、E2 データフラッシュから正しい値が読み出せません。DTC 転送を使用して E2 データフラッシュを読み出す設定をしている場合は、SOPCCR.SOPCM ビットを書き換える前に DTC モジュールを停止させてください。

スリープモード中、またはモード遷移中は、システム制御関連のレジスタ (『表 5.1 I/O レジスタアドレステーブル』のモジュールシンボル欄に SYSTEM と記載のレジスタ) への書き込みは禁止です。

SOPCM ビット (サブ動作電力制御モード選択ビット)

通常動作モード、スリープモード、ディープスリープモード時の動作電力制御を選択します。

このビットに“1”を設定すると低速動作モードに遷移します。“0”に設定すると、低速動作モードへ遷移する前の動作モード (OPCCR.OPCM[2:0] に設定されている動作モード) に戻ります。

表 11.4 に動作電力制御モードと OPCM[2:0] ビットおよび SOPCM ビット設定値と、動作周波数範囲・動作電圧範囲の関係を示します。

SOPCMTSF フラグ (サブ動作電力制御モード遷移状態フラグ)

サブ動作電力制御モード切り替え時の切り替え制御状態を表します。

SOPCM ビットの値を書き換えると “1” になり、モード遷移が完了すると “0” になります。このフラグが “0” になったことを確認してから次の処理を行ってください。また、SOPCM ビットの書き換えは、このフラグが “0” のときに行ってください。

表11.4 動作電力制御モードと動作周波数範囲・動作電圧範囲の関係

動作電力 制御 モード	OPCM [2:0] ビット	SOPCM ビット	動作電圧 範囲	動作周波数範囲				
				フラッシュメモリ リード時				FCLK
				ICLK	FCLK	PCLKD	PCLKB	
高速動作 モード	000b	0	2.7 ~ 5.5V	~ 32MHz	~ 32MHz	~ 32MHz	~ 32MHz	1MHz ~ 32MHz
			2.4 ~ 2.7V	~ 16MHz	~ 16MHz	~ 16MHz	~ 16MHz	—
			1.8 ~ 2.4V	~ 8MHz	~ 8MHz	~ 8MHz	~ 8MHz	—
中速動作 モード	010b	0	2.4 ~ 5.5V	~ 12MHz	~ 12MHz	~ 12MHz	~ 12MHz	1MHz ~ 12MHz
			1.8 ~ 2.4V	~ 8MHz	~ 8MHz	~ 8MHz	~ 8MHz	1MHz ~ 8MHz
低速動作 モード	000b	1	1.8 ~ 5.5V	~ 32.768kHz	~ 32.768kHz	~ 32.768kHz	~ 32.768kHz	—
	010b	1	1.8 ~ 5.5V					—

注. フラッシュメモリ P/E 時、FCLK を 4MHz 未満で使用する場合は、設定可能な周波数は 1MHz、2MHz、3MHz です。

各動作電力制御モードについて以下に説明します。

- 高速動作モード

FLASH リード時の最高動作周波数は、ICLK、PCLKD が 32MHz で、PCLKB、FCLK が 32MHz です。FLASH リード時の動作電圧範囲は 1.8V ~ 5.5V です。ただし、2.4V ~ 2.7V 未満の電圧範囲での FLASH リード時の最高動作周波数は、ICLK、FCLK、PCLKB、PCLKD とも 16MHz に制限されます。また、1.8V ~ 2.4V 未満の電圧範囲での FLASH リード時の最高動作周波数は、ICLK、FCLK、PCLKB、PCLKD とも 8MHz に制限されます。

P/E 時の動作周波数範囲は 1 ~ 32MHz、動作電圧範囲は 2.7V ~ 5.5V です。

高速動作モード選択時には以下の制限事項があります。

- PLL は 2.4V 以上で使用可能です。

図 11.3 に高速動作モードにおける動作電圧と動作周波数の関係を示します。




図 11.3 高速動作モードにおける動作電圧と動作周波数の関係

注. フラッシュメモリ P/E 時、FCLK を 4MHz 未満で使用する場合は、設定可能な周波数は 1MHz、2MHz、3MHz です。

- 中速動作モード

高速動作モードよりも低速動作向けに消費電力を低減したモードです。

FLASH リード時の最高動作周波数は、ICLK、FCLK、PCLKB、PCLKD が 12MHz です。FLASH リード時の動作電圧範囲は 1.8V ~ 5.5V です。ただし、1.8V ~ 2.4V 未満の電圧範囲での FLASH リード時の最高動作周波数は、ICLK、FCLK、PCLKB、PCLKD とも 8MHz に制限されます。

P/E 時は、動作周波数範囲が 1 ~ 12MHz、動作電圧範囲が 1.8V ~ 5.5V となります。ただし、1.8V ~ 2.4V 未満の電圧範囲での P/E 時の最大動作周波数は 8MHz に制限されます。

同条件（周波数・電圧）で同じ動作をさせる場合、高速動作モードよりも消費電力を低減できます。

リセット解除後は、本モードで起動します。

中速動作モード選択時には以下の制限事項があります。

- PLL は 2.4V 以上で使用可能です。

図 11.4 に中速動作モードにおける動作電圧と動作周波数の関係を示します。




図 11.4 中速動作モードにおける動作電圧と動作周波数の関係

注. フラッシュメモリ P/E 時、FCLK を 4MHz 未満で使用する場合は、設定可能な周波数は 1MHz、2MHz、3MHz です。

- 低速動作モード

SOPCCR レジスタの SOPCM ビットに “1” を書くことにより、低速動作モードに遷移します。低速動作モード中に OPCM の設定を変更することはできません。低速動作モードは 32.768kHz のサブ発振器専用の動作モードです。

FLASH リード時の最高動作周波数は、ICLK、FCLK、PCLKB、PCLKD とも 32.768kHz で、動作電圧範囲は、1.8V ~ 5.5V です。

低速動作モード選択時には以下の制限事項があります。

- フラッシュメモリの P/E 動作は禁止です。
- PLL、メインクロック発振器、LOCO および HOCO は使用禁止です。

注. PLLCR2.PLLEN ビットが “0” (PLL 動作) のとき、SOPCM ビットへの “1” 書き込みは無効になります。

HOCOCR.HCSTP ビットが “0” (HOCO 動作) のとき、SOPCM ビットへの “1” 書き込みは無効になります。

HOFCR.HOFXIN ビットが “1” (HOCO 強制発振) のとき、SOPCM ビットへの “1” 書き込みは無効になります。

MOSCCR.MOSTP ビットが “0” (メインクロック発振器動作) のとき、SOPCM ビットへの “1” 書き込みは無効になります。

LOCOCR.LCSTP ビットが “0” (LOCO 動作) のとき、SOPCM ビットへの “1” 書き込みは無効になります。

図 11.5 に低速動作モードにおける動作電圧と動作周波数の関係を示します。




図 11.5 低速動作モードにおける動作電圧と動作周波数の関係

11.2.8 スリープモード復帰クロックソース切り替えレジスタ (RSTCKCR)

アドレス 0008 00A1h

b7	b6	b5	b4	b3	b2	b1	b0
RSTCK EN	—	—	—	—	RSTCKSEL[2:0]		
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b2-b0	RSTCKSEL [2:0]	スリープモード復帰クロック ソース選択ビット	b2 b0 0 0 0 : LOCO選択 0 0 1 : HOCO選択(注1) 0 1 0 : メインクロック発振器選択 RSTCKENビットが“1”的とき、上記以外は設定しないでください	R/W
b6-b3	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b7	RSTCKEN	スリープモード復帰クロック ソース切り替え許可ビット	0 : スリープモード解除時クロックソース切り替え無効 1 : スリープモード解除時クロックソース切り替え有効	R/W

注. このレジスタはPRCR.PRC1ビットを“1”(書き込み許可)にした後で書き換えてください。

注1. HOCOは復帰先が高速動作モード時のみ選択可能です。

RSTCKCR レジスタは、スリープモード解除時のクロックソース切り替えの制御を行うレジスタです。

RSTCKCR レジスタの設定によってスリープモードから復帰する場合、復帰するクロックソースに対応したメインクロック発振器コントロールレジスタのメインクロック停止ビット(MOSCCR.MOSTP)、高速オンチップオシレータコントロールレジスタのHOCO停止ビット(HOCOCR.HCSTP)、低速オンチップオシレータコントロールレジスタのLOCO停止ビット(LOCOCR.LCSTP)は、自動的に動作状態に書き換えられます。また、RSTCKSEL[2:0]ビットの値が自動的にシステムクロックコントロールレジスタ3のクロックソース選択ビット(SCKCR3.CKSEL[2:0])にリロードされます。

RSTCKSEL[2:0] ビット (スリープモード復帰クロックソース選択ビット)

スリープモード解除時のクロックソースを選択します。

RSTCKSEL[2:0] ビットでのクロックソース選択は、RSTCKEN ビットが“1”的場合のみ有効です。

図 11.2 の動作モードで、スリープモードから高速動作モードへ復帰する場合は、LOCO、HOCO、メインクロック発振器が選択可能です。また、スリープモードから中速動作モードへ復帰する場合は、LOCO、メインクロック発振器が選択可能です。ただし、この場合、各クロック(ICLK, FCLK, PCLKD, PCLKB)の周波数は電源電圧が2.4V以上では12MHz以下に、2.4V未満では8MHz以下にしてください。

表11.5 スリープモードから高速動作モードおよび中速動作モードへ復帰する場合

スリープ時の動作モード	スリープ時の クロックソース	RSTCKSEL	復帰後の 動作モード	復帰後のクロックソース
高速動作モードまたは、 高速動作モードから遷移 した低速動作モード	サブクロック発振器	000b (LOCO)	高速動作モード	LOCO
		001b (HOCO)		HOCO
		010b (メインクロック発振器)		メインクロック発振器
中速動作モードまたは、 中速動作モードから遷移 した低速動作モード	サブクロック発振器	000b (LOCO)	中速動作モード	LOCO
		010b (メインクロック発振器)		メインクロック発振器(注1)

注1. 各クロック(ICLK, FCLK, PCLKD, PCLKB)の周波数は電源電圧が2.4V以上では12MHz以下に、2.4V未満では8MHz以下にしてください。

RSTCKEN ビット(スリープモード復帰クロックソース切り替え許可ビット)

スリープモード解除時のクロックソース切り替えの有効 / 無効を制御します。

スリープモード解除時にクロックソースの切り替えを行なうのは、スリープモード遷移時のクロックとしてサブクロック発振器を選択している場合のみとしてください。HOCO、LOCO、メインクロック発振器、PLL をクロックソースに選択している状態でスリープモードに遷移する場合には、本ビットを有効に設定しないでください。

本ビットを有効に設定した状態でスリープモードから復帰する場合は、SOPCCR レジスタの SOPCM ビットは自動的に “0” (中速動作モードまたは高速動作モード) に書き換わります。

分周設定 (SCKCR レジスタ) の値は保持されます。

スリープモードから中速動作モードへメインクロック発振器を選択して復帰する場合は、各クロックの周波数は電源電圧が 2.4V 以上では 12MHz 以下に、2.4V 未満では 8MHz 以下になるようにしてください。

11.3 クロックの切り替えによる消費電力の低減

SCKCR.FCK[3:0]、ICK[3:0]、PCKB[3:0]、PCKD[3:0] ビットを設定すると、クロック周波数が切り替わります。CPU、DTC、ROM、RAM は、ICK[3:0] ビットで設定した動作クロックで動作します。

周辺モジュールは、PCKB[3:0]、PCKD[3:0] ビットで設定した動作クロックで動作します。

フラッシュインターフェースは FCK[3:0] ビットで設定した動作クロックで動作します。

詳細は「9. クロック発生回路」を参照してください。

11.4 モジュールストップ機能

モジュールストップ機能は、内蔵周辺モジュール単位で設定することができます。

MSTPCRA ~ MSTPCRD レジスタに対応する MSTPmi ビット ($m = A \sim D, i = 31 \sim 0$) を “1” にすると、モジュールは動作を停止してモジュールストップ状態へ遷移します。このとき CPU は独立して動作を継続します。対応する MSTPmi ビットを “0” にすることによって、モジュールストップ状態は解除され、バスサイクルの終了時点でモジュールは動作を再開します。モジュールストップ状態では、モジュールの内部状態が保持されています。

リセット解除後は、DTC、RAM を除くすべてのモジュールがモジュールストップ状態になっています。

モジュールストップ状態に設定されたモジュールのレジスタは、読み出し、書き込みともにできませんが、モジュールストップ設定直後に書き込みを行った場合、書き込める場合がありますので注意してください。

11.5 動作電力低減機能

動作周波数、動作電圧に応じて動作電力制御モードを選択することにより、通常動作時、スリープモード時、ディープスリープモード時の消費電力を低減することができます。

11.5.1 動作電力制御モード設定方法

動作電力制御モードの遷移手順を以下に示します。

(1) 消費電力が大きいモードから消費電力が小さいモードへ切り替える場合

- 例 1：高速動作モードから中速動作モードへの切り替え
(高速動作モードで高速動作)

↓

各クロックの周波数を中速動作モードの最大動作周波数以下に設定

↓

OPCCR.OPCMTSF フラグが “0” (遷移完了) であることを確認

↓

OPCCR.OPCM[2:0] ビットを “010b” (中速動作モード) に設定

↓

OPCCR.OPCMTSF フラグが “0” (遷移完了) であることを確認

↓

(中速動作モードで中速動作)

- 例 2：高速 / 中速動作モードから低速動作モードへの切り替え

高速動作モードで高速動作 / 中速動作モードで中速動作



各クロックの周波数を低速動作モードの最大動作周波数以下に設定



サブクロック発振器以外がすべて停止していることを確認



SOPCCR.SOPCMTSF フラグが “0”(遷移完了)であることを確認



SOPCCR.SOPCM ビットを “1”(低速動作モード)に設定



SOPCCR.SOPCMTSF フラグが “0”(遷移完了)であることを確認



低速動作モードで低速動作

(2) 消費電力が小さいモードから消費電力が大きいモードへ切り替える場合

- 例 1：低速動作モードから高速 / 中速動作モードへの切り替え

低速動作モードで低速動作



SOPCCR.SOPCMTSF フラグが “0”(遷移完了)であることを確認



SOPCCR.SOPCM ビットを “0”(高速動作モードまたは中速動作モード)に設定



SOPCCR.SOPCMTSF フラグが “0”(遷移完了)であることを確認



各クロックの周波数を高速 / 中速動作モードの最大動作周波数以下に設定



高速動作モードで高速動作 / 中速動作モードで中速動作

- 例 2：中速動作モードから高速動作モードへの切り替え

中速動作モードで中速動作



OPCCR.OPCMTSF フラグが “0”(遷移完了)であることを確認



OPCCR.OPCM[2:0] ビットを “000b”(高速動作モード)に設定



OPCCR.OPCMTSF フラグが “0”(遷移完了)であることを確認



各クロックの周波数を高速動作モードの最大動作周波数以下に設定



高速動作モードでの高速動作

11.6 低消費電力状態

11.6.1 スリープモード

11.6.1.1 スリープモードへの移行

SBYCR.SSBY ビットが “0” の状態で WAIT 命令を実行すると、スリープモードになります。スリープモード時、CPU の動作は停止しますが、CPU の内部レジスタは値を保持します。CPU 以外の周辺機能は停止しません。

IWDT をオートスタートモードで使用している場合、OFS0.IWDTSCLCSTP ビットが “1” のときにスリープモードへ移行すると、IWDT はカウントを停止します。同様に、レジスタスタートモードで使用している場合、IWDTCSR.SLCSTP ビットが “1” のときにスリープモードへ移行すると、IWDT はカウントを停止します。

また、IWDT をオートスタートモードで使用している場合、OFS0.IWDTSCLCSTP ビットが “0” (低消費電力モード遷移時 IWDT カウント継続) のときは、スリープモードへ移行後も IWDT はカウントを継続します。同様に、レジスタスタートモードで使用している場合、IWDTCSR.SLCSTP ビットが “0” のときは、スリープモードへ移行後も IWDT はカウントを継続します。

スリープモードを使用する場合、以下の設定を行った後、WAIT 命令を実行してください。

- (1) CPU の PSW.I ビット (注 1) を “0” にする。
- (2) スリープモードからの復帰に使用する割り込みの要求先 (注 2) を CPU に設定する。
- (3) スリープモードからの復帰に使用する割り込みの優先レベル (注 3) を、CPU の PSW.IPL[3:0] ビット (注 1) よりも高く設定する。
- (4) スリープモードからの復帰に使用する割り込みの IERm.IENj ビット (注 3) を “1” にする。
- (5) 最後に書き込みを行った I/O レジスタを読み出し、書き込み値が反映されていることを確認する。
- (6) WAIT 命令の実行 (WAIT 命令の実行により CPU の PSW.I ビット (注 1) は自動的に “1” になります)。

注 1. 詳細は「2. CPU」を参照してください。

注 2. 詳細は「14.4.3 割り込み要求先の選択」を参照してください。

注 3. 詳細は「14. 割り込みコントローラ (ICU)」を参照してください。

11.6.1.2 スリープモードの解除

スリープモードの解除は、すべての割り込み、RES# 端子リセット、パワーオンリセット、電圧監視リセット、IWDT のアンダフローによるリセットによって行われます。

- 割り込みによる解除

割り込みが発生すると、スリープモードは解除され、割り込み例外処理を開始します。マスクアブル割り込みが CPU でマスクされている場合（割り込み優先レベルが（注 1）CPU の PSW.IPL[3:0] ビット（注 2）以下に設定されている場合）には、スリープモードは解除されません。

- RES# 端子リセットによる解除

RES# 端子を Low にすると、リセット状態になります。規定のリセット入力期間が経過した後、RES# 端子を High にすると、CPU はリセット例外処理を開始します。

- パワーオンリセットによる解除

パワーオンリセットによって、スリープモードが解除されます。

- 電圧監視リセットによる解除

電圧検出回路の電圧監視リセットによって、スリープモードが解除されます。

- 独立ウォッチドッグタイマリセットによる解除

IWDT のアンダフローの内部リセットによって、スリープモードが解除されます。ただし、スリープモード時に IWDT がカウントを停止する条件 (OFS0.IWDTSTRT = 0 かつ OFS0.IWDTSLCSTP = 1、または OFS0.IWDTSTRT = 1 かつ IWDTCSR.SLCSTP = 1) では、IWDT が停止しますので、独立ウォッチドッグタイマリセットによる解除はできません。

注 1. 詳細は「14. 割り込みコントローラ (ICU_b)」を参照してください。

注 2. 詳細は「2. CPU」を参照してください。

11.6.1.3 スリープモード復帰クロックソース切り替え機能

スリープモード復帰クロック切り替えを行うには、スリープモード復帰クロックソース切り替えレジスタ (RSTCKCR) による復帰後のクロックの設定と、クロックのウェイトコントロールレジスタの設定が必要となります。復帰割り込みが発生すると、復帰クロックとして設定された発振器の発振安定を待った後、自動的にクロックソースを切り替え、スリープモードから復帰します。その際、クロックソース切り替えに関するレジスタが自動的に書き換えられます。

詳細は「11.2.8 スリープモード復帰クロックソース切り替えレジスタ (RSTCKCR)」を参照してください。また、発振安定待ち時間の設定については、「9.2.14 メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCSR)」を参照してください。

11.6.2 ディープスリープモード

11.6.2.1 ディープスリープモードへの遷移

MSTPCRC.DSLPE ビットを“1”に設定し、かつ MSTPCRA.MSTPA28 ビットを“1”に設定し SBYCR.SSBY ビットを“0”にクリアした状態で WAIT 命令を実行すると、ディープスリープモードに遷移します。

ディープスリープモードでは、CPU に加え、DTC、ROM、RAM のクロックも停止します。周辺機能は停止しません。

IWDT をオートスタートモードで使用している場合、OFS0.IWDTSCLCSTP ビットが“1”的ときに、ディープスリープモードへ遷移すると、IWDT はカウントを停止します。同様に、レジスタスタートモードで使用している場合、IWDTCSR.SLCSTP ビットが“1”的ときに、ディープスリープモードへ遷移すると、IWDT はカウントを停止します。

また、IWDT をオートスタートモードで使用している場合、OFS0.IWDTSCLCSTP ビットが“0”(低消費電力モード遷移時 IWDT カウント継続)のときは、ディープスリープモードへ遷移後も、IWDT はカウントを継続します。同様にレジスタスタートモードで使用している場合、IWDTCSR.SLCSTP ビットが“0”的ときは、ディープスリープモードへ遷移後、IWDT はカウントを継続します。

ディープスリープモードを使用する場合、以下の設定を行った後、WAIT 命令を実行してください。

- (1) CPU.PSW.I ビット(注1)を“0”にする。
- (2) ディープスリープモードからの復帰に使用する割り込みの要求先(注2)を CPU に設定する。
- (3) ディープスリープモードからの復帰に使用する割り込みの優先レベル(注3)を、CPU の PSW.IPL[3:0] ビット(注1)よりも高く設定する。
- (4) ディープスリープモードからの復帰に使用する割り込みの IERm.IENj(注3)を“1”にする。
- (5) 最後に書きこみを行った I/O レジスタを読み出し、書き込み値が反映されていることを確認する。
- (6) WAIT 命令を実行する(WAIT 命令の実行により CPU の PSW.I(注1)は自動的に“1”になります)。

注 1. 詳細は「2. CPU」を参照してください。

注 2. 詳細は「14.4.3 割り込み要求先の選択」を参照してください。

注 3. 詳細は「14. 割り込みコントローラ (ICU)」を参照してください。

11.6.2.2 ディープスリープモードの解除

ディープスリープモードの解除は、すべての割り込み、RES# 端子リセット、パワーオンリセット、電圧監視リセット、IWDT のアンダフローによるリセットによって行われます。

- 割り込みによる解除

割り込みが発生すると、ディープスリープモードは解除され、割り込み例外処理を開始します。マスクブル割り込みが CPU でマスクされている場合(割り込みの優先レベル(注1)が CPU の PSW.IPL[3:0]ビット(注2)以下に設定されている場合)には、ディープスリープモードは解除されません。

- RES# 端子リセットによる解除

RES# 端子を Low にすると、リセット状態になります。規定のリセット入力期間が経過した後、RES# 端子を High にすると、CPU はリセット例外処理を開始します。

- パワーオンリセットによる解除

パワーオンリセットによって、ディープスリープモードが解除されます。

- 電圧監視リセットによる解除

電圧検出回路の電圧監視リセットにより、ディープスリープモードが解除されます。

- 独立ウォッチドッグタイマによる解除

IWDT のアンダフローの内部リセットによって、ディープスリープモードが解除されます。ただし、ディープスリープモード時に IWDT がカウントを停止する条件(OFS0.IWDTSTRT = 0 かつ OFS0.IWDTSCLCSTP = 1、または OFS0.IWDTSTRT = 1 かつ IWDTCSR.SLCSTP = 1)では、IWDT が停止しますので、独立ウォッチドッグタイマリセットによる解除はできません。

注 1. 詳細は「14. 割り込みコントローラ (ICU_b)」を参照してください。

注 2. 詳細は「2. CPU」を参照してください。

11.6.3 ソフトウェアスタンバイモード

11.6.3.1 ソフトウェアスタンバイモードへの移行

SBYCR.SSBY ビットを“1”にした状態で WAIT 命令を実行すると、ソフトウェアスタンバイモードに移行します。このモードでは、CPU、内蔵周辺機能(注4)、およびサブクロック発振器以外のすべての機能が停止します。ただし、CPU の内部レジスタの値と RAM のデータ、内蔵周辺機能と I/O ポートの状態、サブクロック発振器の状態は保持されます。ソフトウェアスタンバイモードでは、発振器が停止するため、消費電力は著しく低減されます。

WAIT 命令を実行する前に DTC の DTCST.DTCST ビットを“0”にしてください。

IWDT をオートスタートモードで使用している場合、OFS0.IWDTSCLCSTP ビットが“1”的ときに、ソフトウェアスタンバイモードへ移行すると、IWDT はカウントを停止します。同様に、レジスタスタートモードで使用している場合、IWDTCSLPR.SLCSTP ビットが“1”的ときにソフトウェアスタンバイモードへ移行すると、IWDT はカウントを停止します。

また、IWDT をオートスタートモードで使用している場合、OFS0.IWDTSCLCSTP ビットが“0”(低消費電力モード遷移時 IWDT カウント継続)のときは、ソフトウェアスタンバイモードへ移行後も IWDT はカウントを継続します。同様に、レジスタスタートモードで使用している場合、IWDTCSLPR.SLCSTP ビットが“0”的ときは、ソフトウェアスタンバイモードへ移行後も IWDT はカウントを継続します。

ソフトウェアスタンバイモードを使用する場合、以下の設定を行った後、WAIT 命令を実行してください。

- (1) CPU の PSW.I ビット(注1)を“0”にする。
- (2) ソフトウェアスタンバイモードからの復帰に使用する割り込みの要求先(注2)を CPU に設定する。
- (3) ソフトウェアスタンバイモードからの復帰に使用する割り込みの優先レベル(注3)を CPU の PSW.IPL[3:0] ビット(注1)よりも高く設定する。
- (4) ソフトウェアスタンバイモードからの復帰に使用する割り込みの IERm.IENj ビット(注3)を“1”にする。
- (5) 最後に書き込みを行った I/O レジスタを読み出し、書いた値が反映されていることを確認する。
- (6) WAIT 命令を実行する(WAIT 命令の実行によって CPU の PSW.I ビット(注1)は自動的に“1”になります)。

注 1. 詳細は「2. CPU」を参照してください。

注 2. 詳細は「14.4.3 割り込み要求先の選択」を参照してください。

注 3. 詳細は「14. 割り込みコントローラ (ICU_b)」を参照してください。

注 4. REMC は、動作クロックのクロックソースがサブクロック、高速オンチップオシレータクロック、IWDT 専用オンチップオシレータクロックの場合に動作可能です。

11.6.3.2 ソフトウェアスタンバイモードの解除

ソフトウェアスタンバイモードの解除は、外部端子割り込み(NMI, IRQ0～IRQ7)、周辺機能割り込み(RTCアラーム、RTC周期、IWDT、電圧監視、REMC)、RES#端子リセット、パワーオンリセット、電圧監視リセット、独立ウォッチドッグタイマリセットによって行われます。ソフトウェアスタンバイモードの解除要因が発生すると、ソフトウェアスタンバイモード移行前に動作していた各発振器は動作を再開します。その後、これらすべての発振器の発振が安定するのを待ってソフトウェアスタンバイモードから復帰します。

- 割り込みによる解除

NMI、IRQ0～IRQ7、RTCアラーム、RTC周期、IWDT、電圧監視、REMCの割り込み要求が発生すると、ソフトウェアスタンバイモード移行前に動作していた各発振器は動作を再開します。その後、MOSCWTCR.MSTS[4:0]ビットで設定した各発振器の発振安定待ち時間が経過したところで、ソフトウェアスタンバイモードは解除され、割り込み例外処理を開始します。

- RES#端子リセットによる解除

RES#端子をLowにすると、クロックは発振を開始します。クロックの発振開始と同時に、MCUにクロックを供給します。このときRES#端子はクロックの発振が安定するまでLowを保持するようにしてください。RES#端子をHighにすると、CPUはリセット例外処理を開始します。

- パワーオンリセットによる解除

電源電圧の低下によってパワーオンリセットが発生すると、ソフトウェアスタンバイモードは解除されます。

- 電圧監視リセットによる解除

電源電圧の低下によって電圧監視リセットが発生すると、ソフトウェアスタンバイモードは解除されます。

- 独立ウォッチドッグタイマリセットによる解除

IWDTのアンダフローの内部リセットによって、ソフトウェアスタンバイモードが解除されます。

ただし、ソフトウェアスタンバイモード時に独立ウォッチドッグタイマがカウントを停止する条件(OFS0.IWDTSTRT = 0かつOFS0.IWDTSLCSTP = 1、またはOFS0.IWDTSTRT = 1かつIWDTCSLPR.SLCSTP = 1)では、独立ウォッチドッグタイマが停止しますので、独立ウォッチドッグタイマリセットによる解除はできません。

11.6.3.3 ソフトウェアスタンバイモードの応用例

IRQn 端子の立ち下がりエッジでソフトウェアスタンバイモードに移行し、IRQn 端子の立ち上がりエッジでソフトウェアスタンバイモードの解除を行う例を図 11.6 に示します。

この例では、ICU の IRQCRi.IRQMD[1:0] ビットが “01b”(立ち下がりエッジ) の状態で、IRQn 割り込みを受け付けた後、IRQCRi.IRQMD[1:0] ビットを “10b”(立ち上がりエッジ) に設定し、SBYCR.SSBY ビットを “1” にした後、WAIT 命令を実行してソフトウェアスタンバイモードに移行しています。その後、IRQn 端子の立ち上がりエッジでソフトウェアスタンバイモードが解除されます。

なお、ソフトウェアスタンバイモードからの復帰には、割り込みコントローラ (ICU) の設定も必要となります。詳細は、「14. 割り込みコントローラ (ICUb)」を参照してください。




図 11.6 ソフトウェアスタンバイモードの応用例

11.7 使用上の注意事項

11.7.1 I/O ポートの状態

ソフトウェアスタンバイモードでは、I/O ポートの状態を保持します。したがって、High を出力している場合は出力電流分の消費電流は低減されません。

11.7.2 DTC のモジュールストップ

MSTPCRA.MSTPA28 ビットを “1” にする前に、DTC の DTCST.DTCST ビットを “0” にして、DTC が起動していない状態にしてください。

詳細は、「16. データトランスマルチポート (DTCa)」を参照してください。

11.7.3 内蔵周辺モジュールの割り込み

モジュールストップ状態では当該割り込みの動作ができません。したがって、割り込み要求が発生した状態でモジュールストップとすると、CPU の割り込み要因または DTC の起動要因のクリアができません。事前に割り込みを禁止してからモジュールストップ状態にしてください。

11.7.4 MSTPCRA、MSTPCRB、MSTPCRC、MSTPCRD レジスタの書き込み

MSTPCRA、MSTPCRB、MSTPCRC、および MSTPCRD レジスタへの書き込みは、CPU のみで行ってください。

11.7.5 WAIT 命令の実行タイミング

WAIT 命令は、先行して実行されたレジスタへの書き込みの完了を待たずに実行されます。レジスタへの書き込みによる設定変更が反映される前に WAIT 命令が実行される場合があり、意図していない動作を起す恐れがあります。最後のレジスタへの書き込みが完了していることを確認してから WAIT 命令を実行してください。

11.7.6 スリープモード中の DTC によるレジスタの書き換えについて

スリープモード中は OFS0.IWDTSLCSTP ビット、IWDTCSLPR.SLCSTP ビットの設定によって IWDT が停止します。その場合、スリープモード中に DTC によって IWDT 関連のレジスタを書き換えないでください。

RSTCKCR レジスタはスリープモードから復帰するときにクロックソースを切り替える機能に関するレジスタです。そのため、スリープモード中に書き換えを行うと意図しない動作となる可能性がありますので、スリープモード中は RSTCKCR レジスタを書き換えないでください。

12. レジスタライトプロテクション機能

レジスタライトプロテクション機能は、プログラムが暴走したときに備え、重要なレジスタを書き換えられないように保護します。保護するレジスタは、プロテクトレジスタ (PRCR) で設定します。

表 12.1 に PRCR レジスタと保護されるレジスタの対応を示します。


表 12.1 PRCR レジスタと保護されるレジスタの対応

PRCR レジスタ	保護されるレジスタ
PRC0 ビット	<ul style="list-style-type: none"> クロック発生回路関連レジスタ SCKCR, SCKCR3, PLLCR, PLLCR2, MOSCCR, SOSCCR, LOCOCR, ILOCOCR, HOCOCR, HOFCR, OSTDCR, OSTDSR, CKOCR, LOCOTRR, ILOCOTRR, HOCOTRR0
PRC1 ビット	<ul style="list-style-type: none"> 動作モード関連レジスタ SYSCR1 消費電力低減機能関連レジスタ SBYCR, MSTPCRA, MSTPCRB, MSTPCRC, MSTPCRD, OPCCR, RSTCKCR, SOPCCR クロック発生回路関連レジスタ MOFCR, MOSCWTCR ソフトウェアリセットレジスタ SWRR
PRC2 ビット	<ul style="list-style-type: none"> ローパワータイマ関連レジスタ LPTCR1, LPTCR2, LPTCR3, LPTPRD, LPCMR0, LPWUCR
PRC3 ビット	<ul style="list-style-type: none"> LVD 関連レジスタ LVCMPCR, LVDLVLR, LVD1CR0, LVD1CR1, LVD1SR, LVD2CR0, LVD2CR1, LVD2SR

12.1 レジスタの説明

12.1.1 プロテクトレジスタ (PRCR)

アドレス 0008 03FEh



ビット	シンボル	ビット名	機能	R/W
b0	PRC0	プロテクトビット0	クロック発生回路への書き込み許可 0: 書き込み禁止 1: 書き込み許可	R/W
b1	PRC1	プロテクトビット1	動作モード、消費電力低減機能、クロック発生回路関連レジスタ、ソフトウェアリセット関連レジスタへの書き込み許可 0: 書き込み禁止 1: 書き込み許可	R/W
b2	PRC2	プロテクトビット2	ローパワータイマ関連レジスタへの書き込み許可 0: 書き込み禁止 1: 書き込み許可	R/W
b3	PRC3	プロテクトビット3	LVD関連レジスタへの書き込み許可 0: 書き込み禁止 1: 書き込み許可	R/W
b7-b4	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b15-b8	PRKEY[7:0]	PRCキーコードビット	PRCRレジスタの書き換えの可否を制御します。 PRCRレジスタを書き換える場合、上位8ビットに“A5h”、下位8ビットに任意の値を、16ビット単位で書いてください	R/W (注1)

注1. 書き込みデータは保持されません。

PRCi ビット (プロテクトビット i) (i = 0 ~ 3)

保護するレジスタへの書き込み許可 / 禁止を選択します。

PRCi ビットが “1” のとき、保護されるレジスタへの書き込みができます。PRCi ビットが “0” のとき、レジスタへの書き込みができません。

13. 例外処理

13.1 例外事象

CPU が通常のプログラムを実行している途中で、ある事象の発生によってそのプログラムの実行を中断し、別のプログラムを実行する必要が生じる場合があります。このような事象を総称して例外事象と呼びます。

RX CPU は、6 種類の例外に対応します。図 13.1 に例外事象の種類を示します。

例外が発生すると、プロセッサモードはスーパバイザモードに移行します。




図 13.1 例外事象の種類

13.1.1 未定義命令例外

未定義命令例外は、未定義命令（実装されていない命令）の実行を検出した場合に発生します。

13.1.2 特権命令例外

特権命令例外は、ユーザモードで特権命令の実行を検出した場合に発生します。特権命令はスーパーバイザモードでのみ実行可能です。

13.1.3 リセット

CPUにリセット信号を入力することによって発生します。リセットは最高度の優先順位を持ち、常に受け付けられます。

13.1.4 ノンマスカブル割り込み

CPUにノンマスカブル割り込み信号を入力することによって発生します。システムに致命的な障害が発生したと考えられる場合にのみ使用します。例外処理ルーチン処理後、例外発生時に実行していた元のプログラムに復帰しない条件で使用してください。

13.1.5 割り込み

CPUに割り込み信号を入力することによって発生します。割り込みのうち1つの要因を、高速割り込みとして割り当てることが可能です。高速割り込みは、通常の割り込みに比べ、ハードウェア前処理とハードウェア後処理が高速です。高速割り込みの優先レベルは15（最高）です。

PSWのIビットが“0”的とき、割り込みの受け付けは禁止されます。

13.1.6 無条件トラップ[†]

INT命令、およびBRK命令を実行すると無条件トラップが発生します。

13.2 例外の処理手順

例外処理には、ハードウェアが自動的に処理する部分と、ユーザが記述したプログラム（例外処理ルーチン）によって処理される部分があります。リセットを除く、例外受け付け時の処理手順を図 13.2 に示します。




図 13.2 例外の処理手順の概要

例外が受け付けられると、RX CPU はハードウェア処理を行った後、ベクタにアクセスし、分岐先アドレスを取得します。ベクタには各例外ごとにベクタアドレスが割り当てられており、そこに例外処理ルーチンへの分岐先アドレスを書きます。

RX CPU のハードウェア前処理では、高速割り込みの場合は、プログラムカウンタ (PC) の内容をバックアップ PC (BPC) に、プロセッサステータスワード (PSW) の内容をバックアップ PSW (BPSW) へ退避します。高速割り込み以外の例外では、PC、PSW をスタック領域に退避します。例外処理ルーチン中で使用する汎用レジスタ、および PC、PSW 以外の制御レジスタについては、例外処理ルーチンの先頭でユーザプログラムによってスタックに退避してください。

例外処理ルーチン完了後、スタックに退避したレジスタを復帰して RTE 命令を実行することで、例外処理から元のプログラムに復帰します。高速割り込みの場合のみ、RTFI 命令を実行します。ただし、ノンマスカブル割り込みの場合には、元のプログラムに復帰せず、プログラムを終了、またはシステムリセットを行ってください。

RX CPU のハードウェア後処理では、高速割り込みの場合は BPC を PC に、また、BPSW の値を PSW に戻します。高速割り込み以外の例外では、スタック領域から PC、PSW の値を復帰します。

13.3 例外事象の受け付け

例外事象が発生すると、それまで実行していたプログラムを中断して、例外処理ルーチンに分岐します。

13.3.1 受け付けタイミングと退避されるPC値

各例外事象の受け付けタイミングと退避されるプログラムカウンタ(PC)の値を表13.1に示します。

表13.1 受け付けタイミングと退避されるPC値

例外事象	処理型	受け付けタイミング	BPC / スタックに退避されるPC値
未定義命令例外	命令処理取消型	命令実行中	例外が発生した命令のPC値
特権命令例外	命令処理取消型	命令実行中	例外が発生した命令のPC値
リセット	命令処理放棄型	各マシンサイクル	なし
ノンマスカブル割り込み	RMPA、SCMPU、SMOVB、SMOVF、SMOVU、SSTR、SUNIL、SWHILE命令実行中	命令処理中斷型	命令実行中
	上記以外の状態	命令処理完了型	命令の区切り
割り込み	RMPA、SCMPU、SMOVB、SMOVF、SMOVU、SSTR、SUNIL、SWHILE命令実行中	命令処理中斷型	命令実行中
	上記以外の状態	命令処理完了型	命令の区切り
無条件トラップ	命令処理完了型	命令の区切り	次の命令のPC値

13.3.2 ベクタとPC、PSWの退避場所

各例外事象のベクタとプログラムカウンタ(PC)、プロセッサステータスワード(PSW)の退避場所を表13.2に示します。

表13.2 ベクタとPC、PSWの退避場所

例外事象	ベクタ	PC、PSWの退避場所
未定義命令例外	固定ベクタテーブル	スタック
特権命令例外	固定ベクタテーブル	スタック
リセット	固定ベクタテーブル	なし
ノンマスカブル割り込み	固定ベクタテーブル	スタック
割り込み	高速割り込み	FINTV
	高速割り込み以外	可変ベクタテーブル(INTB)
無条件トラップ	可変ベクタテーブル(INTB)	スタック

13.4 例外の受け付け / 復帰時のハードウェア処理

リセットを除く、例外の受け付けおよび復帰時のハードウェア処理について説明します。

(1) 例外受け付け時のハードウェア前処理

(a) PSW の退避

(高速割り込みの場合)

PSW → BPSW

(高速割り込み以外の例外の場合)

PSW → スタック領域

(b) PSW の PM、U、I ビットの更新

I : 0 にする

U : 0 にする

PM : 0 にする

(c) PC の退避

(高速割り込みの場合)

PC → BPC

(高速割り込み以外の例外の場合)

PC → スタック領域

(d) PC に例外処理ルーチン分岐先アドレスをセット

各例外に対応したベクタを取得し分岐することにより、例外処理ルーチン処理へ移行します。

(2) RTE 命令、RTFI 命令実行時のハードウェア後処理

(a) PSW の復帰

(高速割り込みの場合)

BPSW → PSW

(高速割り込み以外の例外の場合)

スタック領域 → PSW

(b) PC の復帰

(高速割り込みの場合)

BPC → PC

(高速割り込み以外の例外の場合)

スタック領域 → PC

13.5 ハードウェア前処理

例外要求が受け付けられてから例外処理ルーチンが実行されるまでのハードウェア前処理について説明します。

13.5.1 未定義命令例外

1. プロセッサステータスワード(PSW)の内容をスタック領域(ISP)に退避します。
2. PSWのプロセッサモード設定ビット(PM)、スタックポインタ指定ビット(U)、割り込み許可ビット(I)を“0”にします。
3. プログラムカウンタ(PC)の内容をスタック領域(ISP)に退避します。
4. FFFFFFDCh番地からベクタを取得します。
5. 取得したベクタをPCにセットし、例外処理ルーチンへ分岐します。

13.5.2 特権命令例外

1. プロセッサステータスワード(PSW)の内容をスタック領域(ISP)に退避します。
2. PSWのプロセッサモード設定ビット(PM)、スタックポインタ指定ビット(U)、割り込み許可ビット(I)を“0”にします。
3. プログラムカウンタ(PC)の内容をスタック領域(ISP)に退避します。
4. FFFFFFD0h番地からベクタを取得します。
5. 取得したベクタをPCにセットし、例外処理ルーチンへ分岐します。

13.5.3 リセット

1. 制御を初期化します。
2. FFFFFFFFCh番地からベクタを取得します。
3. 取得したベクタをプログラムカウンタ(PC)にセットします。

13.5.4 ノンマスカブル割り込み

1. プロセッサステータスワード(PSW)の内容をスタック領域(ISP)に退避します。
2. PSWのプロセッサモード設定ビット(PM)、スタックポインタ指定ビット(U)、割り込み許可ビット(I)を“0”にします。
3. RMPA、SCMPU、SMOVB、SMOVF、SMOVU、SSTR、SUNTIL、SWHILE命令を実行中は、実行中の命令のプログラムカウンタ(PC)の内容を、それ以外の状態では次の命令のPCの内容をスタック領域(ISP)に退避します。
4. PSWのプロセッサ割り込み優先レベル(IPL[3:0])を“Fh”にします。
5. FFFFFFFF8h番地からベクタを取得します。
6. 取得したベクタをPCにセットし、例外処理ルーチンへ分岐します。

13.5.5 割り込み

1. プロセッサステータスワード(PSW)の内容をスタック領域(ISP)に退避します。高速割り込みの場合は、バックアップPSW(BPSW)に退避します。
2. PSWのプロセッサモード設定ビット(PM)、スタックポインタ指定ビット(U)、割り込み許可ビット(I)を“0”にします。
3. RMPA、SCMPU、SMOVB、SMOVF、SMOVU、SSTR、SUNTIL、SWHILE命令を実行中は、実行中の命令のプログラムカウンタ(PC)の内容を、それ以外の状態では次の命令のPCの内容をスタック領域(ISP)に退避します。高速割り込みの場合は、バックアップPC(BPC)に退避します。
4. PSWのプロセッサ割り込み優先レベル(IPL[3:0])に、受け付けた割り込みの割り込み優先レベルを設定します。
5. 可変ベクタテーブルから受け付けた割り込み要因のベクタを取得します。高速割り込みの場合は、高速割り込みベクタレジスタ(FINTV)からベクタを取得します。
6. 取得したベクタをPCにセットし、例外処理ルーチンへ分岐します。

13.5.6 無条件トラップ

1. プロセッサステータスワード(PSW)の内容をスタック領域(ISP)に退避します。
2. PSWのプロセッサモード設定ビット(PM)、スタックポインタ指定ビット(U)、割り込み許可ビット(I)を“0”にします。
3. 次の命令のプログラムカウンタ(PC)の内容をスタック領域(ISP)に退避します。
4. INT命令の場合は、可変ベクタテーブルからINT命令番号に対応したベクタを取得します。
BRK命令の場合は、可変ベクタテーブルの先頭番地からベクタを取得します。
5. 取得したベクタをPCにセットし、例外処理ルーチンへ分岐します。

13.6 例外処理ルーチンからの復帰

例外処理ルーチンの最後で表 13.3 に示す命令を実行すると、例外処理シーケンス直前にスタック領域または制御レジスター (BPC, BPSW) に退避されていたプログラムカウンタ (PC) とプロセッサステータスワード (PSW) の内容が復帰されます。

表 13.3 例外処理ルーチンからの復帰命令

例外事象	復帰命令
未定義命令例外	RTE
特権命令例外	RTE
リセット	復帰不可能
ノンマスカブル割り込み	復帰不可能
割り込み	RTFI 高速割り込み以外
無条件トラップ	RTE

13.7 例外事象の優先順位

例外事象の優先順位を表 13.4 に示します。複数の例外が同時に発生した場合は、より優先度の高い事象が先に受け付けられます。

表 13.4 例外事象の優先順位

優先順位		例外事象
高い ↑ 低い	1	リセット
	2	ノンマスカブル割り込み
	3	割り込み
	4	未定義命令例外 特権命令例外
	5	無条件トラップ

14. 割り込みコントローラ (ICUb)

14.1 概要

割り込みコントローラは、周辺モジュール、外部端子からの割り込みを受け付け、CPUへの割り込みおよびDTCへの転送要求を行います。

表 14.1 に割り込みコントローラの仕様を、図 14.1 に割り込みコントローラのブロック図を示します。

表 14.1 割り込みコントローラの仕様

項目		内容
割り込み	周辺機能割り込み	<ul style="list-style-type: none"> 周辺モジュールからの割り込み 割り込み検出：エッジ検出/レベル検出 接続している周辺モジュールの要因ごとの検出方法は固定
	外部端子割り込み	<ul style="list-style-type: none"> IRQ0～IRQ7端子からの割り込み 要因数：8 割り込み検出：Low/立ち下がりエッジ/立ち上がりエッジ/両エッジを要因ごとに設定可能 デジタルフィルタ機能：あり
	ソフトウェア割り込み	<ul style="list-style-type: none"> レジスタ書き込みによる割り込み 要因数：1
	イベントリンク割り込み	ELCイベントより、ELSR8I、ELSR18I割り込みを発生
	割り込み優先順位	レジスタにより優先順位を設定
	高速割り込み機能	CPUの割り込み処理を高速化可能。1要因にのみ設定
	DTC制御	割り込み要因によりDTCの起動が可能(注1)
ノンマスカブル割り込み	NMI端子割り込み	<ul style="list-style-type: none"> NMI端子からの割り込み 割り込み検出：立ち下がりエッジ/立ち上がりエッジ デジタルフィルタ機能：あり
	発振停止検出割り込み	発振停止検出時の割り込み
	IWDTアンダフロー / リフレッシュエラー	ダウンカウンタがアンダフローしたとき、もしくはリフレッシュエラーが発生したときの割り込み
	電圧監視1割り込み	電圧検出回路1(LVD1)の電圧監視割り込み
	電圧監視2割り込み	電圧検出回路2(LVD2)の電圧監視割り込み
低消費電力状態からの復帰		<ul style="list-style-type: none"> スリープモード、ディープスリープモード：ノンマスカブル割り込み、全割り込み要因で復帰 ソフトウェアスタンバイモード：ノンマスカブル割り込み、IRQ0～IRQ7割り込み、RTCアラーム/周期割り込みで復帰

注1. DTCの起動要因については、「表 14.3 割り込みのベクタテーブル」を参照してください。




図 14.1 割り込みコントローラのブロック図

表 14.2 に割り込みコントローラで使用する入出力端子を示します。

表 14.2 割り込みコントローラの入出力端子

端子名	入出力	機能
NMI	入力	ノンマスカブル割り込み要求端子
IRQ0～IRQ7	入力	外部割り込み要求端子

14.2 レジスタの説明

14.2.1 割り込み要求レジスタ n (IRn) (n = 割り込みベクタ番号)

アドレス 0008 7010h~0008 70FFh

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	—	—	—	IR
	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	IR	割り込みステータスフラグ	0: 割り込み要求なし 1: 割り込み要求あり	R/(W) (注1)
b7-b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注1. エッジ検出要因の場合、“0”のみ書けます。“1”を書かないでください。
レベル検出要因の場合、書き込みできません。

IRn レジスタは割り込み要因ごとに存在し、n は割り込みベクタ番号に対応しています。

割り込み要因と割り込みベクタ番号の対応は、「表 14.3 割り込みのベクターテーブル」を参照してください。

IR フラグ(割り込みステータスフラグ)

割り込み要求のステータスフラグです。割り込み要求が発生すると“1”になります。割り込み要求を検出するためには、周辺モジュールの割り込みイネーブルビットで割り込み要求の出力を許可する必要があります。

割り込み要求の検出方法は、エッジ検出とレベル検出があります。周辺モジュールからの割り込みは、要因ごとにエッジ検出 / レベル検出が決まっています。IRQi 端子 ($i=0 \sim 7$) からの割り込みは、

IRQCRI.IRQMD[1:0] ビットの設定によって、エッジ検出とレベル検出が切り替わります。各要因の検出方法については、「表 14.3 割り込みのベクターテーブル」を参照してください。

(1) エッジ検出の場合

[“1”になる条件]

- 周辺モジュール、IRQi 端子の割り込み要求が発生すると“1”になります。周辺モジュールごとの割り込み要求発生については、各周辺モジュールの章を参照してください。

[“0”になる条件]

- 割り込み要求先が割り込み要求を受け付けると“0”になります。
- IR フラグに“0”を書くと“0”になります。ただし、割り込み要求先を DTC に設定している場合、IR フラグへの“0”書き込みは禁止です。

(2) レベル検出の場合

[“1”になる条件]

- 周辺モジュール、IRQi 端子の割り込み要求が発生している間は“1”になります。周辺モジュールごとの割り込み要求発生については、各周辺モジュールの章を参照してください。

[“0”になる条件]

- 割り込み要求の出力元をクリアすると“0”になります。(割り込み要求先が割り込み要求を受け付けても“0”なりません。)周辺モジュールごとの割り込み要求クリアについては、各周辺モジュールの章を参照してください。

IRQi 端子をレベル検出で使用する場合に、割り込みを取り下げるには IRQi 端子を High にしてください。
レベル検出時は、IR フラグへの“0”、“1”ともに書き込みは禁止です。

14.2.2 割り込み要求許可レジスタ m (IERm) (m = 02h ~ 1Fh)

アドレス 0008 7202h~0008 721Fh

b7	b6	b5	b4	b3	b2	b1	b0
IEN7	IEN6	IEN5	IEN4	IEN3	IEN2	IEN1	IEN0
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	IEN0	割り込み要求許可ビット0	0 : 割り込み要求禁止 1 : 割り込み要求許可	R/W
b1	IEN1	割り込み要求許可ビット1		R/W
b2	IEN2	割り込み要求許可ビット2		R/W
b3	IEN3	割り込み要求許可ビット3		R/W
b4	IEN4	割り込み要求許可ビット4		R/W
b5	IEN5	割り込み要求許可ビット5		R/W
b6	IEN6	割り込み要求許可ビット6		R/W
b7	IEN7	割り込み要求許可ビット7		R/W

注. 予約となっているベクタ番号に対応するビットへの書き込みは“0”としてください。読むと“0”が読み出されます。

IENj ビット (割り込み要求許可ビット) (j = 0 ~ 7)

IENj ビットが“1”的とき、割り込み要求先に割り込み要求を出力します。

IENj ビットが“0”的とき、割り込み要求先に割り込み要求を出力しません。

IRn.IR フラグ (n=割り込みベクタ番号) は、IENj ビットの影響を受けません。IENj ビットが“0”であっても、「14.2.1 割り込み要求レジスタ n (IRn) (n=割り込みベクタ番号)」に示す条件で IR フラグは変化します。

IERm.IENj ビットは、割り込み要因(ベクタ番号)ごとに存在します。

割り込み要因と IERm.IENj ビットの対応は、「表 14.3 割り込みのベクタテーブル」を参照してください。

割り込み要求先の選択における IERm.IENj ビットの設定手順は、「14.4.3 割り込み要求先の選択」を参照してください。

14.2.3 割り込み要因プライオリティレジスタ n (IPRn) (n = 割り込みベクタ番号)

アドレス 0008 7300h～0008 73FFh

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	IPR[3:0]			
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b3-b0	IPR[3:0]	割り込み優先レベル設定ビット	b3 b0 0 0 0 0 : レベル0(割り込み禁止)(注1) 0 0 0 1 : レベル1 0 0 1 0 : レベル2 0 0 1 1 : レベル3 0 1 0 0 : レベル4 0 1 0 1 : レベル5 0 1 1 0 : レベル6 0 1 1 1 : レベル7 1 0 0 0 : レベル8 1 0 0 1 : レベル9 1 0 1 0 : レベル10 1 0 1 1 : レベル11 1 1 0 0 : レベル12 1 1 0 1 : レベル13 1 1 1 0 : レベル14 1 1 1 1 : レベル15(最高)	R/W
b7-b4	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注1. 高速割り込みに設定している場合は、レベル0であっても割り込みの発行が可能です。

割り込み要因と IPRn レジスタの対応は、「表 14.3 割り込みのベクターテーブル」を参照してください。

IPR[3:0] ビット (割り込み優先レベル設定ビット)

対応する割り込み要因の優先レベルを選択するビットです。

IPR[3:0] ビットで選択した優先レベルは、CPU への割り込み要求の優先順位判定にのみ参照され、DTC への転送要求には影響を与えません。

CPU は、PSW.IPL[3:0] ビットが示すレベルより高いレベルの割り込み要求のみを受け付け、割り込み処理を行います。

複数の割り込み要求が同時に発生した場合、IPR[3:0] ビットの設定値で優先順位比較を行います。同一レベルの割り込み要求が同時に発生した場合には、ベクタ番号の小さい割り込み要因が優先となります。

書き込みは、割り込み要求を禁止 (IERm.IENj ビット = 0 (m = 02h ~ 1Fh, j = 0 ~ 7)) した状態で行ってください。

14.2.4 高速割り込み設定レジスタ (FIR)

アドレス 0008 72F0h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0								
FIEN	—	—	—	—	—	—	—	—	FVCT[7:0]														
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0								

ビット	シンボル	ピット名	機能	R/W
b7-b0	FVCT[7:0]	高速割り込みベクタ設定ビット	高速割り込みにするベクタ番号を指定します	R/W
b14-b8	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b15	FIEN	高速割り込み許可ビット	0 : 高速割り込みを禁止 1 : 高速割り込みを許可	R/W

FIR レジスタの設定による高速化の機能は、CPU への割り込みにのみ有効です。DTC への転送要求には影響を与えません。

書き込みは、割り込み要求を禁止 (IERm.IENj ビット = 0 (m = 02h ~ 1Fh, j = 0 ~ 7)) した状態で行ってください。

FVCT[7:0] ビット (高速割り込みベクタ設定ビット)

高速割り込み機能を使用する割り込みのベクタ番号を指定するビットです。

FIEN ビット (高速割り込み許可ビット)

高速割り込みを許可するビットです。

FIEN ビットを“1”にすると、FVCT[7:0] ビットに設定したベクタ番号の割り込みが高速割り込みになります。

FIEN ビットが“1”的とき、割り込み要求先が CPU で、かつ FVCT[7:0] ビットで指定したベクタ番号の割り込み要求が発生すると、IPRn レジスタ (n = 割り込みベクタ番号) の設定に関係なく、高速割り込みとして CPU に要求を出力します。ただし、高速割り込みをソフトウェアスタンバイモードからの復帰に使用する場合については「14.6.2 ソフトウェアスタンバイモードからの復帰」を参照してください。

IERm.IENj ビットで割り込み要求が禁止されている割り込み要因は、CPU に割り込み要求が出力されません。

設定できるベクタ番号は、「表 14.3 割り込みのベクタテーブル」を参照してください。

FVCT[7:0] ビットには、予約のベクタ番号を指定しないでください。

高速割り込みの詳細は、「13. 例外処理」および「14.4.6 高速割り込み」を参照してください。

14.2.5 ソフトウェア割り込み起動レジスタ (SWINTR)

アドレス 0008 72E0h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	SWINT

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	SWINT	ソフトウェア割り込み起動ビット	読むと“0”が読み出されます。“1”書き込みでソフトウェア割り込み要求を発行します。“0”書き込みは無効です	R/(W) (注1)
b7-b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注1. “1”のみ書けます。

SWINT ビット (ソフトウェア割り込み起動ビット)

SWINT ビットに“1”を書くと、割り込み要求レジスタ 027 (IR027) が“1”になります。

DTC 転送要求許可レジスタ 027 (DTCER027) を“0”にして、SWINT ビットに“1”を書くと CPU への割り込みが発生します。

DTC 転送要求許可レジスタ 027 (DTCER027) を“1”にして、SWINT ビットに“1”を書くと DTC 転送要求を発行します。

14.2.6 DTC 転送要求許可レジスタ n (DTCEFn) (n = 割り込みベクタ番号)

アドレス 0008 711Bh～0008 71FFh

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	DTCE

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	DTCE	DTC転送要求許可ビット	0 : CPUへの割り込み要因に設定する 1 : DTCの起動要因に設定する	R/W
b7-b1	—	予約ビット	読むと“0”が読みます。書く場合、“0”してください	R/W

割り込み要因との対応は「表 14.3 割り込みのベクタテーブル」を参照してください。

DTCE ビット (DTC 転送要求許可ビット)

DTCE ビットを“1”にすると、対応する割り込み要因が DTC 起動要因として選択されます。

[“1”になる条件]

- DTCE ビットに“1”を書いたとき

[“0”になる条件]

- 指定した回数のデータ転送が終了したとき(チェーン転送の場合は、最後のチェーン転送の指定した回数のデータ転送が終了したとき)
- DTCE ビットに“0”を書いたとき

14.2.7 IRQ コントロールレジスタ i (IRQCR*i*) (*i* = 0 ~ 7)

アドレス 0008 7500h~0008 7507h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	IRQMD[1:0]	—	—	—

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b3-b2	IRQMD[1:0]	IRQ検出設定ビット	b3 b2 0 0 : Low 0 1 : 立ち下がりエッジ 1 0 : 立ち上がりエッジ 1 1 : 両エッジ	R/W
b7-b4	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

該当する割り込み要求許可ビットが割り込み要求禁止 (IERm.IENj ビット ($m = 02h \sim 1Fh, j = 0 \sim 7$) が “0”) の状態でこのレジスタの設定変更を行ってください。レジスタ変更後は IR フラグをクリアし、その後割り込み要求許可ビットを許可に設定してください。ただし、Low に変更する場合は、IR フラグをクリアする必要はありません。

IRQMD[1:0] ビット (IRQ 検出設定ビット)

IRQ*i* 端子の割り込み検出方法を設定します。

外部端子割り込みの検出設定手順は、「14.4.8 外部端子割り込み」を参照してください。

14.2.8 IRQ 端子デジタルフィルタ許可レジスタ 0 (IRQFLTE0)

アドレス 0008 7510h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	FLTEN 7	FLTEN 6	FLTEN 5	FLTEN 4	FLTEN 3	FLTEN 2	FLTEN 1	FLTEN 0
0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	FLTEN0	IRQ0デジタルフィルタ許可ビット	0 : デジタルフィルタ無効 1 : デジタルフィルタ有効	R/W
b1	FLTEN1	IRQ1デジタルフィルタ許可ビット		R/W
b2	FLTEN2	IRQ2デジタルフィルタ許可ビット		R/W
b3	FLTEN3	IRQ3デジタルフィルタ許可ビット		R/W
b4	FLTEN4	IRQ4デジタルフィルタ許可ビット		R/W
b5	FLTEN5	IRQ5デジタルフィルタ許可ビット		R/W
b6	FLTEN6	IRQ6デジタルフィルタ許可ビット		R/W
b7	FLTEN7	IRQ7デジタルフィルタ許可ビット		R/W

FLTEN*i* ビット (IRQ*i* デジタルフィルタ許可ビット) (*i* = 0 ~ 7)

IRQ*i* 端子のデジタルフィルタの使用を許可するビットです。

FLTEN*i* ビットが “1” のとき、デジタルフィルタが有効になります。FLTEN*i* ビットが “0” のとき、デジタルフィルタ機能は無効です。

IRQFLTC0.FCLKSEL*i*[1:0] ビットで設定したサンプリングクロックごとにIRQ*i* 端子のレベルをサンプリングし、レベルが 3 回一致したときにデジタルフィルタからの出力レベルを変更します。

デジタルフィルタの詳細は、「14.4.7 デジタルフィルタ」を参照してください。

14.2.9 IRQ 端子デジタルフィルタ設定レジスタ 0 (IRQFLTC0)

アドレス 0008 7514h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
FCLKSEL7[1:0]	FCLKSEL6[1:0]	FCLKSEL5[1:0]	FCLKSEL4[1:0]	FCLKSEL3[1:0]	FCLKSEL2[1:0]	FCLKSEL1[1:0]	FCLKSEL0[1:0]								

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b1-b0	FCLKSEL0[1:0]	IRQ0デジタルフィルタサンプリングクロック設定ビット	0 0 : PCLK 0 1 : PCLK/8 1 0 : PCLK/32 1 1 : PCLK/64	R/W
b3-b2	FCLKSEL1[1:0]	IRQ1デジタルフィルタサンプリングクロック設定ビット		R/W
b5-b4	FCLKSEL2[1:0]	IRQ2デジタルフィルタサンプリングクロック設定ビット		R/W
b7-b6	FCLKSEL3[1:0]	IRQ3デジタルフィルタサンプリングクロック設定ビット		R/W
b9-b8	FCLKSEL4[1:0]	IRQ4デジタルフィルタサンプリングクロック設定ビット		R/W
b11-b10	FCLKSEL5[1:0]	IRQ5デジタルフィルタサンプリングクロック設定ビット		R/W
b13-b12	FCLKSEL6[1:0]	IRQ6デジタルフィルタサンプリングクロック設定ビット		R/W
b15-b14	FCLKSEL7[1:0]	IRQ7デジタルフィルタサンプリングクロック設定ビット		R/W

FCLKSELi[1:0] ビット (IRQ*i* デジタルフィルタサンプリングクロック設定ビット) (*i* = 0 ~ 7)

IRQ*i* 端子のデジタルフィルタのサンプリングクロックを選択するビットです。

サンプリングクロックは、PCLK(毎クロック)、PCLK/8(8クロックに1回)、PCLK/32(32クロックに1回)、PCLK/64(64クロックに1回)より選択します。

デジタルフィルタの詳細は、「14.4.7 デジタルフィルタ」を参照してください。

14.2.10 ノンマスカブル割り込みステータスレジスタ (NMISR)

アドレス 0008 7580h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	LVD2S T	LVD1S T	IWDTS T	—	OSTST	NMIST
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	NMIST	NMIステータスフラグ	0 : NMI端子割り込み要求なし 1 : NMI端子割り込み要求あり	R
b1	OSTST	発振停止検出割り込みステータス フラグ	0 : 発振停止検出割り込み要求なし 1 : 発振停止検出割り込み要求あり	R
b2	—	予約ビット	読むと“0”が読めます。書き込みは無効になります	R
b3	IWDTS	IWDTアンダフロー/リフレッシュ エラーステータスフラグ	0 : IWDTアンダフロー/リフレッシュエラー割り込み要求なし 1 : IWDTアンダフロー/リフレッシュエラー割り込み要求あり	R
b4	LVD1ST	電圧監視1割り込みステータスフ ラグ	0 : 電圧監視1割り込み要求なし 1 : 電圧監視1割り込み要求あり	R
b5	LVD2ST	電圧監視2割り込みステータスフ ラグ	0 : 電圧監視2割り込み要求なし 1 : 電圧監視2割り込み要求あり	R
b7-b6	—	予約ビット	読むと“0”が読めます。書き込みは無効になります	R

NMISR レジスタは、ノンマスカブル割り込み要因のステータスをモニタするレジスタです。NMISR レジスタへの書き込みは無視されます。

ノンマスカブル割り込み許可レジスタ (NMIER) の設定はこれらステータスフラグには影響しません。

ノンマスカブル割り込みハンドラが終了する前に NMISR レジスタを読み出し、他のノンマスカブル割り込みの発生状況を確認してください。NMISR レジスタの全ビットが “0” であることを確認してから、ハンドラを終了してください。

NMIST フラグ (NMI ステータスフラグ)

NMI 端子割り込み要求を示します。

NMIST フラグは読み出しのみ可能で、クリアは NMICLR.NMICLR ビットによって行います。

[“1”になる条件]

- NMI 端子に NMICR.NMIMD ビットに設定したエッジが入力されたとき

[“0”になる条件]

- NMICLR.NMICLR ビットに “1” を書いたとき

OSTST フラグ (発振停止検出割り込みステータスフラグ)

発振停止検出割り込み要求を示します。

OSTST フラグは読み出しのみ可能で、クリアは NMICLR.OSTCLR ビットによって行います。

[“1”になる条件]

- 発振停止検出割り込みが発生したとき

[“0”になる条件]

- NMICLR.OSTCLR ビットに “1” を書いたとき

IWDTST フラグ (IWDT アンダフロー / リフレッシュエラーステータスフラグ)

IWDT アンダフロー / リフレッシュエラー割り込み要求を示します。

IWDTST フラグは読み出しのみ可能で、クリアは NMICLR.IWDTCLR ビットによって行います。

[“1”になる条件]

- 発生元が割り込み発生許可で、IWDT アンダフロー / リフレッシュエラー割り込みが発生したとき

[“0”になる条件]

- NMICLR.IWDTCLR ビットに “1” を書いたとき

LVD1ST フラグ (電圧監視 1 割り込みステータスフラグ)

電圧監視 1 割り込み要求を示します。

LVD1ST フラグは読み出しのみ可能で、クリアは NMICLR.LVD1CLR ビットによって行います。

[“1”になる条件]

- 発生元が割り込み発生許可で、電圧監視 1 割り込みが発生したとき

[“0”になる条件]

- NMICLR.LVD1CLR ビットに “1” を書いたとき

LVD2ST フラグ (電圧監視 2 割り込みステータスフラグ)

電圧監視 2 割り込み要求を示します。

LVD2ST フラグは読み出しのみ可能で、クリアは NMICLR.LVD2CLR ビットによって行います。

[“1”になる条件]

- 発生元が割り込み発生許可で、電圧監視 2 割り込みが発生したとき

[“0”になる条件]

- NMICLR.LVD2CLR ビットに “1” を書いたとき

14.2.11 ノンマスカブル割り込み許可レジスタ (NMIER)

アドレス 0008 7581h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	LVD2EN	LVD1EN	IWDTE	—	OSTEN	NMIEN
リセット後の値 0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	NMIEN	NMI端子割り込み許可ビット	0 : NMI端子割り込み禁止 1 : NMI端子割り込み許可	R/(W) (注1)
b1	OSTEN	発振停止検出割り込み許可ビット	0 : 発振停止検出割り込み禁止 1 : 発振停止検出割り込み許可	R/(W) (注1)
b2	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b3	IWDTEN	IWDTアンダフロー/リフレッシュエラー許可ビット	0 : IWDTアンダフロー/リフレッシュエラー割り込み禁止 1 : IWDTアンダフロー/リフレッシュエラー割り込み許可	R/(W) (注1)
b4	LVD1EN	電圧監視1割り込み許可ビット	0 : 電圧監視1割り込み禁止 1 : 電圧監視1割り込み許可	R/(W) (注1)
b5	LVD2EN	電圧監視2割り込み許可ビット	0 : 電圧監視2割り込み禁止 1 : 電圧監視2割り込み許可	R/(W) (注1)
b7-b6	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注1. 1回だけ“1”を書くことができます。以後の書き込みは無効です。

NMIEN ビット (NMI 端子割り込み許可ビット)

NMI 端子割り込みの使用を許可するビットです。

1回だけ“1”を書くことができます。以後の書き込みは無効です。

“0”を書くことはできません。

OSTEN ビット (発振停止検出割り込み許可ビット)

発振停止検出割り込みの使用を許可するビットです。

1回だけ“1”を書くことができます。以後の書き込みは無効です。

“0”を書くことはできません。

IWDTEN ビット (IWDT アンダフロー/リフレッシュエラー許可ビット)

IWDT アンダフロー/リフレッシュエラー割り込みの使用を許可するビットです。

1回だけ“1”を書くことができます。以後の書き込みは無効です。

“0”を書くことはできません。

LVD1EN ビット (電圧監視1割り込み許可ビット)

電圧監視1割り込みの使用を許可するビットです。

1回だけ“1”を書くことができます。以後の書き込みは無効です。

“0”を書くことはできません。

LVD2EN ビット (電圧監視2割り込み許可ビット)

電圧監視2割り込みの使用を許可するビットです。

1回だけ“1”を書くことができます。以後の書き込みは無効です。

“0”を書くことはできません。

14.2.12 ノンマスカブル割り込みステータスクリアレジスタ (NMICLR)

アドレス 0008 7582h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	LVD2C LR	LVD1C LR	IWDTCL LR	—	OSTCLR R	NMICL R

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	NMICLR	NMIクリアビット	読むと“0”が読み出されます。“1”書き込みで、NMISR.NMISTフラグをクリアします。“0”書き込みは無効です	R/(W) (注1)
b1	OSTCLR	OSTクリアビット	読むと“0”が読み出されます。“1”書き込みで、NMISR.OSTSTフラグをクリアします。“0”書き込みは無効です	R/(W) (注1)
b2	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b3	IWDTCLR	IWDTクリアビット	読むと“0”が読み出されます。“1”書き込みで、NMISR.IWDTSTフラグをクリアします。“0”書き込みは無効です	R/(W) (注1)
b4	LVD1CLR	LVD1クリアビット	読むと“0”が読み出されます。“1”書き込みで、NMISR.LVD1STフラグをクリアします。“0”書き込みは無効です	R/(W) (注1)
b5	LVD2CLR	LVD2クリアビット	読むと“0”が読み出されます。“1”書き込みで、NMISR.LVD2STフラグをクリアします。“0”書き込みは無効です	R/(W) (注1)
b7-b6	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注1. “1”のみ書けます。

NMICLR ビット (NMI クリアビット)

“1”を書くと、NMISR.NMIST フラグは“0”になります。読むと“0”が読めます。

OSTCLR ビット (OST クリアビット)

“1”を書くと、NMISR.OSTST フラグは“0”になります。読むと“0”が読めます。

IWDTCLR ビット (IWDT クリアビット)

“1”を書くと、NMISR.IWDTST フラグは“0”になります。読むと“0”が読めます。

LVD1CLR ビット (LVD1 クリアビット)

“1”を書くと、NMISR.LVD1ST フラグは“0”になります。読むと“0”が読めます。

LVD2CLR ビット (LVD2 クリアビット)

“1”を書くと、NMISR.LVD2ST フラグは“0”になります。読むと“0”が読めます。

14.2.13 NMI 端子割り込みコントロールレジスタ (NMICR)

アドレス 0008 7583h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	NMIMD	—	—	—

ビット	シンボル	ビット名	機能	R/W
b2-b0	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b3	NMIMD	NMI検出設定ビット	0：立ち下がりエッジ 1：立ち上がりエッジ	R/W
b7-b4	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

NMICR レジスタによる設定変更は、NMI 端子割り込みの使用を許可 (NMIER.NMIEN ビットを “1” にする) する前にやってください。

NMIMD ビット (NMI 検出設定ビット)

NMI 端子割り込みの検出方法を設定します。

14.2.14 NMI 端子デジタルフィルタ許可レジスタ (NMIFLTE)

アドレス 0008 7590h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	—	—	—	NFLTE N

ビット	シンボル	ビット名	機能	R/W
b0	NFLTEN	NMI デジタルフィルタ許可ビット	0：デジタルフィルタ無効 1：デジタルフィルタ有効	R/W
b7-b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

NFLTEN ビット (NMI デジタルフィルタ許可ビット)

NMI 端子割り込みのデジタルフィルタの使用を許可するビットです。


NFLTEN ビットが “1” のとき、デジタルフィルタが有効になります。NFLTEN ビットが “0” のとき、デジタルフィルタ機能は無効です。

NMIFLTC.NFCLKSEL[1:0] ビットで設定したサンプリングクロックごとに NMI 端子のレベルをサンプリングし、レベルが 3 回一致したときにデジタルフィルタからの出力レベルを変更します。

デジタルフィルタの詳細は、「14.4.7 デジタルフィルタ」を参照してください。

14.2.15 NMI 端子デジタルフィルタ設定レジスタ (NMIFLTC)

アドレス 0008 7594h



ビット	シンボル	ビット名	機能	R/W
b1-b0	NFCLKSEL[1:0]	NMIデジタルフィルタサンプリングクロック設定ビット	b1 b0 0 0 : PCLK 0 1 : PCLK/8 1 0 : PCLK/32 1 1 : PCLK/64	R/W
b7-b2	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください。	R/W

NFCLKSEL[1:0] ビット (NMI デジタルフィルタサンプリングクロック設定ビット)

NMI 端子割り込みのデジタルフィルタのサンプリングクロックを選択するビットです。

サンプリングクロックは、PCLK(毎クロック)、PCLK/8(8 クロックに 1 回)、PCLK/32(32 クロックに 1 回)、PCLK/64(64 クロックに 1 回)より選択します。

デジタルフィルタの詳細は、「14.4.7 デジタルフィルタ」を参照してください。

14.3 ベクタテーブル

割り込みコントローラで検出する例外事象には、割り込みとノンマスカブル割り込みがあります。CPUが割り込み、またはノンマスカブル割り込みを受け付けた場合は、ベクタテーブルから4バイトのベクタアドレスを取得します。

14.3.1 割り込みのベクタテーブル

割り込みのベクタテーブルは、CPUの割り込みテーブルレジスタ(INTB)に設定した番地から、1024バイト(4バイト×256要因分)の領域に連続に配置されます。INTBレジスタは割り込みを許可する前に設定してください。INTBレジスタに4の倍数を設定してください。

なお、INT命令、およびBRK命令を実行すると無条件トラップが発生します。無条件トラップのベクタは、表14.3の割り込みのベクタテーブルと同じ領域を利用します。BRK命令はベクタ番号0のみ、INT命令は指定した番号(0～255)のベクタとなります。

表14.3に割り込みのベクタテーブルを示します。表14.3の各項目の内容は以下のとおりです。

項目	内容
割り込み要求発生元	割り込み要求発生元の名称を示します
名称	割り込み名称を示します
ベクタ番号	ベクタ番号を示します
ベクタアドレスオフセット	ベクタベースアドレスオフセット値を示します
割り込みの検出方法	割り込みの検出方法を“エッジ”、“レベル”で示します
CPU割り込み	CPU割り込み要因を“○”で示します
DTC起動	DTC起動要因を“○”で示します
sstb復帰	ソフトウェアスタンバイモードからの復帰要因を“○”で示します
IER	ベクタ番号に対応するIERレジスタ、ビット名を示します
IPR	割り込み要因に対応するIPRレジスタを示します
DTCER	DTC起動要因に対応するDTCERレジスタを示します

表14.3 割り込みのベクタテーブル(1/6)

割り込み要求 発生元	名称	ベクタ 番号 (注1)	ベクタ アドレス オフセット	割り込みの 検出方法	CPU割り込み	DTC起動	ssb復帰	IER	IPR	DTCER
—	無条件トラップ専用	0	0000h	—	×	×	×	—	—	—
—	無条件トラップ専用	1	0004h	—	×	×	×	—	—	—
—	無条件トラップ専用	2	0008h	—	×	×	×	—	—	—
—	無条件トラップ専用	3	000Ch	—	×	×	×	—	—	—
—	無条件トラップ専用	4	0010h	—	×	×	×	—	—	—
—	無条件トラップ専用	5	0014h	—	×	×	×	—	—	—
—	無条件トラップ専用	6	0018h	—	×	×	×	—	—	—
—	無条件トラップ専用	7	001Ch	—	×	×	×	—	—	—
—	無条件トラップ専用	8	0020h	—	×	×	×	—	—	—
—	無条件トラップ専用	9	0024h	—	×	×	×	—	—	—
—	無条件トラップ専用	10	0028h	—	×	×	×	—	—	—
—	無条件トラップ専用	11	002Ch	—	×	×	×	—	—	—
—	無条件トラップ専用	12	0030h	—	×	×	×	—	—	—
—	無条件トラップ専用	13	0034h	—	×	×	×	—	—	—
—	無条件トラップ専用	14	0038h	—	×	×	×	—	—	—
—	無条件トラップ専用	15	003Ch	—	×	×	×	—	—	—
BSC	BUSERR	16	0040h	レベル	○	×	×	IER02.IEN0	IPR000	—
—	予約	17	0044h	—	×	×	×	—	—	—
—	予約	18	0048h	—	×	×	×	—	—	—
—	予約	19	004Ch	—	×	×	×	—	—	—
—	予約	20	0050h	—	×	×	×	—	—	—
—	予約	21	0054h	—	×	×	×	—	—	—
—	予約	22	0058h	—	×	×	×	—	—	—
FCU	FRDY1	23	005Ch	エッジ	○	×	×	IER02.IEN7	IPR002	—
—	予約	24	0060h	—	×	×	×	—	—	—
—	予約	25	0064h	—	×	×	×	—	—	—
—	予約	26	0068h	—	×	×	×	—	—	—
ICU	SWINT	27	006Ch	エッジ	○	○	×	IER03.IEN3	IPR003	DTCE027
CMT0	CMI0	28	0070h	エッジ	○	○	×	IER03.IEN4	IPR004	DTCE028
CMT1	CMI1	29	0074h	エッジ	○	○	×	IER03.IEN5	IPR005	DTCE029
—	予約	30	0078h	—	×	×	×	—	—	—
—	予約	31	007Ch	—	×	×	×	—	—	—
CAC	FERRF	32	0080h	レベル	○	×	×	IER04.IEN0	IPR032	—
	MENDF	33	0084h	レベル	○	×	×	IER04.IEN1	IPR033	—
	OVFF	34	0088h	レベル	○	×	×	IER04.IEN2	IPR034	—
—	予約	35	008Ch	—	×	×	×	—	—	—
—	予約	36	0090h	—	×	×	×	—	—	—
—	予約	37	0094h	—	×	×	×	—	—	—
—	予約	38	0098h	—	×	×	×	—	—	—
—	予約	39	009Ch	—	×	×	×	—	—	—
—	予約	40	00A0h	—	×	×	×	—	—	—
—	予約	41	00A4h	—	×	×	×	—	—	—
—	予約	42	00A8h	—	×	×	×	—	—	—
—	予約	43	00ACh	—	×	×	×	—	—	—
RSPI0	SPEI0	44	00B0h	レベル	○	×	×	IER05.IEN4	IPR044	—
	SPRI0	45	00B4h	エッジ	○	○	×	IER05.IEN5		DTCE045
	SPTI0	46	00B8h	エッジ	○	○	×	IER05.IEN6		DTCE046
	SPII0	47	00BCh	レベル	○	×	×	IER05.IEN7		—
—	予約	48	00C0h	—	×	×	×	—	—	—
—	予約	49	00C4h	—	×	×	×	—	—	—

表14.3 割り込みのベクタテーブル(2/6)

割り込み要求 発生元	名称	ベクタ 番号 (注1)	ベクタ アドレス オフセット	割り込みの 検出方法	CPU割り込み	DTC起動	ssb復帰	IER	IPR	DTCSR
—	予約	50	00C8h	—	×	×	×	—	—	—
—	予約	51	00CCh	—	×	×	×	—	—	—
—	予約	52	00D0h	—	×	×	×	—	—	—
—	予約	53	00D4h	—	×	×	×	—	—	—
—	予約	54	00D8h	—	×	×	×	—	—	—
—	予約	55	00DCh	—	×	×	×	—	—	—
—	予約	56	00E0h	—	×	×	×	—	—	—
DOC	DOPCF	57	00E4h	レベル	○	×	×	IER07.IEN1	IPR057	—
CMPB	CMPB0	58	00E8h	エッジ	○	○	×	IER07.IEN2	IPR058	DTCSR058
	CMPB1	59	00ECh	エッジ	○	○	×	IER07.IEN3	IPR059	DTCSR059
CTSU	CTSUWR	60	00F0h	エッジ	○	○	×	IER07.IEN4	IPR060	DTCSR060
	CTSURD	61	00F4h	エッジ	○	○	×	IER07.IEN5		DTCSR061
	CTSUFN	62	00F8h	エッジ	○	×	×	IER07.IEN6		—
RTC	CUP	63	00FCh	エッジ	○	×	×	IER07.IEN7	IPR063	—
ICU	IRQ0	64	0100h	エッジ/レベル	○	○	○	IER08.IEN0	IPR064	DTCSR064
	IRQ1	65	0104h	エッジ/レベル	○	○	○	IER08.IEN1	IPR065	DTCSR065
	IRQ2	66	0108h	エッジ/レベル	○	○	○	IER08.IEN2	IPR066	DTCSR066
	IRQ3	67	010Ch	エッジ/レベル	○	○	○	IER08.IEN3	IPR067	DTCSR067
	IRQ4	68	0110h	エッジ/レベル	○	○	○	IER08.IEN4	IPR068	DTCSR068
	IRQ5	69	0114h	エッジ/レベル	○	○	○	IER08.IEN5	IPR069	DTCSR069
	IRQ6	70	0118h	エッジ/レベル	○	○	○	IER08.IEN6	IPR070	DTCSR070
	IRQ7	71	011Ch	エッジ/レベル	○	○	○	IER08.IEN7	IPR071	DTCSR071
—	予約	72	0120h	—	×	×	×	—	—	—
—	予約	73	0124h	—	×	×	×	—	—	—
—	予約	74	0128h	—	×	×	×	—	—	—
—	予約	75	012Ch	—	×	×	×	—	—	—
—	予約	76	0130h	—	×	×	×	—	—	—
—	予約	77	0134h	—	×	×	×	—	—	—
—	予約	78	0138h	—	×	×	×	—	—	—
—	予約	79	013Ch	—	×	×	×	—	—	—
ELC	ELSR8I	80	0140h	エッジ	○	×	○	IER0A.IEN0	IPR080	—
—	予約	81	0144h	—	×	×	×	—	—	—
—	予約	82	0148h	—	×	×	×	—	—	—
—	予約	83	014Ch	—	×	×	×	—	—	—
—	予約	84	0150h	—	×	×	×	—	—	—
—	予約	85	0154h	—	×	×	×	—	—	—
—	予約	86	0158h	—	×	×	×	—	—	—
—	予約	87	015Ch	—	×	×	×	—	—	—
LVD/CMPA	LVD1	88	0160h	エッジ	○	×	○	IER0B.IEN0	IPR088	—
	LVD2/CMPA2	89	0164h	エッジ	○	×	○	IER0B.IEN1	IPR089	—
—	予約	90	0168h	—	×	×	×	—	—	—
—	予約	91	016Ch	—	×	×	×	—	—	—
RTC	ALM	92	0170h	エッジ	○	×	○	IER0B.IEN4	IPR092	—
	PRD	93	0174h	エッジ	○	×	○	IER0B.IEN5	IPR093	—
REMC0	REMC10	94	0178h	エッジ	○	×	○	IER0B.IEN6	IPR094	—
REMC1	REMC11	95	017Ch	エッジ	○	×	○	IER0B.IEN7	IPR095	—
—	予約	96	0180h	—	×	×	×	—	—	—
—	予約	97	0184h	—	×	×	×	—	—	—
—	予約	98	0188h	—	×	×	×	—	—	—
—	予約	99	018Ch	—	×	×	×	—	—	—

表14.3 割り込みのベクタテーブル(3/6)

割り込み要求 発生元	名称	ベクタ 番号 (注1)	ベクタ アドレス オフセット	割り込みの 検出方法	CPU割り込み	DTC起動	ssb復帰	IER	IPR	DTCSR
—	予約	100	0190h	—	×	×	×	—	—	—
—	予約	101	0194h	—	×	×	×	—	—	—
S12AD	S12ADIO	102	0198h	エッジ	○	○	×	IER0C.IEN6	IPR102	DTCSR102
	GBADI	103	019Ch	エッジ	○	○	×	IER0C.IEN7	IPR103	DTCSR103
—	予約	104	01A0h	—	×	×	×	—	—	—
—	予約	105	01A4h	—	×	×	×	—	—	—
ELC	ELSR18I	106	01A8h	エッジ	○	○	×	IER0D.IEN2	IPR106	DTCSR106
—	予約	107	01ACh	—	×	×	×	—	—	—
—	予約	108	01B0h	—	×	×	×	—	—	—
—	予約	109	01B4h	—	×	×	×	—	—	—
—	予約	110	01B8h	—	×	×	×	—	—	—
—	予約	111	01BCh	—	×	×	×	—	—	—
—	予約	112	01C0h	—	×	×	×	—	—	—
—	予約	113	01C4h	—	×	×	×	—	—	—
MTU0	TGIA0	114	01C8h	エッジ	○	○	×	IER0E.IEN2	IPR114	DTCSR114
	TGIB0	115	01CCh	エッジ	○	○	×	IER0E.IEN3		DTCSR115
	TGIC0	116	01D0h	エッジ	○	○	×	IER0E.IEN4		DTCSR116
	TGID0	117	01D4h	エッジ	○	○	×	IER0E.IEN5		DTCSR117
	TCIV0	118	01D8h	エッジ	○	×	×	IER0E.IEN6	IPR118	—
	TGIE0	119	01DCh	エッジ	○	×	×	IER0E.IEN7		—
	TGIF0	120	01E0h	エッジ	○	×	×	IER0F.IEN0		—
MTU1	TGIA1	121	01E4h	エッジ	○	○	×	IER0F.IEN1	IPR121	DTCSR121
	TGIB1	122	01E8h	エッジ	○	○	×	IER0F.IEN2		DTCSR122
	TCIV1	123	01ECh	エッジ	○	×	×	IER0F.IEN3	IPR123	—
	TCIU1	124	01F0h	エッジ	○	×	×	IER0F.IEN4		—
MTU2	TGIA2	125	01F4h	エッジ	○	○	×	IER0F.IEN5	IPR125	DTCSR125
	TGIB2	126	01F8h	エッジ	○	○	×	IER0F.IEN6		DTCSR126
	TCIV2	127	01FCh	エッジ	○	×	×	IER0F.IEN7	IPR127	—
	TCIU2	128	0200h	エッジ	○	×	×	IER10.IEN0		—
MTU3	TGIA3	129	0204h	エッジ	○	○	×	IER10.IEN1	IPR129	DTCSR129
	TGIB3	130	0208h	エッジ	○	○	×	IER10.IEN2		DTCSR130
	TGIC3	131	020Ch	エッジ	○	○	×	IER10.IEN3		DTCSR131
	TGID3	132	0210h	エッジ	○	○	×	IER10.IEN4		DTCSR132
	TCIV3	133	0214h	エッジ	○	×	×	IER10.IEN5	IPR133	—
MTU4	TGIA4	134	0218h	エッジ	○	○	×	IER10.IEN6	IPR134	DTCSR134
	TGIB4	135	021Ch	エッジ	○	○	×	IER10.IEN7		DTCSR135
	TGIC4	136	0220h	エッジ	○	○	×	IER11.IEN0		DTCSR136
	TGID4	137	0224h	エッジ	○	○	×	IER11.IEN1		DTCSR137
	TCIV4	138	0228h	エッジ	○	○	×	IER11.IEN2	IPR138	DTCSR138
MTU5	TGIU5	139	022Ch	エッジ	○	○	×	IER11.IEN3	IPR139	DTCSR139
	TGIV5	140	0230h	エッジ	○	○	×	IER11.IEN4		DTCSR140
	TGIW5	141	0234h	エッジ	○	○	×	IER11.IEN5		DTCSR141
—	予約	142	0238h	—	×	×	×	—	—	—
—	予約	143	023Ch	—	×	×	×	—	—	—
—	予約	144	0240h	—	×	×	×	—	—	—
—	予約	145	0244h	—	×	×	×	—	—	—
—	予約	146	0248h	—	×	×	×	—	—	—
—	予約	147	024Ch	—	×	×	×	—	—	—
—	予約	148	0250h	—	×	×	×	—	—	—
—	予約	149	0254h	—	×	×	×	—	—	—

表14.3 割り込みのベクタテーブル(4/6)

割り込み要求 発生元	名称	ベクタ 番号 (注1)	ベクタ アドレス オフセット	割り込みの 検出方法	CPU割り込み	DTC起動	ssb復帰	IER	IPR	DTCSR
—	予約	150	0258h	—	×	×	×	—	—	—
—	予約	151	025Ch	—	×	×	×	—	—	—
—	予約	152	0260h	—	×	×	×	—	—	—
—	予約	153	0264h	—	×	×	×	—	—	—
—	予約	154	0268h	—	×	×	×	—	—	—
—	予約	155	026Ch	—	×	×	×	—	—	—
—	予約	156	0270h	—	×	×	×	—	—	—
—	予約	157	0274h	—	×	×	×	—	—	—
—	予約	158	0278h	—	×	×	×	—	—	—
—	予約	159	027Ch	—	×	×	×	—	—	—
—	予約	160	0280h	—	×	×	×	—	—	—
—	予約	161	0284h	—	×	×	×	—	—	—
—	予約	162	0288h	—	×	×	×	—	—	—
—	予約	163	028Ch	—	×	×	×	—	—	—
—	予約	164	0290h	—	×	×	×	—	—	—
—	予約	165	0294h	—	×	×	×	—	—	—
—	予約	166	0298h	—	×	×	×	—	—	—
—	予約	167	029Ch	—	×	×	×	—	—	—
—	予約	168	02A0h	—	×	×	×	—	—	—
—	予約	169	02A4h	—	×	×	×	—	—	—
POE	OEI1	170	02A8h	レベル	○	×	×	IER15.IEN2	IPR170	—
	OEI2	171	02ACh	レベル	○	×	×	IER15.IEN3	IPR171	—
—	予約	172	02B0h	—	×	×	×	—	—	—
—	予約	173	02B4h	—	×	×	×	—	—	—
TMR0	CMIA0	174	02B8h	エッジ	○	○	×	IER15.IEN6	IPR174	DTCSR174
	CMIB0	175	02BCh	エッジ	○	○	×	IER15.IEN7		DTCSR175
	OVI0	176	02C0h	エッジ	○	×	×	IER16.IEN0		—
TMR1	CMIA1	177	02C4h	エッジ	○	○	×	IER16.IEN1	IPR177	DTCSR177
	CMIB1	178	02C8h	エッジ	○	○	×	IER16.IEN2		DTCSR178
	OVI1	179	02CCh	エッジ	○	×	×	IER16.IEN3		—
TMR2	CMIA2	180	02D0h	エッジ	○	○	×	IER16.IEN4	IPR180	DTCSR180
	CMIB2	181	02D4h	エッジ	○	○	×	IER16.IEN5		DTCSR181
	OVI2	182	02D8h	エッジ	○	×	×	IER16.IEN6		—
TMR3	CMIA3	183	02DCh	エッジ	○	○	×	IER16.IEN7	IPR183	DTCSR183
	CMIB3	184	02E0h	エッジ	○	○	×	IER17.IEN0		DTCSR184
	OVI3	185	02E4h	エッジ	○	×	×	IER17.IEN1		—
—	予約	186	02E8h	—	×	×	×	—	—	—
—	予約	187	02ECh	—	×	×	×	—	—	—
—	予約	188	02F0h	—	×	×	×	—	—	—
—	予約	189	02F4h	—	×	×	×	—	—	—
—	予約	190	02F8h	—	×	×	×	—	—	—
—	予約	191	02FCh	—	×	×	×	—	—	—
—	予約	192	0300h	—	×	×	×	—	—	—
—	予約	193	0304h	—	×	×	×	—	—	—
—	予約	194	0308h	—	×	×	×	—	—	—
—	予約	195	030Ch	—	×	×	×	—	—	—
—	予約	196	0310h	—	×	×	×	—	—	—
—	予約	197	0314h	—	×	×	×	—	—	—
—	予約	198	0318h	—	×	×	×	—	—	—
—	予約	199	031Ch	—	×	×	×	—	—	—

表14.3 割り込みのベクタテーブル(5/6)

割り込み要求 発生元	名称	ベクタ 番号 (注1)	ベクタ アドレス オフセット	割り込みの 検出方法	CPU割り込み	DTC起動	ssb復帰	IER	IPR	DTCSR
—	予約	200	0320h	—	×	×	×	—	—	—
—	予約	201	0324h	—	×	×	×	—	—	—
—	予約	202	0328h	—	×	×	×	—	—	—
—	予約	203	032Ch	—	×	×	×	—	—	—
—	予約	204	0330h	—	×	×	×	—	—	—
—	予約	205	0334h	—	×	×	×	—	—	—
—	予約	206	0338h	—	×	×	×	—	—	—
—	予約	207	033Ch	—	×	×	×	—	—	—
—	予約	208	0340h	—	×	×	×	—	—	—
—	予約	209	0344h	—	×	×	×	—	—	—
—	予約	210	0348h	—	×	×	×	—	—	—
—	予約	211	034Ch	—	×	×	×	—	—	—
—	予約	212	0350h	—	×	×	×	—	—	—
—	予約	213	0354h	—	×	×	×	—	—	—
SCI0	ERI0	214	0358h	レベル	○	×	×	IER1A.IEN6	IPR214	—
	RXI0	215	035Ch	エッジ	○	○	×	IER1A.IEN7		DTCSR215
	TXI0	216	0360h	エッジ	○	○	×	IER1B.IEN0		DTCSR216
	TEI0	217	0364h	レベル	○	×	×	IER1B.IEN1		—
SCI1	ERI1	218	0368h	レベル	○	×	×	IER1B.IEN2	IPR218	—
	RXI1	219	036Ch	エッジ	○	○	×	IER1B.IEN3		DTCSR219
	TXI1	220	0370h	エッジ	○	○	×	IER1B.IEN4		DTCSR220
	TEI1	221	0374h	レベル	○	×	×	IER1B.IEN5		—
SCI5	ERI5	222	0378h	レベル	○	×	×	IER1B.IEN6	IPR222	—
	RXI5	223	037Ch	エッジ	○	○	×	IER1B.IEN7		DTCSR223
	TXI5	224	0380h	エッジ	○	○	×	IER1C.IEN0		DTCSR224
	TEI5	225	0384h	レベル	○	×	×	IER1C.IEN1		—
SCI6	ERI6	226	0388h	レベル	○	×	×	IER1C.IEN2	IPR226	—
	RXI6	227	038Ch	エッジ	○	○	×	IER1C.IEN3		DTCSR227
	TXI6	228	0390h	エッジ	○	○	×	IER1C.IEN4		DTCSR228
	TEI6	229	0394h	レベル	○	×	×	IER1C.IEN5		—
SCI8	ERI8	230	0398h	レベル	○	×	×	IER1C.IEN6	IPR230	—
	RXI8	231	039Ch	エッジ	○	○	×	IER1C.IEN7		DTCSR231
	TXI8	232	03A0h	エッジ	○	○	×	IER1D.IEN0		DTCSR232
	TEI8	233	03A4h	レベル	○	×	×	IER1D.IEN1		—
SCI9	ERI9	234	03A8h	レベル	○	×	×	IER1D.IEN2	IPR234	—
	RXI9	235	03ACh	エッジ	○	○	×	IER1D.IEN3		DTCSR235
	TXI9	236	03B0h	エッジ	○	○	×	IER1D.IEN4		DTCSR236
	TEI9	237	03B4h	レベル	○	×	×	IER1D.IEN5		—
SCI12	ERI12	238	03B8h	レベル	○	×	×	IER1D.IEN6	IPR238	—
	RXI12	239	03BCh	エッジ	○	○	×	IER1D.IEN7		DTCSR239
	TXI12	240	03C0h	エッジ	○	○	×	IER1E.IEN0		DTCSR240
	TEI12	241	03C4h	レベル	○	×	×	IER1E.IEN1		—
	SCI10	242	03C8h	レベル	○	×	×	IER1E.IEN2		IPR242
	SCI11	243	03CCh	レベル	○	×	×	IER1E.IEN3		IPR243
	SCI12	244	03D0h	レベル	○	×	×	IER1E.IEN4		IPR244
	SCI13	245	03D4h	レベル	○	×	×	IER1E.IEN5		IPR245
RIIC0	EEI0	246	03D8h	レベル	○	×	×	IER1E.IEN6	IPR246	—
	RXI0	247	03DCh	エッジ	○	○	×	IER1E.IEN7	IPR247	DTCSR247
	TXI0	248	03E0h	エッジ	○	○	×	IER1F.IEN0	IPR248	DTCSR248
	TEI0	249	03E4h	レベル	○	×	×	IER1F.IEN1	IPR249	—

表 14.3 割り込みのベクタテーブル (6/6)

割り込み要求 発生元	名称	ベクタ 番号 (注1)	ベクタ アドレス オフセット	割り込みの 検出方法	CPU割り込み	DTC起動	ssb復帰	IER	IPR	DTCSR
—	予約	250	03E8h	—	×	×	×	—	—	—
—	予約	251	03ECh	—	×	×	×	—	—	—
—	予約	252	03F0h	—	×	×	×	—	—	—
—	予約	253	03F4h	—	×	×	×	—	—	—
—	予約	254	03F8h	—	×	×	×	—	—	—
—	予約	255	03FCh	—	×	×	×	—	—	—

注1. ベクタ番号が小さいほど、優先順位は高くなります。

14.3.2 高速割り込みのベクタテーブル

高速割り込みに設定された割り込みのベクタテーブルは、CPU の高速割り込みベクタレジスタ (FINTV) です。

14.3.3 ノンマスカブル割り込みのベクタテーブル

ノンマスカブル割り込みのベクタテーブルは “FFFF FFF8h” です。

14.4 割り込みの動作説明

割り込みコントローラは次の処理を行います。

- 割り込み検出
- 割り込み許可 / 禁止制御
- 割り込み要求先 (CPU 割り込み、DTC 起動) の選択
- 割り込み優先順位判定

14.4.1 割り込み検出

割り込み要求の検出方法は、レベル検出とエッジ検出の2種類があります。

IRQ*i* 端子 (*i*=0～7) からの外部割り込み要求は、IRQCR*i*.IRQMD[1:0] ビットの設定によってエッジ検出とレベル検出を切り替えることができます。

周辺モジュールからの割り込み要求は、要因ごとにエッジ検出 / レベル検出が決まっています。

各要因に対応する検出方法は、「表 14.3 割り込みのベクタテーブル」を参照してください。

14.4.1.1 エッジ検出の割り込みステータスフラグ

周辺機能割り込みと、外部端子割り込みのエッジ検出の IR*n*.IR フラグ (*n*=割り込みベクタ番号) の動作を図 14.2 に示します。

割り込み要求が発生したときの割り込み信号の変化点で IR*n*.IR フラグが“1”になります。割り込み要求先が CPU の場合、割り込みを受け付けると IR*n*.IR フラグは自動的に“0”になります。割り込み要求先が DTC の場合は、DTC の転送設定、転送回数によって異なります。詳細は「表 14.4 DTC 起動時の動作」を参照してください。ソフトウェアで IR*n*.IR フラグをクリアする必要はありません。




図 14.2 エッジ検出の IR*n*.IR フラグ (*n*=割り込みベクタ番号) の動作

図 14.3～図 14.5 の割り込み信号は、割り込みコントローラの信号です。割り込みベクタ番号 64～95 の割り込みでは、タイミングが他の割り込みと異なります。割り込みベクタ番号 64～79 の IRQ 端子割り込みの場合、IRQ 端子入力から内部遅延 + 2PCLK 分の遅延が増加します。割り込みベクタ番号 80～95 の割り込みの場合、2PCLK 分の遅延が増加します。

毎サイクル割り込み信号が発生した場合、後続する割り込みの検出はできません。連続する割り込み要求はシステムクロックで 2 サイクル以上間隔をあけてください。

割り込み要求が発生し IRn.IR フラグが “1” の状態では、再度発生した割り込み要求は無視されます。(注 1) IRn.IR フラグの再セットのタイミングを図 14.3 に示します。

注 1. ただし、SCI、RSPI、RIIC の各送信割り込み / 受信割り込みの場合、IRn.IR フラグが “1” の状態で発生した割り込み要求は保持され、IRn.IR フラグが “0” になった後、保持された要求によって再度 IRn.IR フラグが “1” になります。詳細は、「27. シリアルコミュニケーションインターフェース (SCl_g, SCl_h)」、「29. I²C バスインターフェース (RIICa)」、「30. シリアルペリフェラルインターフェース (RSPIa)」の各割り込みの説明を参照してください。




図 14.3 IRn.IR フラグの再セットのタイミング

IRn.IR フラグが “1” になった後、割り込みを禁止（周辺モジュールの割り込み許可ビットで割り込み要求の出力を禁止）としても、IRn.IR フラグは影響を受けず保持されます。割り込みを禁止した場合の動作を図 14.4 に示します。




図 14.4 割り込み要求の禁止と IRn.IR フラグの関係

14.4.1.2 レベル検出の割り込みステータスフラグ

周辺機能割り込みと外部端子割り込みのレベル検出時の IRn.IR フラグ ($n = \text{割り込みベクタ番号}$) の動作を図 14.5 に示します。

割り込み信号がアサートされている間、IRn.IR フラグを “1” にし続けます。IRn.IR フラグを “0” にするためには、割り込み発生元の割り込み要求を “0” にしてください。割り込み要求発生元の割り込み要求フラグが “0” になったことを確認、および IRn.IR フラグが “0” になったことを確認してから、割り込みハンドラを終了してください。




図 14.5 レベル検出時の IRn.IR フラグ ($n = \text{割り込みベクタ番号}$) の動作

レベル検出割り込みの処理手順を図 14.6 に示します




図 14.6 レベル検出割り込み処理手順

14.4.2 割り込み要求の許可 / 禁止

割り込み要求を許可するためには、以下の設定が必要です。

1. 周辺機能割り込みの場合、周辺モジュールの割り込み許可ビットで割り込み要求の出力を許可
2. IERm.IENj ビット ($m = 02h \sim 1Fh, j = 0 \sim 7$) によって割り込み要求を許可

割り込み発生元で割り込み出力が許可された割り込み要求が発生すると、対応する IRn.IR フラグ ($n =$ 割り込みベクタ番号) が “1” になります。

IERm.IENj ビットで割り込み要求を許可することで、IRn.IR フラグが “1” である割り込み要求が割り込み要求先へ出力されます。また、IERm.IENj ビットで割り込み要求を禁止することで、IRn.IR フラグが “1” になった割り込み要求は保留されます。

IRn.IR フラグは、IERm.IENj ビットの影響を受けません。

割り込み要求を禁止にする手順は以下のとおりです。

1. IERm.IENj ビットを割り込み要求禁止に設定する。
2. 周辺モジュールの割り込み出力許可ビットを禁止に設定し、書き込みを行ったレジスタを読んで、書き込み完了を確認する。
3. 必要に応じて、IRn.IR フラグを確認、もしくは IRn.IR フラグを “0” にする。(注1)

注 1. SCI、RSPI、RIIC の各送信割り込み / 受信割り込みを許可状態から禁止状態に変更する場合、上記の手順で IRn.IR フラグを “0” にしてください。詳細は、「27. シリアルコミュニケーションインターフェース (SCIg, SC Ih)」、「29. I²C バスインターフェース (RIICa)」、「30. シリアルペリフェラルインタフェース (RSPIa)」の各割り込みの説明を参照してください。

14.4.3 割り込み要求先の選択

割り込み要因ごとに設定できる割り込み要求先は決められており、「表 14.3 割り込みのベクターテーブル」に示された要求先が設定できます。表 14.3 に「○」の記載がない割り込み要求先を選択しないでください。

IRQ*i* 端子 (*i* = 0 ~ 7) で DTC を割り込み要求先に設定する場合は、IRQCR*i*.IRQMD[1:0] ビットをエッジ検出に設定してください。

割り込み要求先の設定方法を以下に示します。

(1) DTC 起動

各要因ごとに、IERm.IENj ビット (*m* = 02h ~ 1Fh, *j* = 0 ~ 7) が“0”的ときに以下の設定を行ってください。

- 当該要因の DTC 転送要求許可レジスタの DTC 転送要求許可ビット (DTCERn.DTCE (*n* = 割り込みベクタ番号)) を“1”に設定する

上記の状態で、IERm.IENj ビットを“1”にしてください。

また、DTC モジュール起動ビット (DTCST.DTCST) を“1”にしてください。各要因ごとの設定と DTC モジュール起動ビットの設定はどちらを先に行っても構いません。

DTC の設定手順は、「16. データトランスマニピュレーター (DTCa)」の「16.5 DTC の設定手順」を参照してください。

(2) CPU 割り込み要求

割り込み要求先が DTC ではない要因は、CPU 割り込み対象となります。

上記の DTC 起動の設定がされていない状態で、IERm.IENj ビット (*m* = 02h ~ 1Fh, *j* = 0 ~ 7) を“1”にしてください。

DTC を割り込み要求先に設定した場合の動作は、表 14.4 に示すとおりになります。

表 14.4 DTC 起動時の動作

割り込み要求先	DISEL (注1)	残り転送回数	1要求ごとの動作	IR(注2)	転送後の割り込み要求先
DTC (注3)	1	≠ 0	DTC 転送 → CPU 割り込み	CPU 割り込み受け付け時にクリア	DTC
		= 0	DTC 転送 → CPU 割り込み	CPU 割り込み受け付け時にクリア	DTCERn.DTCE ビットがクリアされ CPU に切り替え
	0	≠ 0	DTC 転送	DTC 転送情報読み出し後の DTC データ転送開始時にクリア	DTC
		= 0	DTC 転送 → CPU 割り込み	CPU 割り込み受け付け時にクリア	DTCERn.DTCE ビットがクリアされ CPU に切り替え

注1. DTC の DISEL は DTC.MRB.DISEL ビットで設定します。

注2. IRn.IR フラグが“1”的とき、再度発生した割り込み要求 (DTC 転送要求) は無視されます。

注3. チェーン転送の場合は、チェーン最終転送まで DTC 転送を継続します。チェーン最終転送時の CPU 割り込みの有無、IRn.IR フラグのクリア、転送後の割り込み要求先の各動作は、チェーン最終転送の DISEL、および残り転送回数によって決まります。チェーン転送については、「16. データトランスマニピュレーター (DTCa)」の「表 16.3 チェーン転送の条件」を参照してください。

割り込み要求先を変更する場合は IERm.IENj ビットが“0”的ときに行ってください。

「(1) DTC 起動」を設定してから転送が完了していない状態 (DTCERn.DTCE ビット (*n* = 割り込みベクタ番号) がクリアされていない状態) で、割り込み要求先を変更する場合、または DTC 転送設定内容を変更する場合は、以下の手順で行ってください。

- 取り下げる要因、および新たに起動対象とする要因の IERm.IENj ビットを“0”にする。
- DTC 転送状況を確認する。転送中であれば、転送完了を待つ。
- 「(1) DTC 起動」の設定を行う。

14.4.4 優先順位の判定

割り込みコントローラは、割り込み要求先ごとに優先順位の判定を行います。それぞれの割り込み要求先に対する優先順位判定方法は以下のとおりです。

(1) 割り込み要求先が CPU の場合の優先順位判定

高速割り込みに設定された要因が最も優先されます。その次に割り込み優先レベル設定ビット (IPRn.IPR[3:0] ($n = \text{割り込みベクタ番号}$)) の値が大きい要因が優先されます。IPRn.IPR[3:0] ビットの値が同一レベルの要因が複数ある場合には、ベクタ番号が小さい要因が優先されます。

(2) 割り込み要求先が DTC の場合の優先順位判定

IPRn.IPR[3:0] ビットの影響を受けません。ベクタ番号が小さい要因が優先されます。

14.4.5 多重割り込み

CPU の多重割り込みを許可するには、受け付けた割り込みの処理ルーチン内で PSW.I ビットを “1”(割り込み許可)にしてください。

割り込み処理ルーチンに分岐した直後の PSW.IPL[3:0] ビットは、受け付けた割り込み要求の割り込み優先レベルと同じ値になっています。このとき、PSW.IPL[3:0] ビットより高い割り込み優先レベルの割り込み要求が発生すると、この割り込み要求の受け付け (多重割り込み) が行われます。

受け付けた割り込み要求の割り込み優先レベルが 15 (高速割り込み、IPR[3:0] を “1111b” に設定した割り込み) の場合は、多重割り込みは発生しません。

14.4.6 高速割り込み

高速割り込みは、CPU の割り込み応答を高速に実行できる割り込みで、割り込み要因のうちの 1 つだけを割り当てることができます。

高速割り込みの割り込み優先レベルは、IPRn.IPR[3:0] ビット ($n = \text{割り込みベクタ番号}$) の設定にかかわらず、15 (最高) です。また、他のレベル 15 の割り込み要因よりも優先的に受け付けられます。ただし、PSW.IPL[3:0] ビットの値が “1111b” (優先レベル 15) の場合は、高速割り込みも受け付けられません。

割り込み要因を高速割り込みに割り当てるには、FIR.FVCT[7:0] ビットにその要因のベクタ番号を設定し、FIR.FIEN ビットを “1”(高速割り込みを許可)にしてください。

高速割り込みについては「2. CPU」や「13. 例外処理」も参照してください。

14.4.7 デジタルフィルタ

外部割り込み要求端子 IRQ_i ($i = 0 \sim 7$) と NMI 端子割り込みには、デジタルフィルタ機能を持っています。

デジタルフィルタは入力信号をフィルタ用サンプリングクロック (PCLK) でサンプリングし、サンプリング周期 3 回に満たないパルスを除去します。

IRQ_i 端子のデジタルフィルタを使用する場合、IRQFLTC0.FCLKSEL_i[1:0] ビットでサンプリング周波数 (PCLK, PCLK/8, PCLK/32, PCLK/64) を設定し、IRQFLTE0.FLTEN_i ビットを “1” (デジタルフィルタ有効) にしてください。

NMI 端子割り込みのデジタルフィルタを使用する場合、NMIFLTC.NFCLKSEL[1:0] ビットでサンプリング周波数 (PCLK, PCLK/8, PCLK/32, PCLK/64) を設定し、NMIFLTE.NFLTEN ビットを “1” (デジタルフィルタ有効) にしてください。

図 14.7 にデジタルフィルタの動作例を示します。




図 14.7 デジタルフィルタ動作例

ソフトウェアスタンバイモードに移行する際は、IRQFLTE0.FLTEN_i ビット、および NMIFLTE.NFLTEN ビットを “0” (デジタルフィルタ無効) にしてください。ソフトウェアスタンバイモードからの復帰後に再度デジタルフィルタを使用する場合は、IRQFLTE0.FLTEN_i ビット、もしくは NMIFLTE.NFLTEN ビットを “1” (デジタルフィルタ有効) にしてください。

14.4.8 外部端子割り込み

外部端子割り込みを使用する手順は以下のとおりです。

1. IERm.IENj ビット ($m = 02h \sim 1Fh, j = 0 \sim 7$) を “0”(割り込み要求禁止) にする。
2. IRQFLTE0.FLTENi ビット ($i = 0 \sim 7$) を “0”(デジタルフィルタ無効) にする。(注 1)
3. IRQFLTC0.FCLKSELi[1:0] ビットでデジタルフィルタのサンプリングクロックを設定する。(注 1)
4. I/O ポートの設定、および確認を行う。
5. IRQCRi.IRQMD[1:0] ビットで検出方法を設定する。
6. IRn.IR フラグ ($n =$ 割り込みベクタ番号) を “0” にする (エッジ検出の場合)。
7. IRQFLTE0.FLTENi ビットを “1”(デジタルフィルタ有効) にする。(注 1)
8. DTC 起動の場合 DTCERn.DTCE ビットを設定する (設定しない場合は CPU 割り込み)。
9. IERm.IENj ビットを “1”(割り込み要求許可) にする。

注 1. デジタルフィルタを使用する場合、設定が必要です。

14.5 ノンマスカブル割り込みの動作説明

ノンマスカブル割り込みには NMI 端子割り込み、発振停止検出割り込み、IWDT アンダフロー / リフレッシュエラー、電圧監視 1 割り込み、電圧監視 2 割り込みがあります。ノンマスカブル割り込みは CPU への割り込みのみであり、DTC の起動はできません。高速割り込みを含むすべての割り込みの中で最優先の割り込みです。

ノンマスカブル割り込み要求は、CPU の PSW.I ビット（割り込み許可ビット）、PSW.IPL[3:0] ビット（プロセッサ割り込み優先レベル）の状態にかかわらず受け付けられます。ノンマスカブル割り込みの有無はノンマスカブル割り込みステータスレジスタ (NMISR) で確認できます。

ノンマスカブル割り込みハンドラでは、NMISR レジスタの全ビットが “0” であることを確認してから、ハンドラを終了してください。

初期状態では「ノンマスカブル割り込み禁止」となっています。ノンマスカブル割り込みを使用するシステムでは、プログラム処理の先頭で以下の手順に従ってください。

ノンマスカブル割り込み使用手順

1. スタックポインタ (SP) を設定する。
2. NMI 端子を使用する場合は、NMIFLTE.NFLTEN ビットを “0”（デジタルフィルタ無効）にする。（注 1）
3. NMI 端子を使用する場合は、NMIFLTC.NFCLKSEL[1:0] ビットでデジタルフィルタのサンプリングクロックを設定する。（注 1）
4. NMI 端子を使用する場合は、NMICR.NMIMD ビットで NMI 端子の検出センスを設定する。
5. NMI 端子を使用する場合は、NMICLR.NMICLR ビットに “1” を書いて、NMISR.NMIST フラグを “0” にします。
6. NMI 端子を使用する場合は、NMIFLTE.NFLTEN ビットを “1”（デジタルフィルタ有効）にする。（注 1）
7. ノンマスカブル割り込み許可レジスタ (NMIER) の許可する割り込みに対応するビットを “1” にして、ノンマスカブル割り込みの使用を許可する。

注 1. デジタルフィルタを使用する場合、設定が必要です。

NMIER レジスタに “1” を書くと、以後の NMIER レジスタへの書き込みは無視されます。ノンマスカブル割り込みを禁止することはできません。リセットでのみ禁止になります。

ノンマスカブル割り込みの処理の流れは、「13. 例外処理」を参照してください。

NMI ステータスフラグ (NMISR.NMIST) は、NMICLR.NMICLR ビットに “1” を書くことで “0” になります。

発振停止検出割り込みステータスフラグ (NMISR.OSTST) は、NMICLR.OSTCLR ビットに “1” を書くことで “0” になります。

IWDT アンダフロー / リフレッシュエラーステータスフラグ (NMISR.IWDTST) は、NMICLR.IWDTCLR ビットに “1” を書くことで “0” になります。

電圧監視 1 割り込みステータスフラグ (NMISR.LVD1ST) は、NMICLR.LVD1CLR ビットに “1” を書くことで “0” になります。

電圧監視 2 割り込みステータスフラグ (NMISR.LVD2ST) は、NMICLR.LVD2CLR ビットに “1” を書くことで “0” になります。

14.6 低消費電力状態からの復帰

スリープモード、ディープスリープモード、ソフトウェアスタンバイモードからの復帰割り込みとして使用可能な割り込み要因を「表 14.3 割り込みのベクターテーブル」に示します。

詳細は「11. 消費電力低減機能」を参照してください。各低消費電力モードにおける、復帰対象割り込みの設定方法は以下のとおりです。

14.6.1 スリープモードおよびディープスリープモードからの復帰

ノンマスカブル割り込み、および全要因の割り込みによって復帰することができます。復帰するための条件は以下のとおりです。

- 割り込み
 - (1) 割り込み要求先が CPU であること
 - (2) IERm.IENj ビット ($m = 02h \sim 1Fh, j = 0 \sim 7$) によって該当する割り込み要求が許可されていること
 - (3) CPU.PSW.IPL[3:0] ビットよりも高い割り込み優先レベルであること
- ノンマスカブル割り込み
 - NMIER レジスタによって該当する割り込み要求が許可されていること

14.6.2 ソフトウェアスタンバイモードからの復帰

ノンマスカブル割り込み、およびソフトウェアスタンバイモードからの復帰可能な割り込みによって復帰することができます。復帰するための条件は以下のとおりです。

- 割り込み
 - (1) ソフトウェアスタンバイモードから復帰可能な要因であること
 - (2) 割り込み要求先が CPU であること
 - (3) IERm.IENj ビット ($m = 02h \sim 1Fh, j = 0 \sim 7$) によって該当する割り込み要求が許可されていること
 - (4) CPU.PSW.IPL[3:0] ビットよりも高い割り込み優先レベルであること
 - (高速割り込みに設定した要因には高速割り込み設定レジスタ (FIR) だけでなく、対応する割り込み優先レベル (IPRn ($n =$ 割り込みベクタ番号)) も CPU.PSW.IPL より高い設定にしてください。)

上記条件を満たさない IRQ 端子では、ソフトウェアスタンバイモードでクロック停止期間中に発生した割り込み要因は検出されません。

- ノンマスカブル割り込み
 - NMIER レジスタによって該当する割り込み要求が許可されていること
 - ソフトウェアスタンバイモードへの移行 / 復帰の手順
 - (1) ソフトウェアスタンバイモードに移行する前に、復帰対象の割り込み要因のデジタルフィルタを無効 (IRQFLTE0.FLTENi ビットを “0”、NMIFLTE.NFLTEN ビットを “0”) してください。
 - (2) ソフトウェアスタンバイモードから復帰後に再度デジタルフィルタを使用する場合は、デジタルフィルタを有効 (IRQFLTE0.FLTENi ビットを “1”、NMIFLTE.NFLTEN ビットを “1”) してください。

14.7 使用上の注意事項

14.7.1 ノンマスカブル割り込み使用時の WAIT 命令の注意事項

WAIT 命令を実行する場合は、NMISR レジスタのすべてのステータスフラグが “0” であることを確認した後で行ってください。

15. バス

15.1 概要

表 15.1 にバスの仕様を、図 15.1 にバスの構成図を、表 15.2 にバス種類別アドレス対応表を示します。

表 15.1 バスの仕様

バスの種類		内容
CPUバス	命令バス	<ul style="list-style-type: none"> CPU(命令)を接続 内蔵メモリを接続(RAM, ROM) システムクロック(ICLK)に同期して動作
	オペランドバス	<ul style="list-style-type: none"> CPU(オペランド)を接続 内蔵メモリを接続(RAM, ROM) システムクロック(ICLK)に同期して動作
メモリバス	メモリバス1	<ul style="list-style-type: none"> RAMを接続
	メモリバス2	<ul style="list-style-type: none"> ROMを接続
内部メインバス	内部メインバス1	<ul style="list-style-type: none"> CPUを接続 システムクロック(ICLK)に同期して動作
	内部メインバス2	<ul style="list-style-type: none"> DTCを接続 内蔵メモリを接続(RAM, ROM) システムクロック(ICLK)に同期して動作
内部周辺バス	内部周辺バス1	<ul style="list-style-type: none"> 周辺機能(DTC、割り込みコントローラ、バスエラー監視部)を接続 システムクロック(ICLK)に同期して動作
	内部周辺バス2	<ul style="list-style-type: none"> 周辺機能を接続 周辺モジュールクロック(PCLKB, PCLKD)に同期して動作
	内部周辺バス3	<ul style="list-style-type: none"> 周辺機能(Touch)を接続 周辺モジュールクロック(PCLKB)に同期して動作
	内部周辺バス6	<ul style="list-style-type: none"> ROM(P/E時)、E2データフラッシュを接続 FlashIFクロック(FCLK)に同期して動作

P/E : プログラム / イレーズ




図 15.1 バスの構成図

表 15.2 バス種類別アドレス対応表

アドレス	バス	内容
0000 0000h ~ 0000 FFFFh	メモリバス1	RAM
0008 0000h ~ 0008 7FFFh	内部周辺バス 1	周辺 I/O レジスタ
0008 8000h ~ 0009 FFFFh	内部周辺バス 2	
000A 0000h ~ 000B FFFFh	内部周辺バス 3	
0010 0000h ~ 00FF FFFFh	内部周辺バス6	E2データフラッシュ、ROM (プログラム/イレーズ用)
8000 0000h ~ FEFF FFFFh	メモリバス2	ROM (読み出し専用)
FF00 0000h ~ FFFF FFFFh		

15.2 バスの説明

15.2.1 CPU バス

CPU バスには、命令バスとオペランドバスがあり、内部メインバス 1 に接続されています。命令バスは CPU の命令フェッチに、オペランドバスは CPU のオペランドアクセスに使用されます。

命令バスとオペランドバスは、RAM、ROM に接続しており、内部メインバス 1 を介さずに CPU から直接アクセスすることが可能です。ただし、ROM は読み出しのみ CPU からの直接アクセスが可能であり、書き込み / 消去は内部周辺バスを介して行います。

内部メインバス 1 は、命令フェッチとオペランドのバス権要求を調停します。優先順位は、オペランド > 命令フェッチの順となります。

命令フェッチとオペランドアクセスからの要求が異なるバス（メモリバス 1、メモリバス 2、内部メインバス 1）に対するものであれば、それぞれのバスアクセスを同時に実行することができます。たとえば、ROM と RAM などの並列動作が可能となります。

15.2.2 メモリバス

メモリバスには、メモリバス 1 とメモリバス 2 があり、メモリバス 1 には RAM、メモリバス 2 には ROM が接続されています。メモリバス 1 とメモリバス 2 は、CPU バス（命令フェッチとオペランド）、内部メインバス 2 からのバス権要求を調停します。

2 本のバスの優先順位は、それぞれバスプライオリティ制御レジスタのメモリバス 1 (RAM) プライオリティ制御ビット (BSPRI.BPRA[1:0])、メモリバス 2 (ROM) プライオリティ制御ビット (BSPRI.BPRO[1:0]) により設定可能です。優先順位固定の場合は、2 本のバスの優先順位は、内部メインバス 2 > CPU バス（オペランド > 命令フェッチ）の順となります。優先順位トグルの場合は、内部メインバス 2 と CPU バスとでバス要求を受け付けられた方の優先順位が低くなります。

15.2.3 内部メインバス

内部メインバスは、CPU が使用するバス（内部メインバス 1）と、CPU 以外のバスマスター (DTC) が使用するバス（内部メインバス 2）の 2 本で構成されます。

内部メインバス 1 は、命令フェッチとオペランドのバス権要求を調停します。優先順位は、オペランド > 命令フェッチの順となります。

内部メインバス 2 では、DTC のバス権要求を調停します。優先順位は、表 15.3 に示すようになります。

CPU と CPU 以外のバスマスターからの要求が異なるバス（内蔵メモリ、内部周辺バス 1 ~ 内部周辺バス 3、内部周辺バス 6）に対するものであれば、それぞれのバスアクセスを同時に実行することができます。

ただし、CPU により XCHG 命令が実行された場合には、バスプライオリティ制御レジスタ (BSPRI) の設定にかかわらず、XCHG 命令によるバスアクセスが完了するまで、CPU 以外のバスアクセスは受け付けません。また、DTC の転送情報リードおよびライトバック中も DTC 以外のバスアクセスは受け付けません。

表 15.3 バスマスター優先順位

優先度	バスマスター
高 ↑ 低	DTC
	CPU

15.2.4 内部周辺バス

表 15.4 に内部周辺バスに接続される周辺機能を示します。

表 15.4 内部周辺バスに接続される周辺機能

バスの種類	周辺機能
内部周辺バス1	DTC、割り込みコントローラ、バスエラー監視部
内部周辺バス2	内部周辺バス1、3以外の周辺機能
内部周辺バス3	Touch
内部周辺バス6	ROM (P/E時) / E2データフラッシュ

内部周辺バス1～3、6は、それぞれ、CPU(内部メインバス1)とCPU以外のバスマスター(内部メインバス2)からのバス権要求を調停します。

2本の内部メインバスの優先順位は、バスプライオリティ制御レジスタ(BUSPRI)により設定可能です。優先順位は、内部周辺バス1プライオリティ制御ビット(BUSPRI.BPIB[1:0])、内部周辺バス2、3プライオリティ制御ビット(BUSPRI.BPGB[1:0])、内部周辺バス6プライオリティ制御ビット(BUSPRI.BPFB[1:0])によりバスごとに設定できます。優先順位固定の場合は、内部メインバス2 > 内部メインバス1の順となります。優先順位トグルの場合は、内部メインバス1と内部メインバス2とでバス要求を受け付けられた方の優先順位が低くなります。

BUSPRIレジスタの設定の違いにより、受け付けられる要求の順番が変わることがありますので注意してください。図15.2に示すとおり、受け付けられたバス要求の優先順位が低い場合は、その優先順位は変わりません。




図 15.2 内部周辺バス優先順位

15.2.5 ライトバッファ機能 (内部周辺バス)

内部周辺バスはライトバッファ機能を持っており、ライトアクセスの場合は、動作の終了を待たずに、次のアクセスを受け付けることができます。ただし、同じバスマスターからのアクセスの場合、ライトアクセスの次のアクセスが異なる内部周辺バスに対するものであれば、ライトアクセスが終了するまで次のアクセスは、待たれます。CPU から内部周辺バスのライトアクセス後に内蔵メモリへのリードアクセスがある場合には、動作の終了を待たずに次のアクセスが受け付けられるため、アクセスの順番が入れ替わることがありますので注意してください。




図 15.3 ライトバッファ機能

15.2.6 並列動作

それぞれのバスマスターが異なるスレーブにアクセスする場合、並列に動作することが可能です。たとえば、CPU の命令フェッチが ROM を、オペランドが RAM をアクセス中に、DTC は周辺一周辺バス間の転送を行うことができます。図 15.4 に並列動作の例を示します。この例の場合、CPU は命令バスとオペランドバスを使って、それぞれ ROM と RAM を同時にアクセスすることができます。また、CPU が ROM と RAM をアクセス中に、DTC は内部メインバス 2 を使って、周辺バスを同時にアクセスすることができます。




図 15.4 並列動作の例

15.2.7 制約事項

(1) アドレス空間の複数領域にまたがるアクセスの禁止

1つのアクセスでアドレス空間の複数領域をまたがるアクセスは禁止しており、その場合の動作は保証していません。1つのワード、ロングワードアクセスがアドレス空間の各領域境界を挟んで2つの領域にまたがらないようにしてください。

(2) RMPA 命令、ストリング操作命令に関する制約事項

- (a) RMPA 命令、ストリング操作命令の操作対象データを I/O レジスタに配置することは禁止しており、その場合の動作は保証していません。

15.3 レジスタの説明

15.3.1 バスエラーステータスクリアレジスタ (BERCLR)

アドレス 0008 1300h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	—	—	—	STSCLR

0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	STSCLR	ステータスクリアビット	0: 無効 1: バスエラーステータスレジスタクリア	(W) (注1)
b7-b1	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注1. “1”書き込みのみ有効で、“0”書き込みは無効です。

STSCLR ビット (ステータスクリアビット)

“1”を書き込むと、バスエラーステータスレジスタ1 (BERSR1) とバスエラーステータスレジスタ2 (BERSR2) がクリアされます。

“0”書き込みは無効です。読むと“0”が読み出されます。

15.3.2 バスエラー監視許可レジスタ (BEREN)

アドレス 0008 1304h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	—	—	TOEN	IGAEN

0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	IGAEN	不正アドレスアクセス検出許可ビット	0: 不正アドレスアクセス検出禁止 1: 不正アドレスアクセス検出許可	R/W
b1	TOEN	タイムアウト検出許可ビット (注1、注2)	0: バスタイムアウト検出禁止 1: バスタイムアウト検出許可	R/W
b7-b2	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注1. 検出禁止(TOENビット = 0)にしてバスアクセスを行った場合、バスがフリーズすることがあります。

注2. タイムアウトエラー検出中にTOENビットを“0”(検出禁止)にしないようしてください。

15.3.3 バスエラーステータスレジスタ 1 (BERSR1)

アドレス 0008 1308h

b7	b6	b5	b4	b3	b2	b1	b0
—	0	0	0	0	0	TO	IA

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	IA	不正アドレスアクセスビット	0 : 不正アドレスアクセスの発生なし 1 : 不正アドレスアクセスの発生あり	R
b1	TO	タイムアウトビット	0 : タイムアウトの発生なし 1 : タイムアウトの発生あり	R
b3-b2	—	予約ビット	読むと“0”が読みます。書き込みは無効になります	R
b6-b4	MST[2:0]	バスマスタコードビット	b6 b4 0 0 0 : CPU 0 0 1 : 予約 0 1 0 : 予約 0 1 1 : DTC 1 0 0 : 予約 1 0 1 : 予約 1 1 0 : 予約 1 1 1 : 予約	R
b7	—	予約ビット	読むと“0”が読みます。書き込みは無効になります	R

MST[2:0] ビット (バスマスタコードビット)

バスエラーを発生させたアクセスのバスマスタを示します。

15.3.4 バスエラーステータスレジスタ 2 (BERSR2)

アドレス 0008 130Ah

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b2-b0	—	予約ビット	読むと“0”が読みます。書き込みは無効になります	R
b15-b3	ADDR[12:0]	バスエラー発生アドレスビット	バスエラーが発生したアクセスのアドレスの上位13ビット(512Kバイト単位)	R

15.3.5 バスプライオリティ制御レジスタ (BUSPRI)

アドレス 0008 1310h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	BPFB[1:0]	—	—	BPGB[1:0]	—	BPIB[1:0]	—	BPROM[1:0]	—	BPRA[1:0]	—	—

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b1-b0	BPRA[1:0]	メモリバス1(RAM)プライオリティ制御ビット	b1 b0 0 0 : 優先順位固定 0 1 : 優先順位トグル 1 0 : 設定しないでください 1 1 : 設定しないでください	R/(W) (注1)
b3-b2	BPRO[1:0]	メモリバス2(ROM)プライオリティ制御ビット	b3 b2 0 0 : 優先順位固定 0 1 : 優先順位トグル 1 0 : 設定しないでください 1 1 : 設定しないでください	R/(W) (注1)
b5-b4	BPIB[1:0]	内部周辺バス1プライオリティ制御ビット	b5 b4 0 0 : 優先順位固定 0 1 : 優先順位トグル 1 0 : 設定しないでください 1 1 : 設定しないでください	R/(W) (注1)
b7-b6	BPGB[1:0]	内部周辺バス2、3プライオリティ制御ビット	b7 b6 0 0 : 優先順位固定 0 1 : 優先順位トグル 1 0 : 設定しないでください 1 1 : 設定しないでください	R/(W) (注1)
b9-b8	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b11-b10	BPFB[1:0]	内部周辺バス6プライオリティ制御ビット	b11 b10 0 0 : 優先順位固定 0 1 : 優先順位トグル 1 0 : 設定しないでください 1 1 : 設定しないでください	R/(W) (注1)
b15-b12	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注1. DTCが停止した状態で、1回のみ書き込みできます。2回以上、書き込んだ場合、動作は保証されません。

BPRA[1:0] ビット (メモリバス1(RAM)プライオリティ制御ビット)

メモリバス1(RAM)に対する優先順位を設定します。

優先順位固定の場合は、内部メインバス2 > CPUバスとなります。

優先順位トグルの場合は、内部メインバス2とCPUバスとでバス要求を受け付けられた方の優先順位が低くなります。

BPRO[1:0] ビット (メモリバス2(ROM)プライオリティ制御ビット)

メモリバス2(ROM)に対する優先順位を設定します。

優先順位固定の場合は、内部メインバス2 > CPUバスとなります。

優先順位トグルの場合は、内部メインバス1とCPUバスとでバス要求を受け付けられた方の優先順位が低くなります。

BPIB[1:0] ビット (内部周辺バス 1 プライオリティ制御ビット)

内部周辺バス 1 に対する優先順位を設定します。

優先順位固定の場合は、内部メインバス 2 > 内部メインバス 1 となります。

優先順位トグルの場合は、内部メインバス 1 と内部メインバス 2 とでバス要求を受け付けられた方の優先順位が低くなります。

BPGB[1:0] ビット (内部周辺バス 2、3 プライオリティ制御ビット)

内部周辺バス 2 と内部周辺バス 3 に対する優先順位を設定します。

優先順位固定の場合は、内部メインバス 2 > 内部メインバス 1 となります。

優先順位トグルの場合は、内部メインバス 1 と内部メインバス 2 とでバス要求を受け付けられた方の優先順位が低くなります。

BPFB[1:0] ビット (内部周辺バス 6 プライオリティ制御ビット)

内部周辺バス 6 に対する優先順位を設定します。

優先順位固定の場合は、内部メインバス 2 > 内部メインバス 1 となります。

優先順位トグルの場合は、内部メインバス 1 と内部メインバス 2 とでバス要求を受け付けられた方の優先順位が低くなります。

15.4 バスエラー監視部

バスエラー監視部は、領域ごとのバスエラーを監視し、バスエラーが発生した場合、バスマスターへ通知します。

15.4.1 バスエラーの種類

バスエラーには、不正アドレスアクセスのバスエラーがあります。

不正アドレスアクセスは不正な領域へのアクセスがあった場合に検出します。

15.4.1.1 不正アドレスアクセス

不正アドレスアクセスは、バスエラー監視許可レジスタの不正アドレスアクセス検出許可ビットが有効(BEREN.IGAEN = 1)に設定された場合で、不正アドレス領域にアクセスしたときに発生します。

どの領域が不正アドレスアクセスエラーを発生するかを表 15.5 に示します。

15.4.1.2 タイムアウト

タイムアウトは、バスエラー監視許可レジスタのタイムアウト検出許可ビットが有効(BEREN.TOEN = 1)に設定された場合で、バスアクセスが 768 サイクル以内に終了しない場合に発生します。

- 内部周辺バス(2,3)：バスアクセス開始後、周辺モジュールクロック(PCLKB)で 768 サイクル以内にバスアクセスが終了しない場合
タイムアウトが発生すると PCLKB で 256 サイクル間、バスマスターからのアクセスは受け付けられません。
- 内部周辺バス(6)：バスアクセス開始後、FlashIF クロック(FCLK)で 768 サイクル以内にバスアクセスが終了しない場合
タイムアウトが発生すると FCLK で 256 サイクル間、バスマスターからのアクセスは受け付けられません。

15.4.2 バスエラー発生時の動作

バスエラーが発生すると、CPU にバスエラーを通知します。バスエラーが発生した場合には、その動作を保証していません。

- CPU へのバスエラー発生通知：
割り込みが発生します。割り込みを発生させるかどうかは、ICU.IERn レジスタで制御できます。

15.4.3 バスエラーの発生条件

表 15.5 にアドレス空間の領域ごとに発生するバスエラーの種類を示します。

バスエラーが発生していない状態(バスエラーステータスレジスタ n(BERSRn) (n = 1, 2) がクリアされている場合)で、不正アドレスアクセスエラーが検出されると、BERSRn レジスタにその時点の状態が記憶されます。一度バスエラーが発生すると、その後バスエラーが発生しても BERSRn がクリアされていない場合はその状態を記憶しません。

2つ以上のバスマスターについてバスエラーが同時に発生する場合は、1つのバスマスターの情報のみ記憶します。バスエラーの発生後は、BERSRn レジスタがクリアされるまで状態を保持します。

表 15.5 発生するバスエラーの種類

アドレス	内容	種類	
		不正アドレスアクセス	タイムアウト
0000 0000h ~ 0007 FFFFh	メモリバス1	—	—
0008 0000h ~ 0008 7FFFh	内部周辺バス1	—	—
0008 8000h ~ 0009 FFFFh	内部周辺バス2	△	—
000A 0000h ~ 000B FFFFh	内部周辺バス3	△	—
000C 0000h ~ 000F FFFFh	予約領域	○	—
0010 0000h ~ 00FF FFFFh	内部周辺バス6	△	—
0100 0000h ~ 07FF FFFFh	予約領域	○	—
0800 0000h ~ 0FFF FFFFh	予約領域	—	—
1000 0000h ~ 7FFF FFFFh	予約領域	○	—
8000 0000h ~ FFFF FFFFh	メモリバス2	—	—

— : バスエラーは発生しません。

△ : バスエラーは不定です。

○ : バスエラーを発生します。

注. 実装されるRAM、データフラッシュ、ROMの容量は製品により異なります。製品ごとの仕様については、「38. RAM」、「39. フラッシュメモリ」を参照してください。

16. データトランスマルチポート(DTCa)

本 MCU は、データトランスマルチポート(DTC)を内蔵しています。

DTC は、割り込み要求によって起動し、データ転送を行うことができます。

16.1 概要

表 16.1 に DTC の仕様を、図 16.1 に DTC のブロック図を示します。

表 16.1 DTC の仕様

項目	内容
転送チャネル数	<ul style="list-style-type: none"> DTC 起動が可能なすべての割り込み要因の数と同数
転送モード	<ul style="list-style-type: none"> ノーマル転送モード 1回の起動で1つのデータを転送する リピート転送モード 1回の起動で1つのデータを転送する リピートサイズ分データを転送すると転送開始アドレスに復帰 リピート回数は最大256回設定可能で、256×32ビットで、最大1024バイト転送可能 ブロック転送モード 1回の起動で1ブロックのデータを転送する ブロックサイズは、最大256×32ビット = 1024バイト設定可能
チェーン転送機能	<ul style="list-style-type: none"> 1回の転送要求に対して複数種類のデータ転送を連続して実行可能 「転送カウンタが“0”になったときのみ実施」 / 「毎回実施」のいずれかを選択可能
転送空間	<ul style="list-style-type: none"> ショートアドレスモードのとき16Mバイト ("0000 0000h" ~ "007F FFFFh" と "FF80 0000h" ~ "FFFF FFFFh" のうち、予約領域以外の領域) フルアドレスモードのとき4Gバイト ("0000 0000h" ~ "FFFF FFFFh" のうち、予約領域以外の領域)
データ転送単位	<ul style="list-style-type: none"> 1データ : 1バイト(8ビット)、1ワード(16ビット)、1ロングワード(32ビット) 1ブロックサイズ : 1 ~ 256 データ
CPU 割り込み要求	<ul style="list-style-type: none"> DTC を起動した割り込みで CPU への割り込み要求を発生可能 1回のデータ転送終了後に CPU への割り込み要求を発生可能 指定したデータ数のデータ転送終了後に CPU への割り込み要求を発生可能
イベントリンク機能	1回のデータ転送後(ブロックの場合)は1ブロック転送後)、イベントリンク要求を発生
リードスキップ	同一転送が連続したときの転送情報の読み出しを省略する設定が可能
ライトバックスキップ	転送元アドレスまたは転送先アドレスが固定の場合、更新されない転送情報の書き戻しを省略
消費電力低減機能	モジュールストップ状態への遷移が可能




図 16.1 DTC のブロック図

16.2 レジスタの説明

MRA、MRB、SAR、DAR、CRA、CRB レジスタは DTC の内部レジスタです。CPU から直接アクセスすることはできません。これら内部レジスタの設定値は RAM 領域に転送情報として配置します。DTC は転送要求を受け付けると、RAM 領域から転送情報を読み出し、内部レジスタに設定します。データ転送が行われた後、更新された内部レジスタの値は転送情報として RAM 領域にライトバックされます。

16.2.1 DTC モードレジスタ A (MRA)

アドレス (CPU から直接アクセス不可)

	b7	b6	b5	b4	b3	b2	b1	b0
	MD[1:0]	SZ[1:0]	SM[1:0]	—	—			
リセット後の値	X	X	X	X	X	X	X	X

x : 不定

ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	“0”にしてください	—
b3-b2	SM[1:0]	転送元アドレスアドレッシングモード ビット	b3 b2 0 0 : SAR レジスタはアドレス固定 (SAR レジスタのライトバックはスキップされます) 0 1 : SAR レジスタはアドレス固定 (SAR レジスタのライトバックはスキップされます) 1 0 : 転送後 SAR レジスタをインクリメント (SZ[1:0] ビットが“00b”的とき 1, “01b”的とき +2、“10b”的とき +4) 1 1 : 転送後 SAR レジスタをデクリメント (SZ[1:0] ビットが“00b”的とき -1, “01b”的とき -2、“10b”的とき -4)	—
b5-b4	SZ[1:0]	DTC データトランスマニピュレーター サイズビット	b5 b4 0 0 : バイト(8ビット)転送 0 1 : ワード(16ビット)転送 1 0 : ロングワード(32ビット)転送 1 1 : 設定しないでください	—
b7-b6	MD[1:0]	DTC 転送モード選択ビット	b7 b6 0 0 : ノーマル転送モード 0 1 : リバート転送モード 1 0 : ブロック転送モード 1 1 : 設定しないでください	—

MRA レジスタは、DTC の動作モードを選択するレジスタです。CPU から直接アクセスすることはできません。

16.2.2 DTC モードレジスタ B (MRB)

アドレス (CPUから直接アクセス不可)

b7	b6	b5	b4	b3	b2	b1	b0
CHNE	CHNS	DISEL	DTS	DM[1:0]	—	—	—

リセット後の値 X X X X X X X X

x : 不定

ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	“0”にしてください	—
b3-b2	DM[1:0]	転送先アドレスアドレッシングモードビット	b3 b2 0 0 : DARレジスタはアドレス固定 (DARレジスタのライトバックはスキップされます) 0 1 : DARレジスタはアドレス固定 (DARレジスタのライトバックはスキップされます) 1 0 : 転送後、DARレジスタをインクリメント (MRA.SZ[1:0]ビットが“00b”的とき+1、 “01b”的とき+2、“10b”的とき+4) 1 1 : 転送後DARレジスタをデクリメント (MRA.SZ[1:0]ビットが“00b”的とき-1、 “01b”的とき-2、“10b”的とき-4)	—
b4	DTS	DTC転送モード選択ビット	0 : 転送先がリピート領域またはブロック領域 1 : 転送元がリピート領域またはブロック領域	—
b5	DISEL	DTC割り込み選択ビット	0 : 指定した回数のデータ転送が終了したとき、CPUへの割り込み要求が発生 1 : データ転送のたびに、CPUへの割り込み要求が発生	—
b6	CHNS	DTCチェーン転送選択ビット	0 : 転送が終了するたびにチェーン転送を行う 1 : 転送カウンタが1→0、または1→CRAHとなったとき、 チェーン転送を行う	—
b7	CHNE	DTCチェーン転送許可ビット	0 : チェーン転送禁止 1 : チェーン転送許可	—

MRB レジスタは、DTC の動作モードを選択するレジスタです。CPU から直接アクセスすることはできません。

DTS ビット (DTC 転送モード選択ビット)

リピート転送モードまたはブロック転送モードのとき、転送元と転送先のいずれをリピート領域またはブロック領域にするかを指定します。

CHNS ビット (DTC チェーン転送選択ビット)

チェーン転送の条件を選択します。

CHNE ビットが“0”的ときは CHNS ビットの設定は無視されます。チェーン転送が選択される条件の詳細は、「表 16.3 チェーン転送の条件」を参照してください。

次の転送がチェーン転送の場合、指定した転送回数の終了判定、割り込みステータスフラグのクリアは行われず、CPU への割り込み要求は発生しません。

CHNE ビット (DTC チェーン転送許可ビット)

チェーン転送を指定します。

チェーン転送の条件の選択は、CHNS ビットで行います。チェーン転送の詳細は、「16.4.6 チェーン転送」を参照してください。

16.2.3 DTC 転送元レジスタ (SAR)

アドレス (CPUから直接アクセス不可)

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
リセット後の値	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0

リセット後の値	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x
---------	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---

x : 不定

SAR レジスタは、転送元の開始アドレスを設定するレジスタです。

フルアドレスモードでは 32 ビットが有効となります。

ショートアドレスモードでは下位 24 ビットが有効で、上位 8 ビット (b31-b24) の設定は無視され、b23 で指定した値でビット拡張を行います。

SAR レジスタは CPU から直接アクセスすることはできません。

16.2.4 DTC 転送先レジスタ (DAR)

アドレス (CPUから直接アクセス不可)

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
リセット後の値	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0

リセット後の値	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x
---------	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---

x : 不定

DAR レジスタは、転送先の開始アドレスを設定するレジスタです。

フルアドレスモードでは 32 ビットが有効となります。


ショートアドレスモードでは下位 24 ビットが有効で、上位 8 ビット (b31-b24) の設定は無視され、b23 で指定した値でビット拡張を行います。

DAR レジスタは CPU から直接アクセスすることはできません。

16.2.5 DTC 転送カウントレジスタ A (CRA)

- #### • ノーマル転送モード


アドレス (CPUから直接アクセス不可)



x: 不定

- リピート転送モード、ブロック転送モード

アドレス (CPUから直接アクセス不可)



x：不定

シンボル	レジスタ名	機能	R/W
CRAL	転送カウンタA下位レジスタ	転送回数を設定します。転送中はカウンタとして動作します	一
CRAH	転送カウンタA上位レジスタ	転送回数を設定します。転送中はリロードレジスタとして動作します	一

注： 転送モードによって機能が異なります。

リピート転送モード時およびブロック転送モード時は、CRAH、CRALレジスタには同じ値を設定してください。

CRA レジスタは転送回数をカウントするレジスタです。CPU から直接アクセスすることはできません。

(1) ノーマル転送モードの場合 (MRA.MD[1:0] ビット = 00b)

ノーマル転送モードでは、CRA レジスタは 16 ビットの転送カウンタとして機能します。

転送回数は、設定値が“0001h”的ときは1回、“FFFFh”的ときは65535回、“0000h”的ときは65536回となります。

データ転送を1回行うたびにデクリメント(-1)されます。

(2) リピート転送モードの場合 (MRA.MD[1:0] ビット = 01b)

CRAH レジスタは転送回数を保持し、CRAL レジスタは 8 ビットの転送カウンタとして機能します。

転送回数は、設定値が“01h”的ときは1回、“FFh”的ときは255回、“00h”的ときは256回となります。

CRAL レジスタはデータ転送を 1 回行うたびにデクリメント (-1) され、“00h”になると CRAH レジスタの値がリロードされます。

(3) ブロック転送モードの場合 (MRA.MD[1:0] ビット = 10b)

CRAH レジスタはブロックサイズを保持し、CRAL レジスタは 8 ビットのブロックサイズカウンタとして機能します。

転送回数は、設定値が“01h”的ときは1回、“FFh”的ときは255回、“00h”的ときは256回となります。

CRAL レジスタはデータ転送を 1 回行うたびにデクリメント (-1) され、“00h”になると CRAH レジスタの値がリロードされます。

16.2.6 DTC 転送カウントレジスタ B (CRB)

アドレス (CPUから直接アクセス不可)

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値															

x : 不定

CRB レジスタは、ブロック転送モード時のブロック転送回数を指定するレジスタです。CPU から直接アクセスすることはできません。

転送回数は、設定値が “0001h” のときは 1 回、“FFFFh” のときは 65535 回、“0000h” のときは 65536 回となります。

1 ブロックサイズの最終データ転送時にデクリメント (-1) されます。

ノーマル転送モードおよびリピート転送モード設定時は、CRB レジスタを使用しません。設定値は無視されます。

16.2.7 DTC コントロールレジスタ (DTCCR)

アドレス DTC.DTCCR 0008 2400h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	RRS	—	—	—	—

リセット後の値 0 0 0 0 1 0 0 0

ビット	シンボル	ビット名	機能	R/W
b2-b0	—	予約ビット	読むと “0” が読めます。書く場合、“0” としてください	R/W
b3	—	予約ビット	読むと “1” が読めます。書く場合、“1” としてください	R/W
b4	RRS	DTC 転送情報リードスキップ許可ビット	0 : 転送情報リードスキップを行わない 1 : ベクタ番号の値が一致したとき、転送情報リードスキップを行う	R/W
b7-b5	—	予約ビット	読むと “0” が読めます。書く場合、“0” としてください	R/W

DTCCR レジスタは、DTC の動作を制御するレジスタです。

RRS ビット (DTC 転送情報リードスキップ許可ビット)


DTC ベクタ番号は、前回起動のベクタ番号と比較されます。

ベクタ番号が一致し RRS ビットが “1” のとき、転送情報リードを行わず DTC のデータ転送を行います。ただし、前回の起動がチェーン転送のときは、RRS ビットの値に関わらず転送情報リードが行われます。

また、前回の転送が、ノーマル転送で転送カウンタ (CRA レジスタ) が “0” になった場合と、ブロック転送で転送カウンタ (CRB レジスタ) が “0” になった場合も、RRS ビットの値に関わらず転送情報リードが行われます。

16.2.8 DTC ベクタベースレジスタ (DTCVBR)

アドレス DTC.DTCVBR 0008 2404h




DTCVBR レジスタは、DTC ベクタの配置アドレスを算出するためのベースアドレスを設定するレジスタです。上位 4 ビットへの書き込みは無視され、b27 の値が拡張されて設定されます。また、下位 10 ビットは予約ビットで、値は“0”固定です。書く場合、“0”を書いてください。

0000 0000h ~ 07FF FC00h、および F800 0000h ~ FFFF FC00h の範囲で、1K バイト単位で設定可能です。

16.2.9 DTC アドレスモードレジスタ (DTCADMOD)

アドレス DTC.DTCADMOD 0008 2408h



ビット	シンボル	ビット名	機能	R/W
b0	SHORT	ショートアドレスモード設定ビット	0: フルアドレスモード 1: ショートアドレスモード	R/W
b7-b1	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

DTCADMOD レジスタは、DTC がアクセス可能な領域を設定するレジスタです。

SHORT ビット (ショートアドレスモード設定ビット)

SAR レジスタ、DAR レジスタのアドレスモードを選択するビットです。

フルアドレスモードでは、4G バイト空間 (0000 0000h ~ FFFF FFFFh) のアクセスが可能です。

ショートアドレスモードでは、16M バイト空間 (0000 0000h ~ 007F FFFFh と FF80 0000h ~ FFFF FFFFh) のアクセスが可能です。

16.2.10 DTC モジュール起動レジスタ (DTCST)

アドレス DTC.DTCST 0008 240Ch

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	DTCST

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	DTCST	DTC モジュール起動ビット	0 : DTC モジュール停止 1 : DTC モジュール動作	R/W
b7-b1	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

DTCST ビット (DTC モジュール起動ビット)

DTC を転送要求受け付け可能にするためには、DTCST ビットを “1” にしてください。DTCST ビットを “0” にすると新たな転送要求を受け付けません。

動作中に “0” に書き換えた場合、受け付け済みの転送要求は処理が終わるまで動作します。

モジュールストップ状態、ディープスリープモード、ソフトウェアスタンバイモードへ移行する際は、DTCST ビットを “0” にしてください。

モジュールストップ状態、ディープスリープモード、ソフトウェアスタンバイモードから復帰した後、DTCST ビットを “1” にすると、データ転送が再開できます。

モジュールストップ状態、ディープスリープモード、ソフトウェアスタンバイモードへの移行については「16.9 消費電力低減機能」、および「11. 消費電力低減機能」を参照してください。

16.2.11 DTC ステータスレジスタ (DTCSTS)

アドレス DTC.DTCSTS 0008 240Eh

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
ACT	—	—	—	—	—	—	—	—	—	—	—	—	—	—	VECN[7:0]
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b7-b0	VECN[7:0]	DTCアクティブベクタ番号モニタフラグ	データ転送実行中にその起動要因をベクタ番号で示します データ転送実行中(ACT フラグが“1”的とき)にのみ有効値を示します	R
b14-b8	—	予約ビット	読むと“0”が読みます。書き込みは無効になります	R
b15	ACT	DTCアクティブフラグ	0 : データ転送は実行していない 1 : データ転送実行中	R

VECN[7:0] フラグ (DTC アクティブベクタ番号モニタフラグ)

データ転送を実行中に、その転送の起動要因をベクタ番号で示します。

DTCSTS レジスタを読んだときに、ACT フラグが “1”(データ転送実行中)であれば、VECN[7:0] フラグの値は有効値を示しています。DTCSTS レジスタを読んだときに ACT フラグが “0”(データ転送は実行していない)であれば、VECN[7:0] フラグの値は無効値です。

DTC 起動要因とベクタアドレスの関係は、「14. 割り込みコントローラ (ICUb)」の「14.3.1 割り込みのベクタテーブル」を参照してください。

ACT フラグ (DTC アクティブフラグ)

データ転送の実行状態を示します。

[“1”になる条件]

- 転送要求に対して DTC が起動したとき

[“0”になる条件]

- 1回の転送要求に対するデータ転送が終了したとき

16.3 起動要因

DTC は割り込み要求によって起動します。DTC を起動する割り込み要求に対応する ICU.DTCERn.DTCE ビット (n = 割り込みベクタ番号) を “1” にすると DTC の起動要因になります。

DTC 起動要因とベクタアドレスの関係は、「14. 割り込みコントローラ (ICUb)」の「14.3.1 割り込みのベクタテーブル」を参照してください。また、ソフトウェア起動については、「14. 割り込みコントローラ (ICUb)」の「14.2.5 ソフトウェア割り込み起動レジスタ (SWINTR)」を参照してください。

DTC が一度、転送要求を受け付けると、その 1 要求分の転送が終わるまでは、優先順位に関わりなく新たな転送要求を受け付けません。DTC のデータ転送中に複数の転送要求が発生した場合、その転送が終わった時点でも最も優先順位の高い要求が受け付けられます。DTCST.DTCST ビットが “0” (DTC モジュール停止) の状態で複数の転送要求が発生した場合も、その後、DTCST.DTCST ビットを “1” (DTC モジュール動作) にした時点で最も優先順位の高い要求が受け付けられます。

1 回のデータ転送 (チェーン転送の場合、連続した最後の転送) を行うごとに、DTC は以下の動作を行います。

- 指定した総転送数の最終終了時は、データ転送後に ICU.DTCERn.DTCE ビットを “0” にして CPU に割り込みを要求します。
- MRB.DISEL ビットが “1” のときは、データ転送後に CPU に割り込みを要求します。
- 上記のいずれでもない場合は、データ転送開始時に起動要因となった割り込みステータスフラグを “0” にします。

16.3.1 転送情報の配置と DTC ベクタテーブル

DTC は起動要因別に DTC ベクタテーブルから転送情報の先頭アドレスをリードし、この先頭アドレスから転送情報を読みます。

DTC ベクタテーブルは、ベースアドレス (先頭アドレス) の下位 10 ビットが “0” になるように、1K バイト境界に配置してください。DTC ベクタテーブルのベースアドレスは、DTC ベクタベースレジスター (DTCVBR) に設定してください。

転送情報は、RAM 領域に配置します。ベクタ番号 n に対する転送情報 n の先頭アドレスは、DTCVBR + $4n$ 番地に格納してください。

転送情報は、4 バイト境界に配置してください。ショートアドレスモードの場合、12 バイト、フルアドレスモード場合、16 バイト使用します。DTCADMOD.SHORT ビットで、ショートアドレスモード (SHORT ビット = 1)、フルアドレスモード (SHORT ビット = 0) の設定を行います。

DTC ベクタテーブルと転送情報の対応を図 16.2 に示します。

RAM 領域上の転送情報の配置を図 16.3 に示します。配置領域のエンディアンによって下位アドレスが異なります。詳細は、「16.10.2 転送情報の配置」を参照してください。




図 16.2 DTC ベクターテーブルと転送情報の対応




図 16.3 RAM 領域上の転送情報の配置

16.4 動作説明

DTC は、転送情報を元にデータを転送します。DTC を動作させるためには、あらかじめ転送情報を RAM 領域に格納しておく必要があります。

DTC が起動すると、ベクタ番号に対応する DTC ベクタを読み出します。次に DTC ベクタが示すアドレスから転送情報を読み出してデータ転送を行い、データ転送後の転送情報をライトバックします。転送情報を RAM 領域に格納することで、任意のチャネル数のデータ転送を行うことができます。

転送モードには、ノーマル転送モード、リピート転送モード、ブロック転送モードがあります。

転送元アドレスは SAR レジスタ、転送先アドレスは DAR レジスタで指定します。SAR レジスタ、DAR レジスタは、それぞれの設定(インクリメント/デクリメント/固定)に従って、転送後に更新されます。

DTC の転送モードを表 16.2 に示します。

表 16.2 DTC の転送モード

転送モード	1回の転送要求で転送可能なデータサイズ	メモリアドレスの増減	指定可能な転送回数
ノーマル転送モード	1バイト/1ワード/1ロングワード	1、2または4増減あるいはアドレス固定	1～65536回
リピート転送モード(注1)	1バイト/1ワード/1ロングワード	1、2または4増減あるいはアドレス固定	1～256回(注3)
ブロック転送モード(注2)	CRAH レジスタで指定したブロックサイズ (1～256バイト/1～256ワード/1～256ロングワード)	1、2または4増減あるいはアドレス固定	1～65536回

注1. 転送元または転送先のいずれかをリピート領域に設定

注2. 転送元または転送先のいずれかをブロック領域に設定

注3. 指定回数の転送終了後は、初期状態を回復し動作を継続(リピート)する。

また、MRB.CHNE ビットを“1”にしておくことにより、1回の転送要求で複数の転送を行うことができます(チェーン転送)。MRB.CHNS ビットの設定で、指定された回数のデータ転送が終了したときにチェーン転送を行う設定も可能です。

DTC 動作フローチャートを図 16.4 に示します。チェーン転送の条件を表 16.3 に示します。




図 16.4 DTC 動作フローチャート

表16.3 チェーン転送の条件

第1の転送				第2の転送(注3)				データ転送
CHNE ビット	CHNS ビット	DISEL ビット	転送カウンタ (注1、注2)	CHNE ビット	CHNS ビット	DISEL ビット	転送カウンタ (注1、注2)	
0	—	0	(1 → 0) 以外	—	—	—	—	第1転送で終了
0	—	0	(1 → 0)	—	—	—	—	第1転送で終了
0	—	1	—	—	—	—	—	CPUへ割り込み要求
1	0	—	—	0	—	0	(1 → 0) 以外	第2転送で終了
				0	—	0	(1 → 0)	第2転送で終了
				0	—	1	—	CPUへ割り込み要求
1	1	0	(1 → *) 以外	—	—	—	—	第1転送で終了
1	1	—	(1 → *)	0	—	0	(1 → 0) 以外	第2転送で終了
				0	—	0	(1 → 0)	第2転送で終了
				0	—	1	—	CPUへ割り込み要求
1	1	1	(1 → *) 以外	—	—	—	—	第1転送で終了
								CPUへ割り込み要求

注1. 転送カウンタは各転送モードで異なります。各転送モードでの転送カウンタは以下のとおりです。

ノーマル転送モード : CRAレジスタ、リピート転送モード : CRALレジスタ、ブロック転送モード : CRBレジスタ

注2. 転送終了時のカウンタ動作は、ノーマル転送モード、ブロック転送モードでは(1 → 0)、リピート転送モードでは(1 → CRAH)となります。表中の(1 → *)はこの両方を指しています。

注3. 第2の転送、またはそれ以降の転送でチェーン転送を選択することは可能ですが、第2の転送でCHNEビットが“1”的組み合わせを省略しています。

16.4.1 転送情報リードスキップ機能

DTCCR.RRSビットの設定で、DTCベクタのリードと転送情報のリードをスキップすることができます。

DTC転送要求が入力されたとき、今回起動するDTCベクタ番号と前回起動したDTCベクタ番号が比較されます。比較結果が一致し、DTCCR.RRSビットが“1”的とき、DTCベクタのリードと転送情報のリードを行わず、DTC内部に残っている転送情報に従ってデータ転送を行います。前回の起動がチェーン転送のときは、DTCベクタのリードと転送情報のリードが行われます。また、前回の転送がノーマル転送で、転送カウンタ(CRAレジスタ)が“0”になった場合と、ブロック転送で転送カウンタ(CRBレジスタ)が“0”になった場合も、DTCCR.RRSビットの値に関わらず転送情報リードが行われます。転送情報リードスキップの動作例を図16.13に示します。

DTCベクタテーブルと転送情報を更新する場合には、一度DTCCR.RRSビットを“0”にして、DTCベクタテーブルと転送情報を更新した後、DTCCR.RRSビットを“1”にしてください。DTCCR.RRSビットを“0”にすることによってDTCの内部に保持されていたベクタ番号は破棄されます。次回の起動時は、更新されたDTCベクタテーブルおよび転送情報がリードされます。

16.4.2 転送情報ライトバックスキップ機能

MRA.SM[1:0] ビット、または MRB.DM[1:0] ビットをアドレス固定 (“00b” または “01b”) に設定すると、転送情報の一部がライトバックされません。この機能は、ショートアドレスモード、フルアドレスモードの設定にかかわらず行われます。

転送情報ライトバックスキップ条件とライトバックスキップされるレジスタを表 16.4 に示します。なお、CRA レジスタ、CRB レジスタはショートアドレスモード、フルアドレスモードの設定にかかわらずライトバックされます。

また、フルアドレスモードの場合、MRA レジスタ、MRB レジスタはライトバックスキップされます。

表 16.4 転送情報ライトバックスキップ条件とライトバックスキップされるレジスタ

MRA.SM[1:0] ビット		MRB.DM[1:0] ビット		SAR レジスタ	DAR レジスタ
b3	b2	b3	b2		
0	0	0	0	スキップ	スキップ
0	0	0	1		
0	1	0	0		
0	1	0	1		
0	0	1	0	スキップ	ライトバック
0	0	1	1		
0	1	1	0		
0	1	1	1		
1	0	0	0	ライトバック	スキップ
1	0	0	1		
1	1	0	0		
1	1	0	1		
1	0	1	0	ライトバック	ライトバック
1	0	1	1		
1	1	1	0		
1	1	1	1		

16.4.3 ノーマル転送モード

1回の転送要求で、1バイト、1ワードまたは1ロングワードの転送を行います。転送回数は1～65536です。

転送元アドレスと転送先アドレスは、インクリメント、デクリメント、または固定にそれぞれ設定できます。指定回数の転送が終了すると、CPUへの割り込み要求を発生させることができます。

ノーマル転送モードのレジスタ機能を表16.5に、ノーマル転送モードのメモリマップを図16.5に示します。

表16.5 ノーマル転送モードのレジスタ機能

レジスタ	機能	転送情報をライトバックするときに書き戻される値
SAR	転送元アドレス	インクリメント/デクリメント/固定(注1)
DAR	転送先アドレス	インクリメント/デクリメント/固定(注1)
CRA	転送カウンタA	CRA - 1
CRB	転送カウンタB	更新されない

注1. アドレス固定のときは、ライトバックはスキップされます。




図16.5 ノーマル転送モードのメモリマップ

16.4.4 リピート転送モード

1回の転送要求で、1バイト、1ワードまたは1ロングワードの転送を行います。

MRB.DTS ビットで、転送元、転送先のいずれか一方をリピート領域に指定します。転送回数は 1 ~ 256 まで指定可能で、指定回数の転送が終了すると、転送カウンタおよびリピート領域に設定した方のアドレスレジスタは初期状態を回復し、転送を繰り返します。他方のアドレスレジスタは、連続してインクリメントまたはデクリメント、あるいはアドレス固定になります。

リピート転送モードでは、転送カウンタ CRAL レジスタが “00h” になると、CRAL レジスタの値は CRAH レジスタで設定した値に更新されます。このため、転送カウンタは “00h” にならないので、MRB.DISEL ビットが “0” (指定した回数のデータ転送が終了したとき、CPU への割り込みが発生) の場合は CPU への割り込み要求は発生しません。

リピート転送モードのレジスタ機能を表 16.6 に、リピート転送モードのメモリマップを図 16.6 に示します。

表 16.6 リピート転送モードのレジスタ機能

レジスタ	機能	転送情報をライトバックするときに書き戻される値		
		CRAL ≠ 1 のとき	CRAL = 1 のとき	
			MRB.DTS ビット = 0 のとき	MRB.DTS ビット = 1 のとき
SAR	転送元アドレス	インクリメント/デクリメント/固定(注1)	インクリメント/デクリメント/固定(注1)	SAR レジスタの初期値
DAR	転送先アドレス	インクリメント/デクリメント/固定(注1)	DAR レジスタの初期値	インクリメント/デクリメント/固定(注1)
CRAH	転送カウンタ初期値保持	CRAH	CRAH	
CRAL	転送カウンタ A	CRAL - 1	CRAH	
CRB	転送カウンタ B	更新されない	更新されない	

注1. アドレス固定のときは、ライトバックはスキップされます。




図 16.6 リピート転送モードのメモリマップ (転送元をリピート領域に設定した場合)

16.4.5 ブロック転送モード

1回の転送要求で、1ブロックの転送を行います。

MRB.DTS ビットで、転送元、転送先のいずれか一方をブロック領域に指定します。ブロックサイズは 1 ~ 256 バイト、1 ~ 256 ワードまたは 1 ~ 256 ロングワードの指定が可能です。

指定された 1 ブロックの転送が終了すると、ブロックサイズカウンタ CRAH レジスタと、ブロック領域に指定したアドレスレジスタ (MRB.DTS ビットが “1” のとき SAR レジスタ、DTS ビットが “0” のとき DAR レジスタ) の初期状態が回復します。他方のアドレスレジスタは、連続してインクリメント、またはデクリメント、あるいはアドレス固定になります。

転送回数 (ブロック回数) は、1 ~ 65536 まで指定可能です。指定回数のブロック転送が終了すると、CPU への割り込みを発生させることができます。

ブロック転送モードのレジスタ機能を表 16.7 に、ブロック転送モードのメモリマップを図 16.7 に示します。

表 16.7 ブロック転送モードのレジスタ機能

レジスタ	機能	転送情報をライトバックするときに書き戻される値	
		MRB.DTS ビット = 0 のとき	MRB.DTS ビット = 1 のとき
SAR	転送元アドレス	インクリメント/デクリメント/固定(注1)	SAR レジスタの初期値
DAR	転送先アドレス	DAR レジスタの初期値	インクリメント/デクリメント/固定(注1)
CRAH	ブロックサイズ初期値保持	CRAH	
CRAL	ブロックサイズカウンタ	CRAH	
CRB	ブロック転送回数カウンタ	CRB - 1	

注1. アドレス固定のときは、ライトバックはスキップされます。




図 16.7 ブロック転送モードのメモリマップ (転送先をブロック領域に指定した場合)

16.4.6 チェーン転送

MRB.CHNE ビットを “1” にするとチェーン転送ができます。チェーン転送は、1 回の転送要求で複数のデータ転送を行います。

MRB.CHNE ビットを “1”、MRB.CHNS ビットを “0” にした場合、指定した回数のデータ転送が終了したときも、MRB.DISEL ビットを “1” (データ転送のたびに、CPU への割り込み要求が発生) にしているときも、CPU への割り込み要求は発生しません。また、起動要因となった割り込みステータスフラグにも影響を与えません。

データ転送を定義する転送情報 (SAR, DAR, CRA, CRB, MRA, MRB) はそれぞれ個別に設定できます。図 16.8 にチェーン転送の動作を示します。




図 16.8 チェーン転送の動作

MRB.CHNE ビットを “1”、MRB.CHNS ビットを “1” にした場合、指定された回数のデータ転送が終了したときのみチェーン転送を行います。リピート転送モードでも、指定された回数のデータ転送が終了したときにチェーン転送を行います。

チェーン転送の条件の詳細については、表 16.3 のチェーン転送の条件を参照してください。

16.4.7 動作タイミング

DTCの動作タイミングの例を図16.9～図16.13に示します。




図 16.9 DTC 動作タイミング例(1)
(ショートアドレスモード、ノーマル転送モード、リピート転送モードの場合)




図 16.10 DTC 動作タイミング例(2)
(ショートアドレスモード、ブロック転送モード、ブロックサイズ = 4 の場合)





図 16.11 DTC 動作タイミング例(3)(ショートアドレスモード、チェーン転送の場合)

図 16.12 DTC 動作タイミング例(4)
(フルアドレスモード、ノーマル転送モード、リピート転送モードの場合)




図 16.13 転送情報リードスキップ時の動作例
(ベクタ、転送情報、転送先がRAM、転送元は周辺モジュールの場合)

16.4.8 DTC の実行サイクル

DTC の 1 回のデータ転送の実行サイクルを表 16.8 に示します。

各処理状態の実施順序は、「16.4.7 動作タイミング」を参照してください。

表 16.8 DTC の実行サイクル

転送モード	ベクタリード	転送情報リード			転送情報ライト			データ転送		内部動作	
								リード	ライト		
ノーマル	Cv + 1 リピート	0 (注 1)	4 × Ci + 1 (注 2)	3 × Ci + 1 (注 3)	0 (注 1)	3 × Ci (注 4)	2 × Ci (注 5)	Ci (注 6)	Cr + 1 Cr + 1 P × Cr	Cw Cw P × Cw	2 (注 1)
ブロック (注 7)											

注 1. 転送情報リードスキップのとき

注 2. フルアドレスモード動作のとき

注 3. ショートアドレスモード動作のとき

注 4. SAR レジスタ、DAR レジスタがともにアドレス固定でないとき

注 5. SAR レジスタ、または DAR レジスタがアドレス固定のとき

注 6. SAR レジスタと DAR レジスタがともにアドレス固定のとき

注 7. ブロックサイズが 2 以上の場合は、ブロックサイズが 1 の場合は、ノーマル転送のサイクル数となります。

P : ブロックサイズ (CRAH、CRAL レジスタの設定値)

Cv : ベクタ転送情報格納先アクセスサイクル

Ci : 転送情報格納先アドレスアクセスサイクル

Cr : データリード先アクセスサイクル

Cw : データライト先アクセスサイクル

(ベクタリード、転送情報リード、データ転送リードの「+1」、内部動作の「2」の単位はいずれもシステムクロック (ICLK) です。)

(Cv、Ci、Cr、Cw はアクセス先で異なります。アクセス先ごとのサイクル数は、「38. RAM」、「39. フラッシュメモリ」、「5. I/O レジスタ」を参照してください。)

16.4.9 DTC のバス権解放タイミング

DTC は、転送情報リード中と転送情報ライト中にはバス権を解放しません。その他のタイミングでは、バスマスター調停部で決められた優先順位によってバス調停が行われます。

バス調停については、「15. バス」を参照してください。

16.5 DTC の設定手順

DTC を使用する前に、DTC ベクタベースレジスタ (DTCVBR) を設定してください。

図 16.14 に DTC の起動に必要な設定手順を示します。




図 16.14 DTC の設定手順

16.6 DTC 使用例

16.6.1 ノーマル転送

DTC の使用例として、SCI による 128 バイトのデータ受信を行う例を示します。

(1) 転送情報の設定

MRA レジスタの MD[1:0] ビットを “00b”(ノーマル転送モード)、SZ[1:0] ビットを “00b”(バイト転送)、SM[1:0] ビットを “00b”(転送元アドレス固定)に設定します。MRB レジスタの CHNE ビットを “0”(チェーン転送禁止)、DISEL ビットを “0”(指定回数のデータ転送終了時、割り込み発生)、DM[1:0] ビットを “10b”(転送後 DAR レジスタをインクリメント)に設定します。MRB.DTS ビットは、任意の値にすることができます。SAR レジスタには SCI の RDR レジスタのアドレス、DAR レジスタにはデータを格納する RAM の先頭アドレス、CRA レジスタには 128 (“0080h”) を設定します。CRB レジスタは、任意の値にすることができます。

(2) DTC ベクタテーブルの設定

受信完了割り込み (RXI) 用の転送情報の先頭アドレスを、DTC ベクタテーブルに設定します。

(3) ICU の設定と DTC モジュール起動

対応する ICU.DTCERn.DTCE ビットを “1” に、ICU.IERm.IENj ビットを “1” にします。DTCST.DTCST ビットを “1” にします。

(4) SCI の設定

SCI の SCR.RIE ビットを “1” にして、RXI 割り込みを許可します。なお、SCI の受信動作中に受信エラーが発生すると以後の受信が行われませんので、CPU が受信エラー割り込みを受け付けられるようにしてください。

(5) DTC 転送

SCI で 1 バイトのデータ受信が完了するごとに RXI 割り込みが発生し、DTC が起動します。DTC によって、受信データが SCI の RDR レジスタから RAM へ転送され、DAR レジスタのインクリメント、CRA レジスタのデクリメントを行います。

(6) 割り込み処理

128 回のデータ転送が終了後、CRA レジスタが “0” になると、CPU に RXI 割り込み要求が出力されます。割り込み処理ルーチンで終了処理を行ってください。

16.6.2 カウンタが“0”のときのチェーン転送

第1のデータ転送の転送カウンタが“0”になったときのみ第2のデータ転送を行い、第2のデータ転送において第1の転送情報を変更します。このチェーン転送を繰り返すことで、転送回数が256回を超えるリピート転送を行うことができます。

128Kバイトの入力バッファを200000h～21FFFFh番地に構成する例を示します(入力バッファは下位アドレス“0000h”から始まるように設定します)。カウンタが“0”的ときのチェーン転送を図16.15に示します。

- (1) 第1のデータ転送は、入力データ用にノーマル転送モードを設定します。転送元アドレスは固定、CRAレジスタは“0000h”(65536回)、MRB.CHNEビットは“1”(チェーン転送許可)、MRB.CHNSビットは“1”(転送カウンタが“0”になったときのみチェーン転送を行う)、MRB.DISELビットは“0”(指定された回数のデータ転送が終了したときCPUへの割り込みが発生)にしてください。
- (2) 第1のデータ転送の転送先アドレスの65536回ごとの先頭アドレスの上位8ビット(この例の場合は“21h”と“20h”)を別の領域(ROMなど)に用意してください。
- (3) 第2のデータ転送は、第1のデータ転送の転送先アドレス再設定用にリピート転送モード(転送元をリピート領域)にします。転送先は第1の転送情報内のDARレジスタの上位8ビットが配置されているアドレスです。このときMRB.CHNEビットは“0”(チェーン転送禁止)、MRB.DISELビットは“0”(指定された回数のデータ転送が終了したときCPUへの割り込みが発生)にしてください。この例の場合は、転送カウンタを“2”にしてください。
- (4) DTC転送要求を受け付けると、第1のデータ転送を実行します。65536回実行して、第1のデータ転送の転送カウンタが“0”になると、第2のデータ転送が開始され、第1のデータ転送の転送先アドレスの上位8ビットを“21h”にします。このとき、第1のデータ転送の転送先アドレスの下位16ビットと転送カウンタは、“0000h”になっています。
- (5) 引き続き、DTC転送要求を受け付けると、第1のデータ転送を実行します。65536回実行して、第1のデータ転送の転送カウンタが“0”になると、第2のデータ転送が開始され、第1のデータ転送の転送先アドレスの上位8ビットを“20h”にします。このとき、第1のデータ転送の転送先アドレスの下位16ビットと転送カウンタは“0000h”になっています。
- (6) 上記(4)、(5)を無限に繰り返します。第2のデータ転送がリピート転送モードのため、CPUへの割り込み要求は発生しません。




図 16.15 カウンタが“0”のときのチェーン転送

16.7 割り込み要因

DTC が指定された回数のデータ転送を終了したとき、および MRB.DISEL ビットが “1”(データ転送のために、CPU への割り込みが発生) のデータ転送が終了したとき、DTC を起動した割り込み要因で CPU に対して割り込みが発生します。これらの CPU に対する割り込みは、CPU の PSW.I ビット (割り込み許可ビット)、PSW.IPL[3:0] ビット (プロセッサ割り込み優先レベル)、および割り込みコントローラの優先順位の制御を受けます。

16.8 イベントリンク

DTC は 1 要求分の転送完了後にイベント信号を出力します。

16.9 消費電力低減機能

モジュールストップ状態、ディープスリープモード、ソフトウェアスタンバイモードへ移行する際は、DTCST.DTCST ビットを“0”(DTC モジュール停止)にした後、それぞれ以下の処理をしてください。

(1) モジュールストップ機能

MSTPCRA.MSTPA28 ビットに“1”(モジュールストップ状態への遷移)を書くことによって、DTC のモジュールストップ機能が有効になります。MSTPCRA.MSTPA28 ビットに“1”を書いたときにデータ転送が実行中であった場合、データ転送終了後にモジュールストップ状態に遷移します。

MSTPCRA.MSTPA28 ビットが“1”的とき、DTC のレジスタにアクセスしないでください。

MSTPCRA.MSTPA28 ビットに“0”(モジュールストップ状態の解除)を書くことにより、DTC のモジュールストップが解除されます。

(2) ディープスリープモード

「11. 消費電力低減機能」の「11.6.2.1 ディープスリープモードへの遷移」の手順に従って設定してください。

WAIT 命令実行時点でデータ転送が実行中であった場合、データ転送終了後にディープスリープモードに移行します。

ディープスリープモードから復帰後、MSTPCRA.MSTPA28 ビットに“0”を書くことにより、DTC のモジュールストップが解除されます。

(3) ソフトウェアスタンバイモード

「11. 消費電力低減機能」の「11.6.3.1 ソフトウェアスタンバイモードへの移行」の手順に従って設定してください。

WAIT 命令実行時点でデータ転送が実行中であった場合、データ転送終了後にソフトウェアスタンバイモードに移行します。

(4) 消費電力低減機能における注意事項

WAIT 命令とレジスタ設定順については、「11. 消費電力低減機能」の「11.7.5 WAIT 命令の実行タイミング」を参照してください。

低消費電力モードから復帰後、データ転送を行うには、再度 DTCST.DTCST ビットを“1”にしてください。

ディープスリープモード期間、ソフトウェアスタンバイモード期間に発生した要求を DTC 転送要求でなく CPU への割り込み要求にする場合は、「14. 割り込みコントローラ(ICUb)」の「14.4.3 割り込み要求先の選択」の設定方法に沿って、割り込み要求先を CPU に切り替えてから WAIT 命令を実行してください。

16.10 使用上の注意事項

16.10.1 転送情報先頭アドレス

ベクタテーブルに指定する転送情報の先頭アドレスは、4の倍数を指定してください。4の倍数以外を指定すると、アドレスの最下位2ビットは“00b”としてアクセスします。

16.10.2 転送情報の配置

転送情報をメモリに配置するときには、配置する領域のエンディアンによって、図16.16に示すとおり配置してください。

たとえば、CRA、CRB設定データを16ビットで書く場合、ビッグエンディアンの場合は+8h(+Ch)番地にCRA設定データ、+Ah(+Eh)番地にCRB設定データを書いてください。リトルエンディアンの場合は+8h(+Ch)番地にCRB設定データ、+Ah(+Eh)番地にCRA設定データを書いてください。32ビットで書く場合は、エンディアンにかかわらず32ビットのMSB側にCRA設定データ、LSB側にCRB設定データを配置して+8h(+Ch)番地に書いてください。




図 16.16 転送情報の配置

17. イベントリンクコントローラ (ELC)

17.1 概要

イベントリンクコントローラ (ELC) は、各周辺モジュールで発生する割り込み要求をイベント信号とし、モジュール間を相互に接続（リンク）することにより、CPU を介さず直接モジュール間で連携動作ができます。イベント信号は、該当する割り込み要求許可ビットの設定に関係なく出力することができます。

表 17.1 に ELC の仕様を示します。図 17.1 に ELC のブロック図を示します。

表 17.1 ELC の仕様

項目	内容
イベントリンク機能	<ul style="list-style-type: none"> 47種類のイベント信号を、直接モジュールへリンク可能 ・タイマ系のモジュールは、イベント入力時の動作の選択が可能 ・ポートBのイベントリンク動作が可能 シングルポート（注1）：指定した1ビットのポートにイベントリンクの動作設定が可能 ポートグループ（注1）：8本あるI/Oポート内で、指定した複数ビットをグループ化してイベントリンクの動作設定が可能
消費電力低減機能	モジュールストップ状態への設定が可能

注1. 入力に指定されている、シングルポート、ポートグループでは、接続している信号値の変化により、イベントを発生します。
 64ピンパッケージ製品で、ポート切り替えレジスタA (PSRA) でPC0、PC1を選択した場合、ELCのPB6、PB7を入力および出力のイベントとして使用できません。
 48ピンパッケージ製品で、ポート切り替えレジスタB (PSRB) でPC0～PC3を選択した場合、ELCのPB0、PB1、PB3、PB5を入力および出力のイベントとして使用できません。




図 17.1 ELC のブロック図 (n = 1 ~ 4, 7, 8, 10, 12, 14 ~ 16, 18, 20, 22, 24, 25)

17.2 レジスタの説明

17.2.1 イベントリンクコントロールレジスタ (ELCR)

アドレス 0008 B100h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	ELCON	—	—	—	—	—	—	—
	0	1	1	1	1	1	1	1


ビット	シンボル	ビット名	機能	R/W
b6-b0	—	予約ビット	読むと“1”が読めます。書く場合、“1”としてください	R/W
b7	ELCON	全イベントリンク許可ビット	0 : ELC機能は無効 1 : ELC機能は有効	R/W

ELCR レジスタは、ELC の動作を制御するレジスタです。

17.2.2 イベントリンク設定レジスタ n (ELSRn)

(n = 1 ~ 4, 7, 8, 10, 12, 14 ~ 16, 18, 20, 22, 24, 25)

アドレス ELSR1 0008 B102h, ELSR2 0008 B103h, ELSR3 0008 B104h, ELSR4 0008 B105h,
 ELSR7 0008 B108h, ELSR8 0008 B109h, ELSR10 0008 B10Bh, ELSR12 0008 B10Dh,
 ELSR14 0008 B10Fh, ELSR15 0008 B110h, ELSR16 0008 B111h, ELSR18 0008 B113h,
 ELSR20 0008 B115h, ELSR22 0008 B117h, ELSR24 0008 B119h, ELSR25 0008 B11Ah



ビット	シンボル	ビット名	機能	R/W
b7-b0	ELS[7:0]	イベントリンク選択ビット	00h : 該当する周辺モジュールへのイベントの出力は無効 08h~6Ah : リンクするイベント信号の番号を指定 上記以外は設定しないでください	R/W

ELSRn レジスタは、周辺モジュールごとに、リンクするイベント信号を指定するレジスタです。ELSRn レジスタと周辺モジュールの対応を表 17.2 に示します。また、ELSRn レジスタに設定するイベント信号の名称と信号番号の対応を表 17.3 に示します。

表 17.2 ELSRn レジスタと周辺モジュールの対応

レジスタ名	周辺モジュール
ELSR1	MTU1
ELSR2	MTU2
ELSR3	MTU3
ELSR4	MTU4
ELSR7	CMT1
ELSR8	ICU (LPT専用割り込み) (注1)
ELSR10	TMR0
ELSR12	TMR2
ELSR14	CTSU
ELSR15	S12AD
ELSR16	DA0
ELSR18	ICU (割り込み1) (注2)
ELSR20	出力ポートグループ1
ELSR22	入力ポートグループ1
ELSR24	シングルポート0 (注3)
ELSR25	シングルポート1 (注3)

注1. イベント信号は“32h”(LPT・コンペアマッチ)を指定してください。

注2. イベント信号は“63h”～“6Ah”の中から指定してください。これ以外の値は、設定しないでください。

注3. ELSR24、ELSR25 レジスタにDOC・データ演算条件成立信号(6Ah)は、設定しないでください。

表17.3 ELSRn.ELS[7:0]ビットに設定するイベント信号名と信号番号の対応 (1/2)

ELS[7:0]ビットの値	周辺モジュール	ELSRn設定イベント信号
08h	マルチファンクションタイマパルスユニット2	MTU1・コンペアマッチ1A
09h		MTU1・コンペアマッチ1B
0Ah		MTU1・オーバフロー
0Bh		MTU1・アンダフロー
0Ch		MTU2・コンペアマッチ2A
0Dh		MTU2・コンペアマッチ2B
0Eh		MTU2・オーバフロー
0Fh		MTU2・アンダフロー
10h		MTU3・コンペアマッチ3A
11h		MTU3・コンペアマッチ3B
12h		MTU3・コンペアマッチ3C
13h		MTU3・コンペアマッチ3D
14h		MTU3・オーバフロー
15h		MTU4・コンペアマッチ4A
16h		MTU4・コンペアマッチ4B
17h		MTU4・コンペアマッチ4C
18h		MTU4・コンペアマッチ4D
19h		MTU4・オーバフロー
1Ah		MTU4・アンダフロー
1Fh	コンペアマッチタイマ	CMT1・コンペアマッチ1
22h	8ビットタイマ	TMR0・コンペアマッチA0
23h		TMR0・コンペアマッチB0
24h		TMR0・オーバフロー
28h		TMR2・コンペアマッチA2
29h		TMR2・コンペアマッチB2
2Ah		TMR2・オーバフロー
32h	ローパワータイマ	LPT・コンペアマッチ
34h	12ビットA/Dコンバータ	S12AD・比較条件成立
35h		S12AD・比較条件不成立
3Ah	シリアルコミュニケーションインターフェース	SCI5・エラー（受信エラー・エラーシグナル検出）
3Bh		SCI5・受信データフル
3Ch		SCI5・送信データエンプティ
3Dh		SCI5・送信完了
4Eh	I ² Cバスインターフェース	RIIC0・通信エラー、イベント発生
4Fh		RIIC0・受信データフル
50h		RIIC0・送信データエンプティ
51h		RIIC0・送信終了
58h	12ビットA/Dコンバータ	S12AD・A/D変換終了
59h	コンパレータB0	コンパレータB0・比較結果変化
5Ah	コンパレータB0・B1	コンパレータB0・B1共通比較結果変化
5Bh	電圧検出回路	LVD1・電圧検出
61h	データトランスマルチポートメモリ	DTC・転送終了
63h	I/Oポート	入力ポートグループ1・入力エッジ検出
65h		シングル入力ポート0・入力エッジ検出
66h		シングル入力ポート1・入力エッジ検出
69h	イベントリンクコントローラ	ソフトウェアイベント

表17.3 ELSRn.ELS[7:0]ビットに設定するイベント信号名と信号番号の対応 (2/2)

ELS[7:0]ビットの値	周辺モジュール	ELSRn設定イベント信号
6Ah	データ演算回路	DOC・データ演算条件成立信号
上記以外は設定しないでください		

17.2.3 イベントリンクオプション設定レジスタ A (ELOPA)

アドレス 0008 B11Fh

b7	b6	b5	b4	b3	b2	b1	b0
MTU3MD[1:0]	MTU2MD[1:0]	MTU1MD[1:0]	—	—			
リセット後の値 1	1	1	1	1	1	1	1

ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	読むと“1”が読めます。書く場合、“1”としてください	R/W
b3-b2	MTU1MD[1:0]	MTU1動作選択ビット	b3 b2 0 0 : カウントスタート 0 1 : カウントリスタート 1 0 : インプットキャプチャ (注1) 1 1 : イベント無効	R/W
b5-b4	MTU2MD[1:0]	MTU2動作選択ビット	b5 b4 0 0 : カウントスタート 0 1 : カウントリスタート 1 0 : インプットキャプチャ (注2) 1 1 : イベント無効	R/W
b7-b6	MTU3MD[1:0]	MTU3動作選択ビット	b7 b6 0 0 : カウントスタート 0 1 : カウントリスタート 1 0 : インプットキャプチャ (注3) 1 1 : イベント無効	R/W

注1. MTU1.TCNT レジスタの値がMTU1.TGRA レジスタにキャプチャされます。

注2. MTU2.TCNT レジスタの値がMTU2.TGRA レジスタにキャプチャされます。

注3. MTU3.TCNT レジスタの値がMTU3.TGRA レジスタにキャプチャされます。

ELOPA レジスタは、MTU1 ~ MTU3 のイベント入力時の動作を設定するレジスタです。ELC 機能を使用しないときは、“11b”（イベント無効）にしてください。

17.2.4 イベントリンクオプション設定レジスタ B (ELOPB)

アドレス 0008 B120h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	MTU4MD[1:0]	

リセット後の値 1 1 1 1 1 1 1 1

ビット	シンボル	ビット名	機能	R/W
b1-b0	MTU4MD[1:0]	MTU4動作選択ビット	b1 b0 0 0 : カウントスタート 0 1 : カウントリスタート 1 0 : インプットキャプチャ (注1) 1 1 : イベント無効	R/W
b7-b2	—	予約ビット	読むと“1”が読めます。書く場合、“1”としてください	R/W

注1. MTU4.TCNT レジスタの値が MTU4.TGRA レジスタにキャプチャされます。

ELOPB レジスタは、MTU4 のイベント入力時の動作を設定するレジスタです。ELC 機能を使用しないときは、“11b”（イベント無効）にしてください。

17.2.5 イベントリンクオプション設定レジスタ C (ELOPC)

アドレス 0008 B121h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	LPTMD[1:0]	CMT1MD[1:0]	—	—	—	


リセット後の値 1 1 1 1 1 1 1 1

ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	読むと“1”が読めます。書く場合、“1”としてください	R/W
b3-b2	CMT1MD[1:0]	CMT1動作選択ビット	b3 b2 0 0 : カウントスタート 0 1 : カウントリスタート 1 0 : イベントカウンタ 1 1 : イベント無効	R/W
b5-b4	LPTMD[1:0]	LPT動作選択ビット	b5 b4 0 0 : コンペアマッチイベントを割り込み要求としてICUに出力 1 1 : イベント無効 上記以外は設定しないでください	R/W
b7-b6	—	予約ビット	読むと“1”が読めます。書く場合、“1”としてください	R/W

ELOPC レジスタは、CMT1、および LPT のイベント入力時の動作を設定するレジスタです。ELC 機能を使用しないときは、“11b”（イベント無効）にしてください。

17.2.6 イベントリンクオプション設定レジスタ D (ELOPD)

アドレス 0008 B122h



ビット	シンボル	ビット名	機能	R/W
b1-b0	TMR0MD[1:0]	TMR0動作選択ビット	b1 b0 0 0 : カウントスタート 0 1 : カウントリスタート 1 0 : イベントカウンタ 1 1 : イベント無効	R/W
b3-b2	—	予約ビット	読むと“1”が読めます。書く場合、“1”としてください。	R/W
b5-b4	TMR2MD[1:0]	TMR2動作選択ビット	b5 b4 0 0 : カウントスタート 0 1 : カウントリスタート 1 0 : イベントカウンタ 1 1 : イベント無効	R/W
b7-b6	—	予約ビット	読むと“1”が読めます。書く場合、“1”としてください。	R/W

ELOPD レジスタは、TMR0、TMR2 のイベント入力時の動作を設定するレジスタです。

ELC 機能を使用しないときは、“11b”（イベント無効）にしてください。

17.2.7 ポートグループ指定レジスタ 1 (PGR1)

アドレス PGR1 0008 B123h

b7	b6	b5	b4	b3	b2	b1	b0
PGR7	PGR6	PGR5	PGR4	PGR3	PGR2	PGR1	PGR0

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	PGR0	ポートグループ指定0ビット	0 : ポートグループ指定しない 1 : ポートグループ指定する	R/W
b1	PGR1	ポートグループ指定1ビット		R/W
b2	PGR2	ポートグループ指定2ビット		R/W
b3	PGR3	ポートグループ指定3ビット		R/W
b4	PGR4	ポートグループ指定4ビット		R/W
b5	PGR5	ポートグループ指定5ビット		R/W
b6	PGR6	ポートグループ指定6ビット		R/W
b7	PGR7	ポートグループ指定7ビット		R/W

PGR1 レジスタは、入出力ポートのグループ設定をするレジスタです。8 本ある I/O ポート内の個々のポート（1 ビット）に対してグループ指定を行います。1 ~ 8 ビットの任意のポートを同一グループに指定できます。表 17.4 に PGR1 レジスタとポートの対応を示します。

表 17.4 ポートグループ関連レジスタとポート番号の対応

ポート番号	ポートグループ指定レジスタ (PGR)	ポートグループコントロールレジスタ (PGC)	ポートバッファレジスタ (PDBF)
ポート B	PGR1 レジスタ	PGC1 レジスタ	PDBF1 レジスタ

17.2.8 ポートグループコントロールレジスタ 1 (PGC1)

アドレス PGC1 0008 B125h

b7	b6	b5	b4	b3	b2	b1	b0
—	PGCO[2:0]	—	PGCO VE	PGCI[1:0]			

リセット後の値 1 0 0 0 1 0 0 0

ビット	シンボル	ビット名	機能	R/W
b1-b0	PGCI[1:0]	イベント出力エッジ選択ビット	b1 b0 0 0 : 外部入力信号の立ち上がりエッジを検出して、イベント発生 0 1 : 外部入力信号の立ち下がりエッジを検出して、イベント発生 1 x : 外部入力信号の立ち上がり/立ち下がりの両エッジを検出して、イベント発生	R/W
b2	PGCOVE	PDBF上書き指定ビット	0 : PDBF1 レジスタへの上書き無効 1 : PDBF1 レジスタへの上書き有効	R/W
b3	—	予約ビット	読むと“1”が読めます。書く場合、“1”としてください	R/W
b6-b4	PGCO[2:0]	ポートグループ動作セレクトビット	b6 b4 0 0 0 : イベント入力時、Low を出力 0 0 1 : イベント入力時、High を出力 0 1 0 : イベント入力時、トグル（反転）出力 0 1 1 : イベント入力時、バッファ値を出力 1 x x : イベント入力時、グループ内でビットローテート出力 (MSB→LSBへローテート)	R/W
b7	—	予約ビット	読むと“1”が読めます。書く場合、“1”としてください	R/W

x : Don't care

PGC1 レジスタは、出力に設定されたポートグループに対して、イベント信号入力時のポートから外部へ出力する信号の出力形式を指定します。また、入力ポートグループに対して、PDBF レジスタへの上書き有効 / 無効の指定およびイベント発生する条件（外部からの入力する信号の変化）を設定します。

PGR1 レジスタとポートの対応については、表 17.4 を参照してください。

17.2.9 ポートバッファレジスタ 1 (PDBF1)

アドレス PDBF1 0008 B127h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PDBF0	ポートバッファ 0 ビット	PODR と PDBF の間で、イベント入力により、データが転送されま す。入力ポートグループに指定したビットへの書き込みは無効と なります。	R/W
b1	PDBF1	ポートバッファ 1 ビット	詳細は、「17.3 動作説明」を参照してください	R/W
b2	PDBF2	ポートバッファ 2 ビット		R/W
b3	PDBF3	ポートバッファ 3 ビット		R/W
b4	PDBF4	ポートバッファ 4 ビット		R/W
b5	PDBF5	ポートバッファ 5 ビット		R/W
b6	PDBF6	ポートバッファ 6 ビット		R/W
b7	PDBF7	ポートバッファ 7 ビット		R/W

PDBF1 レジスタは、PGR1 レジスタと対になる 8 ビットのレジスタです。PDBF1 レジスタの動作については、「17.3.5 I/O ポートのイベント入力動作とイベント発生動作」を参照してください。

PGR1 レジスタとポートの対応については、表 17.4 を参照してください。

17.2.10 イベント接続ポート指定レジスタ n (PELn) (n = 0、1)

アドレス PEL0 0008 B129h, PEL1 0008 B12Ah

b7	b6	b5	b4	b3	b2	b1	b0
—	PSM[1:0]	PSP[1:0]	PSB[2:0]	0	0	0	0

リセット後の値 1 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b2-b0	PSB[2:0]	ビット番号指定ビット	8本あるI/Oポートのビット番号を指定	R/W
b4-b3	PSP[1:0]	ポート番号指定ビット	<p>b4 b3 0 0 : 設定無効 0 1 : ポートB (PGR1レジスタに対応) 1 x : 設定しないでください</p>	R/W
b6-b5	PSM[1:0]	イベントリンク指定ビット	<ul style="list-style-type: none"> ポート出力設定時 : ポート出力データを指定 b6 b5 0 0 : イベント入力時、Lowを出力 0 1 : イベント入力時、Highを出力 1 x : イベント入力時、トグル（反転）出力 ポート入力設定時 : イベント出力エッジ選択 b6 b5 0 0 : 立ち上がりエッジを検出して、イベント出力 0 1 : 立ち下がりエッジを検出して、イベント出力 1 x : 立ち上がり/立ち下がりの両エッジを検出して、イベント出力 	R/W
b7	—	予約ビット	読むと“1”が読みます。書く場合、“1”としてください	R/W

x : Don't care

PELn レジスタは、イベントをリンクするシングルポートの指定とイベント入力時の動作および、イベント発生条件を設定するレジスタです。本 MCU では、ポート B の内、いずれかのビットに対して、最大 2 つのシングルポートを設定できます。

17.2.11 イベントリンクソフトウェアイベント発生レジスタ (ELSEGR)

アドレス 0008 B12Dh

b7	b6	b5	b4	b3	b2	b1	b0
WI	WE	—	—	—	—	—	SEG

リセット後の値 1 0 1 1 1 1 1 0

ビット	シンボル	ビット名	機能	R/W
b0	SEG	ソフトウェアイベント発生ビット	0: 通常動作 1: ソフトウェアイベント発生	W
b5-b1	—	予約ビット	読むと“1”が読みます。書く場合、“1”としてください	R/W
b6	WE	SEGビット書き込み許可ビット	0: SEGビットへの書き込み禁止 1: SEGビットへの書き込み許可	R/W
b7	WI	ELSEGRレジスタ書き込み禁止ビット	0: ELSEGRレジスタへの書き込み許可 1: ELSEGRレジスタへの書き込み禁止	W

本レジスタへの書き込みは MOV 命令を使用してください。

SEG ビット（ソフトウェアイベント発生ビット）

WE ビットが“1”的状態で、本ビットに“1”を書き込むとソフトウェアイベントが発生します。

本ビットは読むと“0”が読みます。“1”を書いても“1”になりません。

WE ビット（SEG ビット書き込み許可ビット）

WE ビットが“1”的ときのみ、SEG ビットに対する書き込みが可能になります。

[“1”になる条件]

- WI ビットに“0”、WE ビットに“1”を書き込んだとき

[“0”になる条件]

- WI ビットに“0”、WE ビットに“0”を書き込んだとき

WI ビット（ELSEGR レジスタ書き込み禁止ビット）

WI ビットの書き込み値が“0”的ときのみ、ELSEGR レジスタに対する書き込みが可能になります。

読むと“1”が読みます。

17.3 動作説明

17.3.1 割り込み処理とイベントリンクの関係

本 MCU に内蔵しているモジュールには、割り込み要求ステータスフラグと、これらの割り込みの許可 / 禁止を制御する許可ビットがあります。各モジュールで割り込み要求が発生すると、割り込み要求ステータスフラグが“1”になり、当該割り込み要求が許可のとき、CPU に対して割り込みを要求します。

これに対して、ELC は、各周辺モジュールで発生する割り込み要求をイベント信号とし、モジュール間を相互に接続（リンク）することにより、CPU を介さず直接モジュール間で連携動作ができます。イベント信号は、該当する割り込み要求許可ビットの設定に関係なく出力することができます。図 17.2 に割り込み処理と ELC の関係を示します。




図 17.2 割り込み処理と ELC の関係

17.3.2 イベントのリンク

ELSRn レジスタにイベントを設定することにより、設定したイベントが発生した場合、対応するモジュールが起動します。1つのモジュールに、1種類のイベントのみリンクできます。起動するモジュールの初期設定が完了してから ELC でモジュールを起動してください。表 17.5 にイベントを入力したときのモジュール別動作一覧を示します。

表17.5 イベント入力時のモジュール別動作一覧

モジュール	イベント入力時の動作		
MTU CMT TMR	ELOPA～ELOPD レジスタの設定により以下の動作となります <ul style="list-style-type: none"> イベント信号入力により、カウントスタート イベント信号入力により、カウントリスタート 入力したイベント数をカウント (CMT) イベント信号入力により、キャプチャ動作 (MTU) 		
A/D コンバータ	イベント信号入力により、A/D 変換開始		
D/A コンバータ	イベント信号入力により、D/A 変換開始		
I/O ポート（出力）	イベント信号入力により、PODR レジスタ（ポート出力データレジスタ）の値が変化 (外部端子の出力値が変化する)	ポートグループ	<ul style="list-style-type: none"> PODR レジスタの値が、指定された値に変化 PDBF1 レジスタの値を PODR レジスタに転送 ロード出力
		シングルポート	PODR レジスタの値が指定された値に変化
I/O ポート（入力）	入力端子の信号値が変化	ポートグループ	イベント発生
		シングルポート	
	イベント入力時	ポートグループ	外部端子の信号値を PDBF1 レジスタに転送
		シングルポート	イベントの接続はできません
割り込み制御	イベント信号入力により、CPUへ割り込み要求、DTC データ転送開始		

17.3.3 タイマ系周辺モジュールのイベント入力時の動作

ELOPA ~ ELOPD レジスタによりイベント入力時の動作を設定します。

(1) カウントスタート動作

イベント入力により、タイマのカウントをスタートし、各タイマの制御レジスタのカウントスタートビット（注1）が“1”になります。カウントスタートビットが“1”的状態で入力されたイベントは、無効です。

(2) カウントリスタート動作

イベント入力により、タイマのカウンタ（注1）を初期化します。各タイマの制御レジスタのカウントリスタートビット（注1）は保持されるため、カウントスタートビットが“1”的状態でイベント入力するとカウントリスタート動作します。

(3) イベントカウンタ動作

タイマのクロックソースとして、イベント入力が選択されタイマが動作します。

(4) インプットキャプチャ動作

イベント入力により、キャプチャ動作します。

注1. 各タイマ系周辺モジュール章にあるタイマスタートに関するレジスタの説明を参照してください。

17.3.4 A/D コンバータ、D/A コンバータのイベント入力時の動作

ADCSR.ADST ビット、DACR.DAOE0 ビット（注1）が“1”になり、A/D 変換または D/A の変換がスタートします。

注1. A/D コンバータ、D/A コンバータ章のビット説明を参照してください。

17.3.5 I/O ポートのイベント入力動作とイベント発生動作

I/O ポートは、イベント入力による動作の設定とイベントを発生させる動作の設定ができます。

(1) シングルポートとポートグループ

I/O ポートへのイベントリンクは、8 本ある I/O ポートへのイベントリンク（シングルポートへのイベントリンク）と、8 本ある I/O ポート内の任意の複数ビットをまとめたグループへのイベントリンク（ポートグループへのイベントリンク）ができます。

シングルポートの設定は、PEL0、PEL1 レジスタでイベント接続が可能な I/O ポート（注1）内の任意のビットを指定します。ポートグループの設定は、PGC1 レジスタにより、イベント接続が可能な I/O ポート（注1）の任意のビット（1 ビット以上）を指定します。グループ指定は、同一 I/O ポート内で入力ポートグループと出力ポートグループ、それぞれ 1 つのグループが設定できます。

当該ビットがシングルポートとポートグループの両方の指定があるとき、入力ポートは、両方の機能が有効となり、出力ポートの場合は、ポートグループの機能のみが有効となります。

I/O ポートの入力、出力は、PDR レジスタにより設定してください。

注1. ポート B です。

(2) シングル入力ポートでのイベント発生

入力に設定されているシングルポートは当該ポートに接続している外部端子（外部ピン）の信号値の変化により、イベントを発生します。イベント発生条件は、PEL0、PEL1 レジスタにより設定します。図 17.3 にシングルポートのイベントリンク動作を示します。

(3) シングル出力ポートのイベント入力動作

出力に設定されているシングルポートにイベントが入力されると、PEL0、PEL1 レジスタの設定により、当該ポートに接続している外部端子（外部ピン）の信号が変化します。これにより、当該ポートに接続している外部端子（外部ピン）の信号値が変化します。図 17.3 にシングルポートのイベントリンク動作を示します。




図 17.3 シングルポートのイベントリンク動作（ポート B の場合）

(4) 入力ポートグループのイベントの入力と発生

入力に設定されているポートグループは当該ポートに接続しているいづれかの外部端子（外部ピン）の信号値の変化により、イベントを発生します。イベント発生条件は PGC1 レジスタにより、設定します。また入力ポートグループにイベントが入力されると、イベント入力時の外部端子の信号値が PDBF1 レジスタに転送されます。転送は、入力ポートグループに指定されたビットのみ転送されます。図 17.4 に入力ポートグループのイベントリンク動作を示します。




図 17.4 入力ポートグループのイベントリンク動作（ポート B の場合）

(5) 出力ポートグループのイベントの入力

出力ポートグループにイベントが入力されると、PODR レジスタの値が PGC1 レジスタで設定された値に変化します。図 17.5 に出力ポートグループのイベントリンク動作を示します。

(6) ポートバッファレジスタの動作

(a) 入力ポートグループ

入力ポートグループにイベントが入力されると、入力ポートグループに指定されているビットの外部端子の信号値が、PDBF1 レジスタに転送されます。この状態で、再度入力ポートグループにイベントが入力されたとき、PGC1.PGCOVE ビットの設定により、以下の動作となります。

- PGC1.PGCOVE = 0 (上書き無効) のとき

前回のイベント入力により PDBF1 レジスタに転送された値が、CPU によりリード (DTC による転送を含む) されているとき、外部端子の信号値が、PDBF1 レジスタに転送されます。リードされていないときは、外部端子の信号値は PDBF1 レジスタに転送されず、入力したイベントは無効となります。

- PGC1.PGCOVE = 1 (上書き有効) のとき

入力ポートグループにイベントが入力されると、外部端子の信号値が、PDBF1 レジスタに転送されます。

(b) 出力ポートグループ

出力ポートグループが PDBF1 レジスタの値を出力する設定になっているとき、出力ポートグループにイベントが入力されると、PDBF1 レジスタの値が PODR レジスタに転送されます。このとき出力ポートグループに設定されているビットのみが、PODR レジスタに転送されます。

出力ポートグループがグループ内でのビットローテート出力 (PGC1.PGCO[2:0] ビット = 1xxb) に設定されていると、PDBF1 レジスタから PODR レジスタにデータ転送後に、当該グループ内で PODR レジスタ値が MSB → LSB にローテートします。ポートに出力する初期値を PDBF1 レジスタに設定しておいてください。

図 17.5 と図 17.6 に動作を示します。

(7) PODR レジスタ、PDBF レジスタへの書き込み制限

ELCR.ELCON ビットが “1” のとき、下記レジスタへの書き込みが無効となります。

- 入力ポートグループに指定し、イベントリンクを設定すると、PDBF1 レジスタの入力ポートグループに指定されたビットへの書き込みは無効になります。ただし、イベント入力として DOC を選択した場合は、書き込みは有効です。
- 出力ポートグループに指定すると、PODR レジスタの当該ビットへの書き込みは無効になります。
- シングル出力ポートに指定されているとき、当該ポートへイベント接続設定 (ELSRn レジスタの設定) をすると、PODR レジスタの当該ビットへの書き込みは無効になります。ただし、イベント入力として DOC を選択した場合は、書き込みは有効です。




図 17.5 出力ポートグループのイベントリンク動作（ポート B の場合）




図 17.6 出力ポートグループのビットローテート動作（ポート B の場合）

17.3.6 イベントリンクの動作設定手順例

イベントリンク動作手順を以下に示します。

1. イベントをリンクするモジュールの初期設定をします。
2. ポートに対してイベントリンクを設定するときは、対応するポートの下記レジスタを設定します。
PODR レジスタ : 出力に設定したポートの初期値を設定します。
PDR レジスタ : ポートの入力または出力の設定をします。
PGR1 レジスタ : ポートグループとして動作させるときに、グループ化の対象となるポート（ビット単位）を設定します。
PGC1 レジスタ : ポートグループとして動作させるときの動作を設定します。
PEL0、PEL1 レジスタ : シングルポートとして動作させるときの対象とするポートとイベント入力の動作およびイベント発生条件の設定をします。
3. イベントをリンクするモジュールの ELSRn レジスタに、リンクするイベント信号の番号を設定します。
4. イベントをリンクするモジュールがタイマ系の周辺モジュールのときは、必要に応じて対応する ELOPA ~ ELOPD レジスタを設定します。
5. ELCR.ELCON ビットを “1” にします。これによりイベントリンクが設定されている全モジュールのイベントリンク動作が有効となります。
6. イベント出力元のモジュールの初期設定をし、起動させます。モジュールから出力されるイベントにより、イベントリンク先のモジュールが事前に設定した動作を開始します。
7. モジュール単位でイベントリンク動作を停止するときは、対応する ELSRn.ELS[7:0] ビットに “00h” を設定してください。また ELCR.ELCON ビットを “0” にすることにより、全モジュールのイベントリンク動作が停止します。

注. LVD のイベント出力を使用する場合、LVD の設定を行った後、ELC の設定を行ってください。LVD を無効にする場合も、先に該当する ELSRn レジスタに “00h” を設定してから実施してください。

17.4 使用上の注意事項

17.4.1 ELSRn レジスタの設定について

(1) ELSR8 レジスタの設定

イベント信号は“32h”(LPT・コンペアマッチ)を指定してください。

(2) ELSR18 レジスタの設定

イベント信号は“63h”～“6Ah”の中から指定してください。これ以外の値は、設定しないでください。

(3) ELSR24、ELSR25 レジスタの設定

DOC・データ演算条件成立信号(6Ah)は、設定しないでください。

17.4.2 出力ポートグループのビットローテート動作の設定について

出力ポートグループのビットローテート動作モードで、PDBF1 レジスタの値を変更する場合、ELSRn レジスタを再度設定してください。ビットローテート動作に使用するイベントは発生間隔を 1PCLKB 分空けないと正常動作できません。

17.4.3 DTC 転送終了のイベントリンク使用時の注意事項

DTC 転送終了のイベントリンクを使用する場合、その DTC 転送先とイベントリンク起動先を同一周辺モジュールに設定しないでください。周辺モジュールへの DTC 転送が完了する前に周辺モジュールが起動する可能性があります。

17.4.4 クロック設定について

イベントリンクを使用するには ELC の設定の他に ELC と対象モジュールが動作可能状態である必要があります。対象のモジュールがモジュールストップ状態の場合や低消費電力状態の中でモジュールが停止状態となるモード（ソフトウェアスタンバイモード）の場合は動作できません。

17.4.5 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCR B) により、ELC の動作を禁止 / 許可することができます。リセット解除後は、ELC の動作は停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は「11. 消費電力低減機能」を参照してください。

18. I/Oポート

18.1 概要

I/Oポートは、汎用入出力ポートと周辺機能の入出力、割り込み入力端子として機能します。

各ポートは、周辺モジュールの入出力端子や、割り込み入力端子と兼用となっています。リセット直後は入力ポートになっていますが、レジスタの設定により機能が切り替わります。各ポートの設定は、I/Oポートのレジスタ、および内蔵周辺モジュールのレジスタの設定によって決まります。

各ポートは、入力 / 出力を指定するポート方向レジスタ (PDR)、出力データを格納するポート出力データレジスタ (PODR)、端子の状態を反映するポート入力データレジスタ (PIDR)、端子の出力形態を選択するオープンドレイン制御レジスタ y (ODRy) (y = 0, 1)、入力プルアップ MOS のオン / オフを制御するプルアップ制御レジスタ (PCR)、駆動能力の切り替えを制御する駆動能力制御レジスタ (DSCR)、機能端子を指定するポートモードレジスタ (PMR) を備えています。PMR レジスタの詳細については、「19. マルチファンクションピンコントローラ (MPC)」を参照してください。

また、48 ピンパッケージ製品と 64 ピン、80 ピンパッケージ製品にはそれぞれ、一部端子の汎用入出力機能を切り替えて PORTC を 8 ビットのポートとして使用することが可能なポート切り替えレジスタ A (PSRA)、ポート切り替えレジスタ B (PSRB) を備えています。

パッケージによって、I/Oポートの構成が異なります。表 18.1 に I/Oポートの仕様を、表 18.2 と表 18.3 に I/Oポートの機能を示します。

表 18.1 I/Oポートの仕様

ポート シンボル	パッケージ		パッケージ		パッケージ		パッケージ	
	100 ピン	本数	80 ピン	本数	64 ピン	本数	48 ピン	本数
PORT0	P03～P07	5	P03～P07	5	P03, P05	2	なし	0
PORT1	P12～P17	6	P12～P17	6	P14～P17	4	P14～P17	4
PORT2	P20～P27	8	P20, P21, P26, P27	4	P26, P27	2	P26, P27	2
PORT3	P30～P37	8	P30～P32, P34～P37	7	P30～P32, P35～P37	6	P30, P31, P35～P37	5
PORT4	P40～P47	8	P40～P47	8	P40～P47	8	P40～P42, P45～P47	6
PORT5	P50～P55	6	P54, P55	2	P54, P55	2	なし	0
PORTA	PA0～PA7	8	PA0～PA6	7	PA0, PA1, PA3, PA4, PA6	5	PA1, PA3, PA4, PA6	4
PORTB	PB0～PB7	8	PB0～PB7	8	PB0, PB1, PB3, PB5～PB7	6	PB0, PB1, PB3, PB5	4
PORTC	PC0～PC7	8	PC0～PC7 (注1)	6 (注3)	PC0～PC7 (注1)	6 (注3)	PC0～PC7 (注2) (注3)	4 (注3)
PORTD	PD0～PD7	8	PD0～PD2	3	なし	0	なし	0
PORTE	PE0～PE7	8	PE0～PE5	6	PE0～PE5	6	PE1～PE4	4
PORTH	PH0～PH3	4	PH0～PH3	4	PH0～PH3	4	PH0～PH3	4
PORTJ	PJ1, PJ3, PJ6, PJ7	4	PJ1, PJ6, PJ7	3	PJ6, PJ7	2	PJ6, PJ7	2
ポートの合計数		89	ポートの合計数		69	ポートの合計数	53	ポートの合計数
								39

注1. PC0、PC1は、ポート切り替えレジスタ Aにより、切り替えた場合のみ有効です。

注2. PC0～PC3は、ポート切り替えレジスタ Bにより、切り替えた場合のみ有効です。

注3. PBとの兼用端子の本数は含みません。

表18.2 I/Oポートの機能(ピン数が100ピンの場合)

ポートシンボル	ポート	入力プルアップ機能	オープンドレイン出力機能	駆動能力切り替え機能	5Vトレラント	入出力レベル
PORT0	P03～P07	○	—	通常出力固定	—	AVCC0
PORT1	P12, P13, P16, P17	○	○	○	○	VCC
	P14, P15	○	○	○	—	
PORT2	P20, P21～P23, P26, P27	○	○	○	—	
	P24, P25	○	—	○	—	
PORT3	P30～P34	○	○	○	—	
	P35	—	—	—	—	
	P36, P37	○	○	通常出力固定	—	
PORT4	P40～P47	○	—	通常出力固定	—	AVCC0
PORT5	P50～P52, P54	○	—	○	—	VCC
	P53, P55	○	—	○	—	
PORTA	PA0～PA7	○	○	○	—	
PORTB	PB0～PB7	○	○	○	—	
PORTC	PC0～PC7	○	○	○	—	
PORTD	PD0～PD2	○	○	○	—	
	PD3～PD7	○	—	○	—	
PORTE	PE0～PE3	○	○	○	—	
	PE4～PE7	○	—	○	—	
PORTH	PH0～PH3	○	—	○	—	
PORTJ	PJ1	○	—	○	—	
	PJ3	○	○	○	—	
	PJ6, PJ7	○	—	通常出力固定	—	AVCC0

○：あり

—：なし

表18.3 I/Oポートの機能（ピン数が48ピン～80ピンの場合）

ポートシンボル	ポート	入力プルアップ機能	オープンドレイン出力機能	駆動能力切り替え機能	5Vトレラント	入出力レベル
PORT0	P03～P07	○	—	通常出力固定	—	AVCC0
PORT1	P12, P13, P16, P17	○	○	○	○	VCC
	P14, P15	○	○	○	—	
PORT2	P20, P21	○	—	○	—	VCC
	P26, P27	○	○	○	—	
PORT3	P30～P32, P34	○	○	○	—	VCC
	P35	—	—	—	—	
	P36, P37	○	○	通常出力固定	—	
PORT4	P40～P47	○	—	通常出力固定	—	AVCC0
PORT5	P54	○	—	○	—	VCC
	P55	○	—	○	—	
PORTA	PA0～PA6	○	○	○	—	
PORTB	PB0～PB3	○	○	○	—	
	PB4～PB7	○	—	○	—	
PORTC	PC0～PC7（注1）	○	○	○	—	
PORTD	PD0～PD2	○	○	○	—	
PORTE	PE0～PE3	○	○	○	—	
	PE4, PE5	○	—	○	—	
PORTH	PH0～PH3	○	—	○	—	
PORTJ	PJ1	○	—	○	—	AVCC0
	PJ6, PJ7	○	—	通常出力固定	—	

○：あり

—：なし

注1. PC0, PC1は、ポート切り替えレジスタA, Bで切り替えた場合のみ有効。

入力プルアップ機能、オープンドレイン出力機能、駆動能力切り替え機能、5Vトレラントの設定は、汎用入出力ポートと端子を共有している他の信号に対しても有効です。

18.2 入出力ポートの構成




図 18.1 入出力ポートの構成 (1)




図 18.2 入出力ポートの構成 (2)




図 18.3 入出力ポートの構成 (3)




図 18.4 入出力ポートの構成 (4)




図 18.5 入出力ポートの構成 (5)




図 18.6 入出力ポートの構成 (6)




図 18.7 入出力ポートの構成 (7)




図 18.8 入出力ポートの構成 (8)

18.3 レジスタの説明

18.3.1 ポート方向レジスタ (PDR)

アドレス PORT0.PDR 0008 C000h, PORT1.PDR 0008 C001h, PORT2.PDR 0008 C002h, PORT3.PDR 0008 C003h,
 PORT4.PDR 0008 C004h, PORT5.PDR 0008 C005h, PORTA.PDR 0008 C00Ah, PORTB.PDR 0008 C00Bh,
 PORTC.PDR 0008 C00Ch, PORTD.PDR 0008 C00Dh, PORTE.PDR 0008 C00Eh, PORTH.PDR 0008 C011h,
 PORTJ.PDR 0008 C012h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	B0	Pm0方向制御ビット	0 : 入力(入力ポートとして機能) 1 : 出力(出力ポートとして機能)	R/W
b1	B1	Pm1方向制御ビット		R/W
b2	B2	Pm2方向制御ビット		R/W
b3	B3	Pm3方向制御ビット		R/W
b4	B4	Pm4方向制御ビット		R/W
b5	B5	Pm5方向制御ビット		R/W
b6	B6	Pm6方向制御ビット		R/W
b7	B7	Pm7方向制御ビット		R/W

m = 0 ~ 5, A ~ E, H, J

PDR レジスタは、汎用入出力ポートの機能が選択されているとき、ポートの入力 / 出力を指定するレジスタです。

PORTm.PDR レジスタの各ビットは、それぞれポート m の端子 1 本ずつに対応しており、1 ビット単位で指定できます。

存在しないポート m の端子に対応している PDR レジスタの各ビットには、“1”(出力)を書いてください。

P35 端子は入力専用のため、PORT3.PDR.B5 ビットは予約ビットです。予約ビットは、読むと “0” が読みます。書く場合、“0” してください。

18.3.2 ポート出力データレジスタ (PODR)

アドレス PORT0.PODR 0008 C020h, PORT1.PODR 0008 C021h, PORT2.PODR 0008 C022h, PORT3.PODR 0008 C023h,
 PORT4.PODR 0008 C024h, PORT5.PODR 0008 C025h, PORTA.PODR 0008 C02Ah, PORTB.PODR 0008 C02Bh,
 PORTC.PODR 0008 C02Ch, PORTD.PODR 0008 C02Dh, PORTE.PODR 0008 C02Eh, PORTH.PODR 0008 C031h,
 PORTJ.PODR 0008 C032h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	B0	Pm0出力データ格納ビット	出力データ格納	R/W
b1	B1	Pm1出力データ格納ビット		R/W
b2	B2	Pm2出力データ格納ビット		R/W
b3	B3	Pm3出力データ格納ビット		R/W
b4	B4	Pm4出力データ格納ビット		R/W
b5	B5	Pm5出力データ格納ビット		R/W
b6	B6	Pm6出力データ格納ビット		R/W
b7	B7	Pm7出力データ格納ビット		R/W

m = 0 ~ 5, A ~ E, H, J

PODR レジスタは、汎用出力ポートとして使用する端子の出力データを格納するレジスタです。

100 ピン未満のピン数の製品については、100 ピンに対して存在しないポート m の端子のビットは予約ビットです。“0”を書いてください。

P35 端子は入力専用のため、PORT3.PODR.B5 ビットは予約ビットです。また、存在しない端子のビットは予約ビットです。予約ビットは、読むと“0”が読みます。書く場合、“0”してください。

18.3.3 ポート入力データレジスタ (PIDR)

アドレス PORT0.PIDR 0008 C040h, PORT1.PIDR 0008 C041h, PORT2.PIDR 0008 C042h, PORT3.PIDR 0008 C043h,
 PORT4.PIDR 0008 C044h, PORT5.PIDR 0008 C045h, PORTA.PIDR 0008 C04Ah, PORTB.PIDR 0008 C04Bh,
 PORTC.PIDR 0008 C04Ch, PORTD.PIDR 0008 C04Dh, PORTE.PIDR 0008 C04Eh, PORTH.PIDR 0008 C051h,
 PORTJ.PIDR 0008 C052h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	X	X	X	X	X	X	X	X

x : 不定

ビット	シンボル	ビット名	機能	R/W
b0	B0	Pm0 ビット	ポートの端子状態を反映	R
b1	B1	Pm1 ビット		R
b2	B2	Pm2 ビット		R
b3	B3	Pm3 ビット		R
b4	B4	Pm4 ビット		R
b5	B5	Pm5 ビット		R
b6	B6	Pm6 ビット		R
b7	B7	Pm7 ビット		R

m = 0 ~ 5, A ~ E, H, J

PIDR レジスタは、ポートの端子の状態を反映するレジスタです。

PORTm.PIDR レジスタを読むと、PORTm.PDR レジスタ、PORTm.PMR の値に関係なく端子の状態が読みます。

P35 は NMI 端子の状態が読み出されます。

存在しない端子のビットは予約ビットです。予約ビットは、読んだ場合、その値は不定です。書き込みは無効になります。

注. P36、P37 を汎用入出力ポートとして使用する場合、MOSCCR.MOSTP ビットに“1”(メインクロック発振停止)、かつ PORT3.PMR レジスタの P36 制御ビット、P37 制御ビットに“0”(汎用ポートとして使用) を設定してください。

18.3.4 ポートモードレジスタ (PMR)

アドレス PORT0.PMR 0008 C060h, PORT1.PMR 0008 C061h, PORT2.PMR 0008 C062h, PORT3.PMR 0008 C063h,
PORT4.PMR 0008 C064h, PORT5.PMR 0008 C065h, PORTA.PMR 0008 C06Ah, PORTB.PMR 0008 C06Bh,
PORTC.PMR 0008 C06Ch, PORTD.PMR 0008 C06Dh, PORTE.PMR 0008 C06Eh, PORTH.PMR 0008 C071h,
PORTJ.PMR 0008 C072h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	B0	Pm0端子モード制御ビット	0 : 汎用入出力ポートとして使用 1 : 周辺機能として使用	R/W
b1	B1	Pm1端子モード制御ビット		R/W
b2	B2	Pm2端子モード制御ビット		R/W
b3	B3	Pm3端子モード制御ビット		R/W
b4	B4	Pm4端子モード制御ビット		R/W
b5	B5	Pm5端子モード制御ビット		R/W
b6	B6	Pm6端子モード制御ビット		R/W
b7	B7	Pm7端子モード制御ビット		R/W

m=0 ~ 5, A ~ E, H, J

PORTm.PMR レジスタの各ビットは、それぞれポート m の端子 1 本ずつに対応しており、1 ビット単位で指定できます。

100 ピン未満のピン数の製品については、100 ピンに対して存在しないポート m の端子のビットは予約ビットです。書く場合は、“0”を書いてください。

存在しない端子のビットは予約ビットです。予約ビットは、読むと“0”が読めます。書く場合、“0”としてください。

18.3.5 オープンドレイン制御レジスタ 0 (ODR0)

PORT1.ODR0 0008 C082h, PORT2.ODR0 0008 C084h, PORT3.ODR0 0008 C086h, PORTA.ODR0 0008 C094h,
 アドレス PORTB.ODR0 0008 C096h, PORTC.ODR0 0008 C098h, PORTD.ODR0 0008 C09Ah, PORTE.ODR0 0008 C09Ch,
 PORTJ.ODR0 0008 C0A4h

b7	b6	b5	b4	b3	b2	b1	b0
B7	B6	B5	B4	B3	B2	B1	B0
リセット後の値 0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	B0	Pm0出力形態指定ビット	0 : CMOS出力 1 : Nチャネルオーブンドレイン	R/W
b1	B1	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b2	B2	Pm1出力形態指定ビット	<ul style="list-style-type: none"> • P21, P31, PA1, PB1, PC1, PD1 b2 0 : CMOS出力 1 : Nチャネルオーブンドレイン b3 読むと“0”が読めます。書く場合、“0”としてください <ul style="list-style-type: none"> • PE1 b3 b2 0 0 : CMOS出力 0 1 : Nチャネルオーブンドレイン 1 0 : Pチャネルオーブンドレイン 1 1 : Hi-Z	R/W
b3	B3			R/W
b4	B4	Pm2出力形態指定ビット	0 : CMOS出力 1 : Nチャネルオーブンドレイン	R/W
b5	B5	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b6	B6	Pm3出力形態指定ビット	0 : CMOS出力 1 : Nチャネルオーブンドレイン	R/W
b7	B7	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

m = 1 ~ 3, A ~ E, J

100 ピン未満のピン数の製品については、100 ピンに対して存在しないポート m の端子のビットは予約ビットです。書く場合は、“0”を書いてください。

存在しない端子やオーブンドレイン出力機能を割り付けられていない端子のビットは予約ビットです。予約ビットは、読むと“0”が読めます。書く場合、“0”としてください。

18.3.6 オープンドレイン制御レジスタ 1 (ODR1)

アドレス PORT1.ODR1 0008 C083h, PORT2.ODR1 0008 C085h, PORT3.ODR1 0008 C087h, PORTA.ODR1 0008 C095h,
PORTB.ODR1 0008 C097h, PORTC.ODR1 0008 C099h

b7	b6	b5	b4	b3	b2	b1	b0
B7	B6	B5	B4	B3	B2	B1	B0

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	B0	Pm4出力形態指定ビット	0 : CMOS出力 1 : Nチャネルオープンドレイン	R/W
b1	B1	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b2	B2	Pm5出力形態指定ビット	0 : CMOS出力 1 : Nチャネルオープンドレイン	R/W
b3	B3	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b4	B4	Pm6出力形態指定ビット	0 : CMOS出力 1 : Nチャネルオープンドレイン	R/W
b5	B5	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b6	B6	Pm7出力形態指定ビット	0 : CMOS出力 1 : Nチャネルオープンドレイン	R/W
b7	B7	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

m = 1 ~ 3, A ~ C

100 ピン未満のピン数の製品については、100 ピンに対して存在しないポート m の端子のビットは予約ビットです。書く場合は、“0”を書いてください。

P35 端子は入力専用のため、PORT3.ODR1.B2 ビットは予約ビットです。存在しない端子やオープンドレイン出力機能を割り付けられていない端子のビットは予約ビットです。予約ビットは、読むと“0”が読めます。書く場合、“0”としてください。

18.3.7 プルアップ制御レジスタ (PCR)

アドレス PORT0.PCR 0008 C0C0h, PORT1.PCR 0008 C0C1h, PORT2.PCR 0008 C0C2h, PORT3.PCR 0008 C0C3h,
 PORT4.PCR 0008 C0C4h, PORT5.PCR 0008 C0C5h, PORTA.PCR 0008 C0CAh, PORTB.PCR 0008 C0CBh,
 PORTC.PCR 0008 C0CCh, PORTD.PCR 0008 C0CDh, PORTE.PCR 0008 C0CEh, PORTH.PCR 0008 C0D1h,
 PORTJ.PCR 0008 C0D2h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	B7 0	B6 0	B5 0	B4 0	B3 0	B2 0	B1 0	B0 0

ビット	シンボル	ビット名	機能	R/W
b0	B0	Pm0入力プルアップ抵抗制御ビット	0 : 入力プルアップ抵抗無効 1 : 入力プルアップ抵抗有効	R/W
b1	B1	Pm1入力プルアップ抵抗制御ビット		R/W
b2	B2	Pm2入力プルアップ抵抗制御ビット		R/W
b3	B3	Pm3入力プルアップ抵抗制御ビット		R/W
b4	B4	Pm4入力プルアップ抵抗制御ビット		R/W
b5	B5	Pm5入力プルアップ抵抗制御ビット		R/W
b6	B6	Pm6入力プルアップ抵抗制御ビット		R/W
b7	B7	Pm7入力プルアップ抵抗制御ビット		R/W

m = 0 ~ 5, A ~ E, H, J

端子が入力状態のとき、PORTm.PCR レジスタが“1”のビットに対応する端子の入力プルアップ抵抗が有効になります。

汎用ポート出力、周辺機能出力として使用している場合には、PCR レジスタの設定値にかかわらず、プルアップ抵抗は無効になります。

リセット中もプルアップ抵抗は無効になります。

PORT3.PCR.B5 ビットは予約ビットです。また、存在しない端子のビットは予約ビットです。予約ビットは、読むと“0”が読みます。書く場合、“0”してください。

18.3.8 ポート切り替えレジスタ A (PSRA)

アドレス PORT.PSRA 0008 C121h

b7	b6	b5	b4	b3	b2	b1	b0
PSEL7	PSEL6	—	—	—	—	—	—

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0-b5	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b6	PSEL6	PB6/PC0切り替えビット	0 : PB6汎用入出力ポート機能を選択 1 : PC0汎用入出力ポート機能を選択	R/W
b7	PSEL7	PB7/PC1切り替えビット	0 : PB7汎用入出力ポート機能を選択 1 : PC1汎用入出力ポート機能を選択	R/W

注. PSRA レジスタは80、64 ピンパッケージ製品用のレジスタです。

PSRA レジスタは、PB6、PB7 の汎用入出力機能と、PC0、PC1 の汎用入出力機能のどちらを使用するか選択します。PSEL6、PSEL7 ビットに“1”を書き込むと PORTC を 8 ビットのポートとして使用することができます。「図 18.9 PSRA レジスタによる汎用入出力ポートの切り替え」に各ポートの対応を示します。

周辺機能の入出力機能は、PB6、PB7 にマルチプレクスされた機能が有効となります。周辺機能を有効にする場合は、PORTB.PMR レジスタで対応する端子モード制御ビットに“1”を書き込んでください。

本レジスタの書き換えは、該当端子の PMR レジスタ、PDR レジスタ、PCR レジスタが“0”的状態で行ってください。




図 18.9 PSRA レジスタによる汎用入出力ポートの切り替え

18.3.9 ポート切り替えレジスタ B (PSRB)

アドレス PORT.PSRB 0008 C120h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	PSEL5	—	PSEL3	—	PSEL1	PSEL0

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	PSEL0	PB0/PC0切り替えビット	0 : PB0汎用入出力ポート機能を選択 1 : PC0汎用入出力ポート機能を選択	R/W
b1	PSEL1	PB1/PC1切り替えビット	0 : PB1汎用入出力ポート機能を選択 1 : PC1汎用入出力ポート機能を選択	R/W
b2	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b3	PSEL3	PB3/PC2切り替えビット	0 : PB3汎用入出力ポート機能を選択 1 : PC2汎用入出力ポート機能を選択	R/W
b4	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b5	PSEL5	PB5/PC3切り替えビット	0 : PB5汎用入出力ポート機能を選択 1 : PC3汎用入出力ポート機能を選択	R/W
b6-b7	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注. PSRB レジスタは48ピンパッケージ製品用のレジスタです。

PSRB レジスタは、PB5、PB3、PB1、PB0 の汎用入出力機能と、PC3、PC2、PC1、PC0 の汎用入出力機能のどちらを使用するか選択します。PSEL5、PSEL3、PSEL1、PSEL0 ビットに“1”を書き込むと PORTC を 8 ビットのポートとして使用することができます。「図 18.10 PSRB レジスタによる汎用入出力ポートの切り替え」に各ポートの対応を示します。

周辺機能の入出力機能は、PB0、PB1、PB3、PB5 にマルチプレクスされた機能が有効となります。周辺機能を有効にする場合は、PORTB.PMR レジスタで対応する端子モード制御ビットに“1”を書き込んでください。

本レジスタの書き換えは、該当端子の PMR レジスタ、PDR レジスタ、PCR レジスタが“0”的状態で行ってください。




図 18.10 PSRB レジスタによる汎用入出力ポートの切り替え

18.3.10 駆動能力制御レジスタ (DSCR)

PORT1.DSCR 0008 C0E1h, PORT2.DSCR 0008 C0E2h, PORT3.DSCR 0008 C0E3h, PORT5.DSCR 0008 C0E5h,
 アドレス PORTA.DSCR 0008 C0EAh, PORTB.DSCR 0008 C0EBh, PORTC.DSCR 0008 C0ECh, PORTD.DSCR 0008 C0EDh,
 PORTE.DSCR 0008 C0EEh, PORTH.DSCR 0008 C0F1h, PORTJ.DSCR 0008 C0F2h

b7	b6	b5	b4	b3	b2	b1	b0
B7	B6	B5	B4	B3	B2	B1	B0

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	B0	Pm0 駆動能力制御ビット	0 : 通常出力 1 : 高駆動出力	R/W
b1	B1	Pm1 駆動能力制御ビット		R/W
b2	B2	Pm2 駆動能力制御ビット		R/W
b3	B3	Pm3 駆動能力制御ビット		R/W
b4	B4	Pm4 駆動能力制御ビット		R/W
b5	B5	Pm5 駆動能力制御ビット		R/W
b6	B6	Pm6 駆動能力制御ビット		R/W
b7	B7	Pm7 駆動能力制御ビット		R/W

m = 1 ~ 3, 5, A ~ E, H, J

駆動能力が固定されている端子の当該ビットは、読み出し / 書き込み可能ですが、駆動能力の切り替えはできません。

高駆動出力を選択した場合、標準出力を選択した場合に比べてスイッチングノイズが増えます。高駆動能力を選択する場合は、近隣端子にノイズによる影響がないか十分に評価してください。

存在しない端子のビットは予約ビットです。予約ビットは、読むと“0”が読めます。書く場合、“0”としてください。

18.4 ポート方向レジスタ (PDR) の初期化

PDR レジスタの予約ビットは、表 18.4～表 18.7 を参照して初期化してください。

- 表 18.4～表 18.7 の空欄は、「表 18.1 I/O ポートの仕様」に記載されている端子に対応するビットです。使用するシステムに応じて“1”(出力)か“0”(入力)を設定してください。
ただし、入力専用である P35 端子の PORT3.PDR.B5 ビットは予約ビットです。
このビットには“0”(入力)を設定してください。
- 表 18.4～表 18.7 の空欄以外は、予約ビットです。
予約ビットには表 18.4～表 18.7 に従って“0”(入力)または“1”(出力)を設定ください。
予約ビットを設定する場合は、バイト単位でアクセスしてください。

表 18.4 100 ピンのPDR レジスタの設定値

ポートシンボル	PDR レジスタ							
	b7	b6	b5	b4	b3	b2	b1	b0
PORT0						1	1	1
PORT1							1	1
PORT2								
PORT3			0					
PORT4								
PORT5	1	1						
PORTA								
PORTB								
PORTC								
PORTD								
PORTE								
PORTH	1	1	1	1				
PORTJ			1	1		1		1

表 18.5 80 ピンのPDR レジスタの設定値

ポートシンボル	PDR レジスタ							
	b7	b6	b5	b4	b3	b2	b1	b0
PORT0						1	1	1
PORT1							1	1
PORT2			1	1	1	1		
PORT3			0		1			
PORT4								
PORT5	1	1			1	1	1	1
PORTA	1							
PORTB								
PORTC							1	1
PORTD	1	1	1	1	1			
PORTE	1	1						
PORTH	1	1	1	1				
PORTJ			1	1	1	1		1

表18.6 64ピンのPDRレジスタの設定値

ポートシンボル	PDR レジスタ							
	b7	b6	b5	b4	b3	b2	b1	b0
PORT0	1	1		1		1	1	1
PORT1					1	1	1	1
PORT2			1	1	1	1	1	1
PORT3			0	1	1			
PORT4								
PORT5	1	1			1	1	1	1
PORTA	1		1			1		
PORTB				1		1		
PORTC							1	1
PORTD	1	1	1	1	1	1	1	1
PORTE	1	1						
PORTH	1	1	1	1				
PORTJ			1	1	1	1	1	1

表18.7 48ピンのPDRレジスタの設定値

ポートシンボル	PDR レジスタ							
	b7	b6	b5	b4	b3	b2	b1	b0
PORT0	1	1	1	1	1	1	1	1
PORT1					1	1	1	1
PORT2			1	1	1	1	1	1
PORT3			0	1	1	1		
PORT4				1	1			
PORT5	1	1	1	1	1	1	1	1
PORTA	1		1			1		1
PORTB	1	1		1		1		
PORTC					1	1	1	1
PORTD	1	1	1	1	1	1	1	1
PORTE	1	1	1					1
PORTH	1	1	1	1				
PORTJ			1	1	1	1	1	1

18.5 未使用端子の処理

表 18.8 に未使用端子の処理内容を示します。

表 18.8 未使用端子の処理内容

端子名	処理内容
MD	(モード端子として使用)
RES#	抵抗を介してVCCに接続(プルアップ)
P35/NMI	抵抗を介してVCCに接続(プルアップ)
P36/EXTAL	メインクロックを使用しない場合は、MOSCCR.MOSTP ビットを“1”(汎用ポートP36)に設定 ポートP36としても使用しない場合は、ポート1～3、5、ポートA～E、H、Jの処理と同様
P37/XTAL	メインクロックを使用しない場合は、MOSCCR.MOSTP ビットを“1”(汎用ポートP37)に設定 ポートP37としても使用しない場合は、ポート1～3、5、ポートA～E、H、Jの処理と同様 XTAL端子に外部クロックを入力する場合は、端子を開放
XCIN	抵抗を介してVSSに接続(プルダウン)
XCOUT	端子を開放
ポート1～3、5、 ポートA～E、H、J (J6、J7以外)	<ul style="list-style-type: none"> 入力に設定(PORTn.PDR ビット = 0)し、1端子ごとに抵抗を介してVCCに接続(プルアップ)、または1端子ごとに抵抗を介してVSSに接続(プルダウン)(注1) 出力に設定(PORTn.PDR ビット = 1)し、端子を開放(注1、注2)
ポート0、4、 J (J6, J7)	<ul style="list-style-type: none"> 入力に設定(PORTn.PDR ビット = 0)し、1端子ごとに抵抗を介してAVCC0に接続(プルアップ)、または1端子ごとに抵抗を介してAVSS0に接続(プルダウン)(注1) 出力に設定(PORTn.PDR ビット = 1)し、端子を開放(注1、注2)
PJ6/VREFH0	VREFH0として使用しない場合は、PJ6PFS.ASEL ビットを“0”(汎用ポートPJ6)に設定 ポートPJ6としても使用しない場合は、ポート1～3、5、A～E、H、J (J6、J7以外)と同様の処理
PJ7/VREFL0	VREFL0として使用しない場合は、PJ7PFS.ASEL ビットを“0”(汎用ポートPJ7)に設定 ポートPJ7としても使用しない場合は、ポート1～3、5、A～E、H、J (J6、J7以外)と同様の処理

注1. PORTn.PMR ビットを“0”、およびPmnPFS.ISEL, ASEL ビットを“0”にしてください。

注2. 出力に設定し開放する場合、リセット解除からポートを出力にするまでの間、ポートは入力になっています。そのため、ポートが入力になっている間、端子の電圧レベルが不定となり、電源電流が増加する場合があります。

19. マルチファンクションピンコントローラ(MPC)

19.1 概要

マルチファンクションピンコントローラ(MPC)は、周辺機能入出力、および割り込み入力信号を複数のポートから選択し割り付ける機能です。

表19.1にマルチプル端子の割り当て端子一覧を示します。パッケージの違いによる端子の有無については、表内で○、×で示します。同一機能を複数端子で有効にすることは禁止です。

表19.1 マルチプル端子の割り当て端子一覧(1/8)

モジュール/機能	チャネル	端子機能	割り当てポート	パッケージ			
				100ピン	80ピン	64ピン	48ピン
割り込み		NMI(入力)	P35	○	○	○	○
割り込み	IRQ0	IRQ0(入力)	P30	○	○	○	○
			PD0	○	○	×	×
			PH1	○	○	○	○
			P31	○	○	○	○
	IRQ1	IRQ1(入力)	PD1	○	○	×	×
			PH2	○	○	○	○
			P32	○	○	○	×
	IRQ2	IRQ2(入力)	P12	○	○	×	×
			PD2	○	○	×	×
			P13	○	○	×	×
クロック発生回路	IRQ3	IRQ3(入力)	P33	○	×	×	×
			PD3	○	×	×	×
			PB1	○	○	○	○
			P14	○	○	○	○
	IRQ4	IRQ4(入力)	P34	○	○	×	×
			PD4	○	×	×	×
			PA4	○	○	○	○
			P15	○	○	○	○
	IRQ5	IRQ5(入力)	PD5	○	×	×	×
			PE5	○	○	○	×
			PA3	○	○	○	○
			P16	○	○	○	○
クロック発生回路	IRQ6	IRQ6(入力)	PD6	○	×	×	×
			PE6	○	×	×	×
			PE2	○	○	○	○
			P17	○	○	○	○
	IRQ7	IRQ7(入力)	PD7	○	×	×	×
			PE7	○	×	×	×
			PE3	○	○	○	○
			PE4	○	○	○	○

表19.1 マルチブル端子の割り当て端子一覧 (2/8)

モジュール/機能	チャネル	端子機能	割り当てポート	パッケージ			
				100ピン	80ピン	64ピン	48ピン
マルチファンクション タイマユニット2	MTU0	MTIOC0A(入出力)	P34	○	○	×	×
			PB3	○	○	○	○
		MTIOC0B(入出力)	P13	○	○	×	×
			P15	○	○	○	○
			PA1	○	○	○	○
		MTIOC0C(入出力)	P32	○	○	○	×
			PB1	○	○	○	○
		MTIOC0D(入出力)	P33	○	×	×	×
			PA3	○	○	○	○
	MTU1	MTIOC1A(入出力)	P20	○	○	×	×
			PE4	○	○	○	○
		MTIOC1B(入出力)	P21	○	○	×	×
			PB5	○	○	○	○
	MTU2	MTIOC2A(入出力)	P26	○	○	○	○
			PB5	○	○	○	○
		MTIOC2B(入出力)	P27	○	○	○	○
			PE5	○	○	○	×
	MTU3	MTIOC3A(入出力)	P14	○	○	○	○
			P17	○	○	○	○
			PC1	○	×	×	×
			PC7	○	○	○	○
			PJ1	○	○	×	×
		MTIOC3B(入出力)	P17	○	○	○	○
			P22	○	×	×	×
			PB7	○	○	○	×
			PC5	○	○	○	○
		MTIOC3C(入出力)	P16	○	○	○	○
			PC0	○	×	×	×
			PC6	○	○	○	○
			PJ3	○	×	×	×
		MTIOC3D(入出力)	P16	○	○	○	○
			P23	○	×	×	×
			PB6	○	○	○	×
			PC4	○	○	○	○
	MTU4	MTIOC4A(入出力)	P24	○	×	×	×
			PA0	○	○	○	×
			PB3	○	○	○	○
			PE2	○	○	○	○
		MTIOC4B(入出力)	P30	○	○	○	○
			P54	○	○	○	×
			PC2	○	○	○	×
			PD1	○	○	×	×
			PE3	○	○	○	○

表19.1 マルチプル端子の割り当て端子一覧 (3/8)

モジュール/機能	チャネル	端子機能	割り当てポート	パッケージ			
				100ピン	80ピン	64ピン	48ピン
マルチファンクション タイマユニット2	MTU4	MTIOC4C (入出力)	P25	○	×	×	×
			PB1	○	○	○	○
			PE1	○	○	○	○
			PE5	○	○	○	×
		MTIOC4D (入出力)	P31	○	○	○	○
			P55	○	○	○	×
			PC3	○	○	○	×
			PD2	○	○	×	×
			PE4	○	○	○	○
	MTU5	MTIC5U (入力)	PA4	○	○	○	○
			PD7	○	×	×	×
		MTIC5V (入力)	PA6	○	○	○	○
			PD6	○	×	×	×
		MTIC5W (入力)	PB0	○	○	○	○
			PD5	○	×	×	×
		MTCLKA (入力)	P14	○	○	○	○
			P24	○	×	×	×
			PA4	○	○	○	○
			PC6	○	○	○	○
		MTCLKB (入力)	P15	○	○	○	○
			P25	○	×	×	×
			PA6	○	○	○	○
			PC7	○	○	○	○
		MTCLKC (入力)	P22	○	×	×	×
			PA1	○	○	○	○
			PC4	○	○	○	○
		MTCLKD (入力)	P23	○	×	×	×
			PA3	○	○	○	○
			PC5	○	○	○	○
ポートアウトプット イネーブル2	POE0	POE0#(入力)	PC4	○	○	○	○
			PD7	○	×	×	×
	POE1	POE1#(入力)	PB5	○	○	○	○
			PD6	○	×	×	×
	POE2	POE2#(入力)	P34	○	○	×	×
			PA6	○	○	○	○
			PD5	○	×	×	×
	POE3	POE3#(入力)	P33	○	×	×	×
			PB3	○	○	○	○
			PD4	○	×	×	×
	POE8	POE8#(入力)	P17	○	○	○	○
			P30	○	○	○	○
			PD3	○	×	×	×
			PE3	○	○	○	○

表19.1 マルチブル端子の割り当て端子一覧 (4/8)

モジュール/機能	チャネル	端子機能	割り当てポート	パッケージ			
				100ピン	80ピン	64ピン	48ピン
8ビットタイマ	TMR0	TMO0(出力)	P22	○	×	×	×
			PB3	○	○	○	○
			PH1	○	○	○	○
		TMCI0(入力)	P21	○	○	×	×
			PB1	○	○	○	○
			PH3	○	○	○	○
		TMRI0(入力)	P20	○	○	×	×
			PA4	○	○	○	○
	TMR1	TMO1(出力)	PH2	○	○	○	○
			P17	○	○	○	○
		TMCI1(入力)	P26	○	○	○	○
			P12	○	○	×	×
			P54	○	○	○	×
		TMRI1(入力)	PC4	○	○	○	○
			P24	○	×	×	×
			PB5	○	○	○	○
	TMR2	TMO2(出力)	P16	○	○	○	○
			PC7	○	○	○	○
		TMCI2(入力)	P15	○	○	○	○
			P31	○	○	○	○
			PC6	○	○	○	○
		TMRI2(入力)	P14	○	○	○	○
			PC5	○	○	○	○
			P13	○	○	×	×
	TMR3	TMO3(出力)	P32	○	○	○	×
			P55	○	○	○	×
		TMCI3(入力)	P27	○	○	○	○
			P34	○	○	×	×
			PA6	○	○	○	○
		TMRI3(入力)	P30	○	○	○	○
			P33	○	×	×	×
シリアル コミュニケーション インターフェース	SCI0	RXD0(入力)/ SMISO0(入出力)/ SSCL0(入出力)	P21	○	×	×	×
		TXD0(出力)/ SMOSI0(入出力)/ SSDA0(入出力)	P20	○	×	×	×
		SCK0(入出力)	P22	○	×	×	×
		CTS0#(入力)/ RTS0#(出力)/ SS0#(入力)	P23	○	×	×	×
	SCI1	RXD1(入力)/ SMISO1(入出力)/ SSCL1(入出力)	P15	○	○	○	○
			P30	○	○	○	○
		TXD1(出力)/ SMOSI1(入出力)/ SSDA1(入出力)	P16	○	○	○	○
			P26	○	○	○	○

表19.1 マルチブル端子の割り当て端子一覧 (5/8)

モジュール/機能	チャネル	端子機能	割り当てポート	パッケージ			
				100ピン	80ピン	64ピン	48ピン
シリアル コミュニケーション インターフェース	SCI1	SCK1(入出力)	P17	○	○	○	○
			P27	○	○	○	○
		CTS1#(入力)/ RTS1#(出力)/ SS1#(入力)	P14	○	○	○	○
			P31	○	○	○	○
	SCI5	RXD5(入力)/ SMISO5(入出力)/ SSCL5(入出力)	PA2	○	○	×	×
			PA3	○	○	○	○
			PC2	○	○	○	×
		TXD5(出力)/ SMOS15(入出力)/ SSDA5(入出力)	PA4	○	○	○	○
			PC3	○	○	○	×
		SCK5(入出力)	PA1	○	○	○	○
			PC1	○	×	×	×
			PC4	○	○	○	○
	SCI6	CTS5#(入力)/ RTS5#(出力)/ SS5#(入力)	PA6	○	○	○	○
			PC0	○	×	×	×
		RXD6(入力)/ SMISO6(入出力)/ SSCL6(入出力)	P33	○	×	×	×
			PB0	○	○	○	○
			PD1	○	○	×	×
		TXD6(出力)/ SMOS16(入出力)/ SSDA6(入出力)	PB1	○	○	○	○
			PD0	○	○	×	×
			P32	○	○	○	×
		SCK6(入出力)	P34	○	○	×	×
			PB3	○	○	○	○
			PD2	○	○	×	×
	SCI8	CTS6#(入力)/ RTS6#(出力)/ SS6#(入力)	PB2	○	○	×	×
			PJ3	○	×	×	×
		RXD8(入力)/ SMISO8(入出力)/ SSCL8(入出力)	PC6	○	×	×	×
			PC7	○	×	×	×
		SCK8(入出力)	PC5	○	×	×	×
	SCI9	CTS8#(入力)/ RTS8#(出力)/ SS8#(入力)	PC4	○	×	×	×
			PB6	○	×	×	×
		TXD9(出力)/ SMOS19(入出力)/ SSDA9(入出力)	PB7	○	×	×	×
			PB5	○	×	×	×
		CTS9#(入力)/ RTS9#(出力)/ SS9#(入力)	PB4	○	×	×	×

表19.1 マルチブル端子の割り当て端子一覧 (6/8)

モジュール/機能	チャネル	端子機能	割り当てポート	パッケージ				
				100ピン	80ピン	64ピン	48ピン	
シリアル コミュニケーション インターフェース	SCI12	RXD12(入力)/ SMISO12(入出力)/ SSCL12(入出力)/ RXDX12(入力)	PE2	○	○	○	○ (ただし、 SMISO12機能 はありません)	
		TXD12(出力)/ SMOSI12(入出力)/ SSDA12(入出力)/ TXDX12(出力)/ SIOX12(入出力)	PE1	○	○	○	○ (ただし、 SMOSI12機能 はありません)	
		SCK12(入出力)	PE0	○	○	○	×	
		CTS12#(入力)/ RTS12#(出力)/ SS12#(入力)	PE3	○	○	○	○ (ただし、 SS12#機能は ありません)	
I ² Cバスインターフェース	RIIC0	SCL(入出力)	P16	○	○	○	○	
			P12	○	○	×	×	
		SDA(入出力)	P17	○	○	○	○	
			P13	○	○	×	×	
シリアルペリフェラル インターフェース	RSP10	RSPCKA(入出力)	PA5	○	○	×	×	
			PB0	○	○	○	○	
			PC5	○	○	○	○	
		MOSIA(入出力)	P16	○	○	○	○	
			PA6	○	○	○	○	
			PC6	○	○	○	○	
		MISOA(入出力)	P17	○	○	○	○	
			PA7	○	×	×	×	
			PC7	○	○	○	○	
		SSLA0(入出力)	PA4	○	○	○	○	
			PC4	○	○	○	○	
		SSLA1(出力)	PA0	○	○	○	×	
			PC0	○	×	×	×	
		SSLA2(出力)	PA1	○	○	○	○	
			PC1	○	×	×	×	
		SSLA3(出力)	PA2	○	○	×	×	
			PC2	○	○	○	×	
リアルタイムクロック		RTCOUT(出力)	P16	○	○	○	×	
			P32	○	○	○	×	
12ビットA/Dコンバータ		AN000(入力)(注1)	P40	○	○	○	○	
		AN001(入力)(注1)	P41	○	○	○	○	
		AN002(入力)(注1)	P42	○	○	○	○	
		AN003(入力)(注1)	P43	○	○	○	×	
		AN004(入力)(注1)	P44	○	○	○	×	
		AN005(入力)(注1)	P45	○	○	○	○	
		AN006(入力)(注1)	P46	○	○	○	○	
		AN007(入力)(注1)	P47	○	○	○	○	
		AN016(入力)(注1)	PE0	○	○	○	×	
		AN017(入力)(注1)	PE1	○	○	○	○	
		AN018(入力)(注1)	PE2	○	○	○	○	

表19.1 マルチブル端子の割り当て端子一覧(7/8)

モジュール/機能	チャネル	端子機能	割り当てポート	パッケージ			
				100ピン	80ピン	64ピン	48ピン
12ビットA/Dコンバータ		AN019(入力)(注1)	PE3	○	○	○	○
		AN020(入力)(注1)	PE4	○	○	○	○
		AN021(入力)(注1)	PE5	○	○	○	×
		AN022(入力)(注1)	PE6	○	×	×	×
		AN023(入力)(注1)	PE7	○	×	×	×
		AN024(入力)(注1)	PD0	○	○	×	×
		AN025(入力)(注1)	PD1	○	○	×	×
		AN026(入力)(注1)	PD2	○	○	×	×
		AN027(入力)(注1)	PD3	○	×	×	×
		AN028(入力)(注1)	PD4	○	×	×	×
		AN029(入力)(注1)	PD5	○	×	×	×
		AN030(入力)(注1)	PD6	○	×	×	×
		AN031(入力)(注1)	PD7	○	×	×	×
		ADTRG0#(入力)	P07	○	○	×	×
			P16	○	○	○	○
			P25	○	×	×	×
D/Aコンバータ		DA0(出力)(注1)	P03	○	○	○	×
		DA1(出力)(注1)	P05	○	○	○	×
クロック周波数精度測定回路	CACREF(入力)	PA0	○	○	○	×	
		PC7	○	○	○	○	
		PH0	○	○	○	○	
LVD電圧検出入力		CMPA2(入力)(注1)	PE4	○	○	○	○
コンパレータB		CMPB0(入力)(注1)	PE1	○	○	○	○
		CVREFB0(入力)(注1)	PE2	○	○	○	○
		CMPOB0(出力)	PE5	○	○	○	×
		CMPB1(入力)(注1)	PA3	○	○	○	○
		CVREFB1(入力)(注1)	PA4	○	○	○	○
		CMPOB1(出力)	PB1	○	○	○	○
静電容量式タッチセンサ(CTSU)		TSCAP(—)	PC4	○	○	○	○
		TS0(入出力)	P32	○	○	○	×
		TS1(入出力)	P31	○	○	○	○
		TS2(出力)	P30	○	○	○	○
		TS3(出力)	P27	○	○	○	○
		TS4(出力)	P26	○	○	○	○
		TS5(出力)	P15	○	○	○	○
		TS6(出力)	P14	○	○	○	○
		TS7(出力)	PH3	○	○	○	○
		TS8(出力)	PH2	○	○	○	○
		TS9(出力)	PH1	○	○	○	○
		TS10(出力)	PH0	○	○	○	○
		TS11(出力)	P55	○	○	○	×
		TS12(出力)	P54	○	○	○	×
		TS13(出力)	PC7	○	○	○	○

表19.1 マルチブル端子の割り当て端子一覧 (8/8)

モジュール/機能	チャネル	端子機能	割り当てポート	パッケージ			
				100ピン	80ピン	64ピン	48ピン
静電容量式タッチセンサ(CTSU)		TS14(出力)	PC6	○	○	○	○
		TS15(出力)	PC5	○	○	○	○
		TS16(出力)	PC3	○	○	○	×
		TS17(出力)	PC2	○	○	○	×
		TS18(出力)	PB7	○	○	○	×
		TS19(出力)	PB6	○	○	○	×
		TS20(出力)	PB5	○	○	○	○
		TS21(出力)	PB4	○	○	×	×
		TS22(出力)	PB3	○	○	○	○
		TS23(出力)	PB2	○	○	×	×
		TS24(出力)	PB1	○	○	○	○
		TS25(出力)	PB0	○	○	○	○
		TS26(出力)	PA6	○	○	○	○
		TS27(出力)	PA5	○	○	×	×
		TS28(出力)	PA4	○	○	○	○
		TS29(出力)	PA3	○	○	○	○
		TS30(出力)	PA2	○	○	×	×
		TS31(出力)	PA1	○	○	○	○
		TS32(出力)	PA0	○	○	○	×
		TS33(出力)	PE4	○	○	○	○
		TS34(出力)	PE3	○	○	○	○
		TS35(出力)	PE2	○	○	○	○
リモコン受信回路	REMC0	PMC0	P51	○	×	×	×
	REMC1	PMC1	P52	○	×	×	×

注1. この端子機能を使用する場合は、該当端子の設定を汎用入力にしてください(PORT.PDR.BmビットおよびPORT.PMR.Bmビットを“0”にする)。

19.2 レジスタの説明

パッケージの違いにより、端子がないレジスタ、ビットは予約です。該当するビットに値を書く場合は、リセット後の値を書いてください。

19.2.1 書き込みプロテクトレジスタ (PWPR)

アドレス 0008 C11Fh

b7	b6	b5	b4	b3	b2	b1	b0
B0WI	PFSWE	—	—	—	—	—	—
リセット後の値	1	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b5-b0	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b6	PFSWE	PFS レジスタ書き込み許可ビット	0 : PFS レジスタへの書き込みを禁止 1 : PFS レジスタへの書き込みを許可	R/W
b7	B0WI	PFSWE ビット書き込み禁止ビット	0 : PFSWE ビットへの書き込みを許可 1 : PFSWE ビットへの書き込みを禁止	R/W

PFSWE ビット (PFS レジスタ書き込み許可ビット)

PFSWE ビットを“1”にしたときのみ、PmnPFS レジスタに対する書き込みが許可されます。

PFSWE ビットを設定する場合は、B0WI ビットに“0”を書いた後、PFSWE ビットを設定してください。

B0WI ビット (PFSWE ビット書き込み禁止ビット)

B0WI ビットを“0”にしたときのみ、PFSWE ビットに対する書き込みが許可されます。

19.2.2 P0n 端子機能制御レジスタ (P0nPFS) (n = 3, 5, 7)

アドレス P03PFS 0008 C143h, P05PFS 0008 C145h, P07PFS 0008 C147h

b7	b6	b5	b4	b3	b2	b1	b0
ASEL	—	—		PSEL[4:0]			

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、下表を参照してください	R/W
b6-b5	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b7	ASEL	アナログ機能選択ビット	0 : アナログ端子以外に使用する 1 : アナログ端子として使用する P03 : DA0 (100/80/64 ピン) P05 : DA1 (100/80/64 ピン)	R/W

Pmn 端子機能制御レジスタ (PmnPFS) は、端子の機能を選択します。

PSEL[4:0] ビットで端子に割り付ける周辺機能を設定します。

ISEL ビットは、IRQ 入力端子として使用する場合に設定します。周辺機能と組み合わせても使用できます。ただし、同じ番号の IRQn (外部端子割り込み) を 2 つ以上の端子で許可することは禁止です。

ASEL ビットは、端子をアナログ端子として使用する場合に設定します。ASEL ビットでアナログ端子として設定する場合、ポートモードレジスタ (PORTm.PMR) で汎用入出力ポートを選択し、ポート方向レジスタ (PORTm.PDR) で入力としてください。このとき、端子状態を読むことはできません。PmnPFS レジスタは書き込みプロテクトレジスタ (PWPR) によってプロテクトされています。書き換える場合にはプロテクトを解除してから行ってください。

IRQn 機能のない端子の ISEL ビットは予約です。アナログ入出力機能のない端子の ASEL ビットは予約です。

表 19.2 100 ピン、80 ピン 端子入出力機能レジスタ設定

PSEL[4:0] ビット 設定値	端子		
	P03	P05	P07
00000b (初期値)	Hi-Z		
01001b	—	—	ADTRG0#

— : 設定しないでください。

19.2.3 P1n 端子機能制御レジスタ (P1nPFS) (n = 2 ~ 7)

アドレス P12PFS 0008 C14Ah, P13PFS 0008 C14Bh, P14PFS 0008 C14Ch, P15PFS 0008 C14Dh,
P16PFS 0008 C14Eh, P17PFS 0008 C14Fh

b7	b6	b5	b4	b3	b2	b1	b0
—	ISEL	—		PSEL[4:0]			

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、下表を参照してください	R/W
b5	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b6	ISEL	割り込み入力機能選択ビット	0 : IRQn 入力端子として使用しない 1 : IRQn 入力端子として使用する P12 : IRQ2 (100/80 ピン) P13 : IRQ3 (100/80 ピン) P14 : IRQ4 (100/80/64/48 ピン) P15 : IRQ5 (100/80/64/48 ピン) P16 : IRQ6 (100/80/64/48 ピン) P17 : IRQ7 (100/80/64/48 ピン)	R/W
b7	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

表 19.3 100 ピン、80 ピン 端子入出力機能レジスタ設定

PSEL[4:0]ビット 設定値	端子					
	P12	P13	P14	P15	P16	P17
00000b (初期値)	Hi-Z					
00001b	—	MTIOC0B	MTIOC3A	MTIOC0B	MTIOC3C	MTIOC3A
00010b	—	—	MTCLKA	MTCLKB	MTIOC3D	MTIOC3B
00101b	TMCI1	TMO3	TMRI2	TMCI2	TMO2	TMO1
00111b	—	—	—	—	RTCOUT	POE8#
01001b	—	—	—	—	ADTRG0#	—
01010b	—	—	—	RXD1 SMISO1 SSCL1	TXD1 SMOSI1 SSDA1	SCK1
01011b	—	—	CTS1# RTS1# SS1#	—	—	—
01101b	—	—	—	—	MOSIA	MISOA
01111b	SCL	SDA	—	—	SCL	SDA
11001b	—	—	TS6	TS5	—	—

— : 設定しないでください。

表19.4 64ピン、48ピン 端子入出力機能レジスタ設定

PSEL[4:0]ビット 設定値	端子			
	P14	P15	P16	P17
00000b (初期値)	Hi-Z			
00001b	MTIOC3A	MTIOC0B	MTIOC3C	MTIOC3A
00010b	MTCLKA	MTCLKB	MTIOC3D	MTIOC3B
00101b	TMRI2	TMCI2	TMO2	TMO1
00111b	—	—	RTCOUT	POE8#
01001b	—	—	ADTRG0#	—
01010b	—	RXD1 SMISO1 SSCL1	TXD1 SMOSI1 SSDA1	SCK1
01011b	CTS1# RTS1# SS1#	—	—	—
01101b	—	—	MOSIA	MISOA
01111b	—	—	SCL	SDA
11001b	TS6	TS5	—	—

— : 設定しないでください。

19.2.4 P2n 端子機能制御レジスタ (P2nPFS) (n = 0 ~ 7)

アドレス P20PFS 0008 C150h, P21PFS 0008 C151h, P22PFS 0008 C152h, P23PFS 0008 C153h,
P24PFS 0008 C154h, P25PFS 0008 C155h, P26PFS 0008 C156h, P27PFS 0008 C157h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、下表を参照してください	R/W
b7-b5	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

表 19.5 100 ピン 端子入出力機能レジスタ設定

PSEL[4:0] ビット 設定値	端子							
	P20	P21	P22	P23	P24	P25	P26	P27
00000b (初期値)	Hi-Z							
00001b	MTIOC1A	MTIOC1B	MTIOC3B	MTIOC3D	MTIOC4A	MTIOC4C	MTIOC2A	MTIOC2B
00010b	—	—	MTCLKC	MTCLKD	MTCLKA	MTCLKB	—	—
00101b	TMRI0	TMCI0	TMO0	—	TMRI1	—	TMO1	TMCI3
01001b	—	—	—	—	—	ADTRG0#	—	—
01010b	TXD0 SMOSI0 SSDA0	RXD0 SMISO0 SSCL0	SCK0	—	—	—	TXD1 SMOSI1 SSDA1	SCK1
01011b	—	—	—	CTS0# RTS0# SS0#	—	—	—	—
11001b	—	—	—	—	—	—	TS4	TS3

— : 設定しないでください。

表 19.6 80 ピン 端子入出力機能レジスタ設定

PSEL[4:0] ビット 設定値	端子			
	P20	P21	P26	P27
00000b (初期値)	Hi-Z			
00001b	MTIOC1A	MTIOC1B	MTIOC2A	MTIOC2B
00101b	TMRI0	TMCI0	TMO1	TMCI3
01010b	—	—	TXD1 SMOSI1 SSDA1	SCK1
11001b	—	—	TS4	TS3

— : 設定しないでください。

表19.7 64ピン、48ピン 端子入出力機能レジスタ設定

PSEL[4:0]ビット 設定値	端子	
	P26	P27
00000b (初期値)	Hi-Z	
00001b	MTIOC2A	MTIOC2B
00101b	TMO1	TMC13
01010b	TXD1 SMOSI1 SSDA1	SCK1
11001b	TS4	TS3

19.2.5 P3n 端子機能制御レジスタ (P3nPFS) (n = 0 ~ 4)

アドレス P30PFS 0008 C158h, P31PFS 0008 C159h, P32PFS 0008 C15Ah, P33PFS 0008 C15Bh, P34PFS 0008 C15Ch

b7	b6	b5	b4	b3	b2	b1	b0
—	ISEL	—	0	0	0	0	0

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、下表を参照してください	R/W
b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b6	ISEL	割り込み入力機能選択ビット	0 : IRQn 入力端子として使用しない 1 : IRQn 入力端子として使用する P30 : IRQ0 (100/80/64/48 ピン) P31 : IRQ1 (100/80/64/48 ピン) P32 : IRQ2 (100/80/64 ピン) P33 : IRQ3 (100 ピン) P34 : IRQ4 (100/80 ピン)	R/W
b7	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

表 19.8 100 ピン 端子入出力機能レジスタ設定

PSEL[4:0] ビット 設定値	端子				
	P30	P31	P32	P33	P34
00000b (初期値)	Hi-Z				
00001b	MTIOC4B	MTIOC4D	MTIOC0C	MTIOC0D	MTIOC0A
00101b	TMRI3	TMCI2	TMO3	TMRI3	TMCI3
00111b	POE8#	—	RTCOUT	POE3#	POE2#
01010b	RXD1 SMISO1 SSCL1	—	—	—	—
01011b	—	CTS1# RTS1# SS1#	TXD6 SMOSI6 SSDA6	RXD6 SMISO6 SSCL6	SCK6
11001b	TS2	TS1	TS0	—	—

— : 設定しないでください。

表 19.9 80 ピン 端子入出力機能レジスタ設定

PSEL[4:0] ビット 設定値	端子			
	P30	P31	P32	P34
00000b (初期値)	Hi-Z			
00001b	MTIOC4B	MTIOC4D	MTIOC0C	MTIOC0A
00101b	TMRI3	TMCI2	TMO3	TMCI3
00111b	POE8#	—	RTCOUT	POE2#
01010b	RXD1 SMISO1 SSCL1	—	—	—
01011b	—	CTS1# RTS1# SS1#	TXD6 SMOSI6 SSDA6	SCK6
11001b	TS2	TS1	TS0	—

— : 設定しないでください。

表19.10 64ピン 端子入出力機能レジスタ設定

PSEL[4:0]ビット 設定値	端子		
	P30	P31	P32
00000b (初期値)	Hi-Z		
00001b	MTIOC4B	MTIOC4D	MTIOC0C
00101b	TMRI3	TMCI2	TMO3
00111b	POE8#	—	RTCOUT
01010b	RXD1 SMISO1 SSCL1	—	—
01011b	—	CTS1# RTS1# SS1#	TXD6 SMOSI6 SSDA6
11001b	TS2	TS1	TS0

— : 設定しないでください。

表19.11 48ピン 端子入出力機能レジスタ設定

PSEL[4:0]ビット 設定値	端子	
	P30	P31
00000b (初期値)	Hi-Z	
00001b	MTIOC4B	MTIOC4D
00101b	TMRI3	TMCI2
00111b	POE8#	—
01010b	RXD1 SMISO1 SSCL1	—
01011b	—	CTS1# RTS1# SS1#
11001b	TS2	TS1

— : 設定しないでください。

19.2.6 P4n 端子機能制御レジスタ (P4nPFS) (n = 0 ~ 7)

アドレス P40PFS 0008 C160h, P41PFS 0008 C161h, P42PFS 0008 C162h, P43PFS 0008 C163h,
P44PFS 0008 C164h, P45PFS 0008 C165h, P46PFS 0008 C166h, P47PFS 0008 C167h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b6-b0	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b7	ASEL	アナログ機能選択ビット	0 : アナログ端子以外に使用する 1 : アナログ端子として使用する P40 : AN000 (100/80/64/48 ピン) P41 : AN001 (100/80/64/48 ピン) P42 : AN002 (100/80/64/48 ピン) P43 : AN003 (100/80/64 ピン) P44 : AN004 (100/80/64 ピン) P45 : AN005 (100/80/64/48 ピン) P46 : AN006 (100/80/64/48 ピン) P47 : AN007 (100/80/64/48 ピン)	R/W

19.2.7 P5n 端子機能制御レジスタ (P5nPFS) (n = 1, 2, 4, 5)

アドレス P51PFS 0008 C169h, P52PFS 0008 C16Ah, P54PFS 0008 C16Ch, P55PFS 0008 C16Dh

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	0	0	0	0	0

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、下表を参照してください	R/W
b7-b5	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

表 19.12 100 ピン 端子入出力機能レジスタ設定

PSEL[4:0] ビット 設定値	端子			
	P51	P52	P54	P55
00000b (初期値)	Hi-Z			
00001b	—	—	MTIOC4B	MTIOC4D
00101b	—	—	TMCI1	TMO3
11001b	—	—	TS12	TS11
11100b	PMC0	PMC1	—	—

— : 設定しないでください。

表 19.13 80 ピン、64 ピン 端子入出力機能レジスタ設定

PSEL[4:0] ビット 設定値	端子	
	P54	P55
00000b (初期値)	Hi-Z	
00001b	MTIOC4B	MTIOC4D
00101b	TMCI1	TMO3
11001b	TS12	TS11

19.2.8 PA_n 端子機能制御レジスタ (PA_nPFS) (n = 0 ~ 7)

アドレス PA0PFS 0008 C190h, PA1PFS 0008 C191h, PA2PFS 0008 C192h, PA3PFS 0008 C193h,
PA4PFS 0008 C194h, PA5PFS 0008 C195h, PA6PFS 0008 C196h, PA7PFS 0008 C197h

b7	b6	b5	b4	b3	b2	b1	b0
ASEL	ISEL	—		PSEL[4:0]			

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、下表を参照してください	R/W
b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b6	ISEL	割り込み入力機能選択ビット	0 : IRQn 入力端子として使用しない 1 : IRQn 入力端子として使用する PA3 : IRQ6 (100/80/64/48 ピン) PA4 : IRQ5 (100/80/64/48 ピン)	R/W
b7	ASEL	アナログ機能選択ビット	0 : アナログ端子以外に使用する 1 : アナログ端子として使用する PA3 : CMPB1 (100/80/64/48 ピン) PA4 : CVREFB1 (100/80/64/48 ピン)	R/W

表19.14 100 ピン 端子入出力機能レジスタ設定

PSEL[4:0] ビット 設定値	端子							
	PA0	PA1	PA2	PA3	PA4	PA5	PA6	PA7
00000b (初期値)	Hi-Z							
00001b	MTIOC4A	MTIOC0B	—	MTIOC0D	MTIC5U	—	MTIC5V	—
00010b	—	MTCLKC	—	MTCLKD	MTCLKA	—	MTCLKB	—
00101b	—	—	—	—	TMRI0	—	TMC13	—
00111b	CACREF	—	—	—	—	—	POE2#	—
01010b	—	SCK5	RXD5 SMISO5 SSCL5	RXD5 SMISO5 SSCL5	TXD5 SMOSI5 SSDA5	—	—	—
01011b	—	—	—	—	—	—	CTS5# RTS5# SS5#	—
01101b	SSLA1	SSLA2	SSLA3	—	SSLA0	RSPCKA	MOSIA	MISOA
11001b	TS32	TS31	TS30	TS29	TS28	TS27	TS26	—

— : 設定しないでください。

表19.15 80ピン 端子入出力機能レジスタ設定

PSEL[4:0]ビット 設定値	端子						
	PA0	PA1	PA2	PA3	PA4	PA5	PA6
00000b (初期値)	Hi-Z						
00001b	MTIOC4A	MTIOC0B	—	MTIOC0D	MTIC5U	—	MTIC5V
00010b	—	MTCLKC	—	MTCLKD	MTCLKA	—	MTCLKB
00101b	—	—	—	—	TMRI0	—	TMCI3
00111b	CACREF	—	—	—	—	—	POE2#
01010b	—	SCK5	RXD5 SMISO5 SSCL5	RXD5 SMISO5 SSCL5	TXD5 SMOSI5 SSDA5	—	—
01011b	—	—	—	—	—	—	CTS5# RTS5# SS5#
01101b	SSLA1	SSLA2	SSLA3	—	SSLA0	RSPCKA	MOSIA
11001b	TS32	TS31	TS30	TS29	TS28	TS27	TS26

— : 設定しないでください。

表19.16 64ピン 端子入出力機能レジスタ設定

PSEL[4:0]ビット 設定値	端子				
	PA0	PA1	PA3	PA4	PA6
00000b (初期値)	Hi-Z				
00001b	MTIOC4A	MTIOC0B	MTIOC0D	MTIC5U	MTIC5V
00010b	—	MTCLKC	MTCLKD	MTCLKA	MTCLKB
00101b	—	—	—	TMRI0	TMCI3
00111b	CACREF	—	—	—	POE2#
01010b	—	SCK5	RXD5 SMISO5 SSCL5	TXD5 SMOSI5 SSDA5	—
01011b	—	—	—	—	CTS5# RTS5# SS5#
01101b	SSLA1	SSLA2	—	SSLA0	MOSIA
11001b	TS32	TS31	TS29	TS28	TS26

— : 設定しないでください。

表19.17 48ピン 端子入出力機能レジスタ設定

PSEL[4:0]ビット 設定値	端子			
	PA1	PA3	PA4	PA6
00000b (初期値)	Hi-Z			
00001b	MTIOC0B	MTIOC0D	MTIC5U	MTIC5V
00010b	MTCLKC	MTCLKD	MTCLKA	MTCLKB
00101b	—	—	TMRI0	TMCI3
00111b	—	—	—	POE2#
01010b	SCK5	RXD5 SMISO5 SSCL5	TXD5 SMOSI5 SSDA5	—
01011b	—	—	—	CTS5# RTS5# SS5#
01101b	SSLA2	—	SSLA0	MOSIA
11001b	TS31	TS29	TS28	TS26

— : 設定しないでください。

19.2.9 PBn 端子機能制御レジスタ (PBnPFS) (n = 0 ~ 7)

アドレス PB0PFS 0008 C198h, PB1PFS 0008 C199h, PB2PFS 0008 C19Ah, PB3PFS 0008 C19Bh,
PB4PFS 0008 C19Ch, PB5PFS 0008 C19Dh, PB6PFS 0008 C19Eh, PB7PFS 0008 C19Fh

b7	b6	b5	b4	b3	b2	b1	b0
—	ISEL	—		PSEL[4:0]			

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、下表を参照してください	R/W
b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b6	ISEL	割り込み入力機能選択ビット	0 : IRQn入力端子として使用しない 1 : IRQn入力端子として使用する PB1 : IRQ4 (100/80/64/48 ピン)	R/W
b7	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

表19.18 100ピン 端子入出力機能レジスタ設定

PSEL[4:0]ビット 設定値	端子							
	PB0	PB1	PB2	PB3	PB4	PB5	PB6	PB7
00000b (初期値)	Hi-Z							
00001b	MTIC5W	MTIOC0C	—	MTIOC0A	—	MTIOC2A	MTIOC3D	MTIOC3B
00010b	—	MTIOC4C	—	MTIOC4A	—	MTIOC1B	—	—
00101b	—	TMCI0	—	TMO0	—	TMRI1	—	—
00111b	—	—	—	POE3#	—	POE1#	—	—
01010b	—	—	—	—	—	SCK9	RXD9 SMISO9 SSCL9	TXD9 SMOSI9 SSDA9
01011b	RXD6 SMISO6 SSCL6	TXD6 SMOSI6 SSDA6	CTS6# RTS6# SS6#	SCK6	CTS9# RTS9# SS9#	—	—	—
01101b	RSPCKA	—	—	—	—	—	—	—
10000b	—	CMPOB1	—	—	—	—	—	—
11001b	TS25	TS24	TS23	TS22	TS21	TS20	TS19	TS18

— : 設定しないでください。

表19.19 80ピン 端子入出力機能レジスタ設定

PSEL[4:0]ビット 設定値	端子							
	PB0	PB1	PB2	PB3	PB4	PB5	PB6	PB7
00000b (初期値)	Hi-Z							
00001b	MTIC5W	MTIOC0C	—	MTIOC0A	—	MTIOC2A	MTIOC3D	MTIOC3B
00010b	—	MTIOC4C	—	MTIOC4A	—	MTIOC1B	—	—
00101b	—	TMCI0	—	TMO0	—	TMRI1	—	—
00111b	—	—	—	POE3#	—	POE1#	—	—
01011b	RXD6 SMISO6 SSCL6	TXD6 SMOSI6 SSDA6	CTS6# RTS6# SS6#	SCK6	—	—	—	—
01101b	RSPCKA	—	—	—	—	—	—	—
10000b	—	CMPOB1	—	—	—	—	—	—
11001b	TS25	TS24	TS23	TS22	TS21	TS20	TS19	TS18

— : 設定しないでください。

表19.20 64ピン 端子入出力機能レジスタ設定

PSEL[4:0]ビット 設定値	端子					
	PB0	PB1	PB3	PB5	PB6	PB7
00000b (初期値)	Hi-Z					
00001b	MTIC5W	MTIOC0C	MTIOC0A	MTIOC2A	MTIOC3D	MTIOC3B
00010b	—	MTIOC4C	MTIOC4A	MTIOC1B	—	—
00101b	—	TMCI0	TMO0	TMRI1	—	—
00111b	—	—	POE3#	POE1#	—	—
01011b	RXD6 SMISO6 SSCL6	TXD6 SMOSI6 SSDA6	SCK6	—	—	—
01101b	RSPCKA	—	—	—	—	—
10000b	—	CMPOB1	—	—	—	—
11001b	TS25	TS24	TS22	TS20	TS19	TS18

— : 設定しないでください。

表19.21 48ピン 端子入出力機能レジスタ設定

PSEL[4:0]ビット 設定値	端子			
	PB0	PB1	PB3	PB5
00000b (初期値)	Hi-Z			
00001b	MTIC5W	MTIOC0C	MTIOC0A	MTIOC2A
00010b	—	MTIOC4C	MTIOC4A	MTIOC1B
00101b	—	TMCI0	TMO0	TMRI1
00111b	—	—	POE3#	POE1#
01011b	RXD6 SMISO6 SSCL6	TXD6 SMOSI6 SSDA6	SCK6	—
01101b	RSPCKA	—	—	—
10000b	—	CMPOB1	—	—
11001b	TS25	TS24	TS22	TS20

— : 設定しないでください。

19.2.10 PCn 端子機能制御レジスタ (PCnPFS) (n = 0 ~ 7)

アドレス PC0PFS 0008 C1A0h, PC1PFS 0008 C1A1h, PC2PFS 0008 C1A2h, PC3PFS 0008 C1A3h,
PC4PFS 0008 C1A4h, PC5PFS 0008 C1A5h, PC6PFS 0008 C1A6h, PC7PFS 0008 C1A7h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—		PSEL[4:0]			

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、下表を参照してください	R/W
b7-b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

表 19.22 100 ピン 端子入出力機能レジスタ設定

PSEL[4:0] ビット 設定値	端子							
	PC0	PC1	PC2	PC3	PC4	PC5	PC6	PC7
00000b (初期値)	Hi-Z							
00001b	MTIOC3C	MTIOC3A	MTIOC4B	MTIOC4D	MTIOC3D	MTIOC3B	MTIOC3C	MTIOC3A
00010b	—	—	—	—	MTCLKC	MTCLKD	MTCLKA	MTCLKB
00101b	—	—	—	—	TMCI1	TMRI2	TMCI2	TMO2
00111b	—	—	—	—	POE0#	—	—	CACREF
01010b	—	SCK5	RXD5 SMISO5 SSCL5	TXD5 SMOSI5 SSDA5	SCK5	SCK8	RXD8 SMISO8 SSCL8	TXD8 SMOSI8 SSDA8
01011b	CTS5# RTS5# SS5#	—	—	—	CTS8# RTS8# SS8#	—	—	—
01101b	SSLA1	SSLA2	SSLA3	—	SSLA0	RSPCKA	MOSIA	MISOA
11001b	—	—	TS17	TS16	TSCAP	TS15	TS14	TS13

— : 設定しないでください。

表 19.23 80 ピン、64 ピン 端子入出力機能レジスタ設定

PSEL[4:0] ビット 設定値	端子					
	PC2	PC3	PC4	PC5	PC6	PC7
00000b (初期値)	Hi-Z					
00001b	MTIOC4B	MTIOC4D	MTIOC3D	MTIOC3B	MTIOC3C	MTIOC3A
00010b	—	—	MTCLKC	MTCLKD	MTCLKA	MTCLKB
00101b	—	—	TMCI1	TMRI2	TMCI2	TMO2
00111b	—	—	POE0#	—	—	CACREF
01010b	RXD5 SMISO5 SSCL5	TXD5 SMOSI5 SSDA5	SCK5	—	—	—
01101b	SSLA3	—	SSLA0	RSPCKA	MOSIA	MISOA
11001b	TS17	TS16	TSCAP	TS15	TS14	TS13

— : 設定しないでください。

表19.24 48ピン 端子入出力機能レジスタ設定

PSEL[4:0]ビット 設定値	端子			
	PC4	PC5	PC6	PC7
00000b (初期値)	Hi-Z			
00001b	MTIOC3D	MTIOC3B	MTIOC3C	MTIOC3A
00010b	MTCLKC	MTCLKD	MTCLKA	MTCLKB
00101b	TMCI1	TMRI2	TMCI2	TMO2
00111b	POE0#	—	—	CACREF
01010b	SCK5	—	—	—
01101b	SSLA0	RSPCKA	MOSIA	MISOA
11001b	TSCAP	TS15	TS14	TS13

— : 設定しないでください。

19.2.11 PDn 端子機能制御レジスタ (PDnPFS) (n = 0 ~ 7)

アドレス PD0PFS 0008 C1A8h, PD1PFS 0008 C1A9h, PD2PFS 0008 C1AAh, PD3PFS 0008 C1ABh,
PD4PFS 0008 C1ACh, PD5PFS 0008 C1ADh, PD6PFS 0008 C1AEh, PD7PFS 0008 C1AFh

b7	b6	b5	b4	b3	b2	b1	b0
ASEL	ISEL	—		PSEL[4:0]			
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、下表を参照してください	R/W
b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b6	ISEL	割り込み入力機能選択ビット	0 : IRQn 入力端子として使用しない 1 : IRQn 入力端子として使用する PD0 : IRQ0 (100/80 ピン) PD1 : IRQ1 (100/80 ピン) PD2 : IRQ2 (100/80 ピン) PD3 : IRQ3 (100 ピン) PD4 : IRQ4 (100 ピン) PD5 : IRQ5 (100 ピン) PD6 : IRQ6 (100 ピン) PD7 : IRQ7 (100 ピン)	R/W
b7	ASEL	アナログ機能選択ビット	0 : アナログ端子以外に使用する 1 : アナログ端子として使用する PD0 : AN024 (100/80 ピン) PD1 : AN025 (100/80 ピン) PD2 : AN026 (100/80 ピン) PD3 : AN027 (100/ ピン) PD4 : AN028 (100/ ピン) PD5 : AN029 (100/ ピン) PD6 : AN030 (100/ ピン) PD7 : AN031 (100/ ピン)	R/W

表 19.25 100 ピン 端子入出力機能レジスタ設定

PSEL[4:0] ビット 設定値	端子							
	PD0	PD1	PD2	PD3	PD4	PD5	PD6	PD7
00000b (初期値)	Hi-Z							
00001b	—	MTIOC4B	MTIOC4D	—	—	MTIC5W	MTIC5V	MTIC5U
00111b	—	—	—	POE8#	POE3#	POE2#	POE1#	POE0#
01011b	TXD6 SMOSI6 SSDA6	RXD6 SMISO6 SSCL6	SCK6	—	—	—	—	—

— : 設定しないでください。

表 19.26 80 ピン 端子入出力機能レジスタ設定

PSEL[4:0] ビット 設定値	端子		
	PD0	PD1	PD2
00000b (初期値)	Hi-Z		
00001b	—	MTIOC4B	MTIOC4D
01011b	TXD6 SMOSI6 SSDA6	RXD6 SMISO6 SSCL6	SCK6

— : 設定しないでください。

19.2.12 PEn 端子機能制御レジスタ (PEnPFS) (n = 0 ~ 7)

アドレス PE0PFS 0008 C1B0h, PE1PFS 0008 C1B1h, PE2PFS 0008 C1B2h, PE3PFS 0008 C1B3h,
PE4PFS 0008 C1B4h, PE5PFS 0008 C1B5h, PE6PFS 0008 C1B6h, PE7PFS 0008 C1B7h

b7	b6	b5	b4	b3	b2	b1	b0
PSEL[4:0]							
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、下表を参照してください	R/W
b5	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b6	ISEL	割り込み入力機能選択ビット	0 : IRQn 入力端子として使用しない 1 : IRQn 入力端子として使用する PE2 : IRQ7 (100/80/64/48 ピン) PE5 : IRQ5 (100/80/64 ピン) PE6 : IRQ6 (100 ピン) PE7 : IRQ7 (100 ピン)	R/W
b7	ASEL	アナログ機能選択ビット	0 : アナログ端子以外に使用する 1 : アナログ端子として使用する PE0 : AN016 (100/80/64 ピン) PE1 : AN017, CMPB0 (100/80/64/48 ピン) PE2 : AN018, CVREFB0 (100/80/64/48 ピン) PE3 : AN019 (100/80/64/48 ピン) PE4 : AN020, CMPCA2 (100/80/64/48 ピン) PE5 : AN021 (100/80/64 ピン) PE6 : AN022 (100 ピン) PE7 : AN023 (100 ピン)	R/W

表 19.27 100 ピン、80 ピン、64 ピン 端子入出力機能レジスタ設定

PSEL[4:0] ビット 設定値	端子					
	PE0	PE1	PE2	PE3	PE4	PE5
00000b (初期値)	Hi-Z					
00001b	—	MTIOC4C	MTIOC4A	MTIOC4B	MTIOC4D	MTIOC4C
00010b	—	—	—	—	MTIOC1A	MTIOC2B
00111b	—	—	—	POE8#	—	—
01001b	—	—	—	CLKOUT	CLKOUT	—
01100b	SCK12	TXD12 TXDX12 SIOX12 SMOSI12 SSDA12	RXD12 RXDX12 SMISO12 SSCL12	CTS12# RTS12# SS12#	—	—
10000b	—	—	—	—	—	CMPOB0
11001b	—	—	TS35	TS34	TS33	—

— : 設定しないでください。

表19.28 48ピン 端子入出力機能レジスタ設定

PSEL[4:0]ビット 設定値	端子			
	PE1	PE2	PE3	PE4
00000b (初期値)	Hi-Z			
00001b	MTIOC4C	MTIOC4A	MTIOC4B	MTIOC4D
00010b	—	—	—	MTIOC1A
00111b	—	—	POE8#	—
01001b	—	—	CLKOUT	CLKOUT
01100b	TXD12 TDX12 SIOX12 SSDA12	RXD12 RDX12 SSCL12	CTS12# RTS12#	—
11001b	—	TS35	TS34	TS33

— : 設定しないでください。

19.2.13 PPhn 端子機能制御レジスタ (PHnPFS) (n = 0 ~ 3)

アドレス MPC.PH0PFS 0008 C1C8h, MPC.PH1PFS 0008 C1C9h, MPC.PH2PFS 0008 C1CAh, MPC.PH3PFS 0008 C1CBh

b7	b6	b5	b4	b3	b2	b1	b0
—	ISEL	—		PSEL[4:0]			

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子入出力機能ビット	周辺機能を選択します。個々の端子機能については、下表を参照してください	R/W
b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b6	ISEL	割り込み入力機能選択ビット	0 : IRQn 入力端子として使用しない 1 : IRQn 入力端子として使用する PH1 : IRQ0 (100/80/64/48 ピン) PH2 : IRQ1 (100/80/64/48 ピン)	R/W
b7	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

表19.29 100 ピン、80 ピン、64 ピン、48 ピン 端子入出力機能レジスタ設定

PSEL[4:0] ビット 設定値	端子			
	PH0	PH1	PH2	PH3
00000b (初期値)	Hi-Z			
00101b	—	TMO0	TMRI0	TMCI0
00111b	CACREF	—	—	—
11001b	TS10	TS9	TS8	TS7

— : 設定しないでください。

19.2.14 PJn 端子機能制御レジスタ (PJnPFS) (n = 1, 3, 6, 7)

アドレス MPC.PJ1PFS 0008 C1D1h, MPC.PJ3PFS 0008 C1D3h, MPC.PJ6PFS 0008 C1D6h, MPC.PJ7PFS 0008 C1D7h

b7	b6	b5	b4	b3	b2	b1	b0
ASEL	—	—		PSEL[4:0]			

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、下表を参照してください	R/W
b6-b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b7	ASEL	アナログ機能選択ビット	0 : アナログ端子以外に使用する 1 : アナログ端子として使用する PJ6 : VREFH0 PJ7 : VREFL0	R/W

表 19.30 100 ピン 端子入出力機能レジスタ設定

PSEL[4:0] ビット 設定値	端子	
	PJ1	PJ3
00000b (初期値)	Hi-Z	
00001b	MTIOC3A	MTIOC3C
01011b	—	CTS6# RTS6# SS6#

— : 設定しないでください。

表 19.31 80 ピン 端子入出力機能レジスタ設定

PSEL[4:0] ビット 設定値	端子	
	PJ1	
00000b (初期値)	Hi-Z	
00001b	MTIOC3A	

19.3 使用上の注意事項

19.3.1 端子入出力機能設定手順

端子入出力機能の設定は下記の手順で行ってください。

1. ポートモードレジスタ (PMR) を “0” にして汎用入出力ポートに設定します。
2. 周辺機能モジュールにおいて、当該端子にアサインする入出力信号を設定します。
3. 書き込みプロテクトレジスタ (PWPR) を設定して、Pmn 端子機能制御レジスタ (PmnPFS) を書き込み有効にします ($m = 0 \sim 5, A \sim E, H, J, n = 0 \sim 7$)。
4. PmnPFS.PSEL[4:0] ビットにより端子入出力機能を設定します。
5. PWPR.PFSWE ビットを “0” 設定し、PmnPFS レジスタへの書き込み禁止してください。
6. 必要に応じて PMR を “1” に設定し、選択された端子入出力機能に切り替えます。

19.3.2 MPC レジスタ設定する場合の注意事項

1. Pmn 端子機能制御レジスタ (PmnPFS) を設定するときは、当該端子の PMR レジスタが “0” の状態で設定してください。PMR レジスタが “1” の状態で PmnPFS レジスタを設定すると、入力機能の場合は意図しないエッジが入力されたり、出力機能の場合は、意図しないパルスが出力されたりする可能性があります。
2. PmnPFS レジスタで設定可能な機能以外に設定しないでください。指定機能以外に設定した場合、動作は保証されません。
3. MPC により同一の機能を複数の端子に割り当てる設定はしないでください。
4. ポート 4、E、D は A/D コンバータのアナログ入力端子の機能も兼ねています。アナログ入力端子として使用する場合は、精度劣化させないために、ポートモードレジスタ (PMR) の当該ビットを “0”、ポート方向レジスタ (PDR) の当該ビットを “0” にして当該端子を汎用入力にし、PmnPFS.ASEL ビットを “1” にしてください。
5. マルチプル端子のポートモードレジスタ (PMR)、ポート方向レジスタ (PDR) と、Pmn 端子機能制御レジスタ (PmnPFS) の設定および注意事項を表 19.32 に示します。

表19.32 レジスタの設定

項目	PMR.Bn	PDR.Bn	PmnPFS			注意事項
			ASEL	ISEL	PSEL[4:0]	
リセット解除後	0	0	0	0	00000b	リセット解除後は汎用入力ポートとして機能します
汎用入力ポート	0	0	0	0/1	x	割り込み入力と併用する場合は、ISELビットを“1”にしてください
汎用出力ポート	0	1	0	0	x	
周辺機能	1	x	0	0/1	周辺機能 (表19.2～ 表19.31参照)	割り込み入力と併用する場合は、ISELビットを“1”にしてください
割り込み入力	0	0	0	1	x	
NMI	x	x	x	x(注1)	x	レジスタの設定は不要です
アナログ入出力	0	0	1	x(注1)	x	出力バッファをOFFにするため、汎用入力ポートに設定してください
CTSU	1	0	0	0	11001b	PCR.Bn = 0にしてください
EXTAL/XTAL	0	0	x	x(注1)	x	出力バッファをOFFにするため、汎用入力ポートに設定してください
XCIN/XCOUT	0	0	x	x(注1)	x	出力バッファをOFFにするため、汎用入力ポートに設定してください

x : 設定不要

0/1 : PmnPFS.ISEL ビットを“0”にすれば、IRQ 端子として機能しません

PmnPFS.ISEL ビットを“1”にすれば、IRQ 端子として機能します (IRQ がマルチプルされている場合)

注1. PmnPFS.ISEL ビットを“1”にしても、IRQn 入力端子として機能しません。

注. 端子状態の読み出しは、PmnPFS.ASEL ビットが“0”的とき可能です。

・PmnPFS.PSEL[4:0] ビットの変更は、PMR.Bn ビットが“0”的状態で行ってください。

・RIIC をアサインしたポートは、PCR.Bn ビットを“0”にしてください (RIIC 以外の周辺機能出力では自動的にプルアップが OFF になります)。

19.3.3 アナログ機能を使う場合の注意事項

アナログ機能を使用するときは、ポートモードレジスタ (PMR) の当該ビットを“0”、ポート方向レジスタ (PDR) の当該ビットを“0”にし、プルアップ制御レジスタ (PCR) の当該ビットを“0”にし、当該端子を汎用入力にしてから、Pmn 端子機能制御レジスタ (PmnPFS) の ASEL ビットを“1”にしてください。

19.3.4 静電容量式タッチセンサ CTSU 機能を使う場合の注意事項

静電容量式タッチセンサ CTSU 機能 (TS_n (n = 0 ~ 35) 端子、TSCAP 端子) を使用するときは、ポートモードレジスタ (PMR) の当該ビットを“0”、ポート方向レジスタ (PDR) の当該ビットを“0”、プルアップ制御レジスタ (PCR) の当該ビットを“0”にし、PmnPFS.PSEL[4:0] ビットにより CTSU 機能を選択してから、PMR レジスタを“1”に設定してください。また静電容量式タッチセンサの端子機能を使用するときは、該当ビットの ISEL 設定に関わらず IRQ 入力端子として使用しないでください。

20. マルチファンクションタイマパルスユニット2 (MTU2a)

本章に記載している PCLK とは PCLKB を指します。

20.1 概要

本 MCU は、6 チャネル (MTU0 ~ MTU5) の 16 ビットタイマにより構成されるマルチファンクションタイマパルスユニット2 (MTU) を内蔵しています。

表 20.1 に MTU の仕様を、表 20.2 に MTU の機能一覧を示します。また、図 20.1 に MTU のブロック図を示します。

表 20.1 MTU の仕様

項目	内容
パルス入出力	最大 16 本
パルス入力	3 本
カウントクロック	チャネルごとに 8 または 7 種類 (MTU5 は 4 種類)
設定可能動作	<ul style="list-style-type: none"> 【MTU0 ~ MTU4】 <ul style="list-style-type: none"> • コンペアマッチによる波形出力 • インプットキャプチャ機能 (ノイズフィルタ設定機能) • カウンタクリア動作 • 複数のタイマカウンタ (TCNT) への同時書き込み • コンペアマッチ/インプットキャプチャによる同時クリア • カウンタの同期動作による各レジスタの同期入出力 • 同期動作と組み合わせることによる最大 12 相の PWM 出力 【MTU0, MTU3, MTU4】 <ul style="list-style-type: none"> • バッファ動作を設定可能 • 相補 PWM、リセット同期 PWM を用いた AC 同期モータ (ブラシレス DC モータ) 駆動モードが設定可能で、2 種類 (チョッピング、レベル) の波形出力が選択可能 【MTU1, MTU2】 <ul style="list-style-type: none"> • 独立に位相計数モードを設定可能 • カスケード接続動作 【MTU3, MTU4】 <ul style="list-style-type: none"> • 連動動作による相補 PWM、リセット PWM 3 相のポジ、ネガ計 6 相の出力が可能 【MTU5】 <ul style="list-style-type: none"> • デッドタイム補償用カウンタ機能 • インプットキャプチャ機能 (ノイズフィルタ設定可能) • カウンタクリア動作
相補 PWM モード	<ul style="list-style-type: none"> • カウンタの山/谷での割り込み • A/D コンバータの変換スタートトリガを間引き機能
割り込み要因	28 種類
バッファ動作	レジスタデータの自動転送
トリガ生成	A/D コンバータの変換スタートトリガを生成可能
消費電力低減機能	モジュールストップ状態への設定が可能

表20.2 MTUの機能一覧 (1/2)

項目	MTU0	MTU1	MTU2	MTU3	MTU4	MTU5
カウントクロック	PCLK/1 PCLK/4 PCLK/16 PCLK/64 MTCLKA MTCLKB MTCLKC MTCLKD	PCLK/1 PCLK/4 PCLK/16 PCLK/64 PCLK/256 MTCLKA MTCLKB	PCLK/1 PCLK/4 PCLK/16 PCLK/64 PCLK/1024 MTCLKA MTCLKB	PCLK/1 PCLK/4 PCLK/16 PCLK/64 PCLK/256 PCLK/1024 MTCLKA MTCLKB	PCLK/1 PCLK/4 PCLK/16 PCLK/64 PCLK/256 PCLK/1024 MTCLKA MTCLKB	PCLK/1 PCLK/4 PCLK/16 PCLK/64
位相計数モードの外部クロック	—	MTCLKA MTCLKB	MTCLKC MTCLKD	—	—	—
ジェネラルレジスタ(TGR)	TGRA TGRB TGRE	TGRA TGRB	TGRA TGRB	TGRA TGRB	TGRA TGRB	TGRU TGRV TGRW
ジェネラルレジスタ/バッファレジスタ	TGRC TGRD TGRF	—	—	TGRC TGRD	TGRC TGRD	—
入出力端子	MTIOC0A MTIOC0B MTIOC0C MTIOC0D	MTIOC1A MTIOC1B	MTIOC2A MTIOC2B	MTIOC3A MTIOC3B MTIOC3C MTIOC3D	MTIOC4A MTIOC4B MTIOC4C MTIOC4D	入力端子 MTIC5U MTIC5V MTIC5W
カウンタクリア機能	TGRのコンペアマッチまたはインプットキャプチャ	TGRのコンペアマッチまたはインプットキャプチャ	TGRのコンペアマッチまたはインプットキャプチャ	TGRのコンペアマッチまたはインプットキャプチャ	TGRのコンペアマッチまたはインプットキャプチャ	TGRのコンペアマッチまたはインプットキャプチャ
コンペアマッチ出力	Low出力	○	○	○	○	—
	High出力	○	○	○	○	—
	トグル出力	○	○	○	○	—
インプットキャプチャ機能	○	○	○	○	○	○
同期動作	○	○	○	○	○	—
PWMモード1	○	○	○	○	○	—
PWMモード2	○	○	○	—	—	—
相補PWMモード	—	—	—	○	○	—
リセット同期PWM	—	—	—	○	○	—
AC同期モータ駆動モード	○	—	—	○	○	—
位相計数モード	—	○	○	—	—	—
バッファ動作	○	—	—	○	○	—
デッドタイム補償用カウンタ機能	—	—	—	—	—	○
DTCの起動	TGRのコンペアマッチまたはインプットキャプチャ	TGRのコンペアマッチまたはインプットキャプチャ	TGRのコンペアマッチまたはインプットキャプチャ	TGRのコンペアマッチまたはインプットキャプチャとTCNT オーバフロー/アンダフロー	TGRのコンペアマッチまたはインプットキャプチャ	TGRのコンペアマッチまたはインプットキャプチャ

表20.2 MTUの機能一覧 (2/2)

項目	MTU0	MTU1	MTU2	MTU3	MTU4	MTU5
A/D変換開始トリガ	TGRAのコンペアマッチまたはインプットキャプチャTGRBのコンペアマッチまたはインプットキャプチャTGREのコンペアマッチTGRFのコンペアマッチ	TGRAのコンペアマッチまたはインプットキャプチャ	TGRAのコンペアマッチまたはインプットキャプチャ	TGRAのコンペアマッチまたはインプットキャプチャ	TGRAのコンペアマッチまたはインプットキャプチャ相補PWMモード時TCNTのアンダフロー(谷)	—
割り込み要因	7要因 • コンペアマッチ /インプットキャプチャ 0A • コンペアマッチ /インプットキャプチャ 0B • コンペアマッチ /インプットキャプチャ 0C • コンペアマッチ /インプットキャプチャ 0D • コンペアマッチ 0E • コンペアマッチ 0F • オーバフロー	4要因 • コンペアマッチ /インプットキャプチャ 1A • コンペアマッチ /インプットキャプチャ 1B	4要因 • コンペアマッチ /インプットキャプチャ 2A • コンペアマッチ /インプットキャプチャ 2B	5要因 • コンペアマッチ /インプットキャプチャ 3A • コンペアマッチ /インプットキャプチャ 3B • コンペアマッチ /インプットキャプチャ 3C • コンペアマッチ /インプットキャプチャ 3D	5要因 • コンペアマッチ /インプットキャプチャ 4A • コンペアマッチ /インプットキャプチャ 4B • コンペアマッチ /インプットキャプチャ 4C • コンペアマッチ /インプットキャプチャ 4D	3要因 • コンペアマッチ /インプットキャプチャ 5U • コンペアマッチ /インプットキャプチャ 5V • コンペアマッチ /インプットキャプチャ 5W
イベントリンク機能(出力)	—	4要因 • コンペアマッチ 1A • コンペアマッチ 1B • オーバフロー • アンダフロー	4要因 • コンペアマッチ 2A • コンペアマッチ 2B • オーバフロー • アンダフロー	5要因 • コンペアマッチ 3A • コンペアマッチ 3B • コンペアマッチ 3C • コンペアマッチ 3D • オーバフロー	6要因 • コンペアマッチ 4A • コンペアマッチ 4B • コンペアマッチ 4C • コンペアマッチ 4D • オーバフロー • アンダフロー	—
イベントリンク機能(入力)	—	(1) カウントスタート動作 (2) インプットキャプチャ動作 (TRGAにキャプチャ) (3) カウントリストスタート動作	(1) カウントスタート動作 (2) インプットキャプチャ動作 (TRGAにキャプチャ) (3) カウントリストスタート動作	(1) カウントスタート動作 (2) インプットキャプチャ動作 (TRGAにキャプチャ) (3) カウントリストスタート動作	(1) カウントスタート動作 (2) インプットキャプチャ動作 (TRGAにキャプチャ) (3) カウントリストスタート動作	—
A/D変換開始要求ディレイド機能	—	—	—	—	• TADCORAとTCNTの一一致で、A/D変換開始要求またはTADCORBとTCNTの一一致で、A/D変換開始要求	—
割り込み間引き機能	—	—	—	• TGRAのコンペアマッチ割り込みを間引き	• TCIV割り込みを間引き	—
モジュールストップ	MSTPCRA.MSTPA9 (注1)					

○ : 可能

— : 不可能

注1. モジュールストップの詳細については、「11. 消費電力低減機能」を参照してください。




図 20.1 MTU のブロック図

表 20.3 に MTU で使用する入出力端子を示します。

表20.3 MTUの入出力端子


モジュール シンボル	端子名	入出力	機能
MTU	MTCLKA	入力	外部クロック A 入力端子 (MTU1 の位相計数モード A 相入力)
	MTCLKB	入力	外部クロック B 入力端子 (MTU1 の位相計数モード B 相入力)
	MTCLKC	入力	外部クロック C 入力端子 (MTU2 の位相計数モード A 相入力)
	MTCLKD	入力	外部クロック D 入力端子 (MTU2 の位相計数モード B 相入力)
MTU0	MTIOC0A	入出力	MTU0.TGRA のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	MTIOC0B	入出力	MTU0.TGRB のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	MTIOC0C	入出力	MTU0.TGRC のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	MTIOC0D	入出力	MTU0.TGRD のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
MTU1	MTIOC1A	入出力	MTU1.TGRA のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	MTIOC1B	入出力	MTU1.TGRB のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
MTU2	MTIOC2A	入出力	MTU2.TGRA のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	MTIOC2B	入出力	MTU2.TGRB のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
MTU3	MTIOC3A	入出力	MTU3.TGRA のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	MTIOC3B	入出力	MTU3.TGRB のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	MTIOC3C	入出力	MTU3.TGRC のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	MTIOC3D	入出力	MTU3.TGRD のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
MTU4	MTIOC4A	入出力	MTU4.TGRA のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	MTIOC4B	入出力	MTU4.TGRB のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	MTIOC4C	入出力	MTU4.TGRC のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	MTIOC4D	入出力	MTU4.TGRD のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
MTU5	MTIC5U	入力	MTU5.TGRU のインプットキャプチャ入力 / 外部パルス入力端子
	MTIC5V	入力	MTU5.TGRV のインプットキャプチャ入力 / 外部パルス入力端子
	MTIC5W	入力	MTU5.TGRW のインプットキャプチャ入力 / 外部パルス入力端子

20.2 レジスタの説明

20.2.1 タイマコントロールレジスタ (TCR)

- MTU0.TCR, MTU1.TCR, MTU2.TCR, MTU3.TCR, MTU4.TCR

アドレス MTU0.TCR 0008 8700h, MTU1.TCR 0008 8780h, MTU2.TCR 0008 8800h,
MTU3.TCR 0008 8600h, MTU4.TCR 0008 8601h




ビット	シンボル	ビット名	機能	R/W
b2-b0	TPSC[2:0]	タイマプリスケーラ選択ビット	表20.6～表20.9を参照してください	R/W
b4-b3	CKEG[1:0]	クロックエッジ選択ビット	b4 b3 0 0 : 立ち上がりエッジでカウント 0 1 : 立ち下がりエッジでカウント 1 x : 両エッジでカウント	R/W
b7-b5	CCLR[2:0]	カウンタクリアビット	表20.4、表20.5を参照してください	R/W

x : Don't care

- MTU5.TCRU, MTU5.TCRV, MTU5.TCRW

アドレス MTU5.TCRU 0008 8884h, MTU5.TCRV 0008 8894h, MTU5.TCRW 0008 88A4h



ビット	シンボル	ビット名	機能	R/W
b1-b0	TPSC[1:0]	タイマプリスケーラ選択ビット	表20.10を参照してください	R/W
b7-b2	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

MTU には、MTU0～MTU4 に各 1 本、MTU5 には TCRU/V/W の 3 本、計 8 本の TCR レジスタがあります。

TCR レジスタは、各チャネルの TCNT カウンタを制御するレジスタです。TCR レジスタの設定は、TCNT カウンタの動作が停止した状態で行ってください。

TPSC[2:0] ビット (タイマプリスケーラ選択ビット)

TCNT カウンタのカウントクロックソースを選択します。各チャネル独立に選択することができます。詳細は表 20.6～表 20.10 を参照してください。

CKEG[1:0] ビット (クロックエッジ選択ビット)

カウントクロックソースのエッジを選択します。内部クロックを両エッジでカウントすると、カウントクロックの周期が 1/2 になります（例：PCLK/4 の両エッジ=PCLK/2 の立ち上がりエッジ）。MTU1、MTU2 で位相計数モードを使用する場合は、本設定は無視され、位相計数モードの設定が優先されます。内部クロックのエッジ選択は、カウントクロックソースが PCLK/4 もしくはそれより遅い場合に有効です。カウント

ロックソースに PCLK/1、あるいは他のチャネルのオーバフロー / アンダフローを選択した場合、値は書き込みますが、動作は初期値になります。

CCLR[2:0] ビット (カウンタクリアビット)

TCNT カウンタのカウンタクリア要因を選択します。詳細は表 20.4、表 20.5 を参照してください。

表 20.4 CCLR[2:0] (MTU0, MTU3, MTU4)

チャネル	ビット7	ビット6	ビット5	説明
	CCLR[2]	CCLR[1]	CCLR[0]	
MTU0 MTU3 MTU4	0	0	0	TCNT のクリア禁止
	0	0	1	TGRA のコンペアマッチ / インプットキャプチャで TCNT クリア
	0	1	0	TGRB のコンペアマッチ / インプットキャプチャで TCNT クリア
	0	1	1	同期クリア / 同期動作をしている他のチャネルのカウンタクリアで TCNT をクリア (注1)
	1	0	0	TCNT のクリア禁止
	1	0	1	TGRC のコンペアマッチ / インプットキャプチャで TCNT クリア (注2)
	1	1	0	TGRD のコンペアマッチ / インプットキャプチャで TCNT クリア (注2)
	1	1	1	同期クリア / 同期動作をしている他のチャネルのカウンタクリアで TCNT をクリア (注1)

注1. 同期動作の設定は、TSYR.SYNCn (n = 0, 3, 4) ビットを "1" にすることにより行います。

注2. TGRC または TGRD をバッファレジスタとして使用している場合は、バッファレジスタの設定が優先され、コンペアマッチ / インプットキャプチャが発生しないため、TCNT カウンタはクリアされません。

表 20.5 CCLR[2:0] (MTU1, MTU2)

チャネル	ビット7	ビット6	ビット5	説明
	予約ビット (注2)	CCLR[1]	CCLR[0]	
MTU1 MTU2	0	0	0	TCNT のクリア禁止
	0	0	1	TGRA のコンペアマッチ / インプットキャプチャで TCNT クリア
	0	1	0	TGRB のコンペアマッチ / インプットキャプチャで TCNT クリア
	0	1	1	同期クリア / 同期動作をしている他のチャネルのカウンタクリアで TCNT をクリア (注1)

注1. 同期動作の設定は、TSYR.SYNCn (n = 1, 2) ビットを "1" にすることにより行います。

注2. MTU1、MTU2 では b7 は予約ビットです。読むと "0" が読みます。書く場合、"0" としてください。

表 20.6 TPSC[2:0] (MTU0)

チャネル	ビット2	ビット1	ビット0	説明
	TPSC[2]	TPSC[1]	TPSC[0]	
MTU0	0	0	0	内部クロック : PCLK/1 でカウント
	0	0	1	内部クロック : PCLK/4 でカウント
	0	1	0	内部クロック : PCLK/16 でカウント
	0	1	1	内部クロック : PCLK/64 でカウント
	1	0	0	外部クロック : MTCLKA 端子入力でカウント
	1	0	1	外部クロック : MTCLKB 端子入力でカウント
	1	1	0	外部クロック : MTCLKC 端子入力でカウント
	1	1	1	外部クロック : MTCLKD 端子入力でカウント

表20.7 TPSC[2:0] (MTU1)

チャネル	ビット2	ビット1	ビット0	説明
	TPSC[2]	TPSC[1]	TPSC[0]	
MTU1	0	0	0	内部クロック : PCLK/1でカウント
	0	0	1	内部クロック : PCLK/4でカウント
	0	1	0	内部クロック : PCLK/16でカウント
	0	1	1	内部クロック : PCLK/64でカウント
	1	0	0	外部クロック : MTCLKA端子入力でカウント
	1	0	1	外部クロック : MTCLKB端子入力でカウント
	1	1	0	内部クロック : PCLK/256でカウント
	1	1	1	MTU2.TCNTのオーバフロー/アンダフローでカウント

注. MTU1が位相計数モード時、この設定は無効になります。

表20.8 TPSC[2:0] (MTU2)

チャネル	ビット2	ビット1	ビット0	説明
	TPSC[2]	TPSC[1]	TPSC[0]	
MTU2	0	0	0	内部クロック : PCLK/1でカウント
	0	0	1	内部クロック : PCLK/4でカウント
	0	1	0	内部クロック : PCLK/16でカウント
	0	1	1	内部クロック : PCLK/64でカウント
	1	0	0	外部クロック : MTCLKA端子入力でカウント
	1	0	1	外部クロック : MTCLKB端子入力でカウント
	1	1	0	外部クロック : MTCLKC端子入力でカウント
	1	1	1	内部クロック : PCLK/1024でカウント

注. MTU2が位相計数モード時、この設定は無効になります。

表20.9 TPSC[2:0] (MTU3, MTU4)

チャネル	ビット2	ビット1	ビット0	説明
	TPSC[2]	TPSC[1]	TPSC[0]	
MTU3 MTU4	0	0	0	内部クロック : PCLK/1でカウント
	0	0	1	内部クロック : PCLK/4でカウント
	0	1	0	内部クロック : PCLK/16でカウント
	0	1	1	内部クロック : PCLK/64でカウント
	1	0	0	内部クロック : PCLK/256でカウント
	1	0	1	内部クロック : PCLK/1024でカウント
	1	1	0	外部クロック : MTCLKA端子入力でカウント
	1	1	1	外部クロック : MTCLKB端子入力でカウント

表20.10 TPSC[1:0] (MTU5)

チャネル	ビット1	ビット0	説明
	TPSC[1]	TPSC[0]	
MTU5	0	0	内部クロック : PCLK/1でカウント
	0	1	内部クロック : PCLK/4でカウント
	1	0	内部クロック : PCLK/16でカウント
	1	1	内部クロック : PCLK/64でカウント

20.2.2 タイマモードレジスタ (TMDR)

アドレス MTU0.TMDR 0008 8701h, MTU1.TMDR 0008 8781h, MTU2.TMDR 0008 8801h,
MTU3.TMDR 0008 8602h, MTU4.TMDR 0008 8603h

b7	b6	b5	b4	b3	b2	b1	b0
—	BFE	BFB	BFA	0	0	0	MD[3:0]

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b3-b0	MD[3:0]	モード選択ビット	タイマの動作モードを設定します。表20.11を参照してください	R/W
b4	BFA	バッファ動作Aビット	0 : TGRAとTGRCレジスタは通常動作 1 : TGRAとTGRCレジスタはバッファ動作	R/W
b5	BFB	バッファ動作Bビット	0 : TGRBとTGRDレジスタは通常動作 1 : TGRBとTGRDレジスタはバッファ動作	R/W
b6	BFE	バッファ動作Eビット	0 : MTU0.TGREとMTU0.TGRFレジスタは通常動作 1 : MTU0.TGREとMTU0.TGRFレジスタはバッファ動作	R/W
b7	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

TMDR レジスタは、各チャネルの動作モードを設定するレジスタです。TMDR レジスタの設定は、TCNT カウンタの動作が停止した状態で行ってください。

表20.11 MD[3:0]ビットによる動作モードの設定

ビット3	ビット2	ビット1	ビット0	説明	MTU0	MTU1	MTU2	MTU3	MTU4
MD[3]	MD[2]	MD[1]	MD[0]						
0	0	0	0	ノーマルモード	○	○	○	○	○
0	0	0	1	設定しないでください					
0	0	1	0	PWMモード1	○	○	○	○	○
0	0	1	1	PWMモード2	○	○	○		
0	1	0	0	位相計数モード1	○	○			
0	1	0	1	位相計数モード2	○	○			
0	1	1	0	位相計数モード3	○	○			
0	1	1	1	位相計数モード4	○	○			
1	0	0	0	リセット同期PWMモード（注1）				○	
1	0	0	1	設定しないでください。					
1	0	1	x	設定しないでください。					
1	1	0	0	設定しないでください。					
1	1	0	1	相補PWMモード1（山で転送）（注1）				○	
1	1	1	0	相補PWMモード2（谷で転送）（注1）				○	
1	1	1	1	相補PWMモード3（山・谷で転送）（注1）				○	

x : Don't care

注. 各チャネルで○が付いている動作モード以外の動作モードは設定しないでください。

注1. リセット同期PWMモード、相補PWMモードの設定は、MTU3のみ可能です。

MTU3をリセット同期PWMモードまたは相補PWMモードに設定した場合、MTU4の設定は無効となりMTU3の設定に従います。MTU4はノーマルモードに設定してください。

BFA ビット (バッファ動作A ビット)

TGRA レジスタを通常動作にするか、TGRA レジスタと TGRC レジスタを組み合わせてバッファ動作させるかを設定します。TGRC レジスタをバッファレジスタとして使用した場合、相補 PWM モード以外では TGRC レジスタのインプットキャプチャ / アウトプットコンペアは発生しませんが、相補 PWM モード時は TGRC レジスタのコンペアマッチが発生します。また、MTU4 のコンペアマッチが相補 PWM モードの Tb 区間に発生した場合は、MTU4.TIER.TGIEC ビットは “0” にしてください。

また、リセット同期 PWM モードおよび相補 PWM モードの MTU3 および MTU4 のバッファ動作は、MTU3 の設定に従います。MTU4.TMDR レジスタの BFA ビットには “0” を書いてください。

TGRC レジスタを持たない MTU1、MTU2 では、このビットは予約ビットです。読むと “0” が読みます。書く場合、“0” してください。相補 PWM モードの Tb 区間については、図 20.40 を参照してください。

BFB ビット (バッファ動作B ビット)

TGRB レジスタを通常動作にするか、TGRB レジスタと TGRD レジスタを組み合わせてバッファ動作させるかを設定します。TGRD レジスタをバッファレジスタとして使用した場合、相補 PWM モード以外では TGRD レジスタのインプットキャプチャ / アウトプットコンペアは発生しませんが、相補 PWM モード時は TGRD レジスタのコンペアマッチが発生します。また、コンペアマッチが相補 PWM モードの Tb 区間に発生した場合は、MTU3.TIER.TGIED ビット、MTU4.TIER.TGIED ビットは “0” にしてください。

また、リセット同期 PWM モードおよび相補 PWM モードの MTU3 および MTU4 のバッファ動作は、MTU3 の設定に従います。MTU4 の TMDR.BFB ビットには “0” にしてください。

TGRD レジスタを持たない MTU1、MTU2 では、このビットは予約ビットです。読むと “0” が読みます。書く場合、“0” してください。相補 PWM モードの Tb 区間については、図 20.40 を参照してください。

BFE ビット (バッファ動作E ビット)


MTU0.TGRE レジスタと MTU0.TGRF レジスタを通常動作またはバッファ動作させるかどうかを選択します。TGRF レジスタをバッファレジスタとして使用した場合も、TGRF レジスタのコンペアマッチは発生します。

MTU1 ~ MTU4 では予約ビットです。読むと “0” が読みます。書く場合、“0” してください。

20.2.3 タイマ I/O コントロールレジスタ (TIOR)

- MTU0.TIORH, MTU1.TIOR, MTU2.TIOR, MTU3.TIORH, MTU4.TIORH

アドレス MTU0.TIORH 0008 8702h, MTU1.TIOR 0008 8782h, MTU2.TIOR 0008 8802h,
MTU3.TIORH 0008 8604h, MTU4.TIORH 0008 8606h




ビット	シンボル	ビット名	機能	R/W
b3-b0	IOA[3:0]	I/OコントロールAビット	下記の表を参照してください (注1) MTU0.TIORH : 表20.20 MTU1.TIOR : 表20.22 MTU2.TIOR : 表20.23 MTU3.TIORH : 表20.24 MTU4.TIORH : 表20.26	R/W
b7-b4	IOB[3:0]	I/OコントロールBビット	下記の表を参照してください (注1) MTU0.TIORH : 表20.12 MTU1.TIOR : 表20.14 MTU2.TIOR : 表20.15 MTU3.TIORH : 表20.16 MTU4.TIORH : 表20.18	R/W

注1. コンペアマッチでLow出力/High出力/トグル出力中に、IOm[3:0]ビット ($m = A, B$) の値を出力禁止 ("0000b"または"0100b") へ変更するとHi-Zになります。

- MTU0.TIORL, MTU3.TIORL, MTU4.TIORL

アドレス MTU0.TIORL 0008 8703h, MTU3.TIORL 0008 8605h, MTU4.TIORL 0008 8607h



ビット	シンボル	ビット名	機能	R/W
b3-b0	IOC[3:0]	I/OコントロールCビット	下記の表を参照してください (注1) MTU0.TIORL : 表20.21 MTU3.TIORL : 表20.25 MTU4.TIORL : 表20.27	R/W
b7-b4	IOD[3:0]	I/OコントロールDビット	下記の表を参照してください (注1) MTU0.TIORL : 表20.13 MTU3.TIORL : 表20.17 MTU4.TIORL : 表20.19	R/W

注1. コンペアマッチでLow出力/High出力/トグル出力中に、IOm[3:0]ビット ($m = C, D$) の値を出力禁止 ("0000b"または"0100b") へ変更するとHi-Zになります。

- MTU5.TIORU, MTU5.TIORV, MTU5.TIORM

アドレス MTU5.TIORU 0008 8886h, MTU5.TIORV 0008 8896h, MTU5.TIORM 0008 88A6h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—		IOC[4:0]			
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b4-b0	IOC[4:0]	I/OコントロールCビット	下記の表を参照してください MTU5.TIORU, MTU5.TIORV, MTU5.TIORM : 表20.28	R/W
b7-b5	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

MTU には、MTU0、MTU3、MTU4 に各 2 本、MTU1、MTU2 に各 1 本、MTU5 には MTU5.TIORU/V/W の 3 本、計 11 本の TIOR レジスタがあります。

TIOR レジスタはTMDR レジスタの設定が、ノーマルモード、PWM モード、位相計数モードの場合に設定します。

TIOR レジスタで指定した初期出力はカウンタ停止した (TSTR.CST ビットを“0”にした) 状態で有効になります。また、PWM モード 2 の場合にはカウンタが“0”になった時点での出力を指定します。

TGRC レジスタあるいは TGRD レジスタをバッファ動作に設定した場合は、本設定は無効となり、バッファレジスタとして動作します。

表20.12 TIORH (MTU0)

ビット7	ビット6	ビット5	ビット4	説明	
IOB[3]	IOB[2]	IOB[1]	IOB[0]	MTU0.TGRBの機能	MTIOC0B端子の機能
0	0	0	0	アウトプットコンペアレジスタ	出力禁止
0	0	0	1		初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャレジスタ	立ち上がりエッジでインプットキャプチャ
1	0	0	1		立ち下がりエッジでインプットキャプチャ
1	0	1	x		両エッジでインプットキャプチャ
1	1	x	x		キャプチャ入力元はMTU1/カウントクロック MTU1.TCNTのカウントアップ/カウントダウンでインプットキャプチャ (注1)

x : Don't care

注1. MTU1のカウントクロックにPCLK/1を選択した場合、MTU0のインプットキャプチャは発生しません。MTU1のカウントクロックにはPCLK/1以外のクロックを選択してください。

表20.13 TIORL (MTU0)

ビット7	ビット6	ビット5	ビット4	説明	
IOD[3]	IOD[2]	IOD[1]	IOD[0]	MTU0.TGRDの機能	MTIOC0D端子の機能
0	0	0	0	アウトプットコンペアレジスタ (注1)	出力禁止
0	0	0	1		初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャレジスタ (注1)	立ち上がりエッジでインプットキャプチャ
1	0	0	1		立ち下がりエッジでインプットキャプチャ
1	0	1	x		両エッジでインプットキャプチャ
1	1	x	x		キャプチャ入力元はMTU1/カウントロック MTU1.TCNTのカウントアップ/カウントダウンでインプットキャプチャ (注2)

x : Don't care

注1. MTU0.TMDR.BFBビットを“1”にしてMTU0.TGRDレジスタをバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ/アウトプットコンペアは発生しません。

注2. MTU1のカウントロックにPCLK1を選択した場合、MTU0のインプットキャプチャは発生しません。MTU1のカウントクロックにはPCLK1以外のクロックを選択してください。

表20.14 TIOR (MTU1)

ビット7	ビット6	ビット5	ビット4	説明	
IOB[3]	IOB[2]	IOB[1]	IOB[0]	MTU1.TGRBの機能	MTIOC1B端子の機能
0	0	0	0	アウトプットコンペアレジスタ	出力禁止
0	0	0	1		初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャレジスタ	立ち上がりエッジでインプットキャプチャ
1	0	0	1		立ち下がりエッジでインプットキャプチャ
1	0	1	x		両エッジでインプットキャプチャ
1	1	x	x		MTU0.TGRCのコンペアマッチ/インプットキャプチャの発生でインプットキャプチャ

x : Don't care

表20.15 TIOR (MTU2)

ビット7	ビット6	ビット5	ビット4	説明	
IOB[3]	IOB[2]	IOB[1]	IOB[0]	MTU2.TGRBの機能	MTIOC2B端子の機能
0	0	0	0	アウトプットコンペアレジスタ	出力禁止
0	0	0	1		初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	x	0	0	インプットキャプチャレジスタ	立ち上がりエッジでインプットキャプチャ
1	x	0	1		立ち下がりエッジでインプットキャプチャ
1	x	1	x		両エッジでインプットキャプチャ

x : Don't care

表20.16 TIORH (MTU3)

ビット7	ビット6	ビット5	ビット4	説明	
IOB[3]	IOB[2]	IOB[1]	IOB[0]	MTU3.TGRBの機能	MTIOC3B端子の機能
0	0	0	0	アウトプットコンペアレジスタ	出力禁止
0	0	0	1		初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	x	0	0	インプットキャプチャレジスタ	立ち上がりエッジでインプットキャプチャ
1	x	0	1		立ち下がりエッジでインプットキャプチャ
1	x	1	x		両エッジでインプットキャプチャ

x : Don't care

表20.17 TIORL (MTU3)

ビット7	ビット6	ビット5	ビット4	説明	
IOD[3]	IOD[2]	IOD[1]	IOD[0]	MTU3.TGRDの機能	MTIOC3D端子の機能
0	0	0	0	アウトプットコンペア レジスタ (注1)	出力禁止
0	0	0	1		初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	x	0	0	インプットキャプチャ レジスタ (注1)	立ち上がりエッジでインプットキャプチャ
1	x	0	1		立ち下がりエッジでインプットキャプチャ
1	x	1	x		両エッジでインプットキャプチャ

x : Don't care

注1. MTU3.TMDR.BFBビットを“1”にしてMTU3.TGRDレジスタをバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ/アウトプットコンペアは発生しません。

表20.18 TIORH (MTU4)

ビット7	ビット6	ビット5	ビット4	説明	
IOB[3]	IOB[2]	IOB[1]	IOB[0]	MTU4.TGRBの機能	MTIOC4B端子の機能
0	0	0	0	アウトプットコンペア レジスタ	出力禁止
0	0	0	1		初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	x	0	0	インプットキャプチャ レジスタ	立ち上がりエッジでインプットキャプチャ
1	x	0	1		立ち下がりエッジでインプットキャプチャ
1	x	1	x		両エッジでインプットキャプチャ

x : Don't care

表20.19 TIORL (MTU4)

ビット7	ビット6	ビット5	ビット4	説明	
IOD[3]	IOD[2]	IOD[1]	IOD[0]	MTU4.TGRDの機能	MTIOC4D端子の機能
0	0	0	0	アウトプットコンペア レジスタ (注1)	出力禁止
0	0	0	1		初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	x	0	0	インプットキャプチャ レジスタ (注1)	立ち上がりエッジでインプットキャプチャ
1	x	0	1		立ち下がりエッジでインプットキャプチャ
1	x	1	x		両エッジでインプットキャプチャ

x : Don't care

注1. MTU4.TMDR.BFBビットを“1”にして、MTU4.TGRDレジスタをバッファレジスタとして使用した場合は、本設定は無効になりインプットキャプチャ/アウトプットコンペアは発生しません。

表20.20 TIORH (MTU0)

ビット3	ビット2	ビット1	ビット0	説明	
IOA[3]	IOA[2]	IOA[1]	IOA[0]	MTU0.TGRAの機能	MTIOC0A端子の機能
0	0	0	0	アウトプットコンペア レジスタ	出力禁止
0	0	0	1		初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ レジスタ	立ち上がりエッジでインプットキャプチャ
1	0	0	1		立ち下がりエッジでインプットキャプチャ
1	0	1	x		両エッジでインプットキャプチャ
1	1	x	x		キャプチャ入力元はMTU1/カウントクロック MTU1.TCNTのカウントアップ/カウントダウンでイン プットキャプチャ (注1)

x : Don't care

注1. MTU1のカウントクロックにPCLK1を選択した場合、MTU0のインプットキャプチャは発生しません。MTU1のカウントクロックにはPCLK1以外のクロックを選択してください。

表20.21 TIORL (MTU0)

ビット3	ビット2	ビット1	ビット0	説明	
IOC[3]	IOC[2]	IOC[1]	IOC[0]	MTU0.TGRCの機能	MTIOC0Cの端子の機能
0	0	0	0	アウトプットコンペア レジスタ (注1)	出力禁止
0	0	0	1		初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ レジスタ (注1)	立ち上がりエッジでインプットキャプチャ
1	0	0	1		立ち下がりエッジでインプットキャプチャ
1	0	1	x		両エッジでインプットキャプチャ
1	1	x	x		キャプチャ入力元はMTU1/カウントロック MTU1.TCNTのカウントアップ/カウントダウンでイン プットキャプチャ (注2)

x : Don't care

注1. MTU0.TMDR.BFAビットを“1”にしてMTU0.TGRCレジスタをバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ/アウトプットコンペアは発生しません。

注2. MTU1のカウントロックにPCLK1を選択した場合、MTU0のインプットキャプチャは発生しません。MTU1のカウントクロックにはPCLK1以外のクロックを選択してください。

表20.22 TIOR (MTU1)

ビット3	ビット2	ビット1	ビット0	説明	
IOA[3]	IOA[2]	IOA[1]	IOA[0]	MTU1.TGRAの機能	MTIOC1A端子の機能
0	0	0	0	アウトプットコンペア レジスタ	出力禁止
0	0	0	1		初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ レジスタ	立ち上がりエッジでインプットキャプチャ
1	0	0	1		立ち下がりエッジでインプットキャプチャ
1	0	1	x		両エッジでインプットキャプチャ
1	1	x	x		MTU0.TGRAのコンペアマッチ/インプットキャプチャの 発生でインプットキャプチャ

x : Don't care

表20.23 TIOR (MTU2)

ビット3	ビット2	ビット1	ビット0	説明	
IOA[3]	IOA[2]	IOA[1]	IOA[0]	MTU2.TGRAの機能	MTIOC2A端子の機能
0	0	0	0	アウトプットコンペアレジスタ	出力禁止
0	0	0	1		初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	x	0	0	インプットキャプチャレジスタ	立ち上がりエッジでインプットキャプチャ
1	x	0	1		立ち下がりエッジでインプットキャプチャ
1	x	1	x		両エッジでインプットキャプチャ

x : Don't care

表20.24 TIORH (MTU3)

ビット3	ビット2	ビット1	ビット0	説明	
IOA[3]	IOA[2]	IOA[1]	IOA[0]	MTU3.TGRAの機能	MTIOC3A端子の機能
0	0	0	0	アウトプットコンペアレジスタ	出力禁止
0	0	0	1		初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	x	0	0	インプットキャプチャレジスタ	立ち上がりエッジでインプットキャプチャ
1	x	0	1		立ち下がりエッジでインプットキャプチャ
1	x	1	x		両エッジでインプットキャプチャ

x : Don't care

表20.25 TIORL (MTU3)

ビット3	ビット2	ビット1	ビット0	説明	
IOC[3]	IOC[2]	IOC[1]	IOC[0]	MTU3.TGRCの端子	MTIOC3C端子の機能
0	0	0	0	アウトプットコンペア レジスタ (注1)	出力禁止
0	0	0	1		初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	x	0	0	インプットキャプチャ レジスタ (注1)	立ち上がりエッジでインプットキャプチャ
1	x	0	1		立ち下がりエッジでインプットキャプチャ
1	x	1	x		両エッジでインプットキャプチャ

x : Don't care

注1. MTU3.TMDR.BFAビットを“1”にしてMTU3.TGRCレジスタをバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ/アウトプットコンペアは発生しません。

表20.26 TIORH (MTU4)

ビット3	ビット2	ビット1	ビット0	説明	
IOA[3]	IOA[2]	IOA[1]	IOA[0]	MTU4.TGRAの機能	MTIOC4A端子の機能
0	0	0	0	アウトプットコンペア レジスタ	出力禁止
0	0	0	1		初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	x	0	0	インプットキャプチャ レジスタ	立ち上がりエッジでインプットキャプチャ
1	x	0	1		立ち下がりエッジでインプットキャプチャ
1	x	1	x		両エッジでインプットキャプチャ

x : Don't care

表20.27 TIORL (MTU4)

ビット3	ビット2	ビット1	ビット0	説明	
IOC[3]	IOC[2]	IOC[1]	IOC[0]	MTU4.TGRCの機能	MTIOC4C端子の機能
0	0	0	0	アウトプットコンペア レジスタ (注1)	出力禁止
0	0	0	1		初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	x	0	0	インプットキャプチャ レジスタ (注1)	立ち上がりエッジでインプットキャプチャ
1	x	0	1		立ち下がりエッジでインプットキャプチャ
1	x	1	x		両エッジでインプットキャプチャ

x : Don't care

注1. MTU4.TMDR.BFAビットを“1”にして、MTU4.TGRCレジスタをバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ/アウトプットコンペアは発生しません。

表20.28 TIORU, TIORV, TIORW (MTU5)

ビット4	ビット3	ビット2	ビット1	ビット0	説明
IOC[4]	IOC[3]	IOC[2]	IOC[1]	IOC[0]	MTU5.TGRU、MTU5.TGRV、 MTU5.TGRWの機能
0	0	0	0	0	コンペアマッチレジスタ (注1)
0	0	0	0	1	
0	0	0	1	x	
0	0	1	x	x	
0	1	x	x	x	
1	0	0	0	0	
1	0	0	0	1	
1	0	0	1	0	
1	0	0	1	1	
1	0	1	x	x	
1	1	0	0	0	
1	1	0	0	1	
1	1	0	1	0	
1	1	0	1	1	
1	1	1	0	0	
1	1	1	0	1	
1	1	1	1	0	
1	1	1	1	1	

x : Don't care

注1. IOC[4:0] ビットへの“19h”、“1Ah”、“1Bh”、“1Dh”、“1Eh”、“1Fh”的設定は、外部パルス幅測定機能使用時か、MTU3、MTU4と連動したデッドタイム補償用機能使用時のみとしてください。詳細は「20.3.10 外部パルス幅測定機能」、「20.3.11 デッドタイム補償用機能」を参照してください。

20.2.4 タイマコンペアマッチクリアレジスタ (TCNTCMPCLR)

アドレス MTU5.TCNTCMPCLR 0008 88B6h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	CMPCLR5U	CMPCLR5V	CMPCLR5W
リセット後の値							0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	CMPCLR5W	TCNTコンペアクリア5Wビット	0 : MTU5.TCNTWカウンタとMTU5.TGRWレジスタのコンペアマッチ/インプットキャプチャによる、MTU5.TCNTWカウンタの0000hクリアを禁止 1 : MTU5.TCNTWカウンタとMTU5.TGRWレジスタのコンペアマッチ/インプットキャプチャによる、MTU5.TCNTWカウンタの0000hクリアを許可	R/W
b1	CMPCLR5V	TCNTコンペアクリア5Vビット	0 : MTU5.TCNTVカウンタとMTU5.TGRVレジスタのコンペアマッチ/インプットキャプチャによる、MTU5.TCNTVカウンタの0000hクリアを禁止 1 : MTU5.TCNTVカウンタとMTU5.TGRVレジスタのコンペアマッチ/インプットキャプチャによる、MTU5.TCNTVカウンタの0000hクリアを許可	R/W
b2	CMPCLR5U	TCNTコンペアクリア5Uビット	0 : MTU5.TCNUカウンタとMTU5.TGRUレジスタのコンペアマッチ/インプットキャプチャによる、MTU5.TCNUカウンタの0000hクリアを禁止 1 : MTU5.TCNUカウンタとMTU5.TGRUレジスタのコンペアマッチ/インプットキャプチャによる、MTU5.TCNUカウンタの0000hクリアを許可	R/W
b7-b3	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

TCNTCMPCLR レジスタは、MTU5.TCNU、TCNTV、TCNTW カウンタのクリア要求を設定するレジスタです。

20.2.5 タイマ割り込み許可レジスタ (TIER)

- MTU0.TIER, MTU3.TIER

アドレス MTU0.TIER 0008 8704h, MTU3.TIER 0008 8608h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	TTGE	—	—	TCIEV	TGIED	TGIEC	TGIEB	TGIEA
	0	0	0	0	0	0	0	0

- MTU1.TIER, MTU2.TIER

アドレス MTU1.TIER 0008 8784h, MTU2.TIER 0008 8804h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	TTGE	—	TCIEU	TCIEV	—	—	TGIEB	TGIEA
	0	0	0	0	0	0	0	0

- MTU4.TIER

アドレス MTU4.TIER 0008 8609h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	TTGE	TTGE2	—	TCIEV	TGIED	TGIEC	TGIEB	TGIEA
	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TGIEA	TGR割り込み許可Aビット	0 : 割り込み要求 (TGIA) を禁止 1 : 割り込み要求 (TGIA) を許可	R/W
b1	TGIEB	TGR割り込み許可Bビット	0 : 割り込み要求 (TGIB) を禁止 1 : 割り込み要求 (TGIB) を許可	R/W
b2	TGIEC	TGR割り込み許可Cビット	0 : 割り込み要求 (TGIC) を禁止 1 : 割り込み要求 (TGIC) を許可	R/W
b3	TGIED	TGR割り込み許可Dビット	0 : 割り込み要求 (TGID) を禁止 1 : 割り込み要求 (TGID) を許可	R/W
b4	TCIEV	オーバフロー割り込み許可ビット	0 : 割り込み要求 (TCIV) を禁止 1 : 割り込み要求 (TCIV) を許可	R/W
b5	TCIEU	アンダフロー割り込み許可ビット	0 : 割り込み要求 (TCIU) を禁止 1 : 割り込み要求 (TCIU) を許可	R/W
b6	TTGE2	A/D変換開始要求許可2ビット	0 : MTU4.TCNTカウンタのアンダフロー（谷）によるA/D変換要求を禁止 1 : MTU4.TCNTカウンタのアンダフロー（谷）によるA/D変換要求を許可	R/W
b7	TTGE	A/D変換開始要求許可ビット	0 : A/D変換開始要求の発生を禁止 1 : A/D変換開始要求の発生を許可	R/W

MTU には、MTU0 に 2 本、MTU1 ~ MTU5 に各 1 本、計 7 本の TIER レジスタがあります。

TIER レジスタは、各チャネルの割り込み要求の許可、禁止を設定するレジスタです。

TGIEA、TGIEB ビット (TGR 割り込み許可 A、B ビット)

割り込み要求 (TGIm) を許可または禁止します。($m = A, B$)

TGIEC、TGIED ビット (TGR 割り込み許可 C、D ビット)

MTU0、MTU3、MTU4 で割り込み要求 (TGIm) を許可または禁止します。($m = C, D$)

MTU1、MTU2 では予約ビットです。読むと “0” が読みます。書く場合、“0” としてください。

TCIEV ビット (オーバフロー割り込み許可ビット)

割り込み要求 (TCIV) を許可または禁止します。

TCIEU ビット (アンダフロー割り込み許可ビット)

MTU1、MTU2 で割り込み要求 (TCIU) を許可または禁止します。

MTU0、MTU3、MTU4 では予約ビットです。読むと “0” が読みます。書く場合、“0” としてください。

TTGE2 ビット (A/D 変換開始要求許可 2 ビット)

相補 PWM モードで、MTU4.TCNT カウンタのアンダフロー（谷）による A/D 変換要求の発生を許可または禁止します。

MTU0～MTU3 では予約ビットです。読むと “0” が読みます。書く場合、“0” としてください。

TTGE ビット (A/D 変換開始要求許可ビット)

TGRA レジスタのインプットキャプチャ / コンペアマッチによる A/D コンバータ開始要求の発生を許可または禁止します。

- MTU0.TIER2

アドレス MTU0.TIER2 0008 8724h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	TGIEF	TGIEE
リセット後の値							0

ビット	シンボル	ビット名	機能	R/W
b0	TGIEE	TGR割り込み許可Eビット	0 : 割り込み要求 (TGIE) を禁止 1 : 割り込み要求 (TGIE) を許可	R/W
b1	TGIEF	TGR割り込み許可Fビット	0 : 割り込み要求 (TGIF) を禁止 1 : 割り込み要求 (TGIF) を許可	R/W
b7-b2	—	予約ビット	読むと “0” が読みます。書く場合、“0” としてください	R/W

TGIEE、TGIEF ビット (TGR 割り込み許可 E、F ビット)

MTU0.TCNT カウンタと MTU0.TGRm レジスタのコンペアマッチによる割り込み要求の発生を許可または禁止します。($m = E, F$)

- MTU5.TIER

アドレス MTU5.TIER 0008 88B2h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	TGIE5 U	TGIE5V	TGIE5 W

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	TGIE5W	TGR割り込み許可5Wビット	0 : TGI5W割り込み要求を禁止 1 : TGI5W割り込み要求を許可	R/W
b1	TGIE5V	TGR割り込み許可5Vビット	0 : TGI5V割り込み要求を禁止 1 : TGI5V割り込み要求を許可	R/W
b2	TGIE5U	TGR割り込み許可5Uビット	0 : TGI5U割り込み要求を禁止 1 : TGI5U割り込み要求を許可	R/W
b7-b3	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

TGIE5W、TGIE5V、TGIE5U ビット (TGR 割り込み許可 5m ビット)

割り込み要求 (TGI5m) を許可または禁止します。 (m = W, V, U)

20.2.6 タイマステータスレジスタ (TSR)

アドレス MTU0.TSR 0008 8705h, MTU1.TSR 0008 8785h, MTU2.TSR 0008 8805h,
MTU3.TSR 0008 862Ch, MTU4.TSR 0008 862Dh

b7	b6	b5	b4	b3	b2	b1	b0
TCFD	—	—	—	—	—	—	—

リセット後の値 1 1 X X X X X X

x : 不定

ビット	シンボル	ビット名	機能	R/W
b5-b0	—	予約ビット	読んだ場合、その値は不定。書く場合、“1”としてください	R/W
b6	—	予約ビット	読むと“1”が読めます。書く場合、“1”としてください	R/W
b7	TCFD	カウント方向フラグ	0 : TCNTカウンタはダウンカウント 1 : TCNTカウンタはアップカウント	R

MTU には、MTU0～MTU4 に各 1 本、計 5 本の TSR レジスタがあります。

TSR レジスタは、各チャネルのステータスを表示するレジスタです。

TCFD フラグ（カウント方向フラグ）

MTU1～MTU4 の TCNT カウンタのカウント方向を示すステータスフラグです。

MTU0 では予約ビットです。読むと“1”が読めます。書く場合、“1”としてください。

20.2.7 タイマバッファ動作転送モードレジスタ (TBTM)

- MTU0.TBTM

アドレス MTU0.TBTM 0008 8726h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	—	TTSE	TTSB	TTSA

- MTU3.TBTM, MTU4.TBTM

アドレス MTU3.TBTM 0008 8638h, MTU4.TBTM 0008 8639h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	—	—	TTSB	TTSA

ビット	シンボル	ビット名	機能	R/W
b0	TTSA	タイミング選択Aビット	0 : TGRC レジスタから TGRA レジスタへの転送タイミングは各チャネルのコンペアマッチA発生時 1 : TGRC レジスタから TGRA レジスタへの転送タイミングは各チャネルのTCNTカウンタクリア時	R/W
b1	TTSB	タイミング選択Bビット	0 : TGRD レジスタから TGRB レジスタへの転送タイミングは各チャネルのコンペアマッチB発生時 1 : TGRD レジスタから TGRB レジスタへの転送タイミングは各チャネルのTCNTカウンタクリア時	R/W
b2	TTSE	タイミング選択Eビット	0 : MTU0.TGRF レジスタから MTU0.TGRE レジスタへの転送タイミングは各チャネルのMTU0のコンペアマッチE発生時 1 : MTU0.TGRF レジスタから MTU0.TGRE レジスタへの転送タイミングは各チャネルのMTU0.TCNTカウンタクリア時	R/W
b7-b3	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

MTU には、MTU0、MTU3、MTU4 に各 1 本、計 3 本の TBTM レジスタがあります。

TBTM レジスタは、PWM モード時のバッファレジスタからタイマジェネラルレジスタへの転送タイミングを設定するレジスタです。

TTSA ビット（タイミング選択 A ビット）

各チャネルのバッファ動作時の TGRC レジスタから TGRA レジスタへの転送タイミングを設定します。
なお、PWM モード以外で使用するチャネルでは、TTSA ビットを “1” に設定しないでください。

TTSB ビット（タイミング選択 B ビット）

各チャネルのバッファ動作時の TGRD レジスタから TGRB レジスタへの転送タイミングを設定します。
なお、PWM モード以外で使用するチャネルでは、TTSB ビットを “1” に設定しないでください。

TTSE ビット（タイミング選択 E ビット）

バッファ動作時の MTU0.TGRF レジスタから MTU0.TGRE レジスタへの転送タイミングを設定します。
MTU3、MTU4 では予約ビットです。読むと“0”が読みます。書く場合、“0”としてください。なお、MTU0 を PWM モード以外で使用する場合は、TTSE ビットを “1” に設定しないでください。

20.2.8 タイマインプットキャプチャコントロールレジスタ (TICCR)

アドレス MTU1.TICCR 0008 8790h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	I2BE	I2AE	I1BE	I1AE

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	I1AE	インプットキャプチャ許可ビット	0 : MTIOC1A端子をMTU2.TGRAレジスタのインプットキャプチャ条件に追加しない 1 : MTIOC1A端子をMTU2.TGRAレジスタのインプットキャプチャ条件に追加する	R/W
b1	I1BE	インプットキャプチャ許可ビット	0 : MTIOC1B端子をMTU2.TGRBレジスタのインプットキャプチャ条件に追加しない 1 : MTIOC1B端子をMTU2.TGRBレジスタのインプットキャプチャ条件に追加する	R/W
b2	I2AE	インプットキャプチャ許可ビット	0 : MTIOC2A端子をMTU1.TGRAレジスタのインプットキャプチャ条件に追加しない 1 : MTIOC2A端子をMTU1.TGRAレジスタのインプットキャプチャ条件に追加する	R/W
b3	I2BE	インプットキャプチャ許可ビット	0 : MTIOC2B端子をMTU1.TGRBレジスタのインプットキャプチャ条件に追加しない 1 : MTIOC2B端子をMTU1.TGRBレジスタのインプットキャプチャ条件に追加する	R/W
b7-b4	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

MTU には、MTU1 に 1 本の TICCR レジスタがあります。

TICCR レジスタは、MTU1.TCNT カウンタと MTU2.TCNT カウンタのカスケード接続時のインプットキャプチャ条件を設定するレジスタです。

20.2.9 タイマ A/D 変換開始要求コントロールレジスタ (TADCR)

アドレス MTU4.TADCR 0008 8640h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
BF[1:0]	—	—	—	—	—	—	UT4AE	DT4AE	UT4BE	DT4BE	ITA3AE	ITA4VE	ITB3AE	ITB4VE	—

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	ITB4VE	TCIV4割り込み間引き連動許可ビット (注1、注2、注3)	0 : TCI4V割り込み間引き機能と連動しない 1 : TCI4V割り込み間引き機能と連動する	R/W
b1	ITB3AE	TGIA3割り込み間引き連動許可ビット (注1、注2、注3)	0 : TGI3A割り込み間引き機能と連動しない 1 : TGI3A割り込み間引き機能と連動する	R/W
b2	ITA4VE	TCIV4割り込み間引き連動許可ビット (注1、注2、注3)	0 : TCI4V割り込み間引き機能と連動しない 1 : TCI4V割り込み間引き機能と連動する	R/W
b3	ITA3AE	TGIA3割り込み間引き連動許可ビット (注1、注2、注3)	0 : TGI3A割り込み間引き機能と連動しない 1 : TGI3A割り込み間引き機能と連動する	R/W
b4	DT4BE	ダウンカウントTRG4BN許可ビット (注3)	0 : MTU4.TCNTカウンタのダウンカウント時にA/D変換の開始要求 (TRG4BN) を禁止 1 : MTU4.TCNTカウンタのダウンカウント時にA/D変換の開始要求 (TRG4BN) を許可	R/W
b5	UT4BE	アップカウントTRG4BN許可ビット	0 : MTU4.TCNTカウンタのアップカウント時にA/D変換の開始要求 (TRG4BN) を禁止 1 : MTU4.TCNTカウンタのアップカウント時にA/D変換の開始要求 (TRG4BN) を許可	R/W
b6	DT4AE	ダウンカウントTRG4AN許可ビット (注3)	0 : MTU4.TCNTカウンタのダウンカウント時にA/D変換の開始要求 (TRG4AN) を禁止 1 : MTU4.TCNTカウンタのダウンカウント時にA/D変換の開始要求 (TRG4AN) を許可	R/W
b7	UT4AE	アップカウントTRG4AN許可ビット	0 : MTU4.TCNTカウンタのアップカウント時にA/D変換の開始要求 (TRG4AN) を禁止 1 : MTU4.TCNTカウンタのアップカウント時にA/D変換の開始要求 (TRG4AN) を許可	R/W
b13-b8	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b15-b14	BF[1:0]	MTU4.TADCOBRA/B転送タイミング選択ビット	詳細は表20.29を参照してください	R/W

注. TADCR レジスタの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。

注1. 割り込み間引きが禁止のとき (TITCR.T3AEN, T4VEN ビットを“0”にしたとき、またはTITCRの間引き回数設定ビット (T3ACOR[2:0], T4VCOR[2:0]) を“000b”にしたとき) は、割り込み間引き機能と連動しない (TADCR.ITA3AE, ITA4VE, ITB3AE, ITB4VE ビットを“0”) 設定してください。

注2. 割り込み間引きが禁止のときに、割り込み間引きと連動する設定にした場合、A/D変換の開始要求が行われません。

注3. b6、b4～b0は、相補PWMモード以外では、“0”にしてください。


TADCR レジスタは、A/D 変換開始要求の許可 / 禁止の設定と、割り込み間引きと A/D 変換開始要求を連動する / しないを設定するレジスタです。

表20.29 BF[1:0]ビットによる転送タイミングの設定

ビット15		ビット14	説明		
BF[1]	BF[0]	相補PWMモード時	リセット同期PWMモード時	PWMモード1時	ノーマルモード時
0	0	周期設定バッファレジスタ (MTU4.TADCOBRA, MTU4.TADCOBRB) から、周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転送しない	周期設定バッファレジスタ (MTU4.TADCOBRA, MTU4.TADCOBRB) から、周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転送しない	周期設定バッファレジスタ (MTU4.TADCOBRA, MTU4.TADCOBRB) から、周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転送しない	周期設定バッファレジスタ (MTU4.TADCOBRA, MTU4.TADCOBRB) から、周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転送しない
0	1	MTU4.TCNT の山で周期設定バッファレジスタ (MTU4.TADCOBRA, MTU4.TADCOBRB) から周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転送する	MTU3.TCNT が MTU3.TGRA とコンペアマッチしたとき周期設定バッファレジスタ (MTU4.TADCOBRA, MTU4.TADCOBRB) から周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転送する	MTU4.TCNT が MTU4.TGRA とコンペアマッチしたとき周期設定バッファレジスタ (MTU4.TADCOBRA, MTU4.TADCOBRB) から周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転送する	MTU4.TCNT が MTU4.TGRA とコンペアマッチしたとき周期設定バッファレジスタ (MTU4.TADCOBRA, MTU4.TADCOBRB) から周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転送する
1	0	MTU4.TCNT の谷で周期設定バッファレジスタ (MTU4.TADCOBRA, MTU4.TADCOBRB) から周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転送する	設定禁止	設定禁止	設定禁止
1	1	MTU4.TCNT の山と谷で周期設定バッファレジスタ (MTU4.TADCOBRA, MTU4.TADCOBRB) から周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転送する	設定禁止	設定禁止	設定禁止

20.2.10 タイマ A/D 変換開始要求周期設定レジスタ A、B (TADCORA, TADCORB)

アドレス MTU4.TADCORA 0008 8644h, MTU4.TADCORB 0008 8646h



注. TADCORA、TADCORB レジスタの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。

TADCORA、TADCORB レジスタは、A/D 変換開始要求周期を設定するレジスタです。MTU4.TCNT カウントと一致したとき、対応する A/D 変換開始要求を発生します。

20.2.11 タイマ A/D 変換開始要求周期設定バッファレジスタ A、B (TADCOBRA, TADCOBRB)

アドレス MTU4.TADCOBRA 0008 8648h, MTU4.TADCOBRB 0008 864Ah

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

注. TADCOBRA、TADCOBRB レジスタの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。

TADCOBRA、TADCOBRB レジスタは、TADCORA、TADCORB レジスタのバッファレジスタで、A/D 変換開始要求周期を設定するレジスタです。TADCOBRA、TADCOBRB レジスタから山か谷で TADCORA、TADCORB レジスタに転送します。

20.2.12 タイマカウンタ (TCNT)

アドレス MTU0.TCNT 0008 8706h, MTU1.TCNT 0008 8786h, MTU2.TCNT 0008 8806h,
MTU3.TCNT 0008 8610h, MTU4.TCNT 0008 8612h, MTU5.TCNU 0008 8880h,
MTU5.TCNTV 0008 8890h, MTU5.TCNTW 0008 88A0h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0


注. TCNTカウンタの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。

MTU には、MTU0～MTU4 に各 1 本、MTU5 に MTU5.TCNU/V/W の 3 本、計 8 本の TCNT カウンタがあります。

TCNT カウンタは、読み出し / 書き込み可能なカウンタです。

20.2.13 タイマジェネラルレジスタ (TGR)

アドレス MTU0.TGRA 0008 8708h, MTU0.TGRB 0008 870Ah, MTU0.TGRC 0008 870Ch,
 MTU0.TGRD 0008 870Eh, MTU0.TGRE 0008 8720h, MTU0.TGRF 0008 8722h,
 MTU1.TGRA 0008 8788h, MTU1.TGRB 0008 878Ah, MTU2.TGRA 0008 8808h,
 MTU2.TGRB 0008 880Ah, MTU3.TGRA 0008 8618h, MTU3.TGRB 0008 861Ah,
 MTU3.TGRC 0008 8624h, MTU3.TGRD 0008 8626h, MTU4.TGRA 0008 861Ch,
 MTU4.TGRB 0008 861Eh, MTU4.TGRC 0008 8628h, MTU4.TGRD 0008 862Ah,
 MTU5.TGRU 0008 8882h, MTU5.TGRV 0008 8892h, MTU5.TGRW 0008 88A2h



注. TGR レジスタの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。

MTU には、MTU0 に 6 本、MTU1、MTU2 に各 2 本、MTU3、MTU4 に各 4 本、MTU5 に 3 本、計 21 本のジェネラルレジスタがあります。

TGRA、TGRB、TGRC、TGRD レジスタはアウトプットコンペア / インプットキャプチャ兼用のレジスタです。MTU0、MTU3、MTU4 の TGRC レジスタと TGRD レジスタは、バッファレジスタとして動作設定することができます。TGR レジスタとバッファレジスタの組み合わせは、TGRA-TGRC、TGRB-TGRD になります。

MTU0.TGRE、MTU0.TGRF レジスタはコンペアレジスタとして機能し、MTU0.TCNT カウンタと MTU0.TGRE レジスタが一致したとき、A/D 変換開始要求を発生することができます。TGRF レジスタは、バッファレジスタとして動作設定することができます。TGR レジスタとバッファレジスタの組み合わせは、TGRE-TGRF になります。

MTU5.TGRU、MTU5.TGRV、MTU5.TGRW レジスタはコンペアマッチ / インプットキャプチャ / 外部パルス幅測定兼用のレジスタです。

20.2.14 タイマスタートレジスタ (TSTR)

- MTU.TSTR (MTU0 ~ MTU4)

アドレス MTU.TSTR 0008 8680h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	CST4	CST3	—	—	—	CST2	CST1	CST0

ビット	シンボル	ビット名	機能	R/W
b0	CST0	カウンタスタート0ビット	0 : MTU0.TCNT カウンタはカウント停止 1 : MTU0.TCNT カウンタはカウント動作	R/W
b1	CST1	カウンタスタート1ビット	0 : MTU1.TCNT カウンタはカウント停止 1 : MTU1.TCNT カウンタはカウント動作	R/W
b2	CST2	カウンタスタート2ビット	0 : MTU2.TCNT カウンタはカウント停止 1 : MTU2.TCNT カウンタはカウント動作	R/W
b5-b3	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b6	CST3	カウンタスタート3ビット	0 : MTU3.TCNT カウンタはカウント停止 1 : MTU3.TCNT カウンタはカウント動作	R/W
b7	CST4	カウンタスタート4ビット	0 : MTU4.TCNT カウンタはカウント停止 1 : MTU4.TCNT カウンタはカウント動作	R/W

TSTR レジスタは MTU0 ~ MTU4 の TCNT カウンタの動作 / 停止を選択するレジスタです。

TMDR レジスタへ動作モードを設定する場合や TCR レジスタへ TCNT カウンタのカウントクロックを設定する場合は、TCNT カウンタのカウンタ動作を停止してから行ってください。

CSTn ビット (カウントスタートnビット) (n = 0 ~ 4)

各チャネルの TCNT カウンタの動作または停止を選択します。

MTIOC 端子を出力状態で動作中に、CSTn ビットに “0” を書くとカウンタは停止しますが、MTIOC 端子のアウトプットコンペア出力レベルは保持されます。CSTn ビットが “0” の状態で TIOR レジスタへの書き込みを行うと、設定した初期出力値に端子の出力レベルが更新されます。

- MTU5.TSTR (MTU5)

アドレス MTU5.TSTR 0008 88B4h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	—	CSTU5	CSTV5	CSTW5

ビット	シンボル	ビット名	機能	R/W
b0	CSTW5	カウンタスタートW5ビット	0 : MTU5.TCNTW カウンタはカウント停止 1 : MTU5.TCNTW カウンタはカウント動作	R/W
b1	CSTV5	カウンタスタートV5ビット	0 : MTU5.TCNTV カウンタはカウント停止 1 : MTU5.TCNTV カウンタはカウント動作	R/W
b2	CSTU5	カウンタスタートU5ビット	0 : MTU5.TCNTU カウンタはカウント停止 1 : MTU5.TCNTU カウンタはカウント動作	R/W
b7-b3	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

20.2.15 タイマシンクロレジスタ (TSYR)

アドレス MTU.TSYR 0008 8681h

b7	b6	b5	b4	b3	b2	b1	b0
SYNC4	SYNC3	—	—	—	SYNC2	SYNC1	SYNC0

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	SYNC0	タイマ同期0ビット	0 : MTU0.TCNT カウンタは独立して動作 (TCNT カウンタのセット/クリアは他のチャネルと無関係) 1 : MTU0.TCNT カウンタは同期動作 TCNT カウンタの同期セット/同期クリアが可能	R/W
b1	SYNC1	タイマ同期1ビット	0 : MTU1.TCNT カウンタは独立して動作 (TCNT カウンタのセット/クリアは他のチャネルと無関係) 1 : MTU1.TCNT カウンタは同期動作 TCNT カウンタの同期セット/同期クリアが可能	R/W
b2	SYNC2	タイマ同期2ビット	0 : MTU2.TCNT カウンタは独立して動作 (TCNT カウンタのセット/クリアは他のチャネルと無関係) 1 : MTU2.TCNT カウンタは同期動作 TCNT カウンタの同期セット/同期クリアが可能	R/W
b5-b3	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b6	SYNC3	タイマ同期3ビット	0 : MTU3.TCNT カウンタは独立して動作 (TCNT カウンタのセット/クリアは他のチャネルと無関係) 1 : MTU3.TCNT カウンタは同期動作 TCNT カウンタの同期セット/同期クリアが可能	R/W
b7	SYNC4	タイマ同期4ビット	0 : MTU4.TCNT カウンタは独立して動作 (TCNT カウンタのセット/クリアは他のチャネルと無関係) 1 : MTU4.TCNT カウンタは同期動作 TCNT カウンタの同期セット/同期クリアが可能	R/W

TSYR レジスタは MTU0 ~ MTU4 の TCNT カウンタの独立動作または同期動作を選択するレジスタです。
対応するビットを“1”にしたチャネルが同期動作を行います。

SYNCn ビット (タイマ同期 n ビット) (n = 0 ~ 4)

独立動作または他のチャネルとの同期動作を選択します。

同期動作を選択すると、複数の TCNT カウンタの同期セットや、他チャネルのカウンタクリアによる同期クリアが可能となります。

同期動作の設定には、最低 2 チャネルの SYNCn ビットを“1”にする必要があります。同期クリアの設定には、SYNCn ビットの他に TCR.CCLR[2:0] ビットで、TCNT カウンタのクリア要因を設定する必要があります。

20.2.16 タイマリードライト許可レジスタ (TRWER)

アドレス MTU.TRWER 0008 8684h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	RWE

リセット後の値 0 0 0 0 0 0 0 1

ビット	シンボル	ビット名	機能	R/W
b0	RWE	リードライト許可ビット	0 : レジスタの読み出し/書き込みを禁止する 1 : レジスタの読み出し/書き込みを許可する	R/W
b7-b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

TRWER レジスタは、MTU3、MTU4 の誤書き込み防止の対象レジスタ / カウンタのアクセス許可 / 禁止を設定するレジスタです。

RWE ビット（リードライト許可ビット）

誤書き込み防止のレジスタへの読み出し / 書き込みの許可 / 禁止を設定します。

[“0”になる条件]

- RWE ビット = 1 を読み出し後、RWE ビットに “0” を書いたとき

誤書き込み防止の対象レジスタおよび対象カウンタ

MTUn.TCR、MTUn.TMDR、MTUn.TIORH、MTUn.TIORM、MTUn.TIER、MTUn.TGRA、MTUn.TGRB、MTU.TODOER、MTU.TODOCR1、MTU.TODOCR2、MTU.TGCR、MTU.TCDR、MTU.TDDR と MTUn.TCNT の計 22 レジスタです。 (n = 3, 4)

20.2.17 タイマアウトプットマスター許可レジスタ (TOER)

アドレス MTU.TOER 0008 860Ah

b7	b6	b5	b4	b3	b2	b1	b0
—	—	OE4D	OE4C	OE3D	OE4B	OE4A	OE3B

リセット後の値 1 1 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	OE3B	マスター許可MTIOC3Bビット	0 : MTU出力禁止 (注1) 1 : MTU出力許可	R/W
b1	OE4A	マスター許可MTIOC4Aビット	0 : MTU出力禁止 (注1) 1 : MTU出力許可	R/W
b2	OE4B	マスター許可MTIOC4Bビット	0 : MTU出力禁止 (注1) 1 : MTU出力許可	R/W
b3	OE3D	マスター許可MTIOC3Dビット	0 : MTU出力禁止 (注1) 1 : MTU出力許可	R/W
b4	OE4C	マスター許可MTIOC4Cビット	0 : MTU出力禁止 (注1) 1 : MTU出力許可	R/W
b5	OE4D	マスター許可MTIOC4Dビット	0 : MTU出力禁止 (注1) 1 : MTU出力許可	R/W
b7-b6	—	予約ビット	読むと“1”が読めます。書く場合、“1”としてください	R/W

注1. MTU出力禁止を設定したときに、各端子から非アクティブレベルを出力する場合は、I/Oポートのデータ方向レジスタ (PDR)、ポート出カデータレジスタ (PODR) にあらかじめ汎用入出力ポートに非アクティブレベルを出力する設定をした上で、ポートモードレジスタ (PMR) で汎用入出力ポート使用に切り替えてください。

TOER レジスタは、出力端子の MTIOC4D、MTIOC4C、MTIOC3D、MTIOC4B、MTIOC4A、MTIOC3B の出力設定の許可 / 禁止を設定するレジスタです。

これらの端子は TOER レジスタの各ビットの設定をしないと正しく出力されません。MTU3、MTU4 において、TOER レジスタは MTU3、MTU4 の TIOR レジスタ設定の前に値を設定してください。

TOER レジスタは、TSTR.CST3、CST4 ビットを “0” にした後で設定してください (図 20.35、図 20.38 を参照)。

20.2.18 タイマアウトプットコントロールレジスタ1 (TOCR1)

アドレス MTU.TOCR1 0008 860Eh

b7	b6	b5	b4	b3	b2	b1	b0
—	PSYE	—	—	TOCL	TOCS	OLSN	OLSP

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	OLSP	出力レベル選択Pビット(注2、注3)	表20.30を参照してください	R/W
b1	OLSN	出力レベル選択Nビット(注2、注3)	表20.31を参照してください	R/W
b2	TOCS	TOC選択ビット	0 : TOCR1レジスタの設定を有効にする 1 : TOCR2レジスタの設定を有効にする	R/W
b3	TOCL	TOCレジスタ書き込み禁止ビット (注1)	0 : TOCSビット、OLSNビット、OLSPビットへの書き込みを許可 1 : TOCSビット、OLSNビット、OLSPビットへの書き込みを禁止	R/W (注4)
b5-b4	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b6	PSYE	PWM同期出力許可ビット	0 : トグル出力を禁止 1 : トグル出力を許可	R/W
b7	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注1. TOCR1.TOCLビットを“1”に設定することにより、CPU暴走時の誤書き込みを防止することができます。

注2. TOCR1.TOCSビットを“0”に設定することにより、本設定が有効になります。

注3. デッドタイムを生成しない場合、逆相の出力は正相の逆のレベルになります。このとき、OLSPビットのみ有効となります。

注4. リセット後、1回だけ“1”を書き込むことができます。“1”書き込み後は、“0”を書き込むことはできません。

TOCR1 レジスタは、相補 PWM モード / リセット同期 PWM モードの PWM 周期に同期したトグル出力の許可 / 禁止、および PWM 出力の出力レベル反転の制御を設定するレジスタです。

OLSP ビット (出力レベル選択 P ビット)

リセット同期 PWM モード / 相補 PWM モード時に、正相の出力レベルを選択します。

OLSN ビット (出力レベル選択 N ビット)

リセット同期 PWM モード / 相補 PWM モード時に、逆相の出力レベルを選択します。

TOCS ビット (TOC 選択ビット)

相補 PWM モード / リセット同期 PWM モードの出力レベルの設定を TOCR1 レジスタと TOCR2 レジスタのどちらの設定を有効にするか選択します。

TOCL ビット (TOC レジスタ書き込み禁止ビット)

TOCR1.TOCS, OLSN, OLSP ビットへの書き込み禁止 / 許可の設定をします。

PSYE ビット (PWM 同期出力許可ビット)

PWM 周期に同期したトグル出力の許可 / 禁止を設定します。

表20.30 出力レベル選択機能

ビット0	初期出力	アクティブ レベル	機能	
			コンペアマッチ出力	
			アップカウント	ダウンカウント
0	High	Low	Low	High
1	Low	High	High	Low

表20.31 出力レベル選択機能

ビット1	初期出力	アクティブ レベル	機能	
			コンペアマッチ出力	
			アップカウント	ダウンカウント
0	High	Low	High	Low
1	Low	High	Low	High

注. 逆相波形の初期出力値は、カウント開始後デッドタイム経過後にアクティブレベルに変化します。

OLSN = 1、OLSP = 1 の場合の相補 PWM モードの出力例（1 相分）を図 20.2 に示します。




図 20.2 相補 PWM モードの出力レベルの例

20.2.19 タイマアウトプットコントロールレジスタ2 (TOCR2)

アドレス MTU.TOCR2 0008 860Fh

b7	b6	b5	b4	b3	b2	b1	b0
BF[1:0]	0	0	0	0	0	0	0

リセット後の値

ビット	シンボル	ビット名	機能	R/W
b0	OLS1P	出力レベル選択1Pビット（注1、注2）	リセット同期PWMモード/相補PWMモード時に、MTIOC3Bの出力レベルを選択します。 表20.32を参照してください	R/W
b1	OLS1N	出力レベル選択1Nビット（注1、注2）	リセット同期PWMモード/相補PWMモード時に、MTIOC3Dの出力レベルを選択します。 表20.33を参照してください	R/W
b2	OLS2P	出力レベル選択2Pビット（注1、注2）	リセット同期PWMモード/相補PWMモード時に、MTIOC4Aの出力レベルを選択します。 表20.34を参照してください	R/W
b3	OLS2N	出力レベル選択2Nビット（注1、注2）	リセット同期PWMモード/相補PWMモード時に、MTIOC4Cの出力レベルを選択します。 表20.35を参照してください	R/W
b4	OLS3P	出力レベル選択3Pビット（注1、注2）	リセット同期PWMモード/相補PWMモード時に、MTIOC4Bの出力レベルを選択します。 表20.36を参照してください	R/W
b5	OLS3N	出力レベル選択3Nビット（注1、注2）	リセット同期PWMモード/相補PWMモード時に、MTIOC4Dの出力レベルを選択します。 表20.37を参照してください	R/W
b7-b6	BF[1:0]	TOLBRバッファ転送タイミング選択ビット	TOLBRレジスタからTOCR2レジスタへのバッファ転送タイミングを選択します。 詳細は表20.38を参照してください	R/W

注1. TOCR1.TOCSビットを“1”に設定することにより、本レジスタの設定が有効になります。

注2. デッドタイムを生成しない場合、逆相の出力は正相の逆のレベルになります。このとき、OLSiPビットのみ有効となります。(i = 1 ~ 3)

TOCR2 レジスタは、相補 PWM モード / リセット同期 PWM モードにおける PWM 出力の出力レベル反転の制御を設定するレジスタです。

表20.32 MTIOC3B出力レベル選択機能

ビット0	機能				
OLS1P	初期出力	アクティブレベル	コンペアマッチ出力		
			アップカウント	ダウンカウント	
0	High	Low	Low	High	
1	Low	High	High	Low	

表20.33 MTIOC3D出力レベル選択機能

ビット1	機能				
OLS1N	初期出力	アクティブレベル	コンペアマッチ出力		
			アップカウント	ダウンカウント	
0	High	Low	High	Low	
1	Low	High	Low	High	

注. 逆相波形の初期出力値は、カウント開始後デッドタイム経過後にアクティブレベルに変化します。

表20.34 MTIOC4A出力レベル選択機能

			機能	
OLS2P	初期出力	アクティブ レベル	コンペアマッチ出力	
			アップカウント	ダウンカウント
0	High	Low	Low	High
1	Low	High	High	Low

表20.35 MTIOC4C出力レベル選択機能

			機能	
OLS2N	初期出力	アクティブ レベル	コンペアマッチ出力	
			アップカウント	ダウンカウント
0	High	Low	High	Low
1	Low	High	Low	High

注. 逆相波形の初期出力値は、カウント開始後デッドタイム経過後にアクティブレベルに変化します。

表20.36 MTIOC4B出力レベル選択機能

			機能	
OLS3P	初期出力	アクティブ レベル	コンペアマッチ出力	
			アップカウント	ダウンカウント
0	High	Low	Low	High
1	Low	High	High	Low

表20.37 MTIOC4D出力レベル選択機能

			機能	
OLS3N	初期出力	アクティブ レベル	コンペアマッチ出力	
			アップカウント	ダウンカウント
0	High	Low	High	Low
1	Low	High	Low	High

注. 逆相波形の初期出力値は、カウント開始後デッドタイム経過後にアクティブレベルに変化します。

表20.38 TOCR2.BF[1:0]ビットの設定

ビット7	ビット6	説明	
BF[1]	BF[0]	相補PWMモード時	リセットPWMモード時
0	0	TOLBRレジスタからTOCR2レジスタへ転送しない	TOLBRレジスタからTOCR2レジスタへ転送しない
0	1	MTU4.TCNTの山でTOLBRレジスタからTOCR2レジスタへ転送する	MTU4.TCNT、MTU3.TCNTカウンタクリア時にTOLBRレジスタからTOCR2レジスタへ転送する
1	0	MTU4.TCNTの谷でTOLBRレジスタからTOCR2レジスタへ転送する	設定しないでください
1	1	MTU4.TCNTの山と谷でTOLBRレジスタからTOCR2レジスタへ転送する	設定しないでください

20.2.20 タイマアウトプットレベルバッファレジスタ (TOLBR)

アドレス MTU.TOLBR 0008 8636h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	OLS3N	OLS3P	OLS2N	OLS2P	OLS1N	OLS1P

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	OLS1P	出力レベル選択1Pビット	TOCR2.OLS1Pビットにバッファ転送する値を設定してください	R/W
b1	OLS1N	出力レベル選択1Nビット	TOCR2.OLS1Nビットにバッファ転送する値を設定してください	R/W
b2	OLS2P	出力レベル選択2Pビット	TOCR2.OLS2Pビットにバッファ転送する値を設定してください	R/W
b3	OLS2N	出力レベル選択2Nビット	TOCR2.OLS2Nビットにバッファ転送する値を設定してください	R/W
b4	OLS3P	出力レベル選択3Pビット	TOCR2.OLS3Pビットにバッファ転送する値を設定してください	R/W
b5	OLS3N	出力レベル選択3Nビット	TOCR2.OLS3Nビットにバッファ転送する値を設定してください	R/W
b7-b6	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

TOLBR レジスタは TOCR2 レジスタのバッファレジスタで、相補 PWM モード / リセット同期 PWM モードにおける PWM 出力レベルを設定するレジスタです。

PWM 出力レベルの設定をバッファ動作で行う場合の設定手順例を図 20.3 に示します。




図 20.3 PWM 出力レベルの設定をバッファ動作で行う場合の設定手順例

20.2.21 タイマゲートコントロールレジスタ (TGCR)

アドレス MTU.TGCR 0008 860Dh

b7	b6	b5	b4	b3	b2	b1	b0
—	BDC	N	P	FB	WF	VF	UF

リセット後の値 1 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	UF	出力相切り替えビット	正相/逆相の出力相のON/OFFを設定します。これらのビットの設定はTGCR.FBビットが“1”的み有効です。このときは、b0～b2の設定が、外部入力の代わりになります。 表20.39を参照してください	R/W
b1	VF			R/W
b2	WF			R/W
b3	FB	外部フィードバック信号許可ビット	0：出力の切り替え切り替えは、外部入力（入力元は、MTU0.TGRA, TGRB, TGRCレジスタのインプットキャプチャ信号） 1：出力の切り替えはソフトウェアで行う（TGCR.UF, VF, WFビットの設定値）	R/W
b4	P	正相出力（P）制御ビット	0：レベル出力 1：リセット同期PWM/相補PWM出力	R/W
b5	N	逆相出力（N）制御ビット	0：レベル出力 1：リセット同期PWM/相補PWM出力	R/W
b6	BDC	ブラシレスDCモータビット	0：通常出力 1：本レジスタの機能を有効	R/W
b7	—	予約ビット	読むと“1”が読みます。書く場合、“1”としてください	R/W

TGCR レジスタは、リセット同期 PWM モード / 相補 PWM モード時、ブラシレス DC モータ制御に必要な波形出力の制御を設定するレジスタです。相補 PWM モード / リセット同期 PWM モード以外では、TGCR レジスタの設定は無効です。

UF、VF、WF ビット（出力相切り替えビット）

これらのビットの設定は TGCR.FB ビットが “1” のときのみ有効です。このときは、ビット 0 ~ 2 の設定が、外部入力の代わりになります。表 20.39 を参照してください。

FB ビット（外部フィードバック信号許可ビット）

正相 / 逆相の出力の切り替えを MTU0.TGRA, TGRB, TGRC レジスタのインプットキャプチャ信号で自動的に行なうか、TGCR レジスタのビット 2 ~ 0 に “0” または “1” を書き込むことによって行なうかを選択します。

P ビット（正相出力（P）制御ビット）

正相端子の出力（MTIOC3B 端子、MTIOC4A 端子、MTIOC4B 端子）を出力時、レベル出力をするか、リセット同期 PWM/ 相補 PWM 出力するかを選択します。

N ビット（逆相出力（N）制御ビット）

逆相端子（MTIOC3D 端子、MTIOC4C 端子、MTIOC4D 端子）を出力時、レベル出力するか、リセット同期 PWM/ 相補 PWM 出力するかの選択をします。

BDC ビット (ブラシレス DC モータビット)


TGCR レジスタの機能を有効にするか、無効にするかを選択します。

表20.39 出力レベル選択機能

ビット2	ビット1	ビット0	機能					
			MTIOC3B	MTIOC4A	MTIOC4B	MTIOC3D	MTIOC4C	MTIOC4D
WF	VF	UF	U相	V相	W相	U相	V相	W相
0	0	0	OFF	OFF	OFF	OFF	OFF	OFF
0	0	1	ON	OFF	OFF	OFF	OFF	ON
0	1	0	OFF	ON	OFF	ON	OFF	OFF
0	1	1	OFF	ON	OFF	OFF	OFF	ON
1	0	0	OFF	OFF	ON	OFF	ON	OFF
1	0	1	ON	OFF	OFF	OFF	ON	OFF
1	1	0	OFF	OFF	ON	ON	OFF	OFF
1	1	1	OFF	OFF	OFF	OFF	OFF	OFF

20.2.22 タイマサブカウンタ (TCNTS)

アドレス MTU.TCNTS 0008 8620h




注. TCNTS カウンタの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。

TCNTS カウンタは、相補 PWM モードに設定したときのみ使用される読み出し専用カウンタです。

20.2.23 タイマデッドタイムデータレジスタ (TDDR)

アドレス MTU.TDDR 0008 8616h




注. TDDR レジスタの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。

TDDR レジスタは、相補 PWM モード時 MTU3.TCNT と MTU4.TCNT カウンタのオフセット値を設定するレジスタです。相補 PWM モード時に MTU3.TCNT、MTU4.TCNT カウンタをクリアして再スタートするときは、TDDR レジスタの値が MTU3.TCNT カウンタにロードされカウント動作を開始します。

20.2.24 タイマ周期データレジスタ (TCDR)

アドレス MTU.TCDR 0008 8614h




注. TCDR レジスタの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。

TCDR レジスタは、TCNTS カウンタのカウント方向を切り替えるカウント値を設定するレジスタです。相補 PWM モード時のみ使用します。TCDR レジスタの値は PWM 周期の 1/2 の値を設定してください。TCDR レジスタは、相補 PWM モード時 TCNTS カウンタと常時比較され、一致すると TCNTS カウンタはカウント方向を切り替えます（ダウンカウント→アップカウント）。

20.2.25 タイマ周期バッファレジスタ (TCBR)

アドレス MTU.TCBR 0008 8622h



注. TCBR レジスタの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。

TCBR レジスタは TCDR レジスタのバッファレジスタで、TCNTS カウンタのカウント方向を切り替えるカウント値を設定するレジスタです。相補 PWM モード時のみ使用します。TMDR レジスタで設定した転送タイミングで TCBR レジスタの値が TCDR レジスタに転送されます。

20.2.26 タイマ割り込み間引き設定レジスタ (TITCR)

アドレス MTU.TITCR 0008 8630h

b7	b6	b5	b4	b3	b2	b1	b0
T3AEN	T3ACOR[2:0]	T4VEN	T4VCOR[2:0]	リセット後の値	0	0	0

ビット	シンボル	ビット名	機能	R/W
b2-b0	T4VCOR[2:0]	TCIV4割り込み間引き回数設定ビット	TCIV4割り込みの間引き回数を0~7回で設定します。(注1) 詳細は表20.40を参照してください	R/W
b3	T4VEN	T4VENビット	0 : TCIV4割り込みの間引きを禁止する 1 : TCIV4割り込みの間引きを許可する	R/W
b6-b4	T3ACOR[2:0]	TGIA3割り込み間引き回数設定ビット	TGIA3割り込みの間引き回数を0~7回で設定します。(注1) 詳細は表20.41を参照してください	R/W
b7	T3AEN	T3AENビット	0 : TGIA3割り込みの間引きを禁止する 1 : TGIA3割り込みの間引きを許可する	R/W

注1. 割り込み間引き回数に“0”を設定すると間引きは行いません。

また、割り込み間引き回数の変更前に、TITCR.T3AEN、TITCR.T4VENビットを“0”に設定してTITCNTカウンタをクリアしてください。

表20.40 T4VCOR[2:0]ビットによる割り込み間引き回数の設定


ビット2	ビット1	ビット0	説明
T4VCOR[2]	T4VCOR[1]	T4VCOR[0]	
0	0	0	TCIV4の割り込み間引きを行わない
0	0	1	TCIV4の割り込み間引き回数を1回に設定
0	1	0	TCIV4の割り込み間引き回数を2回に設定
0	1	1	TCIV4の割り込み間引き回数を3回に設定
1	0	0	TCIV4の割り込み間引き回数を4回に設定
1	0	1	TCIV4の割り込み間引き回数を5回に設定
1	1	0	TCIV4の割り込み間引き回数を6回に設定
1	1	1	TCIV4の割り込み間引き回数を7回に設定

表20.41 T3ACOR[2:0]ビットによる割り込み間引き回数の設定

ビット6	ビット5	ビット4	説明
T3ACOR[2]	T3ACOR[1]	T3ACOR[0]	
0	0	0	TGIA3の割り込み間引きを行わない
0	0	1	TGIA3の割り込み間引き回数を1回に設定
0	1	0	TGIA3の割り込み間引き回数を2回に設定
0	1	1	TGIA3の割り込み間引き回数を3回に設定
1	0	0	TGIA3の割り込み間引き回数を4回に設定
1	0	1	TGIA3の割り込み間引き回数を5回に設定
1	1	0	TGIA3の割り込み間引き回数を6回に設定
1	1	1	TGIA3の割り込み間引き回数を7回に設定

20.2.27 タイマ割り込み間引き回数カウンタ (TITCNT)

アドレス MTU.TITCNT 0008 8631h



ビット	シンボル	ビット名	機能	R/W
b2-b0	T4VCNT[2:0]	TCIV4割り込みカウンタビット	TITCR.T4VENビットに1を設定時、TCIV4割り込み要因が発生したときに1カウントアップします	R
b3	—	予約ビット	読むと“0”が読みます。書き込みは無効になります	R
b6-b4	T3ACNT[2:0]	TGIA3割り込みカウンタビット	TITCR.T3AENビットに1を設定時、TGIA3割り込み要因が発生したときに1カウントアップします	R
b7	—	予約ビット	読むと“0”が読みます。書き込みは無効になります	R

注. TITCNTカウンタの値をクリアするには、TITCR.T3AENビットとTITCR.T4VENビットを“0”にしてください。

TITCNT カウンタは、割り込み間引き対象の割り込み要因発生回数をカウントするカウンタです。
TITCNT カウンタは、MTU3.TCNT および MTU4.TCNT カウンタのカウント動作停止後も、値を保持します。

T4VCNT[2:0] ビット (TCIV4 割り込みカウンタビット)

[“0”になる条件]

- TITCR.T4VCOR[2:0] ビットと TITCNT.T4VCNT[2:0] ビットが一致したとき
- TITCR.T4VEN ビットが “0” のとき
- TITCR.T4VCOR[2:0] ビットが “000b” のとき

T3ACNT[2:0] ビット (TGIA3 割り込みカウンタビット)

[“0”になる条件]

- TITCR.T3ACOR[2:0] ビットと TITCNT.T3ACNT[2:0] ビットが一致したとき
- TITCR.T3AEN ビットが “0” のとき
- TITCR.T3ACOR[2:0] ビットが “000b” のとき

20.2.28 タイマバッファ転送設定レジスタ (TBTER)

アドレス MTU.TBTER 0008 8632h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	BTE[1:0]	リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b1-b0	BTE[1:0]	バッファ転送抑止および割り込み間引き連動設定ビット	相補 PWM モードで使用するバッファレジスタからテンポラリレジスタへの転送を抑止する/しない、または割り込み間引き機能と連動する/しないを設定します。詳細は表20.42を参照してください	R/W
b7-b2	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

TBTER レジスタは、相補 PWM モードで使用するバッファレジスタからテンポラリレジスタへの転送を抑止する / しない、または割り込み間引き機能と連動する / しないを設定するレジスタです。

表20.42 TBTER.BTE[1:0]ビットの設定

ビット1	ビット0	説明
BTE[1]	BTE[0]	
0	0	バッファレジスタからテンポラリレジスタへの転送を抑止しない（注1） また、割り込み間引き機能と連動しない
0	1	バッファレジスタからテンポラリレジスタへの転送を抑止する
1	0	バッファレジスタからテンポラリレジスタへの転送を割り込み間引き機能と連動する（注2）
1	1	設定しないでください

注. 対象バッファレジスタ : MTU3.TGRC、MTU3.TGRD、MTU4.TGRC、MTU4.TGRD、MTU.TCBR レジスタ

注1. TMDR.MD[3:0]ビットの設定に従い転送します。詳細は「20.3.8 相補PWMモード」を参照してください。

注2. 割り込み間引きが禁止のとき (TITCR.T3AEN、T4VEN ビットを“0”に設定したとき、またはTITCR レジスタの間引き回数設定ビット (T3ACOR[2:0], T4VCOR[2:0]) を“000b”に設定したとき) は、バッファ転送を割り込み間引きと連動しない設定 (TBTER.BTE[1]ビットを“0”に設定) にしてください。

割り込み間引きが禁止のときに、バッファ転送を割り込み間引きと連動する設定にした場合、バッファ転送は行われません。

20.2.29 タイマデッドタイム許可レジスタ (TDER)

アドレス MTU.TDER 0008 8634h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	TDER

リセット後の値 0 0 0 0 0 0 0 1

ビット	シンボル	ビット名	機能	R/W
b0	TDER	デッドタイム許可レジスタビット	0 : デッドタイムを生成しない 1 : デッドタイムを生成する（注1）	R/(W)
b7-b1	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注1. TDDR \geq 1に設定してください。

TDER レジスタは、相補 PWM モードのデッドタイム生成を設定するレジスタです。TDER レジスタは MTU3 に 1 本あります。TDER レジスタの設定は、TCNT カウンタの動作が停止した状態で行ってください。

TDER ビット（デッドタイム許可レジスタビット）

デッドタイムの生成をする / しないを設定します。

[“0”になる条件]

- TDER = 1 を読み出し後、TDER ビットに “0” を書いたとき

20.2.30 タイマ波形コントロールレジスタ (TWCR)

アドレス MTU.TWCR 0008 8660h

b7	b6	b5	b4	b3	b2	b1	b0
CCE	—	—	—	—	—	—	WRE

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	WRE	初期出力抑止許可ビット	0 : TOCR レジスタで設定した初期出力値を出力 1 : 初期出力を抑止する	R/(W) (注1)
b6-b1	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b7	CCE	コンペアマッチクリア許可ビット	0 : MTU3.TGRA レジスタのコンペアマッチによるカウンタクリアをしない 1 : MTU3.TGRA レジスタのコンペアマッチによるカウンタクリアをする	R/(W) (注2)

注1. 相補 PWM モードのとき以外は、“1”に設定しないでください。

注2. 相補 PWM モード1のとき以外は、“1”に設定しないでください。

TWCR レジスタは、相補 PWM モードで MTU3.TNCT, MTU4.TNCT カウンタの同期カウンタクリアが発生した場合の出力波形の制御と、MTU3.TGRA レジスタのコンペアマッチによるカウンタクリアをする / しないを設定するレジスタです。

TWCR.CCE, WRE ビットの設定は、TCNT カウンタの動作が停止した状態で行ってください。

WRE ビット（初期出力抑止許可ビット）

相補 PWM モードで同期カウンタクリアが起きたときの出力波形を選択します。

本機能によって初期出力が抑止されるのは、相補 PWM モードの谷の Tb 区間で同期クリアが発生したときのみです。それ以外のときに同期クリアが発生した場合は、WRE ビットの設定によらず、TOCR レジスタで設定した初期値を出力します。また、MTU3.TCNT, MTU4.TCNT カウンタスタート直後の谷の Tb 区間で同期クリアが発生した場合も、TOCR レジスタで設定した初期値を出力します。

相補 PWM モードの谷の Tb 区間については、図 20.40 を参照してください。

[“1”になる条件]

- WRE = 0 を読み出し後、WRE ビットに “1” を書いたとき

CCE ビット（コンペアマッチクリア許可ビット）

相補 PWM モード 1 で、MTU3.TGRA レジスタのコンペアマッチによるカウンタクリアをする / しないを設定します。

[“1”になる条件]

- CCE = 0 を読み出し後、CCE ビットに “1” を書いたとき

20.2.31 ノイズフィルタコントロールレジスタ (NFCR)

- MTU0.NFCR, MTU1.NFCR, MTU2.NFCR, MTU3.NFCR, MTU4.NFCR

アドレス MTU0.NFCR 0008 8690h, MTU1.NFCR 0008 8691h, MTU2.NFCR 0008 8692h,
MTU3.NFCR 0008 8693h, MTU4.NFCR 0008 8694h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	NFCS[1:0]	0	0	0	0	0

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	NFAEN	ノイズフィルタA許可ビット	0 : MTIOCnA端子のノイズフィルタは無効 1 : MTIOCnA端子のノイズフィルタを有効	R/W
b1	NFBEN	ノイズフィルタB許可ビット	0 : MTIOCnB端子のノイズフィルタは無効 1 : MTIOCnB端子のノイズフィルタを有効	R/W
b2	NFCEN	ノイズフィルタC許可ビット	0 : MTIOCnC端子のノイズフィルタは無効 1 : MTIOCnC端子のノイズフィルタを有効	R/W (注1)
b3	NFDEN	ノイズフィルタD許可ビット	0 : MTIOCnD端子のノイズフィルタは無効 1 : MTIOCnD端子のノイズフィルタを有効	R/W (注1)
b5-b4	NFCS[1:0]	ノイズフィルタクロック選択ビット	b5 b4 0 0 : PCLK/1 0 1 : PCLK/8 1 0 : PCLK/32 1 1 : カウントソースを外部クロックに設定	R/W
b7-b6	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注1. MTU1.NFCR レジスタ、MTU2.NFCR レジスタでは予約ビットになります。読むと“0”が読みだされます。書き込み値は無効です。

MTUn.NFCR レジスタ ($n = 0 \sim 4$) は、MTIOCnm 端子 ($n = 0 \sim 4, m = A \sim D$) のノイズフィルタの有効 / 無効、ノイズフィルタのサンプリングクロックを設定するレジスタです。

NFAEN ビット (ノイズフィルタ A 許可ビット)

MTIOCnA 端子の入力のノイズフィルタ機能の有効 / 無効を設定します。NFAEN ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、タイマ I/O コントロールレジスタの該当端子機能をアウトプットコンペア機能に設定、または TMDR.MD[3:0] ビットでノーマルモード (0000b) 以外に設定した状態で、NFAEN ビットを切り替えてください。

NFBEN ビット (ノイズフィルタ B 許可ビット)

MTIOCnB 端子の入力のノイズフィルタ機能の有効 / 無効を設定します。NFBEN ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、タイマ I/O コントロールレジスタの該当端子機能をアウトプットコンペア機能に設定、または TMDR.MD[3:0] ビットでノーマルモード (0000b) 以外に設定した状態で、NFBEN ビットを切り替えてください。

NFCEN ビット (ノイズフィルタ C 許可ビット)

MTIOCnC 端子の入力のノイズフィルタ機能の有効 / 無効を設定します。NFCEN ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、タイマ I/O コントロールレジスタの該当端子機能をアウトプットコンペア機能に設定または、TMDR.MD[3:0] ビットでノーマルモード (0000b) 以外に設定した状態で、NFCEN ビットを切り替えてください。

NFDEN ビット（ノイズフィルタ D 許可ビット）

MTIOCnD 端子の入力のノイズフィルタ機能の有効 / 無効を設定します。NFDEN ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、タイマ I/O コントロールレジスタの該当端子機能をアウトプットコンペア機能に設定または、TMDR.MD[3:0] ビットでノーマルモード（0000b）以外に設定した状態で、NFDEN ビットを切り替えてください。

NFCS[1:0] ビット（ノイズフィルタクロック選択ビット）

ノイズフィルタのサンプリング周期を設定します。NFCS[1:0] ビットの設定後、設定したサンプリング周期の 2 周期分待った後、インプットキャプチャ機能に設定してください。NFCS[1:0] ビットを“11b”に設定しカウントソースを外部クロックとした場合、NFCS[1:0] ビット設定後外部クロックを 2 回入力した後インプットキャプチャ機能に設定してください。

- MTU5.NFCR

アドレス MTU5.NFCR 0008 8695h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	NFCS[1:0]	—	NFWEN	NFVEN	NFUEN	
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	NFUEN	ノイズフィルタU許可ビット	0 : MTIC5U端子のノイズフィルタは停止 1 : MTIC5U端子のノイズフィルタを許可	R/W
b1	NFVEN	ノイズフィルタV許可ビット	0 : MTIC5V端子のノイズフィルタは停止 1 : MTIC5V端子のノイズフィルタを許可	R/W
b2	NFWEN	ノイズフィルタW許可ビット	0 : MTIC5W端子のノイズフィルタは停止 1 : MTIC5W端子のノイズフィルタを許可	R/W
b3	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b5-b4	NFCS[1:0]	ノイズフィルタクロック選択ビット	b5 b4 0 0 : PCLK/1 0 1 : PCLK/8 1 0 : PCLK/32 1 1 : カウントソースを外部クロックに設定	R/W
b7-b6	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

MTU5.NFCR レジスタは、8 ビットの読み出し / 書き込み可能なレジスタです。MTU5.NFCR レジスタは、MTIC5m 端子のノイズフィルタを許可 / 停止を制御します。また、ノイズフィルタのサンプリングクロックを設定します。(m = U, V, W)

NFUEN ビット（ノイズフィルタ U 許可ビット）

MTIC5U 端子の入力のノイズフィルタ機能の許可 / 停止を設定します。NFUEN ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、タイマ I/O コントロールレジスタの該当端子機能をコンペアマッチ機能に設定した状態で NFUEN ビットを切り替えてください。

NFVEN ビット（ノイズフィルタ V 許可ビット）

MTIC5V 端子の入力のノイズフィルタ機能の許可 / 停止を設定します。NFVEN ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、タイマ I/O コントロールレジスタの該当端子機能をコンペアマッチ機能に設定した状態で NFVEN ビットを切り替えてください。

NFWEN ビット（ノイズフィルタ W 許可ビット）

MTIC5W 端子の入力のノイズフィルタ機能の許可 / 停止を設定します。NFWEN ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、タイマ I/O コントロールレジスタの該当端子機能をコンペアマッチ機能に設定した状態で NFWEN ビットを切り替えてください。

NFCS[1:0] ビット（ノイズフィルタクロック選択ビット）

ノイズフィルタのサンプリング周期を設定するレジスタです。NFCS[1:0] ビットの設定後、設定したサンプリング周期の 2 周期分待った後インプットキャプチャ機能に設定してください。

20.2.32 バスマスターとのインターフェース

TCNT カウンタ、TGR レジスタ、TCNTS カウンタ、TCBR レジスタ、TDDR レジスタ、TCDR レジスタ、TADCR レジスタ、TADCORA/TADCORB レジスタ、および TADCOBRA/TADCOBRB レジスタは 16 ビットのレジスタです。バスマスターとの間のデータバスは 16 ビット幅なので、16 ビット単位での読み出し / 書き込みが可能です。8 ビット単位での読み出し / 書き込みはできません。16 ビット単位でアクセスしてください。

上記以外のレジスタは 8 ビットのレジスタです。8 ビット単位での読み出し / 書き込みを行ってください。

20.3 動作説明

20.3.1 基本動作

各チャネルには、TCNT カウンタと TGR レジスタがあります。TCNT カウンタは、アップカウント動作を行い、フリーランニング動作、周期カウンタ動作、または外部イベントカウント動作が可能です。

TGR レジスタは、それぞれインプットキャプチャレジスタまたはアウトプットコンペアレジスタとして使用することができます。

(1) カウンタの動作

TSTR.CST0 ~ CST4 ビット、MTU5.TSTR.CSTU5, CSTV5, CSTW5 ビットを “1” にすると、対応するチャネルの TCNT カウンタはカウント動作を開始します。フリーランニングカウンタ動作、周期カウンタ動作などが可能です。

(a) カウント動作の設定手順例

カウンタ動作設定手順例を図 20.4 に示します。




図 20.4 カウンタ動作設定手順例

(b) フリーランニングカウント動作と周期カウント動作

MTU の TCNT カウンタは、リセット直後はすべてフリーランニングカウンタの設定となっており、TSTR レジスタの対応する CSTn ビットを “1” にするとフリーランニングカウンタとしてアップカウント動作を開始します。TCNT カウンタがオーバフロー (“FFFFh” → “0000h”) すると、対応する TIER.TCIEV ビットが “1” ならば、MTU は割り込みを要求します。TCNT カウンタはオーバフロー後、“0000h” からアップカウント動作を継続します。

フリーランニングカウンタの動作を図 20.5 に示します。




図 20.5 フリーランニングカウンタの動作

TCNT カウンタのクリア要因にコンペアマッチを選択したときは、対応するチャネルの TCNT カウンタは周期カウント動作を行います。周期設定用の TGR レジスタをアウトプットコンペアレジスタに設定し、TCR.CCLR[2:0] ビットによりコンペアマッチによるカウンタクリアを選択します。設定後、TSTR レジスタの対応するビットを “1” にすると、周期カウンタとしてアップカウント動作を開始します。カウント値が TGR レジスタの値と一致すると、TCNT カウンタは “0000h” になります。

このとき対応する TIER.TGIE ビットが “1” ならば、MTU は割り込みを要求します。TCNT カウンタはコンペアマッチ後、“0000h” からアップカウント動作を継続します。

周期カウンタの動作を図 20.6 に示します。




図 20.6 周期カウンタの動作

(2) コンペアマッチによる波形出力機能

MTU は、コンペアマッチにより対応する出力端子から Low 出力 /High 出力 / トグル出力をを行うことができます。

(a) コンペアマッチによる波形出力動作の設定手順例

コンペアマッチによる波形出力動作の設定手順例を図 20.7 に示します。




図 20.7 コンペアマッチによる波形出力動作例

(b) 波形出力動作例

Low 出力 /High 出力を図 20.8 に示します。

TCNT カウンタをフリーランニングカウント動作とし、コンペアマッチ A により High 出力、コンペアマッチ B により Low 出力となるように設定した場合の例です。設定したレベルと端子のレベルが一致した場合には、端子のレベルは変化しません。




図 20.8 Low 出力 /High 出力の動作例

トグル出力の例を図 20.9 に示します。

TCNT カウンタを周期カウント動作（コンペアマッチ B によりカウンタクリア）に、コンペアマッチ A、B ともトグル出力となるように設定した場合の例です。




図 20.9 トグル出力の動作例

(3) インプットキャプチャ機能

MTIOCnm 端子 ($n = 0 \sim 4, m = A \sim D$)、および MTIC5m 端子 ($m = W, V, U$) の入力エッジを検出して TCNT カウンタの値を TGR レジスタに転送することができます。

検出エッジは立ち上がりエッジ / 立ち下がりエッジ / 両エッジから選択できます。また、MTU0、MTU1 は別のチャネルのカウントクロックやコンペアマッチ信号をインプットキャプチャの要因とすることもできます。

注 . MTU0、MTU1 で別のチャネルのカウントクロックをインプットキャプチャ入力とする場合は、インプットキャプチャ入力とするカウントクロックに PCLK1 を選択しないでください。PCLK1 を選択した場合は、インプットキャプチャは発生しません。

(a) インプットキャプチャ動作の設定手順例

インプットキャプチャ動作の設定手順例を図 20.10 に示します。




図 20.10 インプットキャプチャ動作の設定手順例

(b) インプットキャプチャ動作例

インプットキャプチャ動作例を図 20.11 に示します。

MTIOCnA 端子のインプットキャプチャ入力エッジは立ち上がり / 立ち下がりの両エッジ、また MTIOCnB 端子のインプットキャプチャ入力エッジは立ち下がりエッジを選択し、TCNT カウンタは TGRB レジスタのインプットキャプチャでカウンタクリアされるように設定した場合の例です。




図 20.11 インプットキャプチャ動作例

20.3.2 同期動作

同期動作は、複数のTCNTカウンタの値を同時に書き換えることができます（同期セット）。また、TCRの設定により複数のTCNTカウンタを同時にクリアすることができます（同期クリア）。

同期動作により、1つのタイムベースに対して動作するTGRレジスタの本数を増加することができます。

MTU0～MTU4はすべて同期動作の設定が可能です。

MTU5は同期動作できません。

(1) 同期動作の設定手順例

同期動作の設定手順例を図20.12に示します。




図 20.12 同期動作の設定手順例

(2) 同期動作の例

同期動作の例を図 20.13 に示します。

MTU0 ~ MTU2 を同期動作かつ PWM モード 1 に設定し、MTU0 のカウンタクリア要因を MTU0.TGRB レジスタのコンペアマッチ、また MTU1、MTU2 のカウンタクリア要因を同期クリアに設定した場合の例です。

3 相の PWM 波形を MTIOC0A、MTIOC1A、MTIOC2A 端子から出力します。このとき、MTU0 ~ MTU2 の TCNT カウンタは同期セット、MTU0.TGRB レジスタのコンペアマッチによる同期クリアを行い、MTU0.TGRB レジスタに設定したデータが PWM 周期となります。

PWM モードについては、「20.3.5 PWM モード」を参照してください。




図 20.13 同期動作の動作例

20.3.3 バッファ動作

バッファ動作は、MTU0、MTU3、MTU4 が持つ機能です。TGRC レジスタと TGRD レジスタをバッファレジスタとして使用することができます。また、MTU0 は TGRF レジスタもバッファレジスタとして使用することができます。

バッファ動作は、TGR レジスタをインプットキャプチャレジスタに設定した場合と、コンペアマッチレジスタに設定した場合のそれぞれで動作内容が異なります。

注 . MTU0.TGRE レジスタはインプットキャプチャレジスタに設定できません。コンペアマッチレジスタとしてのみ動作します。

表 20.43 にバッファ動作時のレジスタの組み合わせを示します。

表 20.43 レジスタの組み合わせ

チャネル	タイマジェネラルレジスタ	バッファレジスタ
MTU0	TGRA	TGRC
	TGRB	TGRD
	TGRE	TGRF
MTU3	TGRA	TGRC
	TGRB	TGRD
MTU4	TGRA	TGRC
	TGRB	TGRD

- TGR レジスタがアウトプットコンペアレジスタの場合

コンペアマッチが発生すると、対応するチャネルのバッファレジスタの値がタイマジェネラルレジスタに転送されます。

この動作を図 20.14 に示します。




図 20.14 コンペアマッチバッファ動作

- TGR レジスタがインプットキャプチャレジスタの場合

インプットキャプチャが発生すると、TCNT カウンタの値を TGR レジスタに転送すると同時に、それまで格納されていた TGR レジスタの値をバッファレジスタに転送します。

この動作を図 20.15 に示します。




図 20.15 インプットキャプチャバッファ動作

(1) バッファ動作の設定手順例

バッファ動作の設定手順例を図 20.16 に示します。




図 20.16 バッファ動作の設定手順例

(2) バッファ動作例

(a) TGR レジスタがアウトプットコンペアレジスタの場合

MTU0 を PWM モード 1 に設定し、TGRA レジスタと TGRC レジスタをバッファ動作に設定した場合の動作例を図 20.17 に示します。TCNT カウンタはコンペアマッチ B によりクリア、出力はコンペアマッチ A で High 出力、コンペアマッチ B で Low 出力に設定した例です。この例では、TBTM.TTSA ビットは“0”に設定しています。

バッファ動作が設定されているため、コンペアマッチ A が発生すると出力を変化させると同時に、バッファレジスタ TGRC の値がタイマジェネラルレジスタ TGRA に転送されます。この動作は、コンペアマッチ A が発生する度に繰り返されます。

PWM モードについては、「20.3.5 PWM モード」を参照してください。




図 20.17 バッファ動作例 (1)

(b) TGR レジスタがインプットキャプチャレジスタの場合

TGRA レジスタをインプットキャプチャレジスタに設定し、TGRA レジスタと TGRC レジスタをバッファ動作に設定したときの動作例を図 20.18 に示します。

TCNT カウンタは TGRA レジスタのインプットキャプチャでカウンタクリア、MTIOCnA 端子のインプットキャプチャ入力エッジは立ち上がりエッジ/立ち下がりエッジの両エッジが選択されています。

バッファ動作が設定されているため、インプットキャプチャ A により TCNT カウンタの値が TGRA レジスタに転送されると同時に、それまで TGRA レジスタに格納されていた値が TGRC レジスタに転送されます。




図 20.18 バッファ動作例 (2)

(3) バッファ動作時のバッファレジスタからタイマジェネラルレジスタへの転送タイミング選択

MTU0.TBTM, MTU3.TBTM, MTU4.TBTM レジスタを設定することで、MTU0 では PWM モード 1、2 時の、MTU3、MTU4 では PWM モード 1 時の、バッファレジスタからタイマジェネラルレジスタへの転送タイミングを選択できます。選択できるバッファ転送タイミングは、コンペアマッチ発生時（初期値）と TCNT カウンタクリア時のいずれか一方です。ここで TCNT カウンタのクリア時とは次の条件のいずれかが成立したときです。

- TCNT カウンタがオーバフローしたとき (“FFFFh” → “0000h”）
- カウンタ動作中、TCNT カウンタに “0000h” が書き込まれたとき
- TCR.CCLR[2:0] ビットで設定したクリア要因で、TCNT カウンタが “0000h” になったとき

注． TBTM レジスタの設定は TCNT カウンタが停止した状態で行ってください。

MTU0 を PWM モード 1 に設定し、MTU0.TGRA レジスタと MTU0.TGRC レジスタをバッファ動作に設定した場合の動作例を図 20.19 に示します。MTU0.TCNT カウンタはコンペアマッチ B によりクリア、出力はコンペアマッチ A で High 出力、コンペアマッチ B で Low 出力、MTU0.TBTM.TTSA ビットは “1” に設定しています。




図 20.19 MTU0.TGRC レジスタから MTU0.TGRA レジスタのバッファ転送タイミングを MTU0.TCNT カウンタクリア時に選択した場合の動作例

20.3.4 カスケード接続動作

カスケード接続動作は、2チャネルの16ビットカウンタを接続して32ビットカウンタとして動作させる機能です。

この機能は、MTU1のカウントクロックをTCR.TPSC[2:0]ビットで“111b”(MTU2.TCNTのオーバフロー/アンダフローでカウント)に設定することにより動作します。

アンダフローが発生するのは、下位16ビットのTCNTカウンタが位相計数モードのときのみです。

表20.44にカスケード接続の組み合わせを示します。

注：MTU1、MTU2を位相計数モードに設定した場合は、カウントクロックの設定は無効となり、独立して位相計数モードで動作します。

表20.44 カスケード接続組み合わせ

組み合わせ	上位16ビット	下位16ビット
MTU1とMTU2	MTU1.TCNT	MTU2.TCNT

カスケード動作時に、MTU1.TCNTカウンタとMTU2.TCNTカウンタの同時インプットキャプチャをする場合、TICCRレジスタで設定することで、インプットキャプチャ条件となる入力端子を追加することができます。インプットキャプチャの条件となるエッジ検出は、本来の入力端子の入力レベルと、追加した入力端子の入力レベルの論理和をとった信号に対して行われます。したがって、いずれか一方がHighのとき、もう一方が変化してもエッジ検出は行われません。詳細は、「(4) カスケード接続動作例 (c)」を参照してください。カスケード接続時のインプットキャプチャについては「20.6.22 カスケード接続におけるMTU1.TCNT、MTU2.TCNTカウンタ同時インプットキャプチャ」を参照してください。


TICCRレジスタ設定値とインプットキャプチャ入力端子の対応を表20.45に示します。

表20.45 TICCRレジスタ設定値とインプットキャプチャ入力端子の対応

対象となるインプットキャプチャ	TICCRレジスタ設定値	インプットキャプチャ入力端子
MTU1.TCNTからMTU1.TGRAへのインプットキャプチャ	I2AEビット=0(初期値)	MTIOC1A
	I2AEビット=1	MTIOC1A, MTIOC2A
MTU1.TCNTからMTU1.TGRBへのインプットキャプチャ	I2BEビット=0(初期値)	MTIOC1B
	I2BEビット=1	MTIOC1B, MTIOC2B
MTU2.TCNTからMTU2.TGRAへのインプットキャプチャ	I1AEビット=0(初期値)	MTIOC2A
	I1AEビット=1	MTIOC2A, MTIOC1A
MTU2.TCNTからMTU2.TGRBへのインプットキャプチャ	I1BEビット=0(初期値)	MTIOC2B
	I1BEビット=1	MTIOC2B, MTIOC1B

(1) カスケード接続動作の設定手順例


カスケード接続動作の設定手順例を図 20.20 に示します。



(2) カスケード接続動作例 (a)

MTU1.TCNT, MTU2.TCNT カウンタをカスケード接続し、MTU1.TCNT カウンタは MTU2.TCNT カウンタのオーバフロー / アンダフローでカウント、MTU2 を位相計数モード 1 に設定したときの動作を図 20.21 に示します。

MTU1.TCNT カウンタは MTU2.TCNT カウンタのオーバフローでアップカウント、MTU2.TCNT カウンタのアンダフローでダウンカウントされます。



(3) カスケード接続動作例 (b)

MTU1.TCNT, MTU2.TCNT カウンタをカスケード接続し、TICCR.I2AE ビットを“1”にして、MTIOC2A 端子を MTU1.TGRA レジスタのインプットキャプチャ条件に追加した場合の動作を図 20.22 に示します。この例では MTU1.TIOR.IOA[3:0] ビットの設定は、(MTIOC1A の)立ち上がりエッジでインプットキャプチャに設定しています。また、MTU2.TIOR.IOA[3:0] ビットの設定は、(MTIOC2A の)立ち上がりエッジでインプットキャプチャに設定しています。

この場合、MTIOC1A と MTIOC2A の両方の立ち上がりエッジが MTU1.TGRA レジスタのインプットキャプチャ条件に設定されます。また、MTU2.TGRA レジスタのインプットキャプチャ条件は MTIOC2A の立ち上がりエッジとなります。




図 20.22 カスケード接続動作例 (b)

(4) カスケード接続動作例 (c)

MTU1.TCNT, MTU2.TCNT カウンタをカスケード接続し、TICCR.I2AE ビットと TICCR.I1AE に“1”を設定して、MTIOC2A 端子を MTU1.TGRA レジスタのインプットキャプチャ条件に追加し、MTIOC1A 端子を MTU2.TGRA レジスタのインプットキャプチャ条件に追加した場合の動作を図 20.23 に示します。この例では MTU1.TIOR レジスタ、MTU2.TIOR.IOA[3:0] ビットの設定は、どちらも両エッジでインプットキャプチャに設定しています。この場合、MTIOC1A と MTIOC2A 入力の OR が MTU1.TGRA レジスタおよび MTU2.TGRA レジスタのインプットキャプチャ条件となります。




図 20.23 カスケード接続動作例 (c)

(5) カスケード接続動作例 (d)

MTU1.TCNT, MTU2.TCNT カウンタをカスケード接続し、TICCR.I2AE ビットを “1” にして、MTIOC2A 端子を MTU1.TGRA レジスタのインプットキャプチャ条件に追加した場合の動作を図 20.24 に示します。この例では MTU1.TIOR.IOA[3:0] ビットの設定は、MTU0.TGRA レジスタのコンペアマッチ / インプットキャプチャの発生でインプットキャプチャに設定しています。また、MTU2.TIOR.IOA[3:0] ビットの設定は、(MTIOC2A の) 立ち上がりエッジでインプットキャプチャに設定しています。

この場合、MTU1.TIOR の設定が MTU0.TGRA レジスタのコンペアマッチ / インプットキャプチャの発生でインプットキャプチャのため、TICCR.I2AE ビットを “1” にしても MTIOC2A のエッジが MTU1.TGRA レジスタのインプットキャプチャ条件になることはありません。




図 20.24 カスケード接続動作例 (d)

20.3.5 PWM モード

PWM モードは出力端子よりそれぞれ PWM 波形を出力するモードです。各 TGR レジスタのコンペアマッチによる出力レベルは Low 出力 / High 出力 / トグル出力の中から選択可能です。

各 TGR レジスタの設定により、デューティ 0% ~ 100% の PWM 波形が output できます。

TGR レジスタのコンペアマッチをカウンタクリア要因とすることにより、そのレジスタに周期を設定することができます。全チャネル個々に PWM モードに設定できます。PWM モードに設定したチャネルの同期動作、および PWM モードに設定したチャネルと他のモードに設定したチャネルとの同期動作も可能です。

PWM モードには以下に示す 2 種類のモードがあります。

(a) PWM モード 1

TGRA レジスタと TGRB, TGRC レジスタと TGRD レジスタをペアで使用して、MTIOCnA、MTIOCnC 端子から PWM 出力を生成します。MTIOCnA、MTIOCnC 端子からコンペアマッチ A、C によって TIOR.IOA[3:0], IOC[3:0] ビットで指定した出力を、また、コンペアマッチ B、D によって TIOR.IOB[3:0], IOD[3:0] ビットで指定した出力を行います。初期出力値は TGRA, TGRC レジスタに設定した値になります。ペアで使用する TGR レジスタの設定値が同一の場合、コンペアマッチが発生しても出力値は変化しません。

PWM モード 1 では、最大 8 相の PWM 波形出力が可能です。

(b) PWM モード 2

TGR レジスタの 1 本を周期レジスタ、他の TGR レジスタをデューティレジスタに使用して PWM 出力を生成します。コンペアマッチによって、TIOR レジスタで指定した出力を行います。また、周期レジスタのコンペアマッチによるカウンタのクリアで各端子の出力値は TIOR レジスタで設定した初期値が出力されます。周期レジスタとデューティレジスタの設定値が同一の場合、コンペアマッチが発生しても出力値は変化しません。

PWM モード 2 では、同期動作と併用することにより最大 8 相の PWM 出力が可能です。

PWM 出力端子とレジスタの対応を表 20.46 に示します。

表20.46 各PWM出力のレジスタと出力端子

チャネル	レジスタ	出力端子		
		PWM モード1	PWM モード2	
MTU0	MTU0.TGRA	MTIOC0A	MTIOC0A	
	MTU0.TGRB		MTIOC0B	
	MTU0.TGRC	MTIOC0C	MTIOC0C	
	MTU0.TGRD		MTIOC0D	
MTU1	MTU1.TGRA	MTIOC1A	MTIOC1A	
	MTU1.TGRB		MTIOC1B	
MTU2	MTU2.TGRA	MTIOC2A	MTIOC2A	
	MTU2.TGRB		MTIOC2B	
MTU3	MTU3.TGRA	MTIOC3A	設定できません	
	MTU3.TGRB			
	MTU3.TGRC	MTIOC3C		
	MTU3.TGRD			
MTU4	MTU4.TGRA	MTIOC4A		
	MTU4.TGRB			
	MTU4.TGRC	MTIOC4C		
	MTU4.TGRD			

注. PWM モード2のとき、周期を設定したTGR レジスタのPWM出力はできません。

(1) PWM モードの設定手順例

PWM モードの設定手順例を図 20.25 に示します。




図 20.25 PWM モードの設定手順例

(2) PWM モードの動作例

PWM モード 1 の動作例を図 20.26 に示します。

この図は、TCNT カウンタのクリア要因を TGRA レジスタのコンペアマッチとし、TGRA レジスタの初期出力値と出力値を Low、TGRB レジスタの出力値を High に設定した場合の例です。

この場合、TGRA レジスタに設定した値が周期となり、TGRB レジスタに設定した値がデューティになります。




図 20.26 PWM モードの動作例

PWM モード 2 の動作例を図 20.27 に示します。

この図は、MTU0 と MTU1 を同期動作させ、TCNT カウンタのクリア要因を MTU1.TGRB レジスタのコンペアマッチとし、他の TGR レジスタ (MTU0.TGRA ~ MTU0.TGRD, MTU1.TGRA) の初期出力値を Low、出力値を High に設定して 5 相の PWM 波形を出力させた場合の例です。

この場合、MTU1.TGRB レジスタに設定した値が周期となり、他の TGR レジスタに設定した値がデューティになります。




図 20.27 PWM モードの動作例

PWM モード 1 で、デューティ 0%、デューティ 100% の PWM 波形を出力する例を図 20.28 に示します。この図は、TCNT カウンタのクリア要因を TGRA レジスタのコンペアマッチとし、TGRA レジスタの初期出力値と出力値を Low、TGRB レジスタの出力値を High に設定した場合の例です。




図 20.28 PWM モード動作例

20.3.6 位相計数モード

位相計数モードに設定すると、TCR.TPSC[2:0], CKEG[1:0] ビットの設定にかかわらずカウントロックには外部クロックが選択され、TCNT カウンタはアップカウンタ / ダウンカウンタとして動作します。ただし、TCR.CCLR[1:0] ビット、TIOR, TIER, TGR レジスタの機能は有効ですので、インプットキャプチャ / コンペアマッチ機能や割り込み機能は使用することができます。

2 相エンコーダパルスの入力として使用できます。

TCNT カウンタがアップカウント時、オーバフローが発生すると、対応する TIER.TCIEV ビットが“1”ならば、TCIV 割り込みが発生します。また、ダウンカウント時アンダーフローが発生すると、対応する TIER.TCIEU ビットが“1”ならば TCIU 割り込みが発生します。

TSR.TCFD フラグはカウント方向フラグです。TCFD フラグの読み出しにより、TCNT カウンタがアップカウントしているかダウンカウントしているかを確認することができます。

位相計数モードでは、外部クロック端子 MTCLKA、MTCLKB、MTCLKC、MTCLKD を 2 相エンコーダパルスの入力端子として使用できます。表 20.47 に外部クロック端子とチャネルの対応を示します。

表 20.47 位相計数モードクロック入力端子

チャネル	外部クロック端子	
	A相	B相
MTU1	MTCLKA	MTCLKB
MTU2	MTCLKC	MTCLKD

(1) 位相計数モードの設定手順例

位相計数モードの設定手順例を図 20.29 に示します。




図 20.29 位相計数モードの設定手順例

(2) 位相計数モードの動作例

位相計数モードでは、2本の外部クロックの位相差でTCNTカウンタがアップカウント/ダウンカウントします。また、カウント条件により4つのモードがあります。

(a) 位相計数モード1

位相計数モード1の動作例を図20.30に、TCNTカウンタのアップカウント/ダウンカウント条件を表20.48に示します。




図20.30 位相計数モード1の動作例

表20.48 位相計数モード1のアップカウント/ダウンカウント条件

MTCLKA (MTU1) MTCLKC (MTU2)	MTCLKB (MTU1) MTCLKD (MTU2)	動作内容
High	↑	アップカウント
Low	↓	
↑	Low	
↓	High	
High	↓	ダウンカウント
Low	↑	
↑	High	
↓	Low	

↑ : 立ち上がりエッジ

↓ : 立ち下がりエッジ

(b) 位相計数モード2

位相計数モード2の動作例を図20.31に、TCNTカウンタのアップカウント/ダウンカウント条件を表20.49に示します。




図20.31 位相計数モード2の動作例

表20.49 位相計数モード2のアップカウント/ダウンカウント条件

MTCLKA (MTU1) MTCLKC (MTU2)	MTCLKB (MTU1) MTCLKD (MTU2)	動作内容
High	↑	カウントしない (Don't care)
Low	↓	カウントしない (Don't care)
↑	Low	カウントしない (Don't care)
↓	High	アップカウント
High	↓	カウントしない (Don't care)
Low	↑	カウントしない (Don't care)
↑	High	カウントしない (Don't care)
↓	Low	ダウンカウント

↑ : 立ち上がりエッジ

↓ : 立ち下がりエッジ

(c) 位相計数モード3

位相計数モード3の動作例を図20.32に、TCNTカウンタのアップカウント/ダウンカウント条件を表20.50に示します。




図20.32 位相計数モード3の動作例

表20.50 位相計数モード3のアップカウント/ダウンカウント条件

MTCLKA (MTU1) MTCLKC (MTU2)	MTCLKB (MTU1) MTCLKD (MTU2)	動作内容
High	↑	カウントしない (Don't care)
Low	↓	カウントしない (Don't care)
↑	Low	カウントしない (Don't care)
↓	High	アップカウント
High	↓	ダウンカウント
Low	↑	カウントしない (Don't care)
↑	High	カウントしない (Don't care)
↓	Low	カウントしない (Don't care)

↑ : 立ち上がりエッジ

↓ : 立ち下がりエッジ

(d) 位相計数モード4

位相計数モード4の動作例を図20.33に、TCNTカウンタのアップカウント/ダウンカウント条件を表20.51に示します。




図20.33 位相計数モード4の動作例

表20.51 位相計数モード4のアップカウント/ダウンカウント条件

MTCLKA (MTU1) MTCLKC (MTU2)	MTCLKB (MTU1) MTCLKD (MTU2)	動作内容
High	↑	アップカウント
Low	↓	
↑	Low	カウントしない (Don't care)
↓	High	
High	↓	ダウンカウント
Low	↑	
↑	High	カウントしない (Don't care)
↓	Low	

↑ : 立ち上がりエッジ

↓ : 立ち下がりエッジ

(3) 位相計数モード応用例

MTU1 を位相計数モードに設定し、MTU0 と連携してサーボモータの 2 相エンコーダパルスを入力して位置または速度を検出する例を図 20.34 に示します。

MTU1 は位相計数モード 1 に設定し、MTCLKA と MTCLKB にエンコーダパルスの A 相、B 相を入力します。

MTU0.TCNT カウンタを MTU0.TGRC レジスタのコンペアマッチでカウンタクリアとして動作させ、MTU0.TGRA レジスタと MTU0.TGRC レジスタはコンペアマッチ機能で使用して、速度制御周期と位置制御周期を設定します。MTU0.TGRB レジスタはインプットキャプチャ機能で使用し、MTU0.TGRB レジスタと MTU0.TGRD レジスタをバッファ動作させます。MTU0.TGRB レジスタのインプットキャプチャ要因は、MTU1 のカウントクロックとし、2 相エンコーダの 4 適倍パルスのパルス幅を検出します。

MTU1.TGRA レジスタと MTU1.TGRB レジスタは、インプットキャプチャ機能に設定し、インプットキャプチャ要因は MTU0.TGRA レジスタと MTU0.TGRC レジスタのコンペアマッチを選択し、それぞれの制御周期時のアップカウンタ / ダウンカウンタの値を格納します。

これにより、正確な位置 / 速度検出を行うことができます。




図 20.34 位相計数モードの応用例

20.3.7 リセット同期 PWM モード

リセット同期 PWM モードは、MTU3、MTU4 を組み合わせることにより、一方の波形変化点が共通の関係となる PWM 波形（正相・逆相）を 6 相出力します。

リセット同期 PWM モードに設定すると、MTIOC3B、MTIOC3D、MTIOC4A、MTIOC4C、MTIOC4B、および MTIOC4D 端子は PWM 出力端子となり、MTU3.TCNT カウンタはアップカウンタとして機能します。

PWM 出力端子を表 20.52 に、レジスタの設定を表 20.53 に示します。

表 20.52 リセット同期 PWM モード時の出力端子

チャネル	出力端子	説明
MTU3	MTIOC3B	PWM出力端子1
	MTIOC3D	PWM出力端子1' (PWM出力1の逆相波形)
MTU4	MTIOC4A	PWM出力端子2
	MTIOC4C	PWM出力端子2' (PWM出力2の逆相波形)
	MTIOC4B	PWM出力端子3
	MTIOC4D	PWM出力端子3' (PWM出力3の逆相波形)

表 20.53 リセット同期 PWM モード時のレジスタ設定

レジスタ	設定内容
MTU3.TCNT	"0000h" を初期設定
MTU4.TCNT	"0000h" を初期設定
MTU3.TGRA	MTU3.TCNT のカウント周期を設定
MTU3.TGRB	MTIOC3B、MTIOC3D 端子より出力される PWM 波形の変化点を設定
MTU4.TGRA	MTIOC4A、MTIOC4C 端子より出力される PWM 波形の変化点を設定
MTU4.TGRB	MTIOC4B、MTIOC4D 端子より出力される PWM 波形の変化点を設定

(1) リセット同期 PWM モードの設定手順例

リセット同期 PWM モードの設定手順例を図 20.35 に示します。




図 20.35 リセット同期 PWM モードの設定手順例

(2) リセット同期 PWM モードの動作例

リセット同期 PWM モードの動作例を図 20.36 に示します。

リセット同期 PWM モードでは、MTU3.TCNT カウンタと MTU4.TCNT カウンタはアップカウンタとして動作します。MTU3.TCNT カウンタが MTU3.TGRA レジスタとコンペアマッチするとカウンタはクリアされ “0000h” からカウントアップを再開します。PWM 出力端子は、それぞれ MTU3.TGRB、MTU4.TGRA、MTU4.TGRB レジスタのコンペアマッチおよびカウンタクリアが発生する度にトグル出力を行います。




図 20.36 リセット同期 PWM モードの動作例 (TOCR1 レジスタの OLSN = 1、OLSP = 1 に設定した場合)

20.3.8 相補 PWM モード

相補 PWM モードでは、出力する PWM 波形にデッドタイムを設定できます。デッドタイムとは、アーム短絡を防止するために上下アームトランジスタを両方とも非アクティブルレベルにする期間のことです。

MTU3、MTU4 を組み合わせることによりデッドタイムを設定した PWM 波形（正相・逆相）を 6 相出力します。また、デッドタイムがない PWM 波形を出力することもできます。

相補 PWM モードに設定すると、MTIOC3B、MTIOC3D、MTIOC4A、MTIOC4B、MTIOC4C、MTIOC4D 端子は PWM 出力端子となり、MTIOC3A 端子は PWM 周期に同期したトグル出力として設定することができます。

また、MTU3.TCNT カウンタと MTU4.TCNT カウンタはアップ / ダウンカウンタとして機能します。

使用される PWM 出力端子を表 20.54 に、使用するレジスタの設定を表 20.55 に示します。

また、PWM 出力を外部信号により直接 OFF する機能が、ポートの機能としてサポートされています。

表 20.54 相補 PWM モード時の出力端子

チャネル	出力端子	説明
MTU3	MTIOC3A	PWM周期に同期したトグル出力（または入出力ポート）
	MTIOC3B	PWM出力端子1
	MTIOC3C	入出力ポート（注1）
	MTIOC3D	PWM出力端子1'（PWM出力1の逆相波形出力）
MTU4	MTIOC4A	PWM出力端子2
	MTIOC4C	PWM出力端子2'（PWM出力2の逆相波形出力）
	MTIOC4B	PWM出力端子3
	MTIOC4D	PWM出力端子3'（PWM出力3の逆相波形出力）

注1. MTIOC3C 端子は相補 PWM モード時、タイマ入出力端子に設定しないでください。

表20.55 相補PWMモード時のレジスタ設定

チャネル	カウンタ/ レジスタ	説明	CPUからの読み出し/書き込み
MTU3	MTU3.TCNT	デッドタイムレジスタに設定した値からカウントアップスタート	TRWERレジスタの設定（注1）によりマスク可能
	MTU3.TGRA	MTU3.TCNTの上限値を設定（キャリア周期の1/2 + デッドタイム）	TRWERレジスタの設定（注1）によりマスク可能
	MTU3.TGRB	PWM出力1のコンペアレジスタ	TRWERレジスタの設定（注1）によりマスク可能
	MTU3.TGRC	MTU3.TGRAのバッファレジスタ	読み出し/書き込み可能
	MTU3.TGRD	PWM出力1/MTU3.TGRBのバッファレジスタ	読み出し/書き込み可能
MTU4	MTU4.TCNT	0000hを初期設定しカウントアップスタート	TRWERレジスタの設定（注1）によりマスク可能
	MTU4.TGRA	PWM出力2のコンペアレジスタ	TRWERレジスタの設定（注1）によりマスク可能
	MTU4.TGRB	PWM出力3のコンペアレジスタ	TRWERレジスタの設定（注1）によりマスク可能
	MTU4.TGRC	PWM出力2/MTU4.TGRAのバッファレジスタ	読み出し/書き込み可能
	MTU4.TGRD	PWM出力3/MTU4.TGRBのバッファレジスタ	読み出し/書き込み可能
タイマデッドタイムデータ レジスタ (TDDR)	MTU4.TCNTとMTU3.TCNTのオフセット値（デッドタイムの値）を設定	TRWERレジスタの設定（注1）によりマスク可能	
タイマ周期データレジスタ (TCDR)	MTU4.TCNTの上限値の値を設定（キャリア周期の1/2）	TRWERレジスタの設定（注1）によりマスク可能	
タイマ周期バッファレジ スタ (TCBR)	TCDRレジスタのバッファレジスタ	読み出し/書き込み可能	
サブカウンタ (TCNTS)	デッドタイム生成のためのサブカウンタ	読み出しのみ可能	
テンポラリレジスタ1 (TEMP1)	PWM出力1/MTU3.TGRBのテンポラリレジスタ	読み出し/書き込み不可	
テンポラリレジスタ2 (TEMP2)	PWM出力2/MTU4.TGRAのテンポラリレジスタ	読み出し/書き込み不可	
テンポラリレジスタ3 (TEMP3)	PWM出力3/MTU4.TGRBのテンポラリレジスタ	読み出し/書き込み不可	

注1. TRWERレジスタ（タイマリードライト許可レジスタ）の設定によりアクセスの許可/禁止が可能です。




図 20.37 相補 PWM モード時の MTU3、MTU4 ブロック図

(1) 相補 PWM モードの設定手順例

相補 PWM モードの設定手順例を図 20.38 に示します。




図 20.38 相補 PWM モードの設定手順例

(2) 相補 PWM モードの動作概要

相補 PWM モードでは、6相（正相3本、逆相3本）の PWM 出力が可能です。図 20.39 に相補 PWM モードのカウンタ動作を示します。図 20.40 に相補 PWM モード動作例を示します。

(a) カウンタの動作

相補 PWM モードでは、MTU3.TCNT, MTU4.TCNT カウンタおよび TCNTS カウンタの3つのカウンタがアップダウンカウント動作を行います。

MTU3.TCNT カウンタは、相補 PWM モードに設定され TSTR.CST ビットが“0”的とき、TDDR レジスタに設定された値が自動的に初期値として設定されます。

CST ビットが“1”に設定されると、MTU3.TGRA レジスタに設定された値までアップカウント動作を行い、MTU3.TGRA レジスタと一致するとダウンカウントに切り替わります。その後、TDDR レジスタと一致するとアップカウントに切り替わり、この動作を繰り返します。

また、MTU4.TCNT カウンタは、初期値として“0000h”を設定します。

CST ビットが“1”に設定されると、MTU3.TCNT カウンタに同期して動作しアップカウントを行い、TCDR レジスタと一致するとダウンカウントに切り替わります。この後、“0000h”と一致するとアップカウントに切り替わり、この動作を繰り返します。

TCNTS カウンタは、読み出しのみ可能なカウンタです。初期値を設定する必要はありません。

MTU3 と MTU4 の TCNT カウンタがアップダウンカウント時、MTU3.TCNT カウンタが TCDR レジスタと一致するとダウンカウントを開始し、TCNTS カウンタが TCDR レジスタと一致するとアップカウントに切り替わります。また、MTU3.TGRA レジスタと一致すると“0000h”になります。

MTU3.TCNT、MTU4.TCNT カウンタがダウンカウント時、MTU4.TCNT カウンタが TDDR レジスタと一致するとアップカウントを開始し、TCNTS カウンタが TDDR レジスタと一致するとダウンカウントに切り替わります。また、“0000h”に一致すると TCNTS カウンタは MTU3.TGRA レジスタの値が設定されます。

TCNTS カウンタは、カウント動作をしている期間だけ PWM デューティが設定されているコンペアレジスタおよびテンポラリレジスタと比較されます。




図 20.39 相補 PWM モードのカウンタ動作

(b) レジスタの動作

相補 PWM モードでは、コンペアレジスタ、バッファレジスタおよびテンポラリレジスタの 9 本のレジスタを使用して PWM 出力のデューティ制御を行います。図 20.40 に相補 PWM モードの動作例を示します。

PWM 出力を行うためにカウンタと比較されているレジスタが、MTU3.TGRB, MTU4.TGRA, MTU4.TGRB レジスタです。これらのレジスタとカウンタが一致すると TOCR1.OLSN, OLSP ビットで設定した値が PWM 出力端子から出力されます。

これらのコンペアレジスタのバッファレジスタが、MTU3.TGRD, MTU4.TGRC, MTU4.TGRD レジスタです。

また、バッファレジスタとコンペアレジスタの間にはテンポラリレジスタがあります。テンポラリレジスタは、CPU からアクセスできません。

コンペアレジスタのデータを変更するためには、対応するバッファレジスタに変更するデータを書き込んでください。バッファレジスタは、常時読み出し / 書き込みが可能です。

バッファレジスタのデータを書き換える場合は、最後に必ず MTU4.TGRD レジスタへの書き込みを行い、バッファレジスタからテンポラリレジスタへのデータ転送を許可してください。このとき、タイマ周期レジスタのバッファレジスタとして動作する TCBR レジスタ、MTU3.TGRC レジスタからテンポラリレジスタへの転送も許可されます。転送は 5 本すべてのテンポラリレジスタ同時に行われます。

Ta 区間で転送を許可すると、バッファレジスタに書き込まれたデータはすぐにテンポラリレジスタに転送されます。また Tb1 区間と Tb2 区間では、テンポラリレジスタには転送されません。この区間で転送を許可されたデータは区間が終了後、テンポラリレジスタに転送されます。

テンポラリレジスタに転送された値は、Tb1 区間が終了したとき (TCNTS カウンタがアップカウント時に MTU3.TGRA レジスタと一致したとき)、または Tb2 区間が終了したとき (TCNTS カウンタがダウンカウント時に “0000h” と一致したとき) にコンペアレジスタに転送されます。テンポラリレジスタからコンペアレジスタに転送するタイミングは、TMDR.MD[3:0] ビットで選択できます。図 20.40 は、谷で変更するモードを選択した例です。

テンポラリレジスタへのデータの転送が行われない Tb (図 20.40 では Tb2) 区間では、テンポラリレジスタは、コンペアレジスタと同じ機能を持ち、カウンタと比較されます。このため、この区間では、1 相の出力に対して 2 本のコンペアマッチレジスタを持つことになり、コンペアレジスタには変更前のデータ、テンポラリレジスタには新しく変更するデータが入っています。この区間では、MTU3.TCNT, MTU4.TCNT カウンタおよび TCNTS カウンタの 3 本、カウンタとコンペアレジスタ、テンポラリレジスタの各 2 本のレジスタが比較され、PWM 出力を制御します。




図 20.40 相補 PWM モード動作例

(c) 初期設定

相補 PWM モードでは、初期設定の必要なレジスタが 6 本あります。また、デッドタイム生成の有無を設定するレジスタが 1 本あります（デッドタイムを生成しない場合のみ設定してください）。

TMDR.MD[3:0] ビットで相補 PWM モードに設定する前に、次のレジスタの初期値を設定してください。

MTU3.TGRC レジスタは MTU3.TGRA レジスタのバッファレジスタとして動作し、PWM 周期の 1/2 + デッドタイム T_d を設定します。TCBR レジスタは、TCDR レジスタのバッファレジスタとして動作し、PWM 周期の 1/2 を設定します。また、TDDR レジスタには、デッドタイム T_d を設定します。

デッドタイムを生成しない場合は、TDER.TDER ビットを “0” に設定し、MTU3.TGRC, MTU3.TGRA レジスタには、PWM 周期の 1/2+1 を、TDDR レジスタには “1” を設定します。

バッファレジスタ MTU3.TGRD, MTU4.TGRC, MTU4.TGRD レジスタの 3 本には、それぞれ PWM デューティの初期値を設定します。

TDDR レジスタを除く 5 本のバッファレジスタに設定した値は、相補 PWM モードに設定すると同時にそれぞれ対応するコンペアレジスタに転送されます。

また、MTU4.TCNT カウンタは、相補 PWM モードに設定する前に “0000h” に設定してください。

表20.56 初期設定の必要なレジスタとカウンタ

レジスタ/カウンタ	設定値
MTU3.TGRC	PWM周期の1/2 + デッドタイムTd (TDDRでデッドタイム生成をなしに設定した場合はPWM周期の1/2+1)
TDDR	デッドタイムTd (TDERでデッドタイム生成をなしに設定した場合1)
TCBR	PWM周期の1/2
MTU3.TGRD, MTU4.TGRC, MTU4.TGRD	各相のPWMデューティの初期値
MTU4.TCNT	0000h

注： MTU3.TGRC レジスタの設定値は、TCBR レジスタに設定する PWM 周期の 1/2 の値と TDDR レジスタに設定する デッドタイム Td の値の和としてください。ただし、TDER レジスタでデッドタイム生成をなしに設定した場合は、PWM 周期の 1/2+1 としてください。

(d) PWM 出力レベルの設定

相補 PWM モードでは、PWM 出力の出力レベルを TOCR1.OLSN, OLSP ビット、または、TOCR2.OLS1P ~ OLS3P, OLS1N ~ OLS3N ビットで設定します。

出力レベルは、6 相出力の正相の 3 相、逆相の 3 相ごとに設定できます。

なお、出力レベルの設定 / 変更は、相補 PWM モードを解除した状態で行ってください。

(e) デッドタイムの設定

相補 PWM モードでは、PWM 出力にデッドタイムを設定できます。

デッドタイムは、TDDR レジスタに設定します。TDDR レジスタに設定した値が、MTU3.TCNT カウンタのカウンタスタート値となり、MTU3.TCNT カウンタと MTU4.TCNT カウンタのデッドタイムを生成します。TDDR レジスタの内容変更は、相補 PWM モードを解除した状態で行ってください。

(f) デッドタイムを生成しない設定

デッドタイムを生成しない設定は、TDER.TDER ビットを “0” に設定します。TDER レジスタは、“1” を読み出し後、“0” を書いたときのみ、“0” に設定できます。

MTU3.TGRA, TGRC レジスタには PWM 周期の 1/2+1 を設定し、TDDR レジスタには “1” を設定します。

デッドタイムを生成しない設定にすると、デッドタイムなしの PWM 波形を出力できます。図 20.41 にデッドタイムを生成しない場合の動作例を示します。




図 20.41 デッドタイムを生成しない場合の動作例

(g) PWM 周期の設定

相補 PWM モードでは、PWM 周期を MTU3.TCNT カウンタの上限値を設定する MTU3.TGRA レジスタと MTU4.TCNT カウンタの上限値を設定する TCDR レジスタの 2 つのレジスタに設定します。これらの 2 つのレジスタの関係は、次の関係になるよう設定してください。

デッドタイム生成あり : MTU3.TGRA の設定値 = TCDR の設定値 + TDDR の設定値

デッドタイム生成なし : MTU3.TGRA の設定値 = TCDR の設定値 + 1

TCDR レジスタと TDDR レジスタの関係が、次の関係になるように設定してください。

TCDR の設定値 > TDDR の設定値 × 2 + 2

また、MTU3.TGRA, TCDR レジスタの設定は、バッファレジスタの MTU3.TGRC, TCBR レジスタに値を設定することで行ってください。MTU4.TGRD レジスタへの書き込みを行い転送を許可すると、MTU3.TGRC, TCBR レジスタに設定した値は、TMDR.MD[3:0] ビットで選択した転送タイミングで MTU3.TGRA, TCDR レジスタに同時に転送されます。

変更した PWM 周期は、データ更新が山で行われる場合は次の周期から、谷で行われる場合はその周期から反映されます。図 20.42 に PWM 周期を山で変更する場合の動作例を示します。

なお、各バッファレジスタのデータの更新方法については、次の「(h) レジスタデータの更新」の項を参照してください。




図 20.42 PWM 周期の変更例

(h) レジスタデータの更新

相補 PWM モードでは、コンペアレジスタのデータを更新する場合はバッファレジスタを使用します。更新データは、バッファレジスタに常時書き込むことができます。また、バッファレジスタを持った動作中に変更可能なレジスタは、PWM デューティ用および PWM 周期用の 5 本あります。

これらのレジスタとバッファレジスタの間には、それぞれテンポラリレジスタがあります。サブカウンタ TCNTS カウンタがカウント動作していない期間では、バッファレジスタのデータが更新されるとテンポラリレジスタの値も書き換えられます。TCNTS カウンタがカウント動作中は、バッファレジスタからテンポラリレジスタへの転送は行われず、TCNTS カウンタが停止後、バッファレジスタに書かれている値が転送されます。

テンポラリレジスタの値は、TMDR.MD[3:0] ビットで設定したデータ更新タイミングでコンペアレジスタへ転送されます。図 20.43 に相補 PWM モードのデータ更新例を示します。この図は、カウンタの山と谷の両方でデータが更新されるモードの例です。

また、バッファレジスタのデータを書き換える場合は、最後に MTU4.TGRD レジスタへの書き込みを行ってください。バッファレジスタからテンポラリレジスタへのデータ転送は、MTU4.TGRD レジスタに書き込みした後、5 本すべてのレジスタ同時に行われます。

なお、5 本すべてのレジスタの更新を行わない場合、または MTU4.TGRD レジスタのデータを更新しない場合も、更新するレジスタのデータを書き込んだ後、MTU4.TGRD レジスタに書き込み動作を行ってください。またこのとき、MTU4.TGRD レジスタに書き込むデータは、書き込み動作以前と同じデータを書き込んでください。




図 20.43 相補 PWM モードのデータ更新例

(i) 相補 PWM モードの初期出力

相補 PWM モードでは、TOCR1.OLSN, OLSP ビットの設定または、TOCR2.OLS1N ~ OLS3N, OLS1P ~ OLS3P ビットの設定で、初期出力が決まります。

この初期出力は、PWM 出力の非アクティブルレベルで、TMDR レジスタで相補 PWM モードを設定してから MTU4.TCNT カウンタが TDDR レジスタに設定された値より大きくなるまで出力されます。図 20.44 に相補 PWM モードの初期出力例を示します。

また、PWM デューティの初期値が TDDR レジスタの値より小さい場合の波形例を図 20.45 に示します。

- タイマアウトプットコントロールレジスタの設定
TOCR1.OLSNビット=0 (初期出力 : High、アクティブルレベル : Low)
TOCR1.OLSPビット=0 (初期出力 : High、アクティブルレベル : Low)




図 20.44 相補 PWM モードの初期出力例 (1)

- タイマアウトプットコントロールレジスタの設定
TOCR1.OLSNビット=0 (初期出力 : High、アクティブルベル : Low)
TOCR1.OLSPビット=0 (初期出力 : High、アクティブルベル : Low)




図 20.45 相補 PWM モードの初期出力例 (2)

(j) 相補 PWM モードの PWM 出力生成方法

相補 PWM モードでは、6相（正相3本、逆相3本）のPWM波形を出力します。出力する PWM 波形にデッドタイムを設定できます。

PWM 波形は、カウンタとコンペアレジスタのコンペアマッチが発生したとき、タイマアウトプットコントロールレジスタで選択した出力レベルが出力されることで生成されます。また、TCNTS カウンタがカウント動作する期間では、デューティ 0% ~ 100% まで連続した PWM 出力を作るため、コンペアレジスタの値とテンポラリレジスタの値が同時に比較されます。このとき、ON、OFF のコンペアマッチが発生するタイミングが前後することがありますが、デッドタイムを確保し正相 / 逆相の ON 時間が重ならないようにするため、各相を OFF するコンペアマッチが優先されます。図 20.46～図 20.48 に相補 PWM モードの波形生成例を示します。

正相 / 逆相の OFF タイミングは、実線のカウンタとのコンペアマッチで生成され、ON タイミングは、実線のカウンタからデッドタイム分遅れて動作している点線のカウンタとのコンペアマッチで生成されます。ここで、T1 期間では、逆相を OFF する a のコンペアマッチが最優先され、a より先に発生したコンペアマッチは無視されます。また、T2 期間では、正相を OFF する c のコンペアマッチが最優先され、c より先に発生したコンペアマッチは無視されます。

また、図 20.46 に示すように通常の場合のコンペアマッチは、 $a \rightarrow b \rightarrow c \rightarrow d$ （または $c \rightarrow d \rightarrow a' \rightarrow b'$ ）の順番で発生します。

コンペアマッチが $a \rightarrow b \rightarrow c \rightarrow d$ の順番からはずれる場合は、逆相の OFF されている時間がデッドタイムの 2 倍より短いため、正相が ON しないことを示します。または $c \rightarrow d \rightarrow a' \rightarrow b'$ の順番からはずれる場合は、正相の OFF されている時間がデッドタイムの 2 倍より短いため、逆相が ON しないことを示します。

図 20.47 に示すように a のコンペアマッチの後に c のコンペアマッチが先に発生した場合は、b のコンペアマッチを無視して d のコンペアマッチで、逆相を ON します。これは、正相の ON タイミングである b のコンペアマッチより正相の OFF である c のコンペアマッチが先に発生することにより、正相を OFF することが優先されるためです（ゆえに正相は OFF から OFF のため波形は変化しません）。

同様に、図 20.48 に示す例では、逆相の ON タイミングである d のコンペアマッチより逆相の OFF である a' のコンペアマッチが先に発生することにより、逆相を OFF することが優先されます。このため、逆相は ON しません。

このように、相補 PWM モードでは、OFF するタイミングのコンペアマッチが優先され、ON するタイミングのコンペアマッチが OFF より先に発生しても無視されます。




図 20.46 相補 PWM モード波形出力例 (1)




図 20.47 相補 PWM モード波形出力例 (2)




図 20.48 相補 PWM モード波形出力例 (3)

(k) 相補 PWM モードのデューティ比 0%、100% 出力

相補 PWM モードでは、デューティ比 0%、100% の PWM 出力を任意に出力可能です。図 20.49～図 20.53 に 出力例を示します。

デューティ比 100% 出力は、データレジスタの値を “0000h” に設定すると出力されます。このときの波形は、正相が 100%ON 状態の波形です。また、デューティ比 0% 出力は、データレジスタの値を MTU3.TGRA レジスタの値と同じ値を設定すると出力されます。このときは、正相が 100%OFF 状態の波形です。

このとき、コンペアマッチは ON、OFF 同時に発生しますが、同じ相の ON するコンペアマッチと OFF するコンペアマッチが同時に発生すると、両方のコンペアマッチとも無視され波形は変化しません。




図 20.49 相補 PWM モード 0%、100% 波形出力例 (1)




図 20.50 相補 PWM モード 0%、100% 波形出力例 (2)




図 20.51 相補 PWM モード 0%、100% 波形出力例 (3)




図 20.52 相補 PWM モード 0%、100% 波形出力例 (4)




図 20.53 相補 PWM モード 0%、100% 波形出力例 (5)

(I) PWM 周期に同期したトグル出力

相補 PWM モードでは、TOCR1.PSYE ビットを “1” することにより PWM 出力端子から PWM 周期に同期したトグル出力が可能です。トグル出力の波形例を図 20.54 に示します。

この出力は、MTU3.TCNT カウンタと MTU3.TGRA レジスタのコンペアマッチと MTU4.TCNT カウンタと “0000h” のコンペアマッチでトグルを行います。

このトグル出力の出力端子は、MTIOC3A 端子です。また、初期出力は High 出力です。




図 20.54 PWM 出力に同期したトグル出力波形例

(m) 他のチャネルによるカウンタクリア

相補 PWM モード時、TSYR レジスタにより他のチャネルとの同期モードに設定し、また MTU3.TCR.CCLR[2:0] ビットで同期クリアを選択することにより他のチャネルの要因で MTU3.TCNT, MTU4.TCNT カウンタおよび TCNTS カウンタをクリアすることができます。

図 20.55 に動作例を示します。

この機能を使うことによって、外部信号によるカウンタクリアおよび再スタートが可能です。




図 20.55 他のチャネルに同期したカウンタクリア

(n) 相補 PWM モードでの同期カウンタクリア時出力波形制御

TWCR.WRE ビットを“1”に設定することにより、相補 PWM モードの谷の Tb 区間 (Tb2 区間) で同期カウンタクリアが起こった場合の初期出力を抑止することができます。これにより、同期カウンタクリア時の急激なデューティ比の変化を抑止することができます。

TWCR.WRE ビットを“1”に設定することで初期出力を抑止することができるのは、同期クリアが図 20.56 の⑩、⑪のような Tb2 区間で入ってきたときのみです。それ以外のタイミングで同期クリアが起こった場合は、TOCR1.OLSN, OLSP ビットで設定した初期値が出力されます。また、Tb2 区間であっても、図 20.56 の①で示すカウンタスタート直後の初期出力期間で同期クリアが起こった場合には、初期出力の抑止は行いません。

MTU3、MTU4 のカウンタクリア要因は MTU0 ~ MTU2 からの同期クリアです。




図 20.56 同期カウンタクリアタイミング

- 相補 PWM モードでの同期カウンタクリア時出力波形制御の設定手順例

相補 PWM モードでの同期カウンタクリア時出力波形制御の設定手順例を図 20.57 に示します。




図 20.57 相補 PWM モードでの同期カウンタクリア時出力波形制御の設定手順例

- 相補 PWM モードでの同期カウンタクリア時出力波形制御動作例

図 20.58～図 20.61 に、TWCR.WRE ビットを“1”に設定した状態で MTU を相補 PWM 動作させ、同期カウンタクリアをした場合の動作例を示します。ここで、図 20.58～図 20.61 の同期カウンタクリアのタイミングは、それぞれ図 20.56 の③、⑥、⑧、⑪で示したタイミングです。




図 20.58 アップカウント中のデッドタイム時に同期クリアが発生した場合
(図 20.56 のタイミング③、TWCR.WRE ビット = 1)




図 20.59 山の Tb 区間で同期クリアが発生した場合
(図 20.56 のタイミング⑥、TWCR.WRE ビット = 1)




図 20.60 ダウンカウント中のデッドタイム時に同期クリアが発生した場合
(図 20.56 のタイミング⑧、TWCR.WRE ビット = 1)




図 20.61 谷の Tb 区間で同期クリアが発生した場合
(図 20.56 のタイミング⑪、TWCR.WRE ビット = 1)

(o) MTU3.TGRA レジスタのコンペアマッチによるカウンタクリア

相補 PWM モードでは、TWCR.CCE ビットを設定することにより、MTU3.TGRA レジスタのコンペアマッチで MTU3.TCNT カウンタ、MTU4.TCNT および TCNTS カウンタをクリアすることができます。図 20.62 に動作例を示します。

- 注 . 相補 PWM モード 1 (山で転送) でのみ使用してください。
- 注 . 他のチャネルとの同期クリア機能に設定しないでください。(TSYR.SYNCn ビット ($n = 0 \sim 4$) を “1” に設定しないでください)
- 注 . PWM デューティ比は、“0000h” を設定しないでください。
- 注 . TOCR1.PSYE ビットを “1” に設定しないでください。




図 20.62 MTU3.TGRA レジスタのコンペアマッチにおけるカウンタクリアの動作例

(p) AC 同期モータ（ブラシレス DC モータ）の駆動波形出力例

相補 PWM モードでは、TGCR レジスタを使ってブラシレス DC モータを簡単に制御することができます。

図 20.63～図 20.66 に TGCR レジスタを使用したブラシレス DC モータの駆動波形例を示します。

3 相ブラシレス DC モータの出力相の切り替えに、ホール素子などで検出した外部信号で行う場合、TGCR.FB ビットを “0” に設定します。この場合、磁極位置を示す外部信号を MTU0 のタイマ入力端子 MTIOC0A、MTIOC0B、MTIOC0C 端子に入力します。MTIOC0A、MTIOC0B、MTIOC0C 端子の 3 つの端子にエッジが発生すると、出力の ON/OFF が自動的に切り替わります。

TGCR.FB ビットが “1” の場合は、TGCR.UF, VF, WF ビットの各ビットに “0” または “1” を設定すると、出力の ON/OFF が切り替わります。

駆動波形の出力は、相補 PWM モードの 6 相 PWM 出力端子から出力されます。

この 6 相出力は TGCR.N ビットまたは TGCR.P ビットを “1” に設定することにより、ON 出力時、相補 PWM モードの出力を使用し、チョッピング出力を行うことが可能です。TGCR.N ビットまたは TGCR.P ビットが “0” の場合は、レベル出力になります。

また、6 相出力のアクティブルーベル (ON 出力時レベル) は、TGCR.N ビットまたは TGCR.P ビットの設定にかかわらず、TOCR1.OLSN, TOCR1.OLSP ビットで設定できます。




図 20.63 外部入力による出力相の切り替え動作例 (1)




図 20.64 外部入力による出力相の切り替え動作例 (2)




図 20.65 UF、VF、WF ビット設定による出力相の切り替え動作例（1）




図 20.66 UF、VF、WF ビット設定による出力相の切り替え動作例（2）

(q) A/D 変換開始要求の設定

相補 PWM モード時、A/D 変換の開始要求は MTU3.TGRA レジスタのコンペアマッチ、MTU4.TCNT カウンタのアンダフロー（谷）、MTU3、MTU4 以外のチャネルのコンペアマッチを使用して行うことができます。

MTU3.TGRA レジスタのコンペアマッチを使用して開始要求を設定すると、MTU3.TCNT カウンタの山での A/D 変換を開始させることができます。

A/D 変換の開始要求は、TIER.TTGE ビットを “1” にすることで設定できます。MTU4.TCNT カウンタのアンダフロー（谷）の A/D 変換の開始要求は、MTU4.TIER.TTGE2 ビットを “1” にすることで設定できます。

(3) 相補 PWM モードの割り込み間引き機能

MTU3 と MTU4 の TGIA3 (山の割り込み)、および TCIV4 (谷の割り込み) は、TITCR レジスタを設定することにより、最大で 7 回まで割り込みを間引くことが可能です。

TBTER レジスタを設定することにより、バッファレジスタからテンポラリレジスタ / コンペアレジスタへの転送を連動して間引くことが可能です。バッファレジスタとの連動については、「(c) 割り込み間引きと連動したバッファ転送制御」を参照してください。

TADCR レジスタを設定することにより、A/D 変換開始要求ディレイド機能の A/D 変換開始要求を連動して間引くことが可能です。A/D 変換開始要求ディレイド機能との連動については「20.3.9 A/D 変換開始要求ディレイド機能」を参照してください。

TITCR レジスタの設定は、MTU3.TIER、MTU4.TIER レジスタの設定で TGIA3 と TCIV4 割り込み要求を禁止した状態、かつコンペアマッチが発生しない状態、かつコンペアマッチによる TGIA3、TGIA4 割り込み要求が発生しない状態で行ってください。また、間引き回数の変更前に、TITCR.T3AEN, T4VEN ビットを “0” にして、間引きカウンタをクリアしてください。

(a) 割り込み間引き機能の設定手順例

割り込み間引き機能の設定手順例を図 20.67 に示します。また、割り込み間引き回数の変更可能期間を図 20.68 に示します。




図 20.67 割り込み間引き機能の設定手順例




図 20.68 割り込み間引き回数の変更可能期間

(b) 割り込み間引き機能の動作例

TITCR.T3ACOR[2:0] ビットで割り込みの間引き回数を 3 回に設定し、TITCR.T3AEN ビットを “1” に設定した場合の、MTU3.TGIA 割り込み間引きの動作例を図 20.69 に示します。




図 20.69 割り込み間引き機能の動作例

(c) 割り込み間引きと連動したバッファ転送制御

TBTER.BTE[1:0] ビットを設定することで、相補 PWM モード時、バッファレジスタからテンポラリレジスタへのバッファ転送をする / しない、または割り込み間引きと連動する / しないを選択することが可能です。

バッファ転送を抑止する設定 (TBTER.BTE[1:0] = 01b) にした場合の動作例を図 20.70 に示します。設定期間中は、バッファレジスタからテンポラリレジスタへの転送を行いません。

バッファ転送を割り込み間引きと連動する設定 (TBTER.BTE[1:0] = 10b) にした場合の動作例を図 20.71 に示します。この設定にした場合、バッファ転送許可期間内にバッファレジスタへの書き込みを行った場合は、バッファレジスタからテンポラリレジスタへのバッファ転送を即時に行います。バッファ転送許可期間外でバッファレジスタへの書き込みを行った場合は、次のバッファ転送許可期間が始まるタイミングで、バッファレジスタからテンポラリレジスタへのバッファ転送を行います。

なお、TITCR.T3AEN ビットを “1” に設定した場合、TITCR.T4VEN ビットを “1” に設定した場合、TITCR.T3AEN ビットと TITCR.T4VEN ビットをともに “1” に設定した場合で、それぞれバッファ転送許可期間が異なります。TITCR.T3AEN ビットと TITCR.T4VEN ビットの設定とバッファ転送許可期間の関係を図 20.72 に示します。

注 . 本機能は、割り込み間引き機能と組み合わせて使用してください。

割り込み間引きが禁止のとき (TITCR.T3AEN、T4VEN ビットを “0” に設定したとき、または TITCR レジスタの間引き回数設定ビット (T3ACOR[2:0], T4VCOR[2:0]) を “000b” に設定したとき) は、バッファ転送を割り込み間引きと連動しない設定 (TBTER.BTE[1] ビットを “0” に設定) してください。

割り込み間引きが禁止のときに、バッファ転送を割り込み間引きと連動する設定にした場合、バッファ転送は行われません。




図 20.70 バッファ転送を抑止する設定 (TBTER.BTE[1:0] ビット = 01b) にした場合の動作例




図 20.71 バッファ転送を割り込み間引きと連動する設定 (TBTER.BTE[1:0] ビット = 10b) にした場合の動作例




図 20.72 TITCR.T3AEN, T4VEN ビットの設定とバッファ転送許可期間の関係

(4) 相補 PWM モードの出力保護機能

相補 PWM モードの出力は、次の保護機能をもっています。

(a) レジスタ、カウンタの誤書き込み防止機能

モードレジスタ、コントロールレジスタ、コンペアレジスタおよびカウンタは、TRWER.RWE ビットの設定により CPU からのアクセスの許可 / 禁止を選択することができます。対象となるレジスタは MTU3 および MTU4 のレジスタの一部が対象となっており、次のレジスタに適用されます。

MTU3.TCR および MTU4.TCR、MTU3.TMDR および MTU4.TMDR、MTU3.TIORH および MTU4.TIORH、
MTU3.TIORL および MTU4.TIORL、MTU3.TIER および MTU4.TIER、MTU3.TCNT および MTU4.TCNT、
MTU3.TGRA および MTU4.TGRA、MTU3.TGRB および MTU4.TGRB、MTU.TODOER、MTU.TODOCR1、
MTU.TODOCR2、MTU.TGCR、MTU.TCDR、MTU.TDDR

計 22 レジスタ

この機能で、モードレジスタ、コントロールレジスタやカウンタを CPU からアクセス禁止に設定することにより、CPU の暴走による誤書き込みを防止することができます。アクセス禁止状態では、対象レジスタの読み出し値は不定で、書き込みは無効です。

(b) PWM 出力の停止機能

MTU0、MTU3、MTU4 の PWM 出力端子は、自動的にハイインピーダンス状態にすることができます。
詳細は、「21. ポートアウトプットイネーブル2 (POE2a)」を参照してください。

20.3.9 A/D 変換開始要求ディレイド機能

MTU4.TADCR, TADCORA, TADCORB, TADCOBRA, TADCOBRB レジスタを設定することで、A/D 変換の開始要求を行うことが可能です。

A/D 変換開始要求ディレイド機能は、MTU4.TCNT カウンタと MTU4.TADCORA, TADCORB レジスタを比較し、これらが一致したとき、それぞれの A/D 変換の開始要求 (TRG4AN, TRG4BN) を行います。

また、TADCR.ITA3AE, ITA4VE, ITB3AE, ITB4VE ビットビットの設定により、割り込み間引き機能と連動して A/D 変換の開始要求 (TRG4AN, TRG4BN) を間引くことが可能です。

(1) A/D 変換開始要求ディレイド機能の設定手順例

A/D 変換開始要求ディレイド機能の設定手順例を図 20.73 に示します。




図 20.73 A/D 変換開始要求ディレイド機能の設定手順例

(2) A/D 変換開始要求ディレイド機能の基本動作例

バッファ転送タイミングを MTU4.TCNT カウンタの谷に設定し、MTU4.TCNT カウンタのダウンカウント時に A/D 変換の開始要求信号 (TRG4AN) を出力する設定にした場合の、A/D 変換の開始要求信号 (TRG4AN) の基本動作例を図 20.74 に示します。




図 20.74 A/D 変換の開始要求信号 (TRG4AN) の基本動作例

(3) A/D 変換の開始要求の許可期間

MTU4.TADCR レジスタの UT4AE, UT4BE ビットで許可した期間内に MTU4.TCNT カウンタと MTU4.TADCORA, MTU4.TADCOBRA レジスタが一致したとき、それぞれの A/D 変換の開始要求 (TRG4AN, TRG4BN) を行います。

相補 PWM モードで MTU4.TADCR レジスタの UT4AE, UT4BE ビットを “1” にすると、MTU4.TCNT カウンタのアップカウント期間 ($0 \leq \text{MTU4.TCNT} \leq \text{TCDR} - 1$) に A/D 変換の開始要求を許可します。

MTU4.TADCR レジスタの DT4AE, DT4BE ビットを “1” にすると、MTU4.TCNT カウンタのダウンカウント期間 ($\text{TCDR} \geq \text{MTU4.TCNT} \geq 1$) に A/D 変換の開始要求を許可します (図 20.74)。

(4) バッファ転送

タイマ A/D 変換開始要求周期設定レジスタ (MTU4.TADCORA, MTU4.TADCOBRA) のデータ更新は、タイマ A/D 変換開始要求周期設定バッファレジスタ (MTU4.TADCOBRA, MTU4.TADCOBRA) にデータを書き込むことにより行います。タイマ A/D 変換開始要求周期設定バッファレジスタからタイマ A/D 変換開始要求周期設定レジスタへの転送タイミングは、MTU4.TADCR.BF[1:0] ビットを設定することにより選択することができます。

相補 PWM モードでバッファ転送を使用する場合、バッファ転送のタイミングについて注意事項があります。詳細は、「20.6.27 相補 PWM モードにおける A/D 変換ディレイド機能の注意事項」を参照してください。

また、相補 PWM モード以外のときは、MTU4.TADCR レジスタの BF[1] ビットを “0” にしてください。

(5) 割り込み間引き機能と連動した A/D 変換開始要求ディレイド機能

相補 PWM モードでは、TADCR.ITA3AE, ITA4VE, ITB3AE, ITB4VE ビットの設定により、割り込み間引き機能と連動して A/D 変換の開始要求 (TRG4AN, TRG4BN) を行うことが可能です。MTU4.TCNT カウンタのアップカウント時、およびダウンカウント時に TRG4AN 出力を許可する設定にし、割り込み間引き機能と連動した場合の A/D 変換の開始要求信号 (TRG4AN) の動作例を図 20.75 に示します。

また、MTU4.TCNT カウンタのアップカウント時に TRG4AN 出力を許可する設定にし、割り込み間引き機能と連動した場合の A/D 変換の開始要求信号 (TRG4AN) の動作例を図 20.76 に示します。

相補 PWM モード以外では、割り込み間引き機能と連動した A/D 変換開始要求ディレイド機能は使用できません。

MTU4.TADCR レジスタの ITA3AE, ITA4VE, ITB3AE, ITB4VE ビットを “0” してください。

注 . 本機能は割り込み間引き機能と組み合わせて使用してください。

割り込み間引きが禁止のとき (TITCR.T3AEN, T4VEN ビットを “0” にしたとき、または TITCR.T3ACOR[2:0], T4VCOR[2:0] ビットを “000b” にしたとき) は、割り込み間引き機能と連動しない (TADCR.ITA3AE, ITA4VE, ITB3AE, ITB4VE ビットを “0”) 設定にしてください。

A/D コンバータへの変換要求信号は、TRG4ABN (TRG4AN または TRG4BN) になりますので注意してください。また、本機能使用時、MTU4.TADCORA, MTU4.TADCORB レジスタには 0002h ~ TCDR - 2 を設定してください。




図 20.75 割り込み間引き機能と連動した場合の A/D 変換の開始要求信号 (TRG4AN) の動作例
(TCNT カウンタのアップカウント時およびダウンカウント時に TRG4AN 出力を許可したとき)




図 20.76 割り込み間引き機能と連動した場合の A/D 変換の開始要求信号 (TRG4AN) の動作例
(TCNT カウンタのアップカウント時に TRG4AN 出力を許可したとき)

20.3.10 外部パルス幅測定機能

MTU5 は、最大 3 本の外部パルス幅を測定することができます。

MTU5.TIORU, TIORV, TIORW レジスタの IOC[4:0] ビットにパルス幅測定を設定すると、MTIC5U 端子、MTIC5V 端子、MTIC5W 端子に入力された信号のパルス幅を測定します。IOC[4:0] ビットで指定したレベルが入力されている間、TCNTU, TCNTV, TCNTW カウンタはカウントアップします。

外部パルス幅測定の設定例を図 20.77、動作例を図 20.78 に示します。




図 20.77 外部パルス幅測定の設定手順例




図 20.78 外部パルス幅測定の動作例 (High 幅測定)

20.3.11 デッドタイム補償用機能

デッドタイム遅れ（相補 PWM 出力とインバータ出力間の遅延）を MTU5 にフィードバックするモータ制御回路を構成します（図 20.79）。MTU5 の外部パルス測定機能でデッドタイム遅れを測定してデューティ比に反映することで、MTU3、MTU4 を使用した相補 PWM 動作時の PWM 出力波形に対するデッドタイム補償として使用することができます（図 20.80）。MTU5 を使用したデッドタイム補償の設定手順を図 20.81 に示します。このときの MTU5 の動作については、(2) 相補 PWM の「山／谷」での TCNTU、TCNTV、TCNTW カウンタキャプチャ動作を参照してください。




図 20.79 モータ制御回路構成例




図 20.80 相補 PWM モード動作時のデッドタイム遅れ

(1) デッドタイム補償用機能の設定手順例

MTU5 の 3 本のカウンタを使用したデッドタイム補償用機能の設定手順例を図 20.81 に示します。




図 20.81 デッドタイム補償用機能の設定手順例

(2) 相補 PWM の「山 / 谷」での TCNTU、TCNTV、TCNTW カウンタキャプチャ動作

MTU5 の外部パルス幅測定機能は、相補 PWM モードで動作時に相補 PWM の「山、谷、山 / 谷」で TCNTU, TCNTV, TCNTW カウンタの値を TGRU, TGRV, TGRW レジスタに転送します。転送タイミングは TIORU, TIORV, TIORW レジスタに設定します。また TCNTCMPCLR.CMPCLR5U, CMPCLR5V, CMPCLR5W ビットを“1”にすると TGRU, TGRV, TGRW レジスタへの転送タイミングで TCNTU, TCNTV, TCNTW カウンタを“0”にします。

図 20.82 は TCNTU カウンタをフリーランでクリアせずに使用し、相補 PWM の「山、谷」で TGRU レジスタにキャプチャを行った動作例です。




図 20.82 相補 PWM モード時の「山 / 谷」での MTU5.TCNTU カウンタキャプチャ動作

20.3.12 ノイズフィルタ機能

MTU のインプットキャプチャ入力端子または外部パルス入力端子には、ノイズフィルタ機能を持っています。ノイズフィルタ機能は、入力信号をサンプリングクロックでサンプリングし、サンプリング周期 3 回に満たないパルスを除去します。

ノイズフィルタ機能は端子ごとにノイズフィルタ機能の許可 / 停止が設定でき、サンプリングクロックは、チャネルごとに設定が可能です。図 20.83 にノイズフィルタのタイミングを示します。




図 20.83 ノイズフィルタのタイミング

20.4 割り込み要因

20.4.1 割り込み要因と優先順位

割り込み要因には、TGR レジスタのインプットキャプチャ / コンペアマッチ、TCNT カウンタのオーバフロー、アンダフローの 3 種類があります。各割り込み要因は、許可 / 禁止ビットを持っているため、割り込み要求信号の発生を独立に許可または禁止することができます。

割り込み要因が発生すると、TIER レジスタの対応する許可 / 禁止ビットが “1” であれば、割り込みを要求します。チャネル間の優先順位は、割り込みコントローラにより変更可能です。チャネル内の優先順位は固定です。詳細は「14. 割り込みコントローラ (ICUb)」を参照してください。

表 20.57 に MTU の割り込み要因の一覧を示します。

表 20.57 MTU 割り込み要因 (1)

チャネル	名称	割り込み要因	DTC の起動	優先順位
MTU0	TGIA0	MTU0.TGRA のインプットキャプチャ / コンペアマッチ	可能	↑
	TGIB0	MTU0.TGRB のインプットキャプチャ / コンペアマッチ	可能	
	TGIC0	MTU0.TGRC のインプットキャプチャ / コンペアマッチ	可能	
	TGID0	MTU0.TGRD のインプットキャプチャ / コンペアマッチ	可能	
	TCIV0	MTU0.TCNT のオーバフロー	不可能	
	TGIE0	MTU0.TGRE のコンペアマッチ	不可能	
	TGIF0	MTU0.TGRF のコンペアマッチ	不可能	
MTU1	TGIA1	MTU1.TGRA のインプットキャプチャ / コンペアマッチ	可能	↑
	TGIB1	MTU1.TGRB のインプットキャプチャ / コンペアマッチ	可能	
	TCIV1	MTU1.TCNT のオーバフロー	不可能	
	TCIU1	MTU1.TCNT のアンダフロー	不可能	
MTU2	TGIA2	MTU2.TGRA のインプットキャプチャ / コンペアマッチ	可能	↑
	TGIB2	MTU2.TGRB のインプットキャプチャ / コンペアマッチ	可能	
	TCIV2	MTU2.TCNT のオーバフロー	不可能	
	TCIU2	MTU2.TCNT のアンダフロー	不可能	
MTU3	TGIA3	MTU3.TGRA のインプットキャプチャ / コンペアマッチ	可能	↑
	TGIB3	MTU3.TGRB のインプットキャプチャ / コンペアマッチ	可能	
	TGIC3	MTU3.TGRC のインプットキャプチャ / コンペアマッチ	可能	
	TGID3	MTU3.TGRD のインプットキャプチャ / コンペアマッチ	可能	
	TCIV3	MTU3.TCNT のオーバフロー	不可能	
MTU4	TGIA4	MTU4.TGRA のインプットキャプチャ / コンペアマッチ	可能	↑
	TGIB4	MTU4.TGRB のインプットキャプチャ / コンペアマッチ	可能	
	TGIC4	MTU4.TGRC のインプットキャプチャ / コンペアマッチ	可能	
	TGID4	MTU4.TGRD のインプットキャプチャ / コンペアマッチ	可能	
	TCIV4	MTU4.TCNT のオーバフロー / アンダフロー	可能	
MTU5	TGIU5	MTU5.TGRU のインプットキャプチャ / コンペアマッチ	可能	↓
	TGIV5	MTU5.TGRV のインプットキャプチャ / コンペアマッチ	可能	
	TGIW5	MTU5.TGRW のインプットキャプチャ / コンペアマッチ	可能	

注. リセット直後の初期状態について示しています。チャネル間の優先順位は割り込みコントローラにより変更可能です。

(1) インプットキャプチャ / コンペアマッチ割り込み

TIER.TGIE ビットが “1” のとき、各チャネルの TGR レジスタのインプットキャプチャ / コンペアマッチの発生により、割り込み要求を発生します。MTU には、MTU0 に 6 本、MTU3、MTU4 に各 4 本、MTU1、MTU2 に各 2 本、MTU5 に各 3 本、計 21 本のインプットキャプチャ / コンペアマッチ割り込みがあります。

(2) オーバフロー割り込み

TIER.TCIEV ビットが “1” のとき、各チャネルの TCNT カウンタのオーバフローの発生により、割り込み要求を発生します。MTU には、各チャネルに 1 本、計 5 本のオーバフロー割り込みがあります。

(3) アンダフロー割り込み

TIER.TCIEU ビットが “1” のとき、各チャネルの TCNT カウンタのアンダフローの発生により、割り込み要求を発生します。MTU には、MTU1、MTU2 に各 1 本、計 2 本のアンダフロー割り込みがあります。

20.4.2 DTC の起動

各チャネルの TGR レジスタのインプットキャプチャ / コンペアマッチ割り込み、MTU4 のオーバフロー割り込みによって、DTC を起動することができます。詳細は「16. データトランスマコントローラ (DTCa)」を参照してください。

MTU では、MTU0、MTU3 が各 4 本、MTU1、MTU2 が各 2 本、MTU4 が 5 本、MTU5 が 3 本、計 20 本のインプットキャプチャ / コンペアマッチ割り込み、オーバフロー割り込みを DTC の起動要因とすることができます。

20.4.3 A/D コンバータの起動

MTU では、次の 5 種類の方法で A/D コンバータを起動できます。

各割り込み要因と A/D 変換開始要求の対応を、表 20.58 に示します。

(1) TGRA レジスタのインプットキャプチャ / コンペアマッチと、相補 PWM モード時の MTU4.TCNT カウンタの谷での A/D コンバータの起動

各チャネルの TGRA レジスタのインプットキャプチャ / コンペアマッチによって、A/D コンバータを起動できます。また、MTU4.TIER.TTGE2 ビットを “I” にした状態で、相補 PWM モード動作をさせた場合は MTU4.TCNT カウンタが谷 (MTU4.TCNT = 0000h) になったときも A/D コンバータを起動できます。

次に示す条件で、A/D コンバータに対して A/D 変換開始要求 TRGAN を発生します。

- 各チャネルの TGRA レジスタのインプットキャプチャ / コンペアマッチが発生したとき、TIER.TTGE ビットが “1” にされていた場合
- MTU4.TIER.TTGE2 ビットを “1” にした状態で、相補 PWM モード動作をさせ、MTU4.TCNT カウンタが谷 (MTU4.TCNT = 0000h) になった場合

これらのとき A/D コンバータ側で MTU の変換開始トリガ TRGAN が選択されていれば、A/D 変換が開始されます。

(2) MTU0.TCNT カウンタと MTU0.TGRE レジスタのコンペアマッチによる A/D コンバータの起動

MTU0.TCNT カウンタと MTU0.TGRE のコンペアマッチによって、A/D コンバータを起動できます。

MTU0.TCNT カウンタと MTU0.TGRE のコンペアマッチの発生により、A/D 変換開始要求 TRG0EN を発生します。このとき、A/D コンバータ側で MTU の変換開始トリガ TRG0EN が選択されていれば、A/D 変換が開始されます。

(3) MTU0.TCNT カウンタと MTU0.TGRF レジスタのコンペアマッチによる A/D コンバータの起動

MTU0.TCNT カウンタと MTU0.TGRF レジスタのコンペアマッチによって、A/D コンバータを起動できます。

MTU0.TCNT カウンタと MTU0.TGRF レジスタのコンペアマッチの発生により、A/D 変換開始要求 TRG0FN を発生します。このとき、A/D コンバータ側で MTU の変換開始トリガ TRG0FN が選択されていれば、A/D 変換が開始されます。

(4) MTU0.TGRA レジスタと MTU0.TGRB レジスタのインプットキャプチャ / コンペアマッチによる A/D コンバータの起動

MTU0.TCNT カウンタと MTU0.TGRA, MTU0.TGRB レジスタのインプットキャプチャ / コンペアマッチによって、A/D コンバータを起動できます。

MTU0.TCNT カウンタと MTU0.TGRA, MTU0.TGRB レジスタのインプットキャプチャ / コンペアマッチの

発生により、A/D 変換開始要求 TRG0AN, TRG0BN を発生します。このとき、A/D コンバータ側で MTU の変換開始トリガ TRG0AN, TRG0BN が選択されていれば、A/D 変換が開始されます。

(5) A/D 変換開始要求ディレイド機能による A/D コンバータの起動

TADCR.UT4AE, DT4AE, UT4BE, DT4BE ビットを“1”にした場合、TADCORA, TADCORB レジスタと MTU4.TCNT カウンタの一一致によって、TRG4AN, TRG4BN を発生し、A/D コンバータを起動できます。詳細は「20.3.9 A/D 変換開始要求ディレイド機能」を参照してください。

TRG4AN または TRG4BN が発生したとき、TRG4ABN が発生します。A/D コンバータ側で MTU の変換開始トリガ TRG4ABN が選択されていれば、A/D 変換が開始されます。

表 20.58 各割り込み要因と A/D 変換開始要求の対応

対象	A/D コンバータ起動要因	A/D 変換開始要求
MTU0.TGRA と MTU0.TCNT	インプットキャプチャ / コンペアマッチ	TRGAN
MTU1.TGRA と MTU1.TCNT		
MTU2.TGRA と MTU2.TCNT		
MTU3.TGRA と MTU3.TCNT		
MTU4.TGRA と MTU4.TCNT		
MTU4.TCNT	相補 PWM モード時の MTU4.TCNT の谷	
MTU0.TGRA と MTU0.TCNT	インプットキャプチャ / コンペアマッチ	TRG0AN
MTU0.TGRB と MTU0.TCNT		TRG0BN
MTU0.TGRE と MTU0.TCNT	コンペアマッチ	TRG0EN
MTU0.TGRF と MTU0.TCNT		TRG0FN
TADCORA と MTU4.TCNT		TRG4AN
TADCORB と MTU4.TCNT		TRG4BN
TADCORA と MTU4.TCNT または TADCORB と MTU4.TCNT		TRG4ABN

20.5 動作タイミング

20.5.1 入出力タイミング

(1) TCNT カウンタのカウントタイミング

内部クロック動作の場合の TGI 割り込みのカウントタイミングを図 20.84、図 20.85 に示します。また、外部クロック動作（ノーマルモード）の場合の TCNT カウンタのカウントタイミングを図 20.86 に、外部クロック動作（位相計数モード）の場合の TCNT カウンタのカウントタイミングを図 20.87 に示します。




図 20.84 内部クロック動作時のカウントタイミング (MTU0 ~ MTU4)




図 20.85 内部クロック動作時のカウントタイミング (MTU5)




図 20.86 外部クロック動作時のカウントタイミング (MTU0 ~ MTU4)




図 20.87 外部クロック動作時のカウントタイミング (位相計数モード)

(2) アウトプットコンペア出力タイミング

コンペアマッチ信号は、TCNT カウンタと TGR レジスタが一致した最後のステート（TCNT カウンタが一致したカウント値を更新するタイミング）で発生します。コンペアマッチ信号が発生したとき、TIOR レジスタで設定した出力値がアウトプットコンペア出力端子（MTIOC 端子）に出力されます。TCNT カウンタと TGR レジスタが一致した後、TCNT カウントクロックが発生するまで、コンペアマッチ信号は発生しません。

アウトプットコンペア出力タイミング（ノーマルモード、PWM モード）を図 20.88 に、アウトプットコンペア出力タイミング（相補 PWM モード、リセット同期 PWM モード）を図 20.89 に示します。




図 20.88 アウトプットコンペア出力タイミング（ノーマルモード、PWM モード）




図 20.89 アウトプットコンペア出力タイミング（相補 PWM モード、リセット同期 PWM モード）

(3) インプットキャプチャ信号タイミング

インプットキャプチャのタイミングを図 20.90 に示します。




図 20.90 インプットキャプチャ入力信号タイミング

(4) コンペアマッチ / インプットキャプチャによるカウンタクリアタイミング

コンペアマッチの発生によるカウンタクリアを指定した場合のタイミングを図 20.91、図 20.92 に示します。

インプットキャプチャの発生によるカウンタクリアを指定した場合のタイミングを図 20.93 に示します。




図 20.91 カウンタクリアタイミング（コンペアマッチ）(MTU0 ~ MTU4)




図 20.92 カウンタクリアタイミング（コンペアマッチ）(MTU5)




図 20.93 カウンタクリアタイミング（インプットキャプチャ）(MTU0 ~ MTU5)

(5) バッファ動作タイミング

バッファ動作の場合のタイミングを図 20.94～図 20.96 に示します。




図 20.94 バッファ動作タイミング (コンペアマッチ)




図 20.95 バッファ動作タイミング (インプットキャプチャ)




図 20.96 バッファ動作タイミング (TCNT カウンタクリア時)

(6) バッファ転送タイミング (相補 PWM モード時)

相補 PWM モード時のバッファ転送のタイミングを図 20.97～図 20.99 に示します。




図 20.97 バッファレジスタからテンポラリレジスタへの転送タイミング (TCNTS カウンタ停止中)




図 20.98 バッファレジスタからテンポラリレジスタへの転送タイミング (TCNTS カウンタ動作中)




図 20.99 テンポラリレジスタからコンペアレジスタへの転送タイミング

20.5.2 割り込み信号タイミング

(1) コンペアマッチ時の TGI 割り込みタイミング

コンペアマッチの発生による TGI 割り込み要求信号のタイミングを図 20.100、図 20.101 に示します。




図 20.100 TGI 割り込みタイミング（コンペアマッチ）（MTU0 ~ MTU4）




図 20.101 TGI 割り込みタイミング（コンペアマッチ）（MTU5）

(2) インプットキャプチャ時の TGI 割り込みタイミング

インプットキャプチャの発生による TGI 割り込み要求信号のタイミングを図 20.102、図 20.103 に示します。




図 20.102 TGI 割り込みタイミング（インプットキャプチャ）（MTU0 ~ MTU4）




図 20.103 TGI 割り込みタイミング（インプットキャプチャ）（MTU5）

(3) TCIV/TCIU 割り込みタイミング

オーバフローの発生による TCIV 割り込み要求信号のタイミングを図 20.104 に示します。
アンダフローの発生による TCIU 割り込み要求信号のタイミングを図 20.105 に示します。




図 20.104 TCIV 割り込みタイミング




図 20.105 TCIU 割り込みタイミング

20.6 使用上の注意事項

20.6.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタにより、MTU の動作禁止 / 許可を設定することができます。初期値では、MTU の動作は停止します。モジュールクロックストップモードを解除することにより、レジスタのアクセスが可能になります。詳細は、「11. 消費電力低減機能」を参照してください。

20.6.2 カウントクロックの制限事項

カウントクロックソースのパルス幅は、単エッジの場合は 1.5PCLK クロック以上、両エッジの場合は 2.5PCLK クロック以上が必要です。これ以下のパルス幅では正しく動作しませんのでご注意ください。

位相計数モードの場合は、2 本の入力クロックの位相差およびオーバラップはそれぞれ 1.5PCLK クロック以上、パルス幅は 2.5PCLK クロック以上必要です。位相計数モードの入力クロックの条件を図 20.106 に示します。




図 20.106 位相計数モード時の位相差、オーバラップ、およびパルス幅

20.6.3 周期設定上の注意事項

コンペアマッチによるカウンタクリアを設定した場合、TCNT カウンタは TGR レジスタの値と一致した最後のステート (TCNT カウンタが一致したカウント値を更新するタイミング) でクリアされます。このため、実際のカウンタの周波数は次の式のようになります。

- MTU0 ~ MTU4 の場合

$$f = \frac{CNTCLK}{N + 1}$$

- MTU5 の場合

$$f = \frac{CNTCLK}{N}$$

f : カウンタ周波数

CNTCLK : TCR.TPSC[2:0] ビットで設定したカウントクロックの周波数

N : TGR レジスタの設定値

20.6.4 TCNT カウンタの書き込みとクリアの競合

TCNT カウンタの書き込みサイクル中で、カウンタクリア信号が発生すると、TCNT カウンタへの書き込みは行われずに、TCNT カウンタのクリアが優先されます。

このタイミングを図 20.107 に示します。




図 20.107 TCNT カウンタの書き込みとカウンタクリアの競合

20.6.5 TCNT カウンタの書き込みとカウントアップの競合

TCNT カウンタの書き込みサイクル中にカウントアップが発生しても、カウントアップされず、TCNT カウンタへの書き込みが優先されます。

このタイミングを図 20.108 に示します。




図 20.108 TCNT カウンタの書き込みとカウントアップの競合

20.6.6 TGR レジスタの書き込みとコンペアマッチの競合

TGR レジスタの書き込みサイクル中にコンペアマッチが発生した場合、TGR レジスタの書き込みが実行され、コンペアマッチ信号も発生します。

このタイミングを図 20.109 に示します。




図 20.109 TGR レジスタの書き込みとコンペアマッチの競合

20.6.7 バッファレジスタの書き込みとコンペアマッチの競合

TGR レジスタの書き込みサイクル中にコンペアマッチが発生すると、バッファ動作によって TGR レジスタに転送されるデータは書き込み前のデータです。

このタイミングを図 20.110 に示します。




図 20.110 バッファレジスタの書き込みとコンペアマッチの競合

20.6.8 バッファレジスタの書き込みと TCNT カウンタクリアの競合

TBTM レジスタでバッファ転送タイミングを TCNT カウンタクリア時に設定した場合、TGR レジスタの書き込みサイクル中に TCNT カウンタクリアが発生すると、バッファ動作によって TGR レジスタに転送されるデータは書き込み前のデータです。

このタイミングを図 20.111 に示します。




図 20.111 バッファレジスタの書き込みと TCNT カウンタクリアの競合

20.6.9 TGR レジスタの読み出しとインプットキャプチャの競合

TGR レジスタの読み出しサイクル中にインプットキャプチャ信号が発生すると、読み出しされるデータは、インプットキャプチャ転送前のデータとなります。

このタイミングを図 20.112 に示します。




図 20.112 TGR レジスタの読み出しとインプットキャプチャの競合 (MTU0 ~ MTU5)

20.6.10 TGR レジスタの書き込みとインプットキャプチャの競合

TGR レジスタの書き込みサイクル中にインプットキャプチャ信号が発生すると、MTU0 ~ MTU4 では TGR レジスタへの書き込みは行われず、インプットキャプチャが優先され、MTU5 では TGR レジスタへの書き込みが実行され、インプットキャプチャ信号も発生します。

このタイミングを図 20.113、図 20.114 に示します。




図 20.113 TGR レジスタの書き込みとインプットキャプチャの競合 (MTU0 ~ MTU4)




図 20.114 TGR レジスタの書き込みとインプットキャプチャの競合 (MTU5)

20.6.11 バッファレジスタの書き込みとインプットキャプチャの競合

バッファの書き込みサイクル中にインプットキャプチャ信号が発生すると、バッファレジスタへの書き込みは行われず、バッファ動作が優先されます。

このタイミングを図 20.115 に示します。




図 20.115 バッファレジスタの書き込みとインプットキャプチャの競合

20.6.12 カスケード接続における MTU2.TCNT カウンタの書き込みとオーバフロー / アンダフローの競合

MTU1.TCNT, MTU2.TCNT カウンタをカスケード接続し、MTU1.TCNT カウンタがカウントする瞬間（MTU2.TCNT カウンタがオーバフロー / アンダフローする瞬間）と MTU2.TCNT カウンタの書き込みが競合すると、MTU2.TCNT カウンタへの書き込みが行われ、MTU1.TCNT カウンタのカウント信号が禁止されます。このとき、MTU1.TGRA レジスタがコンペアマッチレジスタとして動作し MTU1.TCNT カウンタの値と一致していた場合、コンペアマッチ信号が発生します。

また、MTU0 のインプットキャプチャ要因に MTU1.TCNT カウントクロックを選択した場合には、MTU0.TGRA ~ TGRD レジスタはインプットキャプチャ動作します。さらに MTU1.TGRB レジスタのインプットキャプチャ要因に MTU0.TGRC レジスタのコンペアマッチ / インプットキャプチャを選択した場合には、MTU1.TGRB レジスタはインプットキャプチャ動作します。

このタイミングを図 20.116 に示します。

また、カスケード接続動作で TCNT カウンタのクリア設定を行う場合には、MTU1 と MTU2 の同期設定を行ってください。




図 20.116 カスケード接続における MTU2.TCNT カウンタの書き込みとオーバフロー / アンダフローの競合

20.6.13 相補 PWM モードでのカウント動作停止時のカウンタ値

MTU3.TCNT, MTU4.TCNT カウンタが相補 PWM モードで動作している時にカウント動作を停止すると、MTU3.TCNT カウンタは TDDR レジスタの値、MTU4.TCNT カウンタは “0000h” になります。

相補 PWM を再スタートすると自動的に初期状態からカウントを開始します。

この説明図を図 20.117 に示します。

また、他の動作モードでカウントを開始する場合は MTU3.TCNT, MTU4.TCNT カウンタにカウント初期値の設定を行ってください。




図 20.117 相補 PWM モード停止時のカウンタ値 (MTU3、MTU4 動作)

20.6.14 相補 PWM モードでのバッファ動作の設定

相補 PWM モードでは、PWM 周期設定レジスタ (MTU3.TGRA)、タイマ周期データレジスタ (TCDR)、コンペアレジスタ (MTU3.TGRB, MTU4.TGRA, MTU4.TGRB) の書き替えは、バッファ動作で行ってください。また、MTU4.TMDR.BFA ビット、MTU4.TMDR.BFB ビットは “0” にしてください。MTU4.TMDR.BFA ビットを “1” に設定すると MTIOC4C 端子の波形出力ができなくなります。同様に MTU4.TMDR.BFB ビットを “1” に設定すると MTIOC4D 端子の波形出力ができなくなります。

相補 PWM モード時の MTU3 および MTU4 のバッファ動作は、MTU3.TMDR.BFA ビット、MTU3.TMDR.BFB ビットの設定に従い動作します。MTU3.TMDR.BFA ビットを “1” にした場合、MTU3.TGRC レジスタは MTU3.TGRA レジスタのバッファレジスタとして機能します。同時に MTU4.TGRC レジスタは MTU4.TGRA レジスタのバッファレジスタとして機能し、さらに TCBR レジスタは TCDR レジスタのバッファレジスタとして機能します。

20.6.15 リセット同期 PWM モードのバッファ動作とコンペアマッチフラグ

リセット同期 PWM モードでバッファ動作を設定する場合には、MTU4.TMDR.BFA ビット、MTU4.TMDR.BFB ビットを“0”に設定してください。MTU4.TMDR.BFA ビットを“1”に設定すると、MTIOC4C 端子の波形出力ができなくなります。同様に MTU4.TMDR.BFB ビットを“1”に設定すると MTIOC4D 端子の波形出力ができなくなります。

リセット同期 PWM モード時の MTU3 および MTU4 のバッファ動作は MTU3.TMDR.BFA ビット、MTU3.TMDR.BFB ビットの設定に従い動作します。たとえば、MTU3.TMDR.BFA ビットを“1”にした場合、MTU3.TGRC レジスタは MTU3.TGRA レジスタのバッファレジスタとして機能します。同時に MTU4.TGRC レジスタは MTU4.TGRA レジスタのバッファレジスタとして機能します。

MTU3.TGRC、MTU3.TGRD レジスタがバッファレジスタとして動作している場合、対応する TGIC、TGID 割り込み要求は発生しません。

MTU3.TMDR.BFA ビット、MTU3.TMDR.BFB ビットを“1”にし、MTU3.TMDR.BFA ビット、MTU3.TMDR.BFB ビットを“0”にした場合の MTU3.TGR、MTU4.TGR レジスタ、MTIOC3m、MTIOC4m の動作例を図 20.118 に示します。(m = A ~ D)




図 20.118 リセット同期 PWM モードのバッファ動作とコンペアマッチフラグ

20.6.16 リセット同期 PWM モードのオーバフローフラグ

リセット同期 PWM モードを設定し、TSTR.CST3 ビットを“1”に設定すると、MTU3.TCNT カウンタと MTU4.TCNT カウンタのカウント動作が開始します。このとき、MTU4.TCNT カウンタのカウントクロックソースとカウントエッジは MTU3.TCR レジスタの設定に従います。

リセット同期 PWM モードで周期レジスタ MTU3.TGRA レジスタの設定値を“FFFFh”とし、カウンタクリア要因に MTU3.TGRA レジスタのコンペアマッチを指定した場合、MTU3.TCNT、MTU4.TCNT カウンタがアップカウントし“FFFFh”になると、MTU3.TGRA レジスタとのコンペアマッチが発生し、MTU3.TCNT、MTU4.TCNT カウンタともにカウントクリアされます。このとき、対応する TCIV 割り込み要求は発生しません。

リセット同期 PWM モードで周期レジスタ MTU3.TGRA レジスタの設定値を“FFFFh”とし、カウンタクリア要因に MTU3.TGRA レジスタのコンペアマッチを指定した場合の動作例を図 20.119 に示します。




図 20.119 リセット同期 PWM モードのオーバフローフラグ

20.6.17 オーバフロー / アンダフローとカウンタクリアの競合

オーバフロー / アンダフローとカウンタクリアが同時に発生すると、TCNT カウンタのクリアが優先され、対応する TCIV 割り込みは発生しません。オーバフローとインプットキャプチャによるカウンタクリアが同時に発生すると、インプットキャプチャ割り込み信号が出力され、オーバフロー割り込み信号は出力されません。

TGR レジスタのコンペアマッチをクリア要因とし、TGR レジスタに “FFFFh” を設定した場合の動作タイミングを図 20.120 に示します。




図 20.120 オーバフローとカウンタクリアの競合

20.6.18 TCNT カウンタの書き込みとオーバフロー / アンダフローの競合

TCNT カウンタの書き込みサイクルで、アップカウント / ダウンカウントが発生し、オーバフロー / アンダフローが発生しても、TCNT カウンタへの書き込みが優先されます。対応する割り込みは発生しません。

TCNT カウンタの書き込みとオーバフロー競合時の動作タイミングを図 20.121 に示します。




図 20.121 TCNT カウンタの書き込みとオーバフローの競合

20.6.19 ノーマルモードまたは PWM モード 1 からリセット同期 PWM モードへ遷移する場合の注意事項

MTU3、MTU4 のノーマルモードまたは PWM モード 1 からリセット同期 PWM モードへ遷移する場合、出力端子 (MTIOC3B, MTIOC3D, MTIOC4A, MTIOC4C, MTIOC4B, MTIOC4D) を High の状態にしたままカウンタを止め、リセット同期 PWM モードに遷移して動作させると、端子の初期出力が正しく出力されませんのでご注意ください。

ノーマルモードからリセット同期 PWM モードに遷移する場合には、MTU3.TIORH, MTU3.TIORL, MTU4.TIORH, MTU4.TIORL レジスタに 11h を書いて出力端子を Low に初期化した後、レジスタの初期値 “00h” を設定してからモード遷移を行ってください。

PWM モード 1 からリセット同期 PWM モードに遷移する場合には、いったんノーマルモードに遷移してから出力端子を Low へ初期化した後、レジスタの初期値 “00h” を設定してからリセット同期 PWM モードに遷移してください。

20.6.20 相補 PWM モード、リセット同期 PWM モードの出力レベル

MTU3、MTU4 が相補 PWM モードまたはリセット同期 PWM モードの場合、PWM 波形の出力レベルは TOCR1.OLSP, OLSN ビットで設定します。相補 PWM モードまたはリセット同期 PWM モードの場合、TIOR レジスタは “00h” にしてください。相補 PWM モードで TDER.TDER ビットを “0” (デッドタイムを生成しない) に設定した場合の逆相の出力レベルは、TOCR1.OLSN ビットの設定によらず、TOCR1.OLSP ビットの設定による正相出力の反転レベルとなります。

20.6.21 モジュールストップ状態時の割り込み

割り込みが要求された状態でモジュールストップ状態になると、CPU の割り込み要因、または DTC の起動要因のクリアができません。

事前に割り込みを無効にするなどしてからモジュールストップ状態に設定してください。

20.6.22 カスケード接続における MTU1.TCNT、MTU2.TCNT カウンタ同時インプットキャプチャ

MTU1.TCNT, MTU2.TCNT カウンタをカスケード接続して、32 ビットカウンタとして動作させている場合、MTIOC1A と MTIOC2A または MTIOC1B と MTIOC2B に同時にインプットキャプチャ入力を行っても、MTU1.TCNT、MTU2.TCNT カウンタに入力される外部からのインプットキャプチャ信号を、内部クロックに同期させて内部に取り込む際に、MTIOC1A、MTIOC2A、または MTIOC1B と MTIOC2B の取り込みタイミングにずれが生じ、カスケードカウンタ値を正常にキャプチャできない可能性があります。

例として、MTU1.TCNT カウンタ（上位 16 ビットのカウンタ）が MTU2.TCNT カウンタ（下位 16 ビットのカウンタ）のオーバフローによるカウントアップ値をキャプチャすべきところを、カウントアップ前のカウント値をキャプチャします。その場合、正しくは MTU1.TCNT = FFF1h、MTU2.TCNT = 0000h の値を MTU1.TGRA レジスタと MTU2.TGRA レジスタ、もしくは MTU1.TGRB レジスタと MTU2.TGRB レジスタに転送すべきところを誤って MTU1.TCNT = FFF0h、MTU2.TCNT = 0000h の値を転送します。

1 本のインプットキャプチャ入力で MTU1.TCNT カウンタと MTU2.TCNT カウンタを同時にキャプチャできる機能を使用すれば、MTU1.TCNT カウンタと MTU2.TCNT カウンタのキャプチャタイミングのずれなく、32 ビットカウンタの取り込みを行うことができます。詳細は、「20.2.8 タイマインプットキャプチャ」

「コントロールレジスタ (TICCR)」を参照してください。

20.6.23 相補 PWM モードの出力保護機能未使用時の注意事項

相補 PWM モードの出力保護機能は、初期状態では有効となっています。詳細は、「21. ポートアウト プットイネーブル2 (POE2a)」を参照してください。

20.6.24 MTU5.TCNT カウンタと MTU5.TGR レジスタの注意事項

MTU5.TCNTm カウンタ ($m = U, V, W$) のカウント動作を停止した状態で、MTU5.TGRm レジスタに「MTU5.TCNTm カウンタ値 + 1」の値を設定しないでください。MTU5.TCNTm カウンタのカウント動作を停止した状態で、MTU5.TGRm レジスタに「MTU5.TCNTm カウンタ値 + 1」の値を設定した場合、カウンタ停止状態にもかかわらずコンペアマッチが発生します。

このとき、コンペアマッチ割り込み許可ビット (MTU5.TIER.TGIE5m ビットが “1” (許可) になっていると、コンペアマッチ割り込みが発生します。なお、タイマコンペアマッチクリアレジスタが “1” (許可) になっていると、MTU5.TCNTm カウンタは、コンペアマッチ割り込みの禁止 / 許可にかかわらず、コンペアマッチが発生すると “0000h” に自動クリアされます。

20.6.25 相補 PWM モード同期クリアするときの異常動作防止について

相補 PWM モードで、同期カウンタクリア時出力波形制御が有効 (TWCR.WRE ビット = 1) である状態で、条件 1、条件 2 のいずれかを満たすと、以下の現象が発生します。

- PWM 出力端子のデッドタイムが短くなる（もしくは消失する）
- PWM 逆相出力端子から、アクティブルーレベル出力期間以外でアクティブルーレベルが出力される

条件 1：初期出力の抑止期間⑩にて、PWM 出力がデッドタイム期間中に同期クリアした場合
(図 20.122 参照)。

条件 2：初期出力の抑止期間⑩、⑪にて、MTU3.TGRB \leq TDDR、MTU4.TGRA \leq TDDR、
MTU4.TGRB \leq TDDR のいずれかが成立する状態で、同期クリアした場合 (図 20.123 参照)。

本現象は以下の方法により、回避することができます。

- コンペアレジスタ MTU3.TGRB, MTU4.TGRA, MTU4.TGRB レジスタのすべてが、デッドタイムデータレジスタ (TDDR) の 2 倍以上になるように設定した状態で、同期クリアする




図 20.122 同期クリア例 (条件 1 の場合)




図 20.123 同期クリア例（条件 2 の場合）

20.6.26 コンペアマッチによる割り込み信号の連続出力

TGR レジスタに “0000h”、カウントクロックを PCLK/1、コンペアマッチでカウンタクリアに設定した場合、TCNT カウンタは “0000h” のままとなり、割り込み信号は 1 サイクルの信号ではなく、レベル状の連続出力信号となります。これにより、2 回目以降のコンペアマッチによる割り込み信号を認識できなくなります。

図 20.124 にコンペアマッチによる割り込み信号の連続出力タイミングを示します。




図 20.124 コンペアマッチによる割り込み信号の連続出力

20.6.27 相補 PWM モードにおける A/D 変換ディレイド機能の注意事項

- MTU4.TADCOBRA, MTU4.TADCORB レジスタに “0”、かつ、MTU4.TADCR レジスタの UT4AE, UT4BE ビットに “1” を設定して、MTU4.TCNT カウンタの谷でバッファ転送したとき、転送直後のアップカウント期間については A/D 変換の開始要求を行いません（図 20.125）。
- MTU4.TADCOBRA, MTU4.TADCORB レジスタに TCDR レジスタと同じ値、かつ、MTU4.TADCR レジスタの DT4AE, DT4BE ビットに “1” を設定して、MTU4.TCNT カウンタの山でバッファ転送したとき、転送直後のダウンカウント期間については A/D 変換の開始要求を行いません（図 20.126）。
- 割り込み間引き機能と運動して A/D 変換の開始要求を行う場合、 $2 \leq \text{MTU4.TADCORA/TADCORB} \leq \text{TCDR} - 2$ を満たすように MTU4.TADCORA, MTU4.TADCORB レジスタを設定してください。




図 20.125 MTU4.TADCOBRA に “0” を書き込んだときの A/D 変換の開始要求




図 20.126 MTU4.TADCOBRA に TCDR と同じ値を書き込んだときの A/D 変換の開始要求

20.7 MTU 出力端子の初期化方法

20.7.1 動作モード

MTU には以下の 6 つの動作モードがあり、いずれのモードでも波形出力することができます。

- ノーマルモード (MTU0 ~ MTU4)
- PWM モード 1 (MTU0 ~ MTU4)
- PWM モード 2 (MTU0 ~ MTU2)
- 位相計数モード 1 ~ 4 (MTU1, MTU2)
- 相補 PWM モード (MTU3, MTU4)
- リセット同期 PWM モード (MTU3, MTU4)

ここでは、各モードでの MTU 出力端子の初期化方法について示します。

20.7.2 動作中の異常などによる再設定時の動作

MTU の動作中に異常が発生した場合、システムで MTU の出力を遮断してください。遮断は I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR)、ポートモードレジスタ (PMR) で端子を汎用出力ポートに切り替え、非アクティブレベルを出力することにより行ってください。MTU 端子を出力禁止とするには TIOR レジスタで設定してください。相補 PWM 出力端子 (MTIOC3B, MTIOC3D, MTIOC4A, MTIOC4B, MTIOC4C, MTIOC4D) は、TOER レジスタで設定してください。また、PWM 出力端子に関してはポートアウトプットイネーブル 2 (POE) を使用し、ハード的に出力を遮断することも可能です。以下、動作中の異常などによる再設定時の端子の初期化手順と、再設定後別の動作モードで再スタートする場合の手順について示します。

MTU には前述のように 6 つの動作モードがあります。モード遷移の組み合わせは 36 通りとなりますがチャネルとモードの組み合わせ上存在しない遷移が存在します。この一覧表を表 20.59 に示します。

ただし、下記の表記を使用します。

Normal : ノーマルモード PWM1 : PWM モード 1 PWM2 : PWM モード 2

PCM : 位相計数モード 1 ~ 4 CPWM : 相補 PWM モード RPWM : リセット同期 PWM モード

表 20.59 モード遷移の組み合わせ

	Normal	PWM1	PWM2	PCM	CPWM	RPWM
Normal	(1)	(2)	(3)	(4)	(5)	(6)
PWM1	(7)	(8)	(9)	(10)	(11)	(12)
PWM2	(13)	(14)	(15)	(16)	none	none
PCM	(17)	(18)	(19)	(20)	none	none
CPWM	(21)	(22)	none	none	(23), (24)	(25)
RPWM	(26)	(27)	none	none	(28)	(29)

20.7.3 動作中の異常などによる端子の初期化手順、モード遷移の概要

- TIOR レジスタの設定で端子の出力レベルを選択するモード (Normal, PWM1, PWM2, PCM) に移行する場合は TIOR レジスタの設定により端子を初期化してください。
- PWM モード 1 では MTIOCnB/MTIOCnD ($n = 3, 4$) 端子に波形が出力されません。端子の機能を MTIOCnB/MTIOCnD に設定している場合、当該端子はハイインピーダンス状態になります。出力すべきレベルがある場合は、当該端子を汎用出力ポートに設定してください。
- PWM モード 2 では周期レジスタの端子に波形が出力されません。端子の機能を MTIOCnm 端子 ($n = 0 \sim 2, m = A \sim D$) に設定している場合、当該端子はハイインピーダンス状態になります。出力すべきレベルがある場合は、当該端子を汎用出力ポートに設定してください。
- ノーマルモードまたは PWM モード 2 では TGRC、TGRD レジスタがバッファレジスタとして動作している場合、対応する MTIOCnC/MTIOCnD 端子 ($n = 0, 3, 4$) に波形が出力されません。端子の機能を MTIOCnC/MTIOCnD 端子に設定している場合、当該端子はハイインピーダンス状態になります。出力すべきレベルがある場合は、当該端子を汎用出力ポートに設定してください。
- PWM モード 1 では TGRC、TGRD レジスタのいずれか一方がバッファレジスタとして動作している場合、対応する MTIOCnC/MTIOCnD 端子 ($n = 0, 3, 4$) に波形が出力されません。端子の機能を MTIOCnC/MTIOCnD 端子に設定している場合、当該端子はハイインピーダンス状態になります。出力すべきレベルがある場合は、当該端子を汎用出力ポートに設定してください。
- タイマアウトプットコントロールレジスタ (TOCR) の設定で端子の出力レベルを選択するモード (CPWM, RPWM) に移行する場合は、TOER レジスタで MTU3、MTU4 を 1 度出力禁止してください。このとき、端子の機能を MTIOCnm 端子 ($n = 3, 4, m = A \sim D$) に設定している場合、当該端子はハイインピーダンス状態になります。出力すべきレベルがある場合は、当該端子を汎用出力ポートに設定してください。ノーマルモードに移行し TIOR レジスタで初期化、TIOR レジスタを初期値に戻した後、モード設定手順 (TOCR 設定、TMDR 設定、TOER 設定) に従い動作させてください。

注 . 特に断りがない場合、本項記述中の n にはチャネル番号が入ります。

以下、表 20.59 の組み合わせ No. に従い端子の初期化手順を示します。なお、アクティブルーベルは Low とします。

(1) ノーマルモードで動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

ノーマルモードで異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を図 20.127 に示します。




図 20.127 ノーマルモードで異常が発生し、ノーマルモードで復帰する場合

- [1] リセットにより MTU 出力は Low、ポートはハイインピーダンスになります。
- [2] リセットにより TMDR レジスタはノーマルモード設定になります。
- [3] MTU3、MTU4 では TIOR レジスタで端子を初期化する前に TOER レジスタで出力を許可してください。
- [4] TIOR レジスタで端子を初期化してください（例は初期出力が High、コンペアマッチで Low 出力です）。
- [5] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [6] TSTR レジスタでカウント動作を開始します。
- [7] コンペアマッチの発生により Low を出力します。
- [8] 異常が発生しました。
- [9] I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR)、ポートモードレジスタ (PMR) で端子を汎用出力ポートに切り替え、非アクティブレベルを出力してください。
- [10] TSTR レジスタでカウント動作を停止します。
- [11] ノーマルモードで再スタートする場合は必要ありません。
- [12] TIOR レジスタで端子を初期化してください。
- [13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [14] TSTR レジスタで再スタートします。

(2) ノーマルモードで動作中に異常が発生し、PWM モード 1 で再スタートする場合の動作

ノーマルモードで異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を図 20.128 に示します。




図 20.128 ノーマルモードで異常が発生し、PWM モード 1 で復帰する場合

[1] ~ [10] は図 20.127 と共通です。

[11] PWM モード 1 を設定します。

[12] TIOR レジスタで端子を初期化してください。なお、PWM モード 1 では MTIOCnB (MTIOCnD) 端子に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください。

[13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。

[14] TSTR レジスタで再スタートします。

(3) ノーマルモードで動作中に異常が発生し、PWM モード 2 で再スタートする場合の動作

ノーマルモードで異常が発生し、再設定後 PWM モード 2 で再スタートする場合の説明図を図 20.129 に示します。




図 20.129 ノーマルモードで異常が発生し、PWM モード 2 で復帰する場合

[1] ~ [10] は図 20.127 と共通です。

[11] PWM モード 2 を設定します。

[12] TIOR レジスタで端子を初期化してください。なお、PWM モード 2 では周期レジスタの端子は初期化されません。初期化したい場合にはノーマルモードで初期化した後 PWM モード 2 に移行してください。

[13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。

[14] TSTR レジスタで再スタートします。

注 . PWM モード 2 は MTU0 ~ MTU2 でのみ設定可能です。したがって TOER レジスタの設定は不要です。

(4) ノーマルモードで動作中に異常が発生し、位相計数モードで再スタートする場合の動作

ノーマルモードで異常が発生し、再設定後位相計数モードで再スタートする場合の説明図を図 20.130 に示します。




図 20.130 ノーマルモードで異常が発生し、位相計数モードで復帰する場合

[1] ~ [10] は図 20.127 と共通です。

[11] 位相計数モードを設定します。

[12] TIOR レジスタで端子を初期化してください。

[13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。

[14] TSTR レジスタで再スタートします。

注 . 位相計数モードは MTU1、MTU2 でのみ設定可能です。したがって TOER レジスタの設定は不要です。

(5) ノーマルモードで動作中に異常が発生し、相補 PWM モードで再スタートする場合の動作

ノーマルモードで異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を図 20.131 に示します。




図 20.131 ノーマルモードで異常が発生し、相補 PWM モードで復帰する場合

- [1] ~ [10] は図 20.127 と共通です。
- [11] TIOR レジスタでノーマルモードの波形生成部を初期化してください。
- [12] TIOR レジスタでノーマルモードの波形生成部の動作を禁止してください。
- [13] TOER レジスタで MTU3、MTU4 の出力を禁止してください。
- [14] TOCR レジスタで相補 PWM モードの出力レベルと周期出力の許可 / 禁止を選択してください。
- [15] 相補 PWM モードを設定します。
- [16] TOER レジスタで MTU3、MTU4 の出力を許可してください。
- [17] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [18] TSTR レジスタで再スタートします。

(6) ノーマルモードで動作中に異常が発生し、リセット同期 PWM モードで再スタートする場合の動作

ノーマルモードで異常が発生し、再設定後リセット同期 PWM モードで再スタートする場合の説明図を図 20.132 に示します。




図 20.132 ノーマルモードで異常が発生し、リセット同期 PWM モードで復帰する場合

[1]～[13]は図 20.131 と共にです。

[14] TOCR レジスタでリセット同期 PWM モードの出力レベルと周期出力の許可 / 禁止を選択してください。

[15] リセット同期 PWM モードを設定します。

[16] TOER レジスタで MTU3、MTU4 の出力を許可してください。

[17] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。

[18] TSTR レジスタで再スタートします。

(7) PWM モード 1 で動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

PWM モード 1 で異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を図 20.133 に示します。




図 20.133 PWM モード 1 で異常が発生し、ノーマルモードで復帰する場合

- [1] リセットにより MTU 出力は Low、ポートはハイインピーダンスになります。
- [2] PWM モード 1 を設定してください。
- [3] MTU3、MTU4 では TIOR レジスタで端子を初期化する前に TOER レジスタで出力を許可してください。
- [4] TIOR レジスタで端子を初期化してください（例は初期出力が High、コンペアマッチで Low 出力です。 PWM モード 1 では MTIOCnB 側は初期化されません）。
- [5] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [6] TSTR レジスタでカウント動作を開始します。
- [7] コンペアマッチの発生により Low を出力します。
- [8] 異常が発生しました。
- [9] I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR)、ポートモードレジスタ (PMR) で端子を汎用出力ポートに切り替え、非アクティブレベルを出力してください。
- [10] TSTR レジスタでカウント動作を停止します。
- [11] ノーマルモードを設定してください。
- [12] TIOR レジスタで端子を初期化してください。
- [13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [14] TSTR レジスタで再スタートします。

(8) PWM モード 1 で動作中に異常が発生し、PWM モード 1 で再スタートする場合の動作

PWM モード 1 で異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を図 20.134 に示します。




図 20.134 PWM モード 1 で異常が発生し、PWM モード 1 で復帰する場合

- [1] ~ [10] は図 20.133 と共通です。
- [11] PWM モード 1 で再スタートする場合には必要ありません。
- [12] TIOR レジスタで端子を初期化してください。なお、PWM モード 1 では MTIOCnB (MTIOCnD) 端子に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください。
- [13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [14] TSTR レジスタで再スタートします。

(9) PWM モード 1 で動作中に異常が発生し、PWM モード 2 で再スタートする場合の動作

PWM モード 1 で異常が発生し、再設定後 PWM モード 2 で再スタートする場合の説明図を図 20.135 に示します。




図 20.135 PWM モード 1 で異常が発生し、PWM モード 2 で復帰する場合

[1] ~ [10] は図 20.133 と共通です。

[11] PWM モード 2 を設定します。

[12] TIOR レジスタで端子を初期化してください。なお、PWM モード 2 では周期レジスタの端子に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください。

[13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。

[14] TSTR レジスタで再スタートします。

注。 PWM モード 2 は MTU0 ~ MTU2 でのみ設定可能です。したがって TOER レジスタの設定は不要です。

(10) PWM モード 1 で動作中に異常が発生し、位相計数モードで再スタートする場合の動作

PWM モード 1 で異常が発生し、再設定後位相計数モードで再スタートする場合の説明図を図 20.136 に示します。




図 20.136 PWM モード 1 で異常が発生し、位相計数モードで復帰する場合

[1] ~ [10] は図 20.133 と共通です。

[11] 位相計数モードを設定します。

[12] TIOR レジスタで端子を初期化してください。

[13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。

[14] TSTR レジスタで再スタートします。

注。 位相計数モードは MTU1、MTU2 でのみ設定可能です。したがって TOER レジスタの設定は不要です。

(11) PWM モード 1 で動作中に異常が発生し、相補 PWM モードで再スタートする場合の動作

PWM モード 1 で異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を図 20.137 に示します。




図 20.137 PWM モード 1 で異常が発生し、相補 PWM モードで復帰する場合

[1] ~ [10] は図 20.133 と共に通です。

- [11] 波形生成部の初期化のためノーマルモードを設定してください。
- [12] TIOR レジスタで PWM モード 1 の波形生成部を初期化してください。
- [13] TIOR レジスタで PWM モード 1 の波形生成部の動作を禁止してください。
- [14] TOER レジスタで MTU3、MTU4 の出力を禁止してください。
- [15] TOCR レジスタで相補 PWM モードの出力レベルと周期出力の許可 / 禁止を選択してください。
- [16] 相補 PWM モードを設定します。
- [17] TOER レジスタで MTU3、MTU4 の出力を許可してください。
- [18] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [19] TSTR レジスタで再スタートします。

(12) PWM モード 1 で動作中に異常が発生し、リセット同期 PWM モードで再スタートする場合の動作

PWM モード 1 で異常が発生し、再設定後リセット同期 PWM モードで再スタートする場合の説明図を図 20.138 に示します。




図 20.138 PWM モード 1 で異常が発生し、リセット同期 PWM モードで復帰する場合

- [1] ~ [14] は図 20.137 と共通です。
- [15] TOCR レジスタでリセット同期 PWM モードの出力レベルと周期出力の許可 / 禁止を選択してください。
- [16] リセット同期 PWM モードを設定します。
- [17] TOER レジスタで MTU3、MTU4 の出力を許可してください。
- [18] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [19] TSTR レジスタで再スタートします。

(13) PWM モード 2 で動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

PWM モード 2 で異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を図 20.139 に示します。




図 20.139 PWM モード 2 で異常が発生し、ノーマルモードで復帰する場合

- [1] リセットにより MTU 出力は Low、ポートはハイインピーダンスになります。
- [2] PWM モード 2 を設定してください。
- [3] TIOR レジスタで端子を初期化してください（例は初期出力が High、コンペアマッチで Low 出力です。 PWM モード 2 では周期レジスタの端子は初期化されません。例は MTIOCnA が周期レジスタの場合です）。
- [4] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [5] TSTR レジスタでカウント動作を開始します。
- [6] コンペアマッチの発生により Low を出力します。
- [7] 異常が発生しました。
- [8] I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR)、ポートモードレジスタ (PMR) で端子を汎用出力ポートに切り替え、非アクティブレベルを出力してください。
- [9] TSTR レジスタでカウント動作を停止します。
- [10] ノーマルモードを設定してください。
- [11] TIOR レジスタで端子を初期化してください。
- [12] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [13] TSTR レジスタで再スタートします。

(14) PWM モード 2 で動作中に異常が発生し、PWM モード 1 で再スタートする場合の動作

PWM モード 2 で異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を図 20.140 に示します。




図 20.140 PWM モード 2 で異常が発生し、PWM モード 1 で復帰する場合

[1] ~ [9] は図 20.139 と共通です。

[10] PWM モード 1 を設定します。

[11] TIOR レジスタで端子を初期化してください。なお、PWM モード 1 では MTIOCnB (MTIOCnD) 端子に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください。

[12] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。

[13] TSTR レジスタで再スタートします。

(15) PWM モード 2 で動作中に異常が発生し、PWM モード 2 で再スタートする場合の動作

PWM モード 2 で異常が発生し、再設定後 PWM モード 2 で再スタートする場合の説明図を図 20.141 に示します。




図 20.141 PWM モード 2 で異常が発生し、PWM モード 2 で復帰する場合

[1]～[9]は図 20.139 と共通です。

[10] PWM モード 2 で再スタートする場合には必要ありません。

[11] TIOR レジスタで端子を初期化してください。なお、PWM モード 2 では周期レジスタの端子に波形が输出されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください。

[12] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。

[13] TSTR レジスタで再スタートします。

(16) PWM モード 2 で動作中に異常が発生し、位相計数モードで再スタートする場合の動作

PWM モード 2 で異常が発生し、再設定後位相計数モードで再スタートする場合の説明図を図 20.142 に示します。




図 20.142 PWM モード 2 で異常が発生し、位相計数モードで復帰する場合

[1]～[9]は図 20.139 と共通です。

[10] 位相計数モードを設定します。

[11] TIOR レジスタで端子を初期化してください。

[12] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。

[13] TSTR レジスタで再スタートします。

(17) 位相計数モードで動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

位相計数モードで異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を図 20.143 に示します。




図 20.143 位相計数モードで異常が発生し、ノーマルモードで復帰する場合

- [1] リセットにより MTU 出力は Low、ポートはハイインピーダンスになります。
- [2] 位相計数モードを設定してください。
- [3] TIOR レジスタで端子を初期化してください（例は初期出力が High、コンペアマッチで Low 出力です）。
- [4] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [5] TSTR レジスタでカウント動作を開始します。
- [6] コンペアマッチの発生により Low を出力します。
- [7] 異常が発生しました。
- [8] I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR)、ポートモードレジスタ (PMR) で端子を汎用出力ポートに切り替え、非アクティブレベルを出力してください。
- [9] TSTR レジスタでカウント動作を停止します。
- [10] ノーマルモードで設定してください。
- [11] TIOR レジスタで端子を初期化してください。
- [12] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [13] TSTR レジスタで再スタートします。

(18) 位相計数モードで動作中に異常が発生し、PWM モード 1 で再スタートする場合の動作

位相計数モードで異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を図 20.144 に示します。




図 20.144 位相計数モードで異常が発生し、PWM モード 1 で復帰する場合

[1] ~ [9] は図 20.143 と共に通です。

[10] PWM モード 1 を設定します。

[11] TIOR レジスタで端子を初期化してください。なお、PWM モード 1 では MTIOCnB (MTIOCnD) 端子に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください。

[12] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。

[13] TSTR レジスタで再スタートします。

(19) 位相計数モードで動作中に異常が発生し、PWM モード 2 で再スタートする場合の動作

位相計数モードで異常が発生し、再設定後 PWM2 モードで再スタートする場合の説明図を図 20.145 に示します。




図 20.145 位相計数モードで異常が発生し、PWM モード 2 で復帰する場合

[1] ~ [9] は図 20.143 と共にです。

[10] PWM モード 2 を設定します。

[11] TIOR レジスタで端子を初期化してください。なお、PWM モード 1 では MTIOCnB (MTIOCnD) 端子に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください。

[12] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。

[13] TSTR レジスタで再スタートします。

(20) 位相計数モードで動作中に異常が発生し、位相計数モードで再スタートする場合の動作

位相計数モードで異常が発生し、再設定後位相計数モードで再スタートする場合の説明図を図 20.146 に示します。




図 20.146 位相計数モードで異常が発生し、位相計数モードで復帰する場合

[1] ~ [9] は図 20.143 と共にです。

[10] 位相計数モードで再スタートする場合には必要ありません。

[11] TIOR レジスタで端子を初期化してください。

[12] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。

[13] TSTR レジスタで再スタートします。

(21) 相補 PWM モードで動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

相補 PWM モードで異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を図 20.147 に示します。




図 20.147 相補 PWM モードで異常が発生し、ノーマルモードで復帰する場合

- [1] リセットにより MTU 出力は Low、ポートはハイインピーダンスになります。
- [2] TOCR レジスタで相補 PWM モードの出力レベルと周期出力の許可 / 禁止を選択してください。
- [3] 相補 PWM モードを設定します。
- [4] TOER レジスタで MTU3、MTU4 の出力を許可してください。
- [5] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [6] TSTR レジスタでカウント動作を開始します。
- [7] コンペアマッチの発生により相補 PWM 波形を出力します。
- [8] 異常が発生しました。
- [9] I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR)、ポートモードレジスタ (PMR) で端子を汎用出力ポートに切り替え、非アクティブレベルを出力してください。
- [10] TSTR レジスタでカウント動作を停止します (MTU 出力は相補 PWM 出力初期値となります)。
- [11] ノーマルモードを設定してください (MTU 出力は Low となります)。
- [12] TIOR レジスタで端子を初期化してください。
- [13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [14] TSTR レジスタで再スタートします。

(22) 相補 PWM モードで動作中に異常が発生し、PWM モード 1 で再スタートする場合の動作

相補 PWM モードで異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を図 20.148 に示します。




図 20.148 相補 PWM モードで異常が発生し、PWM モード 1 で復帰する場合

- [1] ~ [10] は図 20.147 と共通です。
- [11] PWM モード 1 を設定してください (MTU 出力は Low となります)。
- [12] TIOR レジスタで端子を初期化してください。なお、PWM モード 1 では MTIOCnB (MTIOCnD) 端子に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください。
- [13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [14] TSTR レジスタで再スタートします。

(23) 相補 PWM モードで動作中に異常が発生し、相補 PWM モードで再スタートする場合の動作

相補 PWM モードで異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を図 20.149 に示します（周期、デューティ設定をカウンタを止めたときの値から再スタートする場合）。




図 20.149 相補 PWM モードで異常が発生し、相補 PWM モードで復帰する場合

[1]～[10]は図 20.147 と共通です。

[11] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。

[12] TSTR レジスタで再スタートします。

[13] コンペアマッチの発生により相補 PWM 波形を出力します。

(24) 相補 PWM モードで動作中に異常が発生し、相補 PWM モードで新たに再スタートする場合の動作

相補 PWM モードで異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を図 20.150 に示します（周期、デューティ設定を全く新しい設定値で再スタートする場合）。




図 20.150 相補 PWM モードで異常が発生し、相補 PWM モードで復帰する場合

- [1] ~ [10] は図 20.147 と共通です。
- [11] ノーマルモードを設定し新しい設定値を設定してください（MTU 出力は Low となります）。
- [12] TOER レジスタで MTU3、MTU4 の出力を禁止してください。
- [13] TOCR レジスタで相補 PWM モードの出力レベルと周期出力の許可 / 禁止を選択してください。
- [14] 相補 PWM モードを設定します。
- [15] TOER レジスタで MTU3、MTU4 の出力を許可してください。
- [16] MPC と I/O ポートのポートモードレジスタ（PMR）で MTU 出力としてください。
- [17] TSTR レジスタで再スタートします。

(25) 相補 PWM モードで動作中に異常が発生し、リセット同期 PWM モードで再スタートする場合の動作

相補 PWM モードで異常が発生し、再設定後リセット同期 PWM モードで再スタートする場合の説明図を図 20.151 に示します。




図 20.151 相補 PWM モードで異常が発生し、リセット同期 PWM モードで復帰する場合

- [1] ~ [10] は図 20.147 と共通です。
- [11] ノーマルモードを設定してください (MTU 出力は Low となります)。
- [12] TOER レジスタで MTU3、MTU4 の出力を禁止してください。
- [13] TOCR レジスタでリセット同期 PWM モードの出力レベルと周期出力の許可 / 禁止を選択してください。
- [14] リセット同期 PWM モードを設定します。
- [15] TOER レジスタで MTU3、MTU4 の出力を許可してください。
- [16] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [17] TSTR レジスタで再スタートします。

(26) リセット同期 PWM モードで動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

リセット同期 PWM モードで異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を図 20.152 に示します。




図 20.152 リセット同期 PWM モードで異常が発生し、ノーマルモードで復帰する場合

- [1] リセットにより MTU 出力は Low、ポートはハイインピーダンスになります。
- [2] TOCR レジスタでリセット同期 PWM の出力レベルと周期出力の許可 / 禁止を選択してください。
- [3] リセット同期 PWM モードを設定します。
- [4] TOER レジスタで MTU3、MTU4 の出力を許可してください。
- [5] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [6] TSTR レジスタでカウント動作を開始します。
- [7] コンペアマッチの発生によりリセット同期 PWM 波形を出力します。
- [8] 異常が発生しました。
- [9] I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR)、ポートモードレジスタ (PMR) で端子を汎用出力ポートに切り替え、非アクティブレベルを出力してください。
- [10] TSTR レジスタでカウント動作を停止します (MTU 出力はリセット同期 PWM 出力初期値となります)。
- [11] ノーマルモードを設定してください (MTU 出力は正相側が Low、逆相側が High となります)。
- [12] TIOR レジスタで端子を初期化してください。
- [13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [14] TSTR レジスタで再スタートします。

(27) リセット同期 PWM モードで動作中に異常が発生し、PWM モード 1 で再スタートする場合の動作

リセット同期 PWM モードで異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を図 20.153 に示します。




図 20.153 リセット同期 PWM モードで異常が発生し、PWM モード 1 で復帰する場合

- [1] ~ [10] は図 20.152 と共通です。
- [11] PWM モード 1 を設定してください (MTU 出力は正相側が Low、逆相側が High となります)。
- [12] TIOR レジスタで端子を初期化してください。なお、PWM モード 1 では MTIOCnB (MTIOCnD) 端子に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください。
- [13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [14] TSTR レジスタで再スタートします。

(28) リセット同期 PWM モードで動作中に異常が発生し、相補 PWM モードで再スタートする場合の動作

リセット同期 PWM モードで異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を図 20.154 に示します。




図 20.154 リセット同期 PWM モードで異常が発生し、相補 PWM モードで復帰する場合

- [1] ~ [10] は図 20.152 と共通です。
- [11] TOER レジスタで MTU3、MTU4 の出力を禁止してください。
- [12] TOCR レジスタで相補 PWM モードの出力レベルと周期出力の許可 / 禁止を選択してください。
- [13] 相補 PWM を設定します (MTU の周期出力端子は Low になります)。
- [14] TOER レジスタで MTU3、MTU4 の出力を許可してください。
- [15] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [16] TSTR レジスタで再スタートします。

(29) リセット同期 PWM モードで動作中に異常が発生し、リセット同期 PWM モードで再スタートする場合の動作

リセット同期 PWM モードで異常が発生し、再設定後リセット同期 PWM モードで再スタートする場合の説明図を図 20.155 に示します。




図 20.155 リセット同期 PWM モードで異常が発生し、リセット同期 PWM モードで復帰する場合

- [1] ~ [10] は図 20.152 と共通です。
- [11] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [12] TSTR レジスタで再スタートします。
- [13] コンペアマッチの発生によりリセット同期 PWM 波形を出力します。

20.8 ELCによるリンク動作

20.8.1 ELCへのイベント信号出力

MTUはイベントリンクコントローラ（ELC）により、割り込み要求信号をイベント信号として使用して、あらかじめ設定したモジュールに対してリンク動作が可能です。

イベント信号は、該当する割り込み要求許可ビットの設定に関係なく出力することができます。

20.8.2 ELCからのイベント信号受信によるMTUの動作

MTUはELCのELSRnレジスタの設定により、あらかじめ設定したイベントによる次の動作が可能です。

(1) カウントスタート動作

ELCのELOPA、ELOPBレジスタでMTUのカウントスタート動作を選択します。ELOPAレジスタはMTU1～MTU3、ELOPBレジスタはMTU4に機能します。MTUの設定するチャネルのTMDRレジスタはリセット後の値(00h)にしてください。ELSRnレジスタで指定したイベントが発生すると、表20.60に示したTSTR.CSTnビットが“1”になり、MTUのカウントがスタートします。

ただし、TSTR.CSTnビットが“1”的ときに指定したイベントが発生した場合は、そのイベントは無効となります。各チャネルに対して使用するTSTRレジスタのビット名は表20.60を参照してください。

カウントスタート動作の設定手順の詳細については「20.3.1(1) カウンタの動作」を参照ください。

表20.60 ELCとリンク動作するタイマスタートレジスタ

チャネル番号	タイマスタートレジスタ
MTU1	TSTR.CST1ビット
MTU2	TSTR.CST2ビット
MTU3	TSTR.CST3ビット
MTU4	TSTR.CST4ビット

(2) インプットキャプチャ動作

ELCのELOPA、ELOPBレジスタでMTU2のインプットキャプチャ動作を選択します。ELOPAレジスタはMTU1～MTU3、ELOPBレジスタはMTU4に対応します。MTUの設定するチャネルのTMDRレジスタはリセット後の値(00h)にしてください。ELSRnレジスタで指定したイベントが発生すると、TCNTカウンタの値をTGRレジスタへキャプチャします。イベントリンクによるインプットキャプチャ動作を使用する場合は、MTUのTIORレジスタのビットをインプットキャプチャに設定し、TSTR.CSTnビットを“1”にしカウンタをスタートさせてください。

このときTIOCnA端子（インプットキャプチャ端子）の入力は無効となります。

各チャネルに対して使用するTGRレジスタ、TIORレジスタのビット名は表20.61を参照してください。

インプットキャプチャの設定手順の詳細については「20.3.1(3) インプットキャプチャ機能」を参照ください。

表20.61 ELC動作時のインプットキャプチャ動作において使用する各チャネルでのタイマジェネラルレジスタ、タイマI/Oコントロールレジスタ

チャネル番号	タイマジェネラルレジスタ	タイマI/Oコントロールレジスタのビット名
MTU1	MTU1.TGRAレジスタ	MTU1.TIOR.IOA[3:0]ビット
MTU2	MTU2.TGRAレジスタ	MTU2.TIOR.IOA[3:0]ビット
MTU3	MTU3.TGRAレジスタ	MTU3.TIORH.IOA[3:0]ビット
MTU4	MTU4.TGRAレジスタ	MTU4.TIORH.IOA[3:0]ビット

(3) カウントリスタート動作

ELC の ELOPA、ELOPB レジスタで MTU のカウントリスタート動作を選択します。ELOPA レジスタは MTU1 ~ MTU3、ELOPB レジスタは MTU4 に対応します。MTU の設定するチャネルの TMDR レジスタはリセット後の値 (00h) にしてください。ELSRn レジスタで指定したイベントが発生すると、TCNT カウンタの値が初期値に書き換わります。TSTR.CSTn ビットが “1” にしていればカウント動作を継続することができます。対応する TSTR.CSTn ビットは表 20.60 を参照ください。

20.8.3 ELC からのイベント信号受信による MTU の注意事項

以下に MTU をイベントリンクによる動作で使用するときの注意事項を示します。

(1) カウントスタート動作

TSTR.CSTn ビットへのライトサイクル中に ELSRn レジスタで指定したイベントが発生すると、TSTR.CSTn ビットへの書き込みサイクルは行われずイベント発生による 1 セットが優先されます。

(2) カウントリスタート動作

TCNT カウンタへのライトサイクル中に ELSRn レジスタで指定したイベントが発生すると、TCNT カウンタへの書き込みサイクルは行われずイベント発生によるカウント値の初期化が優先されます。

21. ポートアウトプットイネーブル2 (POE2a)

ポートアウトプットイネーブル2 (POE) は、POE0#～POE3#、POE8# 端子の入力変化、MTU 相補 PWM 出力端子 (MTIOC3B, MTIOC3D, MTIOC4A, MTIOC4B, MTIOC4C, MTIOC4D) の出力状態、クロック発生回路の発振停止検出、レジスタ設定 (SPOER レジスタ) によって MTU 相補 PWM 出力端子および MTU0 出力端子 (MTIOC0A, MTIOC0B, MTIOC0C, MTIOC0D) をハイインピーダンスにすることができます。

また、同時に割り込み要求を発行することができます。

本章に記載している PCLK とは PCLKB を指します。

21.1 概要

表 21.1 に POE の仕様を、図 21.1 に POE のブロック図を示します。

表 21.1 POE の仕様

項目	内容
入力レベル検出によるハイインピーダンス制御	<ul style="list-style-type: none"> POE0#～POE3#、POE8#の各入力端子に立ち下がりエッジ、PCLK/8クロックごとに16回、PCLK/16クロックごとに16回、PCLK/128クロックごとに16回のLowサンプリングが設定可能 POE0#～POE3#端子の立ち下がりエッジまたはLowサンプリングによって、MTU相補PWM出力端子をハイインピーダンスに設定可能 POE8#端子の立ち下がりエッジまたはLowサンプリングによって、MTU0出力端子をハイインピーダンスに設定可能
出力レベル比較によるハイインピーダンス制御	<ul style="list-style-type: none"> MTU相補PWM出力端子の出力レベルを比較し、同時にアクティブル出力が1PCLKクロック以上続いた場合、MTU相補PWM出力端子をハイインピーダンスに設定可能
発振停止検出によるハイインピーダンス制御	<ul style="list-style-type: none"> クロック発生回路が発振停止した場合、MTU相補PWM出力端子およびMTU0出力端子をハイインピーダンスに設定可能
ソフトウェア（レジスタ）によるハイインピーダンス制御	<ul style="list-style-type: none"> POEのレジスタ書き込みをすることで、MTU相補PWM出力端子およびMTU0出力端子をハイインピーダンスに設定可能
割り込み	<ul style="list-style-type: none"> POE0#～POE3#、POE8#の入力レベル検出結果またはMTU相補PWM出力端子の出力レベルの比較結果により、それぞれの割り込みを発生

POE は、図 21.1 のブロック図に示すように入力レベル検出回路、出力レベル比較回路、クロック発生回路の発振停止検出信号の入力、およびハイインピーダンス要求 / 割り込み要求生成回路から構成されます。




図 21.1 POE のブロック図

表 21.2 に POE で使用する入出力端子を示します。

表 21.2 POE の入出力端子

端子名	入出力	機能
POE0#～POE3#	入力	MTU 相補 PWM 出力端子をハイインピーダンスにする要求信号
POE8#	入力	MTU0 の出力端子をハイインピーダンスにする要求信号
MTIOC3B	出力	MTU3 相補 PWM 出力端子
MTIOC3D	出力	MTU3 相補 PWM 出力端子
MTIOC4A	出力	MTU4 相補 PWM 出力端子
MTIOC4B	出力	MTU4 相補 PWM 出力端子
MTIOC4C	出力	MTU4 相補 PWM 出力端子
MTIOC4D	出力	MTU4 相補 PWM 出力端子
MTIOC0A	出力	MTU0 出力端子
MTIOC0B	出力	MTU0 出力端子
MTIOC0C	出力	MTU0 出力端子
MTIOC0D	出力	MTU0 出力端子

表 21.3 に示す端子の組み合わせで出力レベルの比較を行います。

表 21.3 端子の組み合わせ

端子の組み合わせ	入出力	機能
MTIOC3B と MTIOC3D	出力	どの組み合わせに対して出力レベル比較を行いハイインピーダンス制御を行うかは、POE のレジスタで設定できます。
MTIOC4A と MTIOC4C	出力	1PCLK クロック以上同時にアクティブルレベル出力が続いた場合、MTU 相補 PWM 出力端子をハイインピーダンスにします。
MTIOC4B と MTIOC4D	出力	(MTU.TOCR1.TOCS ビット="0" のときに、MTU.TOCR1.OLSP、OLSN ビットが"0" の場合は Low 出力、"1" の場合は High 出力。 MTU.TOCR1.TOCS ビット="1" のときに、MTU.TOCR2.OLS3N、OLS3P、OLS2N、OLS2P、OLS1N、OLS1P ビットが"0" の場合は Low 出力、"1" の場合は High 出力)

21.2 レジスタの説明

21.2.1 入力レベルコントロール / ステータスレジスタ1 (ICSR1)

アドレス 0008 8900h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	POE3F	POE2F	POE1F	POEOF	—	—	—	PIE1	POE3M[1:0]	POE2M[1:0]	POE1M[1:0]	POEOF[1:0]	0	0	0	

ビット	シンボル	ビット名	機能	R/W
b1-b0	POEOF[1:0]	POEOFモード選択ビット	b1 b0 0 0 : POEOF#端子入力の立ち下がりエッジでハイインピーダンス要求を受け付ける 0 1 : POEOF#端子入力をPCLK/8クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける 1 0 : POEOF#端子入力をPCLK/16クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける 1 1 : POEOF#端子入力をPCLK/128クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける	R/W (注1)
b3-b2	POE1M[1:0]	POE1モード選択ビット	b3 b2 0 0 : POE1#端子入力の立ち下がりエッジでハイインピーダンス要求を受け付ける 0 1 : POE1#端子入力をPCLK/8クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける 1 0 : POE1#端子入力をPCLK/16クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける 1 1 : POE1#端子入力をPCLK/128クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける	R/W (注1)
b5-b4	POE2M[1:0]	POE2モード選択ビット	b5 b4 0 0 : POE2#端子入力の立ち下がりエッジでハイインピーダンス要求を受け付ける 0 1 : POE2#端子入力をPCLK/8クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける 1 0 : POE2#端子入力をPCLK/16クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける 1 1 : POE2#端子入力をPCLK/128クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける	R/W (注1)
b7-b6	POE3M[1:0]	POE3モード選択ビット	b7 b6 0 0 : POE3#端子入力の立ち下がりエッジでハイインピーダンス要求を受け付ける 0 1 : POE3#端子入力をPCLK/8クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける 1 0 : POE3#端子入力をPCLK/16クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける 1 1 : POE3#端子入力をPCLK/128クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける	R/W (注1)
b8	PIE1	ポート割り込み許可1ビット	0 : 入力レベル検出によるOEI割り込み要求を禁止 1 : 入力レベル検出によるOEI割り込み要求を許可	R/W
b11-b9	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b12	POEOF	POEOFフラグ	0 : POEOF#端子にハイインピーダンス要求なし 1 : POEOF#端子にハイインピーダンス要求あり	R/(W) (注2)
b13	POE1F	POE1フラグ	0 : POE1#端子にハイインピーダンス要求なし 1 : POE1#端子にハイインピーダンス要求あり	R/(W) (注2)
b14	POE2F	POE2フラグ	0 : POE2#端子にハイインピーダンス要求なし 1 : POE2#端子にハイインピーダンス要求あり	R/(W) (注2)
b15	POE3F	POE3フラグ	0 : POE3#端子にハイインピーダンス要求なし 1 : POE3#端子にハイインピーダンス要求あり	R/(W) (注2)

注1. リセット後、1回のみ書けます。

注2. フラグを“0”にするため、“1”を読み出した後に“0”のみ書けます。

POE0M[1:0]～POE3M[1:0] ビットで Low サンプリングを設定している場合、POE0F～POE3F フラグに“0”を書き込むには、POE0#～POE3# 端子に High を入力する必要があります。

詳細は「21.3.5 ハイインピーダンスからの解除」を参照してください。

PIE1 ビット（ポート割り込み許可 1 ビット）

POE3F～POE0F フラグのいずれかが“1”になったときに、OEI1 割り込みを要求するかどうかを指定します。

POE0F フラグ（POE0 フラグ）

POE0# 端子にハイインピーダンス要求が入力されたことを示すフラグです。

[“1”になる条件]

- POE0# 端子に POE0M[1:0] ビットで設定した入力が発生したとき

[“0”になる条件]

- “1”を読んだ後、“0”を書いたとき

POE1F フラグ（POE1 フラグ）

POE1# 端子にハイインピーダンス要求が入力されたことを示すフラグです。

[“1”になる条件]

- POE1# 端子に POE1M[1:0] ビットで設定した入力が発生したとき

[“0”になる条件]

- “1”を読んだ後、“0”を書いたとき

POE2F フラグ（POE2 フラグ）

POE2# 端子にハイインピーダンス要求が入力されたことを示すフラグです。

[“1”になる条件]

- POE2# 端子に POE2M[1:0] ビットで設定した入力が発生したとき

[“0”になる条件]

- “1”を読んだ後、“0”を書いたとき

POE3F フラグ（POE3 フラグ）

POE3# 端子にハイインピーダンス要求が入力されたことを示すフラグです。

[“1”になる条件]

- POE3# 端子に POE3M[1:0] ビットで設定した入力が発生したとき

[“0”になる条件]

- “1”を読んだ後、“0”を書いたとき

21.2.2 出力レベルコントロール / ステータスレジスタ1 (OCSR1)

アドレス 0008 8902h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
OSF1	—	—	—	—	—	OCE1	OIE1	—	—	—	—	—	—	—	—

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b7-b0	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b8	OIE1	出力短絡割り込み許可1ビット	0 : 出力レベル比較によるOE1割り込み要求を禁止 1 : 出力レベル比較によるOE1割り込み要求を許可	R/W
b9	OCE1	出力短絡ハイインピーダンス許可1ビット	0 : 端子をハイインピーダンスにしない 1 : 端子をハイインピーダンスにする	R/W (注1)
b14-b10	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b15	OSF1	出力短絡フラグ1	0 : 同時にアクティブレベルになっていない 1 : 同時にアクティブレベルになった	R/(W) (注2)

注1. リセット後、1回のみ書けます。

注2. フラグを“0”にするため、“1”を読んだ後に“0”的み書けます。

OIE1 ビット (出力短絡割り込み許可1ビット)

OSF1 フラグが“1”的ときに、OIE1 割り込みを要求するかどうかを指定します。

OCE1 ビット (出力短絡ハイインピーダンス許可1ビット)

OSF1 フラグが“1”的ときに、MTU 相補 PWM 出力端子をハイインピーダンスにするかどうかを指定します。

OSF1 フラグ (出力短絡フラグ1)

表 21.3 に示す MTU 相補 PWM 出力端子の比較する 3 組の 2 相出力のうち、1 組でも同時にアクティブレベルになったことを示すフラグです。POECR2.PnCZEA ($n = 1, 2, 3$) ビットが“0”的とき、または MTU のアウトプットコンペア機能を有効にしていないとき、対応する MTU 相補 PWM 出力端子が同時にアクティブレベルになっても OSF1 フラグは“1”になりません。アクティブレベルについては MTU.TOCR1、TOCR2 レジスタの設定に依存します。

[“1”になる条件]

- 3 組の 2 相出力のうち、1 組でも同時にアクティブレベルになったとき (注1)

[“0”になる条件]

- “1”を読んだ後、“0”を書いたとき

“0”を書くには、MTU 相補 PWM 出力端子から非アクティブを出力する必要があります。

詳細は「21.3.5 ハイインピーダンスからの解除」参照してください。

注 1. MPC.PmnPFS レジスタの設定内容にかかわらず、端子のレベルだけで判断します。

21.2.3 入力レベルコントロール / ステータスレジスタ2 (ICSR2)

アドレス 0008 8908h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	POE8F	—	—	POE8E	PIE2	—	—	—	—	—	—	—	POE8M[1:0]

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b1-b0	POE8M[1:0]	POE8モード選択ビット	b1 b0 0 0 : POE8#端子入力の立ち下がりエッジで要求を受け付ける 0 1 : POE8#端子入力のレベルをPCLK/8クロックごとに16回サンプリングし、すべてLowだった場合、要求を受け付ける 1 0 : POE8#端子入力のレベルをPCLK/16クロックごとに16回サンプリングし、すべてLowだった場合、要求を受け付ける 1 1 : POE8#端子入力のレベルをPCLK/128クロックごとに16回サンプリングし、すべてLowだった場合、要求を受け付ける	R/W (注1)
b7-b2	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b8	PIE2	ポート割り込み許可2ビット	0 : OEI2割り込み要求を禁止 1 : OEI2割り込み要求を許可	R/W
b9	POE8E	POE8ハイインピーダンス許可ビット	0 : MTIOC0A、MTIOC0B、MTIOC0C、MTIOC0D端子をハイインピーダンスにしない 1 : MTIOC0A、MTIOC0B、MTIOC0C、MTIOC0D端子をハイインピーダンスにする	R/W (注1)
b11-b10	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b12	POE8F	POE8フラグ	0 : POE8#端子にハイインピーダンス要求なし 1 : POE8#端子にハイインピーダンス要求あり	R/(W) (注2)
b15-b13	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注1. リセット後、1回のみ書けます。

注2. フラグを“0”にするため、“1”を読み出した後に“0”のみ書けます。

PIE2 ビット (ポート割り込み許可2ビット)

POE8F フラグが“1”になったときに、OEI2 割り込みを要求するかどうかを指定します。

POE8E ビット (POE8 ハイインピーダンス許可ビット)

POE8F フラグが“1”になったときに、MTU0 用端子をハイインピーダンスにするかどうかを指定します。

POE8F フラグ (POE8 フラグ)

POE8# 端子にハイインピーダンス要求が入力されたことを示すフラグです。

[“1”になる条件]

- POE8# 端子に POE8M[1:0] ビットで設定した入力が発生したとき

[“0”になる条件]

- “1”を読んだ後、“0”を書いたとき

POE8M[1:0] ビットで Low サンプリングを設定している場合、“0”を書くには、POE8# 端子に High を入力する必要があります。

詳細は「21.3.5 ハイインピーダンスからの解除」参照してください。

21.2.4 ソフトウェアポートアウトプットイネーブルレジスタ (SPOER)

アドレス 0008 890Ah

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	CH0HI Z	CH34HI Z

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	CH34HIZ	MTU3、MTU4出力ハイインピーダンス許可ビット	0 : ハイインピーダンスにしない 1 : ハイインピーダンスにする	R/W
b1	CH0HIZ	MTU0出力ハイインピーダンス許可ビット	0 : ハイインピーダンスにしない 1 : ハイインピーダンスにする	R/W
b7-b2	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

CH34HIZ ビット (MTU3、MTU4 出力ハイインピーダンス許可ビット)

MTU 相補 PWM 出力端子 (MTIOC3B/MTIOC3D/MTIOC4A/MTIOC4B/MTIOC4C/MTIOC4D) をハイインピーダンスにする制御を行うかどうかを選択します。

[“1”になる条件]

- “1”を書いたとき

[“0”になる条件]

- “1”を読んだ後、“0”を書いたとき

CH0HIZ ビット (MTU0 出力ハイインピーダンス許可ビット)

MTU0 用端子 (MTIOC0A/MTIOC0B/MTIOC0C/MTIOC0D) をハイインピーダンスにする制御を行うかどうかを選択します。

[“1”になる条件]

- “1”を書いたとき

[“0”になる条件]

- “1”を読んだ後、“0”を書いたとき

21.2.5 ポートアウトプットイネーブルコントロールレジスタ1 (POECR1)

アドレス 0008 890Bh

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	PE3ZE	PE2ZE	PE1ZE	PE0ZE

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	PE0ZE	MTIOC0Aハイインピーダンス許可ビット	0: ハイインピーダンスにしない 1: ハイインピーダンスにする	R/W (注1)
b1	PE1ZE	MTIOC0Bハイインピーダンス許可ビット	0: ハイインピーダンスにしない 1: ハイインピーダンスにする	R/W (注1)
b2	PE2ZE	MTIOC0Cハイインピーダンス許可ビット	0: ハイインピーダンスにしない 1: ハイインピーダンスにする	R/W (注1)
b3	PE3ZE	MTIOC0Dハイインピーダンス許可ビット	0: ハイインピーダンスにしない 1: ハイインピーダンスにする	R/W (注1)
b7-b4	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注1. リセット後、1回のみ書けます。

21.2.6 ポートアウトプットイネーブルコントロールレジスタ2 (POECR2)

アドレス 0008 890Ch

b7	b6	b5	b4	b3	b2	b1	b0
—	P1CZE A	P2CZE A	P3CZE A	—	—	—	—

リセット後の値 0 1 1 1 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b3-b0	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b4	P3CZEA	MTUポート3ハイインピーダンス許可ビット	0：出力レベル比較を行わず、ハイインピーダンスにしない 1：ハイインピーダンスにする	R/W (注1)
b5	P2CZEA	MTUポート2ハイインピーダンス許可ビット	0：出力レベル比較を行わず、ハイインピーダンスにしない 1：ハイインピーダンスにする	R/W (注1)
b6	P1CZEA	MTUポート1ハイインピーダンス許可ビット	0：出力レベル比較を行わず、ハイインピーダンスにしない 1：ハイインピーダンスにする	R/W (注1)
b7	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注1. リセット後、1回のみ書けます。

本機能を使用しない場合、“00h”を書いてください。

P3CZEA ビット (MTU ポート 3 ハイインピーダンス許可ビット)

MTU 相補 PWM 出力端子の MTIOC4B と MTIOC4D をハイインピーダンスするかどうかを許可します。また、MTIOC4B と MTIOC4D の出力レベル比較を行うかどうかを許可します。

P2CZEA ビット (MTU ポート 2 ハイインピーダンス許可ビット)

MTU 相補 PWM 出力端子の MTIOC4A と MTIOC4C をハイインピーダンスするかどうかを許可します。また、MTIOC4A と MTIOC4C の出力レベル比較を行うかどうかを許可します。

P1CZEA ビット (MTU ポート 1 ハイインピーダンス許可ビット)

MTU 相補 PWM 出力端子の MTIOC3B と MTIOC3D をハイインピーダンスするかどうかを許可します。また、MTIOC3B と MTIOC3D の出力レベル比較を行うかどうかを許可します。

21.2.7 入力レベルコントロール / ステータスレジスタ3 (ICSR3)

アドレス 0008 890Eh

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	OSTST F	—	—	OSTST E	—	—	—	—	—	—	—	—	—

リセット後の値

ビット	シンボル	ビット名	機能	R/W
b8-b0	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b9	OSTSTE	OSTSTハイインピーダンス許可ビット	0 : MTIOC0A、MTIOC0B、MTIOC0C、MTIOC0D、MTIOC3B、MTIOC3D、MTIOC4A、MTIOC4B、MTIOC4C、MTIOC4D端子をハイインピーダンスにしない 1 : MTIOC0A、MTIOC0B、MTIOC0C、MTIOC0D、MTIOC3B、MTIOC3D、MTIOC4A、MTIOC4B、MTIOC4C、MTIOC4D端子をハイインピーダンスにする	R/W (注1)
b11-b10	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b12	OSTSTF	OSTSTハイインピーダンスフラグ	0 : 発振停止ハイインピーダンス要求なし 1 : 発振停止ハイインピーダンス要求あり	R/(W) (注2)
b15-b13	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注1. リセット後、1回のみ書けます。

注2. フラグを“0”にするため、“1”を読み出した後に“0”のみ書けます。

OSTSTE ビット (OSTST ハイインピーダンス許可ビット)

発振停止検出時に MTU 相補 PWM 出力端子、MTU0 用端子をハイインピーダンスにするかどうかを許可します。

OSTSTF フラグ (OSTST ハイインピーダンスフラグ)

OSTSTF フラグは、発振停止ハイインピーダンス要求を示すステータスフラグです。発振停止状態になると“1”になります。OSTSTF フラグを“0”にするときは、発振停止検出信号がネゲート状態のときに“0”を書いてください。発振停止検出信号がアサート中に OSTSTF フラグに“0”を書いても“0”になりません。アサート中とは、発振停止を検出後、10PCLK クロック経過するまでの期間です。

[“1”になる条件]

- 発振停止状態を検出したとき

[“0”になる条件]

- “1”を読んだ後、“0”を書いたとき

21.3 動作説明

以下にハイインピーダンスの対象になる端子と条件を示します。

(1) MTU0 用端子 (MTIOC0A)

以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

- POE8# 端子の入力レベル検出
POECR1.PE0ZE ビットと ICSR2.POE8E ビットが “1” の状態で、ICSR2.POE8F フラグが “1” になったとき
- SPOER レジスタ設定
POECR1.PE0ZE ビットが “1” の状態で、SPOER.CH0HIZ ビットを “1” にしたとき
- 発振停止検出
POECR1.PE0ZE ビットと ICSR3.OSTSTE ビットが “1” の状態で、OSTSTF フラグが “1” になったとき

(2) MTU0 用端子 (MTIOC0B)

以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

- POE8# 端子の入力レベル検出
POECR1.PE1ZE ビットと ICSR2.POE8E ビットが “1” の状態で、ICSR2.POE8F フラグが “1” になったとき
- SPOER レジスタ設定
POECR1.PE1ZE ビットが “1” の状態で、SPOER.CH0HIZ ビットを “1” にしたとき
- 発振停止検出
POECR1.PE1ZE ビットと ICSR3.OSTSTE ビットが “1” の状態で、OSTSTF フラグが “1” になったとき

(3) MTU0 用端子 (MTIOC0C)

以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

- POE8# 端子の入力レベル検出
POECR1.PE2ZE ビットと ICSR2.POE8E ビットが “1” の状態で、ICSR2.POE8F フラグが “1” になったとき
- SPOER レジスタ設定
POECR1.PE2ZE ビットが “1” の状態で、SPOER.CH0HIZ ビットを “1” にしたとき
- 発振停止検出
POECR1.PE2ZE ビットと ICSR3.OSTSTE ビットが “1” の状態で、OSTSTF フラグが “1” になったとき

(4) MTU0 用端子 (MTIOC0D)

以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

- POE8# 端子の入力レベル検出
POECR1.PE3ZE ビットと ICSR2.POE8E ビットが “1” の状態で、ICSR2.POE8F フラグが “1” になったとき
- SPOER レジスタ設定
POECR1.PE3ZE ビットが “1” の状態で、SPOER.CH0HIZ ビットを “1” にしたとき
- 発振停止検出
POECR1.PE3ZE ビットと ICSR3.OSTSTE ビットが “1” の状態で、OSTSTF フラグが “1” になったとき

(5) MTU3 用端子 (MTIOC3B, MTIOC3D)

以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

- POE0# ~ POE3# 端子の入力レベル検出

POEGR2.P1CZEA ビットが “1” の状態で、ICSR1.POE3F、POE2F、POE1F、または POEOF フラグが “1” になったとき

- MTIOC3B 端子と MTIOC3D 端子の出力レベル比較

POEGR2.P1CZEA ビットと OCSR1.OCE1 ビットが “1” の状態で、OCSR1.OSF1 フラグが “1” になったとき

- SPOER レジスタ設定

POEGR2.P1CZEA ビットが “1” の状態で、SPOER.CH34HIZ ビットを “1” にしたとき

- 発振停止検出

POEGR2.P1CZEA ビットと ICSR3.OSTSTE ビットが “1” の状態で、ICSR3.OSTSTF フラグが “1” になったとき

(6) MTU4 用端子 (MTIOC4A, MTIOC4C)

以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

- POE0# ~ POE3# 端子の入力レベル検出

POEGR2.P2CZEA ビットが “1” の状態で、ICSR1.POE3F、POE2F、POE1F、または POEOF フラグが “1” になったとき

- MTIOC4A 端子と MTIOC4C 端子の出力レベル比較

POEGR2.P2CZEA ビットと OCSR1.OCE1 ビットが “1” の状態で、OCSR1.OSF1 フラグが “1” になったとき

- SPOER レジスタ設定

POEGR2.P2CZEA ビットが “1” の状態で、SPOER.CH34HIZ ビットを “1” にしたとき

- 発振停止検出

POEGR2.P2CZEA ビットと ICSR3.OSTSTE ビットが “1” の状態で、ICSR3.OSTSTF フラグが “1” になったとき

(7) MTU4 用端子 (MTIOC4B, MTIOC4D)

以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

- POE0# ~ POE3# 端子の入力レベル検出

POEGR2.P3CZEA ビットが “1” の状態で、ICSR1.POE3F、POE2F、POE1F、または POEOF フラグが “1” になったとき

- MTIOC4B 端子と MTIOC4D 端子の出力レベル比較

POEGR2.P3CZEA ビットと OCSR1.OCE1 ビットが “1” の状態で、OCSR1.OSF1 フラグが “1” になったとき

- SPOER レジスタ設定

POEGR2.P3CZEA ビットが “1” の状態で、SPOER.CH34HIZ ビットを “1” にしたとき

- 発振停止検出

POEGR2.P3CZEA ビットと ICSR3.OSTSTE ビットが “1” の状態で、ICSR3.OSTSTF フラグが “1” になったとき

21.3.1 入力レベル検出動作

ICSR1、ICSR2 レジスタで設定した入力条件が POE0# ~ POE3#、POE8# 端子に発生した場合、MTU 相補 PWM 出力端子および MTU0 用端子をハイインピーダンスにします。

(1) 立ち下がりエッジ検出

POE0# ~ POE3#、POE8# 端子に High から Low の変化が入力されたとき、MTU 相補 PWM 出力端子および MTU0 用端子をハイインピーダンスにします。

立ち下がりエッジは、PCLK でサンプリングを行った後、検出します。POE0# ~ POE3#、POE8# 端子に PCLK クロック未満の Low が入力された場合、立ち下がりエッジが検出できるかどうかは保証できません。

POE0# ~ POE3#、POE8# 端子入力から端子のハイインピーダンスまでのタイミング例を図 21.2 に示します。




図 21.2 立ち下がりエッジ検出動作

(2) Low 検出

図 21.3 に Low 検出動作を示します。ICSR1、ICSR2 レジスタで設定したサンプリングクロックで、16 回連続して Low を検出すると Low 検出とみなし、MTU 相補 PWM 出力端子および MTU0 用端子をハイインピーダンス状態にします。このとき、一度でも High を検出した場合は Low 検出とみなしません。また、サンプリングクロックが出力されていない期間は、POE0#～POE3#、POE8# 端子が変化しても無視されます。




図 21.3 Low 検出動作

21.3.2 出力レベル比較動作

MTIOC3B と MTIOC3D の組み合わせを例に、MTU 相補 PWM 出力端子の出力レベル比較動作を図 21.4 に示します。他の端子の組み合わせについても同様です。




図 21.4 出力レベル比較動作

21.3.3 レジスタによるハイインピーダンス制御

ソフトウェアポートアウトプットイネーブルレジスタ (SPOER) への書き込みによって、MTU 相補 PWM 出力端子および MTU0 用端子のハイインピーダンス制御をします。

SPOER.CH34HIZ ビットを “1” にすることで、POECR2 レジスタで設定した MTU 相補 PWM 出力の端子 (MTU3, MTU4) をハイインピーダンスにします。

SPOER.CH0HIZ ビットを “1” にすることで、POECR1 レジスタで設定した MTU0 用出力端子をハイインピーダンスにします。

21.3.4 発振停止検出によるハイインピーダンス制御

ICSR3.OSTSTE ビットが “1” のとき、クロック発生回路の発振停止検出機能により発振停止が検出されると、POECR2 レジスタで設定した MTU 相補 PWM 出力端子および POECR1 レジスタで設定した MTU0 用端子をハイインピーダンスにします。

21.3.5 ハイインピーダンスからの解除

入力レベル検出でハイインピーダンスになった MTU 相補 PWM 出力端子および MTU0 用端子は、リセットで初期状態に戻すか、ICSR1.POE3F、POE2F、POE1F、POEOF フラグ、ICSR2.POE8F フラグを “0” することにより解除されます。ただし、ICSR1.POE3M[1:0]、POE2M[1:0]、POE1M[1:0]、POE0M[1:0] ビット、ICSR2.POE8M[1:0] ビットで Low サンプリングに設定している場合には、POE0# ~ POE3#、POE8# 端子から High を入力して High を検出した後でないと、フラグに対して “0” を書いても無効となりフラグは “0” なりません。

出力レベル比較でハイインピーダンスになった MTU 相補 PWM 出力端子は、リセットで初期状態に戻すか、OCSR1.OSF1 フラグを “0” することにより解除されます。ただし、MTU 相補 PWM 出力端子から非アクティブレベルを出力するようにした後でないと、フラグに対して “0” を書いても無効となりフラグは “0” なりません。非アクティブレベル出力は、MTU のレジスタを設定することで行うことができます。

クロック発生回路の発振停止によりハイインピーダンスになった MTU 相補 PWM 出力端子および MTU0 用端子は、ICSR3.OSTSTF ビットまたは ICSR3.OSTSTE ビットを “0” することによりハイインピーダンスが解除されます。

SPOER.CH34HIZ ビットまたは SPOER.CH0HIZ ビットによりハイインピーダンスになった MTU 相補 PWM 出力端子または MTU0 用端子は、端子に対応するビット (SPOER.CH34HIZ, SPOER.CH0HIZ) を “0” することによりハイインピーダンスが解除されます。

21.4 割り込み

POE は入力レベル検出動作、出力レベル比較動作、クロック発生回路の発振停止において、条件が一致したときに割り込み要求を出して割り込みを発生することができます。表 21.4 に割り込みの種類と割り込み要求を出す条件を示します。OEI1 割り込みと OEI2 割り込みを受け付けたとき、当該割り込みの例外処理ルーチンの先頭で当該フラグが “1” になっていることを確認してください。

表 21.4 割り込み要求の種類と条件

名称	割り込み要因	該当フラグ	条件
OEI1	アウトプットイネーブル割り込み1	POE0F, POE1F, POE2F, POE3F, OSF1	ICSR1.PIE1ビットが“1”的状態でICSR1.POEOF、POE1F、POE2F、またはPOE3Fフラグが“1”になったとき、もしくはOCSR1.OIE1ビットが“1”的状態でOCSR1.OSF1フラグが“1”になったとき
OEI2	アウトプットイネーブル割り込み2	POE8F	ICSR2.PIE2ビットが“1”的状態でICSR2.POEFフラグが“1”になったとき

21.5 使用上の注意事項

21.5.1 ソフトウェアスタンバイモードへの移行について

POE を使用する場合は、ソフトウェアスタンバイモードに移行しないでください。ソフトウェアスタンバイモードでは、POE の動作が停止するため、端子のハイインピーダンス制御はできません。

21.5.2 POE を使用しない場合について

POE を使用しない場合は、ポートアウトプットイネーブルコントロールレジスタ 1 (POECR1) に “00h” を、ポートアウトプットイネーブルコントロールレジスタ 2 (POECR2) に “00h” をそれぞれ書き込んでください。

21.5.3 端子の MTU 機能設定について

POE によるハイインピーダンス制御は、端子が PMR レジスタと PmnPFS レジスタによって MTU の該当端子に選択されている場合のみ機能します。汎用入出力ポートに選択されている場合は、ハイインピーダンス制御はできません。

22. 8ビットタイマ(TMR)

本MCUは、8ビットのカウンタをベースにした2チャネルの8ビットタイマ(TMR)を2ユニット(ユニット0、ユニット1)、合計4チャネル内蔵しています。外部イベントのカウントが可能なほか、2つのレジスタとのコンペアマッチ信号により、カウンタのクリア、割り込み要求、任意のデューティ比のパルス出力など、多機能タイマとして種々の応用が可能です。

ユニット0、ユニット1は同一機能です。また、SCIのボーレートクロックおよびREMC(リモコン信号受信機能)の動作クロックを生成することができます。

本章に記載しているPCLKとはPCLKBを指します。

22.1 概要

表22.1にTMRの仕様を、表22.2にTMRの機能一覧を示します。

図22.1にユニット0、図22.2にユニット1のブロック図を示します。

表22.1 TMRの仕様

項目	仕様
カウントクロック	<ul style="list-style-type: none"> 内部クロック:PCLK/1、PCLK/2、PCLK/8、PCLK/32、PCLK/64、PCLK/1024、PCLK/8192 外部クロック:外部カウントクロック
チャネル数	(8ビット×2チャネル)×2ユニット
コンペアマッチ	<ul style="list-style-type: none"> 8ビットモード(コンペアマッチA、コンペアマッチB) 16ビットモード(コンペアマッチA、コンペアマッチB)
カウンタクリア	コンペアマッチA、コンペアマッチB、外部カウンタリセット信号から選択
タイマ出力	任意のデューティ比のパルス出力、PWM出力
2チャネルのカスケード接続	<ul style="list-style-type: none"> 16ビットカウントモード TMR0を上位、TMR1を下位(TMR2を上位、TMR3を下位)とする16ビットタイマ コンペアマッチカウントモード TMR1はTMR0のコンペアマッチをカウント(TMR3はTMR2のコンペアマッチをカウント)
割り込み要因	コンペアマッチA、コンペアマッチB、オーバフロー
イベントリンク機能(出力)	コンペアマッチA、コンペアマッチB、オーバフロー(TMR0, 2)
イベントリンク機能(入力)	イベント受付により、3種類のうち1つの動作が可能 (1)カウントスタート動作(TMR0, 2) (2)イベントカウンタ動作(TMR0, 2) (3)カウントリスタート動作(TMR0, 2)
DTCの起動	コンペアマッチA割り込み、コンペアマッチB割り込みにより起動可能
SCIのボーレートクロック生成	SCIのボーレートクロックを生成(注1)
REMC受信クロック生成	REMC(リモコン信号受信機能)の動作クロックを生成(注2)
消費電力低減機能	ユニットごとにモジュールストップ状態への遷移が可能

注1. 詳細は「27. シリアルコミュニケーションインターフェース(SCIg, SCId)」を参照してください。

注2. 詳細は「28. リモコン信号受信機能(REMC)」を参照してください。

表22.2 TMRの機能一覧

項目		ユニット0			ユニット1		
カウンタモード		8ビット		16ビット	8ビット		16ビット
チャネル	TMR0	TMR1	TMR0 + TMR1	TMR2	TMR3	TMR2 + TMR3	
カウントクロック	PCLK/1 PCLK/2 PCLK/8 PCLK/32 PCLK/64 PCLK/1024 PCLK/8192 TMCI0	PCLK/1 PCLK/2 PCLK/8 PCLK/32 PCLK/64 PCLK/1024 PCLK/8192 TMCI1	PCLK/1 PCLK/2 PCLK/8 PCLK/32 PCLK/64 PCLK/1024 PCLK/8192 TMCI1	PCLK/1 PCLK/2 PCLK/8 PCLK/32 PCLK/64 PCLK/1024 PCLK/8192 TMCI2	PCLK/1 PCLK/2 PCLK/8 PCLK/32 PCLK/64 PCLK/1024 PCLK/8192 TMCI3	PCLK/1 PCLK/2 PCLK/8 PCLK/32 PCLK/64 PCLK/1024 PCLK/8192 TMCI3	
カウンタクリア	TMR0.TCORA TMR0.TCORB TMRI0	TMR1.TCORA TMR1.TCORB TMRI1	TMR0.TCORA + TMR1.TCORA TMR0.TCORB + TMR1.TCORB TMRI0	TMR2.TCORA TMR2.TCORB TMRI2	TMR3.TCORA TMR3.TCORB TMRI3	TMR2.TCORA + TMR3.TCORA TMR2.TCORB + TMR3.TCORB TMRI2	
コンペアマッチ	コンペアマッチA コンペアマッチB	○ ○	○ ○	○ ○	○ ○	○ ○	
タイマ出力	Low出力 High出力 トグル出力	○ ○ ○	○ ○ ○	○ ○ ○	○ ○ ○	○ ○ ○	
DTCの起動	コンペアマッチA コンペアマッチB TCNTのオーバフロー	○ ○ —	○ ○ —	○ ○ —	○ ○ —	○ ○ —	
割り込み	コンペアマッチA コンペアマッチB TCNTのオーバフロー	CMIA0 CMIB0 OVI0	CMIA1 CMIB1 OVI1	CMIA0 CMIB0 OVI0	CMIA2 CMIB2 OVI2	CMIA3 CMIB3 OVI3	CMIA2 CMIB2 OVI2
カスケード接続		TMR1 の オーバフロー	TMR0 の コンペア マッチ A	—	TMR3 の オーバフロー	TMR2 の コンペア マッチ A	—
SCIのボーレートクロックの生成(注1)		○	—	—	○	—	
ELC出力イベント	コンペアマッチA コンペアマッチB TCNTのオーバフロー	○ ○ ○	— — —	○ ○ ○	— — —	○ ○ ○	
ELC入力イベント	カウントスタート イベントカウンタ カウントリスター	○ ○ ○	— — —	— ○ ○	— — —	— — —	
REMC受信クロック生成(注2)	○	—	—	○	—	—	
モジュールルストップの設定(注3)		(ユニット0) MSTPCRA.MSTPA5 ビット、(ユニット1) MSTPCRA.MSTPA4 ビット					

○ : 可能

— : 不可能

注1. 詳細は「27. シリアルコミュニケーションインターフェース (SCIg, SCIfh)」を参照してください。

注2. 詳細は「28. リモコン信号受信機能 (REMC)」を参照してください。

注3. 詳細は「11. 消費電力低減機能」を参照してください。




図 22.1 TMR (ユニット 0) のブロック図




図 22.2 TMR (ユニット 1) のブロック図

表 22.3 に TMR で使用する入出力端子を示します。

表22.3 TMRの入出力端子

ユニット	チャネル	端子名	入出力	機能
ユニット0	TMR0	TMO0	出力	コンペアマッチ出力
		TMCI0	入力	外部カウントクロック入力
		TMRI0	入力	外部カウンタリセット入力
	TMR1	TMO1	出力	コンペアマッチ出力
		TMCI1	入力	外部カウントクロック入力
		TMRI1	入力	外部カウンタリセット入力
ユニット1	TMR2	TMO2	出力	コンペアマッチ出力
		TMCI2	入力	外部カウントクロック入力
		TMRI2	入力	外部カウンタリセット入力
	TMR3	TMO3	出力	コンペアマッチ出力
		TMCI3	入力	外部カウントクロック入力
		TMRI3	入力	外部カウンタリセット入力


22.2 レジスタの説明

表22.4 16ビットアクセスのレジスタ配置

アドレス	レジスタ	上位8ビット	下位8ビット
0008 8208h	TMR01.TCNT	TMR0.TCNT	TMR1.TCNT
0008 8204h	TMR01.TCORA	TMR0.TCORA	TMR1.TCORA
0008 8206h	TMR01.TCORB	TMR0.TCORB	TMR1.TCORB
0008 820Ah	TMR01.TCCR	TMR0.TCCR	TMR1.TCCR
0008 8218h	TMR23.TCNT	TMR2.TCNT	TMR3.TCNT
0008 8214h	TMR23.TCORA	TMR2.TCORA	TMR3.TCORA
0008 8216h	TMR23.TCORB	TMR2.TCORB	TMR3.TCORB
0008 821Ah	TMR23.TCCR	TMR2.TCCR	TMR3.TCCR

22.2.1 タイマカウンタ (TCNT)

アドレス TMR0.TCNT 0008 8208h, TMR1.TCNT 0008 8209h, TMR2.TCNT 0008 8218h, TMR3.TCNT 0008 8219h,
TMR01.TCNT 0008 8208h, TMR23.TCNT 0008 8218h



TCNT カウンタは、8 ビットのリード / ライト可能なアップカウンタです。

TMR0.TCNT カウンタと TMR1.TCNT カウンタ (TMR2.TCNT カウンタと TMR3.TCNT カウンタ) を 16 ビットカウンタ (TMR01.TCNT, TMR23.TCNT) としてワードアクセスすることも可能です。

カウントクロックは、TCCR.CSS[1:0], CKS[2:0] ビットで選択します。


TCNT カウンタは、外部カウンタリセット信号、またはコンペアマッチ A、コンペアマッチ B によりクリアすることができます。どのコンペアマッチでクリアするかは、TCR.CCLR[1:0] ビットにより選択します。

TCNT カウンタのオーバフロー (“FFh”→“00h”) が発生すると、TCR.OVIE ビットで割り込み要求が許可されていれば、オーバフロー割り込み (Low パルス) を出力します。

なお、対応する割り込みベクタ番号は、「14. 割り込みコントローラ (ICUlb)」と「表 22.6 TMR の割り込み要因」を参照してください。

22.2.2 タイムコンスタントレジスタ A (TCORA)

アドレス TMR0.TCORA 0008 8204h, TMR1.TCORA 0008 8205h, TMR2.TCORA 0008 8214h, TMR3.TCORA 0008 8215h,
TMR01.TCORA 0008 8204h, TMR23.TCORA 0008 8214h



TCORA レジスタは、8 ビットのリード / ライト可能なレジスタです。


TMR0.TCORA レジスタと TMR1.TCORA レジスタ (TMR2.TCORA レジスタと TMR3.TCORA レジスタ) を 16 ビットレジスタ (TMR01.TCORA, TMR23.TCORA) としてワードアクセスすることも可能です。

TCORA レジスタの値は TCNT カウンタと比較され、一致するとコンペアマッチ A が発生し、
TCR.CMIEA ビットで割り込み要求が許可されていれば、コンペアマッチ A 割り込み (Low パルス) を出力します。

ただし、TCORA レジスタへの書き込み時には比較しません。また、このコンペアマッチ A と
TCSR.OSA[1:0] ビットの設定により、TMOn 端子からのタイマ出力を制御することができます。

22.2.3 タイムコンスタントレジスタ B (TCORB)

アドレス TMR0.TCORB 0008 8206h, TMR1.TCORB 0008 8207h, TMR2.TCORB 0008 8216h, TMR3.TCORB 0008 8217h,
TMR01.TCORB 0008 8206h, TMR23.TCORB 0008 8216h



TCORB レジスタは、8 ビットのリード / ライト可能なレジスタです。

TMR0.TCORB レジスタと TMR1.TCORB レジスタ (TMR2.TCORB レジスタと TMR3.TCORB レジスタ) を 16 ビットレジスタ (TMR01.TCORB, TMR23.TCORB) としてワードアクセスすることも可能です。

TCORB レジスタの値は TCNT カウンタと比較され、一致するとコンペアマッチ B が発生し TCR.CMIEB ビットで割り込み要求が許可されていれば、コンペアマッチ B 割り込み (Low パルス) を出力します。

ただし、TCORB レジスタへの書き込み時には比較しません。また、このコンペアマッチ B と
TCSR.OSB[1:0] ビットの設定により、TMOn 端子からのタイマ出力を制御することができます。

22.2.4 タイマコントロールレジスタ (TCR)

アドレス TMR0.TCR 0008 8200h, TMR1.TCR 0008 8201h, TMR2.TCR 0008 8210h, TMR3.TCR 0008 8211h

b7	b6	b5	b4	b3	b2	b1	b0
CMIEB リセット後の値 0	CMIEA 0	OVIE 0	CCLR[1:0] 0	— 0	— 0	— 0	— 0

ビット	シンボル	ビット名	機能	R/W
b2-b0	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b4-b3	CCLR[1:0]	カウンタクリアビット(注1)	b4 b3 0 0 : クリアを禁止 0 1 : コンペアマッチAによりクリア 1 0 : コンペアマッチBによりクリア 1 1 : 外部カウンタリセット信号によりクリア (TCCR.TMRS ビットでエッジまたはレベルを選択)	R/W
b5	OVIE	タイマオーバフロー割り込み許可ビット	0 : オーバフローによる割り込み要求(OVIn)を禁止 1 : オーバフローによる割り込み要求(OVIn)を許可	R/W
b6	CMIEA	コンペアマッチ割り込み許可Aビット	0 : コンペアマッチAによる割り込み要求(CMIAn)を禁止 1 : コンペアマッチAによる割り込み要求(CMIAn)を許可	R/W
b7	CMIEB	コンペアマッチ割り込み許可Bビット	0 : コンペアマッチBによる割り込み要求(CMIBn)を禁止 1 : コンペアマッチBによる割り込み要求(CMIBn)を許可	R/W

注1. 外部カウンタリセット信号を使用する場合は、該当する端子の設定が必要です。詳細については「18. I/Oポート」、および「19. マルチファンクションピンコントローラ(MPC)」を参照してください。

CCLR[1:0] ビット (カウンタクリアビット)

TCNT カウンタのクリア条件を指定します。

OVIE ビット (タイマオーバフロー割り込み許可ビット)

TCNT カウンタのオーバフローによる割り込み要求(OVIn)の許可または禁止を選択します。

CMIEA ビット (コンペアマッチ割り込み許可 A ビット)

TCORA レジスタと TCNT カウンタの値が一致したときに出力されるコンペアマッチ A による割り込み要求(CMIAn)の許可または禁止を選択します。

CMIEB ビット (コンペアマッチ割り込み許可 B ビット)

TCORB レジスタと TCNT カウンタの値が一致したときに出力されるコンペアマッチ B による割り込み要求(CMIBn)の許可または禁止を選択します。

22.2.5 タイマカウンタコントロールレジスタ (TCCR)

アドレス TMR0.TCCR 0008 820Ah, TMR1.TCCR 0008 820Bh, TMR2.TCCR 0008 821Ah, TMR3.TCCR 0008 821Bh,
TMR01.TCCR 0008 820Ah, TMR23.TCCR 0008 821Ah

b7	b6	b5	b4	b3	b2	b1	b0
TMRIS	—	—	CSS[1:0]	CKS[2:0]	0	0	0

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b2-b0	CKS[2:0]	クロック選択ビット（注1）	表22.5を参照してください	R/W
b4-b3	CSS[1:0]	クロックソース選択ビット	表22.5を参照してください	R/W
b6-b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b7	TMRIS	タイマリセット検出条件選択ビット	0：外部カウンタリセット信号の立ち上がりでクリア 1：外部カウンタリセット信号のHighでクリア	R/W

注1. 外部カウントクロックを使用する場合は、該当する端子の設定が必要です。詳細については「18. I/Oポート」、および「19. マルチファンクションピンコントローラ(MPC)」を参照してください。

TCCR レジスタはカウンタの基本動作を設定する 8 ビットのレジスタです。偶数チャネルのアドレスに対して 16 ビットアクセスすると、同時に 2 つの TCCR レジスタにアクセスできます。

CKS[2:0] ビット (クロック選択ビット)

CSS[1:0] ビット (クロックソース選択ビット)

CKS[2:0] ビットおよび CSS[1:0] ビットは、カウントクロックを選択します。詳細は、表 22.5 を参照してください。

TMRIS ビット (タイマリセット検出条件選択ビット)

TCR.CCLR[1:0] ビットが “11b”（外部カウンタリセット信号によりクリア）のとき有効となり、カウンタのリセット検出条件（レベルまたはエッジ）を選択します。

表22.5 TCNTカウンタに入力するクロックとカウント条件

チャネル	TCCR レジスタ					機能	
	CSS[1:0]		CKS[2:0]				
	b4	b3	b2	b1	b0		
TMR0 (TMR2)	0	0	—	0	0	クロック入力を禁止	
				1	0	外部カウントクロックの立ち上がりエッジでカウント(注1)	
				1	0	外部カウントクロックの立ち下がりエッジでカウント(注1)	
				1	1	外部カウントクロックの立ち上がり/立ち下がり両エッジでカウント(注1)	
	0	1	0	0	0	内部クロック : PCLKでカウント	
				1	0	内部クロック : PCLK/2でカウント	
				1	0	内部クロック : PCLK/8でカウント	
				1	1	内部クロック : PCLK/32でカウント	
			1	0	0	内部クロック : PCLK/64でカウント	
				1	0	内部クロック : PCLK/1024でカウント	
				1	0	内部クロック : PCLK/8192でカウント	
	1	0	—	—	—	クロック入力を禁止	
	1	1	—	—	—	TMR1.TCNT (TMR3.TCNT) のオーバフロー信号でカウント(注2)	
TMR1 (TMR3)	0	0	—	0	0	クロック入力を禁止	
				1	0	外部カウントクロックの立ち上がりエッジでカウント(注1)	
				1	0	外部カウントクロックの立ち下がりエッジでカウント(注1)	
				1	1	外部カウントクロックの立ち上がり/立ち下がり両エッジでカウント(注1)	
	0	1	0	0	0	内部クロック : PCLKでカウント	
				1	0	内部クロック : PCLK/2でカウント	
				1	0	内部クロック : PCLK/8でカウント	
				1	1	内部クロック : PCLK/32でカウント	
			1	0	0	内部クロック : PCLK/64でカウント	
				1	0	内部クロック : PCLK/1024でカウント	
				1	0	内部クロック : PCLK/8192でカウント	
	1	0	—	—	—	クロック入力を禁止	
	1	1	—	—	—	設定しないでください	
	1	1	—	—	—	TMR0.TCNT (TMR2.TCNT) のコンペアマッチAでカウント(注2)	

注1. 外部カウントクロックを使用する場合は、該当する端子の設定が必要です。詳細については「18. I/Oポート」、および「19. マルチファンクションピンコントローラ(MPC)」を参照してください。

注2. TMR0 (TMR2)のクロック入力をTMR1.TCNT (TMR3.TCNT)カウンタのオーバフロー信号とし、TMR1 (TMR3)のクロック入力をTMR0.TCNT (TMR2.TCNT)カウンタのコンペアマッチ信号とすると、TCNTカウントクロックが発生しません。この設定は行わないでください。

22.2.6 タイマコントロール / ステータスレジスタ (TCSR)

- TMR0.TCSR、TMR2.TCSR レジスタ

アドレス TMR0.TCSR 0008 8202h, TMR2.TCSR 0008 8212h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	OSB[1:0]	0	0	0

x : 不定

ビット	シンボル	ビット名	機能	R/W
b1-b0	OSA[1:0]	アウトプット選択ビット A (注1)	b1 b0 0 0 : 変化しない 0 1 : Low出力 1 0 : High出力 1 1 : 反転出力(トグル出力)	R/W
b3-b2	OSB[1:0]	アウトプット選択ビット B (注1)	b3 b2 0 0 : 変化しない 0 1 : Low出力 1 0 : High出力 1 1 : 反転出力(トグル出力)	R/W
b4	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b7-b5	—	予約ビット	読んだ場合、その値は不定。書く場合、“1”としてください	R/W

注1. OSA[1:0]、OSB[1:0]ビットがすべて“0”的場合には、TMON端子に対応したアウトプットイネーブルをネガートし、I/Oポートに対しハイインピーダンス出力を要求します。OSA[1:0]、OSB[1:0]ビットのいずれかを“1”にした場合、リセット後の最初のコンペアマッチが起こるまでのタイマ出力端子はLowです。

OSA[1:0] ビット (アウトプット選択ビット A)

TCORA レジスタと TCNT カウンタのコンペアマッチ A による TMON 端子の出力方法を選択します。

OSB[1:0] ビット (アウトプット選択ビット B)

TCORB レジスタと TCNT カウンタのコンペアマッチ B による TMON 端子の出力方法を選択します。

- TMR1.TCSR、TMR3.TCSR レジスタ

アドレス TMR1.TCSR 0008 8203h, TMR3.TCSR 0008 8213h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	OSB[1:0]	OSA[1:0]	0	0

x : 不定

ビット	シンボル	ビット名	機能	R/W
b1-b0	OSA[1:0]	アウトプット選択ビット A (注1)	b1 b0 0 0 : 変化しない 0 1 : Low出力 1 0 : High出力 1 1 : 反転出力(トグル出力)	R/W
b3-b2	OSB[1:0]	アウトプット選択ビット B (注1)	b3 b2 0 0 : 変化しない 0 1 : Low出力 1 0 : High出力 1 1 : 反転出力(トグル出力)	R/W
b4	—	予約ビット	読むと“1”が読めます。書く場合、“1”としてください	R/W
b7-b5	—	予約ビット	読んだ場合、その値は不定。書く場合、“1”としてください	R/W

注1. OSA[1:0]、OSB[1:0]ビットがすべて“0”的場合には、TMON端子に対応したアウトプットイネーブルをネゲートし、I/Oポートに対しハイインピーダンス出力を要求します。OSA[1:0]、OSB[1:0]ビットのいずれかを“1”にした場合、リセット後の最初のコンペアマッチが起こるまでのタイマ出力端子はLowです。

OSA[1:0] ビット (アウトプット選択ビット A)


TCORA レジスタと TCNT カウンタのコンペアマッチ A による TMON 端子の出力方法を選択します。

OSB[1:0] ビット (アウトプット選択ビット B)

TCORB レジスタと TCNT カウンタのコンペアマッチ B による TMON 端子の出力方法を選択します。

22.2.7 タイマカウンタスタートレジスタ (TCSTR)

アドレス TMR0.TCSTR 0008 820Ch, TMR2.TCSTR 0008 821Ch



x : 不定

ビット	シンボル	ビット名	機能	R/W
b0	TCS	タイマカウンタステータスピット	0 : ELCによるカウント停止状態 1 : ELCによるカウント開始状態	R/W
b7-b1	—	予約ビット	読んだ場合、その値は不定。書く場合、“0”してください	R/W

TCS ビット(タイマカウンタステータスピット)

ELC によるタイマカウントの状態を確認できます。

読み出し値が “1” のとき、ELC よるタイマ開始状態で、“0” のとき、タイマカウント停止状態です。

このビットをクリアするには、“0” を書いてください。“1” の書き込みは無効です。

TCS ビットは、イベントリンクコントローラ (ELC) の ELOPD レジスタでカウントスタート動作が選択されたときのみ有効となります。

詳細は、「22.7 ELC によるリンク動作」および、「17. イベントリンクコントローラ (ELC)」を参照してください。

22.3 動作説明

22.3.1 パルス出力

任意のデューティパルスを出力させる例を図 22.3 に示します。

1. TCORA レジスタのコンペアマッチにより TCNT カウンタがクリアされるように、TCR.CCLR[1:0] ビットを “01b”(コンペアマッチ A によりクリア)に設定します。
2. TCORA レジスタのコンペアマッチにより High 出力、TCORB レジスタのコンペアマッチにより Low 出力になるように、TCSR.OSA[1:0] ビットを “10b”(High 出力)、TCSR.OSB[1:0] ビットを “01b”(Low 出力)にします。

以上の設定により周期が TCORA レジスタ、パルス幅が TCORB レジスタの波形をソフトウェアの介在なしに出力できます。

TCSR.OSA[1:0] ビットまたは TCSR.OSB[1:0] ビットを設定してから、リセット後の最初のコンペアマッチが起こるまでのタイマ出力端子は Low です。




図 22.3 パルス出力例 (n = 0 ~ 3)

22.3.2 外部カウンタリセット入力

TMRIIn 入力に対する任意の遅延時間のパルスを出力させる例を図 22.4 に示します。

1. TMRIIn 入力の High で TCNT カウンタがクリアされるように、TCR.CCLR[1:0] ビットを “11b”(外部カウンタリセット信号によりクリア)にし、TCCR.TMRS 位を “1”(外部カウンタリセット信号の High でクリア)にします。
2. TCORA レジスタのコンペアマッチにより High 出力、TCORB レジスタのコンペアマッチにより Low 出力になるように、TCSR.OSA[1:0] ビットを “10b”(High 出力)、TCSR.OSB[1:0] ビットを “01b”(Low 出力)にします。

以上の設定により TMRIIn 入力からの遅延が TCORA レジスタ、パルス幅が (TCORB – TCORA) の波形を出力できます。




図 22.4 外部カウンタリセット信号入力例 ($n = 0 \sim 3$)

22.4 動作タイミング

22.4.1 TCNT カウンタのカウントタイミング

内部クロック動作の場合の TCNT カウンタのカウントタイミングを図 22.5 に示します。また、外部クロック動作の場合の TCNT カウンタのカウントタイミングを図 22.6 に示します。

なお外部クロックのパルス幅は、片エッジの場合は 1.5 PCLK 以上、両エッジの場合は 2.5 PCLK 以上必要です。これ以下のパルス幅では正しく動作しませんので注意してください。




図 22.5 内部クロック動作時のカウントタイミング




図 22.6 外部クロック動作時のカウントタイミング (両エッジの場合)

22.4.2 コンペアマッチ時の割り込みタイミング

TCORA または TCORB レジスタが TCNT カウンタの値と一致したときコンペアマッチが発生し、割り込み要求が許可されていればコンペアマッチ割り込み信号が出力されます。コンペアマッチは、一致した最後のステート (TCNT カウンタが一致したカウント値を更新するタイミング) で発生します。したがって、TCNT カウンタと TCORA、TCORB レジスタの値が一致した後、TCNT カウントクロックが発生するまでコンペアマッチは発生しません。割り込み信号の出力タイミングを図 22.7 に示します。

なお、対応する割り込みベクタ番号は、「14. 割り込みコントローラ (ICU_b)」と表 22.6 を参照してください。




図 22.7 コンペアマッチ時の割り込みタイミング ($n = 0 \sim 3$)

22.4.3 コンペアマッチ時の出力信号タイミング

コンペアマッチ信号が発生したとき、TCSR.OSA[1:0], OSB[1:0] ビットで設定される出力値がタイマ出力端子 (TMO_n) に出力されます。

コンペアマッチ A 信号によるトグル出力の場合の出力信号タイミングを図 22.8 に示します。




図 22.8 コンペアマッチ A 信号による出力信号タイミング ($n = 0 \sim 3$)

22.4.4 コンペアマッチによるカウンタクリアタイミング

TCNT カウンタは、TCR.CCLR[1:0] ビットの選択によりコンペアマッチ A またはコンペアマッチ B でクリアされます。

コンペアマッチによるカウンタクリアタイミングを図 22.9 に示します。




図 22.9 コンペアマッチによるカウンタクリアタイミング

22.4.5 TCNT カウンタの外部リセットタイミング

TCNT カウンタは、TCR.CCLR[1:0] ビットの選択により外部カウンタリセット信号の立ち上がりエッジ、または High でクリアされます。リセットを入力してから TCNT カウンタのクリアまでは 2PCLK 以上必要となります。

外部カウンタリセット信号によるクリアタイミングを図 22.10、図 22.11 に示します。




図 22.10 外部カウンタリセット信号によるクリアタイミング(立ち上がりエッジ)




図 22.11 外部カウンタリセット信号によるクリアタイミング(High)

22.4.6 オーバフローによる割り込みタイミング

TCNT カウンタのオーバフロー (“FFh”→“00h”) が発生すると、割り込み要求が許可されていれば、オーバフロー割り込み信号が出力されます。

割り込み信号の出力タイミングを図 22.12 に示します。

なお、対応する割り込みベクタ番号は、「14. 割り込みコントローラ (ICU_b)」と表 22.6 を参照してください。




図 22.12 オーバフローによる割り込みタイミング ($n = 0 \sim 3$)

22.5 カスケード接続時の動作

TMR0.TCCR、TMR1.TCCR レジスタのいずれか一方の CSS[1:0] ビットを “11b” にすると、2 チャネルの TMR はカスケード接続されます。この場合、1 本の 16 ビットタイマとして使用する 16 ビットカウントモードか、または TMR0 のコンペアマッチを TMR1 でカウントするコンペアマッチカウントモードすることができます。

なお、この節ではユニット 0 について説明しています。ユニット 1 のカスケード接続時の動作についても、ユニット 0 と同様です。

22.5.1 16 ビットカウントモード

TMR0.TCCR.CSS[1:0] ビットが “11b” のとき、TMR0 を上位 8 ビット、TMR1 を下位 8 ビットとする 1 チャネルの 16 ビットタイマとして動作します。

(1) カウンタクリア指定

- TMR0.TCR.CCLR[1:0] ビットの設定が 16 ビットカウンタに対して有効になります。
TMR0.TCR.CCLR[1:0] ビットでコンペアマッチによるカウンタクリアを設定した場合、16 ビットのコンペアマッチが発生すると 16 ビットカウンタ (TMR0.TCNT、TMR1.TCNT カウンタの両方) がクリアされます。また、TMRI0 端子によるカウンタクリアを設定した場合も、16 ビットカウンタ (TMR0.TCNT、TMR1.TCNT カウンタの両方) がクリアされます。
- TMR1.TCR.CCLR[1:0] ビットの設定は無効になります。

(2) 端子出力

- TMR0.TCSR.OSA[1:0]、OSB[1:0] ビットによる TMO0 端子の出力制御は、16 ビットのコンペアマッチ条件に従います。
- TMR1.TCSR.OSA[1:0]、OSB[1:0] ビットによる TMO1 端子の出力制御は、下位 8 ビットのコンペアマッチ条件に従います。

22.5.2 コンペアマッチカウントモード

TMR1.TCCR.CSS[1:0] ビットが “11b” のとき、TMR1.TCNT カウンタは TMR0 のコンペアマッチ A の発生回数をカウントします。TMR0、TMR1 の制御はそれぞれ個別に行われ、割り込みの発生、TMO_n 端子 ($n = 0, 1$) の出力、カウンタクリアなどは各チャネルの設定に従います。

22.6 割り込み要因

22.6.1 割り込み要因と DTC 起動

TMRn の割り込み要因は、CMIA_n、CMIB_n、OVI_n の 3 種類があります。表 22.6 に各割り込み要因と優先順位を示します。

なお、CMIA_n、CMIB_n 割り込みにより DTC を起動することができます。

表 22.6 TMR の割り込み要因

名称	割り込み要因	DTC の起動	優先順位
CMIA0	TMR0.TCORA のコンペアマッチ	可能	高 ↑ ↓ 低
CMIB0	TMR0.TCORB のコンペアマッチ	可能	
OVI0	TMR0.TCNT のオーバフロー	不可能	
CMIA1	TMR1.TCORA のコンペアマッチ	可能	
CMIB1	TMR1.TCORB のコンペアマッチ	可能	
OVI1	TMR1.TCNT のオーバフロー	不可能	
CMIA2	TMR2.TCORA のコンペアマッチ	可能	
CMIB2	TMR2.TCORB のコンペアマッチ	可能	
OVI2	TMR2.TCNT のオーバフロー	不可能	
CMIA3	TMR3.TCORA のコンペアマッチ	可能	
CMIB3	TMR3.TCORB のコンペアマッチ	可能	
OVI3	TMR3.TCNT のオーバフロー	不可能	

22.7 ELCによるリンク動作

22.7.1 ELCへのイベント信号出力

TMRはイベントリンクコントローラ(ELC)により、割り込み要求信号をイベント信号として使用して、あらかじめ設定したモジュールに対してリンク動作が可能です。TMRはコンペアマッチA、コンペアマッチB、および、オーバフローのイベント信号を出力します。対応するチャネルはTMR0とTMR2です。

イベント信号は該当する割り込み要求許可ビット(TMR0.TCR.OVIE/TMR2.TCR.OVIE、TMR0.TCR.CMIEA/TMR2.TCR.CMIEA、TMR0.TCR.CMIEB/TMR2.TCR.CMIEB)の設定に関係なく出力することができます。詳細は、「17. イベントリンクコントローラ(ELC)」を参照してください。

カスケード接続の動作にも、イベント出力機能は対応しています。

22.7.2 ELCからのイベント信号受信によるTMR動作

TMRはELCのELSRnレジスタの設定により、あらかじめ設定したイベントによる次の動作が可能です。ただし、カスケード接続の動作にはELCは対応しておりません。

(1) カウントスタート動作

ELCのELOPDレジスタでTMRのカウントスタート動作を選択します。ELSRnレジスタで指定したイベントが発生すると、TCSTR.TCSビットが“1”にセットされ、TMRのカウントがスタートします。カウントソースは、ELCのELOPDレジスタでTMRのカウントスタート動作を選択した後、TCCR.CKS[2:0]ビット、CSS[1:0]ビットの設定により選択してください。

TCSビットが“1”にセットされた状態で指定したイベントが発生した場合は、そのイベントは無効となります。

カウントを停止させるためには、TCSTR.TCSビットへ“0”を書いてください。

カウント停止状態でカウントスタートのイベントが入力されると、再びCKS[2:0]、CSS[1:0]ビットに従ってカウントします。

TCSビットは、ELCのELOPD.TMR0MD[1:0]、ELOPD.TMR2MD[1:0]ビットにおいてカウントスタートが選択されたときのみ有効となります。

(2) イベントカウンタ動作

ELCのELOPDレジスタでTMRのイベントカウンタ動作を選択します。ELSRnレジスタで指定したイベントが発生すると、TCCR.CKS[2:0]ビット、CSS[1:0]ビットの設定に関係なくそのイベントをカウントソースとして、イベントカウント動作します。カウント値を読み出すと、実際に入力されたイベント数が読み出されます。

(3) カウントリスタート動作

ELCのELOPDレジスタでTMRのカウントリスタート動作を選択します。ELSRnレジスタで指定したイベントが発生すると、TCNTカウンタの値が初期値に書き換わります。CKS[2:0]ビット、CSS[1:0]ビットの設定が「クロック入力禁止」以外になっていれば、カウント動作を継続することができます。

22.7.3 ELC からのイベント信号受信による TMR の注意事項

以下に TMR をイベントリンクによる動作で使用するときの注意事項を示します。

(1) カウントスタート動作

TCSTR.TCS ビットへのライトサイクル中に ELSRn レジスタで指定したイベントが発生すると、TCSTR.TCS ビットへの書き込みサイクルは行われずイベント発生による “1” の設定が優先されます。

(2) イベントカウンタ動作

TCNT カウンタへのライトサイクル中に ELSRn レジスタで指定したイベントが発生すると、TCNT カウンタへの書き込みサイクルは行われずイベント発生によるカウント動作が優先されます。

(3) カウントリストア動作

TCNT カウンタへのライトサイクル中に ELSRn レジスタで指定したイベントが発生すると、TCNT カウンタへの書き込みサイクルは行われずイベント発生によるカウント値の初期化が優先されます。

22.8 使用上の注意事項

22.8.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタにより、TMRの動作禁止／許可を設定することができます。初期値では、TMRの動作は停止します。モジュールストップ状態を解除することにより、レジスタのアクセスが可能になります。詳細は、「11. 消費電力低減機能」を参照してください。

22.8.2 周期設定上の注意

コンペアマッチによるカウンタクリアを設定した場合、TCNTカウンタはTCORA、TCORBレジスタの値と一致した最後のPCLK(TCNTカウンタが一致したカウント値を更新するタイミング)でクリアされます。このため、カウンタの周波数は以下の式になります(f: カウンタ周波数、PCLK: 動作周波数、N: TCORA、TCORBレジスタの設定値)。

$$f = PCLK/(N + 1)$$

22.8.3 TCNTカウンタへの書き込みとカウンタクリアの競合

図22.13のようにCPUによるTCNTカウンタへの書き込みと同時にカウンタクリアが発生すると、カウンタへの書き込みは行われずクリアが優先されます。




図22.13 TCNTカウンタへの書き込みとカウンタクリアの競合

22.8.4 TCNT カウンタへの書き込みとカウントアップの競合

図 22.14 のように CPU による TCNT カウンタへの書き込みと同時にカウントアップが発生しても、カウントアップされず TCNT カウンタへの書き込みが優先されます。




図 22.14 TCNT カウンタへの書き込みとカウントアップの競合

22.8.5 TCORA、TCORB レジスタへの書き込みとコンペアマッチの競合

図 22.15 のように CPU による TCORA、TCORB レジスタへの書き込みと同時にコンペアマッチが発生するタイミングとなっても、TCORA、TCORB レジスタへの書き込みが優先されコンペマッチ信号は High になりません。




図 22.15 TCORA、TCORB レジスタのライトとコンペアマッチの競合

22.8.6 コンペアマッチ A、B の競合

コンペアマッチ A、コンペアマッチ B が同時に発生すると、コンペアマッチ A に対して設定されている出力方法と、コンペアマッチ B に対して設定されている出力方法のうち、表 22.7 に示す出力設定の優先順位の高い方が出力されます。

表 22.7 タイマ出力の優先順位

出力設定	優先順位
トグル出力	高
High出力	
Low出力	
変化しない	低

22.8.7 内部クロックの切り替えと TCNT カウンタの動作

内部クロックを切り替えるタイミングによっては、TCNT カウンタがカウントアップされてしまう場合があります。内部クロックの切り替えタイミング (TCCR.CKS[2:0] ビットの書き換え) と、TCNT カウンタ動作の関係を表 22.8 に示します。

内部クロックから TCNT カウントクロックを生成する場合、内部クロックの立ち上がりエッジを検出しています。そのため、たとえば表 22.8 の No.2 のように、Low→High になるようなクロックの切り替えを行うと、切り替えタイミングをエッジと見なして TCNT カウントクロックが発生し、TCNT カウンタがカウントアップされてしまいます。

また、内部クロックと外部クロックを切り替えるときも、TCNT カウンタがカウントアップされることがあります。

表 22.8 内部クロックの切り替えと TCNT カウンタの動作 (1/2)

No.	TCCR.CKS[2:0] ビット書き換えタイミング	TCNT カウンタの動作
1	Low→Low (注 ¹) の切り替え	<p>The diagram illustrates the timing of a CKS[2:0] bit write operation. It shows four waveforms: <ul style="list-style-type: none"> Clock Before Swap: A square wave labeled "切り替え前のクロック". Clock After Swap: A square wave labeled "切り替え後のクロック" which starts at a higher level than the previous one. TCNT Count Clock: A waveform labeled "TCNTカウントクロック" that toggles between two levels, corresponding to the rising edges of the clock signals. TCNT Counter: A waveform labeled "TCNT" showing its count. It increments from N to N+1 to N+2. The transition from N to N+1 occurs during the low period of the first clock, and the transition from N+1 to N+2 occurs during the low period of the second clock. A vertical dashed line marks the point where the CKS[2:0] bits are written, indicated by the label "TCCR.CKS[2:0] ビット書き換え".</p>

表22.8 内部クロックの切り替えとTCNTカウンタの動作 (2/2)

No.	TCCR.CKS[2:0] ビット書き換えタイミング	TCNTカウンタの動作
2	Low→High(注2)の切り替え	<p>切り替え前のクロック 切り替え後のクロック TCNTカウントクロック TCNT TCCR.CKS[2:0]ビット書き換え</p>
3	High→Low(注4)の切り替え	<p>切り替え前のクロック 切り替え後のクロック TCNTカウントクロック TCNT TCCR.CKS[2:0]ビット書き換え</p>
4	High→Highの切り替え	<p>切り替え前のクロック 切り替え後のクロック TCNTカウントクロック TCNT TCCR.CKS[2:0]ビット書き換え</p>

注1. Low→停止、および停止→Lowの場合を含みます。

注2. 停止→Highの場合を含みます。

注3. 切り替えのタイミングをエッジとみなすために発生し、TCNTカウンタはカウントアップされてしまいます。

注4. High→停止の場合を含みます。

22.8.8 カスケード接続時のクロックソース設定

16ビットカウントモードとコンペアマッチカウントモードを同時に設定した場合、TMR0.TCNT、TMR1.TCNT カウンタ (TMR2.TCNT、TMR3.TCNT カウンタ) のカウントクロックが発生しなくなるため、カウンタが停止して動作しません。この設定はしないでください。

22.8.9 コンペアマッチ割り込みの連続出力

TCORA または TCORB レジスタを “00h” に、内部クロックを PCLK/1、コンペアマッチでカウンタクリアに設定した場合、TCNT カウンタは “00h” のままで更新されず、コンペアマッチ割り込みを連続してレベル状に出力します。

このとき、割り込みコントローラは 2 つ目以降の割り込みを検出できなくなります。

コンペアマッチ割り込みが連続出力する場合の動作タイミングを図 22.16 に示します。




図 22.16 コンペアマッチ割り込みの連続出力 ($n = 0 \sim 3$)

23. コンペアマッチタイマ (CMT)

本 MCU は、2 チャネルの 16 ビットタイマにより構成されるコンペアマッチタイマ (CMT) を 1 ユニット (ユニット 0)、合計 2 チャネル内蔵しています。CMT は、16 ビットのカウンタを持ち、設定した周期ごとに割り込みを発生させることができます。

本章に記載している PCLK とは PCLKB を指します。

23.1 概要

表 23.1 に CMT の仕様を示します。

図 23.1 に CMT (ユニット 0) のブロック図を示します。2 チャネルの CMT で 1 ユニットを構成しています。

表 23.1 CMT の仕様

項目	機能
カウントクロック	• 4種類の分周クロック PCLK/8、PCLK/32、PCLK/128、PCLK/512の中からチャネルごとに選択可能
割り込み	コンペアマッチ割り込みをチャネルごとに要求することが可能
イベントリンク機能(出力)	CMT1 のコンペアマッチによりイベント信号出力
イベントリンク機能(入力)	設定したモジュールに対してリンク動作が可能 CMT1 のカウントスタート、イベントカウンタ、カウントリスタート動作が可能
消費電力低減機能	モジュールストップ状態への設定が可能




図 23.1 CMT (ユニット 0) のブロック図

23.2 レジスタの説明

23.2.1 コンペアマッチタイマスタートレジスタ 0 (CMSTR0)

アドレス 0008 8000h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	—	—	—	—	—	—	—	—	—	—	STR1	STR0

ビット	シンボル	ビット名	機能	R/W
b0	STR0	カウントスタート0ビット	0 : CMT0.CMCNT カウンタのカウント動作停止 1 : CMT0.CMCNT カウンタのカウント動作開始	R/W
b1	STR1	カウントスタート1ビット	0 : CMT1.CMCNT カウンタのカウント動作停止 1 : CMT1.CMCNT カウンタのカウント動作開始	R/W
b15-b2	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

23.2.2 コンペアマッチタイマコントロールレジスタ (CMCR)

アドレス CMT0.CMCR 0008 8002h, CMT1.CMCR 0008 8008h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	CMIE	—	—	—	—	CKS[1:0]	0

リセット後の値

x : 不定

ビット	シンボル	ビット名	機能	R/W
b1-b0	CKS[1:0]	クロック選択ビット	b1 b0 0 0 : PCLK/8 0 1 : PCLK/32 1 0 : PCLK/128 1 1 : PCLK/512	R/W
b5-b2	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b6	CMIE	コンペアマッチ割り込み許可ビット	0 : コンペアマッチ割り込み(CMIn)を禁止 1 : コンペアマッチ割り込み(CMIn)を許可	R/W
b7	—	予約ビット	読んだ場合、その値は不定。書く場合、“1”としてください	R/W
b15-b8	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

CKS[1:0] ビット(クロック選択ビット)

周辺モジュールクロック (PCLK) を分周して得られる 4 種類の分周クロックからカウントソースを選択します。


CMSTR0.STRn ビット ($n = 0, 1$) を “1” に設定すると、CKS[1:0] ビットで選択されたクロックにより対応する CMCNT カウンタがカウントアップを開始します。

CMIE ビット(コンペアマッチ割り込み許可ビット)

CMCNT と CMCOR の値が一致したとき、コンペアマッチ割り込み (CMIn) ($n = 0, 1$) の発生を許可するか禁止するかを選択します。

23.2.3 コンペアマッチタイマカウンタ (CMCNT)

アドレス CMT0.CMCNT 0008 8004h, CMT1.CMCNT 0008 800Ah




CMCNT カウンタは、読み出し / 書き込み可能なアップカウンタです。

CMCR.CKS[1:0] ビットで分周クロックを選択して、CMSTR0.STRn ビット ($n = 0, 1$) を “1” にすると、そのクロックによって CMCNT カウンタはカウントアップを開始します。

CMCNT カウンタの値が CMCOR レジスタの値と一致すると、CMCNT カウンタは “0000h” になります。このとき、コンペアマッチ割り込み (CMI n) ($n = 0, 1$) が発生します。

23.2.4 コンペアマッチタイマコンスタントレジスタ (CMCOR)

アドレス CMT0.CMCOR 0008 8006h, CMT1.CMCOR 0008 800Ch



CMCOR レジスタは、CMCNT カウンタとのコンペアマッチする値を設定する読み出し / 書き込み可能なレジスタです。

23.3 動作説明

23.3.1 周期カウント動作

CMCR.CKS[1:0] ビットで分周クロックを選択し、CMSTR0.STRn ビット ($n = 0, 1$) を“1”にすると、選択したクロックによって CMCNT カウンタはカウントアップを開始します。

CMCNT カウンタの値が CMCOR レジスタの値と一致すると、コンペアマッチ割り込み (CMIIn) ($n = 0, 1$) が発生します。CMCNT カウンタは “0000h” からカウントアップを再開します。CMCNT カウンタの動作を図 23.2 に示します。




図 23.2 CMCNT カウンタの動作

23.3.2 CMCNT カウンタのカウントタイミング

CMCR.CKS[1:0] ビットで、周辺モジュールクロック (PCLK) を分周した 4 種類の分周クロック (PCLK/8、PCLK/32、PCLK/128、PCLK/512) から CMCNT カウンタに入力するカウントクロックを選択できます。このときの CMCNT カウンタのカウントタイミングを図 23.3 に示します。




図 23.3 CMCNT カウンタのカウントタイミング

23.4 割り込み

23.4.1 割り込み要因

CMTは、チャネルごとにコンペアマッチ割り込み(CMIn) ($n = 0, 1$)があり、それぞれ個々にベクタアドレスが割り当てられています。コンペアマッチ割り込みが発生すると、該当する割り込み要求が出力されます。

割り込み要求によりCPU割り込みを発生させる場合、チャネル間の優先順位は割り込みコントローラの設定により変更可能です。詳しくは「14. 割り込みコントローラ(ICUb)」を参照してください。

表23.2 CMTの割り込み要因

名称	割り込み要因	DTCの起動
CMI0	CMT0のコンペアマッチ	可能
CMI1	CMT1のコンペアマッチ	可能

23.4.2 コンペアマッチ割り込みの発生タイミング

CMCNTカウンタの値とCMCORレジスタの値が一致したときに、コンペアマッチ割り込み(CMIn) ($n = 0, 1$)が発生します。

コンペアマッチ信号は、一致した最後のステート(CMCNTカウンタが一致したカウント値を更新するタイミング)で発生します。したがって、CMCNTカウンタの値とCMCORレジスタの値とが一致した後、CMCNT入力クロックが発生するまでコンペアマッチ信号は発生しません。

コンペアマッチ割り込みのタイミングを図23.4に示します。




図23.4 コンペアマッチ割り込みタイミング

23.5 ELCによるリンク動作

23.5.1 ELCへのイベント信号出力

CMTはイベントリンクコントローラ(ELC)により、割り込み要求信号をイベント信号として使用して、あらかじめ設定したモジュールに対してリンク動作が可能です。CMT1のコンペアマッチによりイベント信号を出力します。

イベント信号は該当する割り込み要求許可ビット(CMTn.CMCR.CMIEビット)の設定に関係なく出力することができます。

23.5.2 ELCからのイベント信号受信によるCMTの動作

CMTはELCのELSR7レジスタにあらかじめ設定したイベントにより次の動作が可能です。

(1) カウントスタート動作

ELCのELOPCレジスタでCMTのカウントスタート動作を選択します。ELSR7レジスタで指定したイベントが発生すると、CMSTR0.STR1ビットが“1”になり、CMTのカウントがスタートします。

ただし、CMSTR0.STR1ビットが“1”になった状態で指定したイベントが発生した場合は、そのイベントは無効となります。

(2) イベントカウンタ動作

ELCのELOPCレジスタでCMTのイベントカウンタ動作を選択します。CMSTR0.STR1ビットが“1”的状態で、ELSR7レジスタで指定したイベントが発生すると、CMT1.CMCR.CKS[1:0]ビットの設定に関係なくそのイベントをカウントソースとして、イベントカウント動作を行います。カウント値を読み出すと、実際に入力されたイベント数が読み出されます。

(3) カウントリスタート動作

ELCのELOPCレジスタでCMTのカウントリスタート動作を選択します。ELSR7レジスタで指定したイベントが発生すると、CMT1.CMCNTカウンタの値が初期値に書き換わります。CMSTR0.STR1ビットが“1”的状態であればカウント動作を継続することができます。

23.5.3 ELCからのイベント信号受信によるCMTの注意事項

以下にCMTをイベントリンクによる動作で使用するときの注意事項を示します。

(1) カウントスタート動作

CMSTR0.STR1ビットへのライトサイクル中にELSR7レジスタで指定したイベントが発生すると、CMSTR0.STR1ビットへの書き込みは行われずイベント発生による“1”的設定が優先されます。

(2) イベントカウンタ動作

CMT1.CMCNTカウンタへのライトサイクル中にELSR7レジスタで指定したイベントが発生すると、CMT1.CMCNTカウンタへの書き込みは行われずイベント発生によるカウント動作が優先されます。

(3) カウントリスタート動作

CMT1.CMCNTカウンタへのライトサイクル中にELSR7レジスタで指定したイベントが発生すると、CMT1.CMCNTカウンタへの書き込みは行われずイベント発生によるカウント値の初期化が優先されます。

23.6 使用上の注意事項

23.6.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタにより、CMT の動作を禁止 / 許可することができます。リセット後、CMT はモジュールストップ状態です。モジュールストップ状態を解除することにより、レジスタのアクセスが可能になります。詳細は「11. 消費電力低減機能」を参照してください。

23.6.2 CMCNT カウンタへの書き込みとコンペアマッチの競合

CMCNT カウンタへの書き込み中にコンペアマッチ信号が発生すると、CMCNT カウンタへの書き込みは行われず CMCNT カウンタのクリアが優先されます。このタイミングを図 23.5 に示します。




図 23.5 CMCNT カウンタへの書き込みとコンペアマッチの競合

23.6.3 CMCNT カウンタへの書き込みとカウントアップの競合

CMCNT カウンタへの書き込みと、カウントアップが競合した場合、CMCNT カウンタへの書き込みが優先されます。このタイミングを図 23.6 に示します。




図 23.6 CMCNT カウンタへの書き込みとカウントアップの競合

24. リアルタイムクロック (RTCc)

本章に記載している PCLK とは PCLKB を指します。

24.1 概要

RTC はカウントモードとして、カレンダカウントモードとバイナリカウントモードの 2 種類を持ち、レジスタの設定により切り替えて使用します。

カレンダカウントモードは、2000 年から 2099 年の 100 年間を、うるう年を自動で判定してカウントするモードです。

バイナリカウントモードは、年、月、日、曜日、時、分の概念を持たず、秒のみをカウントし、その情報をシリアル値として保持するモードで、西暦以外のカレンダに対応できます。

RTC は、カウントソースをプリスケーラで分周した 128Hz のクロックを基準クロックとして年、月、日、曜日、午前 / 午後（12 時間モード時）、時、分、秒、または 32 ビットバイナリを 1/128 秒単位でカウントします。

表 24.1 に RTC の仕様を、図 24.1 に RTC のブロック図を、表 24.2 に RTC の入出力端子を示します。

表24.1 RTCの仕様

項目	内容
カウントモード	カレンダカウントモード/バイナリカウントモード
カウントソース（注 ¹ ）	サブクロック (XCIN)
時計/カレンダ機能	<ul style="list-style-type: none"> カレンダカウントモード 年、月、日、曜日、時、分、秒をカウント、BCD 表示 12 時間/24 時間モード切り替え機能 30 秒調整機能（30 秒未満は 00 秒に切り捨て、30 秒以降は 1 分に桁上げ） うるう年自動補正機能 バイナリカウントモード 秒を 32 ビットでカウント、バイナリ表示 両モード共通 スタート/ストップ機能 秒以下の桁のバイナリ表示（1Hz, 2Hz, 4Hz, 8Hz, 16Hz, 32Hz, 64Hz） 時計誤差補正機能 クロック（1Hz/64Hz）出力
割り込み	<ul style="list-style-type: none"> アラーム割り込み (ALM) アラーム割り込み条件として、以下のいずれと比較するか選択可能 <ul style="list-style-type: none"> カレンダカウントモード：年、月、日、曜日、時、分、秒 バイナリカウントモード：32 ビットバイナリカウンタの各ビット 周期割り込み (PRD) 割り込み周期として、2 秒、1 秒、1/2 秒、1/4 秒、1/8 秒、1/16 秒、1/32 秒、1/64 秒、1/128 秒、1/256 秒 周期から選択可能 桁上げ割り込み (CUP) 次のいずれかのタイミングで割り込み要求発生 <ul style="list-style-type: none"> 64Hz カウンタから秒カウンタへの桁上げが発生したとき 64Hz カウンタの変化と R64CNT レジスタの読み出しタイミングが重なったとき アラーム割り込み、周期割り込みによる、ソフトウェアスタンバイモードからの復帰が可能

注1. 周辺モジュールクロック周波数 (PCLK) \geq カウントソース周波数となるようにしてください。




図 24.1 RTC のブロック図

表 24.2 RTC の入出力端子

端子名	入出力	機能
XCIN	入力	32.768kHzの水晶振動子を接続します。
XCOUT	出力	
RTCOUT	出力	1Hz/64Hzの波形を出力します。

24.2 レジスタの説明

RTC のレジスタの書き込み / 読み出しへは、「24.5.5 レジスタの書き込み / 読み出し時の注意事項」に従って行う必要があります。

RTC のレジスタのビットで、リセット後の値が x (不定) のビットは、リセットでは初期化されません。また、カウント動作時 (RCR2.START ビット = 1 のとき) にリセット状態または低消費電力状態へ遷移した場合、年 / 月 / 曜日 / 日 / 時 / 分 / 秒 / 64Hz カウンタは動作を継続します。レジスタ書き込みおよびレジスタ更新処理中にリセットが発生した場合は、レジスタ値を破壊する可能性がありますので、ご注意ください。また、レジスタ設定直後にソフトウェアスタンバイモードへ遷移しないでください。詳細は、「24.5.4 レジスタ設定後の低消費電力モード移行について」を参照ください。

24.2.1 64Hz カウンタ (R64CNT)

アドレス RTC.R64CNT 0008 C400h

b7	b6	b5	b4	b3	b2	b1	b0
—	F1HZ	F2HZ	F4HZ	F8HZ	F16HZ	F32HZ	F64HZ
リセット後の値 0	x	x	x	x	x	x	x

x : 不定

ビット	シンボル	ビット名	機能	R/W
b0	F64HZ	64Hz ビット	秒以下の桁の 1Hz ~ 64Hz の状態を示します	R
b1	F32HZ	32Hz ビット		R
b2	F16HZ	16Hz ビット		R
b3	F8HZ	8Hz ビット		R
b4	F4HZ	4Hz ビット		R
b5	F2HZ	2Hz ビット		R
b6	F1HZ	1Hz ビット		R
b7	—	予約ビット	読むと “0” が読めます。書き込みは無効になります	R

R64CNT カウンタは、カレンダカウントモード / バイナリカウントモード共通で使用します。

R64CNT カウンタは、128Hz の基準クロックでアップカウントするカウンタで、秒周期を生成します。

R64CNT カウンタを読み出すことで、秒以下の状態が確認できます。


RTC ソフトウェアリセットまたは 30 秒調整を実行すると “00h” になります。

読み出し時は、「24.3.5 64Hz カウンタおよび時刻読み出し手順」に従ってください。

24.2.2 秒カウンタ (RSECCNT) / バイナリカウンタ 0 (BCNT0)

(1) カレンダカウントモード時

アドレス RTC.RSECCNT 0008 C402h



x : 不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	SEC1[3:0]	1秒カウントビット	一秒の位は1秒ごとに0から9をカウントします。桁上げが発生すると、十秒の位が+1されます	R/W
b6-b4	SEC10[2:0]	10秒カウントビット	十秒の位は0から5をカウントして、60秒のカウントを行います	R/W
b7	—	予約ビット	“0”を設定してください。読むと設定値が読みます	R/W


RSECCNT カウンタは、BCD コード化された秒部分の設定、カウント用のカウンタであり、64Hz カウンタの 1 秒ごとの桁上げによってカウント動作を行います。

設定可能範囲は、10 進 (BCD) で “00” ~ “59” です。それ以外の値が設定されると、正常に動作しません。また、書き込みは、スタートビット (RCR2.START) でカウント動作を停止させてから行ってください。

RSECCNT カウンタを書き換えた場合、値が書き換わったことを確認してから次の処理を実施してください。レジスタの書き込み / 読み出しの注意事項については「24.5.5 レジスタの書き込み / 読み出し時の注意事項」を参照してください。

(2) バイナリカウントモード時

アドレス RTC.BCNT0 0008 C402h



x : 不定

BCNT0 カウンタは、書き込み / 読み出し可能な 32 ビットバイナリカウンタの b7 ~ b0 です。

32 ビットバイナリカウンタは、64Hz カウンタの 1 秒ごとの桁上げによってカウント動作を行います。


書き込みは、スタートビット (RCR2.START) でカウント動作を停止させてから行ってください。

読み出し時は、「24.3.5 64Hz カウンタおよび時刻読み出し手順」に従ってください。

24.2.3 分カウンタ (RMINCNT) / バイナリカウンタ 1 (BCNT1)

(1) カレンダカウントモード時

アドレス RTC.RMINCNT 0008 C404h



x : 不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	MIN1[3:0]	1分カウントビット	一分の位は1分ごとに0から9をカウントします。桁上げが発生すると、十分の位が+1されます	R/W
b6-b4	MIN10[2:0]	10分カウントビット	十分の位は0から5をカウントして、60分のカウントを行います	R/W
b7	—	予約ビット	“0”を設定してください。読むと設定値が読みます	R/W


RMINCNT カウンタは、BCD コード化された分部分の設定、カウント用のカウンタであり、秒カウンタの1分ごとの桁上げによってカウント動作を行います。

設定可能範囲は、10進（BCD）で“00”～“59”です。それ以外の値が設定されると、正常に動作しません。また、書き込みは、スタートビット（RCR2.START）でカウント動作を停止させてから行ってください。

RMINCNT カウンタを書き換えた場合、値が書き換わったことを確認してから次の処理を実施してください。レジスタの書き込み/読み出しの注意事項については「24.5.5 レジスタの書き込み/読み出し時の注意事項」を参照してください。

(2) バイナリカウントモード時

アドレス RTC.BCNT1 0008 C404h



x : 不定

BCNT1 カウンタは、書き込み/読み出し可能な32ビットバイナリカウンタのb15～b8です。

32ビットバイナリカウンタは、64Hz カウンタの1秒ごとの桁上げによってカウント動作を行います。


書き込みは、スタートビット（RCR2.START）でカウント動作を停止させてから行ってください。

読み出し時は、「24.3.5 64Hz カウンタおよび時刻読み出し手順」に従ってください。

24.2.4 時カウンタ (RHRCNT) / バイナリカウンタ 2 (BCNT2)

(1) カレンダカウントモード時

アドレス RTC.RHRCNT 0008 C406h



x : 不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	HR1[3:0]	1時間カウントビット	一時間の位は1時間ごとに0から9をカウントします。桁上げが発生すると、十時間の位が+1されます	R/W
b5-b4	HR10[1:0]	10時間カウントビット	十時間の位は一時間の位の桁上げごとに0から2をカウントします	R/W
b6	PM	PM ビット	時カウンタのAM/PMの設定 0 : 午前 1 : 午後	R/W
b7	-	予約ビット	"0"を設定してください。読むと設定値が読みます	R/W

RHRCNT カウンタは、BCD コード化された時部分の設定、カウント用のカウンタであり、分カウンタの1時間ごとの桁上げによってカウント動作を行います。

設定可能範囲は、時間モードビット (RCR2.HR24) によってそれぞれ以下の範囲となります。

RCR2.HR24 ビットが "0" : 10進 (BCD) で "00" ~ "11"

RCR2.HR24 ビットが "1" : 10進 (BCD) で "00" ~ "23"


上記以外の値が設定されると、正常に動作しません。また、書き込みは、スタートビット (RCR2.START) でカウント動作を停止させてから行ってください。

RHRCNT カウンタを読み出す場合は、RCR2.HR24 ビットが "0" の場合のみ PM ビットが有効になります。 RCR2.HR24 ビットが "1" の場合は、PM ビットの値を無視してください。

RHRCNT カウンタを書き換えた場合、値が書き換わったことを確認してから次の処理を実施してください。レジスタの書き込み / 読み出しの注意事項については「24.5.5 レジスタの書き込み / 読み出し時の注意事項」を参照してください。

(2) バイナリカウントモード時

アドレス RTC.BCNT2 0008 C406h



x : 不定

BCNT2 カウンタは、書き込み / 読み出し可能な 32 ビットバイナリカウンタの b23 ~ b16 です。

32 ビットバイナリカウンタは、64Hz カウンタの 1 秒ごとの桁上げによってカウント動作を行います。


書き込みは、スタートビット (RCR2.START) でカウント動作を停止させてから行ってください。

読み出し時は、「24.3.5 64Hz カウンタおよび時刻読み出し手順」に従ってください。

24.2.5 曜日カウンタ (RWKCNT) / バイナリカウンタ 3 (BCNT3)

(1) カレンダカウントモード時

アドレス RTC.RWKCNT 0008 C408h



x : 不定


ビット	シンボル	ビット名	機能	R/W
b2-b0	DAYW[2:0]	曜日カウントビット	b2 b0 0 0 0 : 日 0 0 1 : 月 0 1 0 : 火 0 1 1 : 水 1 0 0 : 木 1 0 1 : 金 1 1 0 : 土 1 1 1 : 設定しないでください	R/W
b7-b3	—	予約ビット	“0”を設定してください。読むと設定値が読みます	R/W

RWKCNT カウンタはコード化された曜日部分の設定、カウント用のカウンタであり、時カウンタの 1 日ごとの桁上げによってカウント動作を行います。設定可能範囲は、10 進で “0” ~ “6” です。それ以外の値が設定されると、正常に動作しません。また、書き込みは、スタートビット (RCR2.START) でカウント動作を停止させてから行ってください。

レジスタの書き込み / 読み出しの注意事項については「24.5.5 レジスタの書き込み / 読み出し時の注意事項」を参照してください。

(2) バイナリカウントモード時

アドレス RTC.BCNT3 0008 C408h



x : 不定

BCNT3 カウンタは、書き込み / 読み出し可能な 32 ビットバイナリカウンタの b31 ~ b24 です。


32 ビットバイナリカウンタは、64Hz カウンタの 1 秒ごとの桁上げによってカウント動作を行います。

書き込みは、スタートビット (RCR2.START) でカウント動作を停止させてから行ってください。

読み出し時は、「24.3.5 64Hz カウンタおよび時刻読み出し手順」に従ってください。

24.2.6 日カウンタ (RDAYCNT)

アドレス RTC.RDAYCNT 0008 C40Ah



x : 不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	DATE1[3:0]	1日カウントビット	一日の位は1日ごとに0~9をカウントします。桁上げが発生すると十日の位が+1されます	R/W
b5-b4	DATE10[1:0]	10日カウントビット	十日の位は一日の位の桁上げごとに0~3をカウントします	R/W
b7-b6	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

RDAYCNT カウンタは、カレンダカウントモード時に使用します。

RDAYCNT カウンタは、BCD コード化された日部分の設定、カウント用のカウンタであり、時カウンタの1日ごとの桁上げによってカウント動作を行います。また、うるう年、月に対応したカウント動作を行います。


うるう年は年カウンタ (RYRCNT) の“00”を2000年とみなして2000年から2099年を、400、100、4で割り切れるかどうかによって計算されます。

設定可能範囲は、10進 (BCD) で“01”～“31”です。それ以外の値が設定されると、正常に動作しません(月ごとおよびうるう年によって設定可能範囲が変化しますので、確認の上、設定してください)。また、書き込みは、スタートビット (RCR2.START) でカウント動作を停止させてから行ってください。

RDAYCNT カウンタを書き換えた場合、値が書き換わったことを確認してから次の処理を実施してください。レジスタの書き込み/読み出しの注意事項については「24.5.5 レジスタの書き込み/読み出し時の注意事項」を参照してください。

24.2.7 月カウンタ (RMONCNT)

アドレス RTC.RMONCNT 0008 C40Ch



x : 不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	MON1[3:0]	1月カウントビット	一月の位は1月ごとに0~9をカウントします。桁上げが発生すると十月の位が+1されます	R/W
b4	MON10	10月カウントビット	十月の位は一月の位の桁上げごとに0~1をカウントします	R/W
b7-b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

RMONCNT カウンタは、カレンダカウントモード時に使用します。

RMONCNT カウンタは、BCD コード化された月部分の設定、カウント用のカウンタであり、日カウンタの月ごとの桁上げによってカウント動作を行います。

設定可能範囲は、10進 (BCD) で “01” ~ “12” です。それ以外の値が設定されると、正常に動作しません。また、書き込みは、スタートビット (RCR2.START) でカウント動作を停止させてから行ってください。

RMONCNT カウンタを書き換えた場合、値が書き換わったことを確認してから次の処理を実施してください。レジスタの書き込み / 読み出しの注意事項については「24.5.5 レジスタの書き込み / 読み出し時の注意事項」を参照してください。

24.2.8 年カウンタ (RYRCNT)

アドレス RTC.RYRCNT 0008 C40Eh

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	x	x	x	x	x	x	x	x

リセット後の値 0 0 0 0 0 0 0 0 x x x x x x x x

x : 不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	YR1[3:0]	1年カウントビット	一年の位は1年ごとに0～9をカウントします。桁上げが発生すると十年の位が+1されます	R/W
b7-b4	YR10[3:0]	10年カウントビット	十年の位は一年の位の桁上げごとに0～9をカウントします	R/W
b15-b8	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください。	R/W

RYRCNT カウンタは、カレンダカウントモード時に使用します。

RYRCNT カウンタは、BCD コード化された年部分の設定、カウント用のカウンタであり、月カウンタの1年ごとの桁上げによって、カウント動作を行います。


設定可能範囲は、10進（BCD）で“00”～“99”です。それ以外の値が設定されると、正常に動作しません。また、書き込みは、スタートビット（RCR2.START）でカウント動作を停止させてから行ってください。

RYRCNT カウンタを書き換えた場合、値が書き換わったことを確認してから次の処理を実施してください。レジスタの書き込み／読み出しの注意事項については「24.5.5 レジスタの書き込み／読み出し時の注意事項」を参照してください。

24.2.9 秒アラームレジスタ (RSECAR) / バイナリカウンタ 0 アラームレジスタ (BCNT0AR)

(1) カレンダカウントモード時

アドレス RTC.RSECAR 0008 C410h



x : 不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	SEC1[3:0]	1秒ビット	一秒の位の設定値	R/W
b6-b4	SEC10[2:0]	10秒ビット	十秒の位の設定値	R/W
b7	ENB	ENB ビット	0 : RSECCNT カウンタの値と比較を行わない 1 : RSECCNT カウンタの値と比較を行う	R/W

RSECAR レジスタは、BCD コード化された秒カウンタ (RSECCNT) に対応するアラームレジスタです。ENB ビットが “1” であれば、RSECAR レジスタの値と RSECCNT カウンタの値との比較を行います。アラームレジスタ (RSECAR, RMINAR, RHRAR, RWKAR, RDAYAR, RMONAR, RYRAREN) のうち、ENB ビットが “1” になっているもののみ、カウンタとアラームレジスタの比較を行い、おのおのがすべて一致するとき、ALM 割り込みに対応した IR フラグが “1” になります。


設定可能範囲は、10 進 (BCD) で “00” ~ “59” であり、それ以外の値が設定されると、正常に動作しません。

RSECAR レジスタを書き換えた場合、値が書き換わったことを確認してから次の処理を実施してください。レジスタの書き込み / 読み出しの注意事項については「24.5.5 レジスタの書き込み / 読み出し時の注意事項」を参照してください。

RTC ソフトウェアリセットを実行すると “00h” になります。

(2) バイナリカウントモード時

アドレス RTC.BCNT0AR 0008 C410h



x : 不定


BCNT0AR カウンタは、32 ビットバイナリカウンタの b7 ~ b0 に対応する書き込み / 読み出し可能なアラームレジスタです。

RTC ソフトウェアリセットを実行すると “00h” になります。

24.2.10 分アラームレジスタ (RMINAR) / バイナリカウンタ 1 アラームレジスタ (BCNT1AR)

(1) カレンダカウントモード時

アドレス RTC.RMINAR 0008 C412h



x : 不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	MIN1[3:0]	1分ビット	一分の位の設定値	R/W
b6-b4	MIN10[2:0]	10分ビット	十分の位の設定値	R/W
b7	ENB	ENB ビット	0 : RMINCNT カウンタの値と比較を行わない 1 : RMINCNT カウンタの値と比較を行う	R/W

RMINAR レジスタは、BCD コード化された分カウンタ (RMINCNT) に対応するアラームレジスタです。ENB ビットが “1” であれば、RMINAR レジスタの値と RMINCNT カウンタの値との比較を行います。アラームレジスタ (RSECAR, RMINAR, RHRAR, RWKAR, RDAYAR, RMONAR, RYRAREN) のうち、ENB ビットが “1” になっているもののみ、カウンタとアラームレジスタの比較を行い、おのおのがすべて一致するとき、ALM 割り込みに対応した IR フラグが “1” になります。


設定可能範囲は、10 進 (BCD) で “00” ~ “59” であり、それ以外の値が設定されると、正常に動作しません。

RMINAR レジスタを書き換えた場合、値が書き換わったことを確認してから次の処理を実施してください。レジスタの書き込み / 読み出しの注意事項については「24.5.5 レジスタの書き込み / 読み出し時の注意事項」を参照してください。

RTC ソフトウェアリセットを実行すると “00h” になります。

(2) バイナリカウントモード時

アドレス RTC.BCNT1AR 0008 C412h



x : 不定


BCNT1AR カウンタは、32 ビットバイナリカウンタの b15 ~ b8 に対応する書き込み / 読み出し可能なアラームレジスタです。

RTC ソフトウェアリセットを実行すると “00h” になります。

24.2.11 時アラームレジスタ (RHRAR) / バイナリカウンタ 2 アラームレジスタ (BCNT2AR)

(1) カレンダカウントモード時

アドレス RTC.RHRAR 0008 C414h



x : 不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	HR1[3:0]	1時間ビット	一時間の位の設定値	R/W
b5-b4	HR10[1:0]	10時間ビット	十時間の位の設定値	R/W
b6	PM	PM ビット	時アラームのAM/PMの設定 0 : 午前 1 : 午後	R/W
b7	ENB	ENB ビット	0 : RHRCNT カウンタの値と比較を行わない 1 : RHRCNT カウンタの値と比較を行う	R/W

RHRAR レジスタは、BCD コード化された時カウンタ (RHRCNT) に対応するアラームレジスタです。ENB ビットが “1” であれば、RHRAR レジスタの値と RHRCNT カウンタの値との比較を行います。アラームレジスタ (RSECAR, RMINAR, RHRAR, RWKAR, RDAYAR, RMONAR, RYRAREN) のうち、ENB ビットが “1” になっているもののみ、カウンタとアラームレジスタの比較を行い、おのおのがすべて一致するとき、ALM 割り込みに対応した IR フラグが “1” になります。

設定可能範囲は、時間モードビット (RCR2.HR24) によってそれぞれ以下の範囲となります。

RCR2.HR24 ビットが “0” : 10進 (BCD) で “00” ~ “11”

RCR2.HR24 ビットが “1” : 10進 (BCD) で “00” ~ “23”

上記以外の値が設定されると、正常に動作しません。

RCR2.HR24 ビットが “0” の場合は、PM ビットの設定も行ってください。


RCR2.HR24 ビットが “1” の場合は、PM ビットの値は無効となります。

RHRAR レジスタを書き換えた場合、値が書き換わったことを確認してから次の処理を実施してください。
レジスタの書き込み / 読み出しの注意事項については「24.5.5 レジスタの書き込み / 読み出し時の注意事項」を参照してください。

RTC ソフトウェアリセットを実行すると “00h” になります。

(2) バイナリカウントモード時

アドレス RTC.BCNT2AR 0008 C414h



x : 不定


BCNT2AR カウンタは、32 ビットバイナリカウンタの b23 ~ b16 に対応する書き込み / 読み出し可能なアラームレジスタです。

RTC ソフトウェアリセットを実行すると “00h” になります。

24.2.12 曜日アラームレジスタ (RWKAR) / バイナリカウンタ 3 アラームレジスタ (BCNT3AR)

(1) カレンダカウントモード時

アドレス RTC.RWKAR 0008 C416h



x : 不定

ビット	シンボル	ビット名	機能	R/W
b2-b0	DAYW[2:0]	曜日の設定値ビット	b2 b0 0 0 0 : 日 0 0 1 : 月 0 1 0 : 火 0 1 1 : 水 1 0 0 : 木 1 0 1 : 金 1 1 0 : 土 1 1 1 : 設定しないでください	R/W
b6-b3	—	予約ビット	“0”を設定してください。読むと設定値が読みます	R/W
b7	ENB	ENB ビット	0 : RWKCNT カウンタの値と比較を行わない 1 : RWKCNT カウンタの値と比較を行う	R/W

RWKAR レジスタは、コード化された曜日カウンタ (RWKCNT) に対応するアラームレジスタです。ENB ビットが “1” であれば、RWKAR レジスタの値と RWKCNT カウンタの値との比較を行います。アラームレジスタ (RSECAR, RMINAR, RHRAR, RWKAR, RDAYAR, RMONAR, RYRAREN) のうち、ENB ビットが “1” になっているもののみ、カウンタとアラームレジスタの比較を行い、おのおのがすべて一致するとき、ALM 割り込みに対応した IR フラグが “1” になります。


設定可能範囲は、10 進で “0” ~ “6” であり、それ以外の値が設定されると、正常に動作しません。

RWKAR レジスタを書き換えた場合、値が書き換わったことを確認してから次の処理を実施してください。レジスタの書き込み / 読み出しの注意事項については「24.5.5 レジスタの書き込み / 読み出し時の注意事項」を参照してください。

RTC ソフトウェアリセットを実行すると “00h” になります。

(2) バイナリカウントモード時

アドレス RTC.BCNT3AR 0008 C416h



x : 不定


BCNT3AR カウンタは、32 ビットバイナリカウンタの b31 ~ b24 に対応する書き込み / 読み出し可能なアラームレジスタです。

RTC ソフトウェアリセットを実行すると “00h” になります。

24.2.13 日アラームレジスタ (RDAYAR) / バイナリカウンタ 0 アラーム許可レジスタ (BCNT0AER)

(1) カレンダカウントモード時

アドレス RTC.RDAYAR 0008 C418h



x : 不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	DATE1[3:0]	1日ビット	一日の位の設定値	R/W
b5-b4	DATE10[1:0]	10日ビット	十日の位の設定値	R/W
b6	—	予約ビット	“0”を設定してください。読むと設定値が読みます	R/W
b7	ENB	ENB ビット	0: RDAYCNT カウンタの値と比較を行わない 1: RDAYCNT カウンタの値と比較を行う	R/W

RDAYAR レジスタは、BCD コード化された日カウンタ (RDAYCNT) に対応するアラームレジスタです。ENB ビットが “1” であれば、RDAYAR レジスタの値と RDAYCNT カウンタの値との比較を行います。アラームレジスタ (RSECAR, RMINAR, RHRAR, RWKAR, RDAYAR, RMONAR, RYRAREN) のうち、ENB ビットが “1” になっているもののみ、カウンタとアラームレジスタの比較を行い、おのおのがすべて一致するとき、ALM 割り込みに対応した IR フラグが “1” になります。


設定可能範囲は、10 進 (BCD) で “01” ~ “31” であり、それ以外の値が設定されると、正常に動作しません。

RDAYAR レジスタを書き換えた場合、値が書き換わったことを確認してから次の処理を実施してください。レジスタの書き込み / 読み出しの注意事項については「24.5.5 レジスタの書き込み / 読み出し時の注意事項」を参照してください。

RTC ソフトウェアリセットを実行すると “00h” になります。

(2) バイナリカウントモード時

アドレス RTC.BCNT0AER 0008 C418h



x : 不定


BCNT0AER レジスタは、32 ビットバイナリカウンタの b7 ~ b0 に対応するアラーム許可を設定する書き込み / 読み出し可能なレジスタです。ENB[31:0] ビットのうち、“1” になっているビットに対応したバイナリカウンタ (BCNT[31:0]) とバイナリアラームレジスタ (BCNTAR[31:0]) の比較を行い、おのおのすべてが一致するとき、ALM 割り込みに対応した IR フラグが “1” になります。

RTC ソフトウェアリセットを実行すると “00h” になります。

24.2.14 月アラームレジスタ (RMONAR) / バイナリカウンタ 1 アラーム許可レジスタ (BCNT1AER)

(1) カレンダカウントモード時

アドレス RTC.RMONAR 0008 C41Ah



x : 不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	MON1[3:0]	1月ビット	一月の位の設定値	R/W
b4	MON10	10月ビット	十月の位の設定値	R/W
b6-b5	—	予約ビット	“0”を設定してください。読むと設定値が読みます	R/W
b7	ENB	ENB ビット	0 : RMONCNT カウンタの値と比較を行わない 1 : RMONCNT カウンタの値と比較を行う	R/W

RMONAR レジスタは、BCD コード化された月カウンタ (RMONCNT) に対応するアラームレジスタです。ENB ビットが “1” であれば、RMONAR レジスタの値と RMONCNT カウンタの値との比較を行います。アラームレジスタ (RSECAR, RMINAR, RHRAR, RWKAR, RDAYAR, RMONAR, RYRAREN) のうち、ENB ビットが “1” になっているものののみ、カウンタとアラームレジスタの比較を行い、おのおのがすべて一致するとき、ALM 割り込みに対応した IR フラグが “1” になります。


設定可能範囲は、10 進 (BCD) で “01” ~ “12” であり、それ以外の値が設定されると、正常に動作しません。

RMONAR レジスタを書き換えた場合、値が書き換わったことを確認してから次の処理を実施してください。レジスタの書き込み / 読み出しの注意事項については「24.5.5 レジスタの書き込み / 読み出し時の注意事項」を参照してください。

RTC ソフトウェアリセットを実行すると “00h” になります。

(2) バイナリカウントモード時

アドレス RTC.BCNT1AER 0008 C41Ah



x : 不定

BCNT1AER レジスタは、32 ビットバイナリカウンタの b15 ~ b8 に対応するアラーム許可を設定する書き込み / 読み出し可能なレジスタです。ENB[31:0] ビットのうち、“1” になっているビットに対応したバイナリカウンタ (BCNT[31:0]) とバイナリアラームレジスタ (BCNTAR[31:0]) の比較を行い、おのおのすべてが一致するとき、ALM 割り込みに対応した IR フラグが “1” になります。

RTC ソフトウェアリセットを実行すると “00h” になります。

24.2.15 年アラームレジスタ (RYRAR) / バイナリカウンタ 2 アラーム許可レジスタ (BCNT2AER)

(1) カレンダカウントモード時

アドレス RTC.RYRAR 0008 C41Ch

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	YR10[3:0]	—	—	—	YR1[3:0]	—	—

リセット後の値 0 0 0 0 0 0 0 0 x x x x x x x x

x : 不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	YR1[3:0]	1年ビット	一年の位の設定値	R/W
b7-b4	YR10[3:0]	10年ビット	十年の位の設定値	R/W
b15-b8	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

RYRAR レジスタは、BCD コード化された年カウンタ (RYRCNT) に対応するアラームレジスタです。

設定可能範囲は、10 進 (BCD) で “00” ~ “99” であり、それ以外の値が設定されると、正常に動作しません。

RYRAR レジスタを書き換えた場合、値が書き換わったことを確認してから次の処理を実施してください。
レジスタの書き込み / 読み出しの注意事項については「24.5.5 レジスタの書き込み / 読み出し時の注意事項」を参照してください。

RTC ソフトウェアリセットを実行すると “0000h” になります。

(2) バイナリカウントモード時

アドレス RTC.BCNT2AER 0008 C41Ch

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	ENB[23:16]	—	—	—	—	—	—

リセット後の値 0 0 0 0 0 0 0 0 x x x x x x x x

x : 不定

BCNT2AER レジスタは、32 ビットバイナリカウンタの b23 ~ b16 に対応するアラーム許可を設定する書き込み / 読み出し可能なレジスタです。ENB[31:0] ビットのうち、“1” になっているビットに対応したバイナリカウンタ (BCNT[31:0]) とバイナリアラームレジスタ (BCNTAR[31:0]) の比較を行い、おのおのすべてが一致するとき、ALM 割り込みに対応した IR フラグが “1” になります。

RTC ソフトウェアリセットを実行すると “0000h” になります。

24.2.16 年アラーム許可レジスタ (RYRAREN) / バイナリカウンタ 3 アラーム許可レジスタ (BCNT3AER)

(1) カレンダカウントモード時

アドレス RTC.RYRAREN 0008 C41Eh

b7	b6	b5	b4	b3	b2	b1	b0
ENB	—	—	—	—	—	—	—

リセット後の値 X X X X X X X X

x : 不定

ビット	シンボル	ビット名	機能	R/W
b6-b0	—	予約ビット	“0”を設定してください。読むと設定値が読みます	R/W
b7	ENB	ENB ビット	0: RYRCNT カウンタの値と比較を行わない 1: RYRCNT カウンタの値と比較を行う	R/W

RYRAREN レジスタは、ENB ビットが “1” であれば、RYRAR レジスタの値と RYRCNT カウンタの値との比較を行います。アラームレジスタ (RSECAR, RMINAR, RHRAR, RWKAR, RDAYAR, RMONAR, RYRAREN) のうち、ENB ビットが “1” になっているもののみ、カウンタとアラームレジスタの比較を行い、おのおのがすべて一致するとき、ALM 割り込みに対応した IR フラグが “1” になります。

RTC ソフトウェアリセットを実行すると “00h” になります。

(2) バイナリカウントモード時

アドレス RTC.BCNT3AER 0008 C41Eh

b7	b6	b5	b4	b3	b2	b1	b0
ENB[31:24]							

リセット後の値 X X X X X X X X


x : 不定

BCNT3AER レジスタは、32 ビットバイナリカウンタの b31 ~ b24 に対応するアラーム許可を設定する書き込み / 読み出し可能なレジスタです。ENB[31:0] ビットのうち、“1” になっているビットに対応したバイナリカウンタ (BCNT[31:0]) とバイナリアラームレジスタ (BCNTAR[31:0]) の比較を行い、おのおのすべてが一致するとき、ALM 割り込みに対応した IR フラグが “1” になります。

RTC ソフトウェアリセットを実行すると “00h” になります。

24.2.17 RTC コントロールレジスタ 1 (RCR1)

アドレス RTC.RCR1 0008 C422h



x : 不定

ビット	シンボル	ビット名	機能	R/W
b0	AIE	アラーム割り込み許可ビット	0 : アラーム割り込み要求を禁止 1 : アラーム割り込み要求を許可	R/W
b1	CIE	桁上げ割り込み許可ビット	0 : 桁上げ割り込み要求を禁止 1 : 桁上げ割り込み要求を許可	R/W
b2	PIE	周期割り込み許可ビット	0 : 周期割り込み要求を禁止 1 : 周期割り込み要求を許可	R/W
b3	RTCOS	RTCOUT出力選択ビット	0 : RTCOUTは1Hzを出力 1 : RTCOUTは64Hzを出力	R/W
b7-b4	PES[3:0]	周期割り込み選択ビット	b7 b4 0 1 1 0 : 周期割り込み発生の周期は1/256秒ごと 0 1 1 1 : 周期割り込み発生の周期は1/128秒ごと 1 0 0 0 : 周期割り込み発生の周期は1/64秒ごと 1 0 0 1 : 周期割り込み発生の周期は1/32秒ごと 1 0 1 0 : 周期割り込み発生の周期は1/16秒ごと 1 0 1 1 : 周期割り込み発生の周期は1/8秒ごと 1 1 0 0 : 周期割り込み発生の周期は1/4秒ごと 1 1 0 1 : 周期割り込み発生の周期は1/2秒ごと 1 1 1 0 : 周期割り込み発生の周期は1秒ごと 1 1 1 1 : 周期割り込み発生の周期は2秒ごと 上記以外は、周期割り込みを発生しない	R/W

RCR1 レジスタは、カレンダカウントモード / バイナリカウントモード共通で使用します。

AIE、PIE、PES[3:0] ビットは、カウントソースに同期して更新されるので、RCR1 レジスタを書き換えた場合は、全ビットの値が更新されたことを確認してから次の処理を実行してください。

AIE ビット（アラーム割り込み許可ビット）

アラーム割り込み要求の許可または禁止を選択します。

CIE ビット（桁上げ割り込み許可ビット）

秒カウンタ (RSECCNT) / バイナリカウンタ 0 (BCNT0) への桁上げ、または 64Hz カウンタ (R64CNT) 読み出しと、64Hz カウンタへの桁上げが重なったときの割り込み要求の許可または禁止を選択します。

PIE ビット（周期割り込み許可ビット）

周期割り込み要求の許可または禁止を選択します。

RTCOS ビット（RTCOUT 出力選択ビット）

RTCOUT の出力周期を選択するビットです。RTCOS ビットは、カウント動作停止中 (RCR2.START ビット = 0) かつ RTCOUT 出力禁止 (RCR2.RTCOE ビット = 0) のときに書き換えてください。RTCOUT を外部端子に出力する場合は、RCR2.RTCOE ビットを有効にしてください。I/O ポートの制御については、「19.3.1 端子入出力機能設定手順」を参照してください。

PES[3:0] ビット（周期割り込み選択ビット）

周期割り込みの周期を設定します。PES[3:0] ビットで設定した周期に応じて周期割り込みを要求します。

24.2.18 RTC コントロールレジスタ 2 (RCR2)

アドレス RTC.RCR2 0008 C424h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	X	X	X	X	0	0	0	X

X : 不定

ビット	シンボル	ビット名	機能	R/W
b0	START	スタートビット	0 : プリスケーラとカウンタは停止 1 : プリスケーラとカウンタは通常動作	R/W
b1	RESET	RTC ソフトウェアリセットビット	<ul style="list-style-type: none"> 書き込み時 0 : 書き込み無効 1 : プリスケーラおよびRTC ソフトウェアリセット対象レジスタ(注1)を初期化 読み出し時 0 : 通常の時計動作またはRTC ソフトウェアリセット完了 1 : RTC ソフトウェアリセット中 	R/W
b2	ADJ30	30秒調整ビット(注2)	<ul style="list-style-type: none"> 書き込み時 0 : 書き込み無効 1 : 30秒調整の実行 読み出し時 0 : 通常の時計動作または30秒調整が完了 1 : 30秒調整中 	R/W
b3	RTCOE	RTCOUT出力許可ビット	0 : RTCOUT出力禁止 1 : RTCOUT出力許可	R/W
b4	AADJE	自動補正機能許可ビット(注3)	0 : 自動補正機能禁止 1 : 自動補正機能許可	R/W
b5	AADJP	自動補正周期選択ビット(注3)	0 : 1分(バイナリカウンタモード時は32秒)ごとに RADJ.ADJ[5:0]ビットをプリスケーラのカウント値から加減する 1 : 10秒(バイナリカウンタモード時は8秒)ごとに RADJ.ADJ[5:0]ビットをプリスケーラのカウント値から加減する	R/W
b6	HR24	時間モードビット(注2、注3)	0 : RTCは12時間モードで動作 1 : RTCは24時間モードで動作	R/W
b7	CNTMD	カウントモード選択ビット	0 : カレンダカウントモード 1 : バイナリカウントモード	R/W

注1. R64CNT, RSECAR/BCNT0AR, RMINAR/BCNT1AR, RHRAR/BCNT2AR, RWKAR/BCNT3AR, RDAYAR/BCNT0AER, RMONAR/BCNT1AER, RYRAR/BCNT2AER, RYRAREN/BCNT3AER, RADJ, RCR2.ADJ30, RCR2.AADJE, RCR2.AADJP

注2. バイナリカウンタモードでは予約ビットです。書く場合は“0”を書いてください。

注3. このビットを書き換えた場合、値が書き換わったことを確認してから次の処理を実施してください。レジスタの書き込み/読み出しの注意事項については「24.5.5 レジスタの書き込み/読み出し時の注意事項」を参照してください。

RCR2 レジスタは、時間モード、自動補正機能、RTCOUT 出力許可、30 秒調整、RTC ソフトウェアリセット、カウント制御に関するレジスタです。

START ビット (スタートビット)

プリスケーラおよびカウンタ(時計)の停止または動作を制御するビットです。

START ビットは、カウントソースに同期して更新されるので、START ビットを書き換えた場合は、値が更新されたことを確認してから次の処理を実行してください。

RESET ビット (RTC ソフトウェアリセットビット)

プリスケーラおよび RTC ソフトウェアリセット対象レジスタを初期化するビットです。

RESET ビットに “1” が書き込まれた場合、カウントソースに同期して初期化が実行され、初期化が完了すると RESET ビットは自動的に “0” になります。

RESET ビットに “1” を書き込んだ場合は、“0” になったことを確認してから次の処理を実行してください。

ADJ30 ビット (30 秒調整ビット)

30 秒調整を行うビットです。

ADJ30 ビットに “1” が書き込まれたときの RSECCNT カウンタの値が 30 秒未満の場合は 00 秒に切り捨て、30 秒以上の場合は 1 分に桁上げします。

30 秒調整は、カウントソースに同期して行われます。ADJ30 ビットに “1” が書き込まれた場合、30 秒調整が完了すると ADJ30 ビットは自動的に “0” になります。ADJ30 ビットに “1” を書き込んだ場合は、“0” になったことを確認してから次の処理を実行してください。

30 秒調整が行われると、プリスケーラおよび R64CNT カウンタもリセットされます。

RTC ソフトウェアリセットを実行すると ADJ30 ビットは、“0” になります。

バイナリカウンタモードでは予約ビットです。書く場合、“0” を書いてください。

RTCOE ビット (RTCOUT 出力許可ビット)

RTCOUT (1Hz/64Hz クロック) の出力を許可するビットです。

RTCOE ビットの書き換えは、START ビットでカウント動作を停止させてから行ってください。カウント動作を停止する (START ビットに “0” を書く) ときは、同時に RTCOE ビットの値を書き換えないでください。

RTCOUT を外部端子に出力する場合は、RTCOE ビットを許可にし、かつポート制御の設定もしてください。

AADJE ビット (自動補正機能許可ビット)

自動補正機能の禁止、許可を制御するビットです。

AADJE ビットの書き換えは、プラスマイナスビット (RADJ.PMADJ[1:0]) を “00b” (補正しない) にしてから行ってください。

RTC ソフトウェアリセットを実行すると AADJE ビットは、“0” になります。

AADJP ビット (自動補正周期選択ビット)

自動補正周期を選択するビットです。

AADJP ビットの書き換えは、プラスマイナスビット (RADJ.PMADJ[1:0]) を “00b” (補正しない) にしてから行ってください。

RTC ソフトウェアリセットを実行すると AADJP ビットは、“0” になります。

HR24 ビット (時間モードビット)

RTC の時間モードを 12 時間モードで動作させるか、24 時間モードで動作させるかを指定するビットです。

HR24 ビットの書き換えは、START ビットでカウント動作を停止させてから行ってください。START ビットと同時に HR24 ビットの値を書き換えないでください。

バイナリカウンタモードでは予約ビットです。書く場合、“0” を書いてください。

CNTMD ビット（カウントモード選択ビット）

RTC のカウントモードを、カレンダカウントモードで動作させるか、バイナリカウントモードで動作させるかを指定するビットです。

カウントモード設定時は、RTC ソフトウェアリセットを実行し、初期設定からやり直してください。

本ビットは、カウントソースに同期して更新され、RTC ソフトウェアリセット完了までに値が確定します。

初期設定の詳細は、「24.3.1 電源投入後のレジスタの初期設定概要」を参照してください。

24.2.19 RTC コントロールレジスタ 3 (RCR3)

アドレス RTC.RCR3 0008 C426h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	RTCDV[2:0]	RTCEN	x	x

リセット後の値 0 0 0 0 x x x x

x : 不定

ビット	シンボル	ビット名	機能	R/W
b0	RTCEN	サブクロック発振器制御ビット	0 : サブクロック発振器停止 1 : サブクロック発振器動作	R/W
b3-b1	RTCDV[2:0]	サブクロック発振器ドライブ能力制御ビット	b3 b1 0 0 0 : 設定しないでください 0 0 1 : 低CL用ドライブ能力 0 1 0 : 設定しないでください 0 1 1 : 設定しないでください 1 0 0 : 設定しないでください 1 0 1 : 設定しないでください 1 1 0 : 標準CL用ドライブ能力 1 1 1 : 設定しないでください	R/W
b7-b4	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

RCR3 レジスタは、クロック発生回路にあるサブクロック発振器を制御するためのレジスタです。サブクロック発振器の制御については、「9. クロック発生回路」を参照してください。

本レジスタはカレンダカウントモード / バイナリカウントモードで共通の機能です。

本レジスタを書き換えた場合は、全ビットの値が更新されたことを確認してから次の処理を実行してください。

RTCEN ビット（サブクロック発振器制御ビット）

サブクロック発振器の動作 / 停止を制御します。

サブクロック発振器の動作 / 停止は、RTCEN ビットおよびクロック発生回路のレジスタ (SOSCCR.SOSTP ビット) で制御され、いずれかのビットが“動作”に設定されているとサブクロック発振器は動作状態となります。

サブクロックを RTC のカウントソースとして使用する場合は、RTCEN ビットでサブクロック発振器の動作設定を行ってください。

RTCDV[2:0] ビット（サブクロック発振器ドライブ能力制御ビット）


サブクロック発振器のドライブ能力を制御します。RTCDV[2:0] ビットの設定は、SOSCCR.SOSTP ビットが“1”、かつ RCR3.RTCEN ビットが“0”的ときに行ってください。

24.2.19.1 低 CL 水晶振動子の使用に関する注意事項

XCIN 端子や XCOUT 端子の近傍の信号が変化すると、サブクロック発振器の発振精度に影響する可能性があります。影響の大きさは、基板の配線パターンや近傍の信号変化の状況により異なります。低 CL 水晶振動子を使用した基板を作成する際には、アプリケーションノート「低 CL サブクロック回路のデザインガイド」(R01AN1830JJ) を参考に、ノイズ対策を実施してください。

24.2.20 時間誤差補正レジスタ (RADJ)

アドレス RTC.RADJ 0008 C42Eh



x : 不定

ビット	シンボル	ビット名	機能	R/W
b5-b0	ADJ[5:0]	補正值ビット	誤差補正值を設定します	R/W
b7-b6	PMADJ[1:0]	プラスマイナスビット	b7 b6 0 0 : 補正動作を行いません 0 1 : 時計を進める 1 0 : 時計を遅らせる 1 1 : 設定しないでください	R/W

RADJ レジスタは、カレンダカウントモード / バイナリカウントモード共通で使用します。

時計を誤差補正值に応じて進めるか、遅らせることによって、補正を行います。

自動補正機能許可ビット (RCR2.AADJE) が “0” の場合は、RADJ レジスタを書き込むときに補正動作を行います。

RCR2.AADJE ビットが “1” の場合は、自動補正周期選択ビット (RCR2.AADJP) で設定した間隔で補正動作を行います。

ソフトウェア設定（自動補正しない設定）による補正時は、レジスタ設定後、カウントソースで 320 サイクル以内に次の補正值を設定すると前回の補正設定が無効となる場合があります。連続して補正を行う場合は、レジスタ設定後、カウントソースで 320 サイクル以上待ってから再設定してください。

RADJ レジスタは、カウントソースに同期して更新されます。RADJ レジスタを書き換えた場合は、全ビットの値が更新されたことを確認してから次の処理を実行してください。

RTC ソフトウェアリセットを実行すると “00h” になります。

ADJ[5:0] ビット（補正值ビット）

時計の誤差に応じて補正值（サブクロックのクロックサイクル数）を設定します。

PMADJ[1:0] ビット（プラスマイナスビット）

ADJ[5:0] ビットで設定した誤差補正值に応じて時計を進めるか、遅らせるかを選択します。

24.3 動作説明

24.3.1 電源投入後のレジスタの初期設定概要

電源投入後、クロック設定、カウントモード設定、時刻設定、時計誤差補正、アラーム、割り込みの初期設定をしてください。




図 24.2 電源投入後の初期設定概要

24.3.2 クロックとカウントモード設定手順

図 24.3 にクロック設定手順を示します。




図 24.3 クロック設定手順

24.3.3 時刻設定手順

図 24.4 に時刻設定手順を示します。




図 24.4 時刻設定手順

24.3.4 30秒調整手順

図 24.5 に30秒調整手順を示します。30秒調整機能はカレンダカウントモードでのみ使用可能です。




図 24.5 30秒調整手順

24.3.5 64Hz カウンタおよび時刻読み出し手順

図 24.6 に 64Hz カウンタおよび時刻読み出し手順を示します。




図 24.6 時刻読み出し手順

64Hz カウンタおよび時刻読み出し中に桁上げが起こると正しい時刻が得られないため、再度読み出す必要があります。割り込みを使用しない方法を図 24.6 の (a) に、桁上げ割り込みを使用する方法を図 24.6 の (b) に示します。通常、プログラムを容易にするために、割り込みを使用しない方法を利用します。

24.3.6 アラーム機能

図 24.7 にアラーム機能の使用方法を示します。




図 24.7 アラーム機能の使用方法

カレンダカウントモードでは、アラームは、年、月、日、曜日、時、分、秒のいずれか、あるいは組み合わせで発生させることができます。アラームの対象とする各アラームレジスタの ENB ビットに“1”を書き込み、下位ビットにアラーム時刻を設定します。アラームの対象外のレジスタは、ENB ビットに“0”を書き込みます。

バイナリカウントモードでは、32 ビットの任意のビットの組み合わせでアラームを発生させることができます。アラームの対象とするビットに対応するアラーム許可レジスタの ENB ビットに“1”を書き込み、アラームレジスタにアラーム時刻を設定します。アラームの対象外とするビットには、アラーム許可レジスタの ENB ビットに“0”を書き込みます。

カウンタとアラーム時刻が一致した場合は、ALM 割り込みに対応した IR フラグが“1”になります。アラームの検出はこのフラグを読み出すことによって確認できますが、通常は割り込みで行います。ALM 割り込みに対応した割り込み要求許可ビットに“1”が書き込まれている場合、アラーム割り込みが発生しアラームを検出することができます。

ALM 割り込みに対応した IR フラグは“0”を書き込むと“0”になります。

低消費電力状態のときにカウンタとアラーム時刻が一致すると低消費電力状態から復帰します。

24.3.7 アラーム割り込み禁止手順

図 24.8 に許可状態のアラーム割り込み要求を禁止する手順を示します。




図 24.8 アラーム割り込み要求を禁止する手順

24.3.8 時計誤差補正機能

時計誤差補正機能は、サブクロックの発振精度による時計の誤差（遅れる / 進む）を補正します。サブクロック選択時、32,768 クロックサイクルを 1 秒として動作するため、サブクロックの周波数が高い場合は時計が進み、低い場合は時計が遅れます。本機能により、時計を進めるか、遅らせることで誤差を補正することができます。

時計誤差補正機能には、自動補正とソフトウェアによる補正の 2 種類の補正機能があります。

自動補正、ソフトウェアによる補正の選択は、RCR2.AADJE ビットで設定してください。

24.3.8.1 自動補正機能

RCR2.AADJE ビットが “1” の場合、自動補正機能が有効です。

自動補正機能では、RCR2.AADJP ビットで選択した補正周期ごとに RADJ レジスタ設定に応じて時計を進めるか、遅らせます。以下に例を示します。

例 1) サブクロック周波数 = 32.769kHz

補正方法 :

サブクロックの周波数が 32.769kHz の場合、32,769 クロックサイクルで 1 秒になりますが、RTC は、32,768 クロックサイクルを 1 秒として動作するため、1 秒につき 1 クロックサイクル分、時計が進みます。1 分なら 60 クロックサイクル分、時計が進むため、1 分ごとに 60 クロックサイクル分、時計を遅らせることで補正できます。

レジスタ設定内容 : (RCR2.CNTMD = 0 の場合)

- RCR2.AADJP ビット = 0 (1 分ごとに補正)
- RADJ.PMADJ[1:0] ビット = 10b (遅らせる)
- RADJ.ADJ[5:0] ビット = 60 (3Ch)

例 2) サブクロック周波数 = 32.766kHz

補正方法 :

サブクロックの周波数が 32.766kHz の場合、32,766 クロックサイクルで 1 秒になりますが、RTC は 32,768 クロックサイクルを 1 秒として動作するため、1 秒につき 2 クロックサイクル分、時計が遅れます。10 秒なら 20 クロックサイクル分、時計が遅れるため、10 秒ごとに 20 クロックサイクル分、時計を進めることで補正できます。

レジスタ設定内容 : (RCR2.CNTMD = 0 の場合)

- RCR2.AADJP ビット = 1 (10 秒ごとに補正)
- RADJ.PMADJ[1:0] ビット = 01b (進める)
- RADJ.ADJ[5:0] ビット = 20 (14h)

例 3) サブクロック周波数 = 32.764kHz

補正方法 :

サブクロックの周波数が 32.764kHz の場合、32,764 クロックサイクルで 1 秒になりますが、RTC は 32,768 クロックサイクルを 1 秒として動作するため、1 秒につき 4 クロックサイクル分、時計が遅れます。8 秒なら 32 クロックサイクル分、時計が遅れるため、8 秒ごとに “32” クロックサイクル分、時計を進めることで補正できます。

レジスタ設定内容 : (RCR2.CNTMD = 1 の場合)

- RCR2.AADJP ビット = 1 (8 秒ごとに補正)
- RADJ.PMADJ[1:0] ビット = 01b (進める)
- RADJ.ADJ[5:0] ビット = 32 (20h)

24.3.8.2 ソフトウェアによる補正

RCR2.AADJE ビットが “0” の場合、ソフトウェアによる補正が有効です。

ソフトウェアによる補正では、RADJ レジスタへの書き込み命令を実行したタイミングで RADJ レジスタ設定に応じて時計を進めるか、遅らせます。

例 1) サブクロック周波数 = 32.769kHz

補正方法 :

サブクロックの周波数が 32.769kHz の場合、32,769 クロックサイクルで 1 秒になりますが、RTC は 32,768 クロックサイクルを 1 秒として動作するため、1 秒につき 1 クロックサイクル分、時計が進みます。1 秒ごとに 1 クロックサイクル分、時計が進むため、1 秒ごとに 1 クロックサイクル分、時計を遅らせることで補正できます。

レジスタ設定内容 :

- RADJ.PMADJ[1:0] ビット = 10b (遅らせる)
- RADJ.ADJ[5:0] ビット = 1 (01h)
1 秒の割り込みごとに RADJ レジスタに書き込む

24.3.8.3 補正モードの変更手順

補正モードを変更する場合は、RADJ.PMADJ[1:0] ビットを “00b” (補正しない) にした後、RCR2.AADJE ビットを変更してください。

ソフトウェアによる補正から、自動補正に切り替える場合

- (1) RADJ.PMADJ[1:0] ビットを “00b” (補正しない) にする
- (2) RCR2.AADJE ビットを “1” (自動補正機能許可) にする
- (3) RCR2.AADJP ビットで補正周期を選択する
- (4) RADJ.PMADJ[1:0] ビットに補正方向を、RADJ.ADJ[5:0] ビットに時計誤差補正值を設定する

自動補正から、ソフトウェアによる補正に切り替える場合

- (1) RADJ.PMADJ[1:0] ビットを “00b” (補正しない) にする
- (2) RCR2.AADJE ビットを “0” (ソフトウェアによる補正機能有効) にする
- (3) 任意のタイミングで RADJ.PMADJ[1:0] ビットに補正方向を、RADJ.ADJ[5:0] ビットに時計誤差補正值を書き込むと補正を行う。以降、RADJ レジスタに書き込むごとに補正を行う。

24.3.8.4 補正機能の停止手順

補正機能を停止する場合は、RADJ.PMADJ[1:0] ビットを “00b” (補正しない) にしてください。

24.4 割り込み要因

RTC の割り込み要因には、以下の 3 種類があります。表 24.3 に RTC の割り込み要因を示します。

表 24.3 RTC の割り込み要因

名称	割り込み要因
ALM	アラーム割り込み
PRD	周期割り込み
CUP	桁上げ割り込み

(1) アラーム割り込み (ALM)

アラームレジスタと時計カウンタとの比較結果によって割り込みが発生します（詳細は「24.3.6 アラーム機能」を参照してください）。

アラームレジスタの設定中に時計カウンタと一致し、割り込みフラグが“1”になる可能性があるため、アラームレジスタの変更後、アラーム時刻設定の確定を待ち、一度 ALM 割り込みに対応した IR フラグを“0”にしてください。アラーム割り込みの割り込みフラグは、一度“0”になると、再度アラームレジスタと時計カウンタが不一致状態になった後、再び一致するかアラームの再設定を行うまでは“1”になりません。




図 24.9 アラーム割り込み (ALM) のタイミングチャート

(2) 周期割り込み (PRD)

2 秒、1 秒、1/2 秒、1/4 秒、1/8 秒、1/16 秒、1/32 秒、1/64 秒、1/128 秒、1/256 秒周期で発生する割り込みです。RCR1.PES[3:0] ビットによって周期の選択が可能です。

(3) 柄上げ割り込み (CUP)

秒カウンタ / バイナリカウンタ 0 への柄上げが発生したとき、または 64Hz カウンタ読み出しと R64CNT カウンタへの柄上げが重なったときに発生する割り込みです。




図 24.10 柄上げ割り込み (CUP) のタイミングチャート

24.5 使用上の注意事項

24.5.1 カウント動作時のレジスタ書き込みについて

カウント動作時 (RCR2.START ビット = 1 のとき) は、以下のレジスタに書き込みを行わないでください。

RSECCNT/BCNT0, RMINCNT/BCNT1, RHRCNT/BCNT2, RDAYCNT, RWKCNT/BCNT3, RMONCNT, RYRCNT, RCR1.RTCOS, RCR2.RTCOE, RCR2.HR24

上記のレジスタへの書き込みを行う場合は、一度カウント動作を停止してから書き込んでください。

24.5.2 周期割り込みの使用について

周期割り込みの使用方法を図 24.11 に示します。

周期割り込みは、RCR1.PES[3:0] ビットの設定によって割り込みの発生および周期を切り替えることができます。しかし、割り込み発生にプリスケーラ、R64CNT、RSECCNT/BCNT0 カウンタを使用しているため、RCR1.PES[3:0] ビット設定直後の割り込み発生周期は保証されません。

RCR2 レジスタによって、カウント動作の停止 / 動作、RTC ソフトウェアリセット、30 秒調整を行うと、割り込み発生周期に影響を与えます。また、時計誤差補正機能を使用した場合、補正後の割り込み発生周期は、補正值の分だけ周期がずれます。




図 24.11 周期割り込み機能の使用方法

24.5.3 RTCOUT (1Hz/64Hz) 出力について

RCR2 レジスタによって、カウント動作の停止 / 動作、RTC ソフトウェアリセット、30 秒調整を行うと、RTCOUT (1Hz/64Hz) 出力の周期に影響を与えます。また、時計誤差補正機能を使用した場合、補正後の RTCOUT (1Hz/64Hz) 出力の周期は、補正值の分だけ周期がずれます。

24.5.4 レジスタ設定後の低消費電力モード移行について

RTC 内レジスタへの書き込み、およびレジスタ更新処理中に低消費電力状態（ソフトウェアスタンバイモード）へ遷移すると、レジスタ値を破壊する可能性があります。レジスタ設定後は、設定されたことを確認してから低消費電力状態に遷移してください。

24.5.5 レジスタの書き込み / 読み出し時の注意事項

- 秒カウンタなど、カウントレジスタの読み出しへ、「24.3.5 64Hz カウンタおよび時刻読み出し手順」に従ってください。
- カウントレジスタ、アラームレジスタ、年アラーム許可レジスタ、RCR2.AADJE、AADJP、HR24 ビット、RCR3 レジスタに書いた値は、書き込み後 4 回目の読み出しから反映されます。
- RCR1.CIE、RTCOS ビット、RCR2.RTCOE ビットは、書き込み後すぐに書いた値を読み出すことができます。
- リセットまたはソフトウェアスタンバイモードから復帰した後に時計カウンタの値を読み出すときは、時計動作中 (RCR2.START ビット = 1) で 1/128 秒待ってから読み出しを行ってください。
- リセット発生後、RTC レジスタへの書き込みは、カウントソース 6 サイクル経過後に行ってください。

24.5.6 カウントモードの変更について

カウントモード（カレンダ / バイナリ）を変更する場合には、RCR2.START ビットを “0” に設定し、カウント動作を停止させてから初期設定からやり直してください。初期設定の詳細は「24.3.1 電源投入後のレジスタの初期設定概要」を参照してください。

24.5.7 リアルタイムクロックを使用しない場合の初期化手順

RTC 内のレジスタは、リセットによる初期化が行われないため、初期状態によっては意図しない割り込み要求が発生したり、カウンタが動作することにより、電力消費量が多くなります。

リアルタイムクロックを必要としない製品では、図 24.12 に示す初期化手順に従って、レジスタの初期化をしてください。




図 24.12 初期化手順

25. ローパワータイマ (LPT)

25.1 概要

本 MCU は、1 チャネルの 16 ビットタイマにより構成されるローパワータイマ (LPT) を内蔵しています。LPT は、カウントソースとしてサブクロック発振器またはIWDT 専用オシレータを使用しており、ソフトウェアスタンバイモード時もカウント動作を継続することが可能です。コンペアマッチ信号により、ソフトウェアスタンバイモードから通常動作モードへ復帰することができます。

表 25.1 に LPT の仕様を、図 25.1 に LPT のブロック図を示します。

表 25.1 LPT の仕様

項目	内容
クロックソース	サブクロック発振器、IWDT 専用オンチップオシレータ
クロック分周比	2 分周、4 分周、8 分周、16 分周、32 分周
カウント動作	<ul style="list-style-type: none"> 16 ビットのアップカウンタによるアップカウント ソフトウェアスタンバイモード時もカウント動作継続可能
コンペアマッチ	コンペアマッチ 0 (ソフトウェアスタンバイモード時のみコンペアマッチ信号が発生)
イベントリンク機能 (出力)	コンペアマッチ 0 (ソフトウェアスタンバイモード時のみコンペアマッチ信号が発生) によりイベント信号出力




図 25.1 LPT のブロック図

25.2 レジスタの説明

25.2.1 ローパワータイマコントロールレジスタ1 (LPTCR1)

アドレス 0008 00B0h

b7	b6	b5	b4	b3	b2	b1	b0
—	LPCMRE0	—	LPCNTCKSEL	—	LPCNTPSSEL[2:0]	—	リセット後の値 0 0 0 0 0 0 0 1

ビット	シンボル	ビット名	機能	R/W
b2-b0	LPCNTPSSEL[2:0]	ローパワータイマクロック分周比選択ビット	b2 b0 0 0 1 : クロックソースの2分周 0 1 0 : クロックソースの4分周 0 1 1 : クロックソースの8分周 1 0 0 : クロックソースの16分周 1 0 1 : クロックソースの32分周 上記以外は設定しないでください	R/W
b3	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b4	LPCNTCKSEL	ローパワータイマクロックソース選択ビット ^(注1)	0 : サブクロック発振器選択 1 : IWDT専用オンチップオシレータ選択 ^(注2)	R/W
b5	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b6	LPCMRE0	ローパワータイマコンペアマッチ0許可ビット	0 : ローパワータイマコンペアマッチ0禁止 1 : ローパワータイマコンペアマッチ0許可	R/W
b7	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注. このレジスタはPRCR.PRC2ビットを“1”（書き込み許可）にした後で書き換えてください。

注1. システムクロック (ICLK) と周辺モジュールクロック (PCLKB) の周波数 $\geq 4 \times$ （ローパワータイマクロックソースの周波数）となるようにしてください。

注2. IWDT専用オンチップオシレータがローパワータイマに供給されます。本ビットを変更する場合は、IWDT専用オンチップオシレータが安定発振している状態で行ってください。

また、ローパワータイマのクロックソースとしてIWDT専用オンチップオシレータを使用する場合、IWDTオートスタートモード動作時はOFS0.IWDTSLCSTPビットに“0”（カウント停止無効）を、それ以外の時はIWDTCSR.SLCSTPビットに“0”（カウント停止無効）を設定してください。この設定をしないと、ソフトウェアスタンバイモード時にIWDT専用オンチップオシレータが停止してしまいます。

LPTCR1 レジスタは、ローパワータイマの制御を行います。

LPCNTPSSEL[2:0] ビット（ローパワータイマクロック分周比選択ビット）

ローパワータイマのクロックソースを分周して得られる5種類の分周クロックからローパワータイマに入力するカウントクロックを選択します。

本ビットは、ローパワータイマクロック停止 (LPTCR2.LPCNTSTP = 1) の状態で変更してください。

ローパワータイマクロック供給 (LPTCR2.LPCNTSTP = 0) 状態で本ビットへの書き込みは禁止です。

LPCNTCKSEL ビット（ローパワータイマクロックソース選択ビット）

ローパワータイマのクロックソースをサブクロック発振器、IWDT専用オンチップオシレータから選択します。

本ビットは、ローパワータイマクロック停止 (LPTCR2.LPCNTSTP = 1) の状態で変更してください。

ローパワータイマクロック供給 (LPTCR2.LPCNTSTP = 0) 状態で本ビットへの書き込みは禁止です。

LPCMRE0 ビット（ローパワータイマコンペアマッチ 0 許可ビット）

ローパワータイマコンペアマッチ 0 の許可または禁止を設定します。

本ビットを“1”に設定し、かつ、ローパワータイマスタンバイ復帰許可 (LPWUCR.LPWKUPEN = 1) 設定でローパワータイマを動作状態にしてソフトウェアスタンバイモードへ遷移すると、ローパワータイマカウンタの値がローパワータイマコンペアレジスタ 0 (LPCMRO) の設定値と一致したとき ELC を介してソフトウェアスタンバイモードから通常動作モードへ復帰します。

本ビットは、ローパワータイマカウンタのカウント停止 (LPTCR3.LPCNTEN = 0) の状態で設定してください。

ローパワータイマカウンタのカウント動作 (LPTCR3.LPCNTEN = 1) 状態で本ビットへの書き込みは禁止です。

ソフトウェアスタンバイモードからの復帰に使用する場合は、割り込みの設定と ELC の設定が必要です。

ELC の設定の詳細については、「17. イベントリンクコントローラ (ELC)」を、割り込みの設定の詳細については、「14. 割り込みコントローラ (ICU_b)」を参照してください。

なお、ローパワータイマコンペアマッチ 0 での割り込みは、ソフトウェアスタンバイモード時にのみ発生します。通常動作モード、スリープモード、およびディープスリープモード時は、ローパワータイマコンペアマッチ 0 での割り込みは発生しません。

25.2.2 ローパワータイマコントロールレジスタ 2 (LPTCR2)

アドレス 0008 00B1h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	LPCNT STP

リセット後の値 0 0 0 0 0 0 0 1

ビット	シンボル	ビット名	機能	R/W
b0	LPCNTSTP	ローパワータイマクロック供給制御ビット	0 : ローパワータイマクロック供給 1 : ローパワータイマクロック停止	R/W
b7-b1	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注. このレジスタはPRCR.PRC2ビットを“1”(書き込み許可)にした後で書き換えてください。

LPTCR2 レジスタは、ローパワータイマで使用するクロックの供給制御を行います。

LPCNTSTP ビット (ローパワータイマクロック供給制御ビット)

ローパワータイマで使用するクロックの供給 / 停止を制御します。本ビットを“0”に設定すると、ローパワータイマカウンタおよび分周回路にクロックが供給されます。

25.2.3 ローパワータイマコントロールレジスタ3 (LPTCR3)

アドレス 0008 00B2h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	LPCNT RST	LPCNT EN

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	LPCNTEN	ローパワータイマカウンタ動作制御ビット	0 : ローパワータイマカウンタのカウント停止 1 : ローパワータイマカウンタのカウント動作	R/W
b1	LPCNTRST	ローパワータイマカウンタクリアビット (注1)	<ul style="list-style-type: none"> 書き込み時 0 : 書き込み無効 1 : 分周回路およびカウンタをクリア 読み出し時 0 : クリア完了 1 : クリア中 	R/W
b7-b2	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注. このレジスタはPRCR.PRC2ビットを“1”(書き込み許可)にした後で書き換えてください。

注1. LPCNTRSTビットに“1”を書き込んで“0”を確認した後、再度LPCNTRSTビットに“1”を書き込む場合は、LPTCR1.LPCNTCKSELビットで選択したクロックで1サイクル以上待ってから書き込んでください。

LPTCR3 レジスタは、ローパワータイマカウンタの動作制御および分周カウンタのクリアを行います。

LPCNTEN ビット (ローパワータイマカウンタ動作制御ビット)

ローパワータイマカウンタおよび分周回路の動作 / 停止を制御します。

ローパワータイマで使用するクロックを供給にした状態 (LPTCR2.LPCNTSTP = 0) で、本ビットを“1”に設定すると、ローパワータイマカウンタおよび分周回路が動作を開始します。ローパワータイマクロック停止 (LPTCR2.LPCNTSTP = 1) の状態で本ビットへの書き込みは禁止です。

本ビットが“1”的ときは、LPCNTRST ビットに“1”を書き込まないでください。

LPCNTRST ビット (ローパワータイマカウンタクリアビット)

ローパワータイマカウンタおよび分周回路をクリアします。


ローパワータイマで使用するクロックを供給にした状態 (LPTCR2.LPCNTSTP = 0) で、本ビットに“1”を書き込むと、ローパワータイマで使用するクロックに同期してクリアが実行され、クリアが完了すると本ビットは自動的に“0”になります。ローパワータイマクロック停止 (LPTCR2.LPCNTSTP = 1) の状態で本ビットへの書き込みは禁止です。

本ビットに“1”を書き込んだ場合は、“0”になったことを確認してから次の処理を実行してください。

本ビットへの書き込みは、ローパワータイマカウンタのカウント停止状態 (LPCNTEN = 0) で行ってください。

25.2.4 ローパワータイマ周期設定レジスタ (LPTPRD)

アドレス 0008 00B4h



ビット	シンボル	ビット名	機能	R/W
b15-b0	LPCNTPRD[15:0]	ローパワータイマ周期設定ビット	ローパワータイマの周期を設定 0000h : 設定禁止	R/W

注. このレジスタはPRCR.PRC2ビットを“1”(書き込み許可)にした後で書き換えてください。

LPTPRD レジスタは、ローパワータイマの周期を設定します。

LPCNTPRD[15:0] ビット (ローパワータイマ周期設定ビット)

ローパワータイマの周期を設定します。

ローパワータイマの周期は、「本レジスタ値 + 1」となり、下記計算式となります。

$$\text{ローパワータイマ周期} = \text{クロックソース周期} \times \text{分周比} \times (\text{LPCNTPRD}[15:0] + 1)$$

ローパワータイマカウンタの値が本設定値と一致するとカウンタは“0000h”になり、カウントを継続します。

本レジスタに“0000h”は設定できません。

本レジスタは、ローパワータイマカウンタのカウント停止 (LPTCR3.LPCNTEN = 0) の状態で設定してください。ローパワータイマカウンタのカウント動作 (LPTCR3.LPCNTEN = 1) 状態で本レジスタへの書き込みは禁止です。

表 25.2 および表 25.3 にローパワータイマの周期設定例を示します。周期に対し、一番近い設定例です。

表 25.2 ローパワータイマの周期設定例 (IWDT 専用 LOCO の場合)


分周設定 周期 [ms]	2			4			8			16			32		
	設定値	値 [ms]	誤差 [%]	設定値	値 [ms]	誤差 [%]	設定値	値 [ms]	誤差 [%]	設定値	値 [ms]	誤差 [%]	設定値	値 [ms]	誤差 [%]
1	0006h	0.93	-6.67	0003h	1.07	6.67	0001h	1.07	6.67	—	—	—	—	—	—
2	000Dh	1.87	-6.67	0006h	1.87	-6.67	0003h	2.13	6.67	0001h	2.13	6.67	—	—	—
5	0024h	4.93	-1.33	0011h	4.80	-4.00	0008h	4.80	-4.00	0004h	5.33	6.67	0001h	4.27	-14.67
10	004Ah	10.00	0.00	0024h	9.87	-1.33	0011h	9.60	-4.00	0008h	9.60	-4.00	0004h	10.67	6.67
20	0095h	20.00	0.00	004Ah	20.00	0.00	0024h	19.73	-1.33	0011h	19.20	-4.00	0008h	19.20	-4.00
50	0176h	50.00	0.00	00BAh	49.87	-0.27	005Ch	49.60	-0.80	002Dh	49.07	-1.87	0016h	49.07	-1.87
100	02EDh	100.00	0.00	0176h	100.00	0.00	00BAh	99.73	-0.27	005Ch	99.20	-0.80	002Dh	98.13	-1.87
200	05DBh	200.00	0.00	02EDh	200.00	0.00	0176h	200.00	0.00	00BAh	199.47	-0.27	005Ch	198.40	-0.80
500	0EA4h	499.87	-0.03	0751h	499.73	-0.05	03A8h	499.73	-0.05	01D3h	499.20	-0.16	00E9h	499.20	-0.16
1000	1D4Ah	999.87	-0.01	0EA4h	999.73	-0.03	0751h	999.47	-0.05	03A8h	999.47	-0.05	01D3h	998.40	-0.16
2000	3A96h	1999.87	-0.01	1D4Ah	1999.73	-0.01	0EA4h	1999.47	-0.03	0751h	1998.93	-0.05	03A8h	1998.93	-0.05
5000	927Bh	5000.00	0.00	493Dh	5000.00	0.00	249Eh	5000.00	0.00	124Eh	4999.47	-0.01	0926h	4998.40	-0.03
10000	—	—	—	—	—	—	493Dh	10000.00	0.00	249Eh	10000.00	0.00	124Eh	9998.93	-0.01
20000	—	—	—	—	—	—	927Bh	20000.00	0.00	493Dh	20000.00	0.00	249Eh	20000.00	0.00
50000	—	—	—	—	—	—	—	—	—	B71Ah	50000.00	0.00	5B8Ch	49998.93	0.00

表25.3 ローパワータイマの周期設定例（サブクロック発振器の場合）

周期 [ms]	2			4			8			16			32		
	設定値	値 [ms]	誤差 [%]	設定値	値 [ms]	誤差 [%]	設定値	値 [ms]	誤差 [%]	設定値	値 [ms]	誤差 [%]	設定値	値 [ms]	誤差 [%]
1	000Fh	0.98	-2.34	0007h	0.98	-2.34	0003h	0.98	-2.34	0001h	0.98	-2.34	—	—	—
2	001Fh	1.95	-2.34	000Fh	1.95	-2.34	0007h	1.95	-2.34	0003h	1.95	-2.34	0001h	1.95	-2.34
5	0050h	4.94	-1.12	0027h	4.88	-2.34	0013h	4.88	-2.34	0009h	4.88	-2.34	0004h	4.88	-2.34
10	00A2h	9.95	-0.51	0050h	9.89	-1.12	0027h	9.77	-2.34	0013h	9.77	-2.34	0009h	9.77	-2.34
20	0146h	19.96	-0.21	00A2h	19.90	-0.51	0050h	19.78	-1.12	0027h	19.53	-2.34	0013h	19.53	-2.34
50	0332h	49.99	-0.02	0198h	49.93	-0.15	00CBh	49.80	-0.39	0065h	49.80	-0.39	0032h	49.80	-0.39
100	0665h	99.98	-0.02	0332h	99.98	-0.02	0198h	99.85	-0.15	00CBh	99.61	-0.39	0065h	99.61	-0.39
200	0CCBh	199.95	-0.02	0665h	199.95	-0.02	0332h	199.95	-0.02	0198h	199.71	-0.15	00CBh	199.22	-0.39
500	1FFFh	500.00	0.00	0FFFh	500.00	0.00	07FFh	500.00	0.00	03FFh	500.00	0.00	01FFh	500.00	0.00
1000	3FFFh	1000.00	0.00	1FFFh	1000.00	0.00	0FFFh	1000.00	0.00	07FFh	1000.00	0.00	03FFh	1000.00	0.00
2000	7FFFh	2000.00	0.00	3FFFh	2000.00	0.00	1FFFh	2000.00	0.00	0FFFh	2000.00	0.00	07FFh	2000.00	0.00
5000	—	—	—	9FFFh	5000.00	0.00	4FFFh	5000.00	0.00	27FFh	5000.00	0.00	13FFh	5000.00	0.00
10000	—	—	—	—	—	—	9FFFh	10000.00	0.00	4FFFh	10000.00	0.00	27FFh	10000.00	0.00
20000	—	—	—	—	—	—	—	—	—	9FFFh	20000.00	0.00	4FFFh	20000.00	0.00
50000	—	—	—	—	—	—	—	—	—	—	—	—	C7FFh	50000.00	0.00

25.2.5 ローパワータイマコンペアレジスタ 0 (LPCMRO)

アドレス 0008 00B8h



ビット	シンボル	ビット名	機能	R/W
b15-b0	LPCMRO[15:0]	ローパワータイマコンペア0ビット	ローパワータイマカウンタとのコンペアマッチ値0を設定	R/W

注. このレジスタはPRCR.PRC2ビットを“1”(書き込み許可)にした後で書き換えてください。

LPCMRO レジスタは、ローパワータイマカウンタとのコンペアマッチ値0を設定します。

LPCMRO[15:0] ビット (ローパワータイマコンペア0ビット)

ローパワータイマカウンタとのコンペアマッチ値0を設定します。

LPCMRO[15:0] ビットには、LPTPRD.LPCNTPRD[15:0] ビット以下の値を設定してください。

本レジスタは、ローパワータイマカウンタのカウント停止 (LPTCR3.LPCNTEN = 0) の状態で設定してください。ローパワータイマカウンタのカウント動作 (LPTCR3.LPCNTEN = 1) 状態で本レジスタへの書き込みは禁止です。

25.2.6 ローパワータイマスタンバイ復帰許可レジスタ (LPWUCR)

アドレス 0008 00BCh

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
LPWKU PEN	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b14-b0	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b15	LPWKUPEN	ローパワータイマスタンバイ復帰許可ビット	0: ローパワータイマでソフトウェアスタンバイモードから復帰禁止 1: ローパワータイマでソフトウェアスタンバイモードから復帰許可	R/W

注. このレジスタはPRCR.PRC2ビットを“1”(書き込み許可)にした後で書き換えてください。

LPWUCR レジスタは、ローパワータイマのコンペアマッチ 0 でソフトウェアスタンバイモードから通常モードへ復帰する機能の許可制御を行います。

LPWKUPEN ビット (ローパワータイマスタンバイ復帰許可ビット)

ローパワータイマのコンペアマッチ 0 でソフトウェアスタンバイモードから通常動作モードへ復帰する機能の許可または禁止を設定します。

本ビットは、ローパワータイマカウンタのカウント停止 (LPTCR3.LPCNTEN = 0) の状態で設定してください。ローパワータイマカウンタのカウント動作 (LPTCR3.LPCNTEN = 1) 状態で本ビットへの書き込みは禁止です。

25.3 動作説明

25.3.1 周期カウント動作

ローパワータイマは動作状態にかかわらず（注1）動作する 16 ビットのアップカウンタです。

LPTCR1.LPCNTPSSEL[2:0] ビットで分周クロック、LPTCR1.LPCNTCKSEL ビットでクロックソースを選択し、LPTCR2.LPCNTSTP ビットを“0”に設定後、LPTCR3.LPCNTEN ビットを“1”にすると選択したクロックによってローパワータイマカウンタはカウントアップを開始します。

ローパワータイマカウンタの値が LPTPRD レジスタの値と一致すると、カウンタの値は“0000h”からカウントアップを再開します。

LPTCR1.LPCMRE0 ビットを“1”かつ LPWUCR.LPWKUPEN ビットを“1”に設定しソフトウェアスタンバイモードでローパワータイマカウンタの値が LPCMR0 レジスタの値と一致すると、ELC を介してソフトウェアスタンバイモードから通常動作モードへ復帰します。

図 25.2 にローパワータイマの動作を、図 25.3 に初期設定手順例を示します。

- 注1. LPTCR1.LPCNTCKSEL ビットで“1”（IWDT 専用オンチップオシレータ）を選択している場合は、「IWDT オートスタートモード時、オプション機能選択レジスタ 0 の IWDT スリープモードカウント停止制御ビット（OFS0.IWDTSCLCSTP）の設定で停止を選択」または「IWDT オートスタートモードではないとき、IWDT カウント停止コントロールレジスタのスリープモードカウント停止制御ビット（IWDTCSLPR.SLCSTP）の設定で停止を選択」していると、低消費電力状態では選択したクロックが停止するため、カウンタが停止します。




図 25.2 ローパワータイマの動作




図 25.3 初期設定手順例

25.3.2 ローパワータイマカウンタのカウントタイミング

LPTCR1.LPCNTPSSEL[2:0] ビットで、LPTCR1.LPCNTCKSEL ビットで選択したクロックソースを分周した 5 種類の分周クロック (1/2, 1/4, 1/8, 1/16, 1/32) からローパワータイマカウンタに入力するクロックを選択できます。

このときのローパワータイマカウンタのカウントタイミングを図 25.4 に示します。




図 25.4 ローパワータイマカウンタのカウントタイミング

25.3.3 ローパワータイマカウンタのクリアタイミング

LPTCR3.LPCNTRST ビットに “1” を書き込むと（注 1）、ローパワータイマカウンタをクリアします。

LPTCR3.LPCNTRST ビットはカウンタのクリアが完了すると自動的に “0” になります。

このときのローパワータイマカウンタのクリアタイミングを図 25.5 に示します。

注 1. LPTCR3.LPCNTRST ビットへの書き込みは、ローパワータイマカウンタのカウント停止状態 (LPTCR3.LPCNTEN = 0) で行ってください。




図 25.5 ローパワータイマカウンタのクリアタイミング

25.4 イベントリンクコントローラ (ELC) を介した割り込みによるソフトウェアスタンバイモードの解除について

ローパワータイマは、イベントリンクコントローラ (ELC) から、ソフトウェアスタンバイモード時のみ LPT のコンペアマッチ 0 によりイベント信号を出力します。

イベントリンクコントローラ (ELC) の ELOPC レジスタでコンペアマッチイベント出力を設定し、ELSR8 レジスタで LPT コンペアマッチを設定することで、イベント信号による割り込みが発生し、ソフトウェアスタンバイモードから通常動作モードへ復帰することが可能です。

25.5 使用上の注意事項

25.5.1 ソフトウェアスタンバイモードへの遷移に関する注意事項について

ソフトウェアスタンバイモードから通常動作モードに復帰して、再度ソフトウェアスタンバイモードへ遷移する場合に LPTCR1.LPCNTCKSEL ビットで選択したクロックで 1 サイクル以上待ってから WAIT 命令を実行する必要があります。

26. 独立ウォッチドッグタイマ(IWDTa)

本章に記載している PCLK とは PCLKB を指します。

26.1 概要

独立ウォッチドッグタイマ(IWDT) は、プログラムの暴走を検知するために使用できます。IWDT のカウントがアンダフローする前にリフレッシュするようプログラムを作成しておき、アンダフローが発生したら暴走したと判断できます。

WDT とは以下の点で機能が異なります。

- カウントソースは IWDT 専用低速クロック (IWDTCLK) を分周したもの (PCLK の影響を受けない)
- スリープモード、ソフトウェアスタンバイモード、またはディープスリープモードに遷移する場合に、カウントを停止しない選択が可能 (IWDTCSR.SLCSTP ビットまたは、OFS0.IWDTSLCSTP ビットで選択)

表 26.1 に IWDT の仕様を、図 26.1 に IWDT のブロック図を示します。

表 26.1 IWDT の仕様

項目	内容
カウントソース(注1)	IWDT 専用クロック (IWDTCLK)
クロック分周比	1 分周 / 16 分周 / 32 分周 / 64 分周 / 128 分周 / 256 分周
カウント動作	14 ビットのダウンカウンタによるダウンカウント
カウント開始条件	<ul style="list-style-type: none"> リセット後、自動的にカウント開始(オートスタートモード) リフレッシュ (IWDTRR レジスタに "00h" を書き込み後、"FFh" を書き込む)により、カウント開始(レジスタスタートモード)
カウント停止条件	<ul style="list-style-type: none"> リセット(ダウンカウンタ、レジスタは初期値に戻る) アンダフロー、リフレッシュエラー発生時 カウント再開(オートスタートモード: リセットもしくはノンマスカブル割り込み要求を出力後に自動でカウント再開、レジスタスタートモード: リフレッシュ後にカウント再開)
ウィンドウ機能	ウィンドウ開始/終了位置を設定可能(リフレッシュ許可/禁止期間)
リセット出力要因	<ul style="list-style-type: none"> ダウンカウンタがアンダフローしたとき リフレッシュ許可期間以外でリフレッシュを行った場合(リフレッシュエラー)
ノンマスカブル割り込み要因	<ul style="list-style-type: none"> ダウンカウンタがアンダフローしたとき リフレッシュ許可期間以外でリフレッシュを行った場合(リフレッシュエラー)
カウンタ値の読み出し	IWDTSR レジスタを読み出すことで、ダウンカウンタのカウント値の読み出しが可能
出力信号(内部信号)	<ul style="list-style-type: none"> リセット出力 割り込み要求出力 スリープモードカウント停止制御出力
オートスタートモード (オプション機能選択レジスタ 0 (OFS0) 制御)	<ul style="list-style-type: none"> リセット後のクロック分周比の選択(OFS0.IWDTCKS[3:0] ビット) 独立ウォッチドッグタイマのタイムアウト期間の選択(OFS0.IWDTTOPS[1:0] ビット) 独立ウォッチドッグタイマのウィンドウ開始位置の選択(OFS0.IWDTRPSS[1:0] ビット) 独立ウォッチドッグタイマのウィンドウ終了位置の選択(OFS0.IWDTRPES[1:0] ビット) リセット出力、または割り込み要求出力の選択(OFS0.IWDTRSTIRQS ビット) スリープモード、ソフトウェアスタンバイモード、またはディープスリープモード遷移時のダウンカウント停止の選択(OFS0.IWDTSLCSTP ビット)
レジスタスタートモード (IWDT レジスタ制御)	<ul style="list-style-type: none"> リフレッシュ動作後のクロック分周比の選択(IWDTCR.CKS[3:0] ビット) 独立ウォッチドッグタイマのタイムアウト期間の選択(IWDTCR.TOPS[1:0] ビット) 独立ウォッチドッグタイマのウィンドウ開始位置の選択(IWDTCR.RPSS[1:0] ビット) 独立ウォッチドッグタイマのウィンドウ終了位置の選択(IWDTCR.RPES[1:0] ビット) リセット出力、または割り込み要求出力の選択(IWDTCR.RSTIRQS ビット) スリープモード、ソフトウェアスタンバイモード、またはディープスリープモード遷移時のダウンカウント停止の選択(IWDTCSR.SLCSTP ビット)

注1. 周辺モジュールクロック周波数(PCLK) $\geq 4 \times$ (カウントソースの分周後周波数)となるようにしてください。

IWDT 使用時は、周辺モジュールクロック (PCLK) が停止した場合に備え、IWDT 専用クロック (IWDTCLK) が必要です。バスインターフェース部とレジスタ部は PCLK で動作し、14 ビットのカウンタと制御回路は IWDTCLK で動作します。

図 26.1 に IWDT のブロック図を示します。





図 26.1 IWDT のブロック図

26.2 レジスタの説明

26.2.1 IWDT リフレッシュレジスタ (IWDTRR)

アドレス IWDT.IWDTRR 0008 8030h



ビット	機能	R/W
b7-b0	“00h”書き込み後、“FFh”の書き込みでリフレッシュ	R/W

IWDTRR レジスタは、IWDT のカウンタをリフレッシュするレジスタです。

リフレッシュ許可期間中に、IWDTRR レジスタに “00h” を書き込み後、“FFh” を書き込む(リフレッシュ動作)ことにより IWDT のカウンタをリフレッシュします。

カウンタはリフレッシュされると、オートスタートモードの場合、オプション機能選択レジスタ 0 (OFS0) の IWDT タイムアウト期間選択ビット (OFS0.IWDTTOPS[1:0]) で設定した値からダウンカウントを行います。レジスタスタートモードの場合、IWDT コントロールレジスタのタイムアウト期間選択ビット (IWDTCR.TOPS[1:0]) で設定した値からダウンカウントを行います。また、レジスタスタートモードの場合、リセット解除後の最初のリフレッシュ動作により、IWDTCR.TOPS[1:0] ビットで設定した値からダウンカウントを開始します。

読み出される値は、“00h” を書き込んだ場合は “00h” が、“00h” 以外の値を書き込んだ場合は “FFh” となります。

リフレッシュ動作の詳細については、「26.3.3 リフレッシュ動作」を参照してください。

26.2.2 IWDT コントロールレジスタ (IWDTCR)

アドレス IWDT.IWDTCR 0008 8032h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	RPSS[1:0]	—	—	RPES[1:0]	—	CKS[3:0]	—	—	—	TOPS[1:0]	—	—	TOPS[1:0]	—

リセット後の値 0 0 1 1 0 0 1 1 1 1 1 1 0 0 1 1

ビット	シンボル	ビット名	機能	R/W
b1-b0	TOPS[1:0]	タイムアウト期間選択ビット	b1 b0 0 0 : 128サイクル(007Fh) 0 1 : 512サイクル(01FFh) 1 0 : 1024サイクル(03FFh) 1 1 : 2048サイクル(07FFh)	R/W
b3-b2	—	予約ビット	読むと“0”が読みます。書き込みは無効になります	R
b7-b4	CKS[3:0]	クロック分周比選択ビット	b7 b4 0 0 0 0 : 分周なし 0 0 1 0 : 16分周 0 0 1 1 : 32分周 0 1 0 0 : 64分周 1 1 1 1 : 128分周 0 1 0 1 : 256分周 上記以外は設定しないでください	R/W
b9-b8	RPES[1:0]	ウィンドウ終了位置選択ビット	b9 b8 0 0 : 75% 0 1 : 50% 1 0 : 25% 1 1 : 0% (ウィンドウの終了位置設定なし)	R/W
b11-b10	—	予約ビット	読むと“0”が読みます。書き込みは無効になります	R
b13-b12	RPSS[1:0]	ウィンドウ開始位置選択ビット	b13 b12 0 0 : 25% 0 1 : 50% 1 0 : 75% 1 1 : 100% (ウィンドウの開始位置設定なし)	R/W
b15-b14	—	予約ビット	読むと“0”が読みます。書き込みは無効になります	R

IWDTCR レジスタへの書き込みには制限があります。詳細については、「26.3.2 IWDTCR レジスタ、IWDTRCR レジスタ、IWDTCSR レジスタ書き込み制御」を参照してください。

オートスタートモードの場合は、IWDTCR レジスタの設定は無効となり、オプション機能選択レジスタ 0 (OFS0) の設定が有効となります。オプション機能選択レジスタ 0 (OFS0) の設定は、IWDTCR レジスタの各ビットと同様の設定が可能です。詳細については、「26.3.8 オプション機能選択レジスタ 0 (OFS0) と IWDT レジスタの対応」を参照してください。

TOPS[1:0] ビット(タイムアウト期間選択ビット)

カウンタがアンダフローするまでのタイムアウト期間を CKS[3:0] ビットで設定した分周クロックを 1 サイクルとして、128 サイクル / 512 サイクル / 1024 サイクル / 2048 サイクルから選択します。

リフレッシュ後、アンダフローするまでの時間(IWDTCLK 数)は、CKS[3:0] ビットと TOPS[1:0] ビットの組み合わせにより決定します。

表 26.2 に CKS[3:0] ビット、TOPS[1:0] ビットの設定と、タイムアウト期間および IWDTCLK 数の関係を示します。

表 26.2 タイムアウト期間設定表

CKS[3:0] ビット				TOPS[1:0] ビット		クロック分周比	タイムアウト期間 (サイクル数)	IWDTCLK数
b7	b6	b5	b4	b1	b0			
0	0	0	0	0	0	分周なし	128	128
				0	1		512	512
				1	0		1024	1024
				1	1		2048	2048
0	0	1	0	0	0	16 分周	128	2048
				0	1		512	8192
				1	0		1024	16384
				1	1		2048	32768
0	0	1	1	0	0	32 分周	128	4096
				0	1		512	16384
				1	0		1024	32768
				1	1		2048	65536
0	1	0	0	0	0	64 分周	128	8192
				0	1		512	32768
				1	0		1024	65536
				1	1		2048	131072
1	1	1	1	0	0	128 分周	128	16384
				0	1		512	65536
				1	0		1024	131072
				1	1		2048	262144
0	1	0	1	0	0	256 分周	128	32768
				0	1		512	131072
				1	0		1024	262144
				1	1		2048	524288

CKS[3:0] ビット(クロック分周比選択ビット)

IWDT は、IWDTCLK を分周する分周比設定を 1 分周 / 16 分周 / 32 分周 / 64 分周 / 128 分周 / 256 分周から選択します。TOPS[1:0] ビットと組み合わせて、IWDT のカウント期間を IWDTCLK の 128 ~ 524288 クロックの間で設定できます。

RPES[1:0] ビット(ウィンドウ終了位置選択ビット)

カウンタのウィンドウ終了位置を、カウント期間の 75%、50%、25%、0% から選択します。選択する ウィンドウ終了位置は、ウィンドウ開始位置より小さい値を選択します(ウィンドウ開始位置 > ウィンドウ 終了位置)。ウィンドウ終了位置をウィンドウ開始位置よりも大きい値に設定した場合、ウィンドウ開始位置の設定のみが有効となります。

RPSS[1:0] ビット、RPES[1:0] ビットで設定したウィンドウ開始 / 終了位置のカウンタ値は、TOPS[1:0] ビットの設定により変わります。

表 26.3 に TOPS[1:0] ビットの値に対応したウィンドウ開始 / 終了位置のカウンタ値を示します。

表 26.3 タイムアウト期間とウィンドウ許可/終了カウンタ値対応表

TOPS[1:0] ビット		タイムアウト期間		リフレッシュ許可/終了カウンタ値			
b1	b0	サイクル数	カウンタ値	100%	75%	50%	25%
0	0	128	007Fh	007Fh	005Fh	003Fh	001Fh
0	1	512	01FFh	01FFh	017Fh	00FFh	007Fh
1	0	1024	03FFh	03FFh	02FFh	01FFh	00FFh
1	1	2048	07FFh	07FFh	05FFh	03FFh	01FFh

RPSS[1:0] ビット(ウィンドウ開始位置選択ビット)

カウンタのウィンドウ開始位置を、カウント期間(カウント開始を 100%、アンダフロー発生時を 0%)の 100%、75%、50%、25% から選択します。ウィンドウ開始位置からウィンドウ終了位置までの期間がリフレッシュ許可期間となり、それ以外はリフレッシュ禁止期間となります。

図 26.2 に RPSS[1:0] ビット、RPES[1:0] ビットの設定値と、リフレッシュ許可 / 禁止期間の関係を示します。





図 26.2 RPSS[1:0] ビット、RPES[1:0] ビットとリフレッシュ許可期間

26.2.3 IWDT ステータスレジスタ (IWDTSR)

アドレス IWDT.IWDTSR 0008 8034h



ビット	シンボル	ビット名	機能	R/W
b13-b0	CNTVAL[13:0]	カウンタ値ビット	カウンタのカウンタ値	R
b14	UNDFF	アンダフローフラグ	0 : アンダフローなし 1 : アンダフロー発生	R/(W) (注1)
b15	REFEF	リフレッシュエラーフラグ	0 : リフレッシュエラーなし 1 : リフレッシュエラー発生	R/(W) (注1)

注1. フラグを“0”にするための“0”書き込みのみ可能です。

IWDTSR レジスタは、IWDT へのリセット要因により初期化されます。それ以外のリセット要因では初期化されません。

CNTVAL[13:0] ビット (カウンタ値ビット)

カウンタのカウンタ値を確認することができます。ただし、読み出されるカウンタ値は、カウンタの実際の値に対し 1 カウントずれことがあります。

UNDFF フラグ (アンダフローフラグ)

カウンタのアンダフロー発生状態を確認することができます。

読み出した値が“1”的とき、カウンタはアンダフローが発生した状態です。読み出した値が“0”的とき、アンダフローは発生していません。

値を“0”にするには、UNDFF フラグに“0”を書き込んでください。“1”的書き込みは無効です。

REFEF フラグ (リフレッシュエラーフラグ)

リフレッシュエラー(リフレッシュ禁止期間中のリフレッシュ動作)の発生状態を確認することができます。

読み出した値が“1”的とき、リフレッシュエラーが発生した状態です。読み出した値が“0”的とき、リフレッシュエラーは発生していません。

値を“0”にするには、REFEF フラグに“0”を書き込んでください。“1”的書き込みは無効です。

26.2.4 IWDT リセットコントロールレジスタ (IWDTSCR)

アドレス IWDT.IWDTSCR 0008 8036h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	RSTIR QS	—	—	—	—	—	—	—

ビット	シンボル	ビット名	機能	R/W
b6-b0	—	予約ビット	読むと“0”が読みます。書き込みは無効になります	R
b7	RSTIRQS	リセット割り込み要求選択ビット	0: ノンマスカブル割り込み要求出力を許可 1: リセット出力を許可	R/W

IWDTSCR レジスタへの書き込みには制限があります。詳細については、「26.3.2 IWDTCR レジスタ、IWDTSCR レジスタ、IWDTCSTPR レジスタ書き込み制御」を参照してください。

オートスタートモードの場合は、IWDTSCR レジスタの設定は無効となり、オプション機能選択レジスタ 0 (OFS0) の設定が有効となります。オプション機能選択レジスタ 0 (OFS0) の設定は、IWDTSCR レジスタの各ビットと同様の設定が可能です。詳細については、「26.3.8 オプション機能選択レジスタ 0 (OFS0) と IWDT レジスタの対応」を参照してください。

26.2.5 IWDT カウント停止コントロールレジスタ (IWDTCSR)

アドレス IWDT.IWDTCSR 0008 8038h

b7	b6	b5	b4	b3	b2	b1	b0
SLCST P	—	—	—	—	—	—	—

リセット後の値 1 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b6-b0	—	予約ビット	読むと“0”が読みます。書き込みは無効になります	R
b7	SLCSTP	スリープモードカウント停止制御ビット	0 : カウント停止無効 1 : スリープモード、ソフトウェアスタンバイモード、およびディープスリープモード遷移時のカウント停止有効	R/W

低消費電力状態時、IWDT のカウンタを停止させるかどうかを設定するレジスタです。なお、IWDTCSR レジスタへの書き込みには制限があります。詳細については、「26.3.2 IWDTCR レジスタ、IWDTSCR レジスタ、IWDTCSR レジスタ書き込み制御」を参照してください。

オートスタートモードの場合は、IWDTCSR レジスタの設定は無効となり、オプション機能選択レジスタ 0 (OFS0) の設定が有効となります。オプション機能選択レジスタ 0 (OFS0) の設定は、IWDTCSR レジスタの各ビットと同様の設定が可能です。詳細については、「26.3.8 オプション機能選択レジスタ 0 (OFS0) と IWDT レジスタの対応」を参照してください。

SLCSTP ビット(スリープモードカウント停止制御ビット)

スリープモード、ソフトウェアスタンバイモード、およびディープスリープモード遷移時のカウント停止を選択します。

26.2.6 オプション機能選択レジスタ 0 (OFS0)

オプション機能選択レジスタ 0 (OFS0) については、「26.3.8 オプション機能選択レジスタ 0 (OFS0) と IWDT レジスタの対応」を参照してください。

26.3 動作説明

26.3.1 カウント開始条件別の各動作

IWDT のスタートモードの選択は、オプション機能選択レジスタ 0 (OFS0) の IWDT スタートモード選択ビット (OFS0.IWDTSTRT) で行います。

OFS0.IWDTSTRT ビットが “1” (レジスタスタートモード) の場合、IWDT コントロールレジスタ (IWDTCR)、IWDT リセットコントロールレジスタ (IWDTRCR)、IWDT カウント停止コントロールレジスタ (IWDTCSR) の設定が有効となり、IWDT リフレッシュレジスタ (IWDTRR) へのリフレッシュ動作でカウントが開始されます。OFS0.IWDTSTRT ビットが “0” (オートスタートモード) の場合、オプション機能選択レジスタ 0 (OFS0) が有効となり、リセット後、自動的にカウントが開始されます。

26.3.1.1 レジスタスタートモード

オプション機能選択レジスタ 0 (OFS0) の IWDT スタートモード選択ビット (OFS0.IWDTSTRT) が “1” の場合、レジスタスタートモードとなり、IWDT コントロールレジスタ (IWDTCR)、IWDT リセットコントロールレジスタ (IWDTRCR)、および IWDT カウント停止コントロールレジスタ (IWDTCSR) が有効となります。

リセット解除後、IWDTCR レジスタにクロック分周比、ウィンドウ開始 / 終了位置、タイムアウト期間、IWDTRCR レジスタにリセット出力 / 割り込み要求出力、また IWDTCSR レジスタに低消費電力状態への遷移時での IWDT のカウンタのカウント停止制御の設定を行います。その後、リフレッシュ動作でカウンタにタイムアウト期間選択ビット (IWDTCR.TOPS[1:0]) で選択した値がセットされダウンカウントを開始します。

以後、プログラムが正常に動作していてリフレッシュ許可期間内でリフレッシュされている場合は、リフレッシュごとにカウンタ値が再設定されダウンカウントを続けます。この間、IWDT はリセットを出力しません。しかし、プログラムの暴走などによりカウンタのリフレッシュが行われず、カウンタのアンダーフローが発生した場合、またはリフレッシュ許可期間以外でのリフレッシュ動作によりリフレッシュエラーが発生した場合は、IWDT はリセットを出力するか、もしくはノンマスカブル割り込み要求 (WUNI) を出力します。IWDT リセット割り込み要求選択ビット (IWDTRCR.RSTIRQS) で、リセット出力、または割り込み要求出力のいずれかを選択します。

図 26.3 に以下の条件での動作例を示します。

- IWDT スタートモード選択ビット (OFS0.IWDTSTRT) = 1 (レジスタスタートモード)
- IWDT リセット割り込み要求選択ビット (IWDTRCR.RSTIRQS) = 1 (リセット出力許可)
- IWDT ウィンドウ開始位置選択ビット (IWDTCR.RPSS[1:0]) = 10b (75%)
- IWDT ウィンドウ終了位置選択ビット (IWDTCR.RPES[1:0]) = 10b (25%)




図 26.3 レジスタスタートモード動作例

26.3.1.2 オートスタートモード

オプション機能選択レジスタ 0 (OFS0) の IWDT スタートモード選択ビット (OFS0.IWDTSTRT) が “0” の場合、オートスタートモードとなり、IWDT コントロールレジスタ 0 (IWDTCR)、IWDT リセットコントロールレジスタ (IWDTRCR)、および IWDT カウント停止コントロールレジスタ (IWDTCSTPR) が無効となります。

また、リセット期間中にオプション機能選択レジスタ 0 (OFS0) の値を使ってクロック分周比、ウィンドウ開始/終了位置、タイムアウト期間、リセット出力/割り込み要求出力、また低消費電力状態への遷移時での IWDT のカウンタのカウント停止制御の設定が行われます。その後、リセット解除でカウンタに IWDT タイムアウト期間選択ビット (OFS0.IWDTOPS[1:0]) で設定されたタイムアウト期間の値がセットされ自動でダウンカウントを開始します。

以後、プログラムが正常に動作していてリフレッシュ許可期間内でリフレッシュされている場合は、リフレッシュごとにカウンタ値が再設定されダウンカウントを続けます。この間、IWDT はリセットを出力しません。しかし、プログラムの暴走などによりカウンタのリフレッシュが行われず、カウンタのアンダーフローが発生した場合、またはリフレッシュ許可期間以外でのリフレッシュ動作によりリフレッシュエラーが発生した場合は、IWDT はリセットを出力するか、もしくはノンマスカブル割り込み要求 (WUNI) を出力します。リセットまたはノンマスカブル割り込み要求 (WUNI) が発生後、1 サイクルカウント後にカウンタはタイムアウト期間をリロードし、カウント動作を再開します。IWDT リセット割り込み要求選択ビット (OFS0.IWDTRSTIRQS) で、リセット出力、または割り込み要求出力のいずれかを選択します。

図 26.4 に以下の条件での動作例を示します。

- IWDT スタートモード選択ビット (OFS0.IWDTSTRT)=0 (オートスタートモード)
- IWDT リセット割り込み要求選択ビット (OFS0.IWDTRSTIRQS)=0 (ノンマスカブル割り込み要求出力許可)
- IWDT ウィンドウ開始位置選択ビット (OFS0.IWDTRPSS[1:0])=10b (75%)
- IWDT ウィンドウ終了位置選択ビット (OFS0.IWDTRPES[1:0])=10b (25%)




図 26.4 オートスタートモード動作例

26.3.2 IWDTCR レジスタ、IWDTRCR レジスタ、IWDTCSRPR レジスタ書き込み制御

IWDT コントロールレジスタ (IWDTCR)、IWDT リセットコントロールレジスタ (IWDTRCR)、および IWDT カウント停止コントロールレジスタ (IWDTCSRPR) への書き込みは、リセット解除後から最初のリフレッシュ動作までの間に 1 回のみ可能です。

リフレッシュ動作 (カウントスタート) 後、もしくは IWDTCR、IWDTRCR、または IWDTCSRPR レジスタへ書き込みを行うと、IWDT 内部のプロテクト信号が “1” となり、以後 IWDTCR、IWDTRCR、および IWDTCSRPR レジスタへの書き込みをプロテクトします。

IWDT へのリセット要因により、プロテクトは解除されます。それ以外のリセット要因では解除されません。

図 26.5 に IWDTCR レジスタ書き込み制御波形を示します。




図 26.5 IWDTCR レジスタ書き込み制御波形

26.3.3 リフレッシュ動作

カウンタのリフレッシュ、およびカウンタ動作開始(リフレッシュによるカウント開始)を行うには、IWDT リフレッシュレジスタ (IWDTRR) へ “00h” 書き込みに続けて “FFh” 書き込みを行います。“00h” 書き込み後に “FFh” 以外を書き込んだ場合、リフレッシュは行いません。再度、IWDTRR レジスタへ “00h” → “FFh” の順で書き込むことにより、リフレッシュを正常に行うことができます。

なお、“00h”(1回目) → “00h”(2回目) の書き込みを行った場合でも、その後 “FFh” を書き込むことにより、“00h” → “FFh” 順の書き込み動作が成立するため、“00h”(n-1回目) → “00h”(n回目) → “FFh” のような書き込み動作も有効となり、リフレッシュを行います。“00h” 以前の書き込みが “00h” 以外でも同様に、“00h” → “FFh” 順の書き込み動作が成立すると、リフレッシュを行います。また、IWDTRR レジスタへの “00h” 書き込みと “FFh” 書き込みの間に、IWDTRR レジスタ以外へのアクセス、または IWDTRR レジスタの読み出しを行った場合でもリフレッシュを行います。

【リフレッシュ有効書き込み例】

- “00h” → “FFh”
- “00h”(n-1回目) → “00h”(n回目) → “FFh”
- “00h” → 別レジスタアクセスまたは IWDTRR レジスタの読み出し → “FFh”

【リフレッシュ無効書き込み例】

- “23h” (“00h” 以外) → “FFh”
- “00h” → “54h” (“FFh” 以外)
- “00h” → “AAh” (“00h” および “FFh” 以外) → “FFh”

リフレッシュ動作として、IWDTRR レジスタへの “00h” の書き込みがリフレッシュ許可期間外であっても、IWDTRR レジスタへの “FFh” の書き込みがリフレッシュ許可期間内であれば、書き込み動作が成立となりリフレッシュを行います。

なお、カウンタがリフレッシュされるタイミングは、IWDTRR レジスタに “FFh” を書き込み後、カウントサイクル数で最大 4 サイクル必要となります(1 サイクル間の IWDT 専用クロック (IWDTCLOCK) 数は、クロック分周比選択ビット (IWDTCR.CKS[3:0]) の設定値により異なります)。そのため、リフレッシュ許可期間終了位置から 4 カウント前、もしくはカウンタがアンダフローする 4 カウント前までに、IWDTRR レジスタへの “FFh” 書き込みを完了してください。カウンタの値はカウンタ値ビット (IWDTSR.CNTVAL[13:0]) で確認できます。

【リフレッシュ動作タイミング例】

- ウィンドウ開始位置が “03FFh”とした場合、IWDTRR レジスタへの “00h” の書き込みが “03FFh” より前(たとえば “0402h”)であっても、IWDTSR.CNTVAL[13:0] ビットの値が “03FFh” になってから、IWDTRR レジスタへ “FFh” を書き込めばリフレッシュを行います。
- ウィンドウ終了位置が “03FFh”とした場合、IWDTRR レジスタへ “00h” → “FFh” を書き込み直後に IWDTSR.CNTVAL[13:0] ビットの値を読み出して “0403h” (“03FFh” の 4 カウント前) 以上であればリフレッシュを行います。
- “0000h” までがリフレッシュ許可期間である場合、アンダフロー直前にリフレッシュが可能となります。この場合 IWDTRR レジスタへ “00h” → “FFh” を書き込み直後に IWDTSR.CNTVAL[13:0] ビットの値を読み出して “0003h” (アンダフローの 4 カウント前) 以上であればアンダフローは発生せず、リフレッシュを行います。

図 26.6 に PCLK > IWDTCLOCK、クロック分周比が IWDTCLOCK の場合の IWDT リフレッシュ動作波形を示します。




図 26.6 IWDT リフレッシュ動作波形 (IWDTCR.CKS[3:0] = 0000b、IWDTCR.TOPS[1:0] = 11b)

26.3.4 ステータスフラグ

リフレッシュエラーフラグ (IWDTSR.REFEF)、アンダフローフラグ (IWDTSR.UNDFF) は、IWDT がリセットを出力した場合のリセット要因、または IWDT の割り込み要求が発生した場合の割り込み要因を保持します。

リセット解除後、もしくは割り込み要求発生時に IWDTSR.REFEF フラグ、または IWDTSR.UNDFF フラグを読むことで、リセット要因、または割り込み要因の発生状態を確認することができます。

各フラグの値を“0”にするには“0”を書き込んでください。“1”的書き込みは無効です。

各フラグは、“0”にしなくても動作に影響を与えません。“0”にしない場合は、次に IWDT がリセットを出力したときに古いリセット要因はクリアされ、新しいリセット要因が書き込まれます。または、次に IWDT の割り込み要求が発生したときに古い割り込み要因はクリアされ、新しい割り込み要因が書き込まれます。

なお、各フラグに“0”を書いた後、その値が反映されるまでには、最大で IWDTCLOCK 3 クロックと PCLK 2 クロック必要です。

26.3.5 リセット出力

レジスタスタートモード時、リセット割り込み選択ビット (IWDTRCR.RSTIRQS) を“1”にした場合、またはオートスタートモード時、オプション機能選択レジスタ 0 (OFS0) の IWDT リセット割り込み要求選択ビット (OFS0.IWDTRSTIRQS) を“1”にした場合、カウンタのアンダフロー、またはリフレッシュエラーにより、リセットを出力します。

レジスタスタートモードでは、リセット出力後、カウンタは初期状態 (“0000h”) で保持されます。リセットを解除し再起動後、リフレッシュ動作を行うことによりカウンタ値が再設定されダウンカウントを開始します。

オートスタートモードでは、リセット出力後、自動でダウンカウントを開始します。

26.3.6 割り込み要因

レジスタスタートモード時、リセット割り込み選択ビット (IWDTRCR.RSTIRQS) を“0”にした場合、またはオートスタートモード時、オプション機能選択レジスタ 0 (OFS0) の IWDT リセット割り込み要求選択ビット (OFS0.IWDTRSTIRQS) を“0”にした場合、カウンタのアンダフローまたはリフレッシュエラーが発生したとき、割り込み (WUNI) が発生します。本割り込みはノンマスクブル割り込みです。詳細は、「14. 割り込みコントローラ (ICU_b)」を参照してください。

表26.4 IWDTの割り込み要因

名称	割り込み要因	DTCの起動
WUNI	カウンタのアンダフロー リフレッシュエラー	不可能

26.3.7 カウンタ値の読み出し

IWDT のカウンタは IWDT 専用クロック (IWDTCLK) で動作しているため、カウンタ値を直接読み出すことはできません。そのため、IWDT はカウンタ値を周辺モジュールクロック (PCLK) で同期化し、IWDT ステータスレジスタのカウンタ (IWDTSR.CNTVAL[13:0] ビット) へ格納します。IWDTSR.CNTVAL[13:0] ビットへ格納された値を読み出すことで、間接的にカウンタ値を確認することができます。

なお、読み出しには PCLK で数クロック（最大 4 クロック）必要となるため、読み出されるカウンタ値は、カウンタの実際の値に対し 1 カウントずれことがあります。

図 26.7 に PCLK > IWDTCLK、クロック分周比が IWDTCLK の場合の IWDT カウンタ値の読み出し処理を示します。




図 26.7 IWDT カウンタ値の読み出し処理
(IWDTCR.CKS[3:0] = 0000b、IWDTCR.TOPS[1:0] = 11b)

26.3.8 オプション機能選択レジスタ 0 (OFS0) と IWDT レジスタの対応

表 26.5 にオートスタートモードで使用するオプション機能選択レジスタ 0 (OFS0) とレジスタスタートモードで使用するレジスタとの対応を示します。

OFS0 レジスタの設定は、IWDT 動作中は変更しないでください。

オプション機能選択レジスタ 0 (OFS0) については、「7.2.1 オプション機能選択レジスタ 0 (OFS0)」を参照してください。

表 26.5 オプション機能選択レジスタ 0 (OFS0) と IWDT レジスタの対応

制御	機能	OFS0 レジスタ (オートスタートモード時有効) OFS0.IWDTSTRT = 0	IWDT レジスタ (レジスタスタートモード時有効) OFS0.IWDTSTRT = 1
カウンタ	タイムアウト期間選択	OFS0.IWDTTOPS[1:0]	IWDTCR.TOPS[1:0]
	クロック分周比選択	OFS0.IWDTCKS[3:0]	IWDTCR.CKS[3:0]
	ウィンドウ開始位置選択	OFS0.IWDTRPSS[1:0]	IWDTCR.RPSS[1:0]
	ウィンドウ終了位置選択	OFS0.IWDTRPES[1:0]	IWDTCR.RPES[1:0]
リセット出力/ 割り込み要求出力	リセット出力/割り込み要求出力選択	OFS0.IWDTRSTIRQS	IWDTRCR.RSTIRQS
カウント停止	スリープモードカウント停止制御	OFS0.IWDTSLCSTP	IWDTCSR.SLCSTP

26.4 使用上の注意事項

26.4.1 リフレッシュ動作について

リフレッシュタイミングの設定においては、PCLK と IWDTCLK の精度を考慮し、誤差の範囲で周期が変化してもリフレッシュできる値を設定してください。

26.4.2 クロック分周比の設定

周辺モジュールクロック周波数 (PCLK) $\geq 4 \times$ (カウントソースの分周後周波数) となるようにしてください。

27. シリアルコミュニケーションインターフェース (SCIg, SC Ih)

本 MCU は、独立した 7 チャネルのシリアルコミュニケーションインターフェース (SCI : Serial Communications Interface) を備えています。SCI は、SC Ig モジュール (SCI0, SCI1, SCI5, SCI6, SCI8, SCI9) と、SC Ih モジュール (SCI12) から構成されています。

SC Ig (SCI0, SCI1, SCI5, SCI6, SCI8, SCI9) は、調歩同期式とクロック同期式のシリアル通信が可能です。調歩同期式では Universal Asynchronous Receiver/Transmitter (UART) や、Asynchronous Communications Interface Adapter (ACIA) などの標準の調歩同期式通信用 LSI とのシリアル通信ができます。この他、調歩同期式モードの拡張機能として、ISO/IEC 7816-3 (Identification Card) に対応したスマートカード (IC カード) インタフェースに対応しています。さらに、簡易 I²C バスインターフェースのシングルマスタ動作、および簡易 SPI インタフェースに対応しています。

SC Ih (SCI12) は、SC Ig の機能に加えて、Start Frame、Information Frame から構成される拡張シリアル通信プロトコルに対応しています。

本章に記載している PCLK とは PCLKB を指します。

27.1 概要

表 27.1 に SC Ig の仕様を、表 27.2 に SC Ih の仕様を、表 27.3 に SCI チャネル別機能一覧を示します。

図 27.1 に SCI0、SCI1、SCI8、SCI9 のブロック図を、図 27.2 に SCI5、SCI6 のブロック図を、図 27.3 に SCI12 (SC Ih) のブロック図を示します。

表 27.1 SC Ig の仕様 (1/2)

項目	内容	
シリアル通信方式	<ul style="list-style-type: none"> 調歩同期式 クロック同期式 スマートカードインターフェース 簡易 I²C バス 簡易 SPI バス 	
転送速度	ポーレートジェネレータ内蔵により任意のビットレートを設定可能	
全二重通信	送信部：ダブルバッファ構成による連続送信が可能 受信部：ダブルバッファ構成による連続受信が可能	
入出力端子	表 27.4～表 27.6 参照	
データ転送	LSB ファースト/MSB ファースト選択可能 (注1)	
割り込み要因	送信終了、送信データエンディティ、受信データフル、受信エラー、開始条件/再開始条件/停止条件生成終了 (簡易 I ² C モード用)	
消費電力低減機能	チャネルごとにモジュールストップ状態への遷移が可能	
調歩同期式モード	データ長	7ビット/8ビット/9ビット
	送信ストップビット	1ビット/2ビット
	パリティ機能	偶数パリティ / 奇数パリティ / パリティなし
	受信エラー検出機能	パリティエラー、オーバランエラー、フレーミングエラー
	ハードウェアフロー制御	CTS _n #端子、RTS _n #端子を用いた送受信制御が可能
	スタートビットの検出	Low または立ち下がりエッジを選択可能
	ブレーク検出	フレーミングエラー発生時、RXD _n 端子のレベルを直接リードすることでブレークを検出可能
	クロックソース	内部クロック/外部クロックの選択が可能 TMRからの転送レートクロック入力が可能 (SCI5, SCI6)
	倍速モード	ポーレートジェネレータ倍速モードを選択可能
	マルチプロセッサ通信機能	複数のプロセッサ間のシリアル通信機能
	ノイズ除去	RXD _n 端子入力経路にデジタルノイズフィルタを内蔵

表27.1 SCIgの仕様 (2/2)

項目	内容	
クロック同期式モード	データ長	8ビット
	受信エラーの検出	オーバランエラー
	ハードウェアフロー制御	CTS#端子、RTS#端子を用いた送受信制御が可能
スマートカード インターフェースモード	エラー処理	受信時パリティエラーを検出するとエラーシグナルを自動送出
		送信時エラーシグナルを受信するとデータを自動再送信
	データタイプ	ダイレクトコンペンション/インバースコンペンションをサポート
簡易I2Cモード	通信フォーマット	I2Cバスフォーマット
	動作モード	マスター (シングルマスター動作のみ)
	転送速度	ファストモード対応 (転送速度は「27.2.11 ビットレートレジスタ (BRR)」を参照して設定してください)
	ノイズ除去	SSCLn、SSDAn入力経路にデジタルノイズフィルタを内蔵 ノイズ除去幅調整可能
簡易SPIモード	データ長	8ビット
	エラーの検出	オーバランエラー
	SS入力端子機能	SS#端子がHighのとき、出力端子をハイインピーダンスにすることが可能
	クロック設定	クロック位相、クロック極性の設定を4種類から選択可能
ビットレートモジュレーション機能		内蔵ボーレートジェネレータの出力補正により誤差を低減可能
イベントリンク機能 (SCI5のみ対応)		エラー (受信エラー・エラーシグナル検出) イベント出力 受信データフルイベント出力 送信データエンプティイベント出力 送信終了イベント出力

注1. 簡易I2Cモードでは、MSB ファーストでのみ使用可能です。

表27.2 SC Ihの仕様 (1/2)

項目	内容
シリアル通信方式	<ul style="list-style-type: none"> 調歩同期式 クロック同期式 スマートカードインターフェース 簡易I2Cバス 簡易SPIバス
転送速度	ボーレートジェネレータ内蔵により任意のビットレートを設定可能
全二重通信	送信部：ダブルバッファ構成による連続送信が可能 受信部：ダブルバッファ構成による連続受信が可能
入出力端子	表27.4～表27.7参照
データ転送	LSB ファースト/MSB ファースト選択可能 (注1)
割り込み要因	送信終了、送信データエンプティ、受信データフル、受信エラー、 開始条件/再開始条件/停止条件生成終了 (簡易I2Cモード用)
消費電力低減機能	モジュールストップ状態への遷移が可能

表27.2 SCIhの仕様 (2/2)

項目	内容
調歩同期式モード	データ長 7ビット/8ビット/9ビット
	送信ストップビット 1ビット/2ビット
	パリティ機能 偶数パリティ/奇数パリティ/パリティなし
	受信エラー検出機能 パリティエラー、オーバランエラー、フレーミングエラー
	ハードウェアフロー制御 CTSn#端子、RTSn#端子を用いた送受信制御が可能
	スタートビットの検出 Lowまたは立ち下がりエッジを選択可能
	ブレーク検出 フレーミングエラー発生時、RXDn端子のレベルを直接リードすることでブレークを検出可能
	クロックソース 内部クロック/外部クロックの選択が可能 TMRからの転送レートクロック入力が可能 (SCI12)
	倍速モード ポーレートジェネレータ倍速モードを選択可能
	マルチプロセッサ通信機能 複数のプロセッサ間のシリアル通信機能
クロック同期式モード	ノイズ除去 RXDn端子入力経路にデジタルノイズフィルタを内蔵
	データ長 8ビット
	受信エラーの検出 オーバランエラー
スマートカード インターフェースモード	ハードウェアフロー制御 CTSn#端子、RTSn#端子を用いた送受信制御が可能
	エラー処理 受信時パリティエラーを検出するとエラーシグナルを自動送出 送信時エラーシグナルを受信するとデータを自動再送信
	データタイプ ダイレクトコンベンション/インバースコンベンションをサポート
簡易I2Cモード	通信フォーマット I2Cバスフォーマット
	動作モード マスタ (シングルマスタ動作のみ)
	転送速度 ファストモード対応 (転送速度は「27.2.11 ビットレートレジスタ (BRR)」を参照して設定してください)
	ノイズ除去 SSCLn、SSDAn入力経路にデジタルノイズフィルタを内蔵 ノイズ除去幅調整可能
簡易SPIモード	データ長 8ビット
	エラーの検出 オーバランエラー
	SS入力端子機能 SSn#端子がHighのとき、出力端子をハイインピーダンスにすることができる
	クロック設定 クロック位相、クロック極性の設定を4種類から選択可能
拡張シリアルモード	Start Frame送信 <ul style="list-style-type: none"> Break Field Low widthの出力が可能/出力完了割り込み機能あり バス衝突検出機能あり/検出割り込み機能あり
	Start Frame受信 <ul style="list-style-type: none"> Break Field Low widthの検出が可能/検出完了割り込み機能あり Control Field 0、Control Field 1のデータ比較/一致割り込み機能あり Control Field 1にはプライマリ/セカンダリの2種類の比較データを設定可能 Control Field 1にプライオリティインタラプトビットを設定可能 Break FieldがないStart Frameにも対応可能 Control Field 0がないStart Frameにも対応可能 ビットレート測定機能あり
	入出力制御機能 <ul style="list-style-type: none"> TXDX12/RXDX12信号の極性選択が可能 RXDX12信号にデジタルフィルタ機能を設定可能 RXDX12端子とTXDX12端子を兼用した半二重通信が可能 RXDX12端子受信データサンプリングタイミング選択可能 拡張シリアルモード制御部OFF時、RXDX12受信信号をSCIgへスルー出力可能
	タイマ機能 <ul style="list-style-type: none"> リロードタイマ機能として使用可能
ビットレートモジュレーション	機能内蔵ポーレートジェネレータの出力補正により誤差を低減可能

注1. 簡易I2Cモードでは、MSBファーストでのみ使用可能です。

表27.3 SCIチャネル別機能一覧

項目	SCI0, SCI1, SCI8, SCI9	SCI5	SCI6	SCI12
調歩同期式モード	○	○	○	○
クロック同期式モード	○	○	○	○
スマートカードインターフェースモード	○	○	○	○
簡易I ² Cモード	○	○	○	○
簡易SPIモード	○	○	○	○
拡張シリアルモード	—	—	—	○
TMRクロック入力	—	○	○	○
イベントリンク機能	—	○	—	—




図 27.1 SCIg (SCI0, SCI1, SCI8, SCI9) のブロック図




図 27.2 SCIg (SCI5, SCI6) のブロック図




図 27.3 SCIh (SCI12) のブロック図

表 27.4 ~ 表 27.7 に SCI の入出力端子をモード別に示します。

表 27.4 SCI の入出力端子 (調歩同期式/クロック同期式モード)

チャネル	端子名	入出力	機能
SCI0	SCK0	入出力	SCI0のクロック入出力端子
	RXD0	入力	SCI0の受信データ入力端子
	TXD0	出力	SCI0の送信データ出力端子
	CTS0#/RTS0#	入出力	SCI0送受信開始制御用入出力端子
SCI1	SCK1	入出力	SCI1のクロック入出力端子
	RXD1	入力	SCI1の受信データ入力端子
	TXD1	出力	SCI1の送信データ出力端子
	CTS1#/RTS1#	入出力	SCI1送受信開始制御用入出力端子
SCI5	SCK5	入出力	SCI5のクロック入出力端子
	RXD5	入力	SCI5の受信データ入力端子
	TXD5	出力	SCI5の送信データ出力端子
	CTS5#/RTS5#	入出力	SCI5送受信開始制御用入出力端子
SCI6	SCK6	入出力	SCI6のクロック入出力端子
	RXD6	入力	SCI6の受信データ入力端子
	TXD6	出力	SCI6の送信データ出力端子
	CTS6#/RTS6#	入出力	SCI6送受信開始制御用入出力端子
SCI8	SCK8	入出力	SCI8のクロック入出力端子
	RXD8	入力	SCI8の受信データ入力端子
	TXD8	出力	SCI8の送信データ出力端子
	CTS8#/RTS8#	入出力	SCI8送受信開始制御用入出力端子
SCI9	SCK9	入出力	SCI9のクロック入出力端子
	RXD9	入力	SCI9の受信データ入力端子
	TXD9	出力	SCI9の送信データ出力端子
	CTS9#/RTS9#	入出力	SCI9送受信開始制御用入出力端子
SCI12	SCK12	入出力	SCI12のクロック入出力端子
	RXD12	入力	SCI12の受信データ入力端子
	TXD12	出力	SCI12の送信データ出力端子
	CTS12#/RTS12#	入出力	SCI12送受信開始制御用入出力端子

表 27.5 SCI の入出力端子 (簡易 I²C モード) (1/2)

チャネル	端子名	入出力	機能
SCI0	SSCL0	入出力	SCI0のI ² Cクロック入出力端子
	SSDA0	入出力	SCI0のI ² Cデータ入出力端子
SCI1	SSCL1	入出力	SCI1のI ² Cクロック入出力端子
	SSDA1	入出力	SCI1のI ² Cデータ入出力端子
SCI5	SSCL5	入出力	SCI5のI ² Cクロック入出力端子
	SSDA5	入出力	SCI5のI ² Cデータ入出力端子
SCI6	SSCL6	入出力	SCI6のI ² Cクロック入出力端子
	SSDA6	入出力	SCI6のI ² Cデータ入出力端子
SCI8	SSCL8	入出力	SCI8のI ² Cクロック入出力端子
	SSDA8	入出力	SCI8のI ² Cデータ入出力端子
SCI9	SSCL9	入出力	SCI9のI ² Cクロック入出力端子
	SSDA9	入出力	SCI9のI ² Cデータ入出力端子

表27.5 SCIの入出力端子（簡易I²Cモード）(2/2)

チャネル	端子名	入出力	機能
SCI12	SSCL12	入出力	SCI12のI ² Cクロック入出力端子
	SSDA12	入出力	SCI12のI ² Cデータ入出力端子

表27.6 SCIの入出力端子（簡易SPIモード）

チャネル	端子名	入出力	機能
SCI0	SCK0	入出力	SCI0のクロック入出力端子
	SMISO0	入出力	SCI0のスレーブ送出データ入出力端子
	SMOSI0	入出力	SCI0のマスタ送出データ入出力端子
	SS0#	入力	SCI0チップセレクト入力端子
SCI1	SCK1	入出力	SCI1のクロック入出力端子
	SMISO1	入出力	SCI1のスレーブ送出データ入出力端子
	SMOSI1	入出力	SCI1のマスタ送出データ入出力端子
	SS1#	入力	SCI1チップセレクト入力端子
SCI5	SCK5	入出力	SCI5のクロック入出力端子
	SMISO5	入出力	SCI5のスレーブ送出データ入出力端子
	SMOSI5	入出力	SCI5のマスタ送出データ入出力端子
	SS5#	入力	SCI5チップセレクト入力端子
SCI6	SCK6	入出力	SCI6のクロック入出力端子
	SMISO6	入出力	SCI6のスレーブ送出データ入出力端子
	SMOSI6	入出力	SCI6のマスタ送出データ入出力端子
	SS6#	入力	SCI6チップセレクト入力端子
SCI8	SCK8	入出力	SCI8のクロック入出力端子
	SMISO8	入出力	SCI8のスレーブ送出データ入出力端子
	SMOSI8	入出力	SCI8のマスタ送出データ入出力端子
	SS8#	入力	SCI8チップセレクト入力端子
SCI9	SCK9	入出力	SCI9のクロック入出力端子
	SMISO9	入出力	SCI9のスレーブ送出データ入出力端子
	SMOSI9	入出力	SCI9のマスタ送出データ入出力端子
	SS9#	入力	SCI9チップセレクト入力端子
SCI12	SCK12	入出力	SCI12のクロック入出力端子
	SMISO12	入出力	SCI12のスレーブ送出データ入出力端子
	SMOSI12	入出力	SCI12のマスタ送出データ入出力端子
	SS12#	入力	SCI12チップセレクト入力端子

表27.7 SCIの入出力端子（拡張シリアルモード）

チャネル	端子名	入出力	機能
SCI12	RXD12	入力	SCI12の受信データ入力端子
	TXD12	出力	SCI12の送信データ出力端子
	SIOX12	入出力	SCI12送受信データ入出力端子

27.2 レジスタの説明

27.2.1 レシーブシフトレジスタ (RSR)


RSR レジスタは、RXDn 端子から入力されたシリアルデータをパラレルデータに変換するための受信用シフトレジスタです。

1 フレーム分のデータを受信すると、データは自動的に RDR レジスタへ転送されます。

CPU から直接アクセスすることはできません。

27.2.2 レシーブデータレジスタ (RDR)

アドレス SCI0.RDR 0008 A005h, SCI1.RDR 0008 A025h, SCI5.RDR 0008 A0A5h, SCI6.RDR 0008 A0C5h,
SCI8.RDR 0008 A105h, SCI9.RDR 0008 A125h, SCI12.RDR 0008 B305h



RDR レジスタは、受信データを格納するための 8 ビットのレジスタです。

1 フレーム分のデータを受信すると、RSR レジスタから受信データがこのレジスタへ転送され、RSR レジスタは次のデータを受信可能となります。

RSR レジスタと RDR レジスタはダブルバッファ構造になっているため、連続受信動作が可能です。

RDR レジスタのリードは、受信データフル割り込み (RXI) 要求が発生したときに 1 回だけ行ってください。受信データを RDR からリードしないまま次の 1 フレーム分のデータを受け取るとオーバランエラーになりますので注意してください。

RDR レジスタへは CPU から書き込みできません。

27.2.3 レシーブデータレジスタ H、L、HL (RDRH、RDRL、RDRHL)

- レシーブデータレジスタ H (RDRH)


アドレス SCI0.RDRH 0008 A010h, SCI1.RDRH 0008 A030h, SCI5.RDRH 0008 A0B0h, SCI6.RDRH 0008 A0D0h,
SCI8.RDRH 0008 A110h, SCI9.RDRH 0008 A130h, SCI12.RDRH 0008 B310h

- レシーブデータレジスタ L (RDRL)

アドレス SCI0.RDRL 0008 A011h, SCI1.RDRL 0008 A031h, SCI5.RDRL 0008 A0B1h, SCI6.RDRL 0008 A0D1h, SCI8.RDRL
0008 A111h, SCI9.RDRL 0008 A131h, SCI12.RDRL 0008 B311h

- レシーブデータレジスタ HL (RDRHL)

アドレス SCI0.RDRHL 0008 A010h, SCI1.RDRHL 0008 A030h, SCI5.RDRHL 0008 A0B0h, SCI6.RDRHL 0008 A0D0h,
SCI8.RDRHL 0008 A110h, SCI9.RDRHL 0008 A130h, SCI12.RDRHL 0008 B310h



RDRH レジスタと RDRL レジスタは、それぞれ受信データを格納するための 8 ビットのレジスタです。調歩同期式モード 9 ビットデータ長選択時に使用します。

RDRL レジスタは RDR レジスタのシャドーとなっており、RDRL レジスタへのアクセスは RDR レジスタへのアクセスになります。

1 フレーム分のデータを受信すると、RSR レジスタから受信データがこれらのレジスタへ転送され、RSR レジスタは次のデータを受信可能となります。

RSR レジスタと RDRH レジスタおよび RDRL レジスタはダブルバッファ構造になっているため、連続受信動作が可能です。


RDRH レジスタおよび RDRL レジスタのリードは、受信データフル割り込み (RXI) 要求が発生したときに、RDRH レジスタ、RDRL レジスタの順に 1 回だけ行ってください。受信データを RDRL からリードしないまま次の 1 フレーム分のデータを受け取るとオーバランエラーになりますので注意してください。

RDRH レジスタおよび RDRL レジスタへは CPU から書き込みできません。RDRH レジスタの b1 から b7 は “0” に固定されており、読むと “0” が読みます。

RDRHL レジスタとして 16 ビットでもアクセスできます。

27.2.4 トランスマットデータレジスタ (TDR)

アドレス SCI0.TDR 0008 A003h, SCI1.TDR 0008 A023h, SCI5.TDR 0008 A0A3h, SCI6.TDR 0008 A0C3h,
SCI8.TDR 0008 A103h, SCI9.TDR 0008 A123h, SCI12.TDR 0008 B303h



TDR レジスタは、送信データを格納するための 8 ビットのレジスタです。

TSR レジスタに空きを検出すると、TDR レジスタに書き込まれた送信データは、TSR レジスタに転送されて送信を開始します。

TDR レジスタと TSR レジスタはダブルバッファ構造になっているため、連続送信動作が可能です。1 フレーム分のデータを送信したとき、TDR レジスタに次の送信データが書き込まれていれば TSR レジスタへ転送して送信を継続します。

TDR レジスタは CPU からリード / ライト可能です。TDR レジスタへの送信データの書き込みは、送信データエンプティ割り込み (TXI) 要求が発生したときに 1 回だけ行ってください。

27.2.5 トランスマットデータレジスタ H, L, HL (TDRH, TDRL, TDRHL)

- トランスマットデータレジスタ H (TDRH)


アドレス SCI0.TDRH 0008 A00Eh, SCI1.TDRH 0008 A02Eh, SCI5.TDRH 0008 A0AEh, SCI6.TDRH 0008 A0CEh,
SCI8.TDRH 0008 A10Eh, SCI9.TDRH 0008 A12Eh, SCI12.TDRH 0008 B30Eh

- トランスマットデータレジスタ L (TDRL)

アドレス SCI0.TDRL 0008 A00Fh, SCI1.TDRL 0008 A02Fh, SCI5.TDRL 0008 A0AFh, SCI6.TDRL 0008 A0CFh,
SCI8.TDRL 0008 A10Fh, SCI9.TDRL 0008 A12Fh, SCI12.TDRL 0008 B30Fh

- トランスマットデータレジスタ HL (TDRHL)

アドレス SCI0.TDRHL 0008 A00Eh, SCI1.TDRHL 0008 A02Eh, SCI5.TDRHL 0008 A0AEh, SCI6.TDRHL 0008 A0CEh,
SCI8.TDRHL 0008 A10Eh, SCI9.TDRHL 0008 A12Eh, SCI12.TDRHL 0008 B30Eh



TDRH レジスタと TDRL レジスタは、それぞれ送信データを格納するための 8 ビットのレジスタです。調歩同期式モード 9 ビットデータ長選択時に使用します。

TDRL レジスタは TDR レジスタのシャドーとなっており、TDRL レジスタへのアクセスは TDR レジスタへのアクセスになります。

TSR レジスタに空きを検出すると、TDRH レジスタおよび TDRL レジスタに書き込まれた送信データは TSR レジスタに転送されて送信を開始します。

TDRH レジスタおよび TDRL レジスタと TSR レジスタはダブルバッファ構造になっているため、連続送信動作が可能です。1 フレーム分のデータを送信したとき、TDRL レジスタに次の送信データが書き込まれていれば TSR レジスタへ転送して送信を継続します。

TDRH レジスタおよび TDRL レジスタは CPU からリード / ライト可能ですが。TDRH レジスタの b1 から b7 は “1” に固定されており、読むと “1” が読みます。書く場合、“1” としてください。

TDRH レジスタおよび TDRL レジスタへの送信データの書き込みは、送信データエンティティ割り込み (TXI) 要求が発生したときに、TDRH レジスタ、TDRL レジスタの順に 1 回だけ行ってください。

TDRHL レジスタとして 16 ビットでもアクセスできます。

27.2.6 トランスマットシフトレジスタ (TSR)

TSR レジスタは、シリアルデータを送信するためのシフトレジスタです。

TDR レジスタに書き込まれた送信データは、自動的に TSR レジスタに転送され、TXDn 端子に送出することでシリアルデータの送信を行います。

CPU からは直接アクセスすることはできません。

27.2.7 シリアルモードレジスタ (SMR)

SMR レジスタは、スマートカードインターフェースモードと非スマートカードインターフェースモードに応じて一部のビットの機能が異なります。

(1) 非スマートカードインターフェースモードのとき (SCMR.SMIF ビット = 0)

アドレス SCI0.SMR 0008 A000h, SCI1.SMR 0008 A020h, SCI5.SMR 0008 A0A0h, SCI6.SMR 0008 A0C0h,
SCI8.SMR 0008 A100h, SCI9.SMR 0008 A120h, SCI12.SMR 0008 B300h

b7	b6	b5	b4	b3	b2	b1	b0
CM	CHR	PE	PM	STOP	MP	CKS[1:0]	
リセット後の値 0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	CKS[1:0]	クロックセレクトビット	b1 b0 0 0 : PCLK (n = 0) (注1) 0 1 : PCLK/4 (n = 1) (注1) 1 0 : PCLK/16 (n = 2) (注1) 1 1 : PCLK/64 (n = 3) (注1)	R/W (注4)
b2	MP	マルチプロセッサモードビット	(調歩同期式モードのみ有効) 0 : マルチプロセッサ通信機能を禁止 1 : マルチプロセッサ通信機能を許可	R/W (注4)
b3	STOP	ストップビットレンジスピット	(調歩同期式モードのみ有効) 0 : 1ストップビット 1 : 2ストップビット	R/W (注4)
b4	PM	parityモードビット	(PEビット=1のときのみ有効) 0 : 偶数パリティで送受信 1 : 奇数パリティで送受信	R/W (注4)
b5	PE	パリティイネーブルビット	(調歩同期式モードのみ有効) • 送信時 0 : パリティビットなし 1 : パリティビットを付加 • 受信時 0 : パリティなしで受信 1 : パリティチェックを行う	R/W (注4)
b6	CHR	キャラクタレンジスピット	(調歩同期式モードのみ有効 (注2)) SCMR.CHR1ビットと組み合わせて選択します。 CHR1 CHR 0 0 : データ長9ビットで送受信 0 1 : データ長9ビットで送受信 1 0 : データ長8ビットで送受信 (初期値) 1 1 : データ長7ビットで送受信 (注3)	R/W (注4)
b7	CM	コミュニケーションモードビット	0 : 調歩同期式モード、または簡易I ² Cモードで動作 1 : クロック同期式モード、または簡易SPIモードで動作	R/W (注4)

注1. nは設定値の10進表示で、「27.2.11 ビットレートレジスタ (BRR)」中のnの値を表します。

注2. 調歩同期式モード以外では、設定は無効でデータ長は8ビット固定です。

注3. LSBファースト固定となり、送信ではTDRレジスタのMSB (b7) は送信されません。

注4. SCR.TEビット=0、SCR.REビット=0 (シリアル送信動作を禁止、かつシリアル受信動作を禁止) の場合のみ書き込み可能です。

CKS[1:0] ビット（クロックセレクトビット）

内蔵ボーレートジェネレータのクロックソースを選択します。

CKS[1:0] ビットの設定値とボーレートの関係については、「[27.2.11 ビットレートレジスタ \(BRR\)](#)」を参照してください。

MP ビット（マルチプロセッサモードビット）

マルチプロセッサ通信機能の許可 / 禁止を選択します。マルチプロセッサモードでは、PE、PM ビットの設定は無効です。

STOP ビット（ストップビットレンジスピット）

送信データのストップビット長を選択します。

受信時はこのビットの設定にかかわらずストップビットの 1 ビット目のみチェックし、2 ビット目が “0” の場合は次の送信フレームのスタートビットと見なします。

PM ビット（パリティモードビット）

送受信時のパリティ（偶数パリティ / 奇数パリティ）を選択します。

マルチプロセッサモードでは、PM ビットの設定は無効です。

PE ビット（パリティイネーブルビット）

PE ビットが “1” のとき、送信時はパリティビットを付加し、受信時はパリティチェックを行います。

マルチプロセッサフォーマットでは、PE ビットの設定にかかわらずパリティビットの付加、チェックは行いません。

CHR ビット（キャラクタレンジスピット）

送受信データのデータ長を SCMR.CHR1 ビットと組み合わせて選択します。

調歩同期式モード以外では、データ長は 8 ビット固定です。

(2) スマートカードインターフェースモードのとき (SCMR.SMIF ビット = 1)

アドレス SMCI0.SMR 0008 A000h, SMCI1.SMR 0008 A020h, SMCI5.SMR 0008 A0A0h, SMCI6.SMR 0008 A0C0h,
SMCI8.SMR 0008 A100h, SMCI9.SMR 0008 A120h, SMCI12.SMR 0008 B300h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	GM	BLK	PE	PM	BCP[1:0]	CKS[1:0]		
	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	CKS[1:0]	クロックセレクトビット	b1 b0 0 0 : PCLK (n = 0) (注1) 0 1 : PCLK/4 (n = 1) (注1) 1 0 : PCLK/16 (n = 2) (注1) 1 1 : PCLK/64 (n = 3) (注1)	R/W (注2)
b3-b2	BCP[1:0]	基本クロックパルスビット	SCMR.BCP2ビットと組み合わせて選択します。 表27.8にSCMR.BCP2ビットとSMR.BCP[1:0]ビットの組み合わせを示します。	R/W (注2)
b4	PM	parityモードビット	(PEビット=1のときのみ有効) 0 : 偶数parityで送受信 1 : 奇数parityで送受信	R/W (注2)
b5	PE	parityイネーブルビット	PEビットが“1”的とき、送信時はparityビットを付加し、受信時はparityチェックを行います。スマートカードインターフェースモードでは、PEビットは“1”にして使用してください	R/W (注2)
b6	BLK	ブロック転送モードビット	0 : 通常モードで動作します 1 : ブロック転送モードで動作します	R/W (注2)
b7	GM	GSMモードビット	0 : 通常モードで動作します 1 : GSMモードで動作します	R/W (注2)

注1. nは設定値の10進表示で、「27.2.11 ビットレートレジスタ (BRR)」中のnの値を表します。

注2. SCR.TEビット=0、SCR.REビット=0（シリアル送信動作を禁止、かつシリアル受信動作を禁止）の場合のみ書き込み可能です。

CKS[1:0] ビット（クロックセレクトビット）

内蔵ボーレートジェネレータのクロックソースを選択します。

CKS[1:0]ビットの設定値とボーレートの関係については、「27.2.11 ビットレートレジスタ (BRR)」を参照してください。

BCP[1:0] ビット（基本クロック パルスビット）

スマートカードインターフェースモードにおいて、1ビット転送期間中の基本クロック数を選択します。

SCMR.BCP2ビットと組み合わせて選択します。

詳細は、「27.6.4 受信データサンプリングタイミングと受信マージン」を参照してください。

表27.8 SCMR.BCP2ビットとSMR.BCP[1:0]ビットの組み合わせ

SCMR.BCP2ビット	SMR.BCP[1:0]ビット	1ビット転送期間中の基本クロック数
0	0	93クロック ($S = 93$) (注1)
0	1	128クロック ($S = 128$) (注1)
1	0	186クロック ($S = 186$) (注1)
1	1	512クロック ($S = 512$) (注1)
0	0	32クロック ($S = 32$) (注1) (初期値)
0	1	64クロック ($S = 64$) (注1)
1	0	372クロック ($S = 372$) (注1)
1	1	256クロック ($S = 256$) (注1)

注1. Sは「27.2.11 ビットレートレジスタ (BRR)」中のSの値を表します。

PM ビット (パリティモードビット)

送受信時のパリティ（偶数パリティ / 奇数パリティ）を選択します。

スマートカードインターフェースモードにおけるこのビットの使用方法については、「27.6.2 データフォーマット（ブロック転送モード時を除く）」を参照してください。

PE ビット (パリティイネーブルビット)

PE ビットは“1”にしてください。

送信時はパリティビットを付加し、受信時はパリティチェックを行います。

BLK ビット (ブロック転送モードビット)

BLK ビットを“1”にすると、ブロック転送モードで動作します。

ブロック転送モードについては、「27.6.3 ブロック転送モード」を参照してください。

GM ビット (GSM モードビット)

GM ビットを“1”にすると、GSM モードで動作します。

GSM モードでは、SSR.TEND フラグのセットタイミングが先頭から 11.0 etu (etu : Elementary Time Unit, 1 ビットの転送期間) に前倒しされ、クロック出力制御機能が追加されます。詳細は、「27.6.6 シリアルデータの送信（ブロック転送モードを除く）」、「27.6.8 クロック出力制御」を参照してください。

27.2.8 シリアルコントロールレジスタ (SCR)

注. SCR レジスタは、スマートカードインターフェースモードと非スマートカードインターフェースモードに応じて一部のビットの機能が異なります。

(1) 非スマートカードインターフェースモードのとき (SCMR.SMIF ビット = 0)

アドレス SCI0.SCR 0008 A002h, SCI1.SCR 0008 A022h, SCI5.SCR 0008 A0A2h, SCI6.SCR 0008 A0C2h,
SCI8.SCR 0008 A102h, SCI9.SCR 0008 A122h, SCI12.SCR 0008 B302h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W (注1)
b1-b0	CKE[1:0]	クロックイネーブルビット	<ul style="list-style-type: none"> SCI0、SCI1、SCI8、SCI9の場合 (調歩同期式の場合) <ul style="list-style-type: none"> b1 b0 <ul style="list-style-type: none"> 0 0 : 内蔵ボーレートジェネレータ I/Oポートの設定によって、SCKn端子は入出力ポートとして使用できます 0 1 : 内蔵ボーレートジェネレータ SCKn端子からビットレートと同じ周波数のクロックを出力します 1 x : 外部クロック SCKn端子からビットレートの16倍の周波数のクロックを入力してください。SEMR.ABCSビットが“1”的ときは8倍の周波数のクロックを入力してください (クロック同期式の場合) <ul style="list-style-type: none"> b1 b0 <ul style="list-style-type: none"> 0 x : 内部クロック SCKn端子はクロック出力端子となります 1 x : 外部クロック SCKn端子はクロック入力端子となります 	R/W (注1)
b1-b0	CKE[1:0]	クロックイネーブルビット	<ul style="list-style-type: none"> SCI5、SCI6、SCI12の場合 (調歩同期式の場合) <ul style="list-style-type: none"> b1 b0 <ul style="list-style-type: none"> 0 0 : 内蔵ボーレートジェネレータ I/Oポートの設定によって、SCKn端子は入出力ポートとして使用できます 0 1 : 内蔵ボーレートジェネレータ SCKn端子からビットレートと同じ周波数のクロックを出力します 1 x : 外部クロックまたはTMRクロック <ul style="list-style-type: none"> 外部クロック使用時は、SCKn端子からビットレートの16倍の周波数のクロックを入力してください。 SEMR.ABCSビットが“1”的ときは8倍の周波数のクロックを入力してください TMRクロックを使用可能 TMRクロック使用時は、I/Oポートの設定によって、SCKn端子は入出力ポートとして使用できます。 (クロック同期式の場合) <ul style="list-style-type: none"> b1 b0 <ul style="list-style-type: none"> 0 x : 内部クロック : SCKn端子はクロック出力端子となります 1 x : 外部クロック SCKn端子はクロック入力端子となります 	R/W (注1)
b2	TEIE	トランスマットエンド インターラブトイネーブルビット	0 : TEI割り込み要求を禁止 1 : TEI割り込み要求を許可	R/W

ビット	シンボル	ビット名	機能	R/W
b3	MPIE	マルチプロセッサインタラプト イネーブルビット	(調歩同期式モードで、SMR.MP ビット = 1 のとき有効) 0 : 通常の受信動作 1 : マルチプロセッサビットが“0”的受信データは読み飛ばし、 SSR.ORER, FER の各ステータスフラグのセット (“1”) を 禁止します。マルチプロセッサビットが“1”的データを受信 すると、MPIE ビットは自動的に“0”になり、通常の受信動 作に戻ります	R/W
b4	RE	レシーブイネーブルビット	0 : シリアル受信動作を禁止 1 : シリアル受信動作を許可	R/W (注2)
b5	TE	トランスマットイネーブルビット	0 : シリアル送信動作を禁止 1 : シリアル送信動作を許可	R/W (注2)
b6	RIE	レシーブインタラプトイネーブル ビット	0 : RXI および ERI 割り込み要求を禁止 1 : RXI および ERI 割り込み要求を許可	R/W
b7	TIE	トランスマットインタラプト イネーブルビット	0 : TXI 割り込み要求を禁止 1 : TXI 割り込み要求を許可	R/W

x : Don't care

注1. TE ビット = 0, RE ビット = 0 の場合のみ書き込み可能です。

注2. SMR.CM ビットが“1”的ときは、TE ビット = 0, RE ビット = 0 の場合のみ “1” を書き込み可能です。

一度、TE、RE ビットのいずれかを“1”にした後は、TE ビット = 0, RE ビット = 0 の書き込みのみ可能になります。SMR.CM ビットが“0”かつ SIMR1 の IICM ビットが“0”的ときは、任意のタイミングで書き込みが可能です。

CKE[1:0] ビット (クロックイネーブルビット)

クロックソースおよび SCKn 端子の機能を選択します。

内蔵 TMR クロックは SEMR.ACS0 ビットと組み合わせて設定します。

TEIE ビット (トランスマットエンド インタラプトイネーブルビット)

TEI 割り込み要求を許可、または禁止します。

TEI 割り込み要求の禁止は、TEIE ビットを“0”にすることで行うことができます。

簡易 I²C モードでは、開始 / 再開始 / 停止条件生成完了割り込み (STI 割り込み) が TEI 割り込みに割り当てられます。その場合も TEIE ビットにより STI 割り込み要求を許可、または禁止することができます。

MPIE ビット (マルチプロセッサインタラプトイネーブルビット)

MPIE ビットを“1”にすると、マルチプロセッサビットが“0”的受信データは読み飛ばし、SSR.ORER, FER フラグの各ステータスフラグは“1”になりません。マルチプロセッサビットが“1”的データを受信すると、MPIE ビットは自動的にクリアされ、通常の受信動作に戻ります。詳細は「27.4 マルチプロセッサ通信機能」を参照してください。

マルチプロセッサビットが“0”的受信データを受信しているときは、RSR レジスタから RDR レジスタへの受信データの転送、および受信エラーの検出と、ORER, FER の各フラグのセット (“1”) は行いません。

マルチプロセッサビットが“1”的受信データを受信すると、SSR.MPB ビットを“1”にし、MPIE ビットを自動的に“0”にし、RXI, ERI 割り込み要求 (SCR の RIE ビットが“1”的場合) と、ORER, FER フラグのセット (“1”) が許可されます。

マルチプロセッサ通信機能を使用しない場合は、MPIE ビットには“0”を書き込んでください。

RE ビット (レシーブイネーブルビット)

シリアル受信動作を許可、または禁止します。

RE ビットを“1”にすると、調歩同期式モードの場合はスタートビットを、クロック同期式モードの場合は同期クロック入力をそれぞれ検出するとシリアル受信を開始します。なお、RE ビットを“1”にする前に SMR レジスタの設定を行い、受信フォーマットを決定してください。

RE ビットを“0”にして受信動作を停止しても、SSR.ORER, FER, PER, RDRF の各フラグは影響を受けず、状態を保持します。

TE ビット（トランスマットイネーブルビット）

シリアル送信動作を許可、または禁止します。

TE ビットを “1” にすると、TDR レジスタに送信データを書き込むことでシリアル送信を開始します。なお、TE ビットを “1” にする前に SMR レジスタの設定を行い、送信フォーマットを決定してください。

RIE ビット（レシーブインタラプトイネーブルビット）

RXI および ERI 割り込み要求を許可、または禁止します。

RXI 割り込み要求の禁止は、RIE ビットを “0” にすることで行うことができます。

ERI 割り込み要求の解除は、SSR レジスタの ORER、FER、PER フラグをすべてクリアするか、RIE ビットを “0” にすることで行うことができます。

TIE ビット（トランスマットインタラプトイネーブルビット）

TXI 割り込み要求を許可、または禁止します。

TXI 割り込み要求の禁止は、TIE ビットを “0” にすることで行うことができます。

(2) スマートカードインタフェースモードのとき (SCMR.SMIF ビット = 1)

アドレス SMCI0.SCR 0008 A002h, SMCI1.SCR 0008 A022h, SMCI5.SCR 0008 A0A2h, SMCI6.SCR 0008 A0C2h,
SMCI8.SCR 0008 A102h, SMCI9.SCR 0008 A122h, SMCI12.SCR 0008 B302h

b7	b6	b5	b4	b3	b2	b1	b0
TIE	RIE	TE	RE	MPIE	TEIE	CKE[1:0]	
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	CKE[1:0]	クロックイネーブルビット	<ul style="list-style-type: none"> SMR.GM ビット = 0 の場合 b1 b0 0 0 : 出力ディスエーブル (I/O ポートの設定によって、SCKn 端子は入出力ポートとして使用できます) 0 1 : クロック出力 1 x : (設定しないでください) SMR.GM ビット = 1 の場合 b1 b0 0 0 : Low 出力固定 x 1 : クロック出力 1 0 : High 出力固定 	R/W (注1)
b2	TEIE	トランスマッチエンド インターラプトイネーブルビット	スマートカードインタフェースモードでは、“0”としてください	R/W
b3	MPIE	マルチプロセッサインタラプト イネーブルビット	スマートカードインタフェースモードでは、“0”としてください	R/W
b4	RE	レシーブイネーブルビット	0 :シリアル受信動作を禁止 1 :シリアル受信動作を許可	R/W (注2)
b5	TE	トランスマッチトイネーブルビット	0 :シリアル送信動作を禁止 1 :シリアル送信動作を許可	R/W (注2)
b6	RIE	レシーブインターラプトイネーブル ビット	0 : RXI および ERI 割り込み要求を禁止 1 : RXI および ERI 割り込み要求を許可	R/W
b7	TIE	トランスマッチインターラプト イネーブルビット	0 : TXI 割り込み要求を禁止 1 : TXI 割り込み要求を許可	R/W

x : Don't care

注1. TE ビット = 0、RE ビット = 0 の場合のみ書き込み可能です。

注2. TE ビット = 0、RE ビット = 0 の場合のみ “1” を書き込みしてください。

一度、TE、RE ビットのいずれかを “1” にした後は、TE ビット = 0、RE ビット = 0 の書き込みのみ行ってください。

各割り込み要求については、「27.12 割り込み要因」を参照してください。

CKE[1:0] ビット (クロックイネーブルビット)

SCKn 端子からのクロック出力を制御します。

GSM モードではクロックの出力をダイナミックに切り替えることができます。詳細は、「27.6.8 クロック出力制御」を参照してください。

TEIE ビット (トランスマッチエンド インタラプトイネーブルビット)

スマートカードインタフェースモードでは “0” としてください。

MPIE ビット (マルチプロセッサインタラプトイネーブルビット)

スマートカードインタフェースモードでは “0” としてください。

RE ビット（レシーブイネーブルビット）

シリアル受信動作を許可、または禁止します。

RE ビットを “1” にすると、スタートビットを検出するとシリアル受信を開始します。なお、RE ビットを “1” にする前に SMR レジスタの設定を行い、受信フォーマットを決定してください。

RE ビットを “0” にして受信動作を停止しても、SSR レジスタの ORER、FER、PER フラグは影響を受けず、状態を保持します。

TE ビット（トランスマッティネーブルビット）

シリアル送信動作を許可、または禁止します。

TE ビットを “1” にすると、TDR レジスタに送信データを書き込むことでシリアル送信を開始します。なお、TE ビットを “1” にする前に SMR レジスタの設定を行い、送信フォーマットを決定してください。

RIE ビット（レシーブインタラプトイネーブルビット）

RXI および ERI 割り込み要求を許可、または禁止します。

RXI 割り込み要求の禁止は、RIE ビットを “0” にすることで行うことができます。

ERI 割り込み要求の解除は、SSR レジスタの ORER、FER、PER フラグをすべてクリアするか、RIE ビットを “0” にすることで行うことができます。

TIE ビット（トランスマッティンタラプトイネーブルビット）

TXI 割り込み要求を許可、または禁止します。

TXI 割り込み要求の禁止は、TIE ビットを “0” にすることで行うことができます。

27.2.9 シリアルステータスレジスタ (SSR)

SSR レジスタは、スマートカードインターフェースモードと非スマートカードインターフェースモードに応じて一部のビットの機能が異なります。

(1) 非スマートカードインターフェースモードのとき (SCMR.SMIF ビット = 0)

アドレス SCI0.SSR 0008 A004h, SCI1.SSR 0008 A024h, SCI5.SSR 0008 A0A4h, SCI6.SSR 0008 A0C4h,
SCI8.SSR 0008 A104h, SCI9.SSR 0008 A124h, SCI12.SSR 0008 B304h

b7	b6	b5	b4	b3	b2	b1	b0
TDRE	RDRF	ORER	FER	PER	TEND	MPB	MPBT
リセット後の値 1	0	0	0	0	1	0	0

ビット	シンボル	ビット名	機能	R/W
b0	MPBT	マルチプロセッサビットトランスマルチプロセッサビット	送信フレームに付加するマルチプロセッサビットの設定 0 : データ送信サイクル 1 : ID送信サイクル	R/W
b1	MPB	マルチプロセッサビット	受信フレーム中のマルチプロセッサビットの値 0 : データ送信サイクル 1 : ID送信サイクル	R
b2	TEND	トランスマットエンドフラグ	0 : キャラクタを送信中 1 : キャラクタを送信終了	R
b3	PER	パリティエラーフラグ	0 : パリティエラーの発生なし 1 : パリティエラーの発生あり	R/(W) (注1)
b4	FER	フレーミングエラーフラグ	0 : フレーミングエラーの発生なし 1 : フレーミングエラーの発生あり	R/(W) (注1)
b5	ORER	オーバランエラーフラグ	0 : オーバランエラーの発生なし 1 : オーバランエラーの発生あり	R/(W) (注1)
b6	RDRF	受信データフルフラグ	0 : RDR レジスタに有効なデータなし 1 : RDR レジスタに受信データあり	R/(W) (注2)
b7	TDRE	送信データエンディティフラグ	0 : TDR レジスタに未送信のデータあり 1 : TDR レジスタにデータなし	R/(W) (注2)

注1. フラグをクリアするための“0”書き込みのみ可能です。フラグをクリアする場合は、フラグが“1”であることを確認してから“0”を書いてください。

注2. 書く場合“1”としてください。

MPB ビット (マルチプロセッサビット)

受信フレーム中のマルチプロセッサビットの値が格納されます。SCR.RE ビットが“0”的ときは変化しません。

TEND フラグ (トランスマットエンドフラグ)

送信が終了したことを表示します。

[“1”になる条件]

- SCR.TE ビットが“0”(シリアル送信動作を禁止) のとき
SCR.TE ビットを“0”から“1”にするときは、TEND フラグは影響を受けず“1”的状態を保持します。
- 送信キャラクタの最後尾ビットの送信時、TDR レジスタが更新されていないとき

[“0”になる条件]

- SCR.TE ビットが“1”的状態で TDR レジスタへ送信データを書き込んだとき
TEND フラグを“0”にして割り込みハンドラを終了する場合は、「14.4.1.2 レベル検出の割り込みステータスフラグ」の手順を参照してください。

PER フラグ (パリティエラーフラグ)

調歩同期式モードで受信時にパリティエラーが発生して異常終了したことを表示します。

[“1”になる条件]

- 受信中にパリティエラーを検出したとき

パリティエラーが発生したときの受信データは RDR レジスタに転送されますが、RXI 割り込み要求は発生しません。なお、PER フラグが “1” になった状態では、以降の受信データは RDR レジスタに転送されません。

[“0”になる条件]

- “1”の状態を読み出した後、“0”を書き込んだとき

PER フラグを “0” にして割り込みハンドラを終了する場合は、「14.4.1.2 レベル検出の割り込みステータスフラグ」の手順を参照してください。

SCR.RE ビットを “0” (シリアル受信動作を禁止) にしても、PER フラグは影響を受けず以前の状態を保持します。

FER フラグ (フレーミングエラーフラグ)

調歩同期式モードで受信時にフレーミングエラーが発生して異常終了したことを表示します。

[“1”になる条件]

- ストップビットが “0” のとき

2ストップモードのときは、1ビット目のストップビットが “1” であるかどうかのみを判定し、2ビット目のストップビットはチェックしません。なお、フレーミングエラーが発生したときの受信データは RDR レジスタに転送されますが、RXI 割り込み要求は発生しません。さらに、FER フラグが “1” になった状態では、以降の受信データは RDR レジスタに転送されません。

[“0”になる条件]

- “1”の状態を読み出した後、“0”を書き込んだとき

FER フラグを “0” にして割り込みハンドラを終了する場合は、「14.4.1.2 レベル検出の割り込みステータスフラグ」の手順を参照してください。

SCR.RE ビットを “0” にしても、FER フラグは影響を受けず以前の状態を保持します。

ORER フラグ (オーバランエラーフラグ)

受信時にオーバランエラーが発生して異常終了したことを表示します。

[“1”になる条件]

- RDR レジスタの受信データをリードしないで次のデータを受信したとき

RDR レジスタはオーバランエラーが発生する前の受信データを保持し、後から受信したデータが失われます。ORER フラグが “1” になった状態では、以降のシリアル受信を続けることはできません。なお、クロック同期式モードでは、シリアル送信も続けることはできません。

[“0”になる条件]

- “1”の状態を読み出した後、“0”を書き込んだとき

ORER フラグを “0” にして割り込みハンドラを終了する場合は、「14.4.1.2 レベル検出の割り込みステータスフラグ」の手順を参照してください。

SCR.RE ビットを “0” にしても、ORER フラグは影響を受けず以前の状態を保持します。

RDRF フラグ (受信データフルフラグ)

RDR レジスタ内の受信データの有無を表示します。

[“1”になる条件]

- 受信が正常終了し、RSR レジスタから RDR レジスタへ受信データが転送されたとき

[“0”になる条件]

- RDR レジスタからデータを読み出したとき

TDRE フラグ (送信データエンプティフラグ)

TDR レジスタ内の送信データの有無を表示します。

[“1”になる条件]

- TDR レジスタから TSR レジスタにデータが転送されたとき

[“0”になる条件]

- TDR レジスタへ送信データを書いたとき

(2) スマートカードインターフェースモードのとき (SCMR.SMIF ビット = 1)

アドレス SMCI0.SSR 0008 A004h, SMCI1.SSR 0008 A024h, SMCI5.SSR 0008 A0A4h, SMCI6.SSR 0008 A0C4h,
SMCI8.SSR 0008 A104h, SMCI9.SSR 0008 A124h, SMCI12.SSR 0008 B304h

	b7	b6	b5	b4	b3	b2	b1	b0
TDRE	1	0	0	0	0	1	0	0
リセット後の値								

ビット	シンボル	ビット名	機能	R/W
b0	MPBT	マルチプロセッサビット トランスマニピュレーター	スマートカードインターフェースモードでは“0”としてください	R/W
b1	MPB	マルチプロセッサビット	スマートカードインターフェースモードでは使用しません。“0”としてください	R
b2	TEND	トランスマニットエンドフラグ	0 : キャラクタを送信中 1 : キャラクタを送信終了	R
b3	PER	パリティエラーフラグ	0 : パリティエラーの発生なし 1 : パリティエラーの発生あり	R/(W) (注1)
b4	ERS	エラーシグナルステータスフラグ	0 : エラーシグナルLow応答なし 1 : エラーシグナルLow応答あり	R/(W) (注1)
b5	ORER	オーバランエラーフラグ	0 : オーバランエラーの発生なし 1 : オーバランエラーの発生あり	R/(W) (注1)
b6	RDRF	受信データフルフラグ	0 : RDR レジスタに有効なデータなし 1 : RDR レジスタに受信データあり	R/(W) (注2)
b7	TDRE	送信データエンプティフラグ	0 : TDR レジスタに未送信のデータあり 1 : TDR レジスタにデータなし	R/(W) (注2)

注1. フラグをクリアするための“0”書き込みのみ可能です。フラグをクリアする場合は、フラグが“1”であることを確認してから“0”を書いてください。

注2. 書く場合“1”としてください。

TEND フラグ（トランスマットエンドフラグ）

受信側からのエラーシグナルの応答がなく、次の送信データを TDR レジスタに転送可能になったとき “1” になります。

[“1” になる条件]

- SCR.TE ビット = 0 (シリアル送信動作を禁止) のとき
SCR.TE ビットを “0” から “1” にするときは、TEND フラグは影響を受けず “1” の状態を保持します。
- 1 バイトのデータを送信して一定期間後、ERS フラグ = 0 かつ TDR レジスタが更新されていないとき
セットされるタイミングは、レジスタの設定により以下のように異なります。
SMR.GM ビット = 0、SMR.BLK ビット = 0 のとき、送信開始から 12.5 etu 後
SMR.GM ビット = 0、SMR.BLK ビット = 1 のとき、送信開始から 11.5 etu 後
SMR.GM ビット = 1、SMR.BLK ビット = 0 のとき、送信開始から 11.0 etu 後
SMR.GM ビット = 1、SMR.BLK ビット = 1 のとき、送信開始から 11.0 etu 後

[“0” になる条件]

- SCR.TE ビットが “1” の状態で TDR レジスタへ送信データを書き込んだとき
TEND フラグを “0” にして割り込みハンドラを終了する場合は、「14.4.1.2 レベル検出の割り込みステータスフラグ」の手順を参照してください。

PER フラグ（パリティエラーフラグ）

調歩同期式モードで受信時にパリティエラーが発生して異常終了したことを表示します。

[“1” になる条件]

- 受信中にパリティエラーを検出したとき
パリティエラーが発生したときの受信データは RDR レジスタに転送されますが、RXI 割り込み要求は発生しません。なお、PER フラグが “1” になった状態では、以降の受信データは RDR レジスタに転送されません。

[“0” になる条件]

- “1” の状態を読み出した後、“0” を書き込んだとき
PER フラグを “0” にして割り込みハンドラを終了する場合は、「14.4.1.2 レベル検出の割り込みステータスフラグ」の手順を参照してください。
SCR.RE ビットを “0” (シリアル受信動作を禁止) にしても、PER フラグは影響を受けず以前の状態を保持します。

ERS フラグ（エラーシグナルステータスフラグ）

[“1” になる条件]

- エラーシグナル Low をサンプリングしたとき

[“0” になる条件]

- “1” の状態を読み出した後、“0” を書き込んだとき
ERS フラグを “0” にして割り込みハンドラを終了する場合は、「14.4.1.2 レベル検出の割り込みステータスフラグ」の手順を参照してください。
SCR.RE ビットを “0” にしても、ERS フラグは影響を受けず以前の状態を保持します。

ORER フラグ（オーバランエラーフラグ）

受信時にオーバランエラーが発生して異常終了したことを表示します。

[“1”になる条件]

- RDR レジスタの受信データをリードしないで次のデータを受信したとき

RDR レジスタではオーバランエラーが発生する前の受信データを保持し、後から受信したデータが失われます。ORER フラグが “1” になった状態では、以降のシリアル受信を続けることはできません。

[“0”になる条件]

- “1” の状態を読み出した後、“0” を書き込んだとき

ORER フラグを “0” にして割り込みハンドラを終了する場合は、「14.4.1.2 レベル検出の割り込みスタートスフラグ」の手順を参照してください。

SCR.RE ビットを “0” にしても、ORER フラグは影響を受けず以前の状態を保持します。

RDRF フラグ（受信データフルフラグ）

RDR レジスタ内の受信データの有無を表示します。

[“1”になる条件]

- 受信が正常終了し、RSR レジスタから RDR レジスタへ受信データが転送されたとき

[“0”になる条件]

- RDR レジスタからデータを読み出したとき

TDRE フラグ（送信データエンプティフラグ）

TDR レジスタ内の送信データの有無を表示します。

[“1”になる条件]

- TDR レジスタから TSR レジスタにデータが転送されたとき

[“0”になる条件]

- TDR レジスタへ送信データを書いたとき

27.2.10 スマートカードモードレジスタ (SCMR)

アドレス SMCI0.SCMR 0008 A006h, SMCI1.SCMR 0008 A026h, SMCI5.SCMR 0008 A0A6h, SMCI6.SCMR 0008 A0C6h, SMCI8.SCMR 0008 A106h, SMCI9.SCMR 0008 A126h, SMCI12.SCMR 0008 B306h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	BCP2	—	—	CHR1	SDIR	SINV	—	SMIF
	1	1	1	1	0	0	1	0

ビット	シンボル	ビット名	機能	R/W
b0	SMIF	スマートカードインターフェースモードセレクトビット	0: 非スマートカードインターフェースモード (調歩同期式モード、クロック同期式モード、簡易SPIモード、簡易I2Cモード) 1: スマートカードインターフェースモード	R/W (注1)
b1	—	予約ビット	読むと“1”が読めます。書く場合、“1”としてください	R/W
b2	SINV	送受信データインバートビット	0: TDRレジスタの内容をそのまま送信、受信データをそのままRDRレジスタに格納 1: TDRレジスタの内容を反転して送信、受信データを反転してRDRレジスタに格納	R/W (注1)
b3	SDIR	送受信データトランسفァディレクションビット	以下のモードで使用可能です。 • スマートカードインターフェースモード • 調歩同期式モード (マルチプロセッサモード) • クロック同期式モード • 簡易SPIモード 簡易I2Cモードで動作させる場合は、“1”にしてください 0: LSBファーストで送受信 1: MSBファーストで送受信	R/W (注1)
b4	CHR1	キャラクタレンジングビット1	(調歩同期式モードのみ有効 (注2)) SMR.CHRビットと組み合わせて選択します CHR1 CHR 0 0: データ長9ビットで送受信 0 1: データ長9ビットで送受信 1 0: データ長8ビットで送受信 (初期値) 1 1: データ長7ビットで送受信 (注3)	R/W (注1)
b6-b5	—	予約ビット	読むと“1”が読めます。書く場合、“1”としてください	R/W
b7	BCP2	基本クロックパルスビット2	SMR.BCP[1:0]ビットと組み合わせて選択します 表27.9にSCMR.BCP2ビットとSMR.BCP[1:0]ビットの組み合せを示します。	R/W (注1)

注1. SCR.TEビット=0、SCR.REビット=0 (シリアル送信動作を禁止、かつシリアル受信動作を禁止) の場合のみ書き込み可能です。

注2. 調歩同期式モード以外では、設定は無効でデータ長は8ビット固定です。

注3. LSBファースト固定となり、送信ではTDRレジスタのMSB (b7) は送信されません。

SMIFビット (スマートカードインターフェースモードセレクトビット)

スマートカードインターフェースモードで動作させるときは、“1”を設定します。

非スマートカードインターフェースモードである調歩同期式 (マルチプロセッサモード含む)、クロック同期式モード、簡易 SPI モード、および簡易 I2C モードで動作させるときは、“0”を設定します。

SINVビット (送受信データインバートビット)

送受信データのロジックレベルを反転します。SINVビットは、パリティビットのロジックレベルには影響しません。パリティビットを反転させる場合は、SMR.PMビットを反転してください。

CHR1 ビット (キャラクタレンジングビット 1)

送受信データのデータ長を選択します。

SMR.CHR ビットと組み合わせて選択します。

調歩同期式モード以外では、データ長は 8 ビット固定です。

BCP2 ビット (基本クロックパルスビット 2)

スマートカードインターフェースモードにおいて 1 ビット転送期間中の基本クロック数を、SMR.BCP[1:0] ビットと組み合わせて選択します。


表27.9 SCMR.BCP2 ビットと SMR.BCP[1:0] ビットの組み合わせ

SCMR.BCP2 ビット	SMR.BCP[1:0] ビット		1 ビット転送期間中の基本クロック数
0	0	0	93 クロック ($S = 93$) (注1)
0	0	1	128 クロック ($S = 128$) (注1)
0	1	0	186 クロック ($S = 186$) (注1)
0	1	1	512 クロック ($S = 512$) (注1)
1	0	0	32 クロック ($S = 32$) (注1) (初期値)
1	0	1	64 クロック ($S = 64$) (注1)
1	1	0	372 クロック ($S = 372$) (注1)
1	1	1	256 クロック ($S = 256$) (注1)

注1. Sは「27.2.11 ビットレートレジスタ (BRR)」中のSの値を表します。

27.2.11 ビットレートレジスタ (BRR)

アドレス SCI0.BRR 0008 A001h, SCI1.BRR 0008 A021h, SCI5.BRR 0008 A0A1h, SCI6.BRR 0008 A0C1h,
SCI8.BRR 0008 A101h, SCI9.BRR 0008 A121h, SCI12.BRR 0008 B301h



BRR レジスタはビットレートを調整するための 8 ビットのレジスタです。

SCI はチャネルごとにボーレートジェネレータが独立しているため、異なるビットレートを設定できます。通常の調歩同期式モード、マルチプロセッサ通信、クロック同期式モード、スマートカードインターフェースモード、簡易 SPI モードおよび簡易 I²C モードにおける BRR レジスタの設定値 N とビットレート B の関係を表 27.10 に示します。

BRR レジスタへの書き込みは、SCR.TE ビット = 0、SCR.RE ビット = 0 の場合のみ可能です。

表27.10 BRR レジスタの設定値 N とビットレート B の関係

モード	SEMR レジスタの設定		BRR レジスタの設定値	誤差 [%]
	BGDM ビット	ABCS ビット		
調歩同期式、 マルチプロセッサ通信	0	0	$N = \frac{PCLK \times 10^6}{64 \times 2^{2n-1} \times B} - 1$	$\text{誤差} = \left\{ \frac{PCLK \times 10^6}{B \times 64 \times 2^{2n-1} \times (N+1)} - 1 \right\} \times 100$
	0	1	$N = \frac{PCLK \times 10^6}{32 \times 2^{2n-1} \times B} - 1$	$\text{誤差} = \left\{ \frac{PCLK \times 10^6}{B \times 32 \times 2^{2n-1} \times (N+1)} - 1 \right\} \times 100$
	1	0		
	1	1	$N = \frac{PCLK \times 10^6}{16 \times 2^{2n-1} \times B} - 1$	$\text{誤差} = \left\{ \frac{PCLK \times 10^6}{B \times 16 \times 2^{2n-1} \times (N+1)} - 1 \right\} \times 100$
クロック同期式、 簡易 SPI			$N = \frac{PCLK \times 10^6}{8 \times 2^{2n-1} \times B} - 1$	
スマートカードインターフェース			$N = \frac{PCLK \times 10^6}{S \times 2^{2n+1} \times B} - 1$	$\text{誤差} = \left\{ \frac{PCLK \times 10^6}{B \times S \times 2^{2n+1} \times (N+1)} - 1 \right\} \times 100$
簡易 I ² C (注1)			$N = \frac{PCLK \times 10^6}{64 \times 2^{2n-1} \times B} - 1$	

B : ビットレート [bps]

N : BRR レジスタの設定値 (0 ≤ N ≤ 255)

PCLK : 周辺モジュールクロック周波数 [MHz]

n と S : 表 27.11 のとおり SMR、SCMR レジスタの設定値によって決まります。

注1. 簡易 I²C モードでの SCL 出力の High/Low 幅が I²C-bus 規格を満たすようビットレートを調整してください。

表27.11 SCL High/Low幅算出式

モード	SCL	算出式 (秒(s))
I ² C	High幅 (min値)	$(N + 1) \times 4 \times 2^{2n-1} \times 7 \times \frac{1}{PCLK \times 10^6}$
	Low幅 (min値)	$(N + 1) \times 4 \times 2^{2n-1} \times 8 \times \frac{1}{PCLK \times 10^6}$

表27.12 クロックソースの設定

SMR.CKS[1:0] ビットの設定	クロックソース	n
0 0	PCLK	0
0 1	PCLK/4	1
1 0	PCLK/16	2
1 1	PCLK/64	3

表27.13 スマートカードインターフェースモード時の基本クロックの設定

SCMR.BCP2 ビットの設定	SMR.BCP[1:0] ビットの設定	1ビット期間中の 基本クロックパルス数	S
0	0 0	93クロック	93
0	0 1	128クロック	128
0	1 0	186クロック	186
0	1 1	512クロック	512
1	0 0	32クロック	32
1	0 1	64クロック	64
1	1 0	372クロック	372
1	1 1	256クロック	256

通常の調歩同期式モードにおけるBRRレジスタの値Nの設定例を表27.14に、各動作周波数における設定可能な最大ビットレートを表27.15に示します。また、クロック同期式モードおよび簡易SPIモードにおけるBRRレジスタの値Nの設定例を表27.18に、スマートカードインターフェースモードにおけるBRRレジスタの値Nの設定例を表27.20に、簡易I²CモードにおけるBRRレジスタの値Nの設定例を表27.22に示します。スマートカードインターフェースモードでは1ビット転送期間の基本クロック数Sを選択できます。詳細は「27.6.4 受信データサンプリングタイミングと受信マージン」を参照してください。また、表27.16、表27.19に外部クロック入力時の最大ビットレートを示します。

調歩同期式モードでシリアル拡張モードレジスタ(SEMR)の調歩同期基本クロックセレクトビット(ABCS)またはボーレートジェネレータ倍速モードセレクトビット(BGDMビット)のいずれか一方のビットを“1”にしたときのビットレートは表27.14の2倍に、両ビットとも“1”にしたときのビットレートは4倍になります。

表27.14 ビットレートに対するBRRの設定例（調歩同期式モード）

ビット レート (bps)	動作周波数 PCLK (MHz)														
	8			9.8304			10			12			12.288		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	141	0.03	2	174	-0.26	2	177	-0.25	2	212	0.03	2	217	0.08
150	2	103	0.16	2	127	0.00	2	129	0.16	2	155	0.16	2	159	0.00
300	1	207	0.16	1	255	0.00	2	64	0.16	2	77	0.16	2	79	0.00
600	1	103	0.16	1	127	0.00	1	129	0.16	1	155	0.16	1	159	0.00
1200	0	207	0.16	0	255	0.00	1	64	0.16	1	77	0.16	1	79	0.00
2400	0	103	0.16	0	127	0.00	0	129	0.16	0	155	0.16	0	159	0.00
4800	0	51	0.16	0	63	0.00	0	64	0.16	0	77	0.16	0	79	0.00
9600	0	25	0.16	0	31	0.00	0	32	-1.36	0	38	0.16	0	39	0.00
19200	0	12	0.16	0	15	0.00	0	15	1.73	0	19	-2.34	0	19	0.00
31250	0	7	0.00	0	9	-1.70	0	9	0.00	0	11	0.00	0	11	2.40
38400	—	—	—	0	7	0.00	0	7	1.73	0	9	-2.34	0	9	0.00
ビット レート (bps)	動作周波数 PCLK (MHz)														
	14			16			17.2032			18			19.6608		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	248	-0.17	3	70	0.03	3	75	0.48	3	79	-0.12	3	86	0.31
150	2	181	0.16	2	207	0.16	2	223	0.00	2	233	0.16	2	255	0.00
300	2	90	0.16	2	103	0.16	2	111	0.00	2	116	0.16	2	127	0.00
600	1	181	0.16	1	207	0.16	1	223	0.00	1	233	0.16	1	255	0.00
1200	1	90	0.16	1	103	0.16	1	111	0.00	1	116	0.16	1	127	0.00
2400	0	181	0.16	0	207	0.16	0	223	0.00	0	233	0.16	0	255	0.00
4800	0	90	0.16	0	103	0.16	0	111	0.00	0	116	0.16	0	127	0.00
9600	0	45	-0.93	0	51	0.16	0	55	0.00	0	58	-0.69	0	63	0.00
19200	0	22	-0.93	0	25	0.16	0	27	0.00	0	28	1.02	0	31	0.00
31250	0	13	0.00	0	15	0.00	0	16	1.20	0	17	0.00	0	19	-1.70
38400	—	—	—	0	12	0.16	0	13	0.00	0	14	-2.34	0	15	0.00
ビット レート (bps)	動作周波数 PCLK (MHz)														
	20			25			30								
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)						
110	3	88	-0.25	3	110	-0.02	3	132	0.13						
150	3	64	0.16	3	80	0.47	3	97	-0.35						
300	2	129	0.16	2	162	-0.15	2	194	0.16						
600	2	64	0.16	2	80	0.47	2	97	-0.35						
1200	1	129	0.16	1	162	-0.15	1	194	0.16						
2400	1	64	0.16	1	80	0.47	1	97	-0.35						
4800	0	129	0.16	0	162	-0.15	0	194	0.16						
9600	0	64	0.16	0	80	0.47	0	97	-0.35						
19200	0	32	-1.36	0	40	-0.76	0	48	-0.35						
31250	0	19	0.00	0	24	0.00	0	29	0.00						
38400	0	15	1.73	0	19	1.73	0	23	1.73						

注. SEMR.ABCS ビット = 0、SEMR.BGDM ビット = 0 のときの例です。

ABCS ビットまたは BGDM ビットのいずれか一方のビットを "1" にしたときは、ビットレートが 2 倍になります。

ABCS ビット = 1、BGDM ビット = 1 にしたときは、ビットレートが 4 倍になります。

表27.15 各動作周波数における最大ビットレート（調歩同期式モード）

PCLK (MHz)	SEMRレジスタの設定値				最大ビットレート (bps)	PCLK (MHz)	SEMRレジスタの設定値				最大ビットレート (bps)		
	BGDM ビット	ABCS ビット	n	N			BGDM ビット	ABCS ビット	n	N			
8	0	0	0	0	250000	17.2032	0	0	0	0	537600		
		1	0	0	500000		1	0	0	0	1075200		
	1	0	0	0	1000000		1	0	0	0	2150400		
		1	0	0			1	0	0	0			
9.8304	0	0	0	0	307200	18	0	0	0	0	562500		
		1	0	0	614400		1	0	0	0	1125000		
	1	0	0	0	1228800		1	0	0	0	2250000		
		1	0	0			1	0	0	0			
10	0	0	0	0	312500	19.6608	0	0	0	0	614400		
		1	0	0	625000		1	0	0	0	1228800		
	1	0	0	0	1250000		1	0	0	0	2457600		
		1	0	0			1	0	0	0			
12	0	0	0	0	375000	20	0	0	0	0	625000		
		1	0	0	750000		1	0	0	0	1250000		
	1	0	0	0	1500000		1	0	0	0	2500000		
		1	0	0			1	0	0	0			
12.288	0	0	0	0	384000	25	0	0	0	0	781250		
		1	0	0	768000		1	0	0	0	1562500		
	1	0	0	0	1536000		1	0	0	0	3125000		
		1	0	0			1	0	0	0			
14	0	0	0	0	437500	30	0	0	0	0	937500		
		1	0	0	875000		1	0	0	0	1875000		
	1	0	0	0	1750000		1	0	0	0	3750000		
		1	0	0			1	0	0	0			
16	0	0	0	0	500000								
		1	0	0	1000000								
	1	0	0	0	2000000								
		1	0	0									

表27.16 外部クロック入力時の最大ビットレート（調歩同期式モード）

PCLK (MHz)	外部入力クロック (MHz)	最大ビットレート (bps)	
		SEMR.ABCSビット = 0	SEMR.ABCSビット = 1
8	2.0000	125000	250000
9.8304	2.4576	153600	307200
10	2.5000	156250	312500
12	3.0000	187500	375000
12.288	3.0720	192000	384000
14	3.5000	218750	437500
16	4.0000	250000	500000
17.2032	4.3008	268800	537600
18	4.5000	281250	562500
19.6608	4.9152	307200	614400
20	5.0000	312500	625000
25	6.2500	390625	781250
30	7.5000	468750	937500

表27.17 TMRクロック入力時の最大ビットレート（調歩同期式モード）

PCLK (MHz)	TMRクロック (MHz)	最大ビットレート (bps)	
		SEMR.ABCS ビット = 0	SEMR.ABCS ビット = 1
8	4	250000	500000
9.8304	4.9152	307200	614400
10	5	312500	625000
12	6	375000	750000
12.288	6.144	384000	768000
14	7	437500	875000
16	8	500000	1000000
17.2032	8.6016	537600	1075200
18	9	562500	1125000
19.6608	9.8304	614400	1228800
20	10	625000	1250000
25	12.5	781250	1562500
30	15	937500	1875000

表27.18 ビットレートに対するBRRの設定例（クロック同期式モード、簡易SPIモード）

ビットレート (bps)	動作周波数 PCLK (MHz)											
	8		10		16		20		25		30	
	n	N	n	N	n	N	n	N	n	N	n	N
110												
250	3	124	—	—	3	249						
500	2	249	—	—	3	124	—	—			3	233
1k	2	124	—	—	2	249	—	—	3	97	3	116
2.5k	1	199	1	249	2	99	2	124	2	155	2	187
5k	1	99	1	124	1	199	1	249	2	77	2	93
10k	0	199	0	249	1	99	1	124	1	155	1	187
25k	0	79	0	99	0	159	0	199	0	249	1	74
50k	0	39	0	49	0	79	0	99	0	124	0	149
100k	0	19	0	24	0	39	0	49	0	62	0	74
250k	0	7	0	9	0	15	0	19	0	24	0	29
500k	0	3	0	4	0	7	0	9	—	—	0	14
1M	0	1			0	3	0	4	—	—	—	—
2M	0	0 (注1)			0	1			—	—	—	—
2.5M			0	0 (注1)			0	1			0	2
4M					0	0 (注1)					—	—
5M							0	0 (注1)				
6.25M									0	0 (注1)		
7.5M											0	0 (注1)

空欄：設定できません。

— : 設定可能ですが誤差がでます。

- 注1. 連続送信/連続受信はできません。1フレームの送信/受信終了後、次のフレームの送信/受信を開始するまで1ビット期間の間隔が空きます（同期クロックの出力が1ビット期間停止します）。そのため、1フレーム（8ビット）のデータ転送に9ビット分の時間がかかり、平均した転送レートは8/9倍になります。

表27.19 外部クロック入力時の最大ビットレート（クロック同期式モード、簡易SPIモード）

PCLK (MHz)	外部入力クロック (MHz)	最大ビットレート (Mbps)
8	1.3333	1.3333
10	1.6667	1.6667
12	2.0000	2.0000
14	2.3333	2.3333
16	2.6667	2.6667
18	3.0000	3.0000
20	3.3333	3.3333
25	4.1667	4.1667
30	5.0000	5.0000

表27.20 ビットレートに対するBRRの設定例（スマートカードインターフェースモードでn = 0、S = 372のとき）

ビットレート (bps)	PCLK (MHz)	n	N	誤差 (%)
9600	7.1424	0	0	0.00
	10.00	0	1	30
	10.7136	0	1	25
	13.00	0	1	8.99
	14.2848	0	1	0.00
	16.00	0	1	12.01
	18.00	0	2	15.99
	20.00	0	2	6.66
	25.00	0	3	12.49
	30.00	0	3	5.01

表27.21 各動作周波数における最大ビットレート（スマートカードインターフェースモードでS = 32のとき）

PCLK (MHz)	最大ビットレート (bps)	n	N
10.00	156250	0	0
10.7136	167400	0	0
13.00	203125	0	0
16.00	250000	0	0
18.00	281250	0	0
20.00	312500	0	0
25.00	390625	0	0
30.00	468750	0	0

表27.22 ビットレートに対するBRRの設定例 (簡易I²Cモード)

ビット レート (bps)	動作周波数PCLK (MHz)														
	8			10			16			20			25		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
10k	0	24	0.0	0	31	-2.3	1	12	-3.8	1	15	-2.3	1	19	-2.3
25k	0	9	0.0	0	12	-3.8	1	4	0.0	1	6	-10.7	1	7	-2.3
50k	0	4	0.0	0	6	-10.7	1	2	-16.7	1	3	-21.9	1	3	-2.3
100k	0	2	-16.7	0	3	-21.9	0	4	0.0	0	6	-10.7	1	1	-2.3
250k	0	0	0.0	0	1	-37.5	0	1	0.0	0	2	-16.7	0	3	-21.9
350k										0	1	-10.7	0	2	-25.6

ビット レート (bps)	動作周波数PCLK (MHz)		
	30		
	n	N	誤差 (%)
10k	1	23	-2.3
25k	1	9	-6.3
50k	1	4	-6.3
100k	1	2	-21.9
250k	0	3	-6.3
350k	0	2	-10.7


表27.23 各ビットレート設定でのSCL High/Low幅最小値 (簡易I²Cモード)

ビット レート (bps)	動作周波数PCLK (MHz)											
	8			10			16			20		
	n	N	SCL High/Low幅 min値 (μs)	n	N	SCL High/Low幅 min値 (μs)	n	N	SCL High/Low幅 min値 (μs)	n	N	SCL High/Low幅 min値 (μs)
10k	0	24	43.75/50.00	0	31	44.80/51.20	1	12	45.50/52.00	1	15	44.80/51.20
25k	0	9	17.50/20.00	0	12	18.20/20.80	1	4	17.50/20.00	1	6	19.60/22.40
50k	0	4	8.75/10.00	0	6	9.80/11.20	1	2	10.50/12.00	1	3	11.20/12.80
100k	0	2	5.25/6.00	0	3	5.60/6.40	0	4	4.37/5.00	0	6	4.90/5.60
250k	0	0	1.75/2.00	0	1	2.80/3.20	0	1	1.75/2.00	0	2	2.10/2.40
350k										0	1	1.40/1.60

ビット レート (bps)	動作周波数PCLK (MHz)					
	25			30		
	n	N	SCL High/Low幅 min値 (μs)	n	N	SCL High/Low幅 min値 (μs)
10k	1	19	44.80/51.20	1	23	44.80/51.20
25k	1	7	17.92/20.48	1	9	18.66/21.33
50k	1	3	8.96/10.24	1	4	9.33/10.66
100k	1	1	4.48/5.12	1	2	5.60/6.40
250k	0	3	2.24/2.56	0	3	1.86/2.13
350k	0	2	1.68/1.92	0	2	1.40/1.60

27.2.12 モジュレーションデューティレジスタ (MDDR)

アドレス SCI0.MDDR 0008 A012h, SCI1.MDDR 0008 A032h, SCI5.MDDR 0008 A0B2h, SCI6.MDDR 0008 A0D2h, SCI8.MDDR 0008 A112h, SCI9.MDDR 0008 A132h, SCI12.MDDR 0008 B312h



MDDR レジスタは BRR レジスタにより調整されたビットレートを補正するためのレジスタです。SEMR.BRME ビットが “1” にセットされているとき、内蔵ボーレートジェネレータにより生成されるビットレートを平均的に M/256 に補正します。MDDR レジスタの設定値 M とビットレート B の関係を表 27.24 に示します。

MDDR レジスタに設定できる値の範囲は、“80h” 以上 “FFh” 以下です。これ以外の値は設定できません。MDDR レジスタへの書き込みは、SCR.TE ビット = 0、SCR.RE ビット = 0 の場合のみ可能です。

表27.24 ビットレートモジュレーション機能使用時のMDDRレジスタ設定値MとビットレートBの関係

モード	SEMRレジスタの設定		BRRレジスタの設定値	誤差
	BGDM ビット	ABCS ビット		
調歩同期式、マルチプロセッサ通信	0	0	$N = \frac{PCLK \times 10^6}{64 \times 2^{2n-1} \times (256/M) \times B} - 1$	$\text{誤差 } (\%) = \left\{ \frac{PCLK \times 10^6}{B \times 64 \times 2^{2n-1} \times (256/M) \times (N+1)} - 1 \right\} \times 100$
	0	1	$N = \frac{PCLK \times 10^6}{32 \times 2^{2n-1} \times (256/M) \times B} - 1$	$\text{誤差 } (\%) = \left\{ \frac{PCLK \times 10^6}{B \times 32 \times 2^{2n-1} \times (256/M) \times (N+1)} - 1 \right\} \times 100$
	1	0	$N = \frac{PCLK \times 10^6}{16 \times 2^{2n-1} \times (256/M) \times B} - 1$	$\text{誤差 } (\%) = \left\{ \frac{PCLK \times 10^6}{B \times 16 \times 2^{2n-1} \times (256/M) \times (N+1)} - 1 \right\} \times 100$
	1	1	$N = \frac{PCLK \times 10^6}{8 \times 2^{2n-1} \times (256/M) \times B} - 1$	
クロック同期式、簡易SPI ^(注1)			$N = \frac{PCLK \times 10^6}{S \times 2^{2n+1} \times (256/M) \times B} - 1$	$\text{誤差 } (\%) = \left\{ \frac{PCLK \times 10^6}{B \times S \times 2^{2n+1} \times (256/M) \times (N+1)} - 1 \right\} \times 100$
スマートカードインターフェース			$N = \frac{PCLK \times 10^6}{64 \times 2^{2n-1} \times (256/M) \times B} - 1$	
簡易I ² C ^(注2)			$N = \frac{PCLK \times 10^6}{64 \times 2^{2n-1} \times (256/M) \times B} - 1$	

B : ビットレート (bps)

M : MDDR レジスタの設定値 (128 ≤ M ≤ 255)

N : ボーレートジェネレータの BRR の設定値 (0 ≤ N ≤ 255)

PCLK : 動作周波数 (MHz)

n と S : 「27.2.11 ビットレートレジスタ (BRR)」表 27.12、表 27.13 のとおり SMR、SCMR レジスタの設定値によって決まります。

注1. クロック同期式モードおよび簡易 SPI モードの最高速設定 (SMR.CKS[1:0] ビット = 00b、かつ SCR.CKE[1] ビット = 0、かつ BRR = 0) では、本機能を使用しないでください。

注2. 簡易 I²C モードでの SCL 出力の High/Low 幅が I²C 規格を満たすようビットレートを調整してください。

27.2.13 シリアル拡張モードレジスタ (SEMR)

アドレス SCI0.SEMR 0008 A007h, SCI1.SEMR 0008 A027h, SCI5.SEMR 0008 A0A7h, SCI6.SEMR 0008 A0C7h,
SCI8.SEMR 0008 A107h, SCI9.SEMR 0008 A127h, SCI12.SEMR 0008 B307h

	b7	b6	b5	b4	b3	b2	b1	b0
RXDESEL	0	0	0	0	0	0	0	ACS0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	ACS0	調歩同期クロックソースセレクトビット	(調歩同期式モードのみ有効) 0 : 外部クロック 1 : TMRから出力される2つのコンペアマッチ出力の論理積 (SCI5, SCI6, SCI12のみ有効) SCIのチャネルごとに使用できるコンペアマッチ出力が異なります	R/W (注1)
b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b2	BRME	ビットレートモジュレーションイネーブルビット	0 : ビットレートモジュレーション機能無効 1 : ビットレートモジュレーション機能有効	R/W (注1)
b3	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b4	ABCS	調歩同期基本クロックセレクトビット	(調歩同期式モードのみ有効) 0 : 基本クロック16サイクルの期間が1ビット期間の転送レートになります 1 : 基本クロック8サイクルの期間が1ビット期間の転送レートになります	R/W (注1)
b5	NFEN	デジタルノイズフィルタ機能イネーブルビット	(調歩同期式モード) 0 : RXDn入力信号のノイズ除去機能無効 1 : RXDn入力信号のノイズ除去機能有効 (簡易I ² Cモード) 0 : SSCLn、SSDAn入力信号のノイズ除去機能無効 1 : SSCLn、SSDAn入力信号のノイズ除去機能有効 上記以外のモードでは、NFENビットを“0”にしてください。	R/W (注1)
b6	BGDM	ポーレートジェネレータ倍速モードセレクトビット	(調歩同期式モードで内蔵ポーレートジェネレータ使用時のみ有効) 0 : ポーレートジェネレータから通常の周波数のクロックを出力 1 : ポーレートジェネレータから2倍の周波数のクロックを出力	R/W (注1)
b7	RXDESEL	調歩同期スタートビットエッジ検出セレクトビット	(調歩同期式モードのみ有効) 0 : RXDn端子入力のLowレベルでスタートビットを検出 1 : RXDn端子入力の立ち下がりエッジでスタートビットを検出	R/W (注1)

注1. SCR.TEビット=0、SCR.REビット=0（シリアル送信動作を禁止、かつシリアル受信動作を禁止）の場合のみ書き込み可能です。

SEMRレジスタは、調歩同期式モード時の1ビット期間のクロックを選択したり、スタートビットの検出方法を選択するためのレジスタです。

ACS0 ビット (調歩同期クロックソースセレクトビット)

調歩同期式モードにおける、クロックソースを選択します。

ACS0 ビットは、調歩同期式モード (SMR.CM ビット = 0) で、外部クロック入力 (SCR.CKE[1:0] ビット = 10b, 11b) のときに有効です。外部クロックまたは、内蔵 TMR のコンペアマッチ出力の論理積を選択できます。

調歩同期式モード以外では、ACS0 ビットを“0”にしてください。

SCI5, SCI6, SCI12 では、TMR ユニット 0, 1 の TMOn ($n = 0 \sim 3$) 出力をシリアル転送ベースクロックにすることができます。詳細は表 27.25 を参照してください。

SCI5, SCI6, SCI12 以外の ACS0 ビットは予約ビットです。SCI5, SCI6, SCI12 以外では“0”にしてください。

表 27.25 SCI のチャネルと使用できるコンペアマッチ出力

SCI	TMR	コンペアマッチ出力
SCI5	ユニット 0	TMO0, TMO1
SCI6	ユニット 1	TMO2, TMO3
SCI12	ユニット 0	TMO0, TMO1

TMR ユニット 0 の TMO0, TMO1 出力を選択したときの設定例を図 27.4 に示します。




図 27.4 TMR クロック入力時の平均転送レート設定例

BRME ビット (ビットレートモジュレーションイネーブルビット)

ビットレートモジュレーション機能の有効、無効を選択します。有効にすると、内蔵ボーレートジェネレータにより生成されるビットレートを平均的に補正します。

NFEN ビット（デジタルノイズフィルタ機能イネーブルビット）

デジタルノイズフィルタ機能の有効、無効を選択します。
有効にすると、調歩同期式モードの場合は、RXDn 入力信号のノイズを除去し、簡易 I²C モードの場合は SSDAn、SSCLn の入力信号のノイズを除去します。
上記以外のモードでは NFEN ビットを “0” にし、デジタルノイズフィルタ機能を無効にしてください。
デジタルノイズフィルタ機能を無効にすると、入力信号がそのまま内部信号として伝えられます。

BGDM ビット（ボーレートジェネレータ倍速モードセレクトビット）

ボーレートジェネレータの出力クロックの周期を選択します。
調歩同期式モード (SMR.CM ビット = 0) で、クロックソースに内蔵ボーレートジェネレータを選択
SCR.CKE[1] ビット = 0 したときに有効です。内蔵ボーレートジェネレータから通常の周波数のクロックを
出力するか、2 倍の周波数のクロックを出力するかを選択できます。ボーレートジェネレータから出力され
るクロックは基本クロックの生成に使用されます。BGDM ビット = 1 を設定すると基本クロックの周期が 1/
2 倍になり、ビットレートが 2 倍になります。
調歩同期式モード以外では “0” を設定してください。

RXDESEL ビット（調歩同期スタートビットエッジ検出セレクトビット）

調歩同期式モード受信動作におけるスタートビットの検出方法を選択します。本ビットの設定によりブ
レーク時の動作が異なります。ブレーク中に受信動作を停止させたい場合、およびブレーク終了後に RXDn
端子入力を 1 フレーム期間以上 High レベルに保持せず受信を開始する場合は “1” を設定してください。
調歩同期式モード以外では “0” を設定してください。

27.2.14 ノイズフィルタ設定レジスタ (SNFR)

アドレス SCI0.SNFR 0008 A008h, SCI1.SNFR 0008 A028h, SCI5.SNFR 0008 A0A8h, SCI6.SNFR 0008 A0C8h,
SCI8.SNFR 0008 A108h, SCI9.SNFR 0008 A128h, SCI12.SNFR 0008 B308h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	—	NFCS[2:0]	0	0

ビット	シンボル	ビット名	機能	R/W
b2-b0	NFCS[2:0]	ノイズフィルタクロックセレクトビット	調歩同期式モード時、基本クロック基準で $b_2 \ b_0$ 0 0 0 : 1分周のクロックをノイズフィルタに使用 簡易 I ² C モード時、SMR.CKS[1:0] ビットで選択した内蔵 ポーレートジェネレータのクロックソース基準で $b_2 \ b_0$ 0 0 1 : 1分周のクロックをノイズフィルタに使用 0 1 0 : 2分周のクロックをノイズフィルタに使用 0 1 1 : 4分周のクロックをノイズフィルタに使用 1 0 0 : 8分周のクロックをノイズフィルタに使用 上記以外は設定しないでください	R/W (注1)
b7-b3	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注1. SCR.TE ビット = 0、SCR.RE ビット = 0 (シリアル送信動作を禁止、かつシリアル受信動作を禁止) の場合のみ書き込み可能です。


NFCS[2:0] ビット (ノイズフィルタクロックセレクトビット)

デジタルノイズフィルタのサンプリングクロックを選択します。

調歩同期式モード時にノイズフィルタを使用する場合、“000b”を設定してください。簡易 I²C モード時は“001b”～“100b”の中で設定してください。

27.2.15 I²C モードレジスタ 1 (SIMR1)

アドレス SCI0.SIMR1 0008 A009h, SCI1.SIMR1 0008 A029h, SCI5.SIMR1 0008 A0A9h, SCI6.SIMR1 0008 A0C9h,
SCI8.SIMR1 0008 A109h, SCI9.SIMR1 0008 A129h, SCI12.SIMR1 0008 B309h



ビット	シンボル	ビット名	機能	R/W
b0	IICM	簡易I ² Cモードセレクトビット	SMIF IICM 0 0 : 調歩同期式モード、マルチプロセッサモード、 クロック同期式モード (調歩同期式、クロック同期式モードまたは簡易 SPIモード) 0 1 : 簡易I ² Cモード 1 0 : スマートカードインターフェースモード 1 1 : 設定しないでください	R/W (注1)
b2-b1	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b7-b3	IICDL[4:0]	SSDA出力遅延セレクトビット	(内蔵ボーレートジェネレータのクロックソース基準) b7 b3 0 0 0 0 0 : 出力遅延なし 0 0 0 0 1 : 0~1サイクル 0 0 0 1 0 : 1~2サイクル 0 0 0 1 1 : 2~3サイクル 0 0 1 0 0 : 3~4サイクル 0 0 1 0 1 : 4~5サイクル : : 1 1 1 1 0 : 29~30サイクル 1 1 1 1 1 : 30~31サイクル	R/W (注1)

注1. SCR.TE ビット=0、SCR.RE ビット=0（シリアル送信動作を禁止、かつシリアル受信動作を禁止）の場合のみ書き込み可能です。

SIMR1 レジスタは、簡易 I²C モード、および SSDA 出力遅延段数を選択するためのレジスタです。

IICM ビット（簡易 I²C モードセレクトビット）

SCMR.SMIF ビットとの組み合わせで、動作モードを選択します。

IICDL[4:0] ビット（SSDA 出力遅延セレクトビット）

SSCLn 端子出力の立ち下がりに対する SSDAn 端子出力の遅延を選択します。内蔵ボーレートジェネレータのクロックソースを 1 サイクルとし、遅延なし～31 サイクルまでの選択が可能です。内蔵ボーレートジェネレータのクロックソースとは、PCLK を SMR.CKS[1:0] ビットの設定により分周されたクロックを指します。簡易 I²C モード以外では“00000b”を設定してください。簡易 I²C モード時は、“00001b”～“11111b”的いずれかを設定してください。

27.2.16 I²C モードレジスタ 2 (SIMR2)

アドレス SCI0.SIMR2 0008 A00Ah, SCI1.SIMR2 0008 A02Ah, SCI5.SIMR2 0008 A0AAh, SCI6.SIMR2 0008 A0CAh, SCI8.SIMR2 0008 A10Ah, SCI9.SIMR2 0008 A12Ah, SCI12.SIMR2 0008 B30Ah

b7	b6	b5	b4	b3	b2	b1	b0
—	—	IICACKT	—	—	—	IICCSC	IICINTM

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	IICINTM	I ² C割り込みモードセレクトビット	0 : ACK/NACK割り込みを使用 1 : 受信割り込み、送信割り込みを使用	R/W (注1)
b1	IICCSC	クロック同期化ビット	0 : クロック同期を行わない 1 : クロック同期を行う	R/W (注1)
b4-b2	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b5	IICACKT	ACK送信データビット	0 : ACK送信 1 : NACK送信またはACK/NACK受信	R/W
b7-b6	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注1. SCR.TE ビット = 0、SCR.RE ビット = 0 (シリアル送信動作を禁止、かつシリアル受信動作を禁止) の場合のみ書き込み可能です。

SIMR2 レジスタは、簡易 I²C モードの送受信制御を選択するためのレジスタです。

IICINTM ビット (I²C 割り込みモードセレクトビット)

簡易 I²C モード時の割り込み要求の要因を選択します。

IICCSC ビット (クロック同期化ビット)

他のデバイスがウェイトを挿入するなどの目的で、SSCLn 端子を Low にしたとき、内部で生成する SSCLn クロックを同期化する場合は、IICCSC ビットに“1”を設定します。

IICCSC ビットに“0”を設定すると、SSCLn クロックの同期化は行いません。SSCLn 端子入力に関わらず、BRR レジスタで設定したビットレートにしたがって SSCLn クロックを生成します。

デバッグ時を除いて IICCSC ビットには“1”を設定してください。

IICACKT ビット (ACK 送信データビット)

送信データの ACK ビットを格納します。ACK/NACK ビット受信時は“1”を設定してください。

27.2.17 I²C モードレジスタ 3 (SIMR3)

アドレス SCI0.SIMR3 0008 A00Bh, SCI1.SIMR3 0008 A02Bh, SCI5.SIMR3 0008 A0ABh, SCI6.SIMR3 0008 A0CBh,
SCI8.SIMR3 0008 A10Bh, SCI9.SIMR3 0008 A12Bh, SCI12.SIMR3 0008 B30Bh

b7	b6	b5	b4	b3	b2	b1	b0
IICSCLS[1:0]	IICSDAS[1:0]	IICSTIF	IICSTP REQ	IICRST AREQ	IICSTA REQ		

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	IICSTAREQ	開始条件生成ビット	0 : 開始条件を生成しない 1 : 開始条件を生成（注1、注3、注4、注5）	R/W
b1	IICRSTAREQ	再開始条件生成ビット	0 : 再開始条件を生成しない 1 : 再開始条件を生成（注2、注3、注4、注5）	R/W
b2	IICSTPREQ	停止条件生成ビット	0 : 停止条件を生成しない 1 : 停止条件を生成（注2、注3、注4、注5）	R/W
b3	IICSTIF	開始/再開始/停止条件生成完了フラグ	0 : 各条件生成要求がない状態、または生成中の状態 1 : 各条件生成が完了した状態	R/W
b5-b4	IICSDAS[1:0]	SSDA出力セレクトビット	b5 b4 0 0 : シリアルデータ出力 0 1 : 開始条件、再開始条件、停止条件の生成 1 0 : SSDAn端子はLowを出力 1 1 : SSDAn端子はハイインピーダンス状態	R/W
b7-b6	IICSCLS[1:0]	SSCL出力セレクトビット	b7 b6 0 0 : シリアルクロック出力 0 1 : 開始条件、再開始条件、停止条件の生成 1 0 : SSCLn端子はLowを出力 1 1 : SSCLn端子はハイインピーダンス状態	R/W

注1. SSCLn端子とSSDA n端子が両方ともHigh（それぞれの端子に対応するPIDRレジスタのビットが“1”）のときに開始条件生成を行ってください。

注2. SSCLn端子がLow（対応するPIDRレジスタのビットが“0”）のときに再開始条件生成または停止条件生成を行ってください。

注3. IICSTAREQビット、IICRSTAREQビット、IICSTPREQビットの2つ以上を“1”にしないでください。

注4. IICSTIFフラグを“0”にしてから、各条件生成を行ってください。

注5. “1”的状態で“0”を書き込まないでください。“1”的状態で“0”を書きこむと、コンディション生成が中断します。

SIMR3 レジスタは、簡易 I²C モードの開始条件、停止条件生成、および、SSDA n端子、SSCLn端子の出力値固定を制御するためのレジスタです。

IICSTAREQ ビット（開始条件生成ビット）

開始条件の生成を行うときは、IICSTAREQ ビットを“1”にするとともに、IICSDAS[1:0] ビット、IICSCLS[1:0] ビットをそれぞれ“01b”にしてください。

[“1”になる条件]

- “1”を書き込んだとき

[“0”になる条件]

- 開始条件の生成が完了したとき

IICRSTAREQ ビット（再開始条件生成ビット）

再開始条件の生成を行うときは、IICRSTAREQ ビットを“1”にするとともに、IICSDAS[1:0] ビット、IICCSCLS[1:0] ビットをそれぞれ“01b”にしてください。

[“1”になる条件]

- “1”を書き込んだとき

[“0”になる条件]

- 再開始条件の生成が完了したとき

IICSTPREQ ビット（停止条件生成ビット）

停止条件の生成を行うときは、IICSTPREQ ビットを“1”にするとともに、IICSDAS[1:0] ビット、IICCSCLS[1:0] ビットをそれぞれ“01b”にしてください。

[“1”になる条件]

- “1”を書き込んだとき

[“0”になる条件]

- 停止条件の生成が完了したとき

IICSTIF フラグ（開始 / 再開始 / 停止条件生成完了フラグ）

各条件生成実行後、生成完了した状態を示します。IICSTAREQ ビット、IICRSTAREQ ビット、IICSTPREQ ビットにより各条件の生成を行うときは、IICSTIF フラグを“0”にしてから生成を実行してください。

SCR.TEIE ビットで割り込み要求が許可された状態で、IICSTIF フラグが“1”的場合に開始 / 再開始 / 停止条件生成完了割り込み (STI) 要求が出力されます。

[“1”になる条件]

- 開始 / 再開始 / 停止の各条件の生成が完了したとき (ただし“0”になる条件と競合した場合は“0”になる条件が優先されます。)

[“0”になる条件]

- “0”を書き込んだとき (IICSTIF フラグが“0”になったことを確認してください。)
- SIMR1.IICM ビットが“0”的とき (簡易 I²C モード以外のとき)
- SCR.TE ビットが“0”的とき

IICSDAS[1:0] ビット（SSDA 出力セレクトビット）

SSDA_n 端子からの出力を制御します。

通常動作時は、IICSDAS[1:0] ビットと IICCSCLS[1:0] ビットは同じ値にしてください。

IICCSCLS[1:0] ビット（SSCL 出力セレクトビット）

SSCL_n 端子からの出力を制御します。

通常動作時は、IICCSCLS[1:0] ビットと IICSDAS[1:0] ビットは同じ値にしてください。

27.2.18 I²C ステータスレジスタ (SISR)

アドレス SCI0.SISR 0008 A00Ch, SCI1.SISR 0008 A02Ch, SCI5.SISR 0008 A0ACh, SCI6.SISR 0008 A0CCh,
SCI8.SISR 0008 A10Ch, SCI9.SISR 0008 A12Ch, SCI12.SISR 0008 B30Ch

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	IICACKR

リセット後の値 0 0 x x 0 x 0 0

x : 不定

ビット	シンボル	ビット名	機能	R/W
b0	IICACKR	ACK受信データフラグ	0 : ACK受信 1 : NACK受信	R/W (注1)
b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b2	—	予約ビット	読み出し値は不定です	R
b3	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b5-b4	—	予約ビット	読み出し値は不定です	R
b7-b6	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注1. フラグをクリアするための“0”書き込みのみ可能です。

SISR レジスタは、簡易 I²C モード関連のステータスをモニタします。

IICACKR フラグ (ACK 受信データフラグ)

受信された ACK/NACK ビットを読み出すことができます。

IICACKR フラグは、ACK/NACK を受信するビットの SSCLn クロックの立ち上がりのタイミングで更新されます。

27.2.19 SPI モードレジスタ (SPMR)

アドレス SCI0.SPMR 0008 A00Dh, SCI1.SPMR 0008 A02Dh, SCI5.SPMR 0008 A0ADh, SCI6.SPMR 0008 A0CDh,
SCI8.SPMR 0008 A10Dh, SCI9.SPMR 0008 A12Dh, SCI12.SPMR 0008 B30Dh

b7	b6	b5	b4	b3	b2	b1	b0
CKPH	CKPOL	—	MFF	—	MSS	CTSE	SSE
リセット後の値 0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SSE	SSn#端子機能イネーブルビット	0 : SSn#端子機能禁止 1 : SSn#端子機能許可	R/W (注1)
b1	CTSE	CTSイネーブルビット	0 : CTS機能禁止 (RTS出力機能有効) 1 : CTS機能許可	R/W (注1)
b2	MSS	マスタスレーブセレクトビット	0 : TXDn端子 : 送信、RXDn端子 : 受信 (マスタモード) 1 : TXDn端子 : 受信、RXDn端子 : 送信 (スレーブモード)	R/W (注1)
b3	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b4	MFF	モードフォルトフラグ	0 : モードフォルトエラーなし 1 : モードフォルトエラーあり	R/W (注2)
b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b6	CKPOL	クロック極性セレクトビット	0 : クロック極性反転なし 1 : クロック極性反転あり	R/W (注1)
b7	CKPH	クロック位相セレクトビット	0 : クロック遅れなし 1 : クロック遅れあり	R/W (注1)

注1. SCR.TE ビット = 0、SCR.RE ビット = 0 (シリアル送信動作を禁止、かつシリアル受信動作を禁止) の場合のみ書き込み可能です。

注2. フラグをクリアするための“0”書き込みのみ可能です。

SPMR レジスタは、調歩同期式モードおよびクロック同期式モードの拡張設定を選択するためのレジスタです。

SSE ビット (SSn# 端子機能イネーブルビット)

SSn# 端子を用いて送受信制御を行う場合 (簡易 SPI モード) は “1” を設定します。それ以外の通信モードでは “0” を設定してください。なお、簡易 SPI モードでも、マスタモード (SCR.CKE[1:0] ビット = 00b かつ MSS ビット = 0) かつシングルマスタで使用するときは、マスタ側の SSn# 端子を用いた送受信制御は不要であり、SSE ビットは “0” を設定します。SSE ビット、CTSE ビットの両方を有効にしないでください (設定した場合、両ビット共に “0” にしたときと同じ動作となります)。

CTSE ビット (CTS イネーブルビット)

SSn# 端子を CTS 制御信号入力として用いて送受信制御を行う場合は “1” を設定します。“0” を設定している状態では RTSn# 信号を出力します。スマートカードインターフェースモード、簡易 SPI モード、簡易 I²C モード時は “0” を設定してください。CTSE ビット、SSE ビットの両方を有効にしないでください (設定した場合、両ビット共に “0” にしたときと同じ動作となります)。

MSS ビット (マスタスレーブセレクトビット)

簡易 SPI モード時にマスタモード、スレーブモードを選択します。MSS ビットを “1” にすると、TXDn 端子、RXDn 端子の機能が逆になり、TXDn 端子から受信データを入力し、RXDn 端子から送信データを出力します。

簡易 SPI モード以外のモード時は “0” にしてください。

MFF フラグ (モードフォルトフラグ)

モードフォルトエラーが発生したことを表示します。

マルチマスター時は MFF フラグの読み出しにより、モードフォルトエラーを判定してください。

[“1”になる条件]

- 簡易 SPI モードのマスタモード設定時 (SSE ビット = 1 かつ MSS ビット = 0) に、SSn# 端子入力が Low になったとき

[“0”になる条件]

- “1”の状態を読み出した後、“0”を書き込んだとき

CKPOL ビット (クロック極性セレクトビット)

SCKn 端子からのクロック出力の極性を選択します。詳細は、図 27.56 を参照してください。

簡易 SPI モードおよびクロック同期式モード以外では “0” としてください。

CKPH ビット (クロック位相セレクトビット)

SCKn 端子からのクロック出力の位相設定を選択します。詳細は、図 27.56 を参照してください。

簡易 SPI モードおよびクロック同期式モード以外では “0” としてください。

27.2.20 拡張シリアルモード有効レジスタ (ESMER)

アドレス SCI12.ESMER 0008 B320h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	—	—	—	ESME
	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	ESME	拡張シリアルモード有効ビット	0 : 拡張シリアルモード無効 1 : 拡張シリアルモード有効	R/W
b7-b1	—	予約ビット	読むと “0” が読みます。書く場合、“0” としてください	R/W

ESME ビット (拡張シリアルモード有効ビット)

ESME ビットが “1” の場合、拡張シリアルモード制御部が有効となります。

ESME ビットを “0” にすると、拡張シリアルモード制御部は初期化された状態になります。

表27.26 ESME ビットの設定とタイマ動作モード

ESME ビット	タイマモード	Break Field Low width 判定モード	Break Field Low width 出力モード
0	使用可能（注1）	使用不可能	使用不可能
1	使用可能	使用可能	使用可能

注1. PCLK選択時のみ動作します。

27.2.21 コントロールレジスタ 0 (CR0)

アドレス SCI12.CR0 0008 B321h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	BRME	RXDSF	SFSF	—

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b1	SFSF	Start Frame ステータスフラグ	0 : Start Frame 検出機能無効状態 1 : Start Frame 検出機能有効状態	R
b2	RXDSF	RXDX12入力ステータスフラグ	0 : RXDX12入力許可状態 1 : RXDX12入力禁止状態	R
b3	BRME	ビットレート測定イネーブルビット	0 : ビットレート測定無効 1 : ビットレート測定有効	R/W
b7-b4	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

27.2.22 コントロールレジスタ 1 (CR1)

アドレス SCI12.CR1 0008 B322h

b7	b6	b5	b4	b3	b2	b1	b0
PIBS[2:0]	PIBE	CF1DS[1:0]	CF0RE	BFE			

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	BFE	Break Field イネーブルビット	0 : Break Field の検出が無効 1 : Break Field の検出が有効	R/W
b1	CF0RE	Control Field 0受信イネーブルビット	0 : Control Field 0受信無効 1 : Control Field 0受信有効	R/W
b3-b2	CF1DS[1:0]	Control Field 1データレジスタ選択ビット	b3 b2 0 0 : PCF1DR を比較データに選択 0 1 : SCF1DR を比較データに選択 1 0 : PCF1DR および SCF1DR を比較データに選択 1 1 : 設定しないでください	R/W
b4	PIBE	プライオリティインタラプトビットイネーブルビット	0 : プライオリティインタラプトビット無効 1 : プライオリティインタラプトビット有効	R/W
b7-b5	PIBS[2:0]	プライオリティインタラプトビットセレクトビット	b7 b5 0 0 0 : Control Field 1 0ビット目 0 0 1 : Control Field 1 1ビット目 0 1 0 : Control Field 1 2ビット目 0 1 1 : Control Field 1 3ビット目 1 0 0 : Control Field 1 4ビット目 1 0 1 : Control Field 1 5ビット目 1 1 0 : Control Field 1 6ビット目 1 1 1 : Control Field 1 7ビット目	R/W

27.2.23 コントロールレジスタ2 (CR2)

アドレス SCI12.CR2 0008 B323h

b7	b6	b5	b4	b3	b2	b1	b0
RTS[1:0]	BCCS[1:0]	—	—	DFCS[2:0]	—	—	—

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b2-b0	DFCS[2:0]	RXDX12信号デジタルフィルタクロック選択ビット	<p>b2 b0 0 0 0 : フィルタ無効 0 0 1 : フィルタクロックはSCI基本クロック（注1、注2） 0 1 0 : フィルタクロックはPCLK/8 0 1 1 : フィルタクロックはPCLK/16 1 0 0 : フィルタクロックはPCLK/32 1 0 1 : フィルタクロックはPCLK/64 1 1 0 : フィルタクロックはPCLK/128 1 1 1 : 設定しないでください </p>	R/W
b3	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b5-b4	BCCS[1:0]	バス衝突検出クロック選択ビット	<ul style="list-style-type: none"> SEMR.BGDMビットが“0”または、SEMR.BGDMビットが“1”かつSMR.CKS[1:0]ビットが“00b”以外の場合 <p>b5 b4 0 0 : SCI基本クロック 0 1 : SCI基本クロックの2分周 1 0 : SCI基本クロックの4分周 1 1 : 設定しないでください </p> SEMR.BGDMビットが“1”かつSMR.CKS[1:0]ビットが“00b”的場合 <p>b5 b4 0 0 : SCI基本クロックの2分周 0 1 : SCI基本クロックの4分周 1 0 : 設定しないでください 1 1 : 設定しないでください </p> 	R/W
b7-b6	RTS[1:0]	RXDX12受信サンプリングタイミング選択ビット	<ul style="list-style-type: none"> SCI12.SEMR.ABCSビット=0の場合 <p>b7 b6 0 0 : SCI基本クロックの8クロック目の立ち上がり 0 1 : SCI基本クロックの10クロック目の立ち上がり 1 0 : SCI基本クロックの12クロック目の立ち上がり 1 1 : SCI基本クロックの14クロック目の立ち上がり </p> SCI12.SEMR.ABCSビット=1の場合 <p>b7 b6 0 0 : SCI基本クロックの4クロック目の立ち上がり 0 1 : SCI基本クロックの5クロック目の立ち上がり 1 0 : SCI基本クロックの6クロック目の立ち上がり 1 1 : SCI基本クロックの7クロック目の立ち上がり </p> 	R/W

注. SCI基本クロックとは、SCI12.SEMR.ABCS = 0のとき、1データ期間の1/16の周期、SCI12.SEMR.ABCS = 1のとき、1データ期間の1/8の周期です。

注1. SCI基本クロックを使用する場合、SCI12.SCR.TEビットを“1”にしてください。

注2. SEMR.BGDMビットが“1”かつSMR.CKS[1:0]ビットが“00b”的場合はSCI基本クロックの2分周がフィルタクロックとなります。

27.2.24 コントロールレジスタ 3 (CR3)

アドレス SCI12.CR3 0008 B324h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	—	—	—	SDST

ビット	シンボル	ビット名	機能	R/W
b0	SDST	Start Frame 検出開始ビット	0 : Start Frame の検出を行わない 1 : Start Frame の検出を行う	R/W
b7-b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

SDST ビット (Start Frame 検出開始ビット)

SDST ビットを“1”にすると Start Frame の検出を開始します。読むと“0”が読み出されます。

27.2.25 ポートコントロールレジスタ (PCR)

アドレス SCI12.PCR 0008 B325h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	SHARPS	—	—	RXDXP S	TXDXP S

ビット	シンボル	ビット名	機能	R/W
b0	TXDXPS	TXDX12信号極性選択ビット	0 : TXDX12信号極性を反転せずに出力 1 : TXDX12信号極性を反転して出力	R/W
b1	RXDXPS	RXDX12信号極性選択ビット	0 : RXDX12極性を反転せずに入力 1 : RXDX12極性を反転して入力	R/W
b3-b2	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b4	SHARPS	TXDX12/RXDX12端子兼用選択ビット	0 : TXDX12端子、RXDX12端子独立 1 : TXDX12/RXDX12端子兼用	R/W
b7-b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

SHARPS ビット (TXDX12/RXDX12 端子兼用選択ビット)

SHARPS ビットが“1”的場合、TXDX12/RXDX12 端子を兼用した半二重通信が可能となります。

27.2.26 割り込みコントロールレジスタ (ICR)

アドレス SCI12.ICR 0008 B326h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	AEDIE	BCDIE	PIBDIE	CF1MIE	CF0MIE	BFDIE

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	BFDIE	Break Field Low width検出割り込み許可ビット	0 : Break Field Low width検出割り込み禁止 1 : Break Field Low width検出割り込み許可	R/W
b1	CF0MIE	Control Field 0一致割り込み許可ビット	0 : Control Field 0一致割り込み禁止 1 : Control Field 0一致割り込み許可	R/W
b2	CF1MIE	Control Field 1一致割り込み許可ビット	0 : Control Field 1一致割り込み禁止 1 : Control Field 1一致割り込み許可	R/W
b3	PIBDIE	プライオリティインタラプトビット検出割り込み許可ビット	0 : プライオリティインタラプトビット検出割り込み禁止 1 : プライオリティインタラプトビット検出割り込み許可	R/W
b4	BCDIE	バス衝突検出割り込み許可ビット	0 : バス衝突検出割り込み禁止 1 : バス衝突検出割り込み許可	R/W
b5	AEDIE	有効エッジ検出割り込み許可ビット	0 : 有効エッジ検出割り込み禁止 1 : 有効エッジ検出割り込み許可	R/W
b7-b6	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

27.2.27 ステータスレジスタ (STR)

アドレス SCI12.STR 0008 B327h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	AEDF	BCDF	PIBDF	CF1MF	CF0MF	BFDF

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	BFDF	Break Field Low width検出フラグ	[“1”になる条件] <ul style="list-style-type: none"> Break Field Low width検出したとき Break Field Low width出力完了したとき タイマがアンダフローしたとき [“0”になる条件] <ul style="list-style-type: none"> STCR.BFDCLビットに“1”を書いたとき 	R
b1	CF0MF	Control Field 0一致フラグ	[“1”になる条件] <ul style="list-style-type: none"> Control Field 0受信データが設定データと一致したとき [“0”になる条件] <ul style="list-style-type: none"> STCR.CF0MCLビットに“1”を書いたとき 	R
b2	CF1MF	Control Field 1一致フラグ	[“1”になる条件] <ul style="list-style-type: none"> Control Field 1受信データが設定データと一致したとき [“0”になる条件] <ul style="list-style-type: none"> STCR.CF1MCLビットに“1”を書いたとき 	R
b3	PIBDF	プライオリティインタラプトビット検出フラグ	[“1”になる条件] <ul style="list-style-type: none"> プライオリティインタラプトビットを検出したとき [“0”になる条件] <ul style="list-style-type: none"> STCR.PIBDCLビットに“1”を書いたとき 	R
b4	BCDF	バス衝突検出フラグ	[“1”になる条件] <ul style="list-style-type: none"> バス衝突を検出したとき [“0”になる条件] <ul style="list-style-type: none"> STCR.BCDCLビットに“1”を書いたとき 	R
b5	AEDF	有効エッジ検出フラグ	[“1”になる条件] <ul style="list-style-type: none"> 有効エッジを検出したとき [“0”になる条件] <ul style="list-style-type: none"> STCR.AEDCLビットに“1”を書いたとき 	R
b7-b6	—	予約ビット	読むと“0”が読めます。書き込みは無効になります	R

27.2.28 ステータスクリアレジスタ (STCR)

アドレス SCI12.STCR 0008 B328h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	AEDCL	BCDCL	PIBDC L	CF1MC L	CF0MC L	BFDCL

ビット	シンボル	ビット名	機能	R/W
b0	BFDCL	BFDFクリアビット	BFDFCLビットを“1”にするとSTR.BFDFフラグをクリアします。読むと“0”が読み出されます	R/W
b1	CF0MCL	CF0MFクリアビット	CF0MCLビットを“1”にするとSTR.CF0MFフラグをクリアします。読むと“0”が読み出されます	R/W
b2	CF1MCL	CF1MFクリアビット	CF1MCLビットを“1”にするとSTR.CF1MFフラグをクリアします。読むと“0”が読み出されます	R/W
b3	PIBDCCL	PIBDFクリアビット	PIBDCCLビットを“1”にするとSTR.PIBDFフラグをクリアします。読むと“0”が読み出されます	R/W
b4	BCDCL	BCDFクリアビット	BCDCLビットを“1”にするとSTR.BCDFフラグをクリアします。読むと“0”が読み出されます	R/W
b5	AEDCL	AEDFクリアビット	AEDCLビットを“1”にするとSTR.AEDFフラグをクリアします。読むと“0”が読み出されます	R/W
b7-b6	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

27.2.29 Control Field 0 データレジスタ (CF0DR)

アドレス SCI12.CF0DR 0008 B329h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0

CF0DR レジスタは、Control Field 0 の比較データを格納する 8 ビットのリード / ライト可能なレジスタです。

27.2.30 Control Field 0 コンペアイネーブルレジスタ (CF0CR)

アドレス SCI12.CF0CR 0008 B32Ah

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	CF0CE 7	CF0CE 6	CF0CE 5	CF0CE 4	CF0CE 3	CF0CE 2	CF0CE 1	CF0CE 0

ビット	シンボル	ビット名	機能	R/W
b0	CF0CE0	Control Field 0 0 ビットコンペアイネーブルビット	0 : Control Field 0 ビット0コンペア無効 1 : Control Field 0 ビット0コンペア有効	R/W
b1	CF0CE1	Control Field 0 1 ビットコンペアイネーブルビット	0 : Control Field 0 ビット1コンペア無効 1 : Control Field 0 ビット1コンペア有効	R/W
b2	CF0CE2	Control Field 0 2 ビットコンペアイネーブルビット	0 : Control Field 0 ビット2コンペア無効 1 : Control Field 0 ビット2コンペア有効	R/W
b3	CF0CE3	Control Field 0 3 ビットコンペアイネーブルビット	0 : Control Field 0 ビット3コンペア無効 1 : Control Field 0 ビット3コンペア有効	R/W
b4	CF0CE4	Control Field 0 4 ビットコンペアイネーブルビット	0 : Control Field 0 ビット4コンペア無効 1 : Control Field 0 ビット4コンペア有効	R/W
b5	CF0CE5	Control Field 0 5 ビットコンペアイネーブルビット	0 : Control Field 0 ビット5コンペア無効 1 : Control Field 0 ビット5コンペア有効	R/W
b6	CF0CE6	Control Field 0 6 ビットコンペアイネーブルビット	0 : Control Field 0 ビット6コンペア無効 1 : Control Field 0 ビット6コンペア有効	R/W
b7	CF0CE7	Control Field 0 7 ビットコンペアイネーブルビット	0 : Control Field 0 ビット7コンペア無効 1 : Control Field 0 ビット7コンペア有効	R/W

27.2.31 Control Field 0 受信データレジスタ (CF0RR)

アドレス SCI12.CF0RR 0008 B32Bh

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0

CF0RR レジスタは、Control Field 0 の受信データを格納する 8 ビットのリード可能なレジスタです。

27.2.32 プライマリ Control Field 1 データレジスタ (PCF1DR)


アドレス SCI12.PCF1DR 0008 B32Ch

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0

PCF1DR レジスタは、Control Field 1 のプライマリ比較データを格納する 8 ビットのリード / ライト可能なレジスタです。

27.2.33 セカンダリ Control Field 1 データレジスタ (SCF1DR)


アドレス SCI12.SCF1DR 0008 B32Dh



SCF1DR レジスタは、Control Field 1 のセカンダリ比較データを格納する 8 ビットのリード / ライト可能なレジスタです。

27.2.34 Control Field 1 コンペアイネーブルレジスタ (CF1CR)


アドレス SCI12.CF1CR 0008 B32Eh



ビット	シンボル	ビット名	機能	R/W
b0	CF1CE0	Control Field 1 0ビットコンペアイネーブル	0 : Control Field 1 ビット0コンペア無効 1 : Control Field 1 ビット0コンペア有効	R/W
b1	CF1CE1	Control Field 1 1ビットコンペアイネーブル	0 : Control Field 1 ビット1コンペア無効 1 : Control Field 1 ビット1コンペア有効	R/W
b2	CF1CE2	Control Field 1 2ビットコンペアイネーブル	0 : Control Field 1 ビット2コンペア無効 1 : Control Field 1 ビット2コンペア有効	R/W
b3	CF1CE3	Control Field 1 3ビットコンペアイネーブル	0 : Control Field 1 ビット3コンペア無効 1 : Control Field 1 ビット3コンペア有効	R/W
b4	CF1CE4	Control Field 1 4ビットコンペアイネーブル	0 : Control Field 1 ビット4コンペア無効 1 : Control Field 1 ビット4コンペア有効	R/W
b5	CF1CE5	Control Field 1 5ビットコンペアイネーブル	0 : Control Field 1 ビット5コンペア無効 1 : Control Field 1 ビット5コンペア有効	R/W
b6	CF1CE6	Control Field 1 6ビットコンペアイネーブル	0 : Control Field 1 ビット6コンペア無効 1 : Control Field 1 ビット6コンペア有効	R/W
b7	CF1CE7	Control Field 1 7ビットコンペアイネーブル	0 : Control Field 1 ビット7コンペア無効 1 : Control Field 1 ビット7コンペア有効	R/W

27.2.35 Control Field 1 受信データレジスタ (CF1RR)

アドレス SCI12.CF1RR 0008 B32Fh



CF1RR レジスタは Control Field 1 の受信データを格納する 8 ビットのリード可能なレジスタです。

27.2.36 タイマコントロールレジスタ (TCR)

アドレス SCI12.TCR 0008 B330h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	TCST

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	TCST	タイマカウント開始ビット	0 : タイマカウント停止 1 : タイマカウント開始	R/W
b7-b1	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

27.2.37 タイマモードレジスタ (TMR)

アドレス SCI12.TMR 0008 B331h

b7	b6	b5	b4	b3	b2	b1	b0
—	TCSS[2:0]	TWRC	—	TOMS[1:0]	—	—	—

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b1-b0	TOMS[1:0]	タイマ動作モード選択ビット ^(注1)	b1 b0 0 0 : タイマモード 0 1 : Break Field Low width判定モード 1 0 : Break Field Low width出力モード 1 1 : 設定しないでください	R/W
b2	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b3	TWRC	カウンタ書き込み制御ビット	0 : リロードレジスタとカウンタへの書き込み 1 : リロードレジスタのみ書き込み	R/W
b6-b4	TCSS[2:0]	タイマカウントクロックソース選択ビット ^(注1)	b6 b4 0 0 0 : PCLK 0 0 1 : PCLK/2 0 1 0 : PCLK/4 0 1 1 : PCLK/8 1 0 0 : PCLK/16 1 0 1 : PCLK/32 1 1 0 : PCLK/64 1 1 1 : PCLK/128	R/W
b7	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W


注1. TOMS[1:0]およびTCSS[2:0]ビットの書き換えは、タイマカウント停止時 (TCST = 0) に行ってください。

TWRC ビット (カウンタ書き込み制御ビット)

TCNT、TPRE レジスタにライトしたときに、リロードレジスタのみ書き込むのか、リロードレジスタとカウンタに書き込むのかを選択します。

27.2.38 タイマプリスケーラレジスタ (TPRE)


アドレス SCI12.TPRE 0008 B332h



TPRE レジスタは、8 ビットのリロードレジスタ、リードバッファおよびカウンタで構成され、初期値はそれぞれ FFh です。TMR.TCSS[2:0] ビットで選択されたカウントクロックソースでダウンカウントを行い、アンダフローするとカウンタへリロードレジスタの値がロードされます。またアンダフローは TCNT レジスタのカウントクロックソースとなります。リロードレジスタとリードバッファは同じアドレスに配置されており、ライト時はリロードレジスタへ書き込まれ、リード時はリードバッファに転送されたカウンタ値が読み出されます。なお、リロードレジスタ値をカウンタへロードする際は、PCLK の 1 クロックが必要です。

27.2.39 タイマカウントレジスタ (TCNT)

アドレス SCI12.TCNT 0008 B333h



TCNT レジスタは、8 ビットのリロードレジスタ、リードバッファおよびカウンタで構成され、初期値はそれぞれ FFh です。TPRE レジスタのアンダフローをダウンカウントし、TCNT レジスタがアンダフローするとカウンタへリロードレジスタの値がロードされます。リロードレジスタとリードバッファは同じアドレスに配置されており、ライト時はリロードレジスタへ書き込まれ、リード時はリードバッファに転送されたカウンタ値が読み出されます。なお、リロードレジスタ値をカウンタへロードする際は、PCLK の 1 クロックが必要です。

27.3 調歩同期式モードの動作

調歩同期式シリアル通信の一般的なデータフォーマットを図 27.5 に示します。

1 フレームは、スタートビット (Low) から始まり送受信データ、パリティビット、ストップビット (High) の順で構成されます。

調歩同期式シリアル通信では、通信回線は通常マーク状態 (High) に保たれています。

SCI は通信回線を監視し、スペース (Low) を検出するとスタートビットとみなしてシリアル通信を開始します。

SCI 内部では、送信部と受信部は独立していますので、全二重通信を行うことができます。また、送信部と受信部が共にダブルバッファ構造になっていますので、送信および受信中にデータのリード / ライトができる、連続送受信が可能です。




図 27.5 調歩同期式シリアル通信のデータフォーマット
(8 ビットデータ / パリティあり / 2 ストップビットの例)

27.3.1 シリアル送信 / 受信フォーマット

調歩同期式モードで設定できるシリアル送信 / 受信フォーマットを表 27.27 に示します。

フォーマットは 18 種類あり、SMR レジスタおよび SCMR レジスタの選定により選択できます。マルチプロセッサ機能の詳細については「27.4 マルチプロセッサ通信機能」を参照してください。

表27.27 シリアル送信/受信フォーマット (調歩同期式モード)

SCMR の設定	SMRの設定				シリアル送信/受信フォーマットとフレーム長												
	CHR	PE	MP	STOP	1	2	3	4	5	6	7	8	9	10	11	12	13
0	0	0	0	0	S	9ビットデータ									STOP		
0	0	0	0	1	S	9ビットデータ									STOP	STOP	
0	0	1	0	0	S	9ビットデータ									P	STOP	
0	0	1	0	1	S	9ビットデータ									P	STOP	STOP
1	0	0	0	0	S	8ビットデータ									STOP		
1	0	0	0	1	S	8ビットデータ									STOP	STOP	
1	0	1	0	0	S	8ビットデータ									P	STOP	STOP
1	0	1	0	1	S	8ビットデータ									P	STOP	STOP
1	1	0	0	0	S	7ビットデータ									STOP		
1	1	0	0	1	S	7ビットデータ									STOP	STOP	
1	1	1	0	0	S	7ビットデータ									P	STOP	
1	1	1	0	1	S	7ビットデータ									P	STOP	STOP
0	0	—	1	0	S	9ビットデータ									MPB	STOP	
0	0	—	1	1	S	9ビットデータ									MPB	STOP	STOP
1	0	—	1	0	S	8ビットデータ									MPB	STOP	
1	0	—	1	1	S	8ビットデータ									MPB	STOP	STOP
1	1	—	1	0	S	7ビットデータ									MPB	STOP	
1	1	—	1	1	S	7ビットデータ									MPB	STOP	STOP

S : スタートビット

STOP : ストップビット

P : パリティビット

MPB : マルチプロセッサビット

27.3.2 調歩同期式モードの受信データサンプリングタイミングと受信マージン

調歩同期式モードでは、SCIはビットレートの16倍（注1）の周波数の基本クロックで動作します。

受信時はスタートビットの立ち下がりを基本クロックでサンプリングして内部を同期化します。また、図27.6に示すように受信データを基本クロックの8サイクル目（注1）の立ち上がりエッジでサンプリングすることで、各ビットの中央でデータを取り込みます。したがって、調歩同期式モードでの受信マージンは式(1)のように表わすことができます。

$$M = \left| \left(0.5 - \frac{1}{2N} \right) - (L - 0.5)F - \frac{|D - 0.5|}{N} (1 + F) \right| \times 100 [\%] \quad \cdots \text{式(1)}$$

M : 受信マージン

N : クロックに対するビットレートの比

- SEMR.ABCS ビットが“0”的とき N = 16
- SEMR.ABCS ビットが“1”的とき N = 8

D : クロックのデューティ (D = 0.5 ~ 1.0)

L : フレーム長 (L = 9 ~ 13)

F : クロック周波数の偏差の絶対値

式(1)で、F = 0、D = 0.5 とすると、

$$M = \{0.5 - 1/(2 \times 16)\} \times 100 [\%] = 46.875 [\%]$$

となります。ただし、この値はあくまでも計算上の値ですので、システム設計の際には 20 ~ 30% の余裕を持たせてください。

注1. SEMR.ABCS ビットが“0”的例です。ABCS ビットが“1”的ときは、ビットレートの8倍の周波数が基本クロックとなり、受信データは基本クロックの4番目の立ち上がりエッジでサンプリングします。




図 27.6 調歩同期式モードの受信データサンプリングタイミング

27.3.3 クロック

SCI の送受信クロックは、SMR.CM ビットと SCR.CKE[1:0] ビットの設定により、内蔵ボーレートジェネレータの生成する内部クロックまたは SCKn 端子から入力される外部クロックのいずれかを選択できます。

外部クロックを使用する場合は、SCKn 端子にビットレートの 16 倍 (SEMR.ABCS ビット = 0 のとき)、8 倍 (SEMR.ABCS ビット = 1 のとき) の周波数のクロックを入力してください。また、外部クロックを選択した場合は、SCIIn.SEMR.ACS0 ビット ($n=5, 6, 12$) の設定により、TMR0、TMR1 からの基本クロックを選択することができます。

内部クロックで動作させるとときは SCKn 端子からクロックを出力することができます。このとき出力されるクロックの周波数はビットレートと等しく、送信時の位相は図 27.7 に示すように送信データの中央でクロックが立ち上がります。




図 27.7 出力クロックと送信データの位相関係
(調歩同期式モード : SMR.CHR = 0、PE = 1、MP = 0、STOP = 1)

27.3.4 倍速モード

SEMR.BGDM ビットを “1” にすることによって内蔵ボーレートジェネレータの出力クロック周波数が 2 倍となり、ビットレートが 2 倍の高速通信が可能となります。また、この状態から SEMR.ABCS ビットを “1” にすると基本クロックのサイクル数が 16 から 8 になるため、ビットレートは初期状態から 4 倍に高速化されます。

なお、「27.3.2 調歩同期式モードの受信データサンプリングタイミングと受信マージン」の式 (1) が示すとおり、SEMR.ABCS ビットを “1” にするとサイクル数が 8 になり、サンプリング間隔が粗くなるため受信マージンが減少します。したがって、ビットレート 2 倍の高速通信は、SEMR.BGDM ビットを “0”、SEMR.ABCS ビットを “1” にするよりも、SEMR.BGDM ビットを “1”、SEMR.ABCS ビットを “0” にする設定を推奨します。

27.3.5 CTS、RTS 機能

CTS 機能は、CTSn# 端子入力を使用して送信制御を行う機能です。

SPMR.CTSE ビットを “1” になると CTS 機能が有効になります。CTS 機能が有効のとき、CTSn# 端子入力が Low のときのみ送信動作を開始します。

送信動作中に CTSn# 端子を High にした場合、送信中のフレームは影響を受けず送信を継続します。

RTS 機能は、RTSn# 端子出力を使用して受信要求を行う機能で、受信可能状態になると Low を出力します。RTSn# 端子から Low、High を出力する条件は以下の通りです。

[Low になる条件]

以下の条件をすべて満たす場合

- SCR.RE ビットが “1”
- 受信動作中でない
- 未読の受信データがない
- SSR レジスタの ORER、FER、PER フラグがすべて “0”

[High になる条件]

Low になる条件を満たさない場合

なお、CTS/RTS はどちらか一方しか選択できません。

27.3.6 SCI の初期化（調歩同期式モード）

データの送受信前に SCR レジスタに初期値 “00h” を書き込み、図 27.8 のフローチャートの例に従って初期化してください。動作モードの変更、通信フォーマットの変更の場合も、SCR レジスタを初期値にしてから変更してください。

調歩同期式モードで外部クロックを使用する場合は、初期化の期間も含めてクロックを供給してください。

なお、SCR.RE ビットを “0” にしても、SSR レジスタの ORER、FER、PER、RDRF フラグおよび RDR、RDRH、RDRL レジスタは初期化されませんので注意してください。

SCR.TIE ビットが “1” の場合に SCR.TE ビットを “1” から “0”、または “0” から “1” にすると、送信データエンプティ割り込み (TXI) 要求が発生しますので注意してください。

また、SCR レジスタの TIE ビット、TE ビット、TEIE ビットを同時に “1” にすると、TXI 割り込み要求が発生する前に送信終了割り込み (TEI) 要求が発生しますので注意してください。




図 27.8 SCI の初期化フローチャートの例（調歩同期式モード）

27.3.7 シリアルデータの送信（調歩同期式モード）

図 27.9～図 27.11 に調歩同期式モードのシリアル送信時の動作例を示します。

シリアルデータの送信時、SCI は以下のように動作します。

1. SCI は TXI 割り込み処理ルーチンで TDR レジスタ（注1）にデータが書き込まれると、TDR レジスタ（注1）から TSR レジスタにデータを転送します。なお、送信開始時の TXI 割り込み要求は、SCR.TIE ビットを“1”にした後に SCR.TE ビットを“1”にするか、1 命令で同時に“1”にすることで発生します。
2. SPMR.CTSE ビットが“0”（CTS 機能禁止）、または CTSn# 端子入力が Low で、TDR レジスタ（注1）から TSR レジスタにデータを転送し、送信を開始します。このとき、SCR.TIE ビットが“1”であると、TXI 割り込み要求が発生します。TXI 割り込み処理ルーチンで、前に転送したデータの送信が終了するまでに TDR レジスタ（注1、注2）に次の送信データを書き込むことで連続送信が可能です。TEI 割り込み要求を使用する場合、TXI 割り込み要求処理ルーチン内で最終送信データを TDR レジスタ（注1、注2）に書いた後、SCR.TIE ビットを“0”（TXI 割り込み要求を禁止）に、SCR.TEIE ビットを“1”（TEI 割り込み要求を許可）にします。
3. TXDn 端子からスタートビット、送信データ、パリティビットまたはマルチプロセッサビット（フォーマットによってはあります）、ストップビットの順に送り出します。
4. ストップビットを送り出すタイミングで TDR レジスタ（注3）の更新（書き込み）をチェックします。
5. TDR レジスタ（注3）が更新されていると、SPMR.CTSE ビットが“0”（CTS 機能禁止）、または CTSn# 端子入力が Low で、次の送信データを TDR レジスタ（注1）から TSR レジスタに転送し、ストップビット送出後、次のフレームの送信を開始します。
6. TDR レジスタ（注3）が更新されていなければ、SSR.TEND フラグを“1”にし、ストップビット送出後、“1”を出力してマーク状態になります。このとき、SCR.TEIE ビットが“1”であると、SSR.TEND フラグが“1”になり TEI 割り込み要求が発生します。

注 1. データ長 9 ビット選択時は、TDRH および TDRL レジスタになります。

注 2. データ長 9 ビット選択時は、TDRH、TDRL レジスタの順にデータを書き込んでください。

注 3. データ長 9 ビット選択時は、TDRL レジスタ更新のみチェックします。TDRH レジスタ更新はチェックしません。

図 27.12 にシリアル送信のフローチャートの例を示します。




図 27.9 調歩同期式モードのシリアル送信の動作例 (1)
(8 ビットデータ / パリティあり / 1 ストップビット / CTS 機能使用しない / 送信開始時)




図 27.10 調歩同期式モードのシリアル送信の動作例 (2)
(8 ビットデータ / パリティあり / 1 ストップビット / CTS 機能使用する / 送信開始時)




図 27.11 調歩同期式モードのシリアル送信の動作例 (3)
(8 ビットデータ / パリティあり / 1 ストップビット / CTS 機能使用しない / 送信中～送信終了時)




図 27.12 調歩同期式モードのシリアル送信のフローチャート例

27.3.8 シリアルデータの受信（調歩同期式モード）

図 27.13、図 27.14 に調歩同期式モードのシリアル受信時の動作例を示します。

シリアルデータの受信時、SCI は以下のように動作します。

- SCR.RE ビットが “1”になると、RTSn# 端子出力を Low にします (RTS 機能使用時)。
- 通信回線を監視しスタートビットを検出すると、内部を同期化して受信データを RSR レジスタに取り込み、パリティビットとストップビットをチェックします。
- オーバランエラーが発生したときは、SSR.ORER フラグをセットします。このとき、SCR.RIE ビットが “1”であると、ERI 割り込み要求が発生します。受信データは RDR レジスタ（注 1）に転送しません。
- パリティエラーを検出した場合は SSR.PER フラグをセットし、受信データを RDR レジスタ（注 1）に転送します。このとき、RIE ビットが “1”であると、ERI 割り込み要求が発生します。
- フレーミングエラー（ストップビットが “0” のとき）を検出した場合は SSR.FER フラグをセットし、受信データを RDR レジスタ（注 1）に転送します。このとき、RIE ビットが “1”であると、ERI 割り込み要求が発生します。
- 正常に受信したときは、受信データを RDR レジスタ（注 1）に転送します。このとき、RIE ビットが “1”であると、RXI 割り込み要求が発生します。この RXI 割り込み処理ルーチンで RDR レジスタ（注 1）に転送された受信データを次のデータ受信完了までにリードすることで連続受信が可能です。RDR レジスタ（注 2）に転送された受信データが読み出されると、RTSn# 端子出力を Low にします。

注 1. データ長 9 ビット選択時は、RDRH および RDRL レジスタになります。

注 2. データ長 9 ビット選択時は、RDRL レジスタの読み出しのみチェックします。RDRH レジスタの読み出しはチェックしません。




図 27.13 調歩同期式モードのシリアル受信時の動作例 (1) (RTS 機能未使用時)
(8 ビットデータ / パリティあり / 1 ストップビットの例)




図 27.14 調歩同期式モードのシリアル受信時の動作例 (2) (RTS 機能使用時)
(8 ビットデータ / パリティあり / 1 ストップビットの例)

受信エラーを検出した場合の SSR レジスタの各ステータスフラグの状態と受信データの処理を表 27.28 に示します。

受信エラーを検出すると、ERI 割り込み要求が発生し、RXI 割り込み要求は発生しません。受信エラーフラグがセットされた状態では以後の受信動作ができません。したがって、受信を継続する前に ORER、FER、および PER フラグを “0” にしてください。また、オーバランエラー処理では RDR (または RDRL) レジスタをリードしてください。また、受信動作中に SCR.RE ビットを “0” にし受信動作を強制終了した場合、RDR (または RDRL) レジスタに読み出し前の受信データが残る場合があるため、RDR (または RDRL) レジスタをリードしてください。

図 27.15、図 27.16 にシリアル受信のフローチャートの例を示します。

表27.28 SSR レジスタのステータスフラグの状態と受信データの処理

SSR レジスタのステータスフラグ			受信データ	受信エラーの状態
ORER	FER	PER		
1	0	0	消失	オーバランエラー
0	1	0	RDR ^(注1) へ転送	フレーミングエラー
0	0	1	RDR ^(注1) へ転送	パリティエラー
1	1	0	消失	オーバランエラー+フレーミングエラー
1	0	1	消失	オーバランエラー+パリティエラー
0	1	1	RDR ^(注1) へ転送	フレーミングエラー+パリティエラー
1	1	1	消失	オーバランエラー+フレーミングエラー+パリティエラー

注1. データ長9ビット選択時はRDRH、RDRL レジスタになります。




図 27.15 調歩同期式モードのシリアル受信のフローチャート例（1）




図 27.16 調歩同期式モードのシリアル受信のフローチャート例 (2)

27.4 マルチプロセッサ通信機能

マルチプロセッサ通信機能を使用すると、マルチプロセッサビットを付加した調歩同期式シリアル通信により複数のプロセッサ間で通信回線を共有してデータの送受信を行うことができます。マルチプロセッサ通信では受信局に各々固有の ID コードを割り付けます。シリアル通信サイクルは、受信局を指定する ID 送信サイクルと指定された受信局に対するデータ送信サイクルで構成されます。ID 送信サイクルとデータ送信サイクルの区別はマルチプロセッサビットで行います。マルチプロセッサビットが “1” のとき ID 送信サイクル、“0” のときデータ送信サイクルとなります。図 27.17 にマルチプロセッサフォーマットを使用したプロセッサ間通信の例を示します。送信局は、まず受信局の ID コードにマルチプロセッサビット 1 を付加した通信データを送信します。続いて、送信データにマルチプロセッサビット 0 を付加した通信データを送信します。受信局は、マルチプロセッサビットが “1” の通信データを受信すると自局の ID と比較し、一致した場合は続いて送信される通信データを受信します。一致しなかった場合は、再びマルチプロセッサビットが “1” の通信データを受信するまで通信データを読みとばします。

SCI はこの機能をサポートするため、SCR.MPIE ビットが設けてあります。MPIE ビットを “1” にすると、マルチプロセッサビットが “1” のデータを受け取るまで RSR レジスタから RDR レジスタ（データ長 9 ビット選択時は RDRH、RDRL レジスタ）への受信データの転送、および受信エラーの検出と SSR レジスタの RDRF、ORER、FER フラグのセットを禁止します。マルチプロセッサビットが “1” の受信キャラクタを受け取ると、SSR.MPB フラグが “1” になるとともに SCR.MPIE ビットが “0” になって通常の受信動作に戻ります。このとき SCR.RIE ビットが “1” であると RXI 割り込みが発生します。

マルチプロセッサフォーマットを指定した場合は、パリティビットの指定は無効です。それ以外は通常の調歩同期式モードと変わりません。マルチプロセッサ通信を行うときのクロックも通常の調歩同期式モードと同一です。




図 27.17 マルチプロセッサフォーマットを使用した通信例（受信局 A へのデータ “AAh” の送信の例）

27.4.1 マルチプロセッサシリアルデータ送信

図 27.18 にマルチプロセッサシリアル送信のフローチャートの例を示します。ID 送信サイクルでは SSR.MPBT ビットを “1” にして送信してください。データ送信サイクルでは SSR.MPBT ビットを “0” にして送信してください。その他の動作は調歩同期式モードの動作と同じです。




図 27.18 マルチプロセッサシリアル送信のフローチャートの例

27.4.2 マルチプロセッサシリアルデータ受信

図 27.20、図 27.21 にマルチプロセッサデータ受信のフローチャートの例を示します。SCR.MPIE ビットを“1”にするとマルチプロセッサビットが“1”的通信データを受信するまで通信データを読み飛ばします。マルチプロセッサビットが“1”的通信データを受信すると受信データを RDR レジスタ (データ長 9 ビット選択時は RDRH、RDRL レジスタ) に転送します。このとき RXI 割り込み要求が発生します。その他の動作は調歩同期式モードの動作と同じです。

図 27.19 に受信時の動作例を示します。




図 27.19 SCI の受信時の動作例 (8 ビットデータ / マルチプロセッサビットあり / 1 ストップビットの例)




図 27.20 マルチプロセッサシリアル受信のフローチャートの例 (1)




図 27.21 マルチプロセッサシリアル受信のフローチャートの例 (2)

27.5 クロック同期式モードの動作

クロック同期式シリアル通信のデータフォーマットを図 27.22 に示します。

クロック同期式モードではクロックパルスに同期してデータを送受信します。通信データの 1 キャラクタは 8 ビットデータで構成されます。クロック同期式モードでは、parity ビットの付加はできません。

SCI は、データ送信時は同期クロックの立ち下がりから次の立ち下がりまで出力します。データ受信時は同期クロックの立ち上がりに同期してデータを取り込みます。8 ビット出力後の通信回線は最終ビット出力状態を保ちます。

SCI 内部では送信部と受信部が独立していますので、クロックを共有することで全二重通信を行うことができます。また、送信部 / 受信部は共にダブルバッファ構造になっていますので、送信中に次の送信データのライト、受信中に前の受信データのリードを行うことで連続送受信が可能です。




図 27.22 クロック同期式シリアル通信のデータフォーマット (LSB ファーストの場合)

27.5.1 クロック

SCR.CKE[1:0] ビットの設定により、内蔵ボーレートジェネレータが生成する内部クロック、または SCKn 端子から入力される外部同期クロックを選択できます。

内部クロックで動作させると、SCKn 端子から同期クロックが出力されます。同期クロックは 1 キャラクタの送受信で 8 パルス出力され、送信および受信を行わないときは High に固定されます。ただし、受信動作のみのときは、CTS 機能が無効な場合は SCR.RE ビットを “1” にするとともに同期クロックの出力を開始し、オーバランエラーが発生するか、SCR.RE ビットを “0” にすると、同期クロックは High レベルで停止します。

受信動作のみでかつ CTS 機能が有効な場合は、SCR.RE ビットが “0” のときに CTSn# 端子入力が High であれば、SCR.RE ビットを “1” にしてもクロック出力を開始しません。SCR.RE ビットを “1” にしかつ CTSn# 端子入力が Low になると同期クロックの出力を開始します。その後、フレームの受信が完了した時点で CTSn# 端子入力が High であれば同期クロック出力を High レベルで停止します。CTSn# 端子入力が Low を継続のときは、オーバランエラーが発生するか、SCR.RE ビットを “0” にすると、同期クロックは High レベルで停止します。

27.5.2 CTS、RTS 機能

CTS 機能は、内部クロック時に CTSn# 端子入力を使用して送受信開始制御を行う機能です。SPMR.CTSE ビットを“1”にすると、CTS 機能が有効になります。

CTS 機能が有効のとき、CTSn# 端子入力が Low のときのみ送受信動作を開始します。

送受信動作中に CTSn# 端子を High にした場合、送受信中のフレームは影響を受けず送受信を継続します。

RTS 機能は、外部同期クロック時に RTSn# 端子出力を使用して送受信開始要求を行う機能で、シリアル通信が可能な状態になると Low を出力します。Low、High を出力する条件は以下のとおりです。

[Low になる条件]

以下の条件をすべて満たす場合

- SCR.RE ビットまたは SCR.TE ビットが“1”
- 送受信動作中でない
- 読み出し前の受信データがない (SCR.RE ビットが“1”的とき)
- 送信データを書き込み済 (SCR.TE ビットが“1”的とき)
- SSR.ORER フラグが“0”

[High になる条件]

Low になる条件を満たさない場合

27.5.3 SCI の初期化（クロック同期式モード）

データの送受信前に SCR レジスタに初期値 “00h” を書き込み、図 27.23 のフローチャートの例に従って初期化してください。動作モードの変更、通信フォーマットの変更の場合も、SCR レジスタを初期値にしてから変更してください。

SCR.RE ビットを “0” にしても、SSR レジスタの ORER、FER、PER フラグおよび RDR レジスタは初期化されませんので注意してください。

SCR.TE ビットを “1” から “0”、または “0” から “1” にすると、SCR.TIE ビットが “1” の場合、TXI 割り込みが発生しますので注意してください。




図 27.23 SCI の初期化フローチャートの例（クロック同期式モード）

27.5.4 シリアルデータの送信（クロック同期式モード）

図 27.24、図 27.25、図 27.26 にクロック同期式モードのシリアル送信時の動作例を示します。

シリアルデータの送信時、SCI は以下のように動作します。

1. SCI は TXI 割り込みルーチンにより TDR レジスタにデータが書き込まれると、TDR レジスタから TSR レジスタにデータを転送します。なお、送信開始時の TXI 割り込み要求は、SCR.TIE ビットを “1” にした後に SCR.TE ビットを “1” にするか、1 命令で同時に “1” にすることで発生します。
2. TDR レジスタから TSR レジスタにデータを転送し、送信を開始します。このとき、SCR.TIE ビットが “1” であると、TXI 割り込み要求が発生します。この TXI 割り込み処理ルーチンで、前に転送したデータの送信が終了するまでに TDR レジスタに次の送信データを書き込むことで連続送信が可能です。TEI 割り込み要求を使用する場合、TXI 割り込み要求処理ルーチン内で最終送信データを TDR レジスタにデータを書いた後、SCR.TIE ビットを “0” (TXI 割り込み要求を禁止) に、SCR.TEIE ビットを “1” (TEI 割り込み要求を許可) にします。
3. クロック出力モードにしたときには出力クロックに同期して、外部クロックにしたときには入力クロックに同期して、TXDn 端子から 8 ビットのデータを出力します。出力クロックは、SPMR.CTSE ビットが “1” (CTS 機能許可) のとき、CTS 信号入力が Low になるまで待ってから開始します。
4. 最終ビットを送り出すタイミングで TDR レジスタの更新（書き込み）をチェックします。
5. TDR レジスタが更新されていれば、TDR レジスタから TSR レジスタにデータを転送し、次のフレームの送信を開始します。
6. TDR レジスタが更新されていなければ、SSR.TEND フラグを “1” にし、最終ビット出力状態を保持します。このとき SCR.TEIE ビットが “1” であると、TEI 割り込み要求が発生します。SCKn 端子は High に固定されます。

図 27.27 にシリアル送信のフローチャートの例を示します。

受信エラーフラグ (SSR.ORER, FER, PER) が “1” になった状態では送信を開始しません。送信開始の前に、受信エラーフラグを “0” にしてください。また、受信エラーフラグは SCR.RE ビットを “0” にしただけではクリアされませんので注意してください。




図 27.24 クロック同期式モードのシリアル送信の動作例 (1) (送信開始・CTS機能使用しない)




図 27.25 クロック同期式モードのシリアル送信の動作例 (2) (送信開始・CTS機能使用する)




図 27.26 クロック同期式モードのシリアル送信の動作例 (3) (送信中～送信終了時)




図 27.27 クロック同期式モードのシリアル送信のフローチャート例

27.5.5 シリアルデータの受信（クロック同期式モード）

図 27.28、図 27.29 にクロック同期式モードのシリアル受信時の動作例を示します。

シリアルデータの受信時、SCI は以下のように動作します。

- SCR.RE ビットが “1”になると、RTSn# 信号出力を Low にします (RTS 機能使用時)。
- SCI は同期クロックの入力、または出力に同期して内部を初期化して受信を開始し、受信データを RSR レジスタに取り込みます。
- オーバランエラーが発生したときは、SSR.ORER フラグをセットします。このとき SCR.RIE ビットが “1” であると、ERI 割り込み要求が発生します。受信データは RDR レジスタに転送しません。
- 正常に受信したときは、受信データを RDR レジスタに転送します。このとき RIE ビットが “1” であると、RXI 割り込み要求が発生します。この RXI 割り込み処理ルーチンで RDR レジスタに転送された受信データを次のデータ受信完了までにリードすることで連続受信が可能です。RDR レジスタに転送された受信データが読み出されると、RTSn# 信号出力を Low にします (RTS 機能使用時)。




図 27.28 クロック同期式モードのシリアル受信時の動作例 (1) (RTS 機能未使用時)




図 27.29 クロック同期式モードのシリアル受信時の動作例 (2) (RTS 機能使用時)

受信エラーフラグがセットされた状態では以後の送受信動作ができません。したがって、受信を継続する前に SSR レジスタの ORER、FER、PER フラグを “0” にしてください。また、オーバランエラー処理では RDR レジスタをリードしてください。また、受信動作中に SCR.RE ビットを “0” にし受信動作を強制終了した場合、RDR レジスタに読み出し前の受信データが残る場合があるため、RDR レジスタをリードしてください。

図 27.30 にシリアル受信のフローチャートの例を示します。




図 27.30 クロック同期式モードのシリアル受信のフローチャート例

27.5.6 シリアルデータの送受信同時動作 (クロック同期式モード)

図 27.31 にクロック同期式モードのシリアル送受信同時動作のフローチャートの例を示します。

シリアル送受信同時動作は、SCI の初期化後、以下の手順に従って行ってください。

送信から同時送受信へ切り替えるときには、SCI が送信終了状態であることを SSR.TEND フラグが “1” になっていることで確認してください。その後、SCR レジスタを初期化してから SCR レジスタの TIE、RIE、TE、RE ビットを 1 命令で同時に “1” にしてください。

受信から同時送受信へ切り替えるときには、SCI が受信完了状態であることを確認した後、SCR レジスタの RIE、RE ビットを “0” にしてから、エラーフラグ (SSR.ORER, FER, PER) が “0” であることを確認した後、SCR レジスタの TIE、RIE、TE、RE ビットを 1 命令で同時に “1” にしてください。




図 27.31 クロック同期式モードのシリアル送受信同時動作のフローチャート例

27.6 スマートカードインターフェースモードの動作

SCI の拡張機能として、ISO/IEC 7816-3 (Identification Card) に対応したスマートカード (IC カード) インタフェースに対応しています。

スマートカードインターフェースモードへの切り替えはレジスタにより行います。

27.6.1 接続例

図 27.32 にスマートカード (IC カード) との接続例を示します。

IC カードとは 1 本のデータ伝送線で送受信が行われるので、TXDn 端子と RXDn 端子とを結線し、データ伝送線を抵抗で電源 VCC 側にプルアップしてください。

IC カードを接続しない状態で SCR.TE ビット = 1、SCR.RE ビット = 1 に設定すると、閉じた送信 / 受信が可能となり自己診断をすることができます。

SCI で生成するクロックを IC カードに供給する場合は、SCKn 端子出力を IC カードの CLK 端子に入力してください。

リセット信号の出力には本 MCU の出力ポートを使用できます。




図 27.32 スマートカード (IC カード) との接続例

27.6.2 データフォーマット（ブロック転送モード時を除く）

図 27.33 にスマートカードインターフェースモードでの送受信データフォーマットを示します。

- 調歩同期式で、1フレームは8ビットデータとパリティビットで構成されます。
- 送信時は、パリティビットの終了から次のフレーム開始まで2etu (Elementary Time Unit : 1ビットの転送期間) 以上のガードタイムをおきます。
- 受信時にパリティエラーを検出した場合、スタートビットから10.5etu 経過後、エラーシグナル (Low) を1etu 期間出力します。
- 送信時にエラーシグナルをサンプリングすると、2etu 以上経過後、自動的に同じデータを再送信します。




図 27.33 スマートカードインターフェースモードのデータフォーマット

ダイレクトコンベンションタイプと、インバースコンベンションタイプの2種類のICカードとの送受信は、以下のように行ってください。

(1) ダイレクトコンベンションタイプ

ダイレクトコンベンションタイプは、図27.34に示す開始キャラクタの例のように、論理1レベルを状態Zに、論理0レベルを状態Aに対応付け、 LSBファーストで送受信します。図27.34の開始キャラクタでは、データは“3Bh”となります。

ダイレクトコンベンションタイプでは、SCMRレジスタのSDIR、SINVビットとともに“0”にしてください。また、スマートカードの規定により偶数パリティとなるようSMR.PMビットには“0”を設定してください。




図27.34 ダイレクトコンベンション
(SCMR.SDIRビット = 0、SCMR.SINVビット = 0、SMR.PMビット = 0)

(2) インバースコンベンションタイプ

インバースコンベンションタイプは、論理1レベルを状態Aに、論理0レベルを状態Zに対応付け、MSBファーストで送受信します。図27.35の開始キャラクタでは、データは“3Fh”となります。

インバースコンベンションタイプでは、SCMRレジスタのSDIR、SINVビットとともに“1”にしてください。パリティビットはスマートカードの規定により偶数パリティで論理0となり、状態Zが対応します。

本MCUでは、SINVビットはデータビットD7～D0のみ反転させます。このため、送受信ともSMR.PMビットに“1”を設定してパリティビットを反転させてください。




図27.35 インバースコンベンション
(SCMR.SDIRビット = 1、SCMR.SINVビット = 1、SMR.PMビット = 1)

27.6.3 ブロック転送モード

ブロック転送モードは、通常のスマートカードインターフェースモードと比較して以下の点が異なります。

- 受信時にパリティチェックを行いますが、エラーを検出してもエラーシグナルは出力しません。
SSR.PERフラグはセットされますので、次のフレームのパリティビットを受信する前にクリアしてください。
- 送信時のパリティビットの終了から、次のフレーム開始までのガードタイムは最小1etu以上です。
- 再送信を行わないため、SSR.TENDフラグは送信開始から11.5etu後にセットされます。
- SSR.ERSフラグは通常のスマートカードインターフェースモードと同じで、エラーシグナルのステータスを示しますが、エラーシグナルの送受信を行わないため“0”となります。

27.6.4 受信データサンプリングタイミングと受信マージン

スマートカードインターフェースモードで使用できる送受信クロックは、内蔵ボーレートジェネレータの生成した内部クロックのみです。

スマートカードインターフェースモードでは、SCIはSCMR.BCP2ビット、SMR.BCP[1:0]ビットの設定により、ビットレートの32倍、64倍、372倍、256倍、93倍、128倍、186倍、512倍（通常の調歩同期式モードでは16倍に固定されています）の周波数の基本クロックで動作します。

受信時は、スタートビットの立ち下がりを基本クロックでサンプリングして内部を同期化します。また、図27.36に示すように、受信データを基本クロックのそれぞれ16、32、186、128、46、64、93、256サイクルの立ち上がりエッジでサンプリングすることで、各ビットの中央でデータを取り込みます。このときの受信マージンは次の式で表わすことができます。

$$M = \left| \left(0.5 - \frac{1}{2N} \right) - (L - 0.5)F - \frac{|D - 0.5|}{N} (1 + F) \right| \times 100 [\%]$$

M : 受信マージン(%)

N : クロックに対するビットレートの比(N = 32, 64, 372, 256)

D : クロックデューティ(D = 0 ~ 1.0)

L : フレーム長(L = 10)

F : クロック周波数の偏差の絶対値

上の式で、F = 0、D = 0.5、N = 372 とすると、受信マージンは次のようにになります。

$$M = \{0.5 - 1/(2 \times 372)\} \times 100 [\%] = 49.866 [\%]$$




図27.36 スマートカードインターフェースモード時の受信データサンプリングタイミング
(372倍のクロック使用時)

27.6.5 SCI の初期化（スマートカードインタフェースモード）

図 27.37 のフローチャートの例に従って初期化してください。

送信モードから受信モードへの切り替え、受信モードから送信モードへの切り替えにおいても初期化してから変更してください。なお、RE ビットを“0”にしても RDR レジスタは初期化されません。

受信モードから送信モードに切り替える場合、受信動作が完了していることを確認した後、初期化から開始し、TE ビット = 1、RE ビット = 0 に設定してください。受信動作の完了は、RXI 割り込み要求、SSR.ORER フラグ、あるいは SSR.PER フラグで確認できます。

送信モードから受信モードに切り替える場合、送信動作が完了していることを確認した後、初期化から開始し、TE ビット = 0、RE ビット = 1 に設定してください。送信動作の完了は SSR.TEND フラグで確認できます。




図 27.37 SCI の初期化フローチャートの例（スマートカードインターフェースモード）

27.6.6 シリアルデータの送信（ブロック転送モードを除く）

スマートカードインターフェースモードにおけるシリアル送信は、エラーシグナルのサンプリングと再送信処理があるため、非スマートカードインターフェースモードとは動作が異なります（ブロック転送モードを除く）。送信時の再転送動作を図 27.38 に示します。

- 1 フレーム分の送信を完了した後、受信側からのエラーシグナルをサンプリングすると SSR.ERS フラグが“1”になります。このとき SCR.RIE ビットが“1”であると、ERI 割り込み要求が発生します。次のパリティビットのサンプリングまでに ERS フラグをクリアしてください。
- エラーシグナルを受信したフレームでは、SSR.TEND フラグはセットされません。TDR レジスタから TSR レジスタに再度データが転送され、自動的に再送信を行います。
- 受信側からエラーシグナルが返ってこない場合は、ERS フラグはセットされません。
- 再転送を含む 1 フレームの送信が完了したと判断して、SSR.TEND フラグがセットされます。このとき、SCR.TIE ビットが“1”であれば、TXI 割り込み要求が発生します。送信データを TDR レジスタに書き込むことにより次のデータが送信されます。

シリアル送信のフローチャートの例を図 27.40 に示します。これらの一連の処理は、TXI 割り込み要因によって DTC を起動することで自動的に行うことができます。

送信動作では、SCR.TIE ビットを“1”にしておくと、SSR.TEND フラグが“1”になったときに TXI 割り込み要求が発生します。あらかじめ DTC の起動要因に TXI 割り込み要求を設定しておけば、TXI 割り込み要求により DTC が起動されて送信データの転送を行います。TEND フラグは、DTC によるデータ転送時に自動的に“0”になります。

エラーが発生した場合は SCI が自動的に同じデータを再送信します。この間、TEND フラグは“0”的まま保持され、DTC は起動されません。したがって、エラー発生時の再送信を含め、SCI と DTC が指定されたバイト数を自動的に送信します。ただし、エラー発生時、ERS フラグは自動的にはクリアされませんので、RIE ビットを“1”にしておき、エラー発生時に ERI 割り込み要求を発生させ、ERS フラグをクリアしてください。

なお、DTC を使って送受信を行う場合は、先に DTC を設定し、許可状態にしてから SCI の設定を行ってください。

DTC の設定方法は「16. データトランシスファコントローラ (DTCa)」を参照してください。




図 27.38 SCI 送信モードの場合の再転送動作（送信時の再転送動作）

なお、SMR.GM ビットの設定により、SSR.TEND フラグのセットタイミングが異なります。図 27.39 に TEND フラグ発生タイミングを示します。




図 27.39 送信時の SSR.TEND フラグの発生タイミング




図 27.40 スマートカードインターフェース送信のフローチャート例

27.6.7 シリアルの受信（ブロック転送モードを除く）

スマートカードインターフェースモードにおけるシリアル受信は、非スマートカードインターフェースモードと同様の処理手順になります。受信モードの場合の再転送動作を図 27.41 に示します。

- 受信データにパリティエラーを検出すると SSR.PER フラグが “1” になります。このとき、SCR.RIE ビットが “1” であると、ERI 割り込み要求が発生します。次のパリティビットのサンプリングタイミングまでに PER フラグをクリアしてください。
- パリティエラーを検出したフレームでは RXI 割り込みは発生しません。
- パリティエラーが検出されない場合は、SSR.PER フラグはセットされません。
- 正常に受信を完了したと判断して、RIE ビットが “1” であれば、RXI 割り込み要求を生成します。

シリアル受信のフローチャートの例を図 27.42 に示します。これらの一連の処理は、RXI 割り込み要求によって DTC を起動することで自動的に行うことができます。

受信動作では、RIE ビットを “1” にしておくと、RXI 割り込み要求が発生します。あらかじめ DTC の起動要因に RXI 割り込み要求を設定しておけば、RXI 割り込み要求により DTC が起動されて受信データの転送を行います。

また、受信時にエラーが発生し SSR レジスタの ORER、PER フラグのいずれかが “1” になると、受信エラー割り込み (ERI) 要求が発生しますのでエラーフラグをクリアしてください。エラーが発生した場合は DTC は起動されず、受信データはスキップされるため DTC に設定したバイト数だけ受信データを転送します。

なお、受信時にパリティエラーが発生し PER フラグが “1” になった場合でも、受信したデータは RDR レジスタに転送されるのでこのデータをリードすることは可能です。また、受信動作中に SCR.RE ビットを “0” にし受信動作を強制終了した場合、RDR レジスタに読み出し前の受信データが残る場合があるため、RDR レジスタをリードしてください。

注. ブロック転送モードの場合は、「27.3 調歩同期式モードの動作」を参照してください。




図 27.41 SCI 受信モードの場合の再転送動作（受信時の再転送動作）




図 27.42 スマートカードインターフェース受信のフローチャート例

27.6.8 クロック出力制御

SMR.GM ビットが“1”であるとき、SCR.CKE[1:0] ビットによってクロック出力を固定することができます。このときクロックパルスの最小幅を指定の幅とすることができます。

図 27.43 にクロック出力の固定タイミングを示します。GM ビット = 1、CKE[1] ビット = 0 とし、CKE[0] ビットを制御した場合の例です。




図 27.43 クロック出力固定タイミング

電源投入時からクロックデューティを確保するため、以下の切り替え手順で処理をしてください。

- 初期状態は、ポート入力でありハイインピーダンスです。電位を固定するには、プルアップ抵抗 / プルダウン抵抗を使用してください。
- SCR.CKE[1] ビットおよび I/O ポート機能を設定し、SCKn 端子を指定の出力に固定してください。
- SMR レジスタと SCMR レジスタを設定し、スマートカードインターフェースモードの動作に切り替えてください。
- SCR.CKE[0] ビットを“1”にして、クロック出力を開始させてください。

27.7 簡易 I²C モードの動作

簡易 I²C バスフォーマットは、8 ビットのデータと 1 ビットのアクノリッジから構成されます。開始条件および再開始条件に続くフレームはスレーブアドレスフレームで、マスタデバイスが通信先であるスレーブデバイスを指定するのに使用します。指定されたスレーブデバイスは新たにスレーブデバイスが指定されるか、停止条件まで有効です。各フレーム中の 8 ビットのデータは、MSB から順に送信されます。

図 27.44 に I²C バスフォーマットを、図 27.45 に I²C バスタイミングを示します。




図 27.44 I²C バスフォーマット




図 27.45 I²C バスタイミング (SLA = 7 ビットの場合)

S	: スタートコンディションを示します。マスタデバイスが、SSCLn ラインが High の状態で SSDAn ラインが High から Low に変化します。
SLA	: スレーブアドレスを示します。マスタデバイスがスレーブデバイスを選択します。
R/W#	: 送信/受信の方向を示します。“1”的ときスレーブデバイスからマスタデバイスへ、“0”的ときマスタデバイスからスレーブデバイスへデータを送信します。
A/A#	: アクノリッジを示します。(マスタ送信モード時：スレーブデバイスがアクノリッジを返します。マスタ受信モード時：マスタデバイスがアクノリッジを返します)。Low を返すことを ACK、High を返すことを NACK と言います。
Sr	: リスタートコンディションを示します。マスタデバイスが、SSCLn ラインが High の状態でセットアップ時間経過後に SSDAn ラインが High から Low に遷移します。
DATA	: 送受信データを示します。
P	: ストップコンディションを示します。マスタデバイスが、SSCLn ラインが High の状態で SSDAn ラインが Low から High に変化します。

27.7.1 開始条件、再開始条件、停止条件の生成

SIMR3.IICSTAREQ ビットに “1” を書き込むことにより、開始条件生成を行います。開始条件の生成では、以下の動作が行われます。

- SSDAn ラインを立ち下げ (High から Low に遷移)、SSCLn ラインは開放状態を保持
- BRR レジスタで設定したビットレートの半分の時間、開始条件のホールド時間を確保
- SSCLn ラインの立ち下げ(High から Low に遷移)、SIMR3.IICSTAREQ ビットは “0” にし、開始条件生成割り込み要求を出力

SIMR3.IICRSTAREQ ビットに “1” を書き込むことにより、再開始条件生成を行います。再開始条件の生成では、以下の動作が行われます。

- SSDAn ラインを開放、SSCLn ラインは Low を保持
- BRR レジスタで設定したビットレートの半分の時間、SSCLn ラインの Low 期間を確保
- SSCLn ラインを開放 (Low から High に遷移)
- SSCLn ラインの High を検出後、BRR レジスタで設定したビットレートの半分の時間、再開始条件のセットアップ時間を確保
- SSDAn ラインを立ち下げ (High から Low に遷移)
- BRR レジスタで設定したビットレートの半分の時間、再開始条件のホールド時間を確保
- SSCLn ラインを立ち下げ(High から Low に遷移)、SIMR3.IICRSTAREQ ビットは “0” にし、再開始条件生成割り込み要求を出力

SIMR3.IICSTPREQ ビットに “1” を書き込むことにより、停止条件の生成を行います。停止条件の生成では、以下の動作が行われます。

- SSDAn ラインを立ち下げ (High から Low に遷移)、SSCLn ラインは Low を保持
- BRR レジスタで設定したビットレートの半分の時間、SSCLn ラインの Low 期間を確保
- SSCLn ラインを開放 (Low から High に遷移)
- SSCLn ラインの High を検出後、BRR レジスタで設定したビットレートの半分の時間、停止条件のセットアップ時間を確保
- SSDAn ラインを開放 (Low から High に遷移)、SIMR3.IICSTPREQ ビットは “0” にし、停止条件生成割り込み要求を出力

図 27.46 に開始条件、再開始条件、停止条件生成の動作タイミングを示します。




図 27.46 開始条件、再開始条件、停止条件生成の動作タイミング

27.7.2 クロック同期化

通信先のスレーブデバイスがウェイトを挿入する目的で SSCLn ラインを Low にすることがあります。SIMR2.IICCSC ビットに “1” を設定すると、内部 SSCLn クロックが SSCLn 端子入力のレベルと異なる場合に、同期を取るための制御を行います。

SIMR2.IICCSC ビットが “1” の場合、内部 SSCLn クロックが Low から High に遷移したとき、SSCLn 端子入力が Low の間は High 時間のカウントを停止し、SSCLn 端子入力が High に遷移すると High 時間のカウントを開始します。このとき、SSCLn 端子が High に遷移して High 時間のカウントを開始するまで、SSCLn 端子入力遅延、SSCLn 端子入力のノイズフィルタ遅延（ノイズフィルタのサンプリングクロックで 2～3 サイクル）、内部処理遅延（PCLK で 1～2 サイクル）の合計分かかります。この間他のデバイスが SSCLn ラインを Low にしていなくても、内部 SSCLn クロックの High 時間は延長されます。

SIMR2.IICCSC ビットが “1” の場合、データ送信および受信は、SSCLn 端子入力と内部 SSCLn クロックの論理積に同期して行われます。SIMR2.IICCSC ビットが “0” の場合、データ受信および送信は、内部 SSCLn クロックに同期して行われます。

開始条件、再開始条件および停止条件生成要求発行後、内部 SSCLn クロックが Low から High に遷移するまでの間にスレーブデバイスからウェイトを挿入された場合、その期間分、生成完了は延長されます。

内部 SSCLn クロックが High に遷移後にスレーブデバイスがウェイトを挿入した場合は、そのウェイト期間も停止はせず、生成完了割り込み要求を発行しますが、条件生成自体は保証されません。

図 27.47 にクロック同期化の動作例を示します。




図 27.47 クロック同期化の動作例

27.7.3 SSDA 出力遅延

SIMR1.IICDL[4:0] ビットにより、SSCLn 端子出力の立ち下がりに対して、SSDAn 端子出力を遅延させることができます。遅延時間は内蔵ボーレートジェネレータのクロックソース基準（PCLK ベースに SMR.CKS[1:0] で選択された分周クロック）で 0 ~ 31 サイクルの間で選択可能です。SSDAn 端子出力を遅延させる対象は、開始条件 / 再開始条件 / 停止条件信号と 8 ビットの送信データおよびアノリッジです。

SSDA 出力遅延が SSCLn 端子出力の立ち下がり時間より小さい場合、SSCLn 端子出力の立ち下がり中に SSDAn 端子出力が変化開始し、スレーブデバイスが誤動作する可能性があります。SSDA 出力遅延が SSCLn 端子出力の立ち下がり時間の最大値 (I^2C の標準モード、ファストモードでは 300ns) より大きくなるように設定してください。

図 27.48 に SSDA 出力遅延のタイミングを示します。




図 27.48 SSDA 出力遅延のタイミング

27.7.4 SCI の初期化（簡易 I²C モード）

データの送受信前に、SCR レジスタに初期値 “00h” を書き込み、図 27.49 のフローチャートの例に従つて、初期化してください。

動作モードの変更、通信フォーマットの変更などの場合も、SCR レジスタを初期値にしてから変更してください。また、簡易 I²C モード時の通信ポートのオープンドレイン設定は、ポート側でください。




図 27.49 SCI の初期化フローチャート例（簡易 I²C モード）

27.7.5 マスタ送信動作 (簡易 I²C モード)

図 27.50、図 27.51 に簡易 I²C モードのマスタ送信の動作例を、図 27.52 にデータ送信のフローチャートの例を示します。STI 割り込みについては、表 27.33 を参照してください。

10 ビットスレーブアドレス時は、図 27.52 の [3] ~ [4] の手順を 2 回繰り返します。

簡易 I²C モードでの送信データエンプティ割り込み (TXI) は、クロック同期式送信時の TXI 割り込み要求発生のタイミングとは異なり、1 フレームの通信を完了した時点で発生します。




図 27.50 簡易 I²C バスモードのマスタ送信の動作例 1
(7 ビットスレーブアドレス、送信割り込み、受信割り込み使用時)

マスタ送信で、SIMR2.IICINTM ビットを“0”(ACK 割り込み、NACK 割り込みを使用) にした場合、ACK 割り込みをトリガに DTC を起動し、データを必要バイト数送信します。NACK を受信した場合は NACK 割り込みをトリガに送信中止、再送などのエラー処理を行います。





図 27.51 簡易 I²C バスモードのマスタ送信の動作例 2
(7 ビットスレーブアドレス、ACK 割り込み、NACK 割り込み使用時)

図 27.52 簡易 I²C モードのマスタ送信動作のフローチャート例（送信割り込み、受信割り込み使用時）

27.7.6 マスタ受信動作 (簡易 I²C モード)

図 27.53 に簡易 I²C モードのマスタ受信の動作例を、図 27.54 にマスタ受信のフローチャートの例を示します。ともに SIMR2.IICINTM ビットを “1” (受信割り込み、送信割り込みを使用) を想定しています。

簡易 I²C モードでの送信データエンプティ割り込み (TXI) は、クロック同期式送信時の TXI 割り込み要求発生のタイミングとは異なり、1 フレームの通信を完了した時点で発生します。





図 27.53 簡易 I²C バスモードのマスター受信の動作例
(7 ビットスレーブアドレス、送信割り込み、受信割り込み使用時)

図 27.54 簡易 I²C モードのマスタ受信動作のフローチャート例（送信割り込み、受信割り込み使用時）

27.8 簡易 SPI モードの動作

SCI の拡張機能として、1つまたは複数のマスタから複数のスレーブに通信が可能な簡易 SPI モードをサポートしています。

クロック同期式モードの設定 (SCMR.SMIF ビット = 0、SIMR1.IICM ビット = 0、SMR.CM ビット = 1)、かつ、SPMR.SSE ビットを “1” することにより、簡易 SPI モードになります。なお、簡易 SPI モード用途でも、マスタモードかつ、シングルマスタで使用するときは、マスタ側の SS 端子機能は不要であり、SPMR.SSE ビットを “0” にします。

図 27.55 に簡易 SPI モードの接続例を示します。マスタからの SS 信号出力については、汎用ポートで制御してください。

簡易 SPI モードではクロック同期式モード同様、クロックパルスに同期してデータを送受信します。通信データの 1 キャラクタは 8 ビットデータで構成され、パリティビットの付加はできません。SCMR.SINV ビットを “1” にすることで、送受信データを反転できます。

SCI 内部では送信部と受信部が独立していますので、クロックを共有することで全二重通信ができます。また、送信部 / 受信部はともにダブルバッファ構造になっており、送信中に次の送信データの書き込み、受信中に前の受信データを読み込むことで連続送受信ができます。




図 27.55 簡易 SPI モードの接続例（シングルマスタ時 (SPMR.SSE ビット = 0)）

27.8.1 マスタモード、スレーブモードと各端子の状態

簡易 SPI モードでは、マスタモード (SCR.CKE[1:0] ビット = “00b” または “01b”、かつ SPMR.MSS ビット = 0) とスレーブモード (SCR.CKE[1:0] ビット = “10b” または “11b”、かつ SPMR.MSS ビット = 1) で各端子の入出力方向が変わります。

表 27.29 にモードおよび SSn# 端子入力と各端子の状態の関係を示します。

表 27.29 モードおよび SSn# 端子入力と各端子の状態の関係

モード	SSn# 端子入力	SMOSIn 端子状態	SMISOn 端子状態	SCKn 端子状態
マスタモード（注1）	High（通信可能）	送信データ出力（注2）	受信データ入力	クロック出力（注3）
	Low（通信不可）	ハイインピーダンス	受信データ入力（無効）	ハイインピーダンス
スレーブモード	High（通信不可）	受信データ入力（無効）	ハイインピーダンス	クロック入力（無効）
	Low（通信可能）	受信データ入力	送信データ出力	クロック入力

注1. シングルマスタ時 (SPMR.SSE ビット = 0) は、SSn# 端子の入力レベルに関わらず通信可能 (SSn# 端子入力が High のときと等価) となります。SSn# 端子は未使用であり、別の用途として使用できます。

注2. 送信禁止時 (SCR.TE ビット = 0) はハイインピーダンスです。

注3. マルチマスタ (SPMR.SSE ビット = 1) かつ送受信禁止時 (SCR.TE, RE ビット = 00b) はハイインピーダンスです。

27.8.2 マスタモード時の SS 機能

SCR.CKE[1:0] = 00b かつ SPMR.MSS = 0 を設定することで、マスタモードになります。

シングルマスタ時 (SPMR.SSE ビット = 0) は SSn# 端子は未使用であり、SSn# 端子入力のレベルに関わらず送受信動作が可能です。

マルチマスタ時 (SPMR.SSE ビット = 1)、かつ、SSn# 端子入力が High のとき、他にマスタが存在しないか、他のマスタが送受信を受信動作を行っていないことを示すためマスタとして SCKn 端子からクロックを出力し、送受信動作を行います。マルチマスタ時 (SPMR.SSE ビット = 1)、かつ、SSn# 端子入力が Low のとき、他のマスタが存在し、送受信を行っていることを示します。そのとき SCI は SMOSIn 端子出力、SCKn 端子出力をハイインピーダンスにし、送受信動作は開始しません。また、モードフォルトエラーとして SPMR.MFF フラグが “1” になります。マルチマスタ時は SPMR.MFF フラグを読むことでエラー処理を行ってください。なお、送受信動作中にモードフォルトが発生しても、送受信動作は停止せず、送受信動作完了後に SMOSIn 端子出力、SCKn 端子出力をハイインピーダンスになります。

マスタからの SS 信号出力については、汎用ポートで制御してください。

27.8.3 スレーブモード時の SS 機能

SCR.CKE[1:0] = 10b かつ SPMR.MSS = 1 を設定することで、スレーブモードになります。

SSn# 端子入力が High のとき、SMISOn 端子出力はハイインピーダンスになり、SCKn 端子からのクロック入力は無視されます。SSn# 端子入力が Low のとき、SCKn 端子からのクロック入力が有効になり、送受信動作が可能になります。

送受信動作中に SSn# 端子入力が Low から High に変化した場合、SMISOn 端子出力をハイインピーダンスにします。なお、内部の送受信動作は継続し、SCKn 端子からのクロック入力に従って 1 キャラクタ分の送受信動作完了後動作を停止します。その際、割り込み (TXI, RXI, TEI のいずれか) が発生します。

27.8.4 クロックと送受信データの関係

SPMR.CKPOL,CKPH ビットにより、送受信に用いるクロックを 4 種類から選択可能です。クロックと送受信データの関係を図 27.56 に示します。マスタモード、スレーブモードともクロックと送受信データの関係は同じです。




図 27.56 簡易 SPI モードのクロックと送受信データの関係

27.8.5 SCI の初期化（簡易 SPI モード）

クロック同期式モードの初期化手順（図 27.23 の SCI の初期化フローチャート例）と同様です。SPMR レジスタの CKPOL、CKPH ビットにより選択されるクロックの種類は、マスタデバイスとスレーブデバイスで合わせます。

初期化、動作モードの変更、通信フォーマットの変更などの場合、SCR レジスタを初期値にしてから変更してください。

RE ビットを “0” にしても、SSR レジスタの ORER、FER、PER フラグ、および RDR レジスタは初期化されませんので注意してください。

TE ビットを “1” から “0” または “0” から “1” にすると、SCR.TIE ビットが “1” の場合、TXI 割り込みが発生しますので注意してください。

27.8.6 シリアルデータの送受信（簡易 SPI モード）

マスタモード時は、送受信開始前に送受信先のスレーブデバイスの SSn# 端子を Low にし、送受信が終了すると送受信先のスレーブデバイスの SSn# 端子を High にします。それ以外の手順はクロック同期式モードと同様です。

27.9 ビットレートモジュレーション機能

ビットレートモジュレーション機能とは、ボーレートジェネレータに入力されたクロックを、指定された個数間引くことによって、ビットレートを補正する機能です。

SMR.BRME ビットが“1”的とき、ボーレートジェネレータは、入力されたクロック 256 個のうち MDDR レジスタに設定された個数だけを、平均的な間隔となるよう有効にし、カウントを行います。

調歩同期モードで SMR.CKS[1:0] ビットが“00b”で、BRR レジスタが“00h”、MDDR レジスタが“160”的ときの例を、図 27.57 に示します。この例では基本クロックの周期が平均的に 256/160 に補正され、ビットレートは 160/256 に補正されています。内部クロックの間引きには偏りがあり、基本クロックのパルス幅は、間引かれた内部クロック分の伸縮が生じます。

注. クロック同期式モードおよび簡易 SPI モードの最高速設定 (SMR.CKS[1:0] ビット = 00b、かつ SCR.CKE[1] ビット = 0、かつ BRR = 0) では、本機能を使用しないでください。




図 27.57 ビットレートモジュレーション機能使用時の基本クロックの例

27.10 拡張シリアルモード制御部の動作説明

27.10.1 シリアル通信プロトコル

SC Ih の拡張シリアルモード制御部は、SCIg と連携し、図 27.58 に示すような Start Frame、Information Frame から構成されるシリアル通信プロトコルを実現します。

Start Frame は Break Field と Control Field 0、Control Field 1 で構成されています。また、Information Frame はいくつかの Data Field と CRC16 Upper Field、CRC16 Lower Field で構成することができます。




図 27.58 拡張シリアルモード制御部シリアル通信プロトコル

27.10.2 Start Frame 送信

図 27.59 に Break Field Low width、Control Field 0 および Control Field 1 で構成される Start Frame の送信時の動作例を示します。また、図 27.60、図 27.61 に Start Frame の送信を行うためのフローチャートを示します。

拡張シリアルモード制御部は、Start Frame 送信時、以下のように動作します。なお、SCI12 は調歩同期式モードで使用します。

- (1) タイマの動作モードを Break Field Low width 出力モードにした状態で、TCR.TCST ビットに“1”を書き込むと、タイマがカウントを開始し、TCNT、TPRE レジスタに設定した期間、TXDX12 端子から Low が出力されます。
- (2) タイマがアンダフローすると TXDX12 端子の出力が反転し、STR.BFDF フラグが“1”になります。また、ICR.BFDIE ビットを“1”にしている場合は、SCIX0 割り込みが発生します。
- (3) TCR.TCST ビットに“0”を書き込んでタイマのカウントを停止させた後、SCI12 を使用して Control Field 0 のデータを送信します。Break Field Low width 出力後、次にアンダフローするまでにカウントを停止してください。
- (4) Control Field 0 のデータの送信が完了した後、SCI12 を使用して Control Field 1 のデータを送信します。
- (5) Control Field 1 のデータの送信が完了した後、SCI12 を使用して Information Frame の通信を行います。

Start Frame の構成にあわせて Break Field および Control Field 0 を省略してください。




図 27.59 Start Frame 送信時の動作例




図 27.60 Start Frame 送信フローチャート例 (1)




図 27.61 Start Frame 送信フローチャート例 (2)

27.10.3 Start Frame 受信

拡張シリアルモード制御部では、表 27.30 のような構成の Start Frame を検出することができます。

表27.30 Start Frameの構成

ビットの設定		Start Frameの構成
BFE	CF0RE	
0	0	Control Field1 8ビット Information Frame
0	1	Control Field0 8ビット Control Field1 8ビット Information Frame
1	0	Break Field Low width Control Field1 8ビット Information Frame
1	1	Break Field Low width Control Field0 8ビット Control Field1 8ビット Information Frame

図 27.62 に Break Field Low width、Control Field 0 および Control Field 1 で構成される Start Frame の受信時の動作例を示します。また、図 27.63、図 27.64 に Start Frame の受信を行うためのフローチャート、図 27.65 に拡張シリアルモード制御部の状態遷移図を示します。

拡張シリアルモード制御部は、Start Frame 受信時、以下のように動作します。なお、SCI12 は調歩同期式モードで使用します。

- (1) タイマの動作モードを Break Field Low width 検出モードに設定して、CR3.SDST ビットに “1” を書き込むと、Break Field Low width 検出が可能になります。このとき、SCI12 内部への RXDX12 入力は禁止となります。
- (2) タイマの TCNT、TPRE レジスタに設定した期間以上の Low が RXDX12 端子から入力されると、Break Field Low width として検出します。このとき、STR.BFDF フラグが “1” になります。また、ICR.BFDIE ビットを “1” にしている場合は、SCIX0 割り込みが発生します。
- (3) Break Field Low width 検出後、RXDX12 端子からの入力が High になると CR0.RXDSF フラグが “0” になり、SCI12 により、Control Field 0 の受信を開始します。
- (4) Control Field 0 で受信したデータが CF0DR レジスタに設定したデータと一致した場合、STR.CF0MF フラグが “1” になります。また、ICR.CF0MIE ビットを “1” にしている場合は、SCIX1 割り込みが発生します。その後、SCI12 により Control Field 1 の受信を開始します。Control Field 0 で受信したデータが CF0DR レジスタに設定したデータと一致しない場合は、Break Field Low width 検出前の状態に遷移します。
- (5) Control Field 1 で受信したデータが PCF1DR レジスタまたは SCF1DR レジスタに設定したデータと一致した場合、STR.CF1MF フラグが “1” になります。また、ICR.CF1MIE ビットを “1” にしている場合は、SCIX1 割り込みが発生します。その後、SCI12 を使用して Information Frame の通信を行います。Control Field 1 で受信したデータが PCF1DR レジスタまたは SCF1DR レジスタに設定したデータのどちらとも一致しない場合は、Break Field Low width 検出前の状態に遷移します。

Start Frame の構成にあわせ、Break Field および Control Field 0 の処理を省略してください。




図 27.62 Start Frame 受信時の動作例




図 27.63 Start Frame 受信フローチャート例 (1)




図 27.64 Start Frame 受信フローチャート例 (2)




図 27.65 Start Frame 受信時の状態遷移図

27.10.3.1 プライオリティインタラプトビット

図 27.66 にプライオリティインタラプトビットを使用した Start Frame 受信時の動作例を示します。プライオリティインタラプトビットは CR1.PIBE ビットを “1” にすることで有効となります。

拡張シリアルモード制御部は、プライオリティインタラプトビットを使用した Start Frame 受信時、以下のように動作します。

(1)～(4) は図 27.62 の Start Frame 受信時の動作例 (1)～(4) と同様になります。

(5) CR1.PIBS[2:0] ビットで指定したビットの値が PCF1DR レジスタに設定した値と一致した場合、STR.PIBDF フラグが “1” になります。また、ICR.PIBDIE ビットを “1” にしている場合は、SCIX1 割り込みが発生します。その後、SCI12 により、Information Frame の通信を行います。Control Field 1 で受信したデータが PCF1DR レジスタまたは SCF1DR レジスタに設定したデータのどちらとも一致せず、プライオリティインタラプトビットも検出しない場合は、Break Field Low width 検出前の状態に遷移します。




図 27.66 Start Frame の受信時の動作例（プライオリティインタラプトビット使用時）

27.10.4 バス衝突検出機能

ESMER.ESME ビット = 1、かつ SCI12.SCR.TE ビット = 1 の状態で、Break Field Low width 出力中および SCI12 によりデータを送信中にバス衝突検出機能が働きます。

図 27.67 にバス衝突検出機能の動作例を示します。TXDX12 端子の出力と RXDX12 端子の入力を CR2.BCCS[1:0] ビットで設定されたバス衝突検出クロックでサンプリングし、3 回連続不一致が発生すると STR.BCDF フラグが “1” になります。また、ICR.BCDIE ビットを “1” にしている場合は、SCIX2 割り込みが発生します。




図 27.67 バス衝突検出機能の動作例

27.10.5 RXDX12 端子入力デジタルフィルタ機能

RXDX12 端子の入力信号は、デジタルフィルタ回路を通して内部に取り込むことができます。デジタルフィルタ回路は、3 段直列に接続されたフリップフロップ回路と一致検出回路で構成されます。RXDX12 端子入力信号は CR2.DFCS[2:0] ビットによって選択されたクロックでサンプリングされ、3 つのラッチ出力が一致すると、後段へそのレベルを伝えます。一致しないときは、前の値を保持します。すなわち、3 サンプリングクロック以上同一のレベルを保持した場合は信号として認識しますが、3 サンプリングクロック以下 の信号変化はノイズとして判断し、信号変化として認識しません。図 27.68 にデジタルフィルタ機能の動作例を示します。




図 27.68 デジタルフィルタ機能の動作例

27.10.6 ビットレート測定機能

RXDX12 端子から入力される信号の立ち上がり — 立ち下がり間または、立ち下がり — 立ち上がり間を測定する機能です。図 27.69 にビットレート測定機能の動作例を示します。

- (1) CR0.BRME ビットに “1” を書き込むとビットレート測定が有効となります。BRME ビットは、測定を行いたいときのみ “1” を設定してください。また、BRME ビットを “1” にしても Break Field 中は、ビットレートの測定動作を行いません。
- (2) Break Field Low width を検出後、RXDX12 端子の入力が High になると、ビットレート測定が開始します。
- (3) ビットレート測定開始後、RXDX12 端子から有効エッジ (立ち上がりエッジおよび立ち下がりエッジ) が入力されるとタイマはそのときのカウント値をリードバッファに保持し、カウンタをリロードします。ICR.AEDIE ビットを “1” にしている場合は、SCIX3 割り込みが発生します。TCNT、TPRE レジスタをリードすることで保持は解除されます。
- (4) 有効エッジ間のカウント値からビットレートを算出し、SCI12 の設定を変更することで、ビットレートを調整することができます。Control Field 1 一致後、ビットレート測定機能を無効にする場合は CR0.BRME ビットに “0” を書き込んでください。




図 27.69 ビットレート測定機能動作例

27.10.7 RXDX12 受信データサンプリングタイミング選択機能

拡張シリアルモード制御部では、SCI12 の RXDX12 受信データのサンプリングタイミングを CR2.RTS[1:0] ビットにより、SCI 基本クロックの 8 クロック目の立ち上がり、10 クロック目の立ち上がり、12 クロック目の立ち上がりおよび 14 クロック目の立ち上がりから選択することができます。SCI12.SEMR.ABCS ビットが “1” の場合は PCLK の 4 クロック目の立ち上がり、5 クロック目の立ち上がり、6 クロック目の立ち上がりおよび 7 クロック目の立ち上がりから選択することができます。図 27.70 に RXDX12 受信データサンプリングタイミングを示します。




図 27.70 RXDX12 受信データサンプリングタイミング

27.10.8 タイマ

タイマには次の動作モードがあります。

(1) Break Field Low width 出力モード

Start Frame 送信時、Break Field Low width の Low を TXDX12 端子から出力するモードです。

TMR.TOMS[1:0] ビットを “10b” に設定すると、Break Field Low width 出力モード動作になります。カウントクロックソースは TMR.TCSS[2:0] ビットで選択します。TCR.TCST ビットに “1” を書き込むと、TXDX12 端子の出力を Low にし、カウントを開始します。タイマがアンダフローすると TXDX12 端子の出力を High にし、STR.BFDF フラグが “1” になります。また、ICR.BFDIE ビットを “1” にしている場合は、SCIX0 割り込みが発生します。TCR.TCST ビットに “0” を書き込むと、TPRE レジスタおよび TCNT レジスタはリロード後カウントを停止します。Break Field Low width 出力完了後、タイマが再度アンダフローする前にカウントを停止してください。図 27.71 に Break Field Low width 出力モードの動作例を示します。




図 27.71 Break Field Low width 出力モードの動作例

(2) Break Field Low width 判定モード

Start Frame 受信時、RXDX12 端子から入力される Break Field Low width 判定するモードです。TMR.TOMS[1:0] ビットを “01b” に設定すると、Break Field Low width 判定モード動作になります。カウントクロックソースは TMR.TCSS[2:0] ビットで選択します。TCR.TCST ビットに “1” を書き込むと、Break Field Low width 判定可能状態になります。RXDX12 端子から Low が入力されると判定を開始します。RXDX12 端子から High が入力されると TPRE レジスタおよび TCNT レジスタはリロードを行い Break Field Low width 判定可能状態になります。Break Field Low width 判定中にタイマがアンダフローすると STR.BFDF フラグが “1” になります。また、ICR.BFDIE ビットを “1” にしている場合は、SCIX0 割り込みが発生します。データ通信中にタイマがアンダフローし、割り込みが発生することが問題となる場合は、Break Field Low width 判定後、タイマを停止してください。図 27.72 に Break Field Low width 判定モードの動作例を示します。




図 27.72 Break Field Low width 判定モードの動作例

(3) タイマモード

内部クロックをカウントクロックソースとしてカウントするモードです。TMR.TOMS[1:0] ビットを “00b” に設定すると、タイマモード動作になります。カウントクロックソースは TMR.TCSS[2:0] ビットで選択します。TCR.TCST ビットに “1” を書き込むと、カウントを開始し、TCST ビットに “0” を書き込むとカウントを停止します。TPRE レジスタに入力するカウントクロックソースの周期で TPRE レジスタがダウンカウントします。TPRE レジスタのアンダフローをカウントクロックソースにして、TCNT レジスタがダウンカウントします。タイマがアンダフローすると STR.BFDF フラグが “1” になります。また、ICR.BFDIE ビットを “1” にしている場合は、SCIX0 割り込みが発生します。

27.11 ノイズ除去機能

ノイズ除去機能に用いるノイズフィルタの構成を図 27.73 に示します。ノイズフィルタは 2 段のフリップフロップ回路と一致検出回路で構成されます。設定したサンプリング周期に応じて 3 回サンプリングした端子のレベルが一致した場合、内部に一致したレベルを伝達し、再度 3 回のサンプリングした端子レベルが一致するまで内部へは同じレベルを伝達し続けます。

調歩同期式モード時は、RXDn の入力信号にノイズ除去機能を使用できます。サンプリング周期は、基本クロックの周期 (SEMR.ABCS = 0 のとき 1 ビット期間の 1/16、SEMR.ABCS = 1 のとき 1 ビット期間の 1/8) となります。

簡易 I²C モード時は SSDAn、SSCLn の入力信号に、ノイズ除去機能を使用できます。サンプリングクロックは、内蔵ボーレートジェネレータのクロックソースの 1/2/4/8 分周クロックから SNFR.NFCS[2:0] ビットの設定により選択します。

ノイズフィルタを有効にした状態で基本クロックが停止した場合、基本クロック入力再開時は停止時のノイズフィルタの状態の続きから動作を開始します。基本クロックが入力されている間に SCR.TE ビット = 0、SCR.RE ビット = 0 にした場合、ノイズフィルタのフリップフロップはすべて “1” に初期化され、受信再開時の入力データが “1” の場合は一致検出として内部信号に伝えられます。“0” の場合は 3 回サンプリングした端子のレベルが一致するまではノイズフィルタの出力は初期値を保持します。




図 27.73 デジタルノイズフィルタ回路のブロック図

27.12 割り込み要因

27.12.1 TXI 割り込みおよび RXI 割り込みバッファ動作

TXI 割り込みおよび RXI 割り込みに関しては、割り込みコントローラの割り込みステータスフラグが“1”のときに割り込み発生条件が成立しても、SCI は割り込み要求を出力せず内部で保持します（内部で保持できる容量は、1 要因ごとに 1 要求までです）。

割り込みコントローラの割り込みステータスフラグが“0”になると、SCI は割り込みコントローラに対しして保持していた割り込み要求を出力します。その後、保持していた割り込み要求をクリアします。なお、内部で保持している割り込み要求は、対応する割り込みイネーブルビット（SCR.TIE ビットまたは SCR.RIE ビット）を“0”にすることでもクリアできます。

27.12.2 調歩同期式モード、クロック同期式モードおよび簡易 SPI モードにおける割り込み

表 27.31 に調歩同期式モード、クロック同期式モードおよび簡易 SPI モードにおける割り込み要因を示します。各割り込み要因には異なる割り込みベクタが割り当てられており、SCR レジスタのイネーブルビットにより独立に許可することができます。

SCR.TIE ビットが“1”的とき、送信データが TDR レジスタ、または TDRL レジスタ（注 1）から TSR レジスタに転送されると TXI 割り込み要求が発生します。また、TXI 割り込み要求は、SCR.TIE ビットを“1”にした後で SCR.TE ビットを“1”にするか、SCR.TIE ビットと SCR.TE ビットを 1 命令で同時に“1”にすることでも発生します。TXI 割り込み要求により、DTC を起動してデータ転送を行うことができます。

TXI 割り込み要求は、SCR.TIE ビットが“0”的状態で SCR.TE ビットを“1”にした場合、および SCR.TE ビットが“1”的状態で SCR.TIE ビットを“1”にした場合には発生しません。（注 2）

SCR.TEIE ビットが“1”的とき、送信データの最終ビットを送信するタイミングまでに TDR レジスタ、または TDRL レジスタ（注 1）に次のデータをライトしていないと SSR.TEND フラグが“1”になり、TEI 割り込み要求が発生します。また、SCR.TE ビットを“1”にしてから TDR レジスタ、または TDRL レジスタ（注 1）に送信データをライトするまでの間は、SSR.TEND フラグは“1”を保持しており、SCR.TEIE ビットを“1”にすると TEI 割り込み要求が発生します。

TDR レジスタ、または TDRL レジスタ（注 1）にデータを書き込むと、SSR.TEND フラグがクリアされて TEI 割り込み要求は取り消されますが、取り消されるまで時間がかかります。

SCR.RIE ビットが“1”的とき、受信データが RDR レジスタ、または RDRL レジスタ（注 1）に格納されると RXI 割り込み要求が発生します。RXI 割り込み要求により、DTC を起動してデータ転送を行うことができます。

SCR.RIE ビットが“1”的とき、SSR レジスタの ORER、FER、PER フラグのいずれかが“1”になると ERI 割り込み要求が発生します。このとき RXI 割り込み要求は発生しません。SSR レジスタの ORER、FER、PER フラグをすべてクリアすることにより ERI 割り込み要求を取り下げるることができます。

注 1. 調歩同期式モードかつデータ長 9 ビットを選択した場合

注 2. 最終データの送信時など、TXI 割り込みを一時的に禁止し、送信終了割り込みによる処理を行ってから新たにデータ送信を開始したいときには、SCR.TIE ビットではなく TXI 割り込みに対応する割り込みコントローラの割り込み要求許可ビットで割り込みの禁止 / 許可を制御してください。新データ送信のための TXI 割り込み要求の発生が抑止されてしまうことを防ぐことができます。

表27.31 SCI割り込み要因

名称	割り込み要因	割り込みフラグ	DTCの起動	優先順位
ERI	受信エラー	ORER, FER, PER	不可能	高 ↑ ↓ 低
RXI	受信データフル	RDRF	可能	
TXI	送信データエンプティ	TDRE	可能	
TEI	送信終了	TEND	不可能	

27.12.3 スマートカードインターフェースモードにおける割り込み

スマートカードインターフェースモードでは、表 27.32 の割り込み要因があります。送信終了割り込み (TEI) 要求は使用できません。

表27.32 SCI割り込み要因

名称	割り込み要因	割り込みフラグ	DTCの起動	優先順位
ERI	受信エラー、エラーシグナル検出	ORER, PER, ERS	不可能	高 ↑ ↓ 低
RXI	受信データフル	—	可能	
TXI	送信データエンプティ	TEND	可能	

スマートカードインターフェースモードの場合も通常の SCI の場合と同様に、DTC を使って送受信を行うことができます。送信動作では、SSR.TEND フラグが “1” になると、TXI 割り込み要求が発生します。あらかじめ DTC の起動要因に TXI 割り込み要求を設定しておけば、TXI 割り込み要求により DTC が起動されて送信データの転送を行います。TEND フラグは、DTC によるデータ転送時に自動的に “0” になります。

エラーが発生した場合は SCI が自動的に同じデータを再送信します。この間、TEND フラグは “0” のまま保持され、DTC は起動されません。したがって、エラー発生時の再送信を含め、SCI と DTC が指定されたバイト数を自動的に送信します。ただし、エラー発生時、SSR.ERS フラグは自動的にクリアされませんので、SCR.RIE ビットを “1” にしておき、エラー発生時に ERI 割り込み要求を発生させ ERS フラグをクリアしてください。

なお、DTC を使って送受信を行う場合は、先に DTC を設定し、許可状態にしてから SCI の設定を行ってください。DTC の設定方法は「16. データトランスマニコントローラ (DTCa)」を参照してください。

また、受信動作では、受信データが RDR レジスタにセットされると RXI 割り込み要求が発生します。あらかじめ DTC の起動要因に RXI 割り込み要求を設定しておけば、RXI 割り込み要求で DTC が起動されて受信データの転送を行います。エラーが発生した場合は、エラーフラグがセットされます。そのため DTC は起動されず、代わりに CPU に対し ERI 割り込み要求を生成しますのでエラーフラグをクリアしてください。

27.12.4 簡易 I²C モードにおける割り込み

簡易 I²C モードでは、表 27.33 の割り込み要因があります。STI 割り込みは、送信終了割り込み (TEI) 要求に割り当てられます。受信エラー割り込み (ERI) 要求は使用できません。

簡易 I²C モードも、DTC を使って送受信を行うことができます。

SIMR2.IICINTM ビットが “1” のとき、8 ビット目の SSCLn 端子立ち下がりで、RXI 割り込み要求が発生します。あらかじめ DTC の起動要因に RXI 割り込み要求を設定しておけば、RXI 割り込み要求で DTC が起動されて受信データの転送を行います。また、9 ビット目（アクノリッジビット）の SSCLn 端子立ち下がりで、TXI 割り込み要求が発生します。あらかじめ DTC の起動要因に TXI 割り込み要求を設定しておけば、TXI 割り込み要求により DTC が起動されて送信データの転送を行います。

SIMR2.IICINTM ビットが “0” のとき、9 ビット目（アクノリッジビット）の SSCLn 端子立ち上がりで、SSDAn 端子入力が Low だと RXI 割り込み要求 (ACK 検出)、SSDAn 端子入力が High だと TXI 割り込み要求 (NACK 検出) が発生します。あらかじめ DTC の起動要因に RXI 割り込み要求を設定しておけば、RXI 割り込み要求で DTC が起動されて受信データまたは送信データの転送が可能です。

なお、DTC を使って送受信を行う場合は、先に DTC を設定し、許可状態にしてから SCI の設定を行ってください。

SIMR3.IICSTAREQ、IICRSTAREQ、IICSTPREQ の各ビットを用いて開始条件、再開始条件、停止条件を生成した場合、生成が完了すると STI 割り込み要求が発生します。

表 27.33 SCI 割り込み要因

名称	割り込み要因		割り込みフラグ	DTC の起動	優先順位
	IICINTM ビット = 0	IICINTM ビット = 1			
RXI	ACK 検出	受信	—	可能	高 ↑ 低
TXI	NACK 検出	送信	—	可能（注 1）	
STI	開始条件、再開始条件、停止条件生成終了		IICSTIF	不可能	

注1. SIMR2.IICINTM ビット = 1 (受信割り込み、送信割り込みを選択) の場合のみ DTC の起動が可能です。

27.12.5 拡張シリアルモード制御部の割り込み要求

SC Ih の拡張シリアルモード制御部が生成する割り込み要求には、SC IX0 割り込み (Break Field Low width 検出)、SC IX1 割り込み (Control Field 0 一致、Control Field 1 一致、プライオリティインターラプトビット検出)、SC IX2 割り込み (バス衝突検出) および SC IX3 割り込み (有効エッジ検出) の計 6 種類があります。各割り込み要因が発生するとステータスフラグが “1” になります。表 27.34 に各割り込み要求の内容を示します。

表 27.34 拡張シリアルモード制御部の割り込み要求

割り込み要求	ステータスフラグ	割り込み要因
SC IX0 割り込み (Break Field Low width 検出)	BFDF	<ul style="list-style-type: none"> • タイマに設定した期間より長い Break Field Low width を検出したとき • タイマに設定した期間、Break Field Low width 出力が完了したとき • タイマがアンダフローしたとき
SC IX1 割り込み (Control Field 0 一致)	CF0MF	Control Field 0 の受信データが CF0DR に設定したデータと一致したとき
SC IX1 割り込み (Control Field 1 一致)	CF1MF	Control Field 1 の受信データが PCF1DR または SCF1DR に設定したデータと一致したとき
SC IX1 割り込み (プライオリティ インターラプトビット検出)	PIBDF	プライオリティインターラプトビットに指定したビットのデータが PCF1DR に設定したデータと一致したとき
SC IX2 割り込み (バス衝突検出)	BCDF	TXDX12 端子の出力と RXDX12 端子の入力をバス衝突検出クロックでサンプリングし、3 回連続不一致が発生とき
SC IX3 割り込み (有効エッジ検出)	AEDF	ビットレート測定中、有効エッジを検出したとき

27.13 イベントリンク機能

SCI5 は、各割り込み要因をイベントとしてイベントリンクコントローラ (ELC) へ出力し、あらかじめ設定していたモジュールを動作させることができます。

イベントは、対応する割り込みの割り込み要求許可ビットの設定に関係なく出力することができます。また、割り込みステータスフラグが “1” の状態で次の割り込み要因が発生した場合でもイベントは出力可能です。

(1) エラー（受信エラー・エラーシグナル検出）イベント出力

- 受信時にパリティエラーが発生して異常終了したことを示します。
- 受信時にフレーミングエラーが発生して異常終了したことを示します。
- 受信時にオーバランエラーが発生して異常終了したことを示します。
- スマートカードインターフェースモードで送信時にエラーシグナルを検出したことを示します。

(2) 受信データフルイベント出力

- 受信データが受信データレジスタ (RDR レジスタ、または RDRL レジスタ) にセットされたことを示します。
- 簡易 I²C モードで、SIMR2.IICINTM ビットが “0” のとき、ACK を検出したことを示します。
- 簡易 I²C モードで、SIMR2.IICINTM ビットが “1” のとき、8 ビット目の SSCL5 端子立ち下がりを検出したことを示します。
- 簡易 I²C モードのマスタ送信かつ SIMR2.IICINTM ビットが “1” のときは、受信データフルイベントを使用しないようにイベントリンクコントローラ (ELC) を設定してください。

(3) 送信データエンディティイベント出力

- SCR.TE ビットが “0” から “1” に変化したことを示します。
- 送信データレジスタ (TDR レジスタ、または TDRL レジスタ) から送信シフトレジスタ (TSR レジスタ) に送信データを転送したことを示します。
- スマートカードインターフェースモードで送信が完了したことを示します。
- 簡易 I²C モードで、SIMR2.IICINTM ビットが “0” のとき、NACK を検出したことを示します。
- 簡易 I²C モードで、SIMR2.IICINTM ビットが “1” のとき、9 ビット目の SSCL5 端子立ち下がりを検出したことを示します。

(4) 送信終了イベント出力

- 送信が完了したことを示します。
- 簡易 I²C モードで開始条件、再開始条件、停止条件の生成が完了したことを示します。

27.14 使用上の注意事項

27.14.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCRB) とモジュールストップコントロールレジスタ C (MSTPCRC) により、SCI の動作を禁止 / 許可することができます。リセット後の値では、SCI の動作は停止します。モジュールストップ状態を解除することによりレジスタをアクセスできます。詳細は、「11. 消費電力低減機能」を参照してください。

27.14.2 ブレークの検出と処理について

フレーミングエラー検出時に、RXDn 端子の値を直接リードすることでブレークを検出できます。ブレークでは RXDn 端子からの入力がすべて Low になりますので、SSR.FER フラグが “1” (フレーミングエラーの発生あり) になり、また SSR.PER フラグも “1” (パリティエラーの発生あり) になる可能性があります。SEMR.RXDESEL ビットが “0”的とき、SCI は、ブレークを受信した後も受信動作を続けます。したがって、FER フラグを “0” (フレーミングエラーの発生なし) にしても、再び FER フラグが “1” になりますので注意してください。SEMR.RXDESEL ビットが “1”的とき、SCI は、SSR.FER フラグを “1” にし、次のフレームのスタートビット検出待ちの状態で受信動作を停止します。このとき SSR.FER フラグを “0” にすれば、ブレーク中は SSR.FER フラグの “0” を保持します。RXDn 端子が High になりブレークが終了した後、最初の RXDn 端子の立ち下がりでスタートビットの始まりを検出し、受信動作を開始します。

27.14.3 マーク状態とブレークの送出

SCR.TE ビットが “0” (シリアル送信動作を禁止) のとき、I/O ポート機能を設定することにより、TXDn 端子を入出力方向とレベルを選択できる I/O ポートとして使用できます。これをを利用して TXDn 端子をマーク状態にしたりデータ送信時にブレークを送出することができます。SCR.TE ビットを “1” (シリアル送信動作を許可) にするまで、通信回線をマーク状態 (“1”的状態) にするためには、I/O ポート機能により TXDn 端子を High 出力に設定し、端子モードを汎用入出力ポートに設定します。一方、データ送信時にブレークを送出したいときは、I/O ポート機能設定により TXDn 端子を Low 出力に設定し、端子モードを汎用入出力ポートに設定します。SCR.TE ビットを “0” にすると現在の送信状態とは無関係に送信部は初期化されます。

27.14.4 受信エラーフラグと送信動作について (クロック同期式モードおよび簡易 SPI モード)

受信エラーフラグ (SSR.ORER) が “1” になった状態では、TDR レジスタにデータをライトしても送信を開始できません。送信開始時には、受信エラーフラグを “0” にしておいてください。また、SCR.RE ビットを “0” (シリアル受信動作を禁止) にしても受信エラーフラグは “0” になりませんので注意してください。

27.14.5 TDR レジスタへのライトについて

TDR、TDRH、TDRL レジスタへのデータのライトを行うことができます。しかし、TDR、TDRH、TDRL レジスタに送信データが残っている状態で新しいデータを TDR、TDRH、TDRL レジスタにライトすると、TDR、TDRH、TDRL レジスタに格納されていたデータは TSR レジスタに転送されていないため失われてしまいます。したがって、TDR、TDRH、TDRL レジスタへの送信データのライトは、TXI 割り込み要求によって行ってください。

27.14.6 クロック同期送信時の制約事項 (クロック同期式モードおよび簡易 SPI モード)

同期クロックに外部クロックソースを使用する場合、以下の制約があります。

(1) 送信開始時

CPU または DTC による TDR レジスタの更新後、PCLK で 5 クロック以上経過した後に送信クロックを入力してください (図 27.74 参照)。

(2) 連続送信時

- (a) ビット 7 の送信クロックの立ち下がり以前に、TDR レジスタまたは TDRL レジスタに次の送信データを書き込んでください (図 27.74 参照)。
- (b) ビット 7 送信開始以降に TDR レジスタを更新する場合は、同期クロックが Low の期間に TDR レジスタを更新し、かつビット 7 の送信クロックの High 幅を、4 PCLK 以上にしてください (図 27.74 参照)。




図 27.74 クロック同期式モード送信での外部クロック使用の制約事項

27.14.7 DTC 使用上の制約事項

DTCにより、RDR、RDRH、RDRL レジスタのリードを行うときは起動要因を当該 SCI の受信データフル割り込み (RXI) に設定してください。

27.14.8 通信の開始に関する注意事項

通信開始時点で割り込みコントローラの割り込みステータスフラグ (IRn.IR ビット) が “1” のときは、動作許可 (SCR.TE ビットを “1” に設定、または SCR.RE ビットを “1” に設定) 前に以下の手順で割り込み要求をクリアしてください。割り込みステータスフラグの詳細については、「14. 割り込みコントローラ (ICUb)」を参照してください。

- 通信が停止していること (SCR.TE ビットまたは SCR.RE ビットが “0” となっていること) を確認
- 対応する割り込みイネーブルビット (SCR.TIE ビットまたは SCR.RIE ビット) を “0” に設定
- 対応する割り込みイネーブルビット (SCR.TIE ビットまたは SCR.RIE ビット) を読み出し、“0” を確認
- 割り込みコントローラの割り込みステータスフラグ (IRn.IR ビット) に “0” を設定

27.14.9 低消費電力状態時の動作について

(1) 送信

モジュールトップ状態への遷移、またはソフトウェアスタンバイモードへの遷移は、TXDn 端子を汎用入出力ポート機能に切り替えた後、動作を停止 (SCR.TIE ビット = 0、TE ビット = 0、TEIE ビット = 0) してから行ってください。TE ビットを “0” にすることによって、TSR レジスタおよび SSR.TEND フラグは初期化されます。モジュールトップ状態、ソフトウェアスタンバイモード時の出力端子の状態は、ポートの設定に依存し、解除後は低消費電力へ遷移前のレベルを出力します。送信中に遷移すると、送信中のデータは不確定になります。

低消費電力状態を解除した後、送信モードを変えないで送信する場合は、TE ビット = 1 に設定し、SSR レジスタリード→TDR レジスタライトで送信開始できます。送信モードを変えて送信する場合は、初期設定から行ってください。

図 27.75 に送信時のソフトウェアスタンバイモード遷移フローチャートの例を示します。図 27.76、図 27.77 にソフトウェアスタンバイモード遷移時のポートの端子状態を示します。

また、DTC 転送による送信からモジュールトップ状態への遷移、または、ソフトウェアスタンバイモード遷移は、動作を停止 (TE ビット = 0) してから行ってください。解除後、DTC による送信を再開する場合は、TE ビット = 1、TIE ビット = 1 に設定すると TXI 割り込みフラグが立ち、DTC による送信が始まります。

(2) 受信

モジュールトップ状態への遷移または、ソフトウェアスタンバイモードへの遷移は、受信動作を停止 (SCR.RE ビット = 0) してから行ってください。受信中に遷移すると、受信中のデータは無効になります。

低消費電力状態からの解除の後、受信モードを変えないで受信する場合は、RE ビット = 1 に設定して受信を開始してください。受信モードを変えて受信する場合は、初期設定から行ってください。

図 27.78 に受信時のソフトウェアスタンバイモード遷移フローチャートの例を示します。




図 27.75 送信時のソフトウェアスタンバイモード遷移フローチャートの例




図 27.76 ソフトウェアスタンバイモード遷移時のポートの端子状態（内部クロック、調歩同期送信）




図 27.77 ソフトウェアスタンバイモード遷移時のポートの端子状態（内部クロック、クロック同期送信）




図 27.78 受信時のソフトウェアスタンバイモード遷移フローチャートの例

27.14.10 クロック同期式モードおよび簡易 SPI モードにおける外部クロック入力

クロック同期式モードおよび簡易 SPI モード時、外部クロック SCKn への入力信号は、High 幅および Low 幅を 2 PCLK 以上、周期を 6 PCLK 以上としてください。

27.14.11 簡易 SPI モードの制約事項

(1) マスタモード

- SPMR.SSE ビットが “1” のとき、SPMR.CKPH、CKPOL ビットにより設定した送受信クロックの初期値に合わせてクロック線を抵抗でプルアップ（プルダウン）してください。SCR.TE ビットを “0” にしたときにクロック線がハイインピーダンスになるのを防ぐ、また SCR.TE ビットを “0” から “1” にしたときにクロック線に意図しないエッジが発生するのを防ぐためです。シングルマスタモードで SPMR.SSE ビットが “0” のときは、SCR.TE ビットを “0” にしてもクロック線はハイインピーダンスになりませんのでプルアップ（プルダウン）は不要です。
- クロック遅れあり設定 (SPMR.CKPH ビット = 1) の場合、図 27.79 に示すように SCKn 端子の最終クロックエッジ手前のクロックエッジで受信データフル割り込み (RXI) が発生します。このとき、SCR レジスタの TE、RE ビットを SCKn 端子の最終クロックエッジより前に “0” に設定すると SCKn 端子出力がハイインピーダンスとなり、最終送受信クロックのクロックパルス幅が短くなります。また、RXI 割り込み後、SCKn 端子の最終クロックエッジより前に接続先スレーブに対する SSn# 端子入力信号を High にするとスレーブが誤動作する可能性があります。
- マルチマスタ時、送受信キャラクタの途中でモードフォルトエラーが発生すると、SSn# 端子入力が Low の間 SCKn 端子出力がハイインピーダンスとなり、接続先スレーブへの送受信クロック供給が停止します。送受信動作再開時のビットずれを回避するために、接続先スレーブの再設定を行ってください。




図 27.79 簡易 SPI モード（クロック遅れあり）RXI 割り込み発生タイミング

(2) スレーブモード

- TDR レジスタへの送信データの書き込みから外部クロック入力開始まで 5 PCLK 以上の時間を確保し、また SSn# 端子への Low 入力から外部クロック入力開始までについても 5 PCLK 以上の時間を確保してください。
- マスタからの外部クロックの供給は転送データ長と同じにしてください。
- SSn# 端子入力は、データ転送開始前と完了後に制御してください。
- SSn# 端子入力が送受信キャラクタの途中で Low から High に変化した場合は、SCR レジスタの TE、RE ビットを “0” にし、再設定後、1 バイト目から転送をやり直してください。

27.14.12 拡張シリアルモード制御部の使用上の制約事項 1

PCR.SHARPS ビットを“1”にした場合、TXDX12/RXDX12 端子は以下のときのみ出力となります。

- SC Ih タイマを Break Field Low width 出力モードで TCR.TCST ビットを“1”にしたとき
(TCR.TCST ビットを“1”にし、Low が出力されるまで、最大でタイマカウントクロックソースの 1 サイクルの High が出力されます。)
- SCI12.SCR.TE ビットが“1”的とき

27.14.13 拡張シリアルモード制御部の使用上の制約事項 2

拡張シリアルモードを有効にした場合も、SC Ig の割り込み要求は生成されます。スタートフレーム受信中は SC Ih が SC Ig の割り込み要求イベントを使用するため、SC Ig の割り込み要求は使用しないでください。この対応として下記 2 つがあります。なお、受信エラーを検出したときは、図 27.80 のフローチャートの例に従って SC Ig のエラーフラグのクリアおよび SC Ih 制御部を初期化してください。

- (1) SC Ig の SCR.RIE ビットを“0”にし、割り込み要求出力を禁止してください。この場合受信エラーが発生した場合に ERI 割り込みが発生しないため、スタートフレームの受信終了タイミングで、SC Ig の SSR レジスタのエラーフラグを確認してください。スタートフレーム受信完了後インフォメーションフレームの第 1 バイト受信完了するまでの間に、SC Ig の SCR.RIE ビットを“1”に切り替えてください。
- (2) SC Ig の SCR.RIE ビットを“1”にし、ICU の RXI 割り込みを禁止し、ICU の ERI 割り込みを許可してください。スタートフレーム受信完了後インフォメーションフレームの第 1 バイト受信完了するまでの間に、ICU の RXI 割り込みに対応する IRn.IR フラグをクリアし、ICU の RXI 割り込みを許可に切り替えてください。




図 27.80 受信エラー処理のフローチャートの例（スタートフレーム受信中）

27.14.14 トランスマッティネーブルビット (TE ビット) に関する注意事項

端子の機能を「TXDn」に設定した状態で、SCR.TE ビットを“0”（シリアル送信動作を禁止）にすると、端子の出力がハイインピーダンスになります。

以下のいずれかの方法により、TXDn ラインがハイインピーダンスにならないようにしてください。

(1) TXDn ラインにプルアップ抵抗を接続する。

(2) SCR.TE ビットを“0”にする前に、端子の機能を「汎用入出力ポート、出力」に変更する。

また、SCR.TE ビットを“1”にしてから、端子の機能を「TXDn」に変更する。

27.14.15 調歩同期式モードにおける RTS 機能使用時の受信停止に関する注意事項

調歩同期式モードでは、SCR.RE ビットを“0”にしてから RTS 信号生成回路が停止するまでに、PCLK で 1 サイクル必要です。

RE ビットを“0”にしてから RDR（または RDRL）レジスタを読み出す場合は、これら 2 つの処理が連続して行われないように、RE ビットが“0”になったのを確認してから RDR（または RDRL）レジスタを読み出してください。

28. リモコン信号受信機能 (REMC)

本 MCU は、2 チャネルのリモコン信号受信機能 (REMC) を内蔵しています。REMC は、リモコン信号などの外部パルス入力信号のパルス幅や周期を検査し、データを受信することができます。

28.1 概要

表 28.1 に REMC の仕様、図 28.1 に REMC のブロック図を示します。

表 28.1 REMC の仕様

項目	内容	
	REMC0	REMC1
外部パルス入力	PMC0	PMC1
動作クロック源（注1）	<ul style="list-style-type: none"> • IWDTCLOCK (注2) • サブクロック • HOCOクロック（注3） • TMRコンペアマッチ出力 (TMO0) • PCLKB 	<ul style="list-style-type: none"> • IWDTCLOCK (注2) • サブクロック • HOCOクロック（注3） • TMRコンペアマッチ出力 (TMO2) • PCLKB
検査パターン	<ul style="list-style-type: none"> • ヘッダパターン • データ“0”パターン • データ“1”パターン • 特殊データパターン 	
受信バッファ	8 バイト (64 ビット)	
割り込み要求信号	REMCI0	REMCI1
割り込み要因	<ul style="list-style-type: none"> • コンペア一致 • 受信エラー • データ受信完了 • 受信バッファフル • ヘッダパターン一致 • データ“0”パターンまたはデータ“1”パターンの一致 • 特殊データパターン一致 	
機能選択	<ul style="list-style-type: none"> • 入力信号反転 • デジタルフィルタ (3 度または 2 度一致) (注4) • パターンエンド設定 	
消費電力低減機能	<ul style="list-style-type: none"> • チャネル毎にモジュールストップ状態への遷移が可能 • 低消費電力状態での信号受信、REMC 割り込み要求による低消費電力状態からの復帰が可能 	

注1. 周辺モジュールクロック (PCLKB) 周波数 > REMC動作クロック周波数となるようにしてください。

注2. IWDTCLOCK は IWDTC 用オンチップオシレータから供給されるクロックです。

注3. HOCOクロックは高速オンチップオシレータ(HOCO)から供給されるクロックです。

注4. デジタルフィルタのサンプリングクロックは、REMCON1.CSRC[3:0]ビットで選択した動作クロック、またはIWDTCLOCK です。




図 28.1 REMC のブロック図 (n = 0, 1)

表 28.2 に REMC で使用する入力端子を示します。

表 28.2 REMC の入出力端子

チャネル	端子名	入出力	機能
REMC0	PMC0	入力	外部パルス信号入力
REMC1	PMC1	入力	外部パルス信号入力

28.2 レジスタの説明

28.2.1 機能選択レジスタ 0 (REMC0) (REMC0.REMCON0 000A 0B00h, REMC1.REMCON0 000A 0B80h)

アドレス REMC0.REMCON0 000A 0B00h, REMC1.REMCON0 000A 0B80h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	FILSEL	—	EC	INFLG	FIL	INV	ENFLG

リセット後の値	0	0	0	0	0	0	0	0
---------	---	---	---	---	---	---	---	---

ビット	シンボル	ビット名	機能	R/W
b0	ENFLG	リモコンステータスフラグ ^(注1)	0 : 停止 1 : 動作中	R
b1	INV	入力信号反転ビット ^(注2)	0 : 反転なし 1 : 反転あり	R/W
b2	FIL	デジタルフィルタ有効無効設定ビット ^(注2)	0 : 3度または2度一致デジタルフィルタ無効 1 : 3度または2度一致デジタルフィルタ有効	R/W
b3	INFLG	入力信号フラグ ^(注1)	0 : リモコン信号受信機能の内部入力信号のレベルがLow 1 : リモコン信号受信機能の内部入力信号のレベルがHigh	R
b4	EC	受信エラー取り込み動作選択ビット ^(注2)	0 : エラーパターン受信後のデータを取り込む 1 : エラーパターン受信後のデータを取り込まない	R/W
b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b6	FILSEL	デジタルフィルタ機能選択ビット ^(注2)	0 : 3度一致デジタルフィルタ 1 : 2度一致デジタルフィルタ	R/W
b7	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注1. REMCON1.EN ビットを“0”にすると、“0”になります。

注2. ビットの書き換えはREMCON1.EN ビットと、REMCON0.ENFLG フラグがともに“0”（REMC停止）のときに実施してください。

ENFLG フラグ（リモコンステータスフラグ）

リモコン信号受信機能が動作停止中か動作中か確認できます。

ENFLG フラグは REMCON1.EN ビットへの書き込み後、動作クロック 0 ~ 1 クロック後に変化します。

FIL ビット（デジタルフィルタ有効無効設定ビット）

デジタルフィルタの有効 / 無効を選択します。

INFLG フラグ（入力信号フラグ）

リモコン信号受信機能の内部入力信号のレベルが確認できます。リモコン信号受信機能の内部入力信号の確認できるレベルは INV ビットおよび FIL ビットで設定した結果です。

EC ビット（受信エラー取り込み動作選択ビット）

エラーパターンを受信した後の REMRBIT, REMDATj レジスタ ($j = 0 \sim 7$) への取り込み動作が設定できます。

28.2.2 機能選択レジスタ 1 (REMCON1)

アドレス REMC0.REMCON1 000A 0B01h, REMC1.REMCON1 000A 0B81h

b7	b6	b5	b4	b3	b2	b1	b0
—	CSRC[3:0]			EN	TYP[1:0]		

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b1-b0	TYP[1:0]	受信モード選択ビット ^(注1)	リモコン信号波形を取り込むフォーマットが選択できます。 b1 b0 0 0 :「28.3.3 パターン設定」に示すフォーマットA 0 1 :「28.3.3 パターン設定」に示すフォーマットB 1 0 :「28.3.3 パターン設定」に示すフォーマットC 1 1 :設定しないでください	R/W
b2	EN	リモコン制御ビット	0 :動作停止 1 :動作許可	R/W
b6-b3	CSRC[3:0]	動作クロック選択ビット ^(注2)	b6 b3 x 0 0 0 : IWDTCCLK x 0 1 0 : TMRコンペアマッチ出力 x 1 0 0 : サブクロック x 1 0 1 : HOCOクロック/512 0 1 1 0 : PCLKB/64 1 1 1 0 : PCLKB/512	R/W
b7	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

x : Don't care

注1. REMCON1.EN ビット、またはREMCON0.ENFLG フラグが“1”(REMC動作) のときにTYP[1:0] ビットを書き換える場合、1 ビットずつ値を変更してください。

注2. ビットの書き換えはREMCON1.EN ビットと、REMCON0.ENFLG フラグがともに“0”(REMC停止) のときに実施してください。

EN ビット（リモコン制御ビット）

REMC の動作許可、停止を制御するビットです。

動作が開始または停止したかどうかは、REMCON0.ENFLG フラグで確認してください。

CSRC[3:0] ビット（動作クロック選択ビット）

REMC の動作クロックを選択するビットです。

動作クロック周波数 < PCLKB 周波数となるようにしてください。

28.2.3 ステータスレジスタ (REMSTS)

アドレス REMC0.REMSTS 000A 0B02h, REMC1.REMSTS 000A 0B82h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0
	SDFLG	D1FLG	D0FLG	HDFLG	BFULFLG	DRFLG	REFLG	CPFLG

ビット	シンボル	ビット名	機能	R/W
b0	CPFLG	コンペア一致フラグ	0 : 不一致 1 : 一致	R
b1	REFLG	受信エラーフラグ	0 : エラー発生なし 1 : エラー発生あり	R
b2	DRFLG	データ受信中フラグ	0 : データ待ち 1 : データ受信中	R
b3	BFULFLG	受信バッファフルフラグ	0 : 受信バッファ空き 1 : 受信ビットフル (64ビット受信)	R/(W) (注1)
b4	HDFLG	ヘッダパターン一致フラグ	0 : 不一致 1 : 一致	R
b5	D0FLG	データ“0”パターン一致フラグ	0 : 不一致 1 : 一致	R
b6	D1FLG	データ“1”パターン一致フラグ	0 : 不一致 1 : 一致	R
b7	SDFLG	特殊データパターン一致フラグ	0 : 不一致 1 : 一致	R

注. データ更新と読み出しが重なった場合、不定値を読み出すことがあります。レジスタの読み出し手順については、「28.4.9 レジスタ読み出し手順」を参照してください。

注. REMCON1.ENビットを“0”にすると、このレジスタは“00h”になります。

注1. フラグをクリアするための“0”を書くことのみ可能です。ただし、書き込みタイミングがREMCON0.INFLG フラグの切り替わり時の場合、不定となる場合があります。

CPFLG フラグ (コンペア一致フラグ)

REMCP.CPN[2:0] ビットで指定された REMCPD レジスタの値と REMDAT0 レジスタに格納するデータの比較結果を示すフラグです。

[“1”になる条件]

- REMCPD レジスタと REMDAT0 レジスタに格納する値が一致するとき (REMCP.CPN[2:0] ビットの設定値を n とすると、REMCPD レジスタのビット n ~ ビット 0 と、REM DAT0 レジスタのビット n ~ ビット 0 が一致)

[“0”になる条件]

- DRFLG フラグが “0” から “1” になるとき (次のフレームの受信開始)
- HDFLG フラグが “0” から “1” になるとき

REFLG フラグ (受信エラーフラグ)

受信エラーが発生したことを示します。REMC1.TYP[1:0] ビットの設定により “1” になる条件が異なります。

[“1” になる条件]

REMC1.TYP[1:0] ビットが “00b” (フォーマット A) の場合

- ヘッダパターン受信前に、データ “0” パターン、データ “1” パターン、特殊データパターンを検出したとき
- 入力信号の立ち上がりから立ち上がりまでの幅が、ヘッダパターン、データ “0” パターン、データ “1” パターン、特殊データパターンのいずれでもなかったとき (REMC0.INV ビットが “0” の場合)
- データ受信完了(DRFLG フラグが “1” から “0” になるタイミング)と新しい入力信号の変化が競合したとき

REMC1.TYP[1:0] ビットが “01b” (フォーマット B) の場合

- ヘッダパターン受信前に、データ “0” パターン、データ “1” パターン、特殊データパターンを検出したとき
- 入力信号の立ち下がりから立ち下がりまでの幅が、データ “0” パターン、データ “1” パターン、特殊データパターンのいずれでもなかったとき (REMC0.INV ビットが “0” の場合)
- データ受信完了(DRFLG フラグが “1” から “0” になるタイミング)と新しい入力信号の変化が競合したとき

REMC1.TYP[1:0] ビットが “10b” (フォーマット C) の場合

- 入力信号の立ち上がりから立ち上がりまでの幅が、ヘッダパターン、データ “0” パターン、データ “1” パターン、特殊データパターンのいずれでもなかったとき (REMC0.INV ビットが “0” の場合)
- データ受信完了(DRFLG フラグが “1” から “0” になるタイミング)と新しい入力信号の変化が競合したとき

[“0” になる条件]

- ヘッダパターンを検出したとき
- DRFLG フラグが “0” から “1” になるとき (次のフレームの受信開始)

DRFLG フラグ (データ受信中フラグ)

リモコン信号の受信状態を示します。

[“1” になる条件]

- REMC 内部入力信号の立ち上がりエッジ (REMC0.INV ビットが “0” の場合)

[“0” になる条件]

- ベースタイマの値が HDPMAX, D0PMAX, D1PMAX, SDPMAX, REMPE レジスタのどの値よりも大きい (ベースタイマの値がこれらのレジスタの値よりも大きくなると、動作クロックの 1 サイクル後に “0” になる)

BFULFLG フラグ (受信バッファフルフラグ)

[“1” になる条件]

- REMRRBIT レジスタの値が “64” になるとき

[“0” になる条件]

- HDFLG フラグが “0” から “1” になるとき
- DRFLG フラグが “0” から “1” になるとき (次のフレームの受信開始)
- BFULFLG フラグに “0” を書き込んだ後、動作クロックの 1 ~ 2 サイクル後に “0” になる

HDFLG フラグ (ヘッダパターン一致フラグ)

[“1”になる条件]

- ・「表 28.3 測定結果とフラグの関係」を参照

[“0”になる条件]

- ・DRFLG フラグが “0” から “1” になるとき (次のフレームの受信開始)
- ・REFLG フラグが “0” から “1” になるとき
- ・「表 28.3 測定結果とフラグの関係」を参照

D0FLG フラグ (データ “0” パターン一致フラグ)

[“1”になる条件]

- ・「表 28.3 測定結果とフラグの関係」を参照

[“0”になる条件]

- ・DRFLG フラグが “0” から “1” になるとき (次のフレームの受信開始)
- ・REFLG フラグが “0” から “1” になるとき
- ・「表 28.3 測定結果とフラグの関係」を参照

D1FLG フラグ (データ “1” パターン一致フラグ)

[“1”になる条件]

- ・「表 28.3 測定結果とフラグの関係」を参照

[“0”になる条件]

- ・DRFLG フラグが “0” から “1” になるとき (次のフレームの受信開始)
- ・REFLG フラグが “0” から “1” になるとき
- ・「表 28.3 測定結果とフラグの関係」を参照

SDFLG フラグ (特殊データパターン一致フラグ)

[“1”になる条件]

- ・「表 28.3 測定結果とフラグの関係」を参照

[“0”になる条件]

- ・DRFLG フラグが “0” から “1” になるとき (次のフレームの受信開始)
- ・REFLG フラグが “0” から “1” になるとき
- ・「表 28.3 測定結果とフラグの関係」を参照

表 28.3 測定結果とフラグの関係

REMTIM レジスタの内容 (計測結果) と各レジスタとの比較結果	フラグの内容			
	HDFLG	D0FLG	D1FLG	SDFLG
HDPMIN 以上 HDPMAX 以下	1	0	0	0
D0PMIN 以上 D0PMAX 以下	0	1 (注 1)	0	0
D1PMIN 以上 D1PMAX 以下	0	0	1 (注 1)	0
SDPMIN 以上 SDPMAX 以下	0	0	0	1 (注 1)
上記以外	0	0	0	0

注 1. REMCON1.TYP[1:0]ビットが“00b”または“01b”的場合、ヘッダパターン検出より前なら、D0FLG, D1FLG, SDFLG フラグは変化しません。

28.2.4 割り込み制御レジスタ (REMINT)

アドレス REMC0.REMINT 000A 0B03h, REMC1.REMINT 000A 0B83h

b7	b6	b5	b4	b3	b2	b1	b0
SDINT	—	DINT	HDINT	BFULINT	DRINT	REINT	CPINT

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	CPINT	コンペア一致割り込み許可ビット(注1)	0: 禁止 1: 許可	R/W
b1	REINT	受信エラー割り込み許可ビット(注1)	0: 禁止 1: 許可	R/W
b2	DRINT	データ受信完了割り込み許可ビット	0: 禁止 1: 許可	R/W
b3	BFULINT	受信バッファフル割り込み許可ビット(注1)	0: 禁止 1: 許可	R/W
b4	HDINT	ヘッダパターン一致割り込み許可ビット(注1)	0: 禁止 1: 許可	R/W
b5	DINT	データ“0”パターンまたはデータ“1”パターン一致割り込み許可ビット	0: 禁止 1: 許可	R/W
b6	—	予約ビット	読んだ場合、その値は不定。書く場合、“0”としてください	R/W
b7	SDINT	特殊データパターン一致割り込み許可ビット(注1)	0: 禁止 1: 許可	R/W

注1. ビットの書き換えはREMCN1.ENビットと、REMCN0.ENFLGフラグがともに“0”(REMC停止)のときに実施してください。

28.2.5 コンペア制御レジスタ (REMCPC)

アドレス REMC0.REMCPC 000A 0B04h, REMC1.REMCPC 000A 0B84h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	CPN[2:0]		


リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b2-b0	CPN[2:0]	コンペアビット数指定ビット(注1)	CPN[2:0]ビットの設定値をnとすると、ビットn～ビット0を比較します 例1) 設定値:0の場合 REMCPCレジスタのビット0と、REMDAT0レジスタのビット0を比較 例2) 設定値:7の場合 REMCPCレジスタのビット7～ビット0と、REMDAT0レジスタのビット7～ビット0を比較	R/W
b7-b3	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注1. ビットの書き換えはREMCN1.ENビットと、REMCN0.ENFLGフラグがともに“0”(REMC停止)のときに実施してください。

28.2.6 コンペア値設定レジスタ (REMCPD)

アドレス REMC0.REMCPD 000A 0B05h, REMC1.REMCPD 000A 0B85h




ビット	シンボル	ビット名	機能	R/W
b7-b0	CPD[7:0]	コンペア値設定ビット ^(注1)	コンペア機能使用時にREMCDATA0レジスタの内容と比較する値を設定してください。 REMCP.C.PN[2:0]ビットで、比較するビット数を設定できます	R/W

注1. ビットの書き換えはREMC01.ENビットと、REMC00.ENFLGフラグがともに“0”(REMC停止)のときに実施してください。

28.2.7 ヘッダパターン最小幅設定レジスタ (HDPMIN)

アドレス REMC0.HDPMIN 000A 0B06h, REMC1.HDPMIN 000A 0B86h




ビット	シンボル	ビット名	機能	R/W
b10-b0	HDPMIN[10:0]	ヘッダパターン最小幅設定ビット ^(注1)	ヘッダパターンの最小幅を設定してください 設定範囲“000h”～“7FFh”	R/W
b15-b11	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注1. ビットの書き換えはREMC01.ENビットと、REMC00.ENFLGフラグがともに“0”(REMC停止)のときに実施してください。

28.2.8 ヘッダパターン最大幅設定レジスタ (HDPMAX)

アドレス REMC0.HDPMAX 000A 0B08h, REMC1.HDPMAX 000A 0B88h




ビット	シンボル	ビット名	機能	R/W
b10-b0	HDPMAX[10:0]	ヘッダパターン最大幅設定ビット ^(注1)	ヘッダパターンの最大幅を設定してください 設定範囲“000h”～“7FFh”	R/W
b15-b11	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注1. ビットの書き換えはREMC01.ENビットと、REMC00.ENFLGフラグがともに“0”(REMC停止)のときに実施してください。

28.2.9 データ“0”パターン最小幅設定レジスタ (D0PMIN)

アドレス REMC0.D0PMIN 000A 0B0Ah, REMC1.D0PMIN 000A 0B8Ah




ビット	シンボル	ビット名	機能	R/W
b7-b0	D0PMIN[7:0]	データ“0”パターン最小幅設定ビット (注1)	データ“0”パターンの最小幅を設定してください 設定範囲“00h”～“FFh”	R/W

注1. ビットの書き換えはREMC0.ENビットと、REMC1.ENFLGフラグがともに“0”(REMC停止)のときに実施してください。

28.2.10 データ“0”パターン最大幅設定レジスタ (D0PMax)

アドレス REMC0.D0PMax 000A 0B0Bh, REMC1.D0PMax 000A 0B8Bh




ビット	シンボル	ビット名	機能	R/W
b7-b0	D0PMax[7:0]	データ“0”パターン最大幅設定ビット (注1)	データ“0”パターンの最大幅を設定してください 設定範囲“00h”～“FFh”	R/W

注1. ビットの書き換えはREMC0.ENビットと、REMC1.ENFLGフラグがともに“0”(REMC停止)のときに実施してください。

28.2.11 データ“1”パターン最小幅設定レジスタ (D1PMIN)

アドレス REMC0.D1PMIN 000A 0B0Ch, REMC1.D1PMIN 000A 0B8Ch




ビット	シンボル	ビット名	機能	R/W
b7-b0	D1PMIN[7:0]	データ“1”パターン最小幅設定ビット (注1)	データ“1”パターンの最小幅を設定してください 設定範囲“00h”～“FFh”	R/W

注1. ビットの書き換えはREMC0.ENビットと、REMC1.ENFLGフラグがともに“0”(REMC停止)のときに実施してください。

28.2.12 データ“1”パターン最大幅設定レジスタ (D1PMAX)

アドレス REMC0.D1PMAX 000A 0B0Dh, REMC1.D1PMAX 000A 0B8Dh




ビット	シンボル	ビット名	機能	R/W
b7-b0	D1PMAX[7:0]	データ“1”パターン最大幅設定ビット (注1)	データ“1”パターンの最大幅を設定してください 設定範囲“00h”～“FFh”	R/W

注1. ビットの書き換えはREMCN1.ENビットと、REMCN0.ENFLGフラグがともに“0”(REMC停止)のときに実施してください。

28.2.13 特殊データパターン最小幅設定レジスタ (SDPMIN)

アドレス REMC0.SDPMIN 000A 0B0Eh, REMC1.SDPMIN 000A 0B8Eh




ビット	シンボル	ビット名	機能	R/W
b10-b0	SDPMIN[10:0]	特殊データパターン最小幅設定ビット (注1)	特殊データパターンの最小幅を設定してください 設定範囲“000h”～“7FFh”	R/W
b15-b11	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注1. ビットの書き換えはREMCN1.ENビットと、REMCN0.ENFLGフラグがともに“0”(REMC停止)のときに実施してください。

28.2.14 特殊データパターン最大幅設定レジスタ (SDPMax)

アドレス REMC0.SDPMAX 000A 0B10h, REMC1.SDPMAX 000A 0B90h



ビット	シンボル	ビット名	機能	R/W
b10-b0	SDPMax[10:0]	特殊データパターン最大幅設定ビット (注1)	特殊データパターンの最大幅を設定してください 設定範囲“000h”～“7FFh”	R/W
b15-b11	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注1. ビットの書き換えはREMCN1.ENビットと、REMCN0.ENFLGフラグがともに“0”(REMC停止)のときに実施してください。

28.2.15 パターンエンド設定レジスタ (REMPE)

アドレス REMC0.REMPE 000A 0B12h, REMC1.REMPE 000A 0B92h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0				
—	—	—	—	—	PE[10:0]														
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0				

ビット	シンボル	ビット名	機能	R/W
b10-b0	PE[10:0]	パターンエンド幅設定ビット ^(注1)	パターンエンドの幅を設定してください 設定範囲“000h”～“7FFh” REMSTS.DRFLG フラグが、“1”から“0”になるタイミングを設定できます。	R/W
b15-b11	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注1. ビットの書き換えはREMCN1.EN ビットと、REMCN0.ENFLG フラグがともに“0”（REMC停止）のときに実施してください。

28.2.16 受信機能スタンバイコントロールレジスタ (REMSTC)

アドレス REMC0.REMSTC 000A 0B14h, REMC1.REMSTC 000A 0B94h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	DNFSL	LPCE

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	LPCE	ローパワー制御許可ビット ^(注1)	0 : ソフトウェアスタンバイモード中のPCLK供給を禁止 1 : ソフトウェアスタンバイモード中のPCLK供給を許可	R/W
b1	DNFSL	デジタルフィルタクロック選択ビット ^(注2)	0 : REMC動作クロックでサンプリング 1 : IWDTCLKでサンプリング	R/W
b7-b2	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注1. REMCON1.EN ビットと REMCON0.ENFLG フラグがともに“0”(REMC停止)のとき、“1”にしてください。

注2. ビットの書き換えはREMCON1.EN ビットと、REMCON0.ENFLG フラグがともに“0”(REMC停止)のときに実施してください。

LPCE ビット (ローパワー制御許可ビット)

ソフトウェアスタンバイモード中に PMCn 端子の入力レベルが変化したとき、PCLK 供給を許可するか禁止するかを選択します。

LPCE ビットを“1”(ソフトウェアスタンバイモード中の PCLK 供給を許可) にした場合、PMCn 端子の入力レベルが変化すると、ソフトウェアスタンバイモード移行前に動作していた各発振器が動作を再開し、PCLK の供給を開始します。この機能により、REMC の動作クロックに PCLKB/64、PCLKB/512 を選択した場合でもソフトウェアスタンバイモード中のデータ受信が可能です。なお、PCLK の供給が再開されるのは、発振器の発振安定待ち時間が経過した後になります。その間、REMC 動作クロックは供給されず、ベースタイマは停止状態となりますので、システムクロックソースには高速オンチップオシレータ (HOCO) を選択してください。

LPCE ビットを“1”にする場合は、REMCON0.FIL ビットを“1”(デジタルフィルタ有効) に、DNFSL ビットを“1”(IWDTCLK でサンプリング) にしてください。


コンペア一致割り込み、ヘッダパターン一致割り込み等でソフトウェアスタンバイモードから復帰した後、LPCE ビットを“0”にしてください。

DNFSL ビット (デジタルフィルタクロック選択ビット)

デジタルフィルタのサンプリングクロックを選択するビットです。LPCE ビットを“1”(ソフトウェアスタンバイモード中の PCLK 供給を許可) にする場合は、DNFSL ビットを“1”にしてください。

28.2.17 受信ビット数レジスタ (REMRRBIT)

アドレス REMC0.REMRRBIT 000A 0B15h, REMC1.REMRRBIT 000A 0B95h




ビット	シンボル	ビット名	機能	R/W
b0	RBIT[0]	受信ビット数確認ビット0	受信ビット数が読みます。 検出したデータ“0”パターンまたはデータ“1”パターンの数をカウントし、格納するバッファのビット位置を示します。 <ul style="list-style-type: none">• “64” (“40h”)を超えると“1”に戻ります• ヘッダパターン、特殊データパターンはカウントしません• REMCON0.EC ビットが“1”でエラーを検出した場合、データ“0”パターンまたはデータ“1”パターンを検出してもカウントアップしません• REMSTS.DRFLG フラグが“0”から“1”になるとき、REMRRBIT レジスタは“0”になります• REMSTS.HDFLG フラグが“0”から“1”になるとき、REMRRBIT レジスタは“0”になります REMRRBIT.RBIT[0] ビットに“0”を書き込んだ場合、動作クロックの1～2サイクル後にREMRRBIT レジスタの値が“00h”になります。	R/W
b6-b1	RBIT[6:1]	受信ビット数確認ビット6～ビット1		R
b7	—	予約ビット	読んだ場合、その値は不定。書く場合、“0”としてください	R/W

注. データ更新と読み出しが重なった場合、不定値を読み出すことがあります。レジスタの読み出し手順については、「28.4.9 レジスタ読み出し手順」を参照してください。

注. REMCON1.EN ビットが“0”的場合には、すべて初期化されます。

28.2.18 受信データ0レジスタ (REMDAT0)

アドレス REMC0.REMDAT0 000A 0B16h, REMC1.REMDAT0 000A 0B96h




ビット	シンボル	ビット名	機能	R/W
b0	DAT0[0]	受信データ0格納ビット0	受信データを格納します。	R/W
b7-b1	DAT0[7:1]	受信データ0格納ビット7～ビット1	REMDAT0 レジスタのビット0へ“0”書き込みした後の動作 クロック1～2サイクル後に、REMDAT0～REMDAT7 レジ スタの値はすべて“00h”になります	R

注. データ更新と読み出しが重なった場合、不定値を読み出すことがあります。レジスタの読み出し手順については、「28.4.9 レジスタ読み出し手順」を参照してください。

注. REMCON1.EN ビットが“0”的場合には、すべて初期化されます。

28.2.19 受信データ j レジスタ (REMDATj) (j = 1 ~ 7)

アドレス REMC0.REMDAT1 000A 0B17h, REMC0.REMDAT2 000A 0B18h, REMC0.REMDAT3 000A 0B19h,
 REMC0.REMDAT4 000A 0B1Ah, REMC0.REMDAT5 000A 0B1Bh, REMC0.REMDAT6 000A 0B1Ch,
 REMC0.REMDAT7 000A 0B1Dh, REMC1.REMDAT1 000A 0B97h, REMC1.REMDAT2 000A 0B98h,
 REMC1.REMDAT3 000A 0B99h, REMC1.REMDAT4 000A 0B9Ah, REMC1.REMDAT5 000A 0B9Bh,
 REMC1.REMDAT6 000A 0B9Ch, REMC1.REMDAT7 000A 0B9Dh



ビット	シンボル	ビット名	機能	R/W
b7-b0	DATj[7:0]	受信データ j 格納ビット	受信データを格納します	R


注. データ更新と読み出しが重なった場合、不定値を読み出すことがあります。レジスタの読み出し手順については、「28.4.9 レジスタ読み出し手順」を参照してください。

注. REMCON1.EN ビットが“0”的場合には、すべて初期化されます。

データ“0”パターンまたはデータ“1”パターンを検出すると、検出結果を 1 ビットずつ受信データとして格納します。受信データの格納動作についての詳細は、「28.3.8 受信データバッファ」を参照してください。

28.2.20 測定結果レジスタ (REMTIM)

アドレス REMC0.REMTIM 000A 0B1Eh, REMC1.REMTIM 000A 0B9Eh



ビット	シンボル	ビット名	機能	R/W
b10-b0	TIM[10:0]	測定結果ビット	各パターン幅の測定結果が読み出せます。 以下のパターンを検出すると、本ビットにベースタイマの値がキャプチャされます。 <ul style="list-style-type: none"> • ヘッダパターン • データ“0”パターン • データ“1”パターン • 特殊データパターン • 上記以外のデータパターン（受信エラー） 	R
b15-b11	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注. データ更新と読み出しが重なった場合、不定値を読み出すことがあります。レジスタの読み出し手順については、「28.4.9 レジスタ読み出し手順」を参照してください。

注. REMCON1.EN ビットが“0”的場合には、すべて初期化されます。

28.2.21 HOCO クロック供給制御レジスタ (HOSCR)

アドレス REMCOM.HOSCR 000A 0C00h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	HOSE

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	HOSE	HOCOクロック供給許可ビット ^(注1)	0 : HOCOクロックの供給を停止 1 : HOCOクロックの供給を許可	R/W
b7-b1	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注1. ビットの書き換えはREMCN1.ENビットと、REMCN0.ENFLGフラグがともに“0”(REMC停止)のときに実施してください。

HOSE ビット (HOCO クロック供給許可ビット)

REMCへのHOCO クロックの供給を制御します。

HOSE ビットの書き換えは、HOCO クロックの発振が安定している状態で行ってください。また、HOSE ビットが“1”的ときにHOFNR.HOFXIN ビット、HOCOCR.HCSTP ビットを書き換えないでください。
HOFNR.HOFXIN ビットとHOCOCR.HCSTP ビットの書き換えは、HOSE ビットを“0”にし、REMCへのHOCO クロックの供給を停止してから行ってください。

28.3 動作説明

28.3.1 REMC 動作の概要

リモコン信号例を図 28.2 に示します。リモコン信号は、ヘッダから始まり、その後データが続きます。このヘッダは、その後に続くデータ部分とは波形が異なるため、ヘッダとデータとを区別することができます。データ部分には、カスタムコードやデータコードを含んでおり、ビットの長さで“0”、“1”を区別します。ストップビットの後は、信号変化の無いフレームスペース期間が続き、1 フレームが形成されます。

REMC では、内蔵するベースタイマにより外部入力信号のエッジ - エッジ間の時間を計測し、その計測結果からリモコン信号のパターン検出、データの取り込みを行います。




図 28.2 リモコン信号例

28.3.2 初期設定

リモコン信号を受信するときは、図 28.3 の手順に従って REMC の初期設定をしてください。

REMC が動作中だった場合は、REMC0.EN ビットを “0” にすると REMC0.ENFLG フラグが “0” になり、REMC の動作が停止します。

REMC0.ENFLG フラグが “0” の状態で、REMC0.TYP[1:0] ビットによるリモコン受信波形のフォーマット設定、REMC0.INV ビットによる入力信号の反転制御、REMC0.CSRC[3:0] ビットによる動作クロック選択、REMC0.FIL、FILSEL ビット、REMSTC.DNFSL ビットによるデジタルフィルタの設定を行います。また、HDPMIN、HDPMAX、D0PMIN、D0PMAK、D1PMIN、D1PMAK、SDPMIN、SDPMAK、REMPE レジスタに各データパターンの検出幅を設定します。REMINT レジスタによる割り込み許可や REMCPC、REMCPD レジスタによるコンペア機能の設定など、その他の設定は必要に応じて実施してください。

必要なレジスタの設定が終了したら、REMC0.EN ビットを “1” にして REMC を動作させてください。




図 28.3 REMC の初期設定フロー例

28.3.3 パターン設定

REMC1.TYP[1:0] ビットを設定することでリモコン信号受信波形を取り込むフォーマットを設定できます。REMC1.TYP[1:0] ビットの設定により取り込めるリモコン信号受信波形の例を図 28.4、図 28.5 に示します。

REMC1.TYP[1:0] ビットが “00b” (フォーマット A) の場合


内部入力信号の立ち上がり時にヘッダパターン設定値と測定結果を判定します。
ヘッダパターンを受信した場合、内部入力信号の立ち上がり時にデータ “0” パターン設定値、データ “1” パターン設定値、特殊データパターン設定値と計測結果を判定します。

REMC1.TYP[1:0] ビットが “01b” (フォーマット B) の場合

内部入力信号の立ち下がり時にヘッダパターン設定値と測定結果を判定します。
ヘッダパターンを受信した場合、内部入力信号の立ち下がり時にデータ “0” パターン設定値、データ “1” パターン設定値、特殊データパターン設定値と計測結果を判定します。
ヘッダパターンは 1 フレームで 1 回検出します。

REMC1.TYP[1:0] ビットが “10b” (フォーマット C) の場合

内部入力信号の立ち上がり時にヘッダパターン設定値、データ “0” パターン設定値、データ “1” パターン設定値、特殊データパターン設定値と計測結果を判定します。



TYP[1:0] : REMCON1レジスタのビット

↓ … 測定開始

↓ … パターン判定

TYP[1:0] = 01bの場合、受信フレームでヘッダパターンを検出する回数は、1回です。
上図はREMCON0.INVビットが“0”的場合の波形です。

図 28.4 REMCON1.TYP[1:0] ビットの設定により取り込めるリモコン信号受信波形の例
(REMCON0.INV = 0 の場合)




図 28.5 REMCON1.TYP[1:0] ビットの設定により取り込めるリモコン信号受信波形の例
(REMCON0.INV = 1 の場合)

28.3.4 動作クロック

REMCは動作クロックとして、周辺モジュールクロック（PCLKB）の分周クロック、IWDT専用オンチップオシレータから供給されるIWDTCLK、サブクロック発振器から供給されるサブクロック、高速オンチップオシレータから供給されるHOCOクロックの分周クロック、TMRコンペアマッチ出力のいずれかを選択して使用することができます。また、デジタルフィルタのサンプリングクロックにIWDTCLKを使用する場合、IWDTCLKの供給が必要です。IWDTCLK、サブクロック、HOCOクロックをREMCに供給する場合は、それぞれのクロック供給方法に注意が必要です。各動作クロックの供給方法について説明します。

28.3.4.1 REMC 動作クロックとして IWDTCLK を使用する場合

REMC動作クロックとしてIWDT専用オンチップオシレータから供給されるIWDTCLKを使用する場合のフローを説明します。

ILOCOCR.ILCSTPビットを“0”にすると、IWDT専用オンチップオシレータが発振を開始します。発振開始後、発振安定待機時間経過後にREMCに動作クロックが供給されます。ソフトウェアスタンバイモード中もIWDT専用オンチップオシレータの発振を継続させる場合は、IWDTCSR.SLCSTPビットを“0”にしてください。ILOCOCRレジスタについては、「9.2.8 IWDT専用オンチップオシレータコントロールレジスタ(ILOCOCR)」を、IWDTCSRレジスタについては、「26.2.5 IWDTカウント停止コントロールレジスタ(IWDTCSR)」を参照してください。

なお、IWDT専用オンチップオシレータの発振中は、IWDTへも動作クロック供給が行われます。そのため、REMC動作クロックとしてIWDTCLKを使用する場合は、予期せぬリセットや割り込みの発生を防ぐため、IWDTの機能は使用しないでください。

図28.6にREMCへのIWDTCLK供給開始フロー例を示します。




図28.6 REMCへのIWDTCLK供給開始フロー例

28.3.4.2 REMC 動作クロックとしてサブクロックを使用する場合

REMC 動作クロックとしてサブクロックを使用する場合のフローを説明します。

サブクロック発振器の動作 / 停止は、サブクロック発振器コントロールレジスタのサブクロック発振器停止ビット (SOSCCR.SOSTP) および RTC コントロールレジスタ 3 のサブクロック発振器制御ビット (RCR3.RTCEN) で制御され、SOSCCR.SOSTP ビットを “0” にする、あるいは RCR3.RTCEN ビットを “1” にすると、サブクロック発振器が発振を開始します。SOSCCR レジスタについては、「9.2.6 サブクロック発振器コントロールレジスタ (SOSCCR)」を、RCR3 レジスタについては、「24.2.19 RTC コントロールレジスタ 3 (RCR3)」を参照してください。

発振開始後、サブクロック発振安定時間 (tSUBOSC) が経過した後、REMC1.CSRC[3:0] ビットを “x100b” (サブクロック) にしてください。図 28.7 に REMC へのサブクロック供給開始フロー例を示します。




図 28.7 REMC へのサブクロック供給開始フロー例

28.3.4.3 REMC 動作クロックとして HOCO クロックを使用する場合

REMC 動作クロックとして高速オンチップオシレータ (HOCO) から供給される HOCO クロックの分周クロックを使用する場合のフローを説明します。

HOCOCR.HCSTP ビットを “0” にすると、HOCO が発振を開始します。HOFCR.HOFXIN ビットを “1” にしても、発振を開始させることができますが、その場合、システムクロックへの HOCO クロック供給ができないため、発振開始は HOCOCR.HCSTP ビットの制御で行ってください。HOFCR.HOFXIN ビットの設定はソフトウェアスタンバイモード時の発振動作継続制御にのみ使用します。HOCOCR レジスタについては、「9.2.9 高速オンチップオシレータコントロールレジスタ (HOCOCR)」を、HOFCR レジスタについては、「9.2.10 高速オンチップオシレータ強制発振コントロールレジスタ (HOFCR)」をそれぞれ参照してください。

HOCO は、動作設定後発振が安定するまでに一定の時間を要します。HOCO 発振開始後、OSCOVFSR.HCOVF フラグが “1” になると、HOCO の発振が安定したことがわかります。OSCOVFSR レジスタについては、「9.2.11 発振安定フラグレジスタ (OSCOVFSR)」を参照してください。

HOCO クロックの発振安定時間が経過し、REMC への HOCO クロック供給が可能となった後、HOSCR.HOSE ビットを “1” にし、HOCO クロックの供給を開始します。

ソフトウェアスタンバイモード中も HOCO の発振動作を継続させる場合は、電源電圧を 2.4 V 以上にし、HOCOCR.HOSTP ビットが “0” (HOCO 動作)、かつ HOSCR.HOSE ビットが “0” (HOCO クロックの供給を停止) の状態で HOFCR.HOFXIN ビットを “1” にしてください。

HOCO の発振を停止するときは、まず HOSCR.HOSE ビットを “0” にし、REMC への HOCO クロックの供給を停止します。その後、HOFCR.HOFXIN ビットを “0” にして HOCO 強制発振を無効にし、最後に HOCOCR.HCSTP ビットを “1” します。

図 28.8 に REMC への HOCO クロック供給開始フロー例を、図 28.9 に REMC への HOCO クロック供給経路を示します。




図 28.8 REMC への HOCO クロック供給開始フロー例




図 28.9 REMC への HOCO クロック供給経路

28.3.4.4 REMC 動作クロックとして TMR コンペアマッチ出力を使用する場合


REMC 動作クロックとして、TMR コンペアマッチ出力を供給することができます。REMC0 には TMO0、REMC1 には TMO2 がそれぞれ供給可能です。TMR コンペアマッチ出力については、「22. 8 ビットタイマ (TMR)」を参照してください。

28.3.5 PMCn 入力

PMCon ($n = 0, 1$) 入力では、以下の選択ができます。

- 入力極性
- デジタルフィルタ

図 28.10 に PMCon 内部入力信号生成 ($n = 0, 1$) を示します。

図 28.10 PMCon 内部入力信号生成 ($n = 0, 1$)

PMCn 端子の入力極性を反転できます。REMC0.FIL ビットで選択してください。

REMC0.FIL ビットが “1” (デジタルフィルタ有効) の場合は、PMCn 端子の入力が k 度 ($k = 3$ または 2、REMC0.FILSEL ビットでの選択値) 続けて一致したとき、そのレベルを内部回路に伝えます。これにより、サンプリングクロックの k サイクル分までのノイズを除去できます。デジタルフィルタのサンプリングクロックは、REMSTC.DNFSL ビットの設定により、REMC 動作クロックまたは IWDTCLOCK のいずれかを選択できます。REMSTC.LPCE ビットを “1” (ソフトウェアスタンバイモード中の PCLK 供給を許可) にするときは、REMC0.FIL ビットを “1” (デジタルフィルタ有効)、REMSTC.DNFSL ビットを “1” (サンプリングクロックは IWDTCLOCK) にしてください。

なお、PMCn 端子の入力は、動作クロックに同期して内部回路に REMCON0.INFLG フラグ (入力信号フラグ) とベースタイマリセット信号として伝わります。ベースタイマリセット信号とは内部ベースタイマを REMCON1.TYP[1:0] ビットの設定に応じたパターン検出にて初期化する信号です。PMCn 端子入力が変化してからこれらの信号を生成するまでには、内部処理による遅延があります。図 28.11 に PMCn 入力のデジタルフィルタ動作を示します。




図 28.11 PMCn 入力のデジタルフィルタ動作

28.3.6 パターン検出

REMC は以下のパターンを検出する機能があります。

- ヘッダパターン
- データ “0” パターン
- データ “1” パターン
- 特殊データパターン

REMC が内蔵するベースタイマにより、外部入力信号のエッジ - エッジ間の時間を計測し、計測結果がどのパターンと一致するかを判定することで、リモコン信号の検出、データの取り込みを行います。各パターンの判定幅については、それぞれのパターン設定レジスタで任意に設定できます。図 28.12 に REMC の動作波形を示します。




図 28.12 REMC の動作波形

28.3.6.1 ヘッダパターン検出

ヘッダパターンの最小幅を HDPMIN レジスタに、最大幅を HDPMAX レジスタに設定することで、ヘッダパターンが検出できます。

ヘッダパターンの最小幅、最大幅は、「 $1 < \text{HDPMIN レジスタの値} \leq \text{HDPMAX レジスタの値}$ 」にしてください。

$$\text{設定値}n = \frac{\text{ヘッダパターンの最小幅 (最大幅)}}{\text{動作クロック周期}}$$

ヘッダパターンを使用しない場合、HDPMIN レジスタ、HDPMAX レジスタは “000h” にしてください。

ヘッダパターンの設定値は、データ “0” パターン、データ “1” パターン、特殊データパターンの設定値と異なる値で、かつ設定範囲が重複しないようにしてください。

REMCON1.TYP[1:0] ビットが “00b”、“01b” の場合、

ヘッダパターンを検出する前に、データ “0” パターン、データ “1” パターンまたは特殊データパターンを検出すると次のようになります。

- REMSTS.REFLG フラグが “1”（エラー発生）になる
- REMSTS.D0FLG, REMSTS.D1FLG, REMSTS.SDFLG フラグは変化しない
- REMDAT0 ~ REMDAT7 レジスタは変化しない

REMCON1.TYP[1:0] ビットが、“01b” の場合、

ヘッダパターンを検出する回数は、DRFLG フラグが “1” の間に 1 回になります。

28.3.6.2 データ “0” パターン検出

データ “0” パターンの最小幅を D0PMIN レジスタに、最大幅を D0PMAX レジスタに設定することで、データ “0” パターンが検出できます。

データ “0” パターンの最小幅、最大幅は、「 $1 < \text{D0PMIN レジスタの値} \leq \text{D0PMAX レジスタの値}$ 」にしてください。

$$\text{設定値}n = \frac{\text{データ "0" パターンの最小幅 (最大幅)}}{\text{動作クロック周期}}$$

データ “0” パターンを使用しない場合、D0PMIN, D0PMAX レジスタは “00h” にしてください。

データ “0” パターンの設定値は、ヘッダパターン、データ “1” パターン、特殊データパターンの設定値と異なる値で、かつ設定範囲が重複しないようにしてください。

REMCON1.TYP[1:0] ビットが “00b”、“01b” の場合、

ヘッダパターンを検出する前に、データ “0” パターン、またはデータ “1” パターンを検出すると次のようになります。

- REMSTS.REFLG フラグが “1”（エラー発生）になる
- REMSTS.D0FLG, REMSTS.D1FLG, REMSTS.SDFLG フラグは変化しない
- REMDAT0 ~ REMDAT7 レジスタは変化しない

28.3.6.3 データ“1”パターン検出

データ“1”パターンの最小幅を D1PMIN レジスタに、最大幅を D1PMAX レジスタに設定することで、データ“1”パターンが検出できます。

データ“1”パターンの最小幅、最大幅は、「 $1 < \text{D1PMIN} \leq \text{D1PMAX}$ 」にしてください。

$$\text{設定値}n = \frac{\text{データ“1”パターンの最小幅 (最大幅)}}{\text{動作クロック周期}}$$

データ“1”パターンを使用しない場合、D1PMIN, D1PMAX レジスタは“00h”にしてください。

データ“1”パターンの設定値は、ヘッダパターン、データ“0”パターン、特殊データパターンの設定値と異なる値で、かつ設定範囲が重複しないようにしてください。

REMCON1.TYP[1:0] ビットが“00b”、“01b”の場合、
ヘッダパターンを検出する前に、データ“0”パターン、またはデータ“1”パターンを検出すると次のようにになります。

- REMSTS.REFLG ビットが“1”（エラー発生）になる
- REMSTS.D0FLG, REMSTS.D1FLG, REMSTS.SDFLG フラグは変化しない
- REMDAT0 ~ REMDAT7 レジスタは変化しない

28.3.6.4 特殊データパターン検出

特殊データパターンの最小幅を SDPMIN レジスタに、最大幅を SDPMAX レジスタに設定することで特殊データパターンが検出できます。

特殊データパターンの最小幅、最大幅は、「 $1 < \text{SDPMIN} \leq \text{SDPMAX}$ 」にしてください。

$$\text{設定値}n = \frac{\text{特殊データパターンの最小幅 (最大幅)}}{\text{動作クロック周期}}$$

特殊データパターンを使用しない場合、SDPMIN, SDPMAX レジスタは“000h”にしてください。

特殊データパターンの設定値は、ヘッダパターン、データ“0”パターン、データ“1”パターンの設定値と異なる値で、かつ設定範囲が重複しないようにしてください。

REMCON1.TYP[1:0] ビットが“00b”、“01b”の場合、
ヘッダパターンを認識する前に、特殊データパターンを検出すると次のようにになります。

- REMSTS.REFLG フラグが“1”（エラー発生）になる
- REMSTS.SDFLG フラグは変化しない
- REMDAT0 ~ REMDAT7 レジスタは変化しない

28.3.6.5 パターン設定レジスタの設定例

ヘッダパターン、データ“0”パターン、データ“1”パターン、特殊データパターンのパターン設定レジスタについて、各パターンの最小値から最大値までの範囲は、図 28.13 に示すように、他のパターンの最小値から最大値までと重複しない値に設定してください。




図 28.13 パターン設定レジスタの設定例

28.3.6.6 パターン検出によるステータスフラグ更新動作

検出したパターンについては、ヘッダパターン一致フラグ (REMSTS.HDFLG)、データ“0”パターン一致フラグ (REMSTS.D0FLG)、データ“1”パターン一致フラグ (REMSTS.D1FLG)、特殊データパターン一致フラグ (REMSTS.SDFLG) にて確認できます。これらのフラグは異なるパターンを検出したらネゲートされます。ヘッダパターン、データ“0”パターン、データ“1”パターン、特殊データパターン以外を検出した場合、エラーパターンとして検出されます。これは受信エラーフラグ (REMSTS.REFLG) にて確認できます。受信エラーフラグに関しては、次のフレーム受信時にネゲートされます。パターン検出、ならびにフラグ動作例を図 28.14 に示します。




図 28.14 フラグ動作例

28.3.7 パターンエンド

REMSTS.DRFLG フラグが “0” になるタイミングを設定できます。

REMPE レジスタを設定する場合は、

REMPE の値 > HDPMAX, D0PMAX, D1PMAX, SDPMAX の値
となるようにしてください。

REMPE の値 \leq HDPMAX, D0PMAX, D1PMAX, SDPMAX の値

となる場合、REMPE レジスタで REMSTS.DRFLG フラグが “0” になるタイミングを設定できません。この場合、HDPMAX, D0PMAX, D1PMAX, SDPMAX レジスタの内、最も大きい値に設定されたタイミングでデータ受信完了となります。

図 28.15 に、それぞれのパターンエンド設定時のデータ受信完了フラグ動作について説明します。




図 28.15 パターンエンド設定時のデータ受信完了フラグ動作説明

28.3.8 受信データバッファ

受信データ j レジスタ (REMDAT j) ($j = 0 \sim 7$) は、受信したデータを格納する 8 バイト (64 ビット) のバッファです。データ “0” パターンまたはデータ “1” パターンを検出すると、図 28.16 に示すように REMDAT0.DAT0[0] ビットから順番に検出結果を格納します。同時に REMRBIT レジスタはカウントアップされるため、REMRRBIT レジスタを読み出すことで現在の受信ビット数を知ることができます。受信ビット数とデータ格納場所の関係は表 28.4 を参照してください。なお、REM DAT j 、REM RBIT レジスタはヘッダパターン、特殊データパターンを受信しても変化しません。また、REM DAT j 、REM RBIT レジスタについては、データ更新と読み出しが重なった場合、不定値を読み出すことがあります。




図 28.16 受信データバッファ動作

表28.4 受信ビット数とデータ格納場所の関係

受信ビット数	格納場所	
	レジスタ名	ビット名
1	REM DAT0	DAT0[0]
2		DAT0[1]
3		DAT0[2]
4		DAT0[3]
5		DAT0[4]
6		DAT0[5]
7		DAT0[6]
8		DAT0[7]
9	REM DAT1	DAT1[0]
10		DAT1[1]
11		DAT1[2]
12		DAT1[3]
13		DAT1[4]
14		DAT1[5]
15		DAT1[6]
16		DAT1[7]
17	REM DAT2	DAT2[0]
18		DAT2[1]
19		DAT2[2]
20		DAT2[3]
21		DAT2[4]
22		DAT2[5]
23		DAT2[6]
24		DAT2[7]
25	REM DAT3	DAT3[0]
26		DAT3[1]
27		DAT3[2]
28		DAT3[3]
29		DAT3[4]
30		DAT3[5]
31		DAT3[6]
32		DAT3[7]

受信ビット数	格納場所	
	レジスタ名	ビット名
33	REM DAT4	DAT4[0]
34		DAT4[1]
35		DAT4[2]
36		DAT4[3]
37		DAT4[4]
38		DAT4[5]
39		DAT4[6]
40		DAT4[7]
41	REM DAT5	DAT5[0]
42		DAT5[1]
43		DAT5[2]
44		DAT5[3]
45		DAT5[4]
46		DAT5[5]
47		DAT5[6]
48		DAT5[7]
49	REM DAT6	DAT6[0]
50		DAT6[1]
51		DAT6[2]
52		DAT6[3]
53		DAT6[4]
54		DAT6[5]
55		DAT6[6]
56		DAT6[7]
57	REM DAT7	DAT7[0]
58		DAT7[1]
59		DAT7[2]
60		DAT7[3]
61		DAT7[4]
62		DAT7[5]
63		DAT7[6]
64		DAT7[7]

注. 65ビット目以降は、1ビット目から順に上書きされます。

REMADAT0.DAT0[0] ビットに “0” を書き込んだ場合、動作クロックの 1 ~ 2 サイクル後に REMDAT0 ~ 7 レジスタの値が “00h” になります。REMADAT0 レジスタに “00h” を書き込んだ際の REMDATj/REMRRBIT レジスタの動作説明を図 28.17 に示します。




図 28.17 REMDATj/REMRRBIT レジスタ動作説明 (REMADAT0 レジスタに “00h” 書き込み)

REMRRBIT.RBIT[0] ビットに “0” を書き込んだ場合、動作クロックの 1 ~ 2 サイクル後に REMRRBIT レジスタの値が “00h” になります。また、REMCON1.TYP[1:0] ビットが “00b”、“01b” の場合、データ受信中にヘッダパターンを検出すると、REMRRBIT レジスタは “00h” に初期化され、以降の受信データは REMDAT0.DAT0[0] ビットから順番に上書きされます。図 28.18 にデータ受信中のヘッダパターン検出動作を示します。




図 28.18 データ受信中のヘッダパターン検出動作

データが 64 ビットを超えると 1 ビット目のデータから順次上書きします。REMSTS.BFULFLG フラグが “1”となるときの REMRBIT レジスタの動作説明を図 28.19 に示します。




図 28.19 REMRBIT レジスタ動作説明 (REMSTS.BFULFLG フラグが“1”になるとき)

28.3.9 コンペア機能

REMCPD レジスタと REMDAT0 レジスタの内容を比較します。その結果、リモコン信号の最初の 1 ~ 8 ビットが特定の値であることを検出できます。図 28.20 に受信バッファとコンペア機能の動作タイミングを示します。

コンペア機能を使用する場合は次のように設定してください。

- REMCPD.CPN[2:0] ビットで比較するビットを選択

(設定値を n とすると、ビット n ~ ビット 0 を比較。n : 0 ~ 7)

- REMCPD レジスタに比較データを設定

REMRRBIT レジスタが REMCPD.CPN[2:0] ビットで設定したビットになるとき、REMCPD レジスタと REMDAT0 レジスタの比較結果が一致すると REMSTS.CPFLG フラグが “1” (コンペア一致) になります。

64 ビット以上の受信で REMRRBIT レジスタが REMCPD.CPN[2:0] ビットで設定したビットになると、REMCPD レジスタと REMDAT0 レジスタの比較結果が一致しても REMSTS.CPFLG フラグは “1” (コンペア一致) になりません。




図 28.20 受信バッファとコンペア機能

28.3.10 エラーパターン受信

データ受信中にエラーパターンを検出した場合、REMC0.NEC ビットの設定により、以降の動作が異なります。

REMC0.NEC ビットを “0” にした場合の REMDAT0 レジスタ、REMRRBIT レジスタの動作を図 28.21 に示します。REMC0.NEC ビットが “0” でエラーを検出した場合、エラー検出時のデータ取り込みは行いませんが、以降のデータ “0” パターンまたはデータ “1” パターン検出でデータを取り込みます。

REMC0.NEC ビットを “1” にした場合の REMDAT0 レジスタ、REMRRBIT レジスタの動作を図 28.22 に示します。REMC0.NEC ビットが “1” でエラーを検出した場合、それ以降のデータ “0” パターンまたはデータ “1” パターンを検出しても、REMRRBIT レジスタおよび REMDAT0 ~ 7 レジスタの値を更新しません。いったん REMSTS.DRFLG がクリアされ、データ受信が完了した後、再度データ受信が開始した場合、REMSTS.REFLG はクリアされ、データ取り込みが行われます。




図 28.21 エラー検出時の REMDAT0、REMRRBIT レジスタ動作説明 (REMC0.NEC ビット = 0)




図 28.22 エラー検出時の REMDAT0、REMRGBIT レジスタ動作説明 (REMC0.EC ビット = 1)

28.3.11 パターン検出時のベースタイマ値格納

測定結果レジスタ (REMTIM) には、以下のパターンを検出したときのベースタイマの値が格納されます。これにより、各パターン幅を測定することができます。測定機能の動作例を図 28.23 に示します。

- ヘッダパターン
- データ“0”パターン
- データ“1”パターン
- 特殊データパターン
- 上記以外のデータパターン (受信エラー)




図 28.23 測定機能の動作例

28.3.12 割り込み

REMC の割り込み要求には、コンペア一致、受信エラー、データ受信完了、受信バッファフル、ヘッダパターン一致、データ“0”パターンまたはデータ“1”パターン一致、特殊データパターン一致割り込みがあります。これらの割り込み要求は、チャネル毎にすべて 1 つのベクタアドレスに割り付けられており、条件が揃うたびに毎回発生します。REMINT レジスタの割り込み許可ビットが“1”的場合、それに対応する発生条件が成立すると、割り込み要求が出力されます。

表 28.5 に REMC の割り込み要因を示します。割り込み制御の詳細は「14. 割り込みコントローラ (ICUb)」を参照してください。

表 28.5 REMC の割り込み要因

割り込み要因	割り込み要求発生条件	割り込みステータスフラグ	割り込み許可ビット
コンペア一致	REMSTS.CPFLG フラグが“0”から“1”になるとき	REMSTS.CPFLG	REMINT.CPINT
受信エラー	REMSTS.REFLG フラグが“0”から“1”になるとき (受信エラーを検出したとき)	REMSTS.REFLG	REMINT.REINT
データ受信完了	REMSTS.DRFLG フラグが“1”から“0”になるとき	REMSTS.DRFLG	REMINT.DRINT
受信バッファフル	REMSTS.BFULFLG フラグが“0”から“1”になるとき	REMSTS.BFULFLG	REMINT.BFULINT
ヘッダパターン一致	REMSTS.HDFLG フラグが“0”から“1”になるとき (ヘッダパターンを検出したとき)	REMSTS.HDFLG	REMINT.HDINT
データ“0”パターンまたは データ“1”パターン一致	<ul style="list-style-type: none"> • REMSTS.D0FLG フラグが“0”から“1”になるとき (データ“0”パターンを検出したとき) • REMSTS.D1FLG フラグが“0”から“1”になるとき (データ“1”パターンを検出したとき) 	REMSTS.D0FLG, REMSTS.D1FLG	REMINT.DINT
特殊データパターン一致	REMSTS.SDFLG フラグが“0”から“1”になるとき (特殊データパターンを検出したとき)	REMSTS.SDFLG	REMINT.SDINT

28.3.13 低消費電力状態でのデータ受信動作

REMCは、低消費電力状態（スリープモード、ディープスリープモード、ソフトウェアスタンバイモード）でデータ受信を行うことができます。

低消費電力状態でデータ受信を行う場合は、低消費電力状態に遷移する前に REMC の通信設定を行う必要があります。

28.3.13.1 REMC 割り込み要求による低消費電力状態からの復帰

データ受信時に生成される REMC 割り込み要求を低消費電力状態からの復帰要因として使用することで、データ受信待機時の消費電力を低減することができます（図 28.24 参照）。パターン検出、コンペア機能などにより、特定のデータを受信したときのみ低消費電力状態から復帰させることもできます。




図 28.24 REMC 割り込みによる低消費電力状態からの復帰動作

28.3.13.2 ソフトウェアスタンバイモードでのデータ受信動作

ソフトウェアスタンバイモードでは、表 28.6 に示す設定の組み合わせでデータ受信を行うことができます。

表 28.6 ソフトウェアスタンバイモードでデータ受信可能な設定の組み合わせ

REMC 動作クロック	REMSTC レジスタの設定	その他設定、制約事項
IWDTCCLK	LPCE = 0, DNFSL = 任意	IWDTCSTPR.SLCSTP = 0
サブクロック		RCR3.RTCEN = 1
HOCO クロック /512		HOFCR.HOFXIN = 1 (HOCO 発振継続設定) VCC \geq 2.4 V
PCLKB/64	LPCE = 1, DNFSL = 1	SCKCR3.CKSEL[2:0] = 001b (システムクロックソースに HOCO を選択) REMCNO.FIL = 1 IWDTCSTPR.SLCSTP = 0
PCLKB/512		LPT 使用禁止

(1) REMC 動作クロックに IWDTCCLK、サブクロック、HOCO クロック /512 を選択する場合

REMC 動作クロックに IWDTCCLK、サブクロック、HOCO クロック /512 を選択する場合、REMSTC.LPCE ビットを“0”（ソフトウェアスタンバイモード中の PCLK 供給を禁止）にしてください。選択した動作クロックは、ソフトウェアスタンバイモード中も継続して供給される必要があります。それぞれの動作クロックの供給方法については、「28.3.4 動作クロック」を参照してください。

ソフトウェアスタンバイモードからの復帰要因には、データ受信時に生成される REMC 割り込み要求を選択してください。パターン検出、コンペア機能などにより、特定のデータを受信したときのみソフトウェアスタンバイモードから復帰させることもできます。

(2) REMC 動作クロックに PCLKB/64、PCLKB/512 を選択する場合

REMC 動作クロックに PCLKB/64、PCLKB/512 を選択する場合、REMSTC.LPCE ビットを“1”（ソフトウェアスタンバイモード中の PCLK 供給を許可）にしてください。ソフトウェアスタンバイモードに遷移後、PMCn 端子の入力レベルの変化を検出すると、REMC から PCLK 要求信号が outputされ、発振器の動作再開後、PCLK の供給が行われます。システムクロックソースには HOCO を選択してください。その場合、PMCn 端子入力レベルの変化検出から PCLK が供給されるまで、最大 55μs かかります。その間は、REMC 動作クロックが供給されず、ベースタイマも停止したままですので、先頭データのパターン設定の MIN 値は、通常動作モードでの受信動作で設定する値より 55μs 短い値を設定してください。

データ受信中にヘッダパターン一致割り込みやコンペア一致割り込みなどが発生すると、ソフトウェアスタンバイモードから復帰しますが、割り込みが発生しなかった場合、パターンエンドの検出で PCLK 要求信号がネゲートされ、発振器の動作が停止します（データ受信完了割り込みは禁止に設定）。その後、再び PMCn 端子の入力レベルの変化を検出すると、PCLK 要求信号が outputされ、データを受信することができます。なお、データ受信により、ヘッダパターン一致割り込みやコンペア一致割り込みなどが発生した場合、PCLK 要求信号はパターンエンドを検出してもネゲートされません。復帰要因の割り込み処理で REMSTC.LPCE ビットを“0”にすることで、PCLK 要求信号もネゲートされます。コンペア不一致でのソフトウェアスタンバイモード継続動作を図 28.25 に、コンペア一致でのソフトウェアスタンバイモード復帰動作を図 28.26 に示します。また、ソフトウェアスタンバイモードでのデータ受信設定フロー例を図 28.27 に示します。




図 28.25 コンペア不一致でのソフトウェアスタンバイモード継続




図 28.26 コンペア一致でのソフトウェアスタンバイモード復帰




図 28.27 ソフトウェアスタンバイモードでのデータ受信設定フロー (REMSTC.LPCE = 1 の場合)

28.4 使用上の注意事項

28.4.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタによって、REMC の動作禁止 / 許可を設定することが可能です。リセット後、REMC の動作は停止しています。モジュールストップ状態を解除することにより、レジスタのアクセスが可能になります。詳細は、「11. 消費電力低減機能」を参照してください。

28.4.2 周辺モジュールクロックと REMC 動作クロックの設定

周辺モジュールクロック周波数 (PCLKB) > REMC 動作クロック周波数となるように設定してください。

28.4.3 独立ウォッチドッグタイマ (IWDT) の使用制限

REMC 動作クロックまたはデジタルフィルタのサンプリングクロックとして、IWDTCLOCK を使用する場合、IWDT の機能は使用しないでください。

28.4.4 ローパワータイマ (LPT) の使用制限

REMSTC.LPCE ビットを “1” にしてソフトウェアスタンバイモード中にデータ受信を行う場合、LPT の機能は使用しないでください。

28.4.5 リモコン信号受信機能の動作開始、停止

REMCN1.EN ビットは、リモコン信号受信機能の動作開始または停止を制御するビットです。REMCN0.ENFLG フラグは動作の開始・停止したことを示すフラグです。REMCN1.EN ビットを “1” (動作許可) にすると REMC 回路が動作を開始し、REMCN0.ENFLG フラグが “1” になるまで、最大で動作クロックの 0 ~ 1 サイクルかかります。この間、REMCN0.ENFLG フラグを除く REMC 関連レジスタ (28.2.1 ~ 28.2.21 に示したレジスタ) をアクセスしないでください。

28.4.6 レジスタアクセス

以下のレジスタは REMCN1.EN ビットと、REMCN0.ENFLG フラグがともに “0” (REMC 停止) のときに変更してください。

- REMCN0 レジスタ
- REMCN1 レジスタ (ビット 0 ~ 2 を除く)
- REMINT レジスタ (ビット 2, 5 を除く)
- REMCPC レジスタ
- REMCPD レジスタ
- ヘッダパターン、データ “0” パターン、データ “1” パターン、特殊データパターンのパターン幅設定レジスタ
- パターンエンド設定レジスタ
- REMSTC レジスタ
- HOSCR レジスタ

REMCN1.EN ビット、または REMCN0.ENFLG フラグが “1” (REMC 動作) のときに

REMC01.TYP[1:0] ビットを書き換える場合、1 ビットごとに値を変更してください。また REMCON0.INFLG フラグの切り替わり時に本ビットを書き換えるとリモコン信号受信機能に取り込まれる信号は不定となる場合があります。

REM0DAT0, REMRBIT レジスタのビット 0 もしくは REMSTS.BFULFLG フラグに “0” を書き込んだ後に、再度同一ビットに “0” を書き込む際には動作クロック 2 サイクル間は書き込まないでください。

REMC01.INFLG フラグの切り替わり時に “0” を書き込んだ場合は、REM0DATj, REMRBIT レジスタ、REMSTS.BFULFLG フラグは不定となる場合があります。

28.4.7 PMCn 入力制御

REMC01.FILSEL、FIL、INV ビットを書き換えた場合、デジタルフィルタのサンプリングクロックの 3 サイクルの間、リモコン信号受信機能に取り込まれる信号は不定です。

28.4.8 動作クロック変更時の注意事項

REMC01.CSRC[3:0] ビットを書き換えた場合、REMC01, REMC1, REMINT, REMCPC, REMCPD, REMPE レジスタ、ヘッダパターン、データ “0” パターン、データ “1” パターン、特殊データパターン幅設定レジスタを再度設定してください。

28.4.9 レジスタ読み出し手順

次のレジスタのデータが変化するタイミングで読み出すと、不定値を読み出しがあります。

REMC01, REMSTS レジスタの各フラグ (REMSTS.DRFLG フラグ除く)、REMTIM, REMDAT0 ~ REMDAT7, REMRBIT レジスタ

このタイミングを避けるため、これらのレジスタは以下に示す方法で読み出してください。

- 割り込みを使用する方法
REMINT.DRINT ビットを “1” (データ受信完了割り込み許可) にしておき、REMC 割り込みルーチン内で読み出す
- プログラムで監視する方法 1
REMINT.DRINT ビットを “1” (データ受信完了割り込み許可) にしておき、プログラムで ICU.IRn.IR フラグを監視し、“1” (割り込み要求発生) になったら読み出す
- プログラムで監視する方法 2
 - (1)REMSTS.DRFLG フラグを監視する
 - (2)REMSTS.DRFLG フラグが “1” になったら、“0” になるまで監視する
 - (3)REMSTS.DRFLG フラグが “0” になったら、必要な内容を読み出す

28.4.10 ソフトウェアスタンバイモードでのデータ受信に関する注意事項

H0FCR.H0FXIN ビットが “1” の状態でソフトウェアスタンバイモードに遷移すると、HOCO クロックの周波数が一定時間変動することがあります。REMC01.CSRC[3:0] ビットを “0101b” または “1101b” にし、かつ H0FCR.H0FXIN ビットを “1” にしてデータ受信を行う場合、この周波数変動を考慮して各パターンの検出幅を設定してください。ソフトウェアスタンバイモード遷移時の HOCO クロックの周波数変動量と変動期間については「40. 電気的特性」を参照してください。

また、ソフトウェアスタンバイモードに遷移する前に、モジュールストップコントロールレジスタの設定により、REMC 以外の周辺モジュールをモジュールストップ状態にしてください。

29. I²Cバスインタフェース(RIICa)

本MCUは、1チャネルのI²Cバスインタフェース(RIIC)を内蔵しています。

RIICは、NXP社が提唱するI²Cバス(Inter-IC-bus)インターフェース方式に準拠しており、そのサブセット機能を内蔵しています。

本章に記載しているPCLKとはPCLKBを指します。

29.1 概要

表29.1にRIICの仕様を、図29.1にRIICのブロック図を、図29.2に入出力端子の外部回路接続例(I²Cバス構成例)を示します。表29.2にRIICで使用する入出力端子を示します。

表29.1 RIICの仕様(1/2)

項目	内容
通信フォーマット	<ul style="list-style-type: none"> I²Cバスフォーマット/SMBusフォーマット マスター/スレーブ選択可能 設定した転送速度に応じた各種セットアップ時間、ホールド時間、バスフリー時間を自動確保
転送速度	ファストモード対応(~400 kbps)
SCLクロック	マスター時、SCLクロックのデューティ比を4%~96%の範囲で設定可能
コンディション発行・コンディション検出	スタートコンディション/リスタートコンディション/ストップコンディションの自動生成、スタートコンディション(リスタートコンディション含む)/ストップコンディション検出可能
スレーブアドレス	<ul style="list-style-type: none"> 異なるスレーブアドレスを3種類まで設定可能 7ビット/10ビットアドレスフォーマット対応(混在可能) ジェネラルコールアドレス検出、デバイスID検出、SMBusのホストアドレス検出可能
アクノリッジ応答	<ul style="list-style-type: none"> 送信時、アクノリッジビットの自動ロード ノットアクノリッジ受信時に次送信データ転送の自動中断が可能 受信時、アクノリッジビットの自動送出 8クロック目と9クロック目の間にウェイトありを選択すると、受信データ内容に応じたアクノリッジビット応答のソフトウェア制御が可能
ウェイト機能	<ul style="list-style-type: none"> 受信時、SCLクロックのLowホールドによるウェイトが可能 8クロック目と9クロック目の間にウェイト 9クロック目と1クロック目の間にウェイト
SDA出力遅延機能	アクノリッジ送信を含むデータ送信の出力タイミングを遅延させることが可能
アービトレーション	<ul style="list-style-type: none"> マルチマスター対応 他のマスターとのSCLクロック衝突時、SCLクロックの同期動作可能 スタートコンディション発行競合時、SDAライン上の信号の状態が不一致ならアービトレーションロスト検出可能 マスター時、送信データ不一致でアービトレーションロスト検出可能 バスビー中のスタートコンディション発行でアービトレーションロスト検出可能(スタートコンディションの二重発行防止) ノットアクノリッジ送信時、SDAライン上の信号の状態が不一致ならアービトレーションロスト検出可能 スレーブ送信時、データ不一致でアービトレーションロスト検出可能
タイムアウト検出機能	内蔵タイムアウト検出機能によりSCLクロックの長時間停止を検出可能
ノイズ除去	SCL、SDA入力にデジタルノイズフィルタを内蔵、ノイズ除去幅をソフトウェアで調整可能
割り込み要因	4種類 <ul style="list-style-type: none"> 通信エラー/通信イベント発生 アービトレーション検出 NACK検出 タイムアウト検出 スタートコンディション検出(リスタートコンディション含む) ストップコンディション検出 受信データフル(スレーブアドレス一致時含む) 送信データエンプティ(スレーブアドレス一致時含む) 送信終了
消費電力低減機能	モジュールストップ状態への遷移が可能

表29.1 RIICの仕様(2/2)

項目	内容
RIICの動作モード	<ul style="list-style-type: none"> 4種類 マスタ送信モード、マスタ受信モード、スレーブ送信モード、スレーブ受信モード
イベントリンク機能 (出力)	<p>4種類(RIIC0)</p> <ul style="list-style-type: none"> 通信エラー/通信イベント発生 アビトレーション検出 NACK検出 タイムアウト検出 スタートコンディション検出(リスタートコンディション含む) ストップコンディション検出 受信データフル(スレーブアドレス一致時含む) 送信データエンプティ(スレーブアドレス一致時含む) 送信終了





図29.1 RIICのブロック図

図 29.2 入出力端子の外部回路接続例(I²C バス構成例)

RIIC の各信号の入力レベルは、I²C バス選択時 (ICMR3.SMBS ビット = 0) は CMOS レベルであり、SMBus 選択時 (ICMR3.SMBS ビット = 1) は TTL レベルです。

表 29.2 RIIC の入出力端子

チャネル	端子名	入出力	機能
RIIC0	SCL0	入出力	RIIC0シリアルクロック入出力端子
	SDA0	入出力	RIIC0シリアルデータ入出力端子

29.2 レジスタの説明

29.2.1 I²Cバスコントロールレジスタ1(ICC0.RCCR1)

アドレス RIIC0.RCCR1 0008 8300h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	1	1	1	1	1

ビット	シンボル	ビット名	機能	R/W
b0	SDAI	SDAラインモニタビット	0 : SDA0ラインはLow 1 : SDA0ラインはHigh	R
b1	SCLI	SCLラインモニタビット	0 : SCL0ラインはLow 1 : SCL0ラインはHigh	R
b2	SDAO	SDA出力制御/モニタビット	<ul style="list-style-type: none"> リード時 0 : SDA0端子をLowにしている 1 : SDA0端子を解放している ライト時 0 : SDA0端子をLowにする 1 : SDA0端子を解放する 	R/W
b3	SCLO	SCL出力制御/モニタビット	<ul style="list-style-type: none"> リード時 0 : SCL0端子をLowにしている 1 : SCL0端子を解放している ライト時 0 : SCL0端子をLowにする 1 : SCL0端子を解放する (外部プルアップ抵抗によりHigh出力) 	R/W
b4	SOWP	SCLO/SDAOライトプロテクトビット	0 : SCLO、SDAOビットの書き換え許可 1 : SCLO、SDAOビットを保護 (読むと“1”が読めます)	R/W
b5	CLO	SCLクロック追加出力ビット	0 : SCLクロックを追加で出力しない(通常状態) 1 : SCLクロックを追加で出力する (1クロック出力後、自動的に“0”になる)	R/W
b6	IICRST	I ² Cバスインタフェース内部リセットビット	0 : RIICリセット、内部リセット解除 1 : RIICリセット、内部リセット状態 (ビットカウンタのクリア、SCL0/SDA0出力ラッチを解除)	R/W
b7	ICE	I ² Cバスインタフェース許可ビット	0 : 禁止(SCL0、SDA0端子非駆動状態) 1 : 許可(SCL0、SDA0端子駆動状態) (IICRSTビットとの組み合わせで、RIICリセット、内部リセットを選択)	R/W

SDAOビット(SDA出力制御 / モニタビット)、SCLOビット(SCL出力制御 / モニタビット)

RIICが outputする SDA0信号、SCL0信号を直接操作するためのビットです。

これらのビットに値を書く場合は、同時に SOWP ビットにも “0” を書いてください。

これらのビットを操作した結果は入力バッファを介して RIICに入力されます。スレーブモードに設定していると、ビットの操作内容によってはスタートコンディションを検出してバスを解放することがあります。

スタートコンディション、ストップコンディション、リスタートコンディション期間中、および送受信中にこれらのビットを書き換えないでください。これらの期間に書き換えた場合の動作は保証できません。

これらのビットを読んだ場合は、そのとき RIIC が outputしている信号の状態が読みます。

CLOビット(SCLクロック追加出力ビット)

SCLクロックを1クロック単位で追加出力をする機能で、デバッグ時または異常処理時に使用します。

通常は“0”にしてください。正常な通信動作中に使用すると通信エラーの原因になります。

本機能の詳細については、「29.11.2 SCL クロック追加出力機能」を参照してください。

IICRST ビット (I²C バスインタフェース内部リセットビット)

RIIC の内部状態をリセットします。

IICRST ビットを“1”にすると、RIIC リセットまたは内部リセットを行うことができます。

RIIC リセット、内部リセットは ICE ビットとの組み合わせによって決定します。表 29.3 に RIIC のリセットの種類を示します。

RIIC リセットでは全レジスタおよび内部状態を、内部リセットではビットカウンタ (ICMR1.BC[2:0] ビット)、I²C バスシフトレジスタ (ICDRS)、I²C バスステータスレジスタ (ICSR1, ICSR2) および内部状態を初期化します。各レジスタのリセット状況については、「29.14 リセット時 / コンディション検出時のレジスタおよび機能の初期化」を参照してください。

動作中 (ICE ビット = 1 の状態)、通信不具合などによりバス状態や RIIC がハングアップしたときに IICRST ビットを“1”にすると、ポートの設定、RIIC の各コントロールレジスタや設定レジスタを初期化せずに RIIC の内部状態をリセットすることができます。

また RIIC が Low を出力したままハングアップした場合、内部状態をリセットすることで SCL0 端子 / SDA0 端子をハイインピーダンスにしてバスを解放することができます。

注 . スレーブモード時でマスタデバイスと通信中にバスハングアップなどにより IICRST ビットで内部リセットを行うと、マスタデバイスの状態と異なる状態 (主に双方のビットカウンタ情報に差異が生じる) になる可能性があるため、スレーブモード時には基本的に内部リセットは行わず、復帰処理はマスタデバイスから行うようしてください。もし、RIIC がスレーブモード時に SCL0 ラインを Low 出力状態のままハングアップして内部リセットが必要な場合には、内部リセット後にマスタデバイスからスタートコンディション発行、またはトップコンディション発行後スタートコンディション発行から通信をやり直すようにしてください。スレーブデバイスのみ単独でリセットを行い、マスタデバイスからスタートコンディションまたはスタートコンディション発行がないまま通信が再開された場合、双方の動作状態に差異が生じたまま動作することになるため同期ずれの原因になります。

表29.3 RIICのリセットの種類

IICRST	ICE	状態	内容
1	0	RIICリセット	RIIC全レジスタおよび内部状態をリセット
	1	内部リセット	ICMR1.BC[2:0] ビット、ICSR1、ICSR2、ICDRS レジスタおよび内部状態をリセット

ICE ビット (I²C バスインタフェース許可ビット)

SCL0、SDA0 端子の駆動状態、非駆動状態を選択します。また、ICE ビットは IICRST ビットとの組み合わせにより、2 種類のリセットを行うことができます。リセットの種類については「表 29.3 RIIC のリセットの種類」を参照してください。

RIIC を使用するときは、ICE ビットを“1”に設定してください。ICE ビットが“1”的とき、SCL0、SDA0 端子駆動状態になります。

RIIC を使用しないときは、ICE ビットを“0”に設定してください。ICE ビットが“0”的とき、SCL0、SDA0 端子非駆動状態になります。また、マルチファンクションピンコントローラ (MPC) の設定で SCL0、SDA0 端子を RIIC に割り当てないでください。RIIC に割り当てられている場合、スレーブアドレス比較動作を行いますので注意してください。

29.2.2 I²Cバスコントロールレジスタ2(ICC2)

アドレス RIIC0.ICCR2 0008 8301h

b7	b6	b5	b4	b3	b2	b1	b0
BBSY	MST	TRS	—	SP	RS	ST	—

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b1	ST	スタートコンディション発行要求ビット	0：スタートコンディションの発行を要求しない 1：スタートコンディションの発行を要求する	R/W
b2	RS	リスタートコンディション発行要求ビット	0：リスタートコンディションの発行を要求しない 1：リスタートコンディションの発行を要求する	R/W
b3	SP	ストップコンディション発行要求ビット	0：ストップコンディションの発行を要求しない 1：ストップコンディションの発行を要求する	R/W
b4	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b5	TRS	送信/受信モードビット	0：受信モード 1：送信モード	R/W (注1)
b6	MST	マスター/スレーブモードビット	0：スレーブモード 1：マスターモード	R/W (注1)
b7	BBSY	バスビジー検出フラグ	0：I ² Cバスが解放状態(バスフリー状態) 1：I ² Cバスが占有状態(バスビジー状態)	R

注1. ICMR1.MTWPビットが“1”的とき、MST、TRSビットへの書き込みができます。

STビット(スタートコンディション発行要求ビット)

マスター mode への移行およびスタートコンディションの発行を要求します。

STビットが“1”になるとスタートコンディションの発行を要求し、BBSYフラグが“0”(バスフリー)のときスタートコンディションの発行を行います。

スタートコンディション発行の詳細については、「29.10 スタートコンディション、リスタートコンディション、ストップコンディション発行機能」を参照してください。

[“1”になる条件]

- “1”を書いたとき

[“0”になる条件]

- “0”を書いたとき
- スタートコンディションの発行が完了したとき(スタートコンディションを検出したとき)
- ICSR2.ALフラグが“1”になったとき(アビトレーションロスト)
- ICCR1.IICRSTビットに“1”を書き、RIICリセットまたは内部リセットしたとき

注. STビットは、BBSYフラグが“0”(バスフリー)のとき、“1”(スタートコンディション発行要求)にしてください。

BBSYフラグが“1”(バスビジー)のとき、STビットを“1”(スタートコンディション発行要求)にすると、スタートコンディション発行エラーとしてアビトレーションロストが発生しますので注意してください。

RSビット(リスタートコンディション発行要求ビット)

マスター mode でリスタートコンディションの発行を要求します。

RSビットが“1”になるとリスタートコンディションの発行を要求し、BBSYフラグが“1”(バスビジー)でかつMSTビットが“1”(マスター mode)のとき、リスタートコンディションの発行を行います。

リスタートコンディション発行の詳細動作については、「29.10 スタートコンディション、リスタートコンディション、ストップコンディション発行機能」を参照してください。

[“1”になる条件]

- ICCR2.BBSY フラグが “1” の状態で、“1” を書いたとき

[“0”になる条件]

- “0” を書いたとき
- リスタートコンディションの発行が完了したとき(スタートコンディションを検出したとき)
- ICSR2.AL フラグが “1” になったとき(アービトレーションロスト)
- ICCR1.IICRST ビットに “1” を書き、RIIC リセットまたは内部リセットしたとき

注. ストップコンディション発行中に RS ビットを “1” にしないでください。

注. スレーブモードでは RS ビットに “1”(リスタートコンディション発行要求)を書いた場合、リスタートコンディションは発行されずに RS ビットは “1” のままになります。この状態からマスタモードに移行させた場合、リスタートコンディションが発行される可能性がありますので注意してください。

SP ビット(ストップコンディション発行要求ビット)

マスタモードでストップコンディションの発行を要求します。

SP ビットが “1” になるとストップコンディションの発行を要求し、BBSY フラグが “1”(バスビジー)でかつ MST ビットが “1”(マスタモード)のとき、ストップコンディションの発行を行います。

ストップコンディション発行の詳細動作については、「29.10 スタートコンディション、リスタートコンディション、ストップコンディション発行機能」を参照してください。

[“1”になる条件]

- ICCR2.BBSY フラグが “1” でかつ ICCR2.MST ビットが “1” の状態で、“1” を書いたとき

[“0”になる条件]

- “0” を書いたとき
- ストップコンディションの発行が完了したとき(ストップコンディションを検出したとき)
- ICSR2.AL フラグが “1” になったとき(アービトレーションロスト)
- スタートコンディションおよびリスタートコンディションを検出したとき
- ICCR1.IICRST ビットに “1” を書き、RIIC リセットまたは内部リセットしたとき

注. BBSY フラグが “0”(バスフリー)のとき書き込みはできません。

注. リスタートコンディション発行中に SP ビットを “1” にしないでください。

TRS ビット(送信/受信モードビット)

送信/受信モードを示すビットです。

TRS ビットが “0” のとき受信モード、TRS ビットが “1” のとき送信モードを表し、MST ビットとの組み合わせで RIIC の動作モードを表します。

TRS ビットは、スタートコンディションの発行/検出および R/W# ビットの値で “1” または “0” になり、RIIC の動作モードは自動的に送信モードまたは受信モードに移行します。ICMR1.MTW# ビットが “1” のとき書き込みはできますが、通常では書き込みの必要はありません。

[“1”になる条件]

- スタートコンディション発行要求により正常にスタートコンディションが発行されたとき(ST ビットが “1” の状態で、スタートコンディションを検出したとき)
- リスタートコンディション発行要求により正常にリスタートコンディションが発行されたとき(RS ビットが “1” の状態で、リスタートコンディションを検出したとき)

- マスタモード時、スレーブアドレスに付加した R/W# ビットが “0” のとき
- スレーブモード時、受信したスレーブアドレスが ICSER レジスタで有効にしたアドレスと一致し、かつ R/W# ビットに “1” を受信したとき
- ICMR1.MTWp ビットが “1” の状態で “1” を書いたとき

[“0” になる条件]

- ストップコンディションを検出したとき
- ICSR2.AL フラグが “1” になったとき(アビトレーションロスト)
- マスタモード時、スレーブアドレスに付加した R/W# ビットが “1” のとき
- スレーブモード時、受信したスレーブアドレスが ICSER レジスタで有効にしたアドレスと一致し、かつ R/W# ビットに “0” を受信したとき(ジェネラルコールアドレス含む)
- スレーブモード時、リスタートコンディションを検出したとき(ICCR2.BBSY フラグ = 1、ICCR2.MST ビット = 0 の状態でスタートコンディションを検出したとき)
- ICMR1.MTWp ビットが “1” の状態で “0” を書いたとき
- ICCR1.IICRST ビットに “1” を書き、RIIC リセットまたは内部リセットしたとき

MST ビット(マスタ / スレーブモードビット)

マスタモード / スレーブモードを示すビットです。

MST ビットが “0” のときスレーブモード、MST ビットが “1” のときマスタモードを表し、TRS ビットとの組み合わせで RIIC の動作モードを表します。

MST ビットは、スタートコンディションの発行、ストップコンディションの発行 / 検出などで “1” または “0” になり、RIIC の動作モードは自動的にマスタモードまたはスレーブモードに移行します。ICMR1.MTWp ビットが “1” のとき書き込みはできますが、通常では書き込みの必要はありません。

[“1” になる条件]

- スタートコンディション発行要求によるスタートコンディションが正常に発行されたとき(ST ビットが “1” の状態で、スタートコンディションを検出したとき)
- ICMR1.MTWp ビットが “1” の状態で “1” を書いたとき

[“0” になる条件]

- ストップコンディションを検出したとき
- ICSR2.AL フラグが “1” になったとき(アビトレーションロスト)
- ICMR1.MTWp ビットが “1” の状態で “0” を書いたとき
- ICCR1.IICRST ビットに “1” を書き、RIIC リセットまたは内部リセットしたとき

BBSY フラグ(バスビジー検出フラグ)

I²C バスの占有(バスビジー) / 解放状態(バスフリー)を示します。

SCL0 ラインが High の状態で SDA0 ラインが High から Low に変化すると、スタートコンディションが発行されたと認識して “1” になります。

SCL0 ラインが High の状態で SDA0 ラインが Low から High に変化すると、ストップコンディションが発行されたと認識し、バスフリーの時間(ICBRL レジスタに設定した時間)スタートコンディション検出がないとき “0” になります。

[“1” になる条件]

- スタートコンディションを検出したとき

[“0” になる条件]

- ストップコンディションを検出後、バスフリーの時間(ICBRL レジスタに設定した時間)スタートコン

デイション検出がないとき

- ICCR1.ICE ビットが“0”の状態で ICCR1.IICRST ビットに“1”を書いたとき (RIIC リセット)

29.2.3 I²C バスマードレジスタ 1 (ICMR1)

アドレス RIIC0.ICMR1 0008 8302h

b7	b6	b5	b4	b3	b2	b1	b0
MTWP		CKS[2:0]		BCWP		BC[2:0]	
リセット後の値	0	0	0	0	1	0	0

ビット	シンボル	ビット名	機能	R/W
b2-b0	BC[2:0]	ビットカウンタ	b2 b0 0 0 0 : 9ビット 0 0 1 : 2ビット 0 1 0 : 3ビット 0 1 1 : 4ビット 1 0 0 : 5ビット 1 0 1 : 6ビット 1 1 0 : 7ビット 1 1 1 : 8ビット	R/W (注1)
b3	BCWP	BC ライトプロテクトビット	0 : BC[2:0]の値を設定許可(読むと“1”が読みます)	R/W (注1)
b6-b4	CKS[2:0]	内部基準クロック選択ビット	RIIC の内部基準クロック (IICφ) ソースを選択します b6 b4 0 0 0 : PCLK/1クロック 0 0 1 : PCLK/2クロック 0 1 0 : PCLK/4クロック 0 1 1 : PCLK/8クロック 1 0 0 : PCLK/16クロック 1 0 1 : PCLK/32クロック 1 1 0 : PCLK/64クロック 1 1 1 : PCLK/128クロック	R/W
b7	MTWP	MST/TRS ライトプロテクトビット	0 : ICCR2.MST, TRS ビットへの書き込み禁止 1 : ICCR2.MST, TRS ビットへの書き込み許可	R/W

注1. BC[2:0]ビットを書き換える場合は、BCWP ビットを“0”にするのと同時に書き換えてください。

BC[2:0] ビット (ビットカウンタ)

SCL0 ラインの立ち上がりでダウンカウントを行うカウンタで、読み出すと残りの転送ビット数をることができます。読み出しおよび書き込みはできますが、通常ではアクセスする必要はありません。

なお、書く場合には転送するデータのビット数 + 1 を指定し (データにアクノリッジ 1 ビットが付加されて転送される)、転送バイト間でかつ SCL0 ラインが Low の状態で行ってください。

BC[2:0] ビットはアクノリッジを含むデータ転送終了時、またはスタートコンディション検出 (リストアコンディション含む) で自動的に “000b” に戻ります。

29.2.4 I²Cバスモードレジスタ2(ICMR2)

アドレス RIIC0.ICMR2 0008 8303h

b7	b6	b5	b4	b3	b2	b1	b0
DLCS	SDDL[2:0]	—	TMOH	TMOL	TMOS	—	—

リセット後の値 0 0 0 0 0 1 1 0

ビット	シンボル	ビット名	機能	R/W
b0	TMOS	タイムアウト検出時間選択ビット	0: ロングモードを選択 1: ショートモードを選択	R/W
b1	TMOL	タイムアウトLカウント制御ビット	0: SCL0ラインがLow期間中のカウントアップを禁止 1: SCL0ラインがLow期間中のカウントアップを許可	R/W
b2	TMOH	タイムアウトHカウント制御ビット	0: SCL0ラインがHigh期間のカウントアップを禁止 1: SCL0ラインがHigh期間のカウントアップを許可	R/W
b3	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b6-b4	SDDL[2:0]	SDA出力遅延カウンタ	<ul style="list-style-type: none"> • ICMR2.DLCSビット=0 (IICφ)のとき b6 b4 <ul style="list-style-type: none"> 0 0 0: 出力遅延なし 0 0 1: IICφの1サイクル 0 1 0: IICφの2サイクル 0 1 1: IICφの3サイクル 1 0 0: IICφの4サイクル 1 0 1: IICφの5サイクル 1 1 0: IICφの6サイクル 1 1 1: IICφの7サイクル • ICMR2.DLCSビット=1 (IICφ/2)のとき b6 b4 <ul style="list-style-type: none"> 0 0 0: 出力遅延なし 0 0 1: IICφの1~2サイクル 0 1 0: IICφの3~4サイクル 0 1 1: IICφの5~6サイクル 1 0 0: IICφの7~8サイクル 1 0 1: IICφの9~10サイクル 1 1 0: IICφの11~12サイクル 1 1 1: IICφの13~14サイクル 	R/W
b7	DLCS	SDA出力遅延クロックソース選択ビット	0: SDA出力遅延カウンタのクロックソースに内部基準クロック(IICφ)を選択 1: SDA出力遅延カウンタのクロックソースに内部基準クロックの2分周(IICφ/2)を選択(注1)	R/W

注1. SCL端子がLowのときのみDLCSビット=1 (IICφ/2)の設定が有効になります。SCL端子がHighのときDLCSビット=1の設定は無効となり内部基準クロック(IICφ)となります。

TMOS ビット (タイムアウト検出時間選択ビット)

タイムアウト検出機能有効時 (ICFER.TMOE ビット = 1) にタイムアウト検出時間を選択するビットで、“0”にするとロングモード、“1”にするとショートモードになります。ロングモードではタイムアウト検出用内部カウンタが 16 ビットカウンタとして、またショートモードでは 14 ビットカウンタとして動作し、SCL0 ラインが TMOH、TMOL ビットで選択された状態になったとき、内部基準クロック (IICφ) をカウントソースとしてアップカウントを行います。

タイムアウト検出機能の詳細については、「29.11.1 タイムアウト検出機能」を参照してください。

TMOL ビット (タイムアウトLカウント制御ビット)

タイムアウト検出機能有効時 (ICFER.TMOE ビット = 1) に SCL0 ラインが Low 期間中にタイムアウト検出機能の内部カウンタのカウントアップを許可するか禁止するかを選択するビットです。

TMOH ビット(タイムアウトH カウント制御ビット)

タイムアウト検出機能有効時(ICFER.TMOE ビット = 1)にSCL0 ラインが High 期間中にタイムアウト検出機能の内部カウンタのカウントアップを許可するか禁止するかを選択するビットです。

SDDL[2:0] ビット(SDA 出力遅延カウンタ)

SDDL[2:0] ビットの設定値により、SDA 出力を遅延させることができます。SDA 出力遅延カウンタは、DLCS ビットで選択したクロックソースによりカウントします。また、この機能の設定はアクノリッジビット送出を含むすべての SDA 出力に適用されます。

SDA 出力遅延の設定は、I²C バス仕様 (データ有効時間 / アクノリッジ有効時間(注1)内) または SMBus 仕様 (データホールド時間 : 300 ns 以上、かつ SCL クロックの Low 幅 - データセットアップ時間 : 250 ns の範囲内) に収まるようにしてください。仕様外を設定した場合、通信デバイスとの通信破綻を引き起こすか、バスの状態によっては見かけ上スタートコンディションまたはストップコンディションになる可能性がありますので注意してください。

本機能の詳細については、「29.5 SDA 出力遅延機能」を参照してください。

注 1. データ有効時間 / アクノリッジ有効時間

3,450 ns (~ 100 kbps : スタンダードモード (Sm))

900 ns (~ 400 kbps : ファストモード (Fm))

29.2.5 I²Cバスモードレジスタ3(ICMR3)

アドレス RIIC0.ICMR3 0008 8304h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	NF[1:0]	ノイズフィルタ段数選択ビット	b1 b0 0 0 : 1 IICφ以下のノイズを除去(フィルタは1段) 0 1 : 2 IICφ以下のノイズを除去(フィルタは2段) 1 0 : 3 IICφ以下のノイズを除去(フィルタは3段) 1 1 : 4 IICφ以下のノイズを除去(フィルタは4段)	R/W
b2	ACKBR	受信アクノリッジビット	0 : アクノリッジビットに“0”を受信(ACK受信) 1 : アクノリッジビットに“1”を受信(NACK受信)	R
b3	ACKBT	送信アクノリッジビット	0 : アクノリッジビットに“0”を送出(ACK送信) 1 : アクノリッジビットに“1”を送出(NACK送信)	R/W (注1)
b4	ACKWP	ACKBTライトプロテクトビット	0 : ACKBTビットへの書き込み禁止 1 : ACKBTビットへの書き込み許可	R/W (注1)
b5	RDRFS	RDRFフラグセットタイミング選択ビット	0 : SCLクロックの9クロック目の立ち上がり時に“1”になる (8クロック目の立ち下がりでSCL0ラインをLowにホールドしない) 1 : SCLクロックの8クロック目の立ち上がり時に“1”になる (8クロック目の立ち下がりでSCL0ラインをLowにホールドする) LowホールドはACKBTビットへの書き込みで解除	R/W (注2)
b6	WAIT	WAITビット	0 : WAITなし (9クロック目と1クロック目の間をLowにホールドしない) 1 : WAITあり (9クロック目と1クロック目の間をLowにホールドする) LowホールドはICDRRレジスタの読み出しで解除	R/W (注2)
b7	SMBS	SMBus/I ² Cバス選択ビット	0 : I ² Cバス選択 1 : SMBus選択	R/W

注1. ACKBTビットに書く場合には、ACKWPビットが“1”的状態で行ってください。ACKBTビットへの書き込みと同時に“1”にしても、ACKBTビットに書き込みはできません。

注2. WAITビットおよびRDRFSビットは、受信モードのみ有効、送信モード時は無効です。

NF[1:0]ビット(ノイズフィルタ段数選択ビット)

デジタルノイズフィルタの段数を選択します。

デジタルノイズフィルタ機能の詳細については、「29.6 デジタルノイズフィルタ回路」を参照してください。

注. ノイズフィルタで除去するノイズ幅の設定は、SCL0ラインのHigh/Low幅よりも狭くしてください。ノイズフィルタ幅を、[SCLクロックのHigh幅またはLow幅のいずれか短い方]-{ $1.5 \times t_{IICcyc}$ (内部基準クロック(IICφ)の周期)+120 ns (アナログノイズフィルタノイズ除去幅、参考値)}と同じか、それ以上に設定した場合は、RIICのノイズフィルタ機能によりSCLクロックをノイズとみなし、正常に動作することができなくなる可能性がありますので注意してください。

ACKBRビット(受信アクノリッジビット)

送信モード時に受信デバイスから受け取ったアクノリッジビットの内容を格納します。

[“1”になる条件]

- ICCR2.TRSビットが“1”的状態でアクノリッジビットに“1”を受信したとき

[“0”になる条件]

- ICCR2.TRSビットが“1”的状態でアクノリッジビットに“0”を受信したとき

- ICCR1.ICE ビットが“0”的状態で ICCR1.IICRST ビットに“1”を書いたとき (RIIC リセット)

ACKBT ビット(送信アクノリッジビット)

受信モード時にアクノリッジのタイミングで送出するビットを設定します。

[“1”になる条件]

- ACKWP ビットが“1”的状態で“1”を書いたとき

[“0”になる条件]

- ACKWP ビットが“1”的状態で“0”を書いたとき
- ストップコンディションの発行を検出したとき(ICCR2.SP ビットが“1”的状態でストップコンディションを検出したとき)
- ICCR1.ICE ビットが“0”的状態で ICCR1.IICRST ビットに“1”を書いたとき (RIIC リセット)

ACKWP ビット(ACKBT ライトプロテクトビット)

ACKBT ビットへの書き込みを制御します。

RDRFS ビット(RDRF フラグセットタイミング選択ビット)

受信モードにおいて RDRF フラグのセットタイミングおよび SCL クロックの 8 クロック目の立ち下がりで SCL0 ラインの Low ホールドを行なうかどうかを選択します。

RDRFS ビットが“0”的とき、8 クロック目の立ち下がりで SCL0 ラインの Low ホールドは行わず、9 クロック目の立ち上がりで RDRF フラグを“1”にします。

RDRFS ビットが“1”的とき、RDRF フラグは 8 クロック目の立ち上がりで“1”にし、8 クロック目の立ち下がりで SCL0 ラインを Low にホールドします。この SCL0 ラインの Low ホールドは ACKBT ビットへの書き込みにより解除されます。

この設定のとき、データ受信後アクノリッジビット送出前に SCL0 ラインを自動的に Low にホールドするため、受信データの内容に応じて ACK (ACKBT ビットが“0”) または NACK (ACKBT ビットが“1”) を送出する処理が可能です。

WAIT ビット(WAIT ビット)

WAIT ビットは、受信モードにおいて 1 バイト受信ごとに I²C バス受信データレジスタ (ICDRR) の読み出しが完了するまで、SCL クロックの 9 クロック目と 1 クロック目の間を Low にホールドするかどうかを制御します。

WAIT ビットが“0”的とき、SCL クロックの 9 クロック目と 1 クロック目の間の Low ホールドは行わず、受信動作をそのまま継続します。RDRFS ビットと WAIT ビットがともに“0”的とき、ダブルバッファによる連続受信動作が可能です。

WAIT ビットが“1”的とき、1 バイト受信ごとに 9 クロック目の立ち下がり以降、ICDRR レジスタの値が読み出されるまでの間 SCL0 ラインを Low にホールドします。これにより 1 バイトごとの受信動作が可能です。

注. WAIT ビットを“0”にする場合は、ICDRR レジスタを先に読んでから“0”にしてください。

SMBS ビット(SMBus/I²C バス選択 ビット)

SMBS ビットを“1”にすると、SMBus が選択され ICSER.HOAE ビットが有効になります。

29.2.6 I²Cバスファンクション許可レジスタ (ICFER)

アドレス RIIC0.ICFER 0008 8305h

b7	b6	b5	b4	b3	b2	b1	b0
—	SCLE	NFE	NACKE	SALE	NALE	MALE	TMOE

リセット後の値 0 1 1 1 0 0 1 0

ビット	シンボル	ビット名	機能	R/W
b0	TMOE	タイムアウト検出機能有効ビット	0 : タイムアウト検出機能無効 1 : タイムアウト検出機能有効	R/W
b1	MALE	マスターAービトレーションロスト検出許可ビット	0 : マスターAービトレーションロスト検出禁止 (Aービトレーションロスト検出機能を無効にし、Aービトレーションロスト発生によるICCR2.MST, TRSビットの自動クリアを行わない) 1 : マスターAービトレーションロスト検出許可 (Aービトレーションロスト検出機能を有効にし、Aービトレーションロスト発生によるICCR2.MST, TRSビットの自動クリアを行う)	R/W
b2	NALE	NACK送信Aービトレーションロスト検出許可ビット	0 : NACK送信Aービトレーションロスト検出禁止 1 : NACK送信Aービトレーションロスト検出許可	R/W
b3	SALE	スレーブAービトレーションロスト検出許可ビット	0 : スレーブAービトレーションロスト検出禁止 1 : スレーブAービトレーションロスト検出許可	R/W
b4	NACKE	NACK受信転送中断許可ビット	0 : NACK受信時、転送を中断しない(転送中断禁止) 1 : NACK受信時、転送を中断する(転送中断許可)	R/W
b5	NFE	デジタルノイズフィルタ回路有効ビット	0 : デジタルノイズフィルタ回路を使用しない 1 : デジタルノイズフィルタ回路を使用する	R/W
b6	SCLE	SCL同期回路有効ビット	0 : SCL同期回路無効 1 : SCL同期回路有効	R/W
b7	—	予約ビット	読むと“0”が読みます。書く場合、“0”してください	R/W

TMOE ビット (タイムアウト検出機能有効ビット)

タイムアウト検出機能の有効 / 無効を選択します。

タイムアウト検出機能の詳細については、「29.11.1 タイムアウト検出機能」を参照してください。

MALE ビット (マスターAービトレーションロスト検出許可ビット)

マスター mode 時に Aービトレーションロスト検出機能の有効 / 無効を決定します。通常は “1” にしてください。

NALE ビット (NACK 送信Aービトレーションロスト検出許可ビット)

受信 mode 時、NACK 送出中に ACK が検出された場合 (同じアドレスのスレーブがバス上に存在した場合や、2つ以上のマスターが同時に同一のスレーブデバイスを選択しそれぞれ受信バイト数が異なる場合など) に Aービトレーションロストを発生させるかどうかを選択します。

SALE ビット (スレーブAービトレーションロスト検出許可ビット)

スレーブ送信 mode 時、送出中の値と異なる値がバス上で検出された場合 (同じアドレスのスレーブがバス上に存在した場合や、ノイズの影響などにより送信データと不一致が生じた場合など) に Aービトレーションロストを発生させるかどうかを選択します。

NACKE ビット(NACK 受信転送中断許可ビット)

送信モード時、スレーブデバイスから NACK を受信した場合に転送動作を継続するか中断するかを選択します。通常は“1”にしてください。

NACKE ビットが“1”的とき、NACK を受信した場合、次の転送動作を中断します。

NACKE ビットが“0”的とき、受信アクリソリッジの内容に関わらず次の転送動作を継続します。

NACK 受信転送中断機能の詳細については、「29.8.2 NACK 受信転送中断機能」を参照してください。

SCLE ビット(SCL 同期回路有効ビット)

SCL 入力クロックに対して、SCL クロックの同期化を行うかどうかを選択します。通常は“1”にしてください。

SCLE ビットを“0”(SCL 同期回路無効)にすると、クロック同期を行いません。この設定の場合、RIIC は SCL0 ラインの状態に関わらず ICBRH および ICBRL レジスタで設定された転送速度の SCL クロックを出力します。そのため、I²C バスラインのバス負荷が仕様に定められた値よりも大幅に大きい場合や、マルチマスターにおいて SCL クロック出力が重なった場合など、仕様外の短いクロックになる可能性がありますので注意してください。また SCL 同期回路無効の場合、スタートコンディション・リスタートコンディション・ストップコンディションの発行および SCL クロック追加出力の連続出力にも影響します。

SCLE ビットは、設定した転送速度が出力されているかどうかを確認する場合などを除き“0”にしないでください。

29.2.7 I²Cバスステータス許可レジスタ (ICSER)

アドレス RIIC0.ICSER 0008 8306h

b7	b6	b5	b4	b3	b2	b1	b0
HOAE	—	DIDE	—	GCAE	SAR2E	SAR1E	SAR0E

リセット後の値 0 0 0 0 1 0 0 1

ビット	シンボル	ビット名	機能	R/W
b0	SAR0E	スレーブアドレスレジスタ0許可ビット	0 : SARL0、SARU0の設定値は無効 1 : SARL0、SARU0の設定値は有効	R/W
b1	SAR1E	スレーブアドレスレジスタ1許可ビット	0 : SARL1、SARU1の設定値は無効 1 : SARL1、SARU1の設定値は有効	R/W
b2	SAR2E	スレーブアドレスレジスタ2許可ビット	0 : SARL2、SARU2の設定値は無効 1 : SARL2、SARU2の設定値は有効	R/W
b3	GCAE	ジェネラルコールアドレス許可ビット	0 : ジェネラルコールアドレス検出は無効 1 : ジェネラルコールアドレス検出は有効	R/W
b4	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b5	DIDE	デバイスIDアドレス検出許可ビット	0 : デバイスIDアドレス検出は無効 1 : デバイスIDアドレス検出は有効	R/W
b6	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b7	HOAE	ホストアドレス許可ビット	0 : ホストアドレス検出は無効 1 : ホストアドレス検出は有効	R/W

SARyE ビット(スレーブアドレスレジスタ y 許可ビット) (y = 0 ~ 2)

SARLy、SARUy レジスタで設定したスレーブアドレスを有効にするかどうかを選択します。

SARyE ビットを“1”にすると、SARLy、SARUy レジスタの設定値が有効になり、受信したスレーブアドレスと比較が行われます。

SARyE ビットを“0”にすると、SARLy、SARUy レジスタの設定値が無効になり、受信したスレーブアドレスと一致しても無視されます。

GCAE ビット(ジェネラルコールアドレス許可ビット)

ジェネラルコールアドレス (0000 000b + 0 (write) : All “0”) を受信した場合、無視するかどうかを選択します。

GCAE ビットが“1”的場合、受信したスレーブアドレスがジェネラルコールアドレスと一致すると、RIIC は SARLy、SARUy レジスタ (y=0 ~ 2) で設定したスレーブアドレスとは無関係にジェネラルコールアドレスと認識し、受信動作を行います。

GCAE ビットが“0”的場合、受信したスレーブアドレスがジェネラルコールアドレスと一致しても無視されます。

DIDE ビット(デバイス ID アドレス検出許可ビット)

スタートコンディションまたはリスタートコンディション検出後的第一バイトにデバイス ID アドレス (1111 100b) を受信した場合、デバイス ID アドレスと認識して動作させるかどうかを選択します。

DIDE ビットが“1”的場合、受信した第一バイトがデバイス ID アドレスと一致した場合、RIIC はデバイス ID アドレスを受信したと認識し、続く R/W# ビットが“0”(write) のとき第二バイト以降をスレーブアドレスとみなして受信動作を継続します。

DIDE ビットが“0”的場合、受信した第一バイトがデバイス ID アドレスと一致しても無視され、第一バイトを通常のスレーブアドレスとみなして動作します。

デバイス ID アドレス検出の詳細については、「29.7.3 デバイス ID アドレス検出機能」を参照してください。

HOAE ビット(ホストアドレス許可ビット)

ICMR3.SMBS ビットが“1”の場合、ホストアドレス (0001 000b) を受信したとき、無視するかどうかを選択します。

ICMR3.SMBS ビットが“1”でかつ HOAE ビットが“1”の場合、受信したスレーブアドレスがホストアドレスと一致すると、RIIC は SARLy、SARUy レジスタ ($y = 0 \sim 2$) で設定したスレーブアドレスとは無関係にホストアドレスと認識し、受信動作を行います。

ICMR3.SMBS ビットが“0”または HOAE ビットが“0”の場合、受信したスレーブアドレスがホストアドレスと一致しても無視されます。

29.2.8 I²C バス割り込み許可レジスタ (ICIER)

アドレス RIIC0.ICIER 0008 8307h

b7	b6	b5	b4	b3	b2	b1	b0
TIE	TEIE	RIE	NAKIE	SPIE	STIE	ALIE	TMOIE

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	TMOIE	タイムアウト割り込み要求許可ビット	0 : タイムアウト割り込み(TMOI)要求の禁止 1 : タイムアウト割り込み(TMOI)要求の許可	R/W
b1	ALIE	アービトレーションロスト割り込み要求許可ビット	0 : アービトレーションロスト割り込み(ALI)要求の禁止 1 : アービトレーションロスト割り込み(ALI)要求の許可	R/W
b2	STIE	スタートコンディション検出割り込み要求許可ビット	0 : スタートコンディション検出割り込み(STI)要求の禁止 1 : スタートコンディション検出割り込み(STI)要求の許可	R/W
b3	SPIE	ストップコンディション検出割り込み要求許可ビット	0 : ストップコンディション検出割り込み(SPI)要求の禁止 1 : ストップコンディション検出割り込み(SPI)要求の許可	R/W
b4	NAKIE	NACK受信割り込み要求許可ビット	0 : NACK受信割り込み(NAKI)要求の禁止 1 : NACK受信割り込み(NAKI)要求の許可	R/W
b5	RIE	受信データフル割り込み要求許可ビット	0 : 受信データフル割り込み(RXI)要求の禁止 1 : 受信データフル割り込み(RXI)要求の許可	R/W
b6	TEIE	送信終了割り込み要求許可ビット	0 : 送信終了割り込み(TEI)要求の禁止 1 : 送信終了割り込み(TEI)要求の許可	R/W
b7	TIE	送信データエンプティ割り込み要求許可ビット	0 : 送信データエンプティ割り込み(TXI)要求の禁止 1 : 送信データエンプティ割り込み(TXI)要求の許可	R/W

TMOIE ビット (タイムアウト割り込み要求許可ビット)

ICSR2.TMOF フラグが “1” になったとき、タイムアウト割り込み (TMOI) 要求の許可 / 禁止を選択します。 TMOI 割り込みは、TMOF フラグを “0” にするか、または TMOIE ビットを “0” にすることで解除できます。

ALIE ビット (アービトレーションロスト割り込み要求許可ビット)

ICSR2.AL フラグが “1” になったとき、アービトレーションロスト割り込み (ALI) 要求の許可 / 禁止を選択します。 ALI 割り込みは、AL フラグを “0” にするか、または ALIE ビットを “0” にすることで解除できます。

STIE ビット (スタートコンディション検出割り込み要求許可ビット)

ICSR2.START フラグが “1” になったとき、スタートコンディション検出割り込み (STI) 要求の許可 / 禁止を選択します。 STI 割り込みは、START フラグを “0” にするか、または STIE ビットを “0” にすることで解除できます。

SPIE ビット (ストップコンディション検出割り込み要求許可ビット)

ICSR2.STOP フラグが “1” になったとき、ストップコンディション検出割り込み (SPI) 要求の許可 / 禁止を選択します。 SPI 割り込みは、STOP フラグを “0” にするか、または SPIE ビットを “0” にすることで解除できます。

NAKIE ビット (NACK 受信割り込み要求許可ビット)

ICSR2.NACKF フラグが “1” になったとき、NACK 受信割り込み (NAKI) 要求の許可 / 禁止を選択します。NAKI 割り込みは、NACKF フラグを “0” にするか、または NAKIE ビットを “0” にすることで解除できます。

RIE ビット (受信データフル割り込み要求許可ビット)

ICSR2.RDRF フラグが “1” になったとき、受信データフル割り込み (RXI) 要求の許可 / 禁止を選択します。

TEIE ビット (送信終了割り込み要求許可ビット)

ICSR2.TEND フラグが “1” になったとき、送信終了割り込み (TEI) 要求の許可 / 禁止を選択します。TEI 割り込みは、TEND フラグを “0” にするか、または TEIE ビットを “0” にすることで解除できます。

TIE ビット (送信データエンプティ割り込み要求許可ビット)

ICSR2.TDRE フラグが “1” になったとき、送信データエンプティ割り込み (TXI) 要求の許可 / 禁止を選択します。

29.2.9 I²Cバスステータスレジスタ1(ICSR1)

アドレス RIIC0.ICSR1 0008 8308h

b7	b6	b5	b4	b3	b2	b1	b0
HOA	—	DID	—	GCA	AAS2	AAS1	AAS0

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	AAS0	スレーブアドレス0検出フラグ	0:スレーブアドレス0未検出 1:スレーブアドレス0検出	R/(W) (注1)
b1	AAS1	スレーブアドレス1検出フラグ	0:スレーブアドレス1未検出 1:スレーブアドレス1検出	R/(W) (注1)
b2	AAS2	スレーブアドレス2検出フラグ	0:スレーブアドレス2未検出 1:スレーブアドレス2検出	R/(W) (注1)
b3	GCA	ジェネラルコールアドレス検出フラグ	0:ジェネラルコールアドレス未検出 1:ジェネラルコールアドレス検出	R/(W) (注1)
b4	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b5	DID	デバイスIDアドレス検出フラグ	0:デバイスIDアドレス未検出 1:デバイスIDアドレス検出 • スタートコンディション直後の第一バイトがデバイスIDアドレス(1111 100b) + 0 (write)と一致した場合	R/(W) (注1)
b6	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b7	HOA	ホストアドレス検出フラグ	0:ホストアドレス未検出 1:ホストアドレス検出 • 受信したスレーブアドレスがホストアドレス(0001 000b)と一致した場合	R/(W) (注1)

注1. “0”のみ書けます。

AASy フラグ(スレーブアドレス y 検出フラグ)(y = 0 ~ 2)

[“1”になる条件]

【7ビットアドレスフォーマット選択時 : SARUy.FS ビット = 0】

- ICSER.SARyE ビットが“1”(スレーブアドレス y 検出有効)の状態で、受信したスレーブアドレスが SARLy.SVA[6:0] ビットと一致したとき、第一バイトの SCL クロックの 9 クロック目の立ち上がり

【10ビットアドレスフォーマット選択時 : SARUy.FS ビット = 1】

- ICSER.SARyE ビットが“1”(スレーブアドレス y 検出有効)の状態で、受信したスレーブアドレスが 1111 0b + SARUy.SVA[1:0] ビットと一致し、それに続くアドレスが SARLy レジスタと一致したとき、第二バイトの SCL クロックの 9 クロック目の立ち上がり

[“0”になる条件]

- “1”を読んだ後、“0”を書いたとき
- ストップコンディションを検出したとき
- ICCR1.IICRST ビットに“1”を書き、RIIC リセットまたは内部リセットしたとき

【7ビットアドレスフォーマット選択時 : SARUy.FS ビット = 0】

- ICSER.SARyE ビットが“1”(スレーブアドレス y 検出有効)の状態で、受信したスレーブアドレスが SARLy.SVA[6:0] ビットと不一致のとき、第一バイトの SCL クロックの 9 クロック目の立ち上がり

【10ビットアドレスフォーマット選択時 : SARUy.FS ビット = 1】

- ICSER.SARyE ビットが“1”(スレーブアドレス y 検出有効)の状態で、受信したスレーブアドレスが 1111 0b + SARUy.SVA[1:0] ビットと不一致のとき、第一バイトの SCL クロックの 9 クロック目の立ち上がり

- ICSE.R.SARyEビットが“1”(スレーブアドレスy検出有効)の状態で、受信したスレーブアドレスが1111 0b + SARUy.SVA[1:0] ビットと一致し、それに続くアドレスが SARLy レジスタと不一致のとき、第二バイトの SCL クロックの 9 クロック目の立ち上がり

GCA フラグ (ジェネラルコールアドレス検出フラグ)

[“1” になる条件]

- ICSE.R.GCAE ビットが“1”(ジェネラルコールアドレス検出有効)の状態で、受信したスレーブアドレスが ジェネラルコールアドレス (0000 000b + 0 (write)) と一致したとき、第一バイトの SCL クロックの 9 クロック目の立ち上がり

[“0” になる条件]

- “1” を読んだ後、“0” を書いたとき
- ストップコンディションを検出したとき
- ICSE.R.GCAE ビットが“1”(ジェネラルコールアドレス検出有効)の状態で、受信したスレーブアドレスが ジェネラルコールアドレス (0000 000b + 0 (write)) と不一致のとき、第一バイトの SCL クロックの 9 クロック目の立ち上がり
- ICCR1.IICRST ビットに“1”を書き、RIIC リセットまたは内部リセットしたとき

DID フラグ (デバイス ID アドレス検出フラグ)

[“1” になる条件]

- ICSE.R.DIDE ビットが“1”(デバイス ID アドレス検出有効)の状態で、スタートコンディション検出または リスタートコンディション検出後の第一バイトがデバイス ID アドレス (1111 100b) + 0 (write) と一致したとき、第一バイトの SCL クロックの 9 クロック目の立ち上がり

[“0” になる条件]

- “1” を読んだ後、“0” を書いたとき
- ストップコンディションを検出したとき
- ICSE.R.DIDE ビットが“1”(デバイス ID アドレス検出有効)の状態で、スタートコンディション検出または リスタートコンディション検出後の第一バイトがデバイス ID アドレス (1111 100b) と不一致のとき、第一バイトの SCL クロックの 9 クロック目の立ち上がり
- ICSE.R.DIDE ビットが“1”(デバイス ID アドレス検出有効)の状態で、スタートコンディション検出または リスタートコンディション検出後の第一バイトがデバイス ID アドレス (1111 100b) + 0 (write) と一致し、 続く第二バイトがスレーブアドレス 0 ~ 2 のすべてと不一致のとき、第二バイトの SCL クロックの 9 クロック目の立ち上がり
- ICCR1.IICRST ビットに“1”を書き、RIIC リセットまたは内部リセットしたとき

HOA フラグ (ホストアドレス検出フラグ)

[“1” になる条件]

- ICSE.R.HOAE ビットが“1”(ホストアドレス検出有効)の状態で、受信したスレーブアドレスがホストアド レス (0001 000b) と一致したとき、第一バイトの SCL クロックの 9 クロック目の立ち上がり

[“0” になる条件]

- “1” を読んだ後、“0” を書いたとき
- ストップコンディションを検出したとき
- ICSE.R.HOAE ビットが“1”(ホストアドレス検出有効)の状態で、受信したスレーブアドレスがホストアド レス (0001 000b) と不一致のとき、第一バイトの SCL クロックの 9 クロック目の立ち上がり
- ICCR1.IICRST ビットに“1”を書き、RIIC リセットまたは内部リセットしたとき

29.2.10 I²Cバスステータスレジスタ2(ICSR2)

アドレス RIIC0.ICSR2 0008 8309h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	TDRE	TEND	RDRF	NACKF	STOP	START	AL	TMOF
0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TMOF	タイムアウト検出フラグ	0 : タイムアウト未検出 1 : タイムアウト検出	R/(W) (注1)
b1	AL	アービトレーションロストフラグ	0 : アービトレーションロストの発生なし 1 : アービトレーションロストの発生あり	R/(W) (注1)
b2	START	スタートコンディション検出フラグ	0 : スタートコンディション未検出 1 : スタートコンディション検出	R/(W) (注1)
b3	STOP	ストップコンディション検出フラグ	0 : ストップコンディション未検出 1 : ストップコンディション検出	R/(W) (注1)
b4	NACKF	NACK検出フラグ	0 : NACK未検出 1 : NACK検出	R/(W) (注1)
b5	RDRF	受信データフルフラグ	0 : ICDRRレジスタに受信データなし 1 : ICDRRレジスタに受信データあり	R/(W) (注1)
b6	TEND	送信終了フラグ	0 : データ送信中 1 : データ送信終了	R/(W) (注1)
b7	TDRE	送信データエンディティフラグ	0 : ICDRTレジスタに送信データあり 1 : ICDRTレジスタに送信データなし	R

注1. “0”のみ書けます。

TMOF フラグ(タイムアウト検出フラグ)

SCL0 ラインの状態が一定期間変化しない場合、タイムアウトを認識して“1”になります。

[“1”になる条件]

- ICFER.TMOE ビットが“1”(タイムアウト検出機能有効)で、かつマスタモードまたはスレープモードで受信スレーブアドレスが一致した状態で ICMR2.TMOH, TMOL, TMOS ビットで選択された条件の期間 SCL0 ラインの状態に変化がないとき

[“0”になる条件]

- “1”を読んだ後、“0”を書いたとき
- ICCR1.IICRST ビットに“1”を書き、RIIC リセットまたは内部リセットしたとき

AL フラグ(アービトレーションロストフラグ)

スタートコンディション発行時やアドレスおよびデータ送信時において、バス競合などによりバス占有権を喪失(アービトレーションロスト)したことを示します。RIIC は送信中に SDA0 ラインのレベルを監視し、出力データと SDA0 ラインのレベルが一致しない場合 AL フラグを“1”にしてバスが他のデバイスによって占有されたことを示します。

このほか、RIIC では設定によりマスタモード時に NACK 送信中のアービトレーションロストの検出やスレープモード時にデータ送信中のアービトレーションロストの検出も可能です。

[“1”になる条件]

【マスタアービトレーションロスト検出有効時：ICFER.MALE ビット = 1】

- マスタ送信モード時のデータ送信(スレープアドレス送信含む)において、ACK 期間を除く SCL クロックの立ち上がりで出力した SDA 信号と SDA0 ライン上の信号の状態が不一致のとき(内部 SDA 出力が

High出力 (SDA0端子はハイインピーダンス)で、SDA0ラインにLowを検出したとき)

- ICCR2.STビットが“1”(スタートコンディション発行要求)の状態でスタートコンディションを検出したとき、出力したSDA信号とSDA0ライン上の信号の状態が不一致のとき
- ICCR2.BBSYフラグが“1”の状態でICCR2.STビットが“1”(スタートコンディション発行要求)に設定したとき

【NACKアービトレーションロスト検出有効時：ICFER.NALEビット=1】

- 受信モード時のNACK送信において、ACK期間のSCLクロックの立ち上がりで出力したSDA信号とSDA0ライン上の信号の状態が不一致のとき

【スレーブアービトレーションロスト検出有効時：ICFER.SALEビット=1】

- スレーブ送信モード時のデータ送信において、ACK期間を除くSCLクロックの立ち上がりで出力したSDA信号とSDA0ライン上の信号の状態が不一致のとき

[“0”になる条件]

- “1”を読んだ後、“0”を書いたとき
- ICCR1.IICRSTビットに“1”を書き、RIICリセットまたは内部リセットしたとき

表29.4 アービトレーションロスト発生要因と各アービトレーションロスト許可機能との関係

ICFER			ICSR2 AL	エラー内容	アービトレーションロスト発生要因	
MALE	NALE	SALE				
1	x	x	1	スタートコンディション発行エラー	ICCR2.STビットが“1”的状態でスタートコンディション検出時に出力したSDA信号とSDA0ライン上の信号の状態が不一致のとき	
				1	ICCR2.BBSYフラグが“1”的状態でICCR2.STビットを“1”にしたとき	
x	1	x	1	NACK送信不一致	送信データ不一致	マスター送信モードで送信データ(スレーブアドレス送信含む)とバス状態が不一致のとき
x	x	1	1	送信データ不一致	マスター受信モードまたはスレーブ受信モードでNACK送信時にACKを検出したとき	スレーブ送信モードで送信データとバス状態が不一致のとき

x : Don't care

STARTフラグ(スタートコンディション検出フラグ)

[“1”になる条件]

- スタートコンディション(リスタートコンディション含む)を検出したとき

[“0”になる条件]

- “1”を読んだ後、“0”を書いたとき
- ストップコンディションを検出したとき
- ICCR1.IICRSTビットに“1”を書き、RIICリセットまたは内部リセットしたとき

STOPフラグ(ストップコンディション検出フラグ)

[“1”になる条件]

- ストップコンディションを検出したとき

[“0”になる条件]

- “1”を読んだ後、“0”を書いたとき
- ICCR1.IICRSTビットに“1”を書き、RIICリセットまたは内部リセットしたとき

NACKFフラグ(NACK検出フラグ)

[“1”になる条件]

- ICFER.NACKE ビットが“1”(転送中断許可)の状態で、送信モード時に受信デバイスからアクノリッジがなかった(NACK を受信した)とき

[“0”になる条件]

- “1”を読んだ後、“0”を書いたとき
- ICCR1.IICRST ビットに“1”を書き、RIIC リセットまたは内部リセットしたとき

注. NACKF フラグが“1”になると RIIC は通信動作を中断します。NACKF フラグが“1”的状態で送信モード時に ICDRT レジスタへの書き込みや、受信モード時に ICDRR レジスタの読み出しを行っても、送信 / 受信動作は行われません。通信動作を再開する場合は NACKF フラグを“0”にしてください。

RDRF フラグ(受信データフルフラグ)

[“1”になる条件]

- ICDRS レジスタから ICDRR レジスタに受信データが転送されたとき、ICMR3.RDRFS ビットの設定により SCL クロックの 8 または 9 クロック目の立ち上がりで“1”になります。
- スタートコンディション(リスタートコンディション含む)検出後、受信したスレーブアドレスが一致し ICCR2.TRS ビットが“0”的とき

[“0”になる条件]

- “1”を読んだ後、“0”を書いたとき
- ICDRR レジスタを読んだとき
- ICCR1.IICRST ビットに“1”を書き、RIIC リセットまたは内部リセットしたとき

TEND フラグ(送信終了フラグ)

[“1”になる条件]

- TDRE フラグが“1”的状態で、SCL クロックの 9 クロック目の立ち上がり

[“0”になる条件]

- “1”を読んだ後、“0”を書いたとき
- ICDRT レジスタへデータを書いたとき
- ストップコンディションを検出したとき
- ICCR1.IICRST ビットに“1”を書き、RIIC リセットまたは内部リセットしたとき

TDRE フラグ(送信データエンプティフラグ)

[“1”になる条件]

- ICDRT レジスタから ICDRS レジスタにデータ転送が行われ、ICDRT レジスタが空になったとき
- ICCR2.TRS ビットが“1”になったとき
- 受信したスレーブアドレスが一致し、TRS ビットが“1”的とき


[“0”になる条件]

- ICDRT レジスタへデータを書いたとき
- ICCR2.TRS ビットが“0”になったとき
- ICCR1.IICRST ビットに“1”を書き、RIIC リセットまたは内部リセットしたとき

注. ICFER.NACKE ビットが“1”的状態で NACKF フラグが“1”になると RIIC は通信動作を中断します。このとき、TDRE フラグが“0”的状態(次の送信データがすでに書き込まれている状態)の場合、9 クロック目の立ち上がりで ICDRS レジスタへのデータ転送が行われ ICDRT レジスタが空になりますが、TDRE フラグは“1”なりません。

29.2.11 スレーブアドレスレジスタ Ly (SARLy) (y=0 ~ 2)

アドレス RIIC0.SARL0 0008 830Ah, RIIC0.SARL1 0008 830Ch, RIIC0.SARL2 0008 830Eh



ビット	シンボル	ビット名	機能	R/W
b0	SVA0	10ビットアドレス最下位ビット	スレーブアドレスを設定してください。	R/W
b7-b1	SVA[6:0]	7ビットアドレス / 10ビットアドレス下位ビット	スレーブアドレスを設定してください。	R/W

SVA0 ビット (10 ビットアドレス最下位ビット)

10 ビットアドレスフォーマット選択時 (SARLy.FS ビット = 1)、10 ビットアドレス最下位ビットとして機能し、SVA[6:0] ビットと合わせて 10 ビットアドレス下位 8 ビットを設定します。

ICSER.SARyE ビットが “1” (SARLy、SARUy レジスタ有効) でかつ SARUy.FS ビットが “1” のとき設定値が有効になり、SARUy.FS ビットまたは SARyE ビットが “0” のとき設定値は無視されます。

SVA[6:0] ビット (7 ビットアドレス / 10 ビットアドレス下位ビット)

7 ビットアドレスフォーマット選択時 (SARUy.FS ビット = 0)、7 ビットアドレスとして機能し、10 ビットアドレスフォーマット選択時 (SARUy.FS ビット = 1)、SVA0 ビットと合わせて 10 ビットアドレス下位 8 ビットとして機能します。

ICSER.SARyE ビットが “0” のとき設定値は無視されます。

29.2.12 スレーブアドレスレジスタ Uy (SARUy) (y = 0 ~ 2)

アドレス RIIC0.SARU0 0008 830Bh, RIIC0.SARU1 0008 830Dh, RIIC0.SARU2 0008 830Fh

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	—	SVA[1:0]	FS	0

ビット	シンボル	ビット名	機能	R/W
b0	FS	7ビット/10ビットアドレスフォーマット選択ビット	0 : 7ビットアドレスフォーマット選択 1 : 10ビットアドレスフォーマット選択	R/W
b2-b1	SVA[1:0]	10ビットアドレス上位ビット	スレーブアドレスを設定してください	R/W
b7-b3	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

FS ビット(7ビット/10ビットアドレスフォーマット選択ビット)

スレーブアドレス y (SARLy、SARUy レジスタ) を 7 ビットアドレスにするか、10 ビットアドレスにするかを選択します。

ICSER.SARyE ビットが “1” (SARLy、SARUy レジスタ有効) でかつ SARUy.FS ビットが “0” のとき、スレーブアドレス y は 7 ビットアドレスフォーマットが選択され、SARLy.SVA[6:0] ビットの設定値が有効になり SVA[1:0] ビットおよび SARLy.SVA0 ビットの設定値は無視されます。

ICSER.SARyE ビットが “1” (SARLy、SARUy レジスタ有効) でかつ SARUy.FS ビットが “1” のとき、スレーブアドレス y は 10 ビットアドレスフォーマットが選択され、SVA[1:0] ビット、SARLy レジスタの設定値が有効になります。

ICSER.SARyE ビットが “0” (SARLy、SARUy レジスタ無効) のとき SARUy.FS ビットの設定値は無効です。


SVA[1:0] ビット(10ビットアドレス上位ビット)

10 ビットアドレスフォーマット選択時 (FS ビット = 1)、10 ビットアドレスの上位 2 ビットアドレスとして機能します。

ICSER.SARyE ビットが “1” (SARLy、SARUy レジスタ有効) でかつ SARUy.FS ビットが “1” のとき設定値が有効になり、SARUy.FS ビットまたは SARyE ビットが “0” のとき設定値は無視されます。

29.2.13 I²C バスビットレート Low レジスタ (ICBRL)

アドレス RIIC0.ICBRL 0008 8310h



ビット	シンボル	ビット名	機能	R/W
b4-b0	BRL[4:0]	ビットレート Low 幅設定ビット	SCL クロックの Low 幅の値を設定	R/W
b7-b5	—	予約ビット	読むと“1”が読めます。書く場合、“1”としてください	R/W

ICBRL レジスタは SCL クロックの Low 幅を設定するための 5 ビットのレジスタです。

また ICBRL レジスタは、SCL 自動 Low ホールド発生時（「29.8 SCL の自動 Low ホールド機能」参照）のデータセットアップ時間確保レジスタとしても機能します。そのため RIIC を常にスレーブモードで使用する場合には、データセットアップ時間（注 1）以上の値を設定してください。

ICBRL レジスタは ICMR1.CKS[2:0] ビットで選択した内部基準クロック (IICφ) で Low 幅をカウントします。

デジタルノイズフィルタ回路の使用を許可 (ICFER.NFE ビット = 1) した場合、ICBRL レジスタは、ノイズフィルタの段数 + 1 以上の値を設定してください。ノイズフィルタの段数については、ICMR3.NF[1:0] ビットを参照してください。


注 1. データセットアップ時間 (tSU:DAT)

250 ns (~ 100 kbps : スタンダードモード (Sm))

100 ns (~ 400 kbps : ファストモード (Fm))

29.2.14 I²C バスビットレート High レジスタ (ICBRH)

アドレス RIIC0.ICBRH 0008 8311h



ビット	シンボル	ビット名	機能	R/W
b4-b0	BRH[4:0]	ビットレート High 幅設定ビット	SCL クロックの High 幅の値を設定	R/W
b7-b5	—	予約ビット	読むと“1”が読みれます。書く場合、“1”としてださい。	R/W

ICBRH レジスタは SCL クロックの High 幅を設定するための 5 ビットのレジスタで、マスタモード時に有効です。RIIC を常にスレーブモードで使用する場合には、High 幅を設定する必要はありません。

ICBRH レジスタは ICMR1.CKS[2:0] ビットで選択された内部基準クロック (IICφ) で High 幅をカウントします。

デジタルノイズフィルタ回路の使用を許可 (ICFER.NFE ビット = 1) した場合、ICBRH レジスタは、ノイズフィルタの段数 + 1 以上の値を設定してください。ノイズフィルタの段数については、ICMR3.NF[1:0] ビットを参照してください。

I²C 転送速度および SCL クロックのデューティ比は以下の式で算定します。

$$\text{転送速度} = 1 / \{ ((ICBRH + 1) + (ICBRL + 1)) / IIC\varphi \text{ (注 1)} + SCL0 \text{ ライン立ち上がり時間 (tr)} \\ + SCL0 \text{ ライン立ち下がり時間 (tf)} \}$$

$$\text{デューティ比} = \{SCL0 \text{ ライン立ち上がり時間 (tr)} \text{ (注 2)} + (ICBRH + 1) / IIC\varphi\} / \{SCL0 \text{ ライン立ち下がり時間 (tf)} \text{ (注 2)} \\ + (ICBRL + 1) / IIC\varphi\}$$

注 1. IICφ = PCLK × 分周比

注 2. SCL0 ライン立ち上がり時間 (tr)、SCL0 ライン立ち下がり時間 (tf) は、バスライン総容量 (Cb) とプルアップ抵抗 (Rp) に依存します。詳細については NXP 社の I²C バス仕様書を参照してください。

ICBRH、ICBRL レジスタの値の設定例を表 29.5 に示します。


表29.5 転送速度に対するICBRH、ICBRLレジスタの設定例

転送速度 (kbps)	動作周波数PCLK (MHz)								
	8			10			12.5		
	CKS[2:0]	ICBRH	ICBRL	CKS[2:0]	ICBRH	ICBRL	CKS[2:0]	ICBRH	ICBRL
10	100b	22 (F6h)	25 (F9h)	101b	13 (EDh)	15 (EFh)	101b	16 (F0h)	20 (F4h)
50	010b	16 (F0h)	19 (F3h)	010b	21 (F5h)	24 (F8h)	011b	12 (ECh)	15 (EFh)
100	001b	15 (EFh)	18 (F2h)	001b	19 (F3h)	23 (F7h)	001b	24 (F8h)	29 (FDh)
400	000b	4 (E4h)	10 (EAh)	000b	5 (E5h)	12 (ECh)	000b	7 (E7h)	16 (F0h)
転送速度 (kbps)	動作周波数PCLK (MHz)								
	16			20			25		
	CKS[2:0]	ICBRH	ICBRL	CKS[2:0]	ICBRH	ICBRL	CKS[2:0]	ICBRH	ICBRL
10	101b	22 (F6h)	25 (F9h)	110b	13 (EDh)	15 (EFh)	110b	16 (F0h)	20 (F4h)
50	011b	16 (F0h)	19 (F3h)	011b	21 (F5h)	24 (F8h)	100b	12 (ECh)	15 (EFh)
100	010b	15 (EFh)	18 (F2h)	010b	19 (F3h)	23 (F7h)	010b	24 (F8h)	29 (FDh)
400	000b	9 (E9h)	20 (F4h)	000b	11 (EBh)	25 (F9h)	001b	7 (E7h)	16 (F0h)
転送速度 (kbps)	動作周波数PCLK (MHz)			動作周波数PCLK (MHz)					
	30			32					
	CKS[2:0]	ICBRH	ICBRL	CKS[2:0]	ICBRH	ICBRL			
10	110b	20 (F4h)	24 (F8h)	110b	22 (F6h)	25 (F9h)			
50	100b	15 (EFh)	18 (F2h)	100b	16 (F0h)	19 (F3h)			
100	010b	2 (E2h)	3 (E3h)	011b	15 (EFh)	18 (F2h)			
400	001b	8 (E8h)	19 (F3h)	001b	9 (E9h)	20 (F4h)			

注. SCL0 ラインの立ち上がり時間(tr)を 100 kbps 以下(Sm)は 1000 ns、400 kbps 以下(Fm)は 300 ns、SCL0 ラインの立ち下がり時間(tf)を 400 kbps 以下(Sm/Fm)は 300 ns として計算した場合の設定例です。
SCL0 ライン立ち上がり時間(tr)、SCL0 ライン立ち下がり時間(tf)の値については NXP 社の I²C バス仕様書を参照してください。

29.2.15 I²C バス送信データレジスタ (ICDRT)

アドレス RIIC0.ICDRT 0008 8312h




I²C バスシフトレジスタ (ICDRS) の空きを検出すると、ICDRT レジスタに書き込まれた送信データが ICDRS レジスタへ転送され、送信モード時にデータ送信を開始します。

ICDRT レジスタと ICDRS レジスタはダブルバッファ構造になっているため、ICDRS レジスタのデータ送信中に、次に送信するデータを ICDRT レジスタに書いておくと連続送信動作が可能です。

ICDRT レジスタは常に読み出し / 書き込み可能です。ICDRT レジスタへの送信データの書き込みは、送信データエンプティ割り込み (TXI) 要求が発生したときに 1 回だけ行ってください。

29.2.16 I²Cバス受信データレジスタ (ICDRR)

アドレス RIIC0.ICDRR 0008 8313h




1バイトのデータの受信が終了すると、受信したデータはI²Cバスシフトレジスタ(ICDRS)からICDRRレジスタへ転送され、次のデータを受信可能にします。

ICDRSレジスタとICDRRレジスタはダブルバッファ構造になっているため、ICDRSレジスタのデータ受信中に、すでに受信したデータをICDRRレジスタから読んでおくと連続受信動作が可能です。

ICDRRレジスタに書き込みはできません。ICDRRレジスタの読み出しは、受信データフル割り込み(RXI)要求が発生したときに1回だけ行ってください。

受信データをICDRRレジスタから読み出さないまま(ICS2.RDRFフラグが“1”的状態のまま)次の受信データを受け取ると、RIICはRDRFフラグが次に“1”になるタイミングの1つ手前のSCL0クロックの立ち下がりでSCL0ラインをLowにホールドします。

29.2.17 I²Cバスシフトレジスタ (ICDRS)



ICDRSレジスタは、データを送信/受信するためのシフトレジスタです。

送信時はICDRTレジスタから送信データがICDRSレジスタに転送され、SDA0端子からデータが送信されます。受信時は1バイトのデータの受信が終了すると、データがICDRSレジスタからICDRRレジスタへ転送されます。

ICDRSレジスタは直接アクセスすることはできません。

29.3 動作説明

29.3.1 通信データフォーマット

I²Cバスフォーマットは、8ビットのデータと1ビットのアクノリッジで構成されています。スタートコンディションおよびリスタートコンディションに続く第一バイトは、アドレスバイトでマスタデバイスが通信先であるスレーブデバイスを指定するのに使用します。指定されたスレーブは新たにスレーブが指定されるか、ストップコンディションが発行されるまで有効です。

図29.3にI²Cバスフォーマットを、図29.4にI²Cバスタイミングを示します。




図29.3 I²Cバスフォーマット




図29.4 I²Cバスタイミング (SLA = 7ビットの場合)

- S : スタートコンディションを示します。マスタデバイスが、SCL0ラインがHighの状態でSDA0ラインがHighからLowに変化します。
- SLA : スレーブアドレスを示します。マスタデバイスがスレーブデバイスを選択します。
- R/W# : 送信/受信の方向を示します。“1”的ときスレーブデバイスからマスタデバイスへ、“0”的ときマスタデバイスからスレーブデバイスへデータを送信します。
- A : アクノリッジを示します。受信デバイスがSDA0ラインをLowにします(マスタ送信モード時：スレーブデバイスがアクノリッジを返します。マスタ受信モード時：マスタデバイスがアクノリッジを返します)。
- A# : ノットアクノリッジを示します。受信デバイスがSDA0ラインをHighにします。
- Sr : リスタートコンディションを示します。マスタデバイスが、SCL0ラインがHighの状態でセットアップ時間経過後にSDA0ラインがHighからLowに変化します。
- DATA : 送受信データを示します。
- P : ストップコンディションを示します。マスタデバイスが、SCL0ラインがHighの状態でSDA0ラインがLowからHighに変化します。

29.3.2 初期設定

データの送信 / 受信を開始する場合、図 29.5 に示す手順に従って RIIC を初期化してください。

ICCR1.ICE ビットを“0”(SCL0、SDA0 端子非駆動状態) にしたまま ICCR1.IICRST ビットを“1”(RIIC リセット) にした後、ICCR1.ICE ビットを“1”(内部リセット) にします。これにより ICSR1 レジスタの各フラグや内部状態の初期化を行います。その後、SARLy、SARUy、ICSER、ICMR1、ICBRH、ICBRL レジスタ ($y = 0 \sim 2$) を設定し、その他のレジスタは必要に応じて設定してください (RIIC の初期設定については図 29.5 参照)。必要なレジスタの設定が終了したら、ICCR1.IICRST ビットを“0”(RIIC リセット解除) にしてください。すでに RIIC の初期化が完了している場合、この手順は不要です。




図 29.5 RIIC の初期化フローチャート例

29.3.3 マスタ送信動作

マスタ送信では、マスタデバイスである RIIC が SCL クロックと送信データを出力して、スレーブデバイスがアクノリッジを返します。図 29.6 にマスタ送信の使用例を、図 29.7～図 29.9 にマスタ送信の動作タイミングを示します。

以下にマスタ送信の送信手順と動作を示します。

- (1) 初期設定を行います。詳細は「29.3.2 初期設定」を参照してください。
- (2) ICCR2.BBSY フラグを読んでバスが解放状態であることを確認した後、ICCR2.ST ビットに“1”を書きます(スタートコンディション発行要求)。RIIC はスタートコンディション発行要求を受け付けると、スタートコンディションを発行します。RIIC はスタートコンディションを検出すると BBSY フラグ、ICSR2.START フラグを自動的に“1”にし、ST ビットを自動的に“0”にします。このとき ST ビットが“1”的状態で出力した SDA 信号と SDA0 ラインの状態がずれることなくスタートコンディションを検出した場合、RIIC は ST ビットによるスタートコンディション発行が正しく行われたと認識し、ICCR2.MST, TRS ビットを自動的に“1”にしてマスタ送信モードになります。また ICSR2.TDRE は、TRS ビットが“1”になることにより自動的に“1”になります。
- (3) ICSR2.TDRE フラグが“1”であることを確認した後、ICDRT レジスタに送信データ(スレーブアドレスと R/W# ビット)を書いてください。ICDRT レジスタに送信データを書くと TDRE フラグは自動的に“0”になり、ICDRT レジスタから ICDRS レジスタにデータが転送されて、再び TDRE フラグが“1”になります。R/W# ビットを含むスレーブアドレスの送信が完了すると、送信された R/W# ビットにより自動的に TRS ビットが変更され送信モード/受信モードが選択されます。RIIC は R/W# ビットが“0”的第一バイトを受信すると、引き続きマスタ送信モードの状態を継続します。
このとき ICSR2.NACKF フラグが“1”なら、スレーブデバイスが認識されていないか、あるいは通信不良が発生しているかですので、ストップコンディションを発行してください。ストップコンディションの発行は ICCR2.SP ビットに“1”を書くことで行われます。
なお 10 ビットアドレスフォーマットで送信する場合は、まず 1 回目のアドレス送信処理で ICDRT レジスタに 1111 0b + スレーブアドレスの上位 2 ビット + W を書き、2 回目のアドレス送信処理で ICDRT レジスタにスレーブアドレスの下位 8 ビットを書いてください。
- (4) ICSR2.TDRE フラグが“1”であることを確認した後、送信データを ICDRT レジスタに書いてください。
なお、送信データの準備ができるまで、またはストップコンディションを発行するまでの間 RIIC は自動的に SCL0 ラインを Low にホールドします。
- (5) 送信する全バイトを ICDRT レジスタに書いた後、ICSR2.TEND フラグが“1”になるまで待ってから ICCR2.SP ビットに“1”を書いてください(ストップコンディション発行要求)。RIIC はストップコンディション発行要求を受け付けると、ストップコンディションを発行します。
- (6) RIIC はストップコンディションを検出すると、ICCR2.MST, TRS ビットが自動的に“00b”になり、スレーブ受信モードに移行します。また、ストップコンディション検出により ICSR2.TDRE, TEND フラグも自動的に“0”になり、ICSR2.STOP フラグが“1”になります。
- (7) ICSR2.STOP フラグが“1”であることを確認した後、次通信のために ICSR2.NACKF, STOP フラグを“0”にしてください。




図 29.6 マスタ送信のフローチャート例




図 29.7 マスタ送信の動作タイミング(1)(7ビットアドレスフォーマットのとき)




図 29.8 マスタ送信の動作タイミング(2)(10ビットアドレスフォーマットのとき)




図 29.9 マスタ送信の動作タイミング(3)

29.3.4 マスタ受信動作

マスタ受信では、マスタデバイスである RIIC が SCL クロックを出力し、スレーブデバイスからデータを受信して、アクノリッジを返します。最初にスレーブデバイスにスレーブアドレスを送信する必要があるため、まずマスタ送信モードでスレーブアドレスを送信し、その後マスタ受信モードでデータを受信します。

図 29.10、図 29.11 にマスタ受信の使用例(7 ビットアドレスフォーマットの場合)を、図 29.12～図 29.14 にマスタ受信の動作タイミングを示します。

以下にマスタ受信の受信手順と動作を示します。

- (1) 初期設定を行います。詳細は「29.3.2 初期設定」を参照してください。
- (2) ICCR2.BBSY フラグを読んでバスが解放状態であることを確認した後、ICCR2.ST ビットに“1”を書きます(スタートコンディション発行要求)。RIIC はスタートコンディション発行要求を受け付けると、スタートコンディションを発行します。RIIC はスタートコンディションを検出すると BBSY フラグ、ICSR2.START フラグを自動的に“1”にし、ST ビットを自動的に“0”にします。このとき ST ビットが“1”的状態で出力した SDA 信号と SDA0 ラインの状態がずれることなくスタートコンディションを検出した場合、RIIC は ST ビットによるスタートコンディション発行が正しく行われたと認識し、ICCR2.MST, TRS ビットを自動的に“1”にしてマスタ送信モードになります。また ICSR2.TDRE フラグは、TRS ビットが“1”になることにより自動的に“1”になります。
- (3) ICSR2.TDRE フラグが“1”であることを確認した後、ICDRT レジスタに送信データ(スレーブアドレスと R/W# ビット)を書いてください。ICDRT レジスタに送信データを書くと TDRE フラグは自動的に“0”になり、ICDRT レジスタから ICDRS レジスタにデータが転送されて、再び TDRE フラグが“1”になります。R/W# ビットを含むスレーブアドレスの送信が完了すると、送信された R/W# ビットにより自動的に ICCR2.TRS ビットが変更され送信モード/受信モードが選択されます。RIIC は R/W# ビットが“1”的第一バイトを受信すると、9 クロック目の立ち上がりで TRS ビットを“0”にしてマスタ受信

モードに移行します。このとき TDRE フラグは “0” に、ICSR2.RDRF フラグは自動的に “1” になります。

このとき ICSR2.NACKF フラグが “1” なら、スレーブデバイスが認識されていないか、あるいは通信不良が発生しているかですので、ストップコンディションを発行してください。ストップコンディションの発行は ICCR2.SP ビットに “1” を書くことで行えます。

なお、10 ビットアドレスフォーマットでマスタ受信を行う場合は、まずマスタ送信で 10 ビットアドレスを送信した後、リスタートコンディションを発行します。その後、1111 0b + スレーブアドレスの上位 2 ビット + R を送信することで、マスタ受信モードに移行します。

- (4) ICSR2.RDRF フラグが “1” であることを確認した後、ダミーで ICDRR レジスタを読むと、RIIC は SCL クロックを出力して受信動作を開始します。
- (5) 1 バイトのデータ受信が終了し、ICMR3.RDRFS ビットで設定した SCL クロックの 8 クロック目、あるいは 9 クロック目の立ち上がりで、ICSR2.RDRF フラグが “1” になります。このとき ICDRR レジスタを読むと、受信したデータを読むことができ、同時に RDRF フラグは自動的に “0” になります。また SCL クロックの 9 クロック目のアクノリッジビットには、ICMR3.ACKBT ビットに設定された値が返信されます。また、次の受信バイトが最終バイト -1 の場合、ICDRR レジスタ(最終バイト -2 バイト目)を読む前に ICMR3.WAIT ビットを “1” (WAIT あり) にしてください。これにより、続く (6) の ICMR3.ACKBT ビットを “1” (NACK) にする処理が他割り込みなどにより遅れた場合でも最終バイトで NACK 出力を可能にするとともに、最終バイトの受信時に 9 クロック目の立ち下がりで SCL0 ラインを Low に固定して、ストップコンディション発行可能状態にすることができます。
- (6) ICMR3.RDRFS ビットが “0” でスレーブデバイスに次のデータ受信で通信終了であることを通知する必要がある場合には、ICMR3.ACKBT ビットを “1” (NACK) してください。
- (7) ICDRR レジスタ(最終バイト -1 バイト目)読み出し後、ICSR2.RDRF フラグが “1” であることを確認してから、ICCR2.SP ビットに “1” を書いて(ストップコンディション発行要求)、ICDRR レジスタ(最終バイト)を読んでください。RIIC は ICDRR レジスタの読み出しにより、WAIT 状態が解除され、9 クロック目の Low 出力終了または SCL0 ラインの Low ホールド解除後にストップコンディションを発行します。
- (8) RIIC はストップコンディションを検出すると、ICCR2.MST, TRS ビットは自動的に “00b” になり、スレーブ受信モードに移行します。また、ストップコンディション検出により ICSR2.STOP フラグが “1” になります。
- (9) ICSR2.STOP フラグが “1” であることを確認した後、次通信のために ICSR2.NACKF, STOP フラグを “0” してください。




図 29.10 マスタ受信のフローチャート例(7ビットアドレスフォーマットの場合、2バイト以下の場合)




図 29.11 マスタ受信のフローチャート例(7ビットアドレスフォーマット、3バイト以上の場合)




図 29.12 マスタ受信の動作タイミング(1)(7ビットアドレスフォーマット、RDRFSビット=0のとき)




図 29.13 マスタ受信の動作タイミング(2)(10ビットアドレスフォーマット、RDRFSビット=0のとき)




図 29.14 マスター受信の動作タイミング (3) (RDRFS ビット = 0 のとき)

29.3.5 スレーブ送信動作

スレーブ送信では、マスタデバイスが SCL クロックを出力し、スレーブデバイスである RIIC がデータを送信し、マスタデバイスがアクノリッジを返します。

図 29.15 にスレーブ送信の使用例を示します。図 29.16、図 29.17 にスレーブ送信の動作タイミングを示します。

以下にスレーブ送信の送信手順と動作を示します。

- (1) 初期設定を行います。詳細は「29.3.2 初期設定」を参照してください。
初期設定完了後、RIIC はスレーブアドレスが一致するまで待機状態となります。
- (2) RIIC はスレーブアドレスが一致した場合、SCL クロックの 9 クロック目の立ち上がりで該当する ICSR1.HOA, GCA, AASy ビット ($y = 0 \sim 2$) のいずれかを “1” にし、SCL クロックの 9 クロック目のアクノリッジビットに ICMR3.ACKBT ビットに設定した値を返信します。このとき受信した R/W# ビットが “1” のとき、ICCR2.TRS ビットおよび ICSR2.TDRE フラグを “1” にし、自動的にスレーブ送信モードに切り替わります。
- (3) ICSR2.TDRE フラグが “1” であることを確認した後、ICDRT レジスタに送信データを書いてください。
このとき、ICFER.NACKE ビットが “1” の状態でマスタデバイスからアクノリッジがなかった(NACK を受信した)場合、RIIC は次の通信動作を中断します。
- (4) ICSR2.NACKF フラグが “1” になるか、または最終送信データを ICDRT レジスタに書いた後、ICSR2.TDRE フラグが “1” の状態で、ICSR2.TEND フラグが “1” になるまで待ってください。
ICSR2.NACKF フラグが “1” または TEND フラグが “1” の場合、RIIC は 9 クロック目の立ち下がり以降 SCL0 ラインを Low にホールドします。
- (5) ICSR2.NACKF フラグが “1” または ICSR2.TEND フラグが “1” の場合、終了処理のため ICDRR レジスタをダミーで読んでください。これにより SCL0 ラインを開放します。
- (6) RIIC はストップコンディションを検出すると、ICSR1.HOA, GCA, AASy ビット ($y = 0 \sim 2$)、ICSR2.TDRE, TEND フラグ、ICCR2.TRS ビットを自動的に “0” にし、スレーブ受信モードに移行します。
- (7) ICSR2.STOP フラグが “1” であることを確認した後、次通信のために ICSR2.NACKF, STOP フラグを “0” にしてください。




図 29.15 スレーブ送信のフローチャート例




図 29.16 スレーブ送信の動作タイミング(1)(7ビットアドレスフォーマットのとき)




図 29.17 スレーブ送信の動作タイミング(2)

29.3.6 スレーブ受信動作

スレーブ受信では、マスタデバイスが SCL クロックと送信データを出力し、スレーブデバイスである RIIC がアクノリッジを返します。

図 29.18 にスレーブ受信の使用例を図 29.19、図 29.20 にスレーブ受信の動作タイミングを示します。

以下にスレーブ受信の受信手順と動作を示します。

- (1) 初期設定を行います。詳細は「29.3.2 初期設定」を参照してください。
初期設定完了後、RIIC はスレーブアドレスが一致するまで待機状態となります。
- (2) RIIC はスレーブアドレスが一致した場合、RIIC は SCL クロックの 9 クロック目の立ち上がりで該当する ICSR1.HOA, GCA, AASy ビット ($y = 0 \sim 2$) のいずれかを “1” にし、SCL クロックの 9 クロック目のアクノリッジビットに ICMR3.ACKBT ビットに設定した値を返信します。このとき受信した R/W# ビットが “0” なら、スレーブ受信モードの状態を継続し、ICSR2.RDRF フラグを “1” にします。
- (3) ICSR2.STOP フラグが “0” で、かつ ICSR2.RDRF フラグが “1” であることを確認したら、最初の 1 回目は ICDRR レジスタをダミーで読んでください(なお、ダミーで読んだ受信データは 7 ビットアドレスフォーマット時にスレーブアドレス + R/W# ビット、10 ビットアドレスフォーマット時は下位 8 ビットアドレスになります)。
- (4) ICDRR レジスタを読むと RIIC は ICSR2.RDRF フラグを自動的に “0” にします。なお、ICDRR レジスタの読み出しが遅れて、RDRF フラグが “1” になった状態で次のデータを受信すると、RIIC は RDRF フラグが “1” になるタイミングの 1 つ手前の SCL クロック立ち下がりで SCL0 ラインを Low にホールドします。この Low ホールドは ICDRR レジスタを読むことで解除され RIIC は SCL0 ラインを開放します。ICSR2.STOP フラグが “1” で、かつ ICSR2.RDRF フラグが “1” の場合、または全データ受信が完了するタイミングで ICDRR レジスタを読んでください。
- (5) RIIC はストップコンディションを検出すると、ICSR1.HOA, GCA, AASy ビット ($y = 0 \sim 2$) を自動的に “0” にします。
- (6) ICSR2.STOP フラグが “1” であることを確認した後、次通信のために ICSR2.STOP フラグを “0” にしてください。




図 29.18 スレーブ受信のフローチャート例




図 29.19 スレーブ受信の動作タイミング(1)(7ビットアドレスフォーマット、RDRFS ビット = 0 のとき)




図 29.20 スレーブ受信の動作タイミング(2)(RDRFS ビット = 0 のとき)

29.4 SCL 同期回路

RIIC の SCL クロック生成は SCL0 ラインの立ち上がりを検出すると、ICBRH レジスタで設定された High 幅のカウントを開始し、High 幅のカウントが終了すると SCL0 ラインを Low にドライブして立ち下げます。また SCL0 ラインの立ち下がりを検出すると、ICBRL レジスタで設定された Low 幅のカウントを開始し、Low 幅のカウントが終了すると SCL0 ラインの Low ドライブを終了して SCL0 ラインを開放します。これにより SCL クロックを生成します。

I²Cバスをマルチマスターで使用する場合、SCL クロックは他のマスタデバイスとの競合により SCL クロック同士が衝突する場合があります。SCL クロックが衝突した場合、マスタデバイスは SCL クロックの同期化を行う必要があります。この SCL クロックの同期はビットごとに行う必要があります、RIIC はマスタモード時に SCL0 ラインを監視してビットごとに同期を取りながら SCL クロックを生成する機能(SCL 同期回路)を備えています。

RIIC が SCL0 ラインの立ち上がりを検出し ICBRH レジスタで設定された High 幅のカウント中に他のマスタデバイスの SCL クロック出力により SCL0 ラインが立ち下げられた場合、RIIC は SCL0 ラインの立ち下がりを検出すると High 幅のカウントアップ動作を中断し、SCL0 ラインの Low ドライブを行うのと同時に ICBRL レジスタで設定された Low 幅のカウントアップを開始します。Low 幅のカウントが終了すると SCL0 ラインの Low ドライブを終了して SCL0 ラインを開放します。このとき他のマスタデバイスの SCL クロックの Low 幅が RIIC で設定された Low 幅よりも長い場合、SCL クロックの Low 幅は延長されます。他のマスタデバイスの Low 幅出力が終了すると、SCL0 ラインが開放され SCL クロックが立ち上ります。そのため SCL クロック出力衝突時の SCL クロックの High 幅は短いクロックに同期し、Low 幅は長いクロックに同期化されます。なお、この SCL 同期は ICFER.SCLE ビットが“1”的とき有効です。




図 29.21 RIIC の SCL クロック生成および SCL 同期化動作

29.5 SDA 出力遅延機能

RIIC は SDA 出力遅延機能を備えています。SDA 出力遅延機能は、すべての SDA 出力タイミング(発行動作(開始/再開始/停止)、データ出力、ACK/NACK 出力)を遅延させることができます。

SDA 出力遅延機能は、SCL クロックの立ち下がり検出から SDA 出力を遅延させ、確実に SCL クロックの Low 期間中に SDA 出力をすることで、通信デバイスの誤認動作を防ぐ目的で使用する機能で、SMBus のデータホールド時間 : 300 ns (min) の仕様を満たす目的でも使用することができます。

この SDA 出力遅延機能は ICMR2.SDDL[2:0] ビットが “000b” 以外のとき有効で、SDDL[2:0] ビットが “000b” のとき無効です。

SDA 出力遅延機能が有効(SDDL[2:0] ビットが “000b” 以外)のとき、SDA 出力遅延カウンタは ICMR2.DLCS ビットで選択された内部基準クロック(IICφ)またはその 2 分周クロック(IICφ/2)をカウントソースとして SDDL[2:0] ビットで設定されたサイクル数分のカウント動作を行い、遅延サイクル分のカウントが終了した時点で RIIC は SDA 出力(発行動作(開始/再開始/停止)、データ出力、ACK/NACK 出力)を行います。




図 29.22 SDA 出力遅延タイミング

29.6 デジタルノイズフィルタ回路


SCL0 端子および SDA0 端子の状態は、アナログノイズフィルタ回路およびデジタルノイズフィルタ回路を経由して内部に取り込まれます。図 29.23 にデジタルノイズフィルタ回路のブロック図を示します。

RIIC に内蔵されているデジタルノイズフィルタ回路は、4 段の直列に接続されたフリップフロップ回路と一致検出回路で構成されています。

デジタルノイズフィルタの有効段数は ICMR3.NF[1:0] ビットで選択し、ノイズ除去能力は選択した有効段数に応じて 1 IIC_φ ~ 4 IIC_φ サイクル分となります。

SCL0 端子入力信号(または SDA0 端子入力信号)は IIC_φ の立ち下がりでサンプリングされ、ICMR3.NF[1:0] ビットで設定された有効段数のフリップフロップ回路出力がすべて一致したとき、そのレベルが内部信号として伝えられ、一致しない場合は前の値を保持します。

なお、PCLK = 4 MHz 時の 400 kbps 通信のように内部動作クロック(PCLK)と通信速度の比が小さい場合、デジタルノイズフィルタの特性上、ノイズ発生時に必要な信号まで除去してしまう場合があります。そのような場合は、デジタルノイズフィルタ回路の使用を禁止(ICFER.NFE ビット = 0)し、アナログノイズフィルタ回路のみを使用することができます。



29.7 アドレス一致検出機能

RIIC はジェネラルコールアドレス、ホストアドレスの他に 3 種類のスレーブアドレスを設定可能です。またスレーブアドレスには 7 ビットアドレスまたは 10 ビットアドレスの設定が可能です。

29.7.1 スレーブアドレス一致検出機能

RIIC は 3 種類のスレーブアドレスを設定可能で、それに応じたスレーブアドレス検出機能を備えています。ICSER.SARyE ビット ($y = 0 \sim 2$) が “1” のとき、SARy/SARLy レジスタ ($y = 0 \sim 2$) に設定されたスレーブアドレスを検出することができます。

RIIC は設定されたスレーブアドレス一致を検出すると、SCL クロックの 9 クロック目の立ち上がりで該当する ICSR1.AASy フラグ ($y = 0 \sim 2$) を “1” にし、続く R/W# ビットにより ICSR2.RDRF フラグまたは ICSR2.TDRE フラグを “1” にします。これにより受信データフル割り込み (RXI) または送信データエンブティ割り込み (TXI) を発生させることができます、AASy フラグを確認することでどのスレーブアドレスが指定されたかを識別することができます。

図 29.24～図 29.26 に AASy フラグが “1” になるタイミングを示します。




図 29.24 7 ビットアドレスフォーマット選択時に AASy フラグが “1” になるタイミング




図 29.25 10 ビットアドレスフォーマット選択時に AASy フラグが“1”になるタイミング




図 29.26 7 ビット /10 ビットアドレスフォーマット混在時に AASy フラグが“1”または“0”になるタイミング

29.7.2 ジェネラルコールアドレス検出機能

RIIC はジェネラルコールアドレス (0000 000b + 0 (write)) の検出機能を備えています。ICSER.GCAE ビットが“1”的とき、ジェネラルコールアドレスを検出することができます。

スタートコンディションまたはリスタートコンディション後のアドレスが 0000 000b + 1 (read) (スタートバイト) だった場合、RIIC はこのアドレスを All “0” のスレーブアドレスと認識し、ジェネラルコールアドレスとみなしません。

RIIC はジェネラルコールアドレスを検出すると、SCL クロックの 9 クロック目の立ち上がりで ICSR1.GCA フラグを“1”にし、同時に ICSR2.RDRF フラグを“1”にします。これにより受信データフル割り込み(RXI)を発生させることができ、GCA フラグを確認することでジェネラルコールアドレスが送信されたことを認識することができます。

なお、ジェネラルコールアドレス検出後の動作は通常のスレーブ受信動作と同じです。




図 29.27 ジェネラルコールアドレス受信時に GCA フラグが“1”になるタイミング

29.7.3 デバイス ID アドレス検出機能

RIIC は I²C バス (Rev.03) に準拠したデバイス ID アドレスの検出機能を備えています。ICSER.DIDE ビットを “1” にした状態で、スタートコンディションまたはリスタートコンディション後の 1 バイト目に 1111 100b を受信すると、RIIC はこのアドレスをデバイス ID アドレスと認識し、続く R/W# ビットが “0” のとき SCL クロックの 8 クロック目の立ち上がりで ICSR1.DID フラグを “1” にした後、2 バイト目以降と自スレーブアドレスとの比較動作を行います。この 2 バイト目以降のアドレスがスレーブアドレスレジスタの値と一致した場合、該当する ICSR1.AASy フラグ (y = 0 ~ 2) が “1” になります。

その後スタートコンディションまたはリスタートコンディション後の 1 バイト目が再びデバイス ID アドレス (1111 100b) と一致し、続く R/W# ビットが “1” のとき RIIC は続く 2 バイト目以降はアドレス比較動作を行わず、ICSR2.TDRE フラグを “1” にします。

デバイス ID アドレス検出機能は、自スレーブアドレスと不一致あるいは自スレーブアドレス一致後のリスタートコンディション後のアドレスがデバイス ID アドレスと不一致の場合、DID フラグを “0” にし、スタートコンディションまたはリスタートコンディション後の 1 バイト目がデバイス ID アドレス (1111 100b) と一致し、かつ R/W# ビットが “0” のとき DID フラグを “1” にセットし、続く 2 バイト目以降をスレーブアドレスと比較します。R/W# ビットが “1” の場合、DID フラグは前値の状態を継続し、2 バイト目以降のスレーブアドレス比較を行いません。そのため、TDRE フラグが “1” であることを確認後 DID フラグをチェックすることで、デバイス ID を受信したことを確認することができます。

なお、一連のデバイス ID 受信後にホストに送信するデバイス ID フィールドとして必要な情報 (3 バイト分：メーカ [12 ビット] + 部品識別 [9 ビット] + リビジョン [3 ビット]) は、通常の送信データと同様あらかじめ準備してください。また、デバイス ID フィールドに必要な情報の詳細については NXP 社にお問い合わせください。




図 29.28 デバイス ID アドレス受信時の AASy、DID フラグセット / クリアタイミング

29.7.4 ホストアドレス検出機能

RIIC には SMBus 動作時にホストアドレス検出機能を備えています。ICMR3.SMBS ビットが “1” のとき ICSER.HOAE ビットを “1” にすると、スレーブ受信モード (ICCR2.MST, TRS ビット = 00b) にホストアドレス (0001 000b) を検出することができます。

RIIC はホストアドレスを検出すると、SCL クロックの 9 クロック目の立ち上がりで ICSR1.HOA フラグを “1” にし、Wr ビット (R/W# ビットに “0” を受信) のとき ICSR2.RDRF フラグを “1” にします。これにより受信データフル割り込み (RXI) を発生させることができ、HOA フラグを確認することでスマートバッテリなどからホストアドレスが送信されたことを認識することができます。

なお、ホストアドレス (0001 000b) に続くビットが Rd ビット (R/W# ビットに “1” を受信) の場合においてもホストアドレスを検出することができます。また、ホストアドレス検出後の動作は通常のスレーブ動作と変わりありません。




図 29.29 ホストアドレス受信時に HOA フラグが “1” になるタイミング

29.8 SCL の自動 Low ホールド機能

29.8.1 送信データ誤送信防止機能

RIIC は送信モード時 (ICCR2.TRS ビット = 1)、シフトレジスタ (ICDRS レジスタ) が空の状態でかつ送信データ (ICDRT レジスタ) が書かれていらない場合、以下に示す区間、自動的に SCL0 ラインの Low ホールドを行います。この Low ホールドは送信データの書き込みが行われるまでの期間 Low 区間を延長し、意図しない送信データの誤送信を防止します。

《マスタ送信モード》

- スタートコンディション / リスタートコンディション発行後の Low 区間
- 9 クロック目と 1 クロック目の Low 区間

《スレーブ送信モード》

- 9 クロック目と 1 クロック目の Low 区間




図 29.30 送信モードの自動 Low ホールド動作

29.8.2 NACK受信転送中断機能

RIICは送信モード時(ICC2.TRSビット=1)にNACKを受信した場合、転送動作を中断する機能を備えています。この機能はICFER.NACKEビットが“1”(転送中断許可)のとき有効で、NACK受信時にすでに次の送信データが書き込まれていた場合(ICSR2.TDREフラグ=0の状態)、SCLクロックの9クロック目の立ち下がり時の次のデータ送信動作を自動的に中断します。これにより次送信データのMSBが“0”的SDA0ラインLow出力固定を防止することができます。

なおNACK受信転送中断機能で転送動作が中断された場合(ICSR2.NACKFフラグ=1)、以後の送信動作および受信動作は行いません。動作を再開するにはNACKFフラグを“0”にしてください。またマスタ送信モードの場合にはNACKFフラグを“0”にした後、リスタートコンディション発行またはストップコンディション発行後にスタートコンディション発行を行って、動作をやり直してください。




図 29.31 NACK受信時の転送中断動作(NACKEビット=1のとき)

29.8.3 受信データ取りこぼし防止機能

RIIC は受信モード時 (ICCR2.TRS ビット = 0)、受信データフル (ICSR2.RDRF フラグ = 1) の状態で受信データ (ICDRR レジスタ) の読み出しが 1 転送バイト以上遅れるなどの応答処理遅延が発生した場合、次のデータ受信の 1 つ手前で自動的に SCL0 ラインの Low ホールドを行い、受信データの取りこぼしを未然に防止します。

この自動 Low ホールドによる取りこぼし防止機能は、最終受信データの読み出し処理が遅れて、その間にストップコンディション後に自スレーブアドレスを指定された場合にも有効で、ストップコンディション後自スレーブアドレスと不一致の場合にはこの Low ホールドは行わないため、他の通信を阻害しません。

また、RIIC では ICMR3.WAIT, RDRFS ビットの組み合わせにより Low ホールドを行う区間を選択することができます。

(1) WAIT ビットによる 1 バイト受信動作 / 自動 Low ホールド機能

ICMR3.WAIT ビットを “1” にすると、RIIC は WAIT ビット機能による 1 バイト受信動作になります。 ICMR3.RDRFS ビットが “0” のとき、RIIC は SCL クロックの 8 クロック目の立ち下がりから 9 クロック目の立ち下がり期間のアクノリッジビットには自動的に ICMR3.ACKBT ビットの内容が送出され、9 クロック目立ち下がりを検出すると WAIT ビット機能により自動的に SCL0 ラインを Low にホールドします。この Low ホールドは ICDRR レジスタの読み出しによって解除されます。そのため 1 バイトごとの受信動作が可能となります。

なお WAIT ビット機能は、マスター受信モード時またはスレーブ受信モード時でかつ自スレーブアドレス (ジェネラルコールアドレス、ホストアドレス含む) と一致した以降の受信バイトから有効になります。

(2) RDRFS ビットによる 1 バイト受信動作 (ACK/NACK 送出制御) / 自動 Low ホールド機能

ICMR3.RDRFS ビットを “1” にすると、RIIC は RDRFS ビット機能による 1 バイト受信動作になります。 RDRFS ビットを “1” にすると、受信データフルフラグ (ICSR2.RDRF フラグ) が “1” になるタイミングが SCL クロックの 8 クロック目の立ち上がりに変更され、8 クロック目の立ち下がりを検出すると自動的に SCL0 ラインを Low にホールドします。この Low ホールドは ICMR3.ACKBT ビットへの書き込みによって解除され、ICDRR レジスタの読み出しでは解除されません。そのため 1 バイトごとに受信したデータの内容に応じた ACK/NACK 送出の受信動作が可能となります。

なお RDRFS ビット機能は、マスター受信モード時またはスレーブ受信モード時でかつ自スレーブアドレス (ジェネラルコールアドレス、ホストアドレス含む) と一致した以降の受信バイトから有効になります。




図 29.32 受信モードの自動 Low ホールド動作 (RDRFS、WAIT ビット)

29.9 アービトレーションロスト検出機能

RIIC には I²C バス仕様で定められている通常のアービトレーションロスト検出機能の他に、スタートコンディションの二重発行防止、NACK 送信時のアービトレーションロスト検出やスレーブ送信時におけるアービトレーションロスト検出機能も備えています。

29.9.1 マスタアービトレーションロスト検出機能 (MALE ビット)

RIIC はスタートコンディション発行の際 SDA0 ラインを Low にしますが、これよりも早く他のマスタデバイスがスタートコンディションを発行して SDA0 ラインを Low にした場合、アービトレーションロストを発生させ、他のマスタデバイスの通信を優先します。同様に ICCR2.BBSY フラグが “1”(バスビジー中) のときに ICCR2.ST ビットを “1” にするとアービトレーションロストが発生し、他のマスタデバイスの通信を優先します。スタートコンディションは生成しません。

またスタートコンディション発行が正常に行われた場合、アドレス送信を含む送信データ (SDA 信号) と SDA0 ラインに不一致が生じた場合 (SDA 出力が High 出力 (SDA0 端子はハイインピーダンス) で、 SDA ラインに Low を検出したとき) 、アービトレーションロストを発生させます。

マスタアービトレーションロストが発生した場合、 RIIC はスレーブ受信モードに移行します。このときジェネラルコールアドレスを含むスレーブアドレス一致があった場合にはスレーブ動作を継続します。

なおマスタアービトレーションロスト検出は、 ICFER.MALE ビットが “1”(マスタアービトレーションロスト検出許可) の状態で以下に示す条件が成立したとき、アービトレーションロストを検出します。

マスタアービトレーションロスト条件

- ICCR2.BBSY フラグが “0” の状態で ICCR2.ST ビットを “1” にしてスタートコンディションを発行したときに SDA 信号と SDA0 ライン上の信号の状態が不一致のとき (スタートコンディション発行エラー)
- ICCR2.BBSY フラグが “1” で ICCR2.ST ビットを “1” にしたとき (スタートコンディション二重発行エラー)
- マスタ送信モード時 (ICCR2.MST, TRS ビット = 11b) 、アクノリッジを除く送信データ (SDA 信号) と SDA0 ライン上の信号の状態が不一致のとき




図 29.33 マスタアービトレーションロスト検出動作例 (MALE ビット = 1 のとき)




図 29.34 スタートコンディション発行時のアービトレーションロスト (MALE ビット = 1 のとき)

29.9.2 NACK送信アービトレイションロスト検出機能(NALEビット)

RIICは受信モード時でNACK送信時に出力したSDA信号とSDA0ライン上の信号の状態が不一致の場合(SDA出力がHigh出力(SDA0端子はハイインピーダンス)で、SDA0ラインにLowを検出したとき)、アービトレイションロストを発生させる機能を備えています。このアービトレイションロスト機能は、主にマルチマスターのシステムにおいて2つ以上のマスターが同時に同一スレーブデバイスからデータを受信する際にNACK送信とACK送信が衝突することで発生します。これは2つ以上のマスタデバイスが1つのスレーブデバイスを介して共通の情報のやり取りする際に起こり得ます。図29.35にNACK送信アービトレイションロスト検出動作例を示します。




図29.35 NACK送信アービトレイションロスト検出動作例 (NALEビット=1のとき)

2つのマスタデバイス(マスターA、マスターB)と1つのスレーブデバイスがバス上に接続されている場合を例に挙げて説明します。マスターAはスレーブデバイスから2バイト受信、マスターBはスレーブデバイスから4バイト分のデータ受信を行うものとします。

このときマスターAとマスターBが同時にスレーブデバイスをアクセスした場合、スレーブアドレスは同じであるため、マスターA、マスターBともスレーブデバイスアクセス時にアービトレイションロストが発生しません。そのためマスターA、マスターBともどちらもバス権を取得したものと認識して動作します。ここでマスターAは、スレーブデバイスから最終バイトである2バイト分の受信が完了した時点でNACKを送信します。一方マスターBは、スレーブデバイスから必要な4バイト受信に満たないためACK送信を行います。このときマスターAのNACK送信とマスターBのACK送信の衝突が発生します。一般的にこのような状況が発生した場合、マスターAはマスターBが出了したACK送信を検出できないままストップコンディション発行動作を行うため、マスターBのSCLクロック出力と競合し通信を阻害します。

RIICはこのようなNACK送信時にACKを受信した場合、他のマスタデバイスと競合負けが発生したことを探知しアービトレイションロストを発生させることができます。

NACK送信アービトレイションロストが発生した場合、RIICはスレーブ一致状態を解除してスレーブ受信モードに移行します。これによりストップコンディション発行を未然に防ぎ、バスの通信阻害を防止することができます。

また SMBus の ARP コマンド処理において、アサインアドレスの UDID (ユニークデバイスアイデンティファイ) 不一致時の NACK 送信以降、およびアサインアドレス確定後の Get UDID (汎用) の NACK 送信以降の余剰処理 ("FFh" 送信処理) を省くことができます。

なおNACK送信アービトレーションロスト検出は、ICFER.NALEビットが“1”(NACK送信アービトレーションロスト検出許可)の状態で以下に示す条件が成立したとき、アービトレーションロストを検出します。

NACK送信アービトレーションロスト条件

- NACK送信時(ICMR3.ACKBTビット=1)、出力したSDA信号とSDA0ライン上の信号の状態が不一致のとき(ACKを受信したとき)

29.9.3 スレーブアービトレーションロスト検出機能(SALEビット)

RIICは、スレーブ送信時に送信データ(出力したSDA信号)とSDA0ライン上の信号の状態に不一致が生じた場合(出力したSDA出力がHigh出力(SDA0端子はハイインピーダンス)で、SDA0ラインにLowを検出したとき)、アービトレーションロストを発生させる機能を備えています。このアービトレーションロスト機能は、主にSMBusのUDID(ユニークデバイスアイデンティファイ)送信時に使用します。

スレーブアービトレーションロストが発生した場合、RIICはスレーブ一致状態を解除してスレーブ受信モードに移行します。

この機能によりSMBusのUDID送信時のデータ衝突検出およびデータ衝突以降の余剰処理(“FFh”送信処理)を省くことができます。

なおスレーブアービトレーションロスト検出は、ICFER.SALEビットが“1”(スレーブアービトレーションロスト検出許可)の状態で以下に示す条件が成立したとき、アービトレーションロストを検出します。

スレーブアービトレーションロスト条件

- スレーブ送信モード時(ICCR2.MST,TRSビット=01b)、アクノリッジを除く送信データ(出力したSDA信号)とSDA0ライン上の信号の状態が不一致のとき




図 29.36 スレーブアービトレーションロスト検出動作例(SALEビット=1のとき)

29.10 スタートコンディション、リスタートコンディション、ストップコンディション発行機能

29.10.1 スタートコンディション発行動作

RIIC は、ICCR2.ST ビットによりスタートコンディションの発行を行います。

ST ビットを “1” にすると、スタートコンディション発行の要求が行われ ICCR2.BBSY フラグが “0”(バスフリー) の状態のときスタートコンディションの発行を行います。スタートコンディションが正常に発行された場合、RIIC は自動的にマスタ送信モードに移行します。

スタートコンディションの発行は、以下のシーケンスに従って行われます。

スタートコンディション発行動作

- (1) SDA0 ラインを立ち下げ (High から Low に遷移)
- (2) ICBRH レジスタで設定した時間スタートコンディションのホールド時間を確保
- (3) SCL0 ラインを立ち下げ (High から Low に遷移)
- (4) SCL0 ラインの Low を検出後、ICBRL レジスタで設定した時間 SCL0 ラインの Low 幅を確保

29.10.2 リスタートコンディション発行動作

RIIC は ICCR2.RS ビットによりリスタートコンディションの発行を行います。

RS ビットを “1” にするとリスタートコンディション発行の要求が行われ、RIIC は ICCR2.BBSY フラグが “1”(バスビジー) の状態でかつ ICCR2.MST ビットが “1”(マスタモード) のとき、リスタートコンディションの発行を行います。

リスタートコンディションの発行は、以下のシーケンスに従って行われます。

リスタートコンディション発行動作

- (1) SDA0 ラインを開放
- (2) ICBRL レジスタで設定した時間 SCL0 ラインの Low 幅を確保
- (3) SCL0 ラインを開放 (Low から High に遷移)
- (4) SCL0 ラインの High 検出後、ICBRL レジスタで設定した時間リスタートコンディションのセットアップ時間を確保
- (5) SDA0 ラインを立ち下げ (High から Low に遷移)
- (6) ICBRH レジスタで設定した時間リスタートコンディションのホールド時間を確保
- (7) SCL0 ラインを立ち下げ (High から Low に遷移)
- (8) SCL0 ラインの Low を検出後、ICBRL レジスタで設定した時間 SCL0 ラインの Low 幅を確保




図 29.37 スタートコンディション / リスタートコンディション発行動作タイミング (ST、RS ビット)

29.10.3 ストップコンディション発行動作

RIIC は ICCR2.SP ビットによりストップコンディションの発行を行います。

SP ビットを “1” にするとストップコンディション発行の要求が行われ、RIIC は ICCR2.BBSY フラグが “1” (バスビジー) の状態でかつ ICCR2.MST ビットが “1” (マスタモード) のとき、ストップコンディションの発行を行います。

ストップコンディションの発行は、以下のシーケンスに従って行われます。

ストップコンディション発行動作

- (1) SDA0 ラインを立ち下げる (High から Low に遷移)
- (2) ICBRL レジスタで設定した時間 SCL0 ラインの Low 幅を確保
- (3) SCL0 ラインを開放 (Low から High に遷移)
- (4) SCL0 ラインの High 検出後、ICBRH レジスタで設定した時間ストップコンディションのセットアップ時間を確保
- (5) SDA0 ラインを開放 (Low から High に遷移)
- (6) ICBRL レジスタで設定した時間バスフリー時間を確保
- (7) BBSY フラグクリア (バス権解放)




図 29.38 ストップコンディション発行動作タイミング (SP ビット)

29.11 バスハングアップ

I²C バスでは主にノイズ等の影響により、マスタデバイスとスレーブデバイス間で同期ずれが発生すると、SCL0 ラインや SDA0 ラインが固定されたままバスハングアップを起こす場合があります。

RIIC は、このバスハングアップ状態に対し SCL0 ラインを監視することで、バスハングアップ状態を検出できるタイムアウト検出機能や、同期ずれによるバスハングアップ状態を解除するための SCL クロック追加出力機能および RIIC リセット機能、内部リセット機能を備えています。

また、ICCR1.SCLO, SDAO, SCLI, SDAI ビットを確認することで、RIIC 自身が SCL0 ライン /SDA0 ラインに Low 出力しているか、あるいは通信デバイス側が Low 出力しているかどうかを確認することが可能です。

29.11.1 タイムアウト検出機能

RIIC には SCL0 ラインに一定時間以上変化が見られない状態を検出するタイムアウト検出機能を備えています。RIIC は、SCL0 ラインが Low または High に固定されたまま一定時間以上経過したことを検知し、バスの異常状態を検出することができます。

タイムアウト検出機能は SCL0 ラインの状態を監視し、Low または High の時間を内部カウンタでカウントします。タイムアウト検出機能は SCL0 ラインに変化(立ち上がり / 立ち下がり)があった場合、内部カウンタをリセットし、変化がない場合カウント動作を続けます。SCL0 ラインに変化がないまま内部カウンタがオーバフローすると、RIIC はタイムアウトを検出しバスハングアップを知らせることができます。

このタイムアウト検出機能は ICFER.TMOE ビットが “1” のとき有効で、以下の期間に SCL0 ラインの Low 固定または High 固定のバスハングアップを検出します。

- マスタモード (ICCR2.MST ビット = 1) で、バスビジー (ICCR2.BBSY フラグ = 1)
- スレーブモード (ICCR2.MST ビット = 0) で、自スレーブアドレス一致 (ICSR1 レジスタ ≠ 00h)かつバスビジー (ICCR2.BBSY フラグ = 1)
- スタートコンディション発行要求中 (ICCR2.ST ビット = 1) で、バスフリー (ICCR2.BBSY フラグ = 0)

タイムアウト検出機能の内部カウンタは、ICMR1.CKS[2:0] ビットで設定された内部基準クロック (IICφ) をカウントソースとして動作し、ロングモード選択時 (ICMR2.TMOS ビット = 0) 16 ビットカウンタ、ショートモード選択時 (TMOS ビット = 1) 14 ビットカウンタとなります。

また内部カウンタのカウント動作は、SCL0 ラインが Low のときカウントさせるか、High のときカウントさせるか、あるいはその両方をカウントさせるかを ICMR2.TMOH, TMOL ビットの設定により選択することができます。なお TMOH, TMOL ビットの両方を “0” にした場合は、内部カウント動作を行いません。




図 29.39 タイムアウト検出機能

29.11.2 SCL クロック追加出力機能

RIIC にはマスタモード時、スレーブデバイスとの同期ずれによるスレーブデバイスの SDA0 ライン Low 固定状態を開放するための SCL クロック追加出力機能を備えています。

SCL クロック追加出力機能は、SCL クロックを 1 クロック単位で追加出力をする機能で、主にマスタモード時にスレーブデバイスが SDA0 ラインを Low 固定状態のままストップコンディションを発行できない場合に、スレーブデバイスの SDA0 ライン固定状態を開放させることに使用します。通常は使用しないでください。正常な通信動作中に使用すると通信異常の原因になります。

SCL クロック追加出力は、ICCR1.CLO ビットを “1” にすると、ICMR1.CKS[2:0] ビット、ICBRH、ICBRL レジスタで設定された転送速度の SCL クロックが 1 クロック分追加クロックとして出力されます。1 クロック分の追加クロック出力が終了すると CLO ビットは自動的に “0” になります。そのためソフトウェアで CLO ビットが “0” であることを確認後 “1” を書くことにより、追加クロックを連続的に出力することができます。

RIIC がマスタモード時にノイズ等の影響によりスレーブデバイスとの同期ずれが原因でスレーブデバイスが SDA0 ラインを Low 固定状態のままストップコンディションを発行できないバスハングアップのとき、SCL クロック追加出力機能を使用して追加クロックを 1 クロックずつ出力することでスレーブデバイスの SDA0 ラインの Low 固定状態を開放させ、バス状態を復帰させることができます。このスレーブデバイスの SDA0 ライン開放は ICCR1.SDAI ビットをチェックすることで確認することができます。スレーブデバイスの SDA0 ライン開放を確認した後、通信を終了させるため再度ストップコンディション発行を行ってください。

なお、この機能を使用する場合は ICFER.MALE ビットを “0”（マスターアービトレーションロスト検出禁

止)にして使用してください。MALE ビットが“1”(マスタアービトレーションロスト検出許可)の場合、ICCR1.SDAO ビットの値と SDA0 ラインが不一致のときアービトレーションロストが発生しますので注意してください。

ICCR1.CLO ビットの出力条件

- バスフリー状態(ICCR2.BBSY フラグ=0)またはマスタモード(ICCR2.MST ビット=1、BBSY フラグ=1 の状態)のとき
- 通信デバイスが SCL0 ラインを Low ホールドにしていない状態のとき

図 29.40 に SCL クロック追加出力機能(CLO ビット)を示します。




図 29.40 SCL クロック追加出力機能(CLO ビット)

29.11.3 RIIC リセット、内部リセット

RIIC は RIIC モジュールをリセットするための機能を備えています。リセットには 2 種類のリセットがあり、1 つは ICCR2.BBSY フラグを含めた全レジスタの初期化を行う RIIC リセット、もう 1 つは各種設定値を保持したままスレーブアドレス一致状態の解除や内部カウンタの初期化などを行う内部リセットです。

リセット後は ICCR1.IICRST ビットを“0”してください。

いずれのリセットも SCL0 端子 / SDA0 端子の出力状態を解除しハイインピーダンスに戻すため、バスハンギングアップ状態の解除にも利用できます。

なおスレーブ動作時のリセットは、マスタデバイスとの同期ずれを引き起こす原因になりますので使用は極力避けてください。また RIIC リセット (ICCR1.ICE, IICRST ビット = 01b) のリセット中はスタートコンディションなどのバス状態を監視できませんので注意してください。

RIIC リセット、内部リセットの詳細については、「29.14 リセット時 / コンディション検出時のレジスタおよび機能の初期化」を参照してください。

29.12 SMBus 動作

RIIC は SMBus (Ver.2.0) に準拠した通信動作が可能です。SMBus 通信を行うには、ICMR3.SMBS ビットを“1”にしてください。転送速度は SMBus 仕様の 10 kbps ~ 100 kbps の範囲に収まるよう ICMR1.CKS[2:0] ビット、ICBRH、ICBRL レジスタを設定し、データホールド時間 : 300 ns (min) の仕様を守るよう ICMR2.DLCS ビットおよび ICMR2.SDDL[2:0] ビットの値を決定してください。RIIC をスレーブデバイスのみの動作で使用する場合には、転送速度の設定は不要ですが、ICBRL はデータセットアップ時間 (250 ns) 以上の値を設定してください。

なお SMBus デバイスデフォルトアドレス (1100 001b) はスレーブアドレスレジスタ L0 ~ L2 (SARL0、SARL1、SARL2) のいずれか 1 本を使用し、該当する SARUy.FS ビット (y=0 ~ 2) (7 ビット /10 ビットアドレスフォーマット選択ビット) を“0”(7 ビットアドレスフォーマット) を選択してください。

また、UDID (ユニークデバイスアイデンティファイ) 送信時には、ICFER.SALE ビットを“1”にしてスレーブアービトレーションロスト検出機能を有効にしてください。

29.12.1 SMBus タイムアウト測定

(1) スレーブデバイスのタイムアウト測定

SMBus 通信では、スレーブデバイスは以下に示す区間 (タイムアウト間隔 : T_{LOW:SEXT}) を計測する必要があります。

- スタートコンディションからストップコンディション

スレーブデバイスでタイムアウト測定を行う場合、RIIC のスタートコンディション検出割り込み (STI)、ストップコンディション検出割り込み (SPI) を利用してスタートコンディション検出からストップコンディション検出までの時間を MTU または TMR タイマを使用してその区間を計測することで行います。このタイムアウト測定時間は SMBus 仕様のクロック Low の累積時間 (スレーブデバイス) T_{LOW:SEXT} : 25 ms (max) 以内である必要があります。

MTU または TMR で計測した時間が、SMBus 仕様のクロック Low 検出のタイムアウト T_{TIMOUT} : 25 ms (min) を超えた場合、スレーブデバイスはバス解放動作を行う必要があります。スレーブデバイスのバス解放動作を行うには ICCR1.IICRST ビットに“1”を書き、RIIC の内部リセットを行ってください。内部リセットを行うと RIIC は SCL0 端子 /SDA0 端子のバス駆動を中止し、端子をハイインピーダンスにすることができます。これによりバス解放を行うことができます。

(2) マスタデバイスのタイムアウト測定

SMBus 通信のマスタデバイスは以下に示す区間 (タイムアウト間隔 : T_{LOW:MEXT}) を計測する必要があります。

- スタートコンディションからアクノリッジビット
- アクノリッジビットから次のアクノリッジビット
- アクノリッジビットからストップコンディション

マスタデバイスでタイムアウト測定を行う場合、RIIC のスタートコンディション検出割り込み (STI)、ストップコンディション検出割り込み (SPI)、および送信終了割り込み (TEI) または受信データフル割り込み (RXI) を利用して、それぞれの区間を MTU または TMR タイマを使用して各区間の時間を計測することで行います。このタイムアウト測定時間は SMBus 仕様のクロック Low の累積時間 (マスタデバイス) T_{LOW:MEXT} : 10 ms (max) 以内である必要があります、スタートコンディションからストップコンディションまでのすべての T_{LOW:MEXT} を加算した結果が T_{LOW:SEXT} : 25 ms (max) 以内である必要があります。

ACK受信タイミング(SCLの9クロック目の立ち上がり)は、マスタ送信モード時(マスタトランスマッタ)はICSR2.TENDフラグ、マスタ受信モード時(マスタレシーバ)はICSR2.RDRFフラグで見る必要があります。そのためマスタ送信時は1バイト送信動作を行い、マスタ受信時は最終バイト受信の1つ手前まではICMR3.RDRFSビットを“0”で使用してください。RDRFSビットが“0”的とき、RDRFフラグはSCLの9クロック目の立ち上がりで“1”になります。

MTUまたはTMRで計測した時間が、SMBus仕様のクロックLowの累積時間(マスタデバイス)
 $T_{LOW:MEXT}$: 10 ms (max) または各計測時間の加算した結果が、SMBus仕様のクロックLow検出のタイムアウト $T_{TIMEOUT}$: 25 ms (min) を超えた場合、マスタデバイスはトランザクションの中止動作を行う必要があります。マスタ送信時には即座に送信動作(ICDRTレジスタへの書き込み動作)を中止してください。マスタデバイスのトランザクション中止動作はストップコンディションを発行することで行われます。




図 29.41 SMBus タイムアウト測定

29.12.2 パケットエラーコード(PEC)

本MCUはCRC演算器を内蔵しています。RIICの通信動作にCRC演算器を利用することでSMBusのパケットエラーコード(PEC)の送信または受信データチェックを行うことができます。CRC演算器の多項式については「31. CRC演算器(CRC)」を参照してください。

マスタ送信のPECデータ生成は、全送信データをCRC演算器のCRCデータ入力レジスタ(CRCDIR)に書くことで生成することができます。

マスタ受信のPECデータチェックは、全受信データをCRC演算器のCRCDIRレジスタに書き、そこで得られたCRCデータ出力レジスタ(CRCDOR)の値と受信したPECデータを比較することで行います。

なおPECコードチェックにおいて最終バイト受信時に一致/不一致に応じてACK/NACK送出を行う場合には、最終バイト受信のSCLの8クロック目の立ち上がりまでにICMR3.RDRFSビットを“1”にし、8クロック目の立ち下がりでSCL0ラインをLowにホールドしてください。

29.12.3 SMBus ホスト通知プロトコル (Notify ARP master コマンド)

SMBus ではスレーブデバイスが SMBus ホスト (または ARP マスター) に対し、一時的にマスタデバイスとなり自スレーブアドレスを通知 (または要求) することができます。

本 MCU を SMBus ホスト (または ARP マスター) として動作させる場合、スレーブデバイスからのホストアドレス (0001 000b) 送信をスレーブアドレスとして検出する必要があり、RIIC ではこのホストアドレスの検出機能を備えています。ホストアドレスをスレーブアドレスとして検出する場合は、ICMR3.SMBS ビットを “1” 、ICSER.HOAE ビットを “1” にしてください。なおホストアドレス検出後の動作は、通常のスレーブ動作と同じです。

29.13 割り込み要因

RIIC の割り込み要因には、通信エラー / 通信イベント発生(アービトレーションロスト検出、NACK 検出、タイムアウト検出、スタートコンディション検出、ストップコンディション検出)、受信データフル、送信データエンプティ、送信終了の 4 種類があります。

表 29.6 に割り込み一覧を示します。受信データフルおよび送信データエンプティ割り込み要求により、DTC を起動してデータ転送を行うことができます。

表 29.6 割り込み要因

名称	割り込み要因	割り込みフラグ	DTC の起動	優先順位	割り込み条件
EEI	通信エラー / 通信イベント発生	AL	不可能	高 ↑	AL = 1かつ ALIE = 1
		NACKF			NACKF = 1かつ NAKIE = 1
		TMOF			TMOF = 1かつ TMOIE = 1
		START			START = 1かつ STIE = 1
		STOP			STOP = 1かつ SPIE = 1
RXI(注2)	受信データフル	RDRF	可能	低 ↓	RDRF = 1かつ RIE = 1
TXI(注1)	送信データエンプティ	TDRE	可能		TDRE = 1かつ TIE = 1
TEI(注3)	送信終了	TEND	不可能		TEND = 1かつ TEIE = 1

- 注. CPUから周辺モジュールへの書き込みと命令と、実際にモジュールに書き込まれるタイミングには、遅延があります。割り込みフラグをクリアまたは割り込み要求をマスクした場合は再度フラグを読み、クリアまたはマスクビット書き込みの完了を確認した後に割り込み処理から復帰させてください。モジュールへの書き込み完了を確認せずに割り込み処理から復帰させた場合、再度同一の割り込みが発生する可能性があります。
- 注1. TXI割り込みはエッジ割り込みのためクリアする必要はありません。またTXI割り込みの条件となるICSR2.TDRE フラグは、ICDRT レジスタへの送信データの書き込み、あるいはストップコンディションの検出(ICSR2.STOP フラグ=1)で自動的に“0”になります。
- 注2. RXI割り込みはエッジ割り込みのためクリアする必要はありません。またRXI割り込みの条件となるICSR2.RDRF フラグは、ICDRT レジスタの読み出しで自動的に“0”になります。
- 注3. TEI割り込みを使用する場合、TEI割り込み処理の中でICSR2.TEND フラグをクリアしてください。
なおICSR2.TEND フラグは、ICDRT レジスタへの送信データの書き込み、あるいはストップコンディションの検出(ICSR2.STOP フラグ=1)で自動的に“0”になります。

割り込み処理の中でそれぞれのフラグをクリアまたは割り込み要求をマスクしてください。

29.13.1 TXI 割り込みおよび RXI 割り込みバッファ動作

TXI 割り込みおよび RXI 割り込みは、TXI 割り込みおよび RXI 割り込みに対応した IR フラグが “1”的ときに割り込み発生の条件が整った場合、ICU に対して割り込み要求を出力せず内部で保持します(内部で保持できる容量は、1 要因ごとに 1 要求までです)。

IR フラグが “0”になると、ICU に対して保持していた割り込み要求を出力します。通常の使用状態では、内部で保持している割り込み要求は自動的にクリアされます。

また、内部で保持している割り込み要求は、ICIER レジスタの対応する割り込み許可ビットを “0” することできクリアが可能です。

29.14 リセット時 / コンディション検出時のレジスタおよび機能の初期化

RIIC は MCU リセット、RIIC リセットおよび内部リセットによってリセットできます。表 29.7 にリセット時 / コンディション検出時のレジスタおよび機能のリセット状況を示します。

表29.7 リセット時/コンディション検出時のレジスタおよび機能のリセット状況

		MCU リセット	RIIC リセット (ICE ビット=0、 IICRST ビット=1)	内部リセット (ICE ビット=1、 IICRST ビット=1)	スタートコンディション/ リスタートコンディション 検出	ストップコンディション 検出
ICCR1	ICE, IICRST	リセット	保持	保持	保持	保持
	SCLO, SDAO		リセット	リセット		
	それ以外		保持			
ICCR2	BBSY	リセット	リセット	保持	保持	保持
	ST, RS			リセット	リセット	リセット
	TRS, MST				保持	
	SP				リセット	
ICMR1	BC[2:0]	リセット	リセット	リセット	リセット	保持
	それ以外			保持	保持	
ICMR2		リセット	リセット	保持	保持	保持
ICMR3	ACKBT	リセット	リセット	保持	保持	リセット
	それ以外					保持
ICFER		リセット	リセット	保持	保持	保持
ICSER		リセット	リセット	保持	保持	保持
ICIER		リセット	リセット	保持	保持	保持
ICSR1		リセット	リセット	リセット	保持	リセット
ICSR2	TDRE, TEND	リセット	リセット	リセット	保持	リセット
	START					保持
	それ以外					
SARL0, SARL1, SARL2, SARU0, SARU1, SARU2		リセット	リセット	保持	保持	保持
ICBRH, ICBRL		リセット	リセット	保持	保持	保持
ICDRT		リセット	リセット	保持	保持	保持
ICDRR		リセット	リセット	保持	保持	保持
ICDRS		リセット	リセット	リセット	保持	保持
タイムアウト検出機能		リセット	リセット	リセット	動作	動作
バスフリー時間計測		リセット	リセット	動作	動作	動作

リセット : レジスタ、機能が初期化されます。

保持 : レジスタ、機能は初期化されず、そのときの状況に応じて保持または更新されます。

29.15 イベントリンク機能(出力)

RIIC0は次の要因が発生すると、イベントリンクコントローラ(ELC)に対してイベント出力を行います。

- 通信エラー / 通信イベント
- 受信データフル
- 送信データエンプティ
- 送信終了

29.15.1 割り込み処理とイベントリンクの関係

RIICの割り込みには、通信エラー / 通信イベント発生(アビトレーションロスト検出、NACK検出、タイムアウト検出、スタートコンディション検出、ストップコンディション検出)、受信データフル、送信データエンプティ、送信終了の4種類があり、それぞれに割り込み許可 / 禁止を制御する許可ビットがあります。割り込み要因が発生すると割り込み許可ビットが許可の場合にCPUに対して割り込み要求信号を出力します。

これに対してイベント信号は、割り込み許可ビットに依存せず、割り込み要因が発生すると出力され、ELCを介して他のモジュールに伝達されます。

割り込み要因については、表29.6を参照してください。

29.16 使用上の注意事項

29.16.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCR B) により、モジュールストップ状態への遷移 / 解除を行うことができます。初期値では RIIC はモジュールストップ状態です。モジュールストップ状態を解除することにより、RIIC のレジスタへのアクセスが可能になります。

モジュールストップコントロールレジスタ B の詳細は、「11. 消費電力低減機能」を参照してください。

29.16.2 通信の開始に関する注意事項

通信開始 (ICCR1.ICE ビット = 1) 時点で RIIC の割り込みに対応した IR フラグが “1” のときは、動作許可前に下記の手順で割り込み要求をクリアしてください。IR フラグが “1” で通信を開始 (ICCR1.ICE ビット = 1) すると、通信開始後の割り込み要求が内部で保持されるため、IR フラグが予期しない挙動となる可能性があります。

- (1) ICCR1.ICE ビットが “0” であることを確認
- (2) 対応する周辺側の割り込み許可ビット (ICIER.TIE など) を “0” にする
- (3) 対応する周辺側の割り込み許可ビット (ICIER.TIE など) を読み出し、“0” を確認
- (4) IR フラグを “0” にする

30. シリアルペリフェラルインタフェース (RSPla)

本章に記載している PCLK とは PCLKB を指します。

30.1 概要

本 MCU は、1 チャネルのシリアルペリフェラルインタフェース (RSPI) を内蔵しています。

RSPI は、全二重同期式のシリアル通信ができます。複数のプロセッサや周辺デバイスとの高速なシリアル通信機能を内蔵しています。

表 30.1 に RSPI の仕様を、図 30.1 に RSPI のブロック図を示します。

なお、本章では、RSPI コマンドレジスタ m (SPCMDm) で使用している m は、0 ~ 7 と規定しています。

表 30.1 RSPI の仕様 (1/2)

項目	内容
チャネル数	1チャネル
RSPI 転送機能	<ul style="list-style-type: none"> MOSI (Master Out Slave In)、MISO (Master In Slave Out)、SSL (Slave Select)、RSPCK (RSPI Clock) 信号を使用して、SPI動作(4線式)/クロック同期式動作(3線式)でシリアル通信が可能 送信のみの動作が可能 通信モード：全二重または送信のみを選択可能 RSPCK の極性を変更可能 RSPCK の位相を変更可能
データフォーマット	<ul style="list-style-type: none"> MSB ファースト/LSB ファーストの切り替え可能 転送ビット長を 8、9、10、11、12、13、14、15、16、20、24、32 ビットから選択可能 送信/受信バッファは 128 ビット 一度の送受信で最大 4 フレームを転送(1 フレームは最大 32 ビット)
ピットレート	<ul style="list-style-type: none"> マスタモード時、内蔵ボーレートジェネレータで PCLK を分周して RSPCK を生成(分周比は 2 ~ 4096 分周) スレーブ時は、PCLK の最小 8 分周のクロックを、RSPCK として入力可能(RSPCK の最大周波数は PCLK の 8 分周) High 幅 : PCLK の 4 サイクル、Low 幅 : PCLK の 4 サイクル
バッファ構成	<ul style="list-style-type: none"> 送信および受信バッファはそれぞれダブルバッファ構造 送信および受信バッファは 128 ビット
エラー検出	<ul style="list-style-type: none"> モードフォルトエラー検出 オーバランエラー検出(注1) パリティエラー検出
SSL制御機能	<ul style="list-style-type: none"> 1 チャネルあたり 4 本の SSL 端子 (SSLA0 ~ SSLA3) シングルマスタ設定時には、SSLA0 ~ SSLA3 端子を出力 マルチマスタ設定時 : SSLA0 端子は入力、SSLA1 ~ SSLA3 端子は出力または未使用 スレーブ設定時 : SSLA0 端子は入力、SSLA1 ~ SSLA3 端子は未使用 SSL 出力のアサートから RSPCK 動作までの遅延 (RSPCK 遅延) を設定可能 設定範囲 : 1 ~ 8 RSPCK 設定単位 : 1 RSPCK RSPCK 停止から SSL 出力のネゲートまでの遅延 (SSL ネゲート遅延) を設定可能 設定範囲 : 1 ~ 8 RSPCK 設定単位 : 1 RSPCK 次アクセスの SSL 出力アサートのウェイト(次アクセス遅延)を設定可能 設定範囲 : 1 ~ 8 RSPCK 設定単位 : 1 RSPCK SSL 極性変更機能
マスタ転送時の制御方式	<ul style="list-style-type: none"> 最大 8 コマンドで構成された転送を連続してループ実行可能 各コマンドに以下の項目を設定可能 SSL 信号値、ピットレート、RSPCK 極性/位相、転送データ長、 LSB/MSB ファースト、バースト、RSPCK 遅延、SSL ネゲート遅延、次アクセス遅延 送信バッファへのライトで転送を起動可能 SSL ネゲート時の MOSI 信号値を設定可能 RSPCK 自動停止機能
割り込み要因	<ul style="list-style-type: none"> 割り込み要因 受信バッファフル割り込み 送信バッファエンブティ割り込み RSPI エラー割り込み(モードフォルト、オーバラン、パリティエラー) RSPI アイドル割り込み(RSPI アイドル)

表30.1 RSPIの仕様 (2/2)

項目	内容
その他の機能	<ul style="list-style-type: none"> • CMOS/オープンドレイン出力切り替え機能 • RSPI初期化機能 • ループバックモード機能
消費電力低減機能	モジュールストップ状態への設定が可能

注1. マスタ受信かつ、RSPCK自動停止機能有効時、オーバランエラー検出タイミングで転送クロックが停止するため、オーバランエラーが発生しません。




図 30.1 RSPI のブロック図

表 30.2 に RSPI で使用する入出力端子を示します。

SSLA0 端子の入出力方向は、シングルマスタ設定の場合は出力、マルチマスタ設定とスレーブ設定の場合は入力に、RSPI が自動的に切り替えます。RSPCKA、MOSIA、MISOA 端子の入出力方向は、マスタ / スレーブ設定と SSLA0 端子の入力レベルに応じて、RSPI が自動的に切り替えます。

詳細は、「30.3.2 RSPI 端子の制御」を参照してください。

表30.2 RSPIの入出力端子

チャネル	端子名	入出力	機能
RSPI0	RSPCKA	入出力	クロック入出力
	MOSIA	入出力	マスタ送出データ入出力
	MISOA	入出力	スレーブ送出データ入出力
	SSLA0	入出力	スレーブセレクト入出力
	SSLA1	出力	スレーブセレクト出力
	SSLA2	出力	スレーブセレクト出力
	SSLA3	出力	スレーブセレクト出力

30.2 レジスタの説明

30.2.1 RSPI 制御レジスタ (SPCR)

アドレス RSPI0.SPCR 0008 8380h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	SPRIE	SPE	SPTIE	SPEIE	MSTR	MODFEN	TXMD	SPMS
0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SPMS	RSPIモード選択ビット	0 : SPI動作(4線式) 1 : クロック同期式動作(3線式)	R/W
b1	TXMD	通信動作モード選択ビット	0 : 全二重同期式シリアル通信 1 : 送信動作のみのシリアル通信	R/W
b2	MODFEN	モードフォルトエラー検出許可ビット	0 : モードフォルトエラー検出を禁止 1 : モードフォルトエラー検出を許可	R/W
b3	MSTR	RSPIマスタ/スレーブモード選択ビット	0 : スレーブモード 1 : マスタモード	R/W
b4	SPEIE	RSPIエラー割り込み許可ビット	0 : RSPIエラー割り込み要求の発生を禁止 1 : RSPIエラー割り込み要求の発生を許可	R/W
b5	SPTIE	送信バッファエンプティ割り込み許可ビット	0 : 送信バッファエンプティ割り込み要求の発生を禁止 1 : 送信バッファエンプティ割り込み要求の発生を許可	R/W
b6	SPE	RSPI機能許可ビット	0 : RSPI機能は無効 1 : RSPI機能は有効	R/W
b7	SPRIE	RSPI受信バッファフル割り込み許可ビット	0 : RSPI受信バッファフル割り込み要求の発生を禁止 1 : RSPI受信バッファフル割り込み要求の発生を許可	R/W

SPCR.SPE ビットが “1” の状態において、SPCR.MSTR ビット、SPCR.MODFEN ビット、SPCR.TXMD ビットの設定値を変更した場合は、以降の動作はしないでください。

SPMS ビット (RSPI モード選択ビット)

SPI動作(4線式) / クロック同期式動作(3線式)を選択するためのビットです。

クロック同期式動作を行う場合は SSLA0 ~ SSLA3 端子を使用せず、RSPCKA 端子、MOSIA 端子、MISOA 端子の 3 端子を用いて通信を行います。また、マスタモード時 (SPCR.MSTR = 1) でクロック同期式動作を行う場合は、SPCMDm.CPHA ビットを “0”、“1” どちらにも設定できます。スレーブモード時 (SPCR.MSTR = 0) でクロック同期式動作を行う場合は CPHA ビットを “1” に設定してください。スレーブモード時 (SPCR.MSTR = 0) でクロック同期式動作を行う場合に、CPHA ビットを “0” に設定した場合の動作はしないでください。

TXMD ビット (通信動作モード選択ビット)

全二重同期式のシリアル通信、送信のみの動作を選択するためのビットです。

TXMD ビットを “1” にして、通信を行う場合は、送信動作のみを行い、受信動作を行いません (「30.3.6 通信動作モード」参照)。

また、TXMD ビットを “1” に設定した場合、受信バッファフルの割り込み要求を使用することはできません。

MODFEN ビット(モードフォルトエラー検出許可ビット)

モードフォルトエラーの検出を許可 / 禁止するためのビットです(「30.3.8 エラー検出」を参照)。また、RSPIはMODFENビットとMSTRビットとの組み合わせに従って、SSLA0～SSLA3端子の入出力方向を決定します(「30.3.2 RSPI端子の制御」を参照)。

MSTR ビット(RSPIマスタ / スレーブモード選択ビット)

RSPIのマスタ / スレーブモードを選択するためのビットです。また、RSPIはMSTRビットの設定に従つて、RSPCKA、MOSIA、MISOA、SSLA0～SSLA3端子の方向を決定します。

SPEIE ビット(RSPIエラー割り込み許可ビット)

RSPIがモードフォルトエラーを検出してSPSR.MODFフラグを“1”にした場合、RSPIがオーバランエラーを検出してSPSR.OVRFフラグを“1”にした場合、またはパリティエラーを検出してSPSR.PERFフラグを“1”にした場合のRSPIエラー割り込み要求の発生を許可 / 禁止します。詳細については、「30.3.8 エラー検出」を参照してください。

SPTIE ビット(送信バッファエンプティ割り込み許可ビット)

RSPIが送信バッファエンプティを検出し、送信バッファエンプティ割り込み要求の発生を許可 / 禁止します。

送信開始時の送信バッファエンプティ割り込み要求は、SPTIEビットと同時または後に、SPEビットを“1”にすることで発生します。

RSPI機能は無効(SPEビットが“0”)に遷移しても、SPTIEビットを“1”にしていると、送信バッファエンプティ割り込みが発生することに注意してください。

SPE ビット(RSPI機能許可ビット)

RSPI機能の有効 / 無効を選択します。

SPSR.MODFフラグが“1”的場合には、SPEビットを“1”にすることはできません。詳細は「30.3.8 エラー検出」を参照してください。

SPEビットを“0”にすると、RSPI機能が無効化され、モジュール機能の一部が初期化されます。詳細は「30.3.9 RSPIの初期化」を参照してください。また、SPEビットを“0”的状態から“1”または“1”的状態から“0”になることで送信バッファエンプティ割り込み要求が発生します。

SPRIE ビット(RSPI受信バッファフル割り込み許可ビット)

RSPIがシリアル転送完了後の受信バッファフルを検出し、RSPI受信バッファフル割り込み要求の発生を許可 / 禁止します。

30.2.2 RSPI スレーブセレクト極性レジスタ (SSLP)

アドレス RSPI0.SSLP 0008 8381h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	SSL3P	SSL2P	SSL1P	SSL0P

ビット	シンボル	ビット名	機能	R/W
b0	SSL0P	SSL0信号極性設定ビット	0 : SSL0信号はアクティブLow 1 : SSL0信号はアクティブHigh	R/W
b1	SSL1P	SSL1信号極性設定ビット	0 : SSL1信号はアクティブLow 1 : SSL1信号はアクティブHigh	R/W
b2	SSL2P	SSL2信号極性設定ビット	0 : SSL2信号はアクティブLow 1 : SSL2信号はアクティブHigh	R/W
b3	SSL3P	SSL3信号極性設定ビット	0 : SSL3信号はアクティブLow 1 : SSL3信号はアクティブHigh	R/W
b7-b4	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

SPCR.SPE ビットが “1” の状態において、SSLP レジスタを書き換えた場合には、以降の動作はしないでください。

30.2.3 RSPI 端子制御レジスタ (SPPCR)

アドレス RSPI0.SPPCR 0008 8382h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	MOIFE	MOIFV	—	—	SPLP2	SPLP

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	SPLP	RSPI ループバックビット	0: 通常モード 1: ループバックモード(データを反転して送信)	R/W
b1	SPLP2	RSPI ループバック2ビット	0: 通常モード 1: ループバックモード(データを反転せずに送信)	R/W
b3-b2	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b4	MOIFV	MOSIアイドル固定値ビット	0: MOSIアイドル時のMOSIA端子の出力値はLow 1: MOSIアイドル時のMOSIA端子の出力値はHigh	R/W
b5	MOIFE	MOSIアイドル値固定許可ビット	0: MOSI出力値は前回転送の最終データ 1: MOSI出力値はMOIFVビットの設定値	R/W
b7-b6	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

SPCR.SPE ビットが “1” の状態において、SPPCR レジスタを書き換えた場合には、以降の動作はしないでください。

SPLP ビット (RSPI ループバックビット)

RSPI の端子モードを選択します。

SPLP ビットを “1” にすると、RSPI は SPCR.MSTR ビットが “1” ならば、MISOA 端子とシフトレジスタ間を、SPCR.MSTR ビットが “0” ならば、MOSIA 端子とシフトレジスタ間の経路を遮断し、シフトレジスタの入力経路と出力経路(反転)を接続します。(ループバックモード)

SPLP2 ビット (RSPI ループバック2ビット)

RSPI の端子モードを選択します。

SPLP2 ビットを “1” にすると、RSPI は SPCR.MSTR ビットが “1” ならば、MISOA 端子とシフトレジスタ間を、SPCR.MSTR ビットが “0” ならば、MOSIA 端子とシフトレジスタ間の経路を遮断し、シフトレジスタの入力経路と出力経路を接続します。(ループバックモード)

MOIFV ビット (MOSI アイドル固定値ビット)

マスタモードで MOIFE ビットが “1” の場合、SSL ネゲート期間(バースト転送における SSL 保持期間を含む)の MOSIA 端子の出力値を選択します。

MOIFE ビット (MOSI アイドル値固定許可ビット)

マスタモードの RSPI が、SSL ネゲート期間(バースト転送における SSL 保持期間を含む)に MOSIA 出力値を固定するために使用するビットです。MOIFE が “0” の場合には、RSPI は SSL ネゲート期間中に前回のシリアル転送の最終データを MOSIA に出力します。MOIFE が “1” の場合には、RSPI は MOIFV ビットに設定された固定値を MOSIA に出力します。

30.2.4 RSPI ステータスレジスタ (SPSR)

アドレス RSPI0.SPSR 0008 8383h

b7	b6	b5	b4	b3	b2	b1	b0
SPRF	—	SPTEF	—	PERF	MODF	IDLNF	OVRF

リセット後の値 0 0 1 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	OVRF	オーバランエラーフラグ	0 : オーバランエラーなし 1 : オーバランエラー発生	R/(W) (注1)
b1	IDLNF	RSPIアイドルフラグ	0 : RSPIがアイドル状態 1 : RSPIが転送状態	R
b2	MODF	モードフォルトエラーフラグ	0 : モードフォルトエラーなし 1 : モードフォルトエラー発生	R/(W) (注1)
b3	PERF	パリティエラーフラグ	0 : パリティエラーなし 1 : パリティエラー発生	R/(W) (注1)
b4	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b5	SPTEF	送信バッファエンプティフラグ	0 : 送信バッファに有効なデータあり 1 : 送信バッファに有効なデータなし	R/W (注2)
b6	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b7	SPRF	受信バッファフルフラグ	0 : 受信バッファに有効なデータなし 1 : 受信バッファに有効なデータあり	R/W (注2)

注1. フラグをクリアするため、“1”を読んだ後に“0”を書くことのみ可能です。

注2. 書く場合、“1”としてください。

OVRF フラグ（オーバランエラーフラグ）

オーバランエラーの発生状況を示します。マスタモード (SPCR.MSTR ビットが “1”) かつ RSPCK クロック自動停止機能有効 (SPCR2.SCKASE ビットが “1”) のときは、オーバランエラーが発生しないため、“1” なりません。詳細は「30.3.8.1 オーバランエラー」を参照ください。

[“1”になる条件]

- SPCR.TXMD ビットが “0”、受信バッファフル状態で次のシリアル受信が終了したとき

[“0”になる条件]

- OVRF フラグが “1”になったときの SPSR レジスタを読んだ後、OVRF フラグに “0”を書いたとき

IDLNF フラグ (RSPI アイドルフラグ)

RSPI の転送状況を示します。

[“1”になる条件]**【マスタモード】**

- 下記「“0”になる条件」のマスタモード時の(条件1)と(条件2)の両方が満たされないとき

【スレーブモード】

- SPCR.SPE ビットが“1”(RSPI 機能が有効)のとき

[“0”になる条件]**【マスタモード】**

- 下記1.が満たされたとき(条件1)、または下記2.～4.がすべて満たされたとき(条件2)
 - SPCR.SPE ビットが“0”(RSPI 初期化)のとき
 - 送信用バッファ(SPTX)が空(次転送データがセットされていない)のとき
 - SPSSR.SPCP[2:0]ビットが“000b”(シーケンス制御の先頭)であるとき
 - RSPI 内部シーケンサがアイドル状態へ遷移したとき(次アクセス遅延までが動作完了された状態)

【スレーブモード】

- SPCR.SPE ビットが“0”(RSPI 初期化)のとき

MODF フラグ(モードフォルトエラー フラグ)

モードフォルトエラーの発生を示します。

[“1”になる条件]**【マルチマスタモードのとき】**

- SPCR.MSTR ビットが“1”(マスタモード)、SPCR.MODFEN ビットが“1”(モードフォルトエラー検出を許可)の状態で、SSLAi 端子の入力レベルがアクティブレベルになり、RSPI がモードフォルトエラーを検出したとき

【スレーブモードのとき】

- SPCR.MSTR ビットが“0”(スレーブモード)、SPCR.MODFEN ビットが“1”(モードフォルトエラー検出を許可)の状態で、データ転送に必要な RSPCK サイクルが終了する前に SSLAi 端子がネゲートされ、RSPI がモードフォルトエラーを検出したとき

なお、SSLAi 信号のアクティブレベルは、SSL.P.SSLiP ビット(SSL 信号極性設定ビット)によって決定されます。

[“0”になる条件]

- MODF フラグが“1”的状態の SPSR レジスタを読んだ後、MODF フラグに“0”を書いたとき

PERF フラグ(パリティエラー フラグ)

パリティエラーの発生を示すフラグです。

[“1”になる条件]

- SPCR.TXMD ビットが“0”、SPCR2.SPPE ビットが“1”的状態でシリアル転送が終了し、パリティエラーが検出されたとき

[“0”になる条件]

- PERF フラグが“1”的状態の SPSR レジスタを読んだ後、PERF フラグに“0”を書いたとき

SPTEF フラグ(送信バッファエンプティフラグ)

RSPI データレジスタの送信バッファ (SPTX) 内にある有効データの有無を示すフラグです。

[“1”になる条件]

- SPCR.SPE ビットが “0”(RSPI 初期化) のとき
- 送信バッファからシフトレジスタに送信データが転送されたとき

[“0”になる条件]

- SPDR レジスタに SPDGR.SPFC[1:0] ビットで設定したフレーム数分の送信データを書き込んだとき

なお、SPDR レジスタは SPTEF フラグが “1” のときのみデータを設定できます。SPTEF フラグが “0” のときにデータを設定しても、送信バッファのデータは更新されません。

SPRF フラグ(受信バッファフルフラグ)

RSPI データレジスタの受信バッファ (SPRX) 内にある有効データの有無を示すフラグです。

[“1”になる条件]

- SPCR.TXMD ビットが “0”(全二重)、SPRF フラグが “0” のときに、SPDGR.SPFC[1:0] ビットで設定したフレーム数分の受信データがシフトレジスタから受信バッファ (SPRX) に転送されたとき
ただし、OVRF フラグが “1” のときは、“1” に変化しません。


[“0”になる条件]

- SPDR レジスタから受信データをすべて読み出したとき

30.2.5 RSPI データレジスタ (SPDR)


- ロングワードアクセス時

アドレス RSPI0.SPDR 0008 8384h



- ワードアクセス時

アドレス RSPI0.SPDR.H 0008 8384h



SPDR レジスタは、RSPI 送受信用のデータを格納するバッファです。

ロングワードアクセス (SPLW ビットが “1”) のときは、SPDR を 32 ビット単位でアクセスしてください。

ワードアクセス (SPLW ビットが “0”) のときは、SPDR.H を 16 ビット単位でアクセスしてください。

送信バッファと受信バッファは独立したバッファです。SPDR レジスタの構造図を図 30.2 に示します。




図 30.2 SPDR レジスタの構造図

送信バッファと受信バッファは、それぞれ 4 バッファあります。使用するバッファ数は、RSPI データコントロールレジスタのフレーム数設定ビット (SPDCR.SPFC[1:0]) で設定できます。SPDR レジスタには、これらの合計 8 バッファが 1 アドレスにマッピングされています。

送信バッファ SPTXn ($n = 0 \sim 3$) は、SPDR レジスタへの書き込みによって送信バッファへ値を書くことができ、書いたデータを送信します。

受信バッファは、データの受信が完了すると受信データを格納します。オーバラン発生時は、受信バッファの値を更新しません。

また、データ長が 32 ビット以外の場合、SPRXn ($n = 0 \sim 3$) の非参照ビットには、SPTXn ($n = 0 \sim 3$) の非参照ビットが格納されます。

たとえば、データ長が 9 ビットのデータを受信した場合は SPRXn[8:0] には受信データが格納され、SPRXn[31:9] に SPTXn[31:9] が格納されます。

(1) バスインターフェース

SPDR レジスタは、32 ビットの送信バッファと受信バッファがそれぞれ 4 バッファ分、合計 32 バイトあります。これらの 32 バイトを SPDR レジスタの 4 バイト空間にマッピングしています。また、SPDR レジスタへのアクセスは、SPDCR.SPLW ビットで設定したアクセスサイズで行ってください。

送信データは、LSB 詰めで書いてください。受信データは LSB 詰めで格納されます。

SPDR レジスタへの書き込みと、読み出しの動作を以下に示します。

(a) 書き込み

SPDR レジスタに書き込むことによって、送信バッファ (SPTXn) に値を書くことができます。SPDR レジスタの読み出し時と異なり、SPDCR.SPRDTD ビットの値に影響されません。

送信バッファには、送信バッファライトポインタがあり、SPDR レジスタへの書き込みによって自動的に次のバッファを指し示すようになります。

図 30.3 に送信バッファのバスインターフェース (ライト時) の構成図を示します。




図 30.3 SPDR レジスタの構成図 (ライト時)

送信バッファライトポインタの切り替え順序は、RSPI データコントロールレジスタのフレーム数設定ビット (SPDCR.SPFC[1:0]) の設定によって異なります。

- SPFC[1:0] ビットの設定と SPTX0 ~ SPTX3 の切り替え順序

SPFC[1:0] ビットが “00b” のとき : SPTX0 → SPTX0 → SPTX0 → …

SPFC[1:0] ビットが “01b” のとき : SPTX0 → SPTX1 → SPTX0 → SPTX1 → …

SPFC[1:0] ビットが “10b” のとき : SPTX0 → SPTX1 → SPTX2 → SPTX0 → SPTX1 → …

SPFC[1:0] ビットが “11b” のとき : SPTX0 → SPTX1 → SPTX2 → SPTX3 → SPTX0 → SPTX1 → …

RSPI 制御レジスタの RSPI 機能許可ビット (SPCR.SPE) が “0” の状態で “1” を書くと、次の書き込み先は SPTX0 になります。

送信バッファ (SPTXn) への書き込みは、送信バッファエンブティ割り込み発生後 (SPSR.SPTEF フラグが “1” になった後)、RSPI データコントロールレジスタ (SPDCR) のフレーム数設定ビット (SPFC[1:0]) で設定

したフレーム数分の送信データを書き込んでください。同書き込み完了から次の送信バッファエンプティ割り込み発生までの期間 (SPSR.SPTEF フラグが “0” の期間) は、送信バッファ (SPTXn) に書き込みを行っても同バッファの値は更新されません。

(b) 読み出し

SPDR レジスタを読み出すことによって、受信バッファ (SPRXn)、または送信バッファ (SPTXn) の値を読むことができます。RSPI データコントロールレジスタの RSPI 受信 / 送信データ選択ビット (SPDCR.SPRDTD) によって、受信バッファを読み出すか、送信バッファを読み出すかを選択できます。

SPDR レジスタの読み出し順は、独立した受信バッファリードポインタと送信バッファリードポインタによって制御されます。

図 30.4 に受信バッファと送信バッファのバスインタフェース (リード時) の構成図を示します。





図 30.4 SPDR レジスタの構成図 (リード時)

受信バッファをリードすると、受信バッファリードポインタが次のバッファに自動的に切り替わります。受信バッファリードポインタの切り替え順序は、送信バッファライトポインタと同様の順序で切り替わります。ただし、RSPI 制御レジスタの RSPI 機能許可ビット (SPCR.SPE) が “0” の状態で “1” を書くと、次の読み出し先は SPRX0 になります。

送信バッファリードポインタは SPDR への書き込み時に更新され、送信バッファリード時には更新されません。送信バッファをリードすると、SPDR に最後に書き込んだ値が読み出せます。ただし、送信バッファエンプティ割り込み発生後、RSPI データコントロールレジスタのフレーム数設定ビット (SPDCR.SPFC[1:0]) で設定したフレーム数分のデータの書き込み完了から次の送信バッファエンプティ割り込みが発生するまでの期間 (SPSR.SPTEF フラグが “0” の期間) は、送信バッファの読み出し値は、すべて “0” となります。

30.2.6 RSPI シーケンス制御レジスタ (SPSCR)

アドレス RSPI0.SPSCR 0008 8388h



ビット	シンボル	ビット名	機能	R/W																								
b2-b0	SPSLN[2:0]	RSPI シーケンス長設定ビット	<p>b2 b0 シーケンス長 参照する SPCMD0～7 レジスタ(番号)</p> <table> <tr><td>0 0 0 :</td><td>1</td><td>0→0→...</td></tr> <tr><td>0 0 1 :</td><td>2</td><td>0→1→0→...</td></tr> <tr><td>0 1 0 :</td><td>3</td><td>0→1→2→0→...</td></tr> <tr><td>0 1 1 :</td><td>4</td><td>0→1→2→3→0→...</td></tr> <tr><td>1 0 0 :</td><td>5</td><td>0→1→2→3→4→0→...</td></tr> <tr><td>1 0 1 :</td><td>6</td><td>0→1→2→3→4→5→0→...</td></tr> <tr><td>1 1 0 :</td><td>7</td><td>0→1→2→3→4→5→6→0→...</td></tr> <tr><td>1 1 1 :</td><td>8</td><td>0→1→2→3→4→5→6→7→0→...</td></tr> </table> <p>設定されたシーケンス長に応じて、参照する SPCMD0～7 レジスタの参照順を変更します。SPSLN[2:0] ビットの設定値とシーケンス長、RSPI が参照する SPCMD0～7 レジスタの関係は上記のとおりです。なお、スレーブモードの RSPI では、SPCMD0 レジスタが参照されます。</p>	0 0 0 :	1	0→0→...	0 0 1 :	2	0→1→0→...	0 1 0 :	3	0→1→2→0→...	0 1 1 :	4	0→1→2→3→0→...	1 0 0 :	5	0→1→2→3→4→0→...	1 0 1 :	6	0→1→2→3→4→5→0→...	1 1 0 :	7	0→1→2→3→4→5→6→0→...	1 1 1 :	8	0→1→2→3→4→5→6→7→0→...	R/W
0 0 0 :	1	0→0→...																										
0 0 1 :	2	0→1→0→...																										
0 1 0 :	3	0→1→2→0→...																										
0 1 1 :	4	0→1→2→3→0→...																										
1 0 0 :	5	0→1→2→3→4→0→...																										
1 0 1 :	6	0→1→2→3→4→5→0→...																										
1 1 0 :	7	0→1→2→3→4→5→6→0→...																										
1 1 1 :	8	0→1→2→3→4→5→6→7→0→...																										
b7-b3	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W																								

SPSCR レジスタは、RSPI がマスタ動作する場合のシーケンス長を設定するためのレジスタです。SPCR.MSTR、SPE ビットがともに“1”的状態において、SPSCR.SPSLN[2:0] ビットを書き換える場合、SPSR.IDLNF フラグが“0”的状態で書き換えてください。

SPSLN[2:0] ビット (RSPI シーケンス長設定ビット)

マスタモードの RSPI がシーケンス動作する場合のシーケンス長を設定します。マスタモードの RSPI は SPSLN[2:0] ビットで設定されたシーケンス長に応じて、参照する SPCMD0～7 レジスタと参照順を変更します。

スレーブモードでは、SPCMD0 レジスタが参照されます。

30.2.7 RSPI シーケンスステータスレジスタ (SPSSR)

アドレス RSPI0.SPSSR 0008 8389h

b7	b6	b5	b4	b3	b2	b1	b0
—	SPECM[2:0]	—	—	SPCP[2:0]	0	0	0

リセット後の値

ビット	シンボル	ビット名	機能	R/W
b2-b0	SPCP[2:0]	RSPIコマンドポインタビット	b2 b0 0 0 0 : SPCMD0 0 0 1 : SPCMD1 0 1 0 : SPCMD2 0 1 1 : SPCMD3 1 0 0 : SPCMD4 1 0 1 : SPCMD5 1 1 0 : SPCMD6 1 1 1 : SPCMD7	R
b3	—	予約ビット	読むと“0”が読みます	R
b6-b4	SPECM[2:0]	RSPIエラーコマンドビット	b6 b4 0 0 0 : SPCMD0 0 0 1 : SPCMD1 0 1 0 : SPCMD2 0 1 1 : SPCMD3 1 0 0 : SPCMD4 1 0 1 : SPCMD5 1 1 0 : SPCMD6 1 1 1 : SPCMD7	R
b7	—	予約ビット	読むと“0”が読みます	R

SPSSR レジスタは、RSPI がマスタ動作する場合のシーケンス制御の状態を示します。

SPSSR レジスタへの書き込みは無効です。

SPCP[2:0] ビット (RSPI コマンドポインタビット)

RSPI のシーケンス制御で、現在ポインタで指されている SPCMDm レジスタを示します。

なお、RSPI のシーケンス制御については、「30.3.10.1 マスタモード動作」を参照してください。


SPECM[2:0] ビット (RSPI エラーコマンドビット)

RSPI のシーケンス制御で、エラー検出時に SPCP[2:0] ビットで指定されていた SPCMDm レジスタを示します。RSPI は、エラー検出時にのみ SPECM[2:0] ビットを更新します。SPSR.OVRF、MODF フラグがともに“0”で、エラーが発生していない場合には、SPECM[2:0] ビットの値には意味がありません。

なお、RSPI のエラー検出機能については、「30.3.8 エラー検出」を参照してください。また、RSPI のシーケンス制御については、「30.3.10.1 マスタモード動作」を参照してください。

30.2.8 RSPI ビットレートレジスタ (SPBR)

アドレス RSPI0.SPBR 0008 838Ah



SPBR レジスタは、マスタモード時のビットレート設定に使用します。SPCR.MSTR, SPE ビットがともに“1”的状態において、SPBR レジスタを書き換えた場合には、以降の動作はしないでください。

RSPI をスレーブモードで使用する場合には、SPBR レジスタ、SPCMDm.BRDV[1:0] ビット (ビットレート分周設定ビット) の設定に関係なく、入力クロックのビットレートに依存します。(電気的特性を満足するビットレートを使用してください)

ビットレートは SPBR レジスタの設定値と SPCMDm.BRDV[1:0] ビットの設定値の組み合わせで決定されます。ビットレートの計算式は下記のとおりです。計算式中で n は SPBR レジスタの設定値 (0, 1, 2, ……, 255)、N は BRDV[1:0] ビットの設定値 (0, 1, 2, 3) です。

$$\text{ビットレート} = \frac{f(\text{PCLK})}{2 \times (n + 1) \times 2^N}$$

SPBR レジスタ、BRDV[1:0] ビットの設定値とビットレートの関係の例を表 30.3 に示します。

相手デバイスの AC スペックを考慮の上、電気的特性を満足するビットレートを使用してください。

表30.3 SPBR レジスタ、BRDV[1:0] ビットの設定値とビットレート

SPBR レジスタの設定値(n)	BRDV[1:0] ビットの設定値(N)	分周比	ビットレート
			PCLK = 32 MHz
0	0	2	16.0 Mbps
1	0	4	8.00 Mbps
2	0	6	5.33 Mbps
3	0	8	4.00 Mbps
4	0	10	3.20 Mbps
5	0	12	2.67 Mbps
5	1	24	1.33 Mbps
5	2	48	667 kbps
5	3	96	333 kbps
255	3	4096	7.81 kbps

30.2.9 RSPI データコントロールレジスタ (SPDCR)

アドレス RSPI0.SPDCR 0008 838Bh

b7	b6	b5	b4	b3	b2	b1	b0
—	—	SPLW	SPRD _D	—	—	SPFC[1:0]	0

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b1-b0	SPFC[1:0]	フレーム数設定ビット	b1 b0 0 0 : 1 フレーム 0 1 : 2 フレーム 1 0 : 3 フレーム 1 1 : 4 フレーム	R/W
b3-b2	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b4	SPRD _D	RSPI 受信/送信データ選択ビット	0 : SPDR は受信バッファを読み出す 1 : SPDR は送信バッファを読み出す (ただし、送信バッファが空のとき)	R/W
b5	SPLW	RSPI ロングワードアクセス/ワードアクセス設定ビット	0 : SPDR レジスタへはワードアクセス 1 : SPDR レジスタへはロングワードアクセス	R/W
b7-b6	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

SPCMDm.SPBM[3:0] ビット、SPSCR.SPSLN[2:0] ビット、SPDCR.SPFC[1:0] ビットの組み合わせから 1 回の送受信起動で最大 4 フレームを送受信できます。

SPCR.SPE ビットが “1” の状態において、SPDCR.SPFC[1:0] ビットを書き換える場合、SPSR.IDLNF フラグが “0” のときに書き換えてください。

SPFC[1:0] ビット (フレーム数設定ビット)

SPDR レジスタに格納できる (1 回の転送起動) フレーム数を設定します。SPSCR.SPSLN[2:0] ビット、SPDCR.SPFC[1:0] ビットの設定により 1 回の送受信起動で最大 4 フレームを送受信できます。また、SPFC[1:0] ビットの設定により、RSPI 受信バッファフル割り込みが発生と送信バッファエンプティ割り込みが発生または送信開始するためのフレーム数も変更します。

SPDR レジスタに SPFC[1:0] ビットで設定したフレーム数分の送信データを書き込むと、SPSR.SPTEF フラグが “0” になり送信が開始されます。その後、設定したフレーム数分の送信データがシフトレジスタに転送されると、SPTEF フラグが “1” になり RSPI 送信バッファエンプティ割り込みが発生します。

また、SPFC[1:0] ビットで設定したフレーム数分の受信を行うと、SPSR.SPRF フラグが “1” になり RSPI 受信バッファフル割り込みが発生します。

表 30.4 に、SPDR レジスタに格納できるフレームの構成と送受信設定の組み合わせ例を示します。組み合わせ例に示した以外の設定を行った場合、以後の動作はしないでください。

表30.4 SPSLN[2:0] ビットとSPFC[1:0] ビットの設定可能な組み合わせ

設定	SPSLN[2:0]	SPFC[1:0]	1 シーケンスで転送するフレーム数	送信バッファ、受信バッファが「有効データあり」になるフレーム数
1-1	000b	00b	1	1
1-2	000b	01b	2	2
1-3	000b	10b	3	3
1-4	000b	11b	4	4
2-1	001b	01b	2	2
2-2	001b	11b	4	4
3	010b	10b	3	3
4	011b	11b	4	4
5	100b	00b	5	1
6	101b	00b	6	1
7	110b	00b	7	1
8	111b	00b	8	1

SPRDTD ビット (RSPI 受信 / 送信データ選択ビット)

SPDR レジスタの読み出す値を受信バッファとするか、送信バッファとするかを選択します。

送信バッファを読む場合 SPDR レジスタへ直前に書いた値が読みます。

送信バッファの読み出しは、送信バッファエンプティ割り込み発生後、SPFC[1:0] ビットで設定したフレーム数を書き終える前 (SPSR.SPTEF フラグが “1” の期間) に行ってください。

詳細は、「30.2.5 RSPI データレジスタ (SPDR)」を参照してください。

SPLW ビット (RSPI ロングワードアクセス / ワードアクセス設定ビット)

SPDR レジスタへのアクセス幅を設定します。SPLW ビットが “0” のときはワードアクセス、SPLW ビットが “1” のときはロングワードアクセスで SPDR レジスタにアクセスしてください。

また、SPLW ビットが “0” のとき、SPCMDm.SPB[3:0] ビット (RSPI データ長設定ビット) の設定は、8 ~ 16 ビットに設定してください。20、24、32 ビットに設定した場合の動作はしないでください。

30.2.10 RSPI クロック遅延レジスタ (SPCKD)

アドレス RSPI0.SPCKD 0008 838Ch

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	SCKDL[2:0]	0	0

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	説明	R/W
b2-b0	SCKDL[2:0]	RSPCK遅延設定ビット	b2 b0 0 0 0 : 1 RSPCK 0 0 1 : 2 RSPCK 0 1 0 : 3 RSPCK 0 1 1 : 4 RSPCK 1 0 0 : 5 RSPCK 1 0 1 : 6 RSPCK 1 1 0 : 7 RSPCK 1 1 1 : 8 RSPCK	R/W
b7-b3	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

SPCKD レジスタは、SPCMDm.SCKDEN ビットが “1” の状態における、SSLAi 信号アサート開始から RSPCK 発振までの期間 (RSPCK 遅延) を設定するためのレジスタです。SPCR.MSTR ビットと、SPCR.SPE ビットが “1” の状態において、SPCKD レジスタを書き換えた場合には、以降の動作はしないでください。

SCKDL[2:0] ビット (RSPCK 遅延設定ビット)

SPCMDm.SCKDEN ビットが “1” の場合の RSPCK 遅延値を設定します。

RSPI をスレーブモードで使用する場合には、SCKDL[2:0] ビットを “000b” にしてください。

30.2.11 RSPI スレーブセレクトネゲート遅延レジスタ (SSLND)

アドレス RSPI0.SSLND 0008 838Dh

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	SLNDL[2:0]	0	0

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b2-b0	SLNDL[2:0]	SSLネゲート遅延設定ビット	$\begin{matrix} b2 & b0 \\ \hline 0 & 0 & : & 1 & RSPCK \\ 0 & 0 & 1 & : & 2 & RSPCK \\ 0 & 1 & 0 & : & 3 & RSPCK \\ 0 & 1 & 1 & : & 4 & RSPCK \\ 1 & 0 & 0 & : & 5 & RSPCK \\ 1 & 0 & 1 & : & 6 & RSPCK \\ 1 & 1 & 0 & : & 7 & RSPCK \\ 1 & 1 & 1 & : & 8 & RSPCK \end{matrix}$	R/W
b7-b3	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

SSLND レジスタは、マスタモードの RSPI がシリアル転送の最終 RSPCK エッジを送出してから SSLAi 信号をネゲートするまでの期間 (SSL ネゲート遅延) を設定するためのレジスタです。SPCR.MSTR ビットと、SPCR.SPE ビットが “1” の状態において、SSLND レジスタを書き換えた場合には、以降の動作はしないでください。

SLNDL[2:0] ビット (SSL ネゲート遅延設定ビット)

マスタモードの RSPI の SSL ネゲート遅延値を設定します。

RSPI をスレーブモードで使用する場合には、SLNDL[2:0] ビットを “000b” してください。

30.2.12 RSPI 次アクセス遅延レジスタ (SPND)

アドレス RSPI0.SPND 0008 838Eh

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	SPNDL[2:0]	0	0

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b2-b0	SPNDL[2:0]	RSPI次アクセス遅延設定ビット	b2 b0 0 0 0 : 1 RSPCK + 2 PCLK 0 0 1 : 2 RSPCK + 2 PCLK 0 1 0 : 3 RSPCK + 2 PCLK 0 1 1 : 4 RSPCK + 2 PCLK 1 0 0 : 5 RSPCK + 2 PCLK 1 0 1 : 6 RSPCK + 2 PCLK 1 1 0 : 7 RSPCK + 2 PCLK 1 1 1 : 8 RSPCK + 2 PCLK	R/W
b7-b3	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

SPND レジスタは、SPCMDm.SPNDEN ビットが “1” の状態で、シリアル転送終了後の SSLAi 信号の非アクティブ期間(次アクセス遅延)を設定するためのレジスタです。SPCR.MSTR ビットと、SPCR.SPE ビットが “1” の状態において、SPND レジスタを書き換えた場合には、以降の動作はしないでください。

SPNDL[2:0] ビット (RSPI 次アクセス遅延設定ビット)

SPCMDm.SPNDEN ビットが “1” の場合の次アクセス遅延を設定します。

RSPI をスレーブモードで使用する場合には、SPNDL[2:0] ビットを “000b” にしてください。

30.2.13 RSPI 制御レジスタ 2 (SPCR2)

アドレス RSPI0.SPCR2 0008 838Fh

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	SCKASE	PTE	SPIIE	SPOE	SPPE

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	SPPE	パリティ許可ビット	0 : 送信データパリティビットを付加しない 受信データのパリティチェックを行わない 1 : 送信データにパリティビットを附加し、受信データのパリティチェックを行う(SPCR.TXMD = 0のとき) 送信データにパリティビットを附加するが、受信データのパリティチェックは行わない(SPCR.TXMD = 1のとき)	R/W
b1	SPOE	パリティモードビット	0 : 偶数パリティで送受信 1 : 奇数パリティで送受信	R/W
b2	SPIIE	RSPI アイドル割り込み許可ビット	0 : アイドル割り込み要求の発生を禁止 1 : アイドル割り込み要求の発生を許可	R/W
b3	PTE	パリティ自己診断ビット	0 : パリティ回路自己診断機能は無効 1 : パリティ回路自己診断機能が有効	R/W
b4	SCKASE	RSPCK 自動停止機能許可ビット	0 : RSPCK 自動停止機能が無効 1 : RSPCK 自動停止機能が有効	R/W
b7-b5	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

SPCR.SPE ビットが “1” の状態において、SPCR2 レジスタの SPPE、SPOE、SCKASE ビットの設定値を変更した場合には、以降の動作はしないでください。

SPPE ビット(パリティ許可ビット)

パリティ機能の有効、無効を選択するビットです。

SPCR.TXMD ビットが “0”、SPCR2.SPPE ビットが “1” のとき、送信データにパリティビットを附加し、受信データのパリティチェックを行います。

SPCR.TXMD ビットが “1”、SPCR2.SPPE ビットが “1” の場合、送信データにパリティビットを附加しますが、受信データのパリティチェックを行いません。

SPOE ビット(パリティモードビット)

偶数パリティ / 奇数パリティを設定するビットです。

偶数パリティでは、パリティビットと送受信キャラクタを合わせて、1 の数の合計が偶数個になるようにパリティビットを決定します。同様に、奇数パリティでは、パリティビットと送受信キャラクタを合わせて、1 の数の合計が奇数個になるようにパリティビットを決定します。

SPOE ビットは、SPPE ビットが “1” のときのみ有効です。

SPIIE ビット(RSPI アイドル割り込み許可ビット)

RSPI がアイドル状態であることを検出し、SPSR.IDLNF フラグが “0” になった場合に、RSPI アイドル割り込み要求の発生を許可 / 禁止します。

PTE ビット(パリティ自己診断ビット)

パリティ機能が正常であることを確認するために、パリティ回路の自己診断を有効にするビットです。

SCKASE ビット (RSPCK 自動停止機能許可ビット)

RSPCK 自動停止機能の有効、無効を選択するビットです。本機能を有効にした場合、マスタモードのデータ受信時、オーバランエラーが発生する直前のタイミングで RSPCK クロックが停止します。詳細は「30.3.8.1 オーバランエラー」を参照ください。

30.2.14 RSPI コマンドレジスタ 0 ~ 7 (SPCMD0 ~ SPCMD7)

アドレス RSPI0.SPCMD0 0008 8390h, RSPI0.SPCMD1 0008 8392h, RSPI0.SPCMD2 0008 8394h,
 RSPI0.SPCMD3 0008 8396h, RSPI0.SPCMD4 0008 8398h, RSPI0.SPCMD5 0008 839Ah,
 RSPI0.SPCMD6 0008 839Ch, RSPI0.SPCMD7 0008 839Eh

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	SCKDEN N	SLNDE N	SPNDE N	LSBF		SPB[3:0]		SSLKP		SSLA[2:0]		BRDV[1:0]		CPOL	CPHA	

ビット	シンボル	ビット名	機能	R/W
b0	CPHA	RSPCK位相設定ビット	0 : 奇数エッジでデータサンプル、偶数エッジでデータ変化 1 : 奇数エッジでデータ変化、偶数エッジでデータサンプル	R/W
b1	CPOL	RSPCK極性設定ビット	0 : アイドル時のRSPCKがLow 1 : アイドル時のRSPCKがHigh	R/W
b3-b2	BRDV[1:0]	ビットレート分周設定ビット	b3 b2 0 0 : ベースのビットレートを選択 0 1 : ベースのビットレートの2分周を選択 1 0 : ベースのビットレートの4分周を選択 1 1 : ベースのビットレートの8分周を選択	R/W
b6-b4	SSLA[2:0]	SSL信号アサート設定ビット	b6 b4 0 0 0 : SSL0 0 0 1 : SSL1 0 1 0 : SSL2 0 1 1 : SSL3 1 x x : 設定しないでください	R/W
b7	SSLKP	SSL信号レベル保持ビット	0 : 転送終了時に全SSL信号をネゲート 1 : 転送終了後から次アクセス開始までSSL信号レベルを保持	R/W
b11-b8	SPB[3:0]	RSPIデータ長設定ビット	b11 b8 0100~0111 : 8ビット 1 0 0 0 : 9ビット 1 0 0 1 : 10ビット 1 0 1 0 : 11ビット 1 0 1 1 : 12ビット 1 1 0 0 : 13ビット 1 1 0 1 : 14ビット 1 1 1 0 : 15ビット 1 1 1 1 : 16ビット 0 0 0 0 : 20ビット 0 0 0 1 : 24ビット 0010, 0011 : 32ビット	R/W
b12	LSBF	RSPI LSB ファーストビット	0 : MSB ファースト 1 : LSB ファースト	R/W
b13	SPNDEN	RSPI次アクセス遅延許可ビット	0 : 次アクセス遅延は1 RSPCK + 2 PCLK 1 : 次アクセス遅延はRSPI次アクセス遅延レジスタ (SPND) の設定値	R/W
b14	SLNDEN	SSLネゲート遅延設定許可ビット	0 : SSLネゲート遅延は1 RSPCK 1 : SSLネゲート遅延はRSPIスレーブセレクトネゲート遅延レジスタ (SSLND) の設定値	R/W
b15	SCKDEN	RSPCK遅延設定許可ビット	0 : RSPCK遅延は1 RSPCK 1 : RSPCK遅延はRSPIクロック遅延レジスタ (SPCKD) の設定値	R/W

x : Don't care

SPCMDm レジスタは、マスタモードの RSPI の転送フォーマットを設定します。1 チャネルの RSPI には、RSPI コマンドレジスタが 8 本あります (SPCMD0 ~ SPCMD7 レジスタ)。また、SPCMD0 レジスタの一部のビットは、スレーブモードの RSPI の転送フォーマットを設定するためにも使用されます。マスタモードの RSPI は SPSCR.SPSLN[2:0] ビットの設定に従ってシーケンシャルに SPCMDm レジスタを参照し、参照した SPCMDm レジスタに設定されたシリアル転送を実行します。

SPCMDm レジスタの設定は、送信バッファが空の（次転送のデータがセットされていない）状態でその SPCMDm レジスタを参照して送信するデータを設定する前に実施してください。

マスタモードの RSPI が参照している SPCMDm レジスタは、SPSSR.SPCP[2:0] ビットにより確認できます。また、SPCR.MSTR ビットが “0”、SPCR.SPE ビットが “1” の状態において、SPCMDm レジスタを書き換えた場合、以降の動作はしないでください。

CPHA ビット (RSPCK 位相設定ビット)

マスタモード / スレーブモードの RSPI の RSPCK 位相を設定します。RSPI モジュール間のデータ通信を行う場合、モジュール間で同一の RSPCK 位相を設定する必要があります。

CPOL ビット (RSPCK 極性設定ビット)

マスタモード / スレーブモードの RSPI の RSPCK 極性を設定します。RSPI モジュール間のデータ通信を行う場合、モジュール間で同一の RSPCK 極性を設定する必要があります。

BRDV[1:0] ビット (ビットレート分周設定ビット)

ビットレートを決定するために使用するレジスタです。BRDV[1:0] ビットと SPBR レジスタの設定値の組み合わせでビットレートを決定します（「30.2.8 RSPI ビットレートレジスタ (SPBR)」を参照）。SPBR レジスタの設定値は、ベースとなるビットレートを決定します。BRDV[1:0] ビットの設定値は、ベースのビットレートに対して分周なし / 2 分周 / 4 分周 / 8 分周したビットレートを選択するために使用します。SPCMDm レジスタにはそれぞれ異なる BRDV[1:0] ビットの設定を行えます。このため、コマンドごとに異なるビットレートでシリアル転送を実行できます。

SSLA[2:0] ビット (SSL 信号アサート設定ビット)

マスタモードの RSPI がシリアル転送する場合の SSLAi 信号のアサートを制御するためのビットです。SSLA[2:0] ビットの設定値が、SSLAi 信号のアサートを制御します。SSLAi 信号アサート時の信号極性は、SSLP レジスタの設定値に依存します。マルチマスタモードで SSLA[2:0] ビットを “000b” にした場合には、全 SSL 信号がネゲート状態でシリアル転送が実行されます (SSLA0 端子は入力になるため)。

なお、RSPI をスレーブモードで使用する場合には、SSLA[2:0] ビットを “000b” にしてください。

SSLKP ビット (SSL 信号レベル保持ビット)

マスタモードの RSPI がシリアル転送する場合に、現コマンドに対応する SSL ネゲートタイミングから次コマンドに対応する SSL アサートタイミングの間、現コマンドの SSLAi 信号レベルを保持するか、ネゲートするかを設定するビットです。

SSLKP ビットを “1” とすることによってバースト転送が可能となります。詳細は「30.3.10.1 マスタモード動作の (4) バースト転送」を参照してください。

RSPI をスレーブモードで使用する場合には、SSLKP ビットを “0” にしてください。

SPB[3:0] ビット (RSPI データ長設定ビット)

マスタモード / スレーブモードの RSPI の転送データ長を設定します。SPDCR.SPLW ビットが “0” のときは、“0100b”(8 ビット)～“1111b”(16 ビット)の範囲で値を設定してください。

LSBF ビット (RSPI LSB ファーストビット)

マスタモード / スレーブモードの RSPI のデータフォーマットを、MSB ファーストにするか LSB ファーストにするかを選択します。

SPNDEN ビット (RSPI 次アクセス遅延許可ビット)

マスタモードの RSPI がシリアル転送を終了して SSLAi 信号を非アクティブにしてから、次アクセスの SSLAi 信号アサートを可能にするまでの期間(次アクセス遅延)を設定します。SPNDEN ビットが “0” のとき、RSPI は次アクセス遅延を $1 \text{ RSPCK} + 2 \text{ PCLK}$ にします。SPNDEN ビットが “1” のとき、RSPI は SPND レジスタの設定に従った次アクセス遅延を挿入します。

RSPI をスレーブモードで使用する場合には、SPNDEN ビットを “0” にしてください。

SLNDEN ビット (SSL ネゲート遅延設定許可ビット)

マスタモードの RSPI が、RSPCK を発振停止してから SSLAi 信号を非アクティブにするまでの期間(SSL ネゲート遅延)を設定します。SLNDEN ビットが “0” のとき、RSPI は SSL ネゲート遅延を 1 RSPCK にします。SLNDEN ビットが “1” のとき、RSPI は SSLND レジスタの設定に従った RSPCK 遅延で SSL をネゲートします。

RSPI をスレーブモードで使用する場合には、SLNDEN ビットを “0” にしてください。

SCKDEN ビット (RSPCK 遅延設定許可ビット)

マスタモードの RSPI が、SSLAi 信号をアクティブにしてから RSPCK を発振するまでの期間(RSPCK 遅延)を設定します。SCKDEN ビットが “0” のとき、RSPI は RSPCK 遅延を 1 RSPCK にします。SCKDEN ビットが “1” のとき、RSPI は SPCKD レジスタの設定に従った RSPCK 遅延で RSPCK の発振を開始します。

RSPI をスレーブモードで使用する場合には、SCKDEN ビットを “0” にしてください。

30.3 動作説明

本章では、シリアル転送期間という用語を、有効データのドライブ開始から最終有効データの取り込みまでの期間を意味する用語として使用しています。

30.3.1 RSPI 動作の概要

RSPI は、スレーブモード(SPI 動作)、シングルマスタモード(SPI 動作)、マルチマスタモード(SPI 動作)、スレーブモード(クロック同期式動作)、マスタモード(クロック同期式動作)での同期式のシリアル転送ができます。RSPI のモードは、SPCR.MSTR, MODFEN, SPMS ビットによって設定できます。表 30.5 に RSPI のモードと SPCR レジスタの設定の関係および各モードの概要を示します。

表 30.5 RSPI のモードと SPCR レジスタの設定の関係および各モードの概要

モード	スレーブ (SPI動作)	シングルマスタ (SPI動作)	マルチマスタ (SPI動作)	スレーブ (クロック同期式動作)	マスタ (クロック同期式動作)
MSTR ビットの設定	0	1	1	0	1
MODFEN ビットの設定	0 or 1	0	1	0	0
SPMS ビットの設定	0	0	0	1	1
RSPCKA 信号	入力	出力	出力/Hi-Z	入力	出力
MOSIA 信号	入力	出力	出力/Hi-Z	入力	出力
MISOA 信号	出力/Hi-Z	入力	入力	出力	入力
SSLA0 信号	入力	出力	入力	Hi-Z(注1)	Hi-Z(注1)
SSLA1～SSLA3 信号	Hi-Z(注1)	出力	出力/Hi-Z	Hi-Z(注1)	Hi-Z(注1)
SSL 極性変更機能	あり	あり	あり	—	—
転送レート	~PCLK/8	~PCLK/2	~PCLK/2	~PCLK/8	~PCLK/2
クロックソース	RSPCK 入力	内蔵ボーレート ジェネレータ	内蔵ボーレート ジェネレータ	RSPCK 入力	内蔵ボーレート ジェネレータ
クロック極性				2種	
クロック位相	2種	2種	2種	1種(CPHA = 1)	2種
先頭転送ビット				MSB/LSB	
転送データ長				8～16、20、24、32 ピット	
バースト転送	可能 (CPHA = 1)	可能 (CPHA = 0,1)	可能 (CPHA = 0,1)	—	—
RSPCK 遅延制御	なし	あり	あり	なし	あり
SSL ネゲート遅延制御	なし	あり	あり	なし	あり
次アクセス遅延制御	なし	あり	あり	なし	あり
転送起動方法	SSL 入力 アクティブ または RSPCK 発振	送信バッファエンプ ティ割り込み要求、 または SPTEF = 1 で 送信バッファ書き込み	送信バッファエンプ ティ割り込み要求、 または SPTEF = 1 で 送信バッファ書き込み	RSPCK 発振	送信バッファエンプ ティ割り込み要求、 または SPTEF = 1 で 送信バッファ書き込み
シーケンス制御	なし	あり	あり	なし	あり
送信バッファエンプティ 検出				あり	
受信バッファフル検出				あり(注2)	
オーバランエラー検出	あり(注2)	あり(注2、注4)	あり(注2、注4)	あり(注2)	あり(注2)
パリティエラー検出				あり(注2、注3)	
モードフォルトエラー 検出	あり (MODFEN = 1)	なし	あり	なし	なし

注1. 本モードでは使用しません。

注2. SPCR.TXMD ビットが“1”的ときは、受信バッファフル検出、オーバランエラー検出、パリティエラー検出を行いません。

注3. SPCR2.SPPE ビットが“0”的ときは、パリティエラー検出を行いません。

注4. SPCR2.SCKASE ビットが“1”的ときは、オーバランエラー検出を行いません。

30.3.2 RSPI 端子の制御

RSPI は、SPCR.MSTR, MODFEN, SPMS ビットと I/O ポートの ODRn.Bi ビットの設定により、端子の状態を切り替えます。I/O ポートの ODRn.Bi ビットの設定値を“0”にすると CMOS 出力に、“1”にするとオープンドレイン出力となります。端子状態と各ビットの設定値の関係を表 30.6 に示します。I/O ポートの設定も同じとなるよう設定してください。

表30.6 RSPI端子の状態と制御ビット設定値の関係

モード	端子	端子状態(注2)	
		I/O ポートの ODRn.Bi ビット = 0	I/O ポートの ODRn.Bi ビット = 1
シングルマスタ(SPI動作) (MSTR = 1, MODFEN = 0, SPMS = 0)	RSPCKA	CMOS出力	オープンドレイン出力
	SSLA0～SSLA3	CMOS出力	オープンドレイン出力
	MOSIA	CMOS出力	オープンドレイン出力
	MISOA	入力	入力
マルチマスタ(SPI動作) (MSTR = 1, MODFEN = 1, SPMS = 0)	RSPCKA(注3)	CMOS出力/Hi-Z	オープンドレイン出力/Hi-Z
	SSLA0	入力	入力
	SSLA1～SSLA3(注3)	CMOS出力/Hi-Z	オープンドレイン出力/Hi-Z
	MOSIA(注3)	CMOS出力/Hi-Z	オープンドレイン出力/Hi-Z
	MISOA	入力	入力
スレーブ(SPI動作) (MSTR = 0, SPMS = 0)	RSPCKA	入力	入力
	SSLA0	入力	入力
	SSLA1～SSLA3(注5)	Hi-Z(注1)	Hi-Z(注1)
	MOSIA	入力	入力
	MISOA(注4)	CMOS出力/Hi-Z	オープンドレイン出力/Hi-Z
マスタ(クロック同期式動作) (MSTR = 1, MODFEN = 0, SPMS = 1)	RSPCKA	CMOS出力	オープンドレイン出力
	SSLA0～SSLA3(注5)	Hi-Z(注1)	Hi-Z(注1)
	MOSIA	CMOS出力	オープンドレイン出力
	MISOA	入力	入力
スレーブ(クロック同期式動作) (MSTR = 0, SPMS = 1)	RSPCKA	入力	入力
	SSLA0～SSLA3(注5)	Hi-Z(注1)	Hi-Z(注1)
	MOSIA	入力	入力
	MISOA	CMOS出力	オープンドレイン出力

注1. 本モードでは使用しません。

注2. RSPI機能が選択されていないマルチファンクションピンには、RSPIの設定値は反映されません。

注3. SSLA0がアクティブルーレベルの場合、端子状態がHi-Zになります。

注4. SSLA0が非アクティブルーレベルまたはSPCR.SPEビットが“0”的場合、端子状態がHi-Zになります。

注5. I/Oポートとして使用できます。

シングルマスタモード(SPI動作)、マルチマスタモード(SPI動作)のRSPIは、SPPCR.MOIFE, MOIFV ビットの設定に従って、SSL ネゲート期間(バースト転送における SSL 保持期間を含む)の MOSI 信号値を表 30.7 のように決定します。

表30.7 SSLネゲート期間のMOSI信号値の決定方法

MOIFE ビット	MOIFV ビット	SSLネゲート期間のMOSIA信号値
0	0, 1	前回転送の最終データ
1	0	Low
1	1	High

30.3.3 RSPI システム構成例

30.3.3.1 シングルマスタ / シングルスレーブ (本 MCU = マスタ)

図 30.5 に、本 MCU をマスタとして使用した場合のシングルマスタ / シングルスレーブの RSPI システム構成例を示します。シングルマスタ / シングルスレーブの構成では、本 MCU(マスタ) の SSLA0 ~ SSLA3 出力は使用しません。SPI スレーブの SSL 入力は Low に固定して、SPI スレーブを選択できる状態にします。(注 1)

本 MCU(マスタ) は、RSPCKA と MOSIA をドライブします。SPI スレーブは、MISO をドライブします。

注 1. SPCMDm.CPHA ビットが “0” の場合に相当する転送フォーマットでは、SSL 信号をアクティブレベルに固定することができないスレーブデバイスも存在します。SSL 信号を固定にできない場合には、本 MCU の SSLAi 出力をスレーブデバイスの SSL 入力に接続してください。




図 30.5 シングルマスタ / シングルスレーブの構成例 (本 MCU = マスタ)

30.3.3.2 シングルマスタ / シングルスレーブ (本 MCU = スレーブ)

図 30.6 に、本 MCU をスレーブとして使用した場合のシングルマスタ / シングルスレーブの RSPI システム構成例を示します。本 MCU をスレーブとして使用する場合には、SSLA0 端子を SSL 入力として使用します。SPI マスタは、SPCK と MOSI をドライブします。本 MCU (スレーブ) は、MISOA をドライブします。(注 1)

SPCMDm.CPHA ビットを“1”にしたシングルスレーブ構成の場合には、本 MCU (スレーブ) の SSLA0 入力を Low に固定して本 MCU (スレーブ) を選択できる状態とし、シリアル転送を実行することも可能です(図 30.7)。

注 1. SSLA0 が非アクティブレベルの場合、端子状態が Hi-Z になります。




図 30.6 シングルマスタ / シングルスレーブの構成例 (本 MCU = スレーブ、CPHA = 0)




図 30.7 シングルマスタ / シングルスレーブの構成例 (本 MCU = スレーブ、CPHA = 1)

30.3.3.3 シングルマスタ / マルチスレーブ (本 MCU = マスタ)

図 30.8 に、本 MCU をマスタとして使用した場合のシングルマスタ / マルチスレーブの RSPI システム構成例を示します。図 30.8 の例では、本 MCU(マスタ)と 4 つのスレーブ (SPI スレーブ 0 ~ SPI スレーブ 3) から RSPI システムを構成しています。

本 MCU(マスタ)の RSPCKA 出力と MOSIA 出力は、SPI スレーブ 0 ~ SPI スレーブ 3 の RSPCK 入力と MOSI 入力に接続します。SPI スレーブ 0 ~ SPI スレーブ 3 の MISO 出力は、すべて本 MCU(マスタ)の MISOA 入力に接続します。本 MCU(マスタ)の SSLA0 ~ SSLA3 出力は、それぞれ SPI スレーブ 0 ~ SPI スレーブ 3 の SSL 入力に接続します。

本 MCU(マスタ)は、RSPCKA、MOSIA、SSLA0 ~ SSLA3 をドライブします。SPI スレーブ 0 ~ SPI スレーブ 3 のうち、SSL 入力に Low を入力されているスレーブが、MISO をドライブします。




図 30.8 シングルマスタ / マルチスレーブの構成例 (本 MCU = マスタ)

30.3.3.4 シングルマスタ / マルチスレーブ (本 MCU = スレーブ)

図 30.9 に、本 MCU をスレーブとして使用した場合のシングルマスタ / マルチスレーブの RSPI システム構成例を示します。図 30.9 の例では、SPI マスタと 2 つの本 MCU (スレーブ X、スレーブ Y) から RSPI システムを構成しています。

SPI マスタの SPCK 出力と MOSI 出力は、本 MCU (スレーブ X、スレーブ Y) の RSPCKA 入力と MOSIA 入力に接続します。本 MCU (スレーブ X、スレーブ Y) の MISOA 出力は、SPI マスタの MISO 入力に接続します。SPI マスタの SSLX 出力、SSLY 出力は、本 MCU (スレーブ X、スレーブ Y) の SSLA0 入力に接続します。

SPI マスタは、SPCK、MOSI、SSLX、SSLY をドライブします。本 MCU (スレーブ X、スレーブ Y) のうち、SSLA0 入力に Low を入力されているスレーブが、MISOA をドライブします。




図 30.9 シングルマスタ / マルチスレーブの構成例 (本 MCU = スレーブ)

30.3.3.5 マルチマスタ / マルチスレーブ (本 MCU = マスタ)

図 30.10 に、本 MCU をマスタとして使用した場合のマルチマスタ / マルチスレーブの RSPI システム構成例を示します。図 30.10 の例では、2 つの本 MCU (マスタ X、マスタ Y) と 2 つの SPI スレーブ (SPI スレーブ 1、SPI スレーブ 2) から RSPI システムを構成しています。

本 MCU (マスタ X、マスタ Y) の RSPCKA 出力と MOSIA 出力は、SPI スレーブ 1、SPI スレーブ 2 の RSPCK 入力と MOSI 入力に接続します。SPI スレーブ 1、SPI スレーブ 2 の MISO 出力は、本 MCU (マスタ X、マスタ Y) の MISOA 入力に接続します。本 MCU (マスタ X) の任意の汎用ポート Y 出力は、本 MCU (マスタ Y) の SSLA0 入力に接続します。本 MCU (マスタ Y) の任意の汎用ポート X 出力は、本 MCU (マスタ X) の SSLA0 入力に接続します。本 MCU (マスタ X、マスタ Y) の SSLA1 出力と SSLA2 出力は、SPI スレーブ 1、SPI スレーブ 2 の SSL 入力に接続します。この構成例では、SSLA0 入力、スレーブ接続用の SSLA1 出力、SSLA2 出力のみでシステムを構成できるので、本 MCU の SSLA3 出力を使用していません。

本 MCU は、SSLA0 入力レベルが High の場合には、RSPCKA、MOSIA、SSLA1、SSLA2 をドライブします。SSLA0 入力レベルが Low の場合には、モードフォルトエラーを検出し、RSPCKA、MOSIA、SSLA1、SSLA2 を Hi-Z にして、他方のマスタに RSPI バス権を解放します。SPI スレーブ 1、SPI スレーブ 2 のうち、SSL 入力に Low を入力されているスレーブが、MISO をドライブします。




図 30.10 マルチマスタ / マルチスレーブの構成例 (本 MCU = マスタ)

30.3.3.6 マスタ (クロック同期式動作)/スレーブ (クロック同期式動作) (本MCU=マスタ)

図30.11に、本MCUをマスタとして使用した場合のマスタ (クロック同期式動作)/スレーブ (クロック同期式動作)のRSPIシステム構成例を示します。マスタ (クロック同期式動作)/スレーブ (クロック同期式動作)の構成では、本MCU(マスタ)のSSLA0～SSLA3は使用しません。

本MCU(マスタ)は、RSPCKAとMOSIAをドライブします。SPIスレーブは、MISOをドライブします。




図30.11 マスタ (クロック同期式動作)/スレーブ (クロック同期式動作)の構成例 (本MCU=マスタ)

30.3.3.7 マスタ (クロック同期式動作)/スレーブ (クロック同期式動作) (本MCU=スレーブ)

図30.12に、本MCUをスレーブとして使用した場合のマスタ (クロック同期式動作)/スレーブ (クロック同期式動作)のRSPIシステム構成例を示します。本MCUをスレーブ (クロック同期式動作)として使用する場合には、本MCU(スレーブ)は、MISOAをドライブし、SPIマスタは、SPCKとMOSIをドライブします。また、本MCU(スレーブ)のSSLA0～SSLA3は使用しません。

SPCMDm.CPHAビットを“1”にしたシングルスレーブ構成の場合のみ、本MCU(スレーブ)はシリアル転送を実行することが可能です。




図30.12 マスタ (クロック同期式動作)/スレーブ (クロック同期式動作)の構成例
(本MCU=スレーブ、CPHA=1)

30.3.4 データフォーマット

RSPI のデータフォーマットは、RSPI コマンドレジスタ m (SPCMDm)、RSPI 制御レジスタ 2 のパリティ許可ビット (SPCR2.SPPE) の設定値に依存します。MSB/LSB ファーストに関わらず、RSPI は RSPI データレジスタ (SPDR) の LSB から設定データ長分の範囲を転送データとして扱います。

送受信時の 1 フレームのデータフォーマットを下記に示します。

(a) パリティ機能無効時

パリティ機能無効時は、RSPI コマンドレジスタ m の RSPI データ長設定ビット (SPCMDm.SPB[3:0]) で設定したビット長のデータの送受信を行います。

(b) パリティ機能有効時

パリティ機能有効時は、RSPI コマンドレジスタ m の RSPI データ長設定ビット (SPCMDm.SPB[3:0]) で設定したビット長のデータの送受信を行います。ただし、最終ビットは、パリティビットとなります。




図 30.13 データフォーマット概要(パリティ機能無効時 / 有効時)

30.3.4.1 パリティ機能無効時 (SPCR2.SPPE = 0)

パリティ機能無効時は、送信バッファのデータを加工せず、シフトレジスタにコピーします。以下に RSPI データレジスタ (SPDR) とシフトレジスタの関係を MSB/LSB ファーストとビット長の組み合わせで説明します。

(1) MSB ファースト転送 (32 ビットデータ)

図 30.14 に、パリティ機能無効時、RSPI がデータ長 32 ビットの MSB ファースト転送を実施する場合の SPDR レジスタとシフトレジスタの動作内容を示します。

送信時は、送信バッファの T31 ~ T00 をシフトレジスタにコピーします。送信データは、
T31 → T30 → … → T00 の順番にシフトレジスタの値をシフトし送信します。

受信時は、受信データをシフトレジスタのビット 0 に格納し、1 データごとに受信データをシフトします。必要分の RSPCK が入力され、R31 ~ R00 までデータがたまると、シフトレジスタの値を受信バッファにコピーします。




図 30.14 MSB ファースト転送 (32 ビットデータ / パリティ機能無効)

(2) MSB ファースト転送(24 ビットデータ)

図 30.15 に、RSPI がparity 機能無効時、32 ビット以外のデータを MSB ファースト転送する例として、24 ビットのデータ転送を実施する場合の RSPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、送信バッファの下位 24 ビット (T23 ~ T00) をシフトレジスタにコピーします。送信データは、 $T23 \rightarrow T22 \rightarrow \dots \rightarrow T00$ の順番にシフトレジスタの値をシフトし送信します。

受信時は、受信データをシフトレジスタのビット 0 に格納し、1 データごとに受信データをシフトします。必要分の RSPCK が入力され、R23 ~ R00 までデータがたまると、シフトレジスタの値を受信バッファにコピーします。このとき、受信バッファの上位 8 ビットには送信バッファの上位 8 ビットの値が格納されます。送信時に T31 ~ T24 に “0” を書き込んでおくことにより、受信バッファの上位 8 ビットに “0” を入れることができます。




図 30.15 MSB ファースト転送(24 ビットデータ / パリティ機能無効)

(3) LSB ファースト転送(32ビットデータ)

図30.16に、RSPIがパリティ機能無効時、データ長32ビットのLSBファースト転送を実施する場合のRSPIデータレジスタ(SPDR)とシフトレジスタの動作内容を示します。

送信時は、送信バッファのデータ(T31～T00)をビット単位で入れ替え、シフトレジスタにT00～T31の順番に並び替えコピーします。送信データは、T00→T01→…→T31の順番にシフトレジスタの値をシフトし送信します。

受信時は、最初のデータをシフトレジスタのビット0に格納し、1データごとに受信データをシフトします。必要分のRSPCKが入力され、R00～R31までデータがたまると、シフトレジスタの値を受信バッファにコピーします。




図30.16 LSB ファースト転送(32ビットデータ / パリティ機能無効)

(4) LSB ファースト転送(24 ビットデータ)

図 30.17 に、RSPI がパリティ機能無効時、32 ビット以外のデータを LSB ファースト転送する例として、24 ビットのデータ転送を実施する場合の RSPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、送信バッファの下位 24 ビット (T23 ~ T00) をビット単位で T00 ~ T23 と入れ替えシフトレジスタにコピーします。送信データは、T00 → T01 → … → T23 の順番にシフトレジスタの値をシフトし送信します。

受信時は、受信データをシフトレジスタのビット 8 に格納し、1 データごとに受信データをシフトします。必要分の RSPCK が入力され、R00 ~ R23 までデータがたまると、シフトレジスタの値を受信バッファにコピーします。

このとき、受信バッファの上位 8 ビットには送信バッファの上位 8 ビットの値が格納されます。送信時に T31 ~ T24 に “0” を書き込んでおくことにより、受信バッファの上位 8 ビットに “0” を入れることができます。




図 30.17 LSB ファースト (24 ビットデータ / パリティ機能無効)

30.3.4.2 パリティ機能有効時 (SPCR2.SPPE = 1)

パリティ機能有効時は、送受信データの最下位ビットをパリティビットに変換します。パリティビットの値は、ハードウェアで計算を行い変換します。

(1) MSB ファースト転送 (32 ビットデータ)

図 30.18 に、パリティ機能有効時、RSPI がデータ長 32 ビットの MSB ファースト転送を実施する場合の RSPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、最初に T31 ~ T01 までのデータ値より、パリティビット (P) の値を演算し、最終ビットである T00 と置き換え、シフトレジスタにコピーします。送信データは、T31 → T30 → … → T01 → P の順番に送信します。

受信時は、受信データをシフトレジスタのビット 0 に格納し、1 データごとに受信データをシフトします。必要分の RSPCK が入力され、R31 ~ P まで受信データがたまると、シフトレジスタの値を受信バッファにコピーします。シフトレジスタにデータをコピーすると、R31 ~ P のデータをチェックし、パリティエラーの判定を行います。




図 30.18 MSB ファースト転送 (32 ビットデータ / パリティ機能有効)

(2) MSB ファースト転送(24 ビットデータ)

図 30.19 に、RSPI がパリティ機能有効時、32 ビット以外のデータを MSB ファースト転送する例として、24 ビットのデータ転送を実施する場合の RSPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、最初に T23 ~ T01 までのデータ値より、パリティビット (P) の値を演算し、最終ビットである T00 と置き換え、シフトレジスタにコピーします。送信データは、T23 → T22 → … → T01 → P の順番に送信します。

受信時は、受信データをシフトレジスタのビット 0 に格納し、1 データごとに受信データをシフトします。必要分の RSPCK が入力され、R23 ~ P まで受信データがたまると、シフトレジスタの値を受信バッファにコピーします。シフトレジスタにデータをコピーすると、R23 ~ P のデータをチェックし、パリティエラーの判定を行います。このとき、受信バッファの上位 8 ビットには送信バッファの上位 8 ビットが格納されます。送信時に T31 ~ T24 に “0” を書き込んでおくことにより、受信バッファの上位 8 ビットに “0” を入れることができます。




図 30.19 MSB ファースト転送(24 ビットデータ / パリティ機能有効)

(3) LSB ファースト転送(32ビットデータ)

図30.20に、RSPIがパリティ機能有効時、データ長32ビットのLSBファースト転送を実施する場合のRSPIデータレジスタ(SPDR)とシフトレジスタの動作内容を示します。

送信時は、最初にT30～T00までのデータ値より、パリティビット(P)の値を演算し、最終ビットであるT31と置き換え、シフトレジスタにコピーします。送信データは、T00→T01→…→T30→Pの順番に送信します。

受信時は、受信データをシフトレジスタのビット0に格納し、1データごと受信データをシフトします。必要分のRSPCKが入力されR00～Pまで受信データがたまると、シフトレジスタの値を受信バッファにコピーします。シフトレジスタにデータをコピーすると、R00～Pのデータをチェックし、パリティエラーの判定を行います。




図30.20 LSB ファースト転送(32ビットデータ / パリティ機能有効)

(4) LSB ファースト転送(24 ビットデータ)

図 30.21 に、RSPI がパリティ機能有効時、32 ビット以外のデータを LSB ファースト転送する例として、24 ビットのデータ転送を実施する場合の RSPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、最初に T22 ~ T00までのデータ値より、パリティビット (P) の値を演算し、最終ビットである T23 と置き換え、シフトレジスタにコピーします。送信データは、T00 → T01 → … → T22 → P の順番に送信します。

受信時は、受信データをシフトレジスタのビット 8 に格納し、1 データごとに受信データをシフトします。必要分の RSPCK が入力され、R00 ~ P まで受信データがたまると、シフトレジスタの値を受信バッファにコピーします。シフトレジスタにデータをコピーすると、R00 ~ P のデータをチェックし、パリティエラーの判定を行います。このとき、受信バッファの上位 8 ビットには送信バッファの上位 8 ビットが格納されます。送信時に T31 ~ T24 に “0” を書き込んでおくことにより、受信バッファの上位 8 ビットに “0” を入れることができます。




図 30.21 LSB ファースト (24 ビットデータ / パリティ機能有効)

30.3.5 転送フォーマット

30.3.5.1 CPHA ビット = 0 の場合

図 30.22 に SPCMDm.CPHA ビットが “0” の場合に、8 ビットのデータをシリアル転送した場合の転送フォーマット例を示します。ただし、RSPI がスレーブモード (SPCR.MSTR = 0) で CPHA ビットが “0” の場合のクロック同期式動作 (SPCR.SPMS ビットが “1” の場合) はしないでください。図 30.22 において、RSPCKA (CPOL = 0) は SPCMDm.CPOL ビットが “0” の場合、RSPCKA (CPOL = 1) は SPCMDm.CPOL ビットが “1” の場合の RSPCKA 信号波形です。サンプリングタイミングは、RSPI がソフトレジスタにシリアル転送データを取り込むタイミングを示しています。各信号の入出力方向は、RSPI の設定に依存します。詳細は「30.3.2 RSPI 端子の制御」を参照してください。

SPCMDm.CPHA ビットが “0” の場合には、SSLAi 信号のアサートタイミングで、MOSIA 信号と MISOA 信号への有効データのドライブが開始されます。SSLAi 信号のアサート後に発生する最初の RSPCKA 信号変化タイミングが最初の転送データ取り込みタイミングになり、このタイミング以降 1 RSPCK 周期ごとにデータがサンプリングされます。MOSIA 信号と MISOA 信号の変化タイミングは、転送データ取り込みタイミングの 1/2 RSPCK 周期後になります。CPOL ビットの設定値は、RSPCKA 信号の動作タイミングには影響を与えず、信号極性のみに影響を与えます。

t1 は、SSLAi 信号のアサートから RSPCKA 発振までの期間 (RSPCK 遅延) です。t2 は、RSPCKA 発振停止から SSLAi 信号のネゲートまでの期間 (SSL ネゲート遅延) です。t3 は、シリアル転送終了後に次転送のための SSLAi 信号アサートを抑制するための期間 (次アクセス遅延) です。t1、t2、t3 は、RSPI システム上のマスタデバイスによって制御されます。本 MCU の RSPI がマスタモードである場合の t1、t2、t3 については、「30.3.10.1 マスタモード動作」を参照してください




図 30.22 RSPI 転送フォーマット (CPHA ビット = 0)

30.3.5.2 CPHA ビット = 1 の場合

図 30.23 に SPCMDm.CPHA ビットが “1” の場合に、8 ビットのデータをシリアル転送した場合の転送フォーマット例を示します。ただし、SPCR.SPMS ビットが “1” の場合は SSLAi 信号を用いず、RSPCKA 信号、MOSIA 信号、MISOA 信号のみで通信を行います。図 30.23 において、RSPCKA (CPOL = 0) は SPCMDm.CPOL ビットが “0” の場合、RSPCKA (CPOL = 1) は SPCMDm.CPOL ビットが “1” の場合の RSPCKA 信号波形です。サンプリングタイミングは、RSPI がシフトレジスタにシリアル転送データを取り込むタイミングを示しています。各信号の入出力方向は、RSPI のモード(マスター / スレーブ)に依存します。詳細は「30.3.2 RSPI 端子の制御」を参照してください。

SPCMDm.CPHA ビットが “1” の場合には、SSLAi 信号のアサートタイミングで、MISOA 信号に無効データのドライブが開始されます。SSLAi 信号のアサート後に発生する最初の RSPCKA 信号変化タイミングで、MOSIA 信号と MISOA 信号への有効データへの出力が開始され、このタイミング以降 1 RSPCK 周期ごとにデータが更新されます。転送データの取り込みは、このタイミングの 1/2 RSPCK 周期後になります。SPCMDm.CPOL ビットの設定値は RSPCKA 信号の動作タイミングには影響を与えず、信号極性のみに影響を与えます。

t1、t2、t3 の内容は、CPHA ビット = 0 の場合と同様です。本 MCU の RSPI がマスター モードである場合の t1、t2、t3 については、「30.3.10.1 マスター モード動作」を参照してください。




図 30.23 RSPI 転送フォーマット (CPHA ビット = 1)

30.3.6 通信動作モード

SPCR.TXMD ビットの設定により、全二重同期式シリアル通信または送信のみの動作を選択します。図 30.24、図 30.25 に記載した“SPDR アクセス”は、SPDR レジスタへのアクセス状況を示しています。“W”は書き込みサイクルを示しています。

30.3.6.1 全二重同期式シリアル通信 (SPCR.TXMD = 0)

図 30.24 に、SPCR.TXMD ビットを“0”にした場合の動作例を示します。図 30.24 の例では、SPDCR.SPFC[1:0] ビットが“00b”、SPCMDm.CPHA ビットが“1”、SPCMDm.CPOL ビットが“0”の設定で、RSPI が 8 ビットのシリアル転送を実行しています。RSPCKA 波形の下に記載した数字は RSPCK サイクル数(=転送ビット数)を示しています。




図 30.24 SPCR.TXMD = 0 の動作例

以下に、図中の(1)、(2)に示したタイミングでのフラグの動作内容を説明します。

- (1) SPDR レジスタの受信バッファが空の状態でシリアル転送が終了すると、RSPI は受信バッファフル割り込み要求 (SPRI) を発生 (SPSR.SPRF フラグを“1”) してシフトレジスタの受信データを受信バッファにコピーします。
- (2) SPDR レジスタの受信バッファに以前の受信データがある状態でシリアル転送が終了すると、RSPI は SPSR.OVRF フラグを“1”にしてシフトレジスタの受信データを破棄します。

全二重同期式シリアル通信時 (SPCR.TXMD = 0) は、送信と同時に受信も行います。そのため、SPSR.SPRF, OVRF フラグは受信バッファの状態に応じて、それぞれ(1)、(2)のタイミングで“1”になります。

30.3.6.2 送信のみ動作 (SPCR.TXMD = 1)

図 30.25 に、SPCR.TXMD ビットを “1” に設定した場合の動作例を示します。図 30.25 の例では、SPDCR.SPFC[1:0] ビットが “00b”、SPCMDm.CPHA ビットが “1”、SPCMDm.CPOL ビットが “0” の設定で、RSPI が 8 ビットのシリアル転送を実行しています。RSPCKA 波形の下に記載した数字は RSPCK サイクル数 (= 転送ビット数) を示しています。




図 30.25 SPCR.TXMD = 1 の動作例

以下に、図中の (1)、(2)、(3) に示したタイミングでのフラグの動作内容を説明します。

- (1) 送信のみ動作 (SPCR.TXMD = 1) への遷移は、受信バッファにデータが残っていないこと、SPSR.SPRF, OVRF フラグが “0” であることを確認してから、行ってください。
- (2) SPDR レジスタの受信バッファが空の状態でシリアル転送が終了すると、送信のみ動作 (SPCR.TXMD = 1) のときは、SPRF フラグは “0” を維持し、シフトレジスタのデータを受信バッファへコピーしません。
- (3) SPDR レジスタの受信バッファに以前の受信データは存在しないため、シリアル転送が終了しても、SPSR.OVRF フラグは “0” を保持し、シフトレジスタのデータを受信バッファへコピーしません。

送信のみ動作時 (SPCR.TXMD = 1) は、データ送信を実施するだけで、受信は行いません。そのため、SPSR.SPRF, OVRF フラグは (1)、(2)、(3) いずれのタイミングでも “0” を保持します。

30.3.7 送信バッファエンプティ / 受信バッファフル割り込み

図 30.26 に送信バッファエンプティ割り込み(SPTI)と受信バッファフル割り込み(SPRI)の動作例を示します。図 30.26 に記載した“SPDR アクセス”は、SPDR レジスタへのアクセス状況を示しています。“W”は書き込みサイクル、“R”は読み出しサイクルを示しています。図 30.26 の例では、SPCR.TXMD ビットが“0”、SPDCR.SPFC[1:0] ビットが“00b”、SPCMDm.CPHA ビットが“1”、SPCMDm.CPOL ビットが“0”的設定で、RSPI が 8 ビットのシリアル転送を実行しています。RSPCKA 波形の下に記載した数字は RSPCK サイクル数(= 転送ビット数)を示しています。




図 30.26 SPTI、SPRI 割り込みの動作例

以下に、図中の(1)～(5)に示したタイミングでの割り込みの動作内容を説明します。

- (1) SPDR レジスタの送信バッファが空の(次転送のデータがセットされていない)状態で、SPDR レジスタに送信データを書き込むと、RSPI は送信バッファにデータを書き込み、SPSR.SPTEF フラグを“0”にします。
- (2) シフトレジスタが空の場合には、RSPI は送信バッファのデータをシフトレジスタにコピーして送信バッファエンプティ割り込み要求(SPTI)を発生し、SPSR.SPTEF フラグを“1”にします。なお、シリアル転送の開始方法は、RSPI のモードに依存します。(「30.3.10 SPI 動作」、「30.3.11 クロック同期式動作」参照)
- (3) 送信バッファエンプティ割り込みルーチンまたは SPTEF フラグによる送信バッファエンプティ判定処理で、SPDR レジスタに送信データを書き込むと、送信バッファにデータが転送され、SPSR.SPTEF フラグが“0”になります。シフトレジスタにはシリアル転送中のデータが格納されているため、RSPI は送信バッファのデータをシフトレジスタにコピーしません。
- (4) SPDR レジスタの受信バッファが空の状態でシリアル転送が終了すると、RSPI はシフトレジスタの受信データを受信バッファにコピーし、受信バッファフル割り込み要求(SPRI)を発生させ、SPSR.SPRF フラグを“1”にします。また、シリアル転送が終了するとシフトレジスタが空になるため、シリアル転送が終了する前に送信バッファがフルであった場合には、RSPI が SPSR.SPTEF フラグを“1”にして送信

バッファのデータをシフトレジスタにコピーします。なお、オーバランエラー発生状態で、シフトレジスタから受信バッファへ受信データをコピーしなかった場合でも、シリアル転送が終了すると RSPI はシフトレジスタを空であると判定し、送信バッファからシフトレジスタへのデータ転送は可能な状態になります。

- (5) 受信バッファフル割り込みルーチンまたは SPRF フラグによる受信バッファフル判定処理で、SPDR レジスタを読み出すと、受信データが読み出せます。受信データを読み出すと、SPRF フラグが “0” になります。

送信バッファに未送信のデータがある状態 (SPTEF フラグが “0”) で、SPDR レジスタに送信データを書き込んだ場合には、RSPI は送信バッファのデータを更新しません。SPDR レジスタに送信データを書き込む場合には、送信バッファエンプティ割り込みルーチンまたは SPTEF フラグによる送信バッファエンプティ判定処理で行ってください。また、送信バッファエンプティ割り込みを利用する場合には、SPCR の SPTIE ビットを “1” にしてください。

SPCR.SPE ビットを “0” (RSPI 機能は無効) にするときは、SPCR.SPTIE ビットも同時に “0” にしてください。SPCR.SPE ビットが “0” のときに SPCR.SPTIE ビットが “1” であると、送信バッファエンプティ割り込み要求が発生します。

受信バッファフル (SPRF フラグが “1”) の状態で、シリアル転送が終了した場合には、RSPI はシフトレジスタから受信バッファへのデータのコピーを行わず、オーバランエラーを検出します (「30.3.8 エラー検出」参照)。受信データのオーバランを防ぐために、受信バッファフル割り込み要求で、次のシリアル転送終了よりも前に受信データを読み出してください。また RSPI 受信バッファフル割り込みを利用する場合には、SPCR.SPRIE ビットを “1” にしてください。

送信 / 受信バッファの状態は、送信 / 受信割り込み、または対応する ICU の IRn.IR フラグ ($n = \text{割り込みベクタ番号}$) によって確認することができます。割り込みベクタ番号については、「14. 割り込みコントローラ (ICUb)」を参照してください。また、SPTEF フラグ /SPRF フラグによって確認することもできます。

30.3.8 エラー検出

通常の RSPI のシリアル転送では、SPDR レジスタの送信バッファに書き込んだデータが送信され、受信されたデータを SPDR レジスタの受信バッファから読み出すことができます。SPDR レジスタへアクセスした場合の送受信バッファの状態やシリアル転送の開始 / 終了時の RSPI の状態によっては、通常以外の転送が実行される場合があります。

一部の通常以外の転送動作が発生した場合には、RSPI はオーバランエラー、パリティエラーまたはモードフォルトエラーとして検出します。表 30.8 に、通常以外の転送動作と RSPI のエラー検出機能の関係を示します。

表 30.8 通常以外の転送の発生条件と RSPI のエラー検出機能

	発生条件	RSPI動作	エラー検出
1	送信バッファフルの状態で SPDR レジスタを書き込み	<ul style="list-style-type: none"> 送信バッファ内容を保持 書き込みデータ欠落 	なし
2	受信バッファエンプティの状態で SPDR レジスタを読み出し	前回受信したデータをバスに出力	なし
3	スレーブモードで送信データをシフトレジスタにセットしていない状態で、シリアル転送開始	前回シリアル転送時の受信データを送信	なし
4	受信バッファフルの状態で、シリアル転送が終了	受信バッファ内容を保持 受信データ欠落	オーバランエラー検出
5	全二重同期式シリアル通信時にパリティ機能が有効な状態で誤ったパリティビットを受信	パリティエラーフラグのアサート	パリティエラー検出
6	マルチマスタモードでシリアル転送アイドル時に SSLA0 入力信号アサート	<ul style="list-style-type: none"> RSPCKA、MOSIA、SSLA1～3 出力信号のドライブ停止 RSPI 機能は無効 	モードフォルトエラー検出
7	マルチマスタモードでシリアル転送中に SSLA0 入力信号アサート	<ul style="list-style-type: none"> シリアル転送を中断 送受信データ欠落 RSPCKA、MOSIA、SSLA1～3 出力信号のドライブ停止 RSPI 機能は無効 	モードフォルトエラー検出
8	スレーブモードでシリアル転送中に SSLA0 入力信号がネゲート	<ul style="list-style-type: none"> シリアル転送中断 送受信データ欠落 MISOA 出力信号のドライブ停止 RSPI 機能は無効 	モードフォルトエラー検出

表 30.8 の 1 に示した動作に対しては、RSPI はエラーを検出しません。SPDR レジスタへの書き込み時にデータを欠落させないために、送信バッファエンプティ割り込み要求発生時、または SPSR.SPTEF フラグが “1” のときに SPDR レジスタへの書き込みを実施してください。

2 に示した動作に対しても、RSPI はエラーを検出しません。不要なデータを読み出さないようにするために、RSPI 受信バッファフル割り込み要求発生時、または SPSR.SPRF フラグが “1” のときに SPDR レジスタの読み出しを実行するようにしてください。

3 に示した動作に対しても、RSPI はエラーを検出しません。RSPI では、シフトレジスタの更新前に起動されたシリアル転送において、前回シリアル転送時の受信データを送信し、3 に示した動作をエラーとして扱いません。なお、前回シリアル転送時の受信データは SPDR レジスタの受信バッファに保持されているので、正しく読み出されます（シリアル転送が終了する前に SPDR レジスタを読み出さないと、オーバランエラーが発生します）。

4 に示したオーバランエラーについては「30.3.8.1 オーバランエラー」で、5 に示したパリティエラーについては「30.3.8.2 パリティエラー」で説明します。また、6～8 に示したモードフォルトエラーについては「30.3.8.3 モードフォルトエラー」で説明します。

なお、送受信の割り込みについては、「30.3.7 送信バッファエンプティ / 受信バッファフル割り込み」を参照してください。

30.3.8.1 オーバランエラー

SPDR レジスタの受信バッファフル状態でシリアル転送が終了すると、RSPI はオーバランエラーを検出して SPSR.OVRF フラグを “1” にします。OVRF フラグが “1” の状態では、RSPI はシフトレジスタのデータを受信バッファにコピーしないので、受信バッファにはエラー発生前のデータが保持されます。OVRF フラグを “0” にするためには、OVRF フラグが “1” にセットされた状態の SPSR レジスタを読み出した後に、OVRF フラグに “0” を書く必要があります。

図 30.27 に、SPRF フラグと OVRF フラグの動作を示します。図 30.27 に記載した SPSR アクセスと SPDR アクセスは、それぞれ SPSR、SPDR レジスタへのアクセス状況を示しています。“W” は書き込みサイクル、“R” は読み出しサイクルを示しています。図 30.27 の例では、SPCMDm.CPHA ビットが “1”、SPCMDm.CPOL ビットが “0” の設定で、RSPI が 8 ビットのシリアル転送を実行しています。RSPCKA 波形の下に記載した数字は RSPCK サイクル数(= 転送ビット数)を示しています。




図 30.27 SPRF フラグと OVRF フラグの動作例

以下に、図中の (1) ~ (4) に示したタイミングでのフラグの動作内容を説明します。

- (1) 受信バッファフル (SPRF フラグが “1”) の状態でシリアル転送が終了すると、RSPI がオーバランエラーを検出し、OVRF フラグを “1” にします。RSPI はシフトレジスタのデータを受信バッファにコピーしません。また、SPPE ビットが “1” であっても、パリティエラーの検出は行いません。マスタモードの場合には、SPSSR.SPECIM[2:0] ビットに、SPCMDm レジスタに対するポインタの値をコピーします。
- (2) SPDR レジスタを読み出すと、RSPI は受信バッファのデータが読み出せます。このとき SPRF フラグは “0” になります。受信バッファが空になっても、OVRF フラグは “0” なりません。
- (3) OVRF フラグが “1” の状態 (オーバランエラー) でシリアル転送が終了した場合には、RSPI はシフトレジスタのデータを受信バッファにコピーしません (SPRF フラグは “0” のままで)。受信バッファフル割り込みも発生しません。また、SPPE ビット “1” であってもパリティエラーの検出は行いません。マスタモードの RSPI の場合に、RSPI は SPECIM[2:0] ビットを更新しません。オーバランエラー発生状態で、シフトレジスタから受信バッファへ受信データをコピーしなかった場合でも、シリアル転送が終了すると RSPI はシフトレジスタを空であると判定し、送信バッファからシフトレジスタへのデータ転送は可能な状態になります。
- (4) OVRF フラグが “1” の状態で SPSR レジスタを読んだ後、OVRF フラグに “0” を書くと、RSPI は OVRF フラグを “0” にします。

オーバランの発生は、SPSR レジスタの読み出しあるいは RSPI エラー割り込みと SPSR レジスタの読み出

しによって確認できます。シリアル転送を実行する場合には、SPDR レジスタの読み出し直後に SPSR レジスタを読み出すなどの方法で、オーバランエラー発生を早期に検出できるように対処してください。RSPI をマスタモードで使用する場合、SPSSR.SPECIM[2:0] ビットを読み出すことで、エラー発生時の SPCMDm レジスタに対するポインタ値を確認できます。

オーバランエラーが発生して OVRF フラグが “1” になると、OVRF フラグが “0” になるまで正常な受信動作ができなくなります。

マスタモードで RSPCK 自動停止機能を有効にした場合は、オーバランエラーが発生しません。図 30.28、図 30.29 にマスタモードの受信バッファフル状態でシリアル転送が継続するときのクロック停止波形を示します。




図 30.28 マスタモードの受信バッファフル状態でシリアル転送が継続するときのクロック停止波形 (CPHA = 1)




図 30.29 マスタモードの受信バッファフル状態でシリアル転送が継続するときのクロック停止波形 (CPHA = 0)

以下に、図中の(1)、(2)に示したタイミングでのフラグ動作を説明します。

- (1) 受信バッファフルの場合は、RSPCK クロックが停止するためオーバランエラーは発生しません。
- (2) クロック停止中に SPDR を読み出すと、受信バッファのデータが読み出せます。受信バッファの読み出し後 (SPRF フラグが “0” になった後)、RSPCK クロックが再開します。

30.3.8.2 パリティエラー

SPCR.TXMD ビットが “0”、SPCR2.SPPE ビットが “1” の状態で全二重同期式シリアル通信を行い、転送が終了すると、パリティエラーの判定を行います。RSPI は、受信データにパリティエラーを検出すると、SPSR.PERF フラグを “1” にします。SPSR.OVRF フラグが “1” の状態では、RSPI はシフトレジスタのデータを受信バッファにコピーしないので、受信データに対するパリティエラーの検出は行いません。PERF フラグを “0” にするためには、PERF フラグが “1” の状態の SPSR レジスタを読んだ後、PERF フラグに “0” を書く必要があります。

図 30.30 に、OVRF フラグと PERF フラグの動作を示します。図 30.30 に記載した “SPSR アクセス” は、SPSR レジスタへのアクセス状況を示しています。“W” は書き込みサイクル、“R” は読み出しサイクルを示しています。図 30.30 の例では、SPCR.TXMD ビットが “0”、SPCR2.SPPE ビットが “1” の状態で全二重同期式シリアル通信を行います。SPCMDm.CPHA ビットが “1”、SPCMDm.CPOL ビットが “0” の設定で、RSPI が 8 ビットのシリアル転送を実行しています。RSPCKA 波形の下に記載した数字は RSPCK サイクル数 (= 転送ビット数) を示しています。




図 30.30 PERF フラグの動作例

以下に、図中の(1)～(3)に示したタイミングでのフラグの動作内容を説明します。

- (1) RSPI がオーバランエラーを検出せず、シリアル転送が終了すると、シフトレジスタのデータを受信バッファにコピーします。このとき、RSPI が受信データを判定し、パリティエラーを検出すると PERF フラグを “1” にします。マスタモードの場合には、SPSSR.SPECIM[2:0] ビットに、SPCMDm レジスタに対するポインタの値をコピーします。
- (2) PERF フラグが “1” の状態で SPSR レジスタを読んだ後、PERF フラグに “0” を書くと、PERF フラグが “0” になります。
- (3) RSPI がオーバランエラーを検出し、シリアル転送が終了すると、シフトレジスタのデータを受信バッファにコピーしません。このとき、RSPI はパリティエラーを検出しません。

パリティエラーの発生は、SPSR レジスタの読み出し、あるいは RSPI エラー割り込みと SPSR レジスタの読み出しによって確認できます。シリアル転送を実行する場合には、SPSR フラグを読み出すなどの方法で、パリティエラー発生を早期に検出できるように対処してください。RSPI をマスタモードで使用する場合、SPSSR.SPECIM[2:0] ビットを読み出すことで、エラー発生時の SPCMDm レジスタに対するポインタ値を確認できます。

30.3.8.3 モードフォルトエラー

SPCR.MSTR ビットが “1”、SPCR.SPMS ビットが “0”、SPCR.MODFEN ビットが “1” の場合には、RSPI はマルチマスタモードで動作します。マルチマスタモードの RSPI の SSLA0 入力信号に対してアクティブレベルが入力されると、シリアル転送状態にかかわらず、RSPI はモードフォルトエラーを検出して SPSR.MODF フラグを “1” にします。モードフォルトエラーを検出すると、RSPI は SPSSR.SPECM[2:0] ビットに、SPCMDm レジスタに対するポインタの値をコピーします。なお、SSLA0 信号のアクティブルベルは、SSLR.SSL0P ビットによって決定されます。

MSTR ビットが “0” の場合には、RSPI はスレーブモードで動作します。スレーブモードの RSPI の MODFEN ビットが “1”、SPMS ビットが “0” の場合、シリアル転送期間(有効データのドライブ開始から最終有効データの取り込みまで)に SSLA0 入力信号がネゲートされると、RSPI はモードフォルトエラーを検出します。

RSPI はモードフォルトエラーを検出すると、出力信号のドライブ停止および SPCR.SPE ビットのクリアを実施します(「30.3.9 RSPI の初期化」を参照)。マルチマスタ構成の場合には、モードフォルトエラーを利用して出力信号のドライブと RSPI 機能を停止させ、マスタ権の解放を実現できます。

モードフォルトエラーの発生は、SPSR レジスタの読み出し、あるいは RSPI エラー割り込みと SPSR レジスタの読み出しによって確認できます。RSPI エラー割り込みを利用せずにモードフォルトエラーを検出するためには、SPSR レジスタをポーリングする必要があります。RSPI をマスタモードで使用する場合、SPSSR.SPECM[2:0] ビットを読み出すことで、エラー発生時の SPCMDm レジスタに対するポインタ値を確認できます。

MODF フラグが “1” の状態では、RSPI は SPE ビットへの “1” の書き込みを無視します。モードフォルトエラー検出後に RSPI 機能を有効にするためには、MODF フラグを “0” にしてください。

30.3.9 RSPI の初期化

SPCR.SPE ビットに“0”を書いた場合、またはモードフォルトエラー検出により RSPI が SPE ビットを“0”にした場合には、RSPI は RSPI 機能を無効化し、モジュール機能の一部を初期化します。また、システムリセットが発生した場合には、RSPI はモジュール機能をすべて初期化します。以下に、SPCR.SPE ビットを“0”にすることによる初期化とシステムリセットによる初期化について説明します。

30.3.9.1 SPE ビットのクリアによる初期化

SPCR.SPE ビットを“0”にしたとき、RSPI は以下に示す初期化を実施します。

- 実行中のシリアル転送を中断
- スレーブモードの場合、出力信号のドライブ停止 (Hi-Z)
- RSPI 内部ステートの初期化
- RSPI 送信バッファを空にする (SPTEF フラグを“1”にする)

SPE ビットを“0”にする初期化では、RSPI の制御ビットは初期化されません。このため、再度 SPE ビットを“1”にすれば初期化前と同じ転送モードで RSPI を起動できます。

SPSR.SPRF, OVRF, MODF, PERF フラグの値は初期化されません。また、SPSSR レジスタの値も初期化されません。このため、RSPI の初期化後も受信バッファのデータの読み出し、RSPI 転送時のエラー発生状況の確認ができます。

送信バッファは空 (SPTEF フラグが“1”) の状態に初期化されます。このため、RSPI 初期化後に SPCR.SPTIE ビットを“1”にしていると、送信バッファエンプティ割り込みが発生します。CPU で RSPI を初期化する場合に、送信バッファエンプティ割り込みを禁止するためには、SPE ビットへの“0”書き込みと同時に SPTIE ビットにも“0”を書いてください。

30.3.9.2 システムリセット

システムリセットによる初期化では、「30.3.9.1 SPE ビットのクリアによる初期化」に記載の事項に加え、RSPI 制御用の全ビットの初期化、ステータスビットの初期化、データレジスタの初期化が実施され、RSPI が完全に初期化されます。

30.3.10 SPI 動作

30.3.10.1 マスタモード動作

シングルマスタモード動作とマルチマスタモード動作の違いは、モードフォルトエラー検出(「30.3.8 エラー検出」を参照)のみです。シングルマスタモードの RSPI ではモードフォルトエラーを検出しません。マルチマスタモードの RSPI ではモードフォルトエラーを検出します。本節では、シングル/マルチマスタモードで共通する動作について説明します。

(1) シリアル転送の開始

RSPI 送信バッファが空(SPTEF フラグが “1”、次転送のデータがセットされていない)の状態で、SPDR レジスタへデータを書き込むと、RSPI は SPDR レジスタの送信バッファ(SPTX)のデータを更新します。SPDR レジスタへ SPDCR.SPFC[1:0] ビットで設定したフレーム分のデータの書き込み後、シフトレジスタが空の場合には、RSPI は送信バッファのデータをシフトレジスタにコピーしてシリアル転送を開始します。RSPI は、シフトレジスタに送信データをコピーするとシフトレジスタのステータスをフルに変更し、シリアル転送が終了するとシフトレジスタのステータスを空に変更します。シフトレジスタのステータスを参照することはできません。

なお、RSPI の転送フォーマットの詳細については「30.3.5 転送フォーマット」を参照してください。SSLAi 出力端子の極性は、SSLp レジスタの設定値に依存します。

(2) シリアル転送の終了

SPCMDm.CPHA ビットにかかわらず、RSPI は最終サンプリングタイミングに対応する RSPCKA エッジを送出するとシリアル転送を終了します。受信バッファ(SPRX)が空(SPRF フラグが “0”)の場合には、シリアル転送終了後にシフトレジスタから SPDR レジスタの受信バッファにデータをコピーします。

なお、最終サンプリングタイミングは転送データのビット長に依存して変化します。マスタモードの RSPI のデータ長は、SPCMDm.SPB[3:0] ビットの設定値に依存します。SSLAi 出力端子の極性は、SSLp レジスタの設定値に依存します。RSPI の転送フォーマットの詳細については「30.3.5 転送フォーマット」を参照してください。

(3) シーケンス制御

マスタモード時の転送フォーマットは、SPSCR レジスタ、SPCMDm レジスタ、SPBR レジスタ、SPCKD レジスタ、SSLND レジスタ、SPND レジスタによって決定されます。

SPSCR レジスタは、マスタモードの RSPI で実行するシリアル転送のシーケンス構成を決定するためのレジスタです。SPCMDm レジスタには、SSLAi 端子の出力信号値、MSB/LSB ファースト、データ長、ビットレート設定の一部、RSPCK 極性 / 位相、SPCKD レジスタの参照要否、SSLND レジスタの参照要否、SPND レジスタの参照要否が設定されています。SPBR レジスタにはビットレート設定の一部、SPCKD レジスタには RSPI クロック遅延値、SSLND レジスタには SSL ネゲート遅延、SPND レジスタには RSPI 次アクセス遅延値が設定されています。

RSPI は、SPSCR レジスタに設定されたシーケンス長に従って、SPCMDm レジスタの一部 / 全部からなるシーケンスを構成します。RSPI には、シーケンスを構成している SPCMDm レジスタに対するポインタが存在します。このポインタの値は、SPSSR.SPCP[2:0] ビットを読むことによって確認できます。SPCR.SPE ビットを “1” にして RSPI 機能を許可すると、RSPI はコマンドに対するポインタを SPCMD0 レジスタにセットし、シリアル転送の開始時に SPCMD0 レジスタの設定内容を転送フォーマットに反映します。RSPI は、各データ転送の次アクセス遅延期間が終了するたびにポインタをインクリメントします。シーケンスを構成している最終コマンドに対応するシリアル転送が終了すると、RSPI はポインタを SPCMD0 レジスタにセットするので、シーケンスは繰り返し実行されます。




図 30.31 マスタモードでのシリアル転送方式の決定方法

本章では、データ (SPDR) と設定 (SPCMDm) の 2 つを合わせてフレームとします。




図 30.32 フレームの概念図

表 30.4 の設定でシーケンス動作を行ったときのコマンドと送信バッファ / 受信バッファの関係を図 30.33 に示します。

設定1-1	SPTX0/SPRX0 SPCMD0							
	1フレームのみ							
設定1-2	SPTX0/SPRX0 SPCMD0	SPTX1/SPRX1 SPCMD0						
	1フレーム目	2フレーム目						
設定1-3	SPTX0/SPRX0 SPCMD0	SPTX1/SPRX1 SPCMD0	SPTX2/SPRX2 SPCMD0					
	1フレーム目	2フレーム目	3フレーム目					
設定1-4	SPTX0/SPRX0 SPCMD0	SPTX1/SPRX1 SPCMD0	SPTX2/SPRX2 SPCMD0	SPTX3/SPRX3 SPCMD0				
	1フレーム目	2フレーム目	3フレーム目	4フレーム目				
設定2-1	SPTX0/SPRX0 SPCMD0	SPTX1/SPRX1 SPCMD1						
	1フレーム目	2フレーム目						
設定2-2	SPTX0/SPRX0 SPCMD0	SPTX1/SPRX1 SPCMD1	SPTX2/SPRX2 SPCMD0	SPTX3/SPRX3 SPCMD1				
	1フレーム目	2フレーム目	3フレーム目	4フレーム目				
設定3	SPTX0/SPRX0 SPCMD0	SPTX1/SPRX1 SPCMD1	SPTX2/SPRX2 SPCMD2					
	1フレーム目	2フレーム目	3フレーム目					
設定4	SPTX0/SPRX0 SPCMD0	SPTX1/SPRX1 SPCMD1	SPTX2/SPRX2 SPCMD2	SPTX3/SPRX3 SPCMD3				
	1フレーム目	2フレーム目	3フレーム目	4フレーム目				
設定5	SPTX0/SPRX0 SPCMD0	SPTX0/SPRX0 SPCMD1	SPTX0/SPRX0 SPCMD2	SPTX0/SPRX0 SPCMD3	SPTX0/SPRX0 SPCMD4			
	1フレーム目	2フレーム目	3フレーム目	4フレーム目	5フレーム目			
設定6	SPTX0/SPRX0 SPCMD0	SPTX0/SPRX0 SPCMD1	SPTX0/SPRX0 SPCMD2	SPTX0/SPRX0 SPCMD3	SPTX0/SPRX0 SPCMD4	SPTX0/SPRX0 SPCMD5		
	1フレーム目	2フレーム目	3フレーム目	4フレーム目	5フレーム目	6フレーム目		
設定7	SPTX0/SPRX0 SPCMD0	SPTX0/SPRX0 SPCMD1	SPTX0/SPRX0 SPCMD2	SPTX0/SPRX0 SPCMD3	SPTX0/SPRX0 SPCMD4	SPTX0/SPRX0 SPCMD5	SPTX0/SPRX0 SPCMD6	
	1フレーム目	2フレーム目	3フレーム目	4フレーム目	5フレーム目	6フレーム目	7フレーム目	
設定8	SPTX0/SPRX0 SPCMD0	SPTX0/SPRX0 SPCMD1	SPTX0/SPRX0 SPCMD2	SPTX0/SPRX0 SPCMD3	SPTX0/SPRX0 SPCMD4	SPTX0/SPRX0 SPCMD5	SPTX0/SPRX0 SPCMD6	SPTX0/SPRX0 SPCMD7
	1フレーム目	2フレーム目	3フレーム目	4フレーム目	5フレーム目	6フレーム目	7フレーム目	8フレーム目

図 30.33 シーケンス動作時の RSPI コマンドレジスタと送受信バッファの対応

(4) バースト転送

RSPI が現在のシリアル転送で参照している SPCMDm.SSLKP ビットが “1” の場合には、RSPI はシリアル転送中の SSLAi 信号レベルを次のシリアル転送の SSLAi 信号アサート開始まで保持します。次のシリアル転送での SSLAi 信号レベルが、現在のシリアル転送での SSLAi 信号レベルと同じであれば、RSPI は SSLAi 信号アサート状態を保持したまま連続的にシリアル転送を実行することができます(バースト転送)。

図 30.34 に、SPCMD0、SPCMD1 レジスタの設定を使用してバースト転送を実現した場合の SSLAi 信号動作例を示します。図 30.34 に記載した(1)～(7)の RSPI 動作内容について、以下に説明します。なお、SSLAi 出力信号の極性は、SSLP レジスタの設定値に依存します。




図 30.34 SSLKP ビットを利用したバースト転送動作の例

- (1) SPCMD0 レジスタに従った SSLAi 信号のアサートと RSPCK 遅延の挿入を実施します。
- (2) SPCMD0 レジスタに従ったシリアル転送を実行します。
- (3) SSL ネゲート遅延を挿入します。
- (4) SPCMD0.SSLKP ビットが “1” であるため、SPCMD0 レジスタでの SSLAi 信号値を保持します。この期間は、最短の場合には SPCMD0 レジスタの次アクセス遅延と同じだけ継続されます。最短期間を経過後にシフトレジスタが空の場合には、次転送のための送信データがシフトレジスタに格納されるまで、この期間を継続します。
- (5) SPCMD1 レジスタに従った SSLAi 信号のアサートと RSPCK 遅延の挿入を実施します。
- (6) SPCMD1 レジスタに従ったシリアル転送を実行します。
- (7) SPCMD1.SSLKP ビットが “0” であるため、SSLAi 信号をネゲートします。また、SPCMD1 レジスタに従った次アクセス遅延が挿入されます。

SSLKP ビットを “1” にした SPCMDm レジスタでの SSLAi 信号出力設定と、次転送で使用する SPCMDm レジスタでの SSLAi 信号出力設定が異なる場合、RSPI は次転送のコマンドに対応した SSLAi 信号のアサート時(図 30.34 の(5))に SSLAi 信号状態を切り替えます。このような SSLAi 信号の切り替えが発生した場合、MISOA をドライブするスレーブが競合して信号レベルの衝突が発生する可能性があるので注意してください。

マスター モードの RSPI は、SSLKP ビットを使用しない場合の SSLAi 信号動作をモジュール内部で参照しています。SPCMDm.CPHA ビットが “0” の場合でも、RSPI は内部で検出した次転送の SSLAi 信号のアサートを使用してシリアル転送を正確に開始できます。このため、マスター モードのバースト転送は、CPHA ビットの設定値にかかわらず実行できます。

(5) RSPCK 遅延 (t1)

マスタモードの RSPI の RSPCK 遅延値は、SPCMDm.SCKDEN ビットの設定と SPCKD レジスタの設定に依存します。RSPI は、シリアル転送で参照する SPCMDm レジスタをポインタ制御によって決定し、選択した SPCMDm.SCKDEN ビットと SPCKD レジスタを使用して、表 30.9 のようにシリアル転送時の RSPCK 遅延値を決定します。なお、RSPCK 遅延の定義については、「30.3.5 転送フォーマット」を参照してください。

表30.9 SCKDEN ビット、SPCKD レジスタと RSPCK 遅延値の関係

SPCMDm.SCKDEN ビット	SPCKD.SCKDL[2:0] ビット	RSPCK 遅延値
0	000b ~ 111b	1 RSPCK
1	000b	1 RSPCK
	001b	2 RSPCK
	010b	3 RSPCK
	011b	4 RSPCK
	100b	5 RSPCK
	101b	6 RSPCK
	110b	7 RSPCK
	111b	8 RSPCK

(6) SSL ネゲート遅延 (t2)

マスタモードの RSPI の SSL ネゲート遅延値は、SPCMDm.SLNDEN ビットの設定と SSLND レジスタの設定に依存します。RSPI は、シリアル転送で参照する SPCMDm レジスタをポインタ制御によって決定し、選択した SPCMDm.SLNDEN ビットと SSLND レジスタを使用して、表 30.10 のようにシリアル転送時の SSL ネゲート遅延値を決定します。なお、SSL ネゲート遅延の定義については、「30.3.5 転送フォーマット」を参照してください。

表30.10 SLNDEN ビット、SSLND レジスタと SSL ネゲート遅延値の関係

SPCMDm.SLNDEN ビット	SSLND.SLNDL[2:0] ビット	SSL ネゲート遅延値
0	000b ~ 111b	1 RSPCK
1	000b	1 RSPCK
	001b	2 RSPCK
	010b	3 RSPCK
	011b	4 RSPCK
	100b	5 RSPCK
	101b	6 RSPCK
	110b	7 RSPCK
	111b	8 RSPCK

(7) 次アクセス遅延(t3)

マスタモードの RSPI の次アクセス遅延は、SPCMDm.SPNDEN ビットの設定と SPND レジスタの設定に依存します。RSPI は、シリアル転送で参照する SPCMDm レジスタをポインタ制御によって決定し、選択した SPCMDm.SPNDEN ビットと SPND レジスタを使用して、表 30.11 のようにシリアル転送時の RSPCK 遅延を決定します。なお、次アクセス遅延の定義については、「30.3.5 転送フォーマット」を参照してください。

表30.11 SPNDEN ビット、SPND レジスタと次アクセス遅延値の関係

SPCMDm.SPNDEN ビット	SPND.SPNDL[2:0] ビット	次アクセス遅延値
0	000b ~ 111b	1 RSPCK + 2 PCLK
1	000b	1 RSPCK + 2 PCLK
	001b	2 RSPCK + 2 PCLK
	010b	3 RSPCK + 2 PCLK
	011b	4 RSPCK + 2 PCLK
	100b	5 RSPCK + 2 PCLK
	101b	6 RSPCK + 2 PCLK
	110b	7 RSPCK + 2 PCLK
	111b	8 RSPCK + 2 PCLK

(8) 初期化フロー

図 30.35 に、SPI 動作時、RSPI をマスタモードで使用する場合の初期化フローの例を示します。なお、割り込みコントローラ、入出力ポートの設定方法については各ブロックの説明を参照してください。




図 30.35 マスタモード時の初期化フロー例 (SPI 動作)

(9) ソフトウェア処理フロー

ソフトウェア処理フローの例を図 30.36～図 30.38 に示します。

(a) 送信処理フロー

送信を行う場合、最終データの書き込み完了後 SPII 割り込みを許可することによって、全データ送信完了を CPU に通知することができます。

SPII 割り込みの代わりに、SPSR.IDLNF フラグが “0” になったかどうかをポーリングすることでも全データ送信完了を確認できます。ただし、SPDR レジスタに送信データを書いてから IDLNF フラグが “1” になるまでには、PCLK で 1 サイクル必要です。SPDR レジスタに最終データを書いた後は、“1” になる前の IDLNF フラグで判定しないように、一度 SPSR レジスタの値を読み捨てて、次に読み出した SPSR.IDLNF フラグの値から全データ送信完了の確認に使用してください。




図 30.36 マスター モード時のフローチャート(送信)

(b) 受信処理フロー

RSPI は受信のみの動作を持たないため、送信を必要とします。




図 30.37 マスタモード時のフローチャート(受信)

(c) エラー処理フロー

RSPIは3種類のエラーを持ちます。モードフォルトエラー発生時は、SPCR.SPEビットが自動的にクリアされ、送信/受信動作を停止させます。しかし、その他のエラー要因ではSPCR.SPEビットはクリアされず送信/受信動作は継続されるため、最初に起きたエラー要因ではない他の要因でエラーが発生した場合は、SPSSR.SPECM[2:0]ビットが更新されてしまうため、SPCR.SPEビットをクリアし動作を停止することを推奨します。

割り込み使用時にエラーが発生したときは、ICU.IRn.IRフラグにSPTI割り込みまたはSPRI割り込み要求が保持されている可能性がありますので、エラー処理にてICU.IRn.IRフラグをクリアしてください。また、SPRI割り込み要求が保持されている場合、受信バッファを読み出してRSPIの内部シーケンサを初期化してください。




図30.38 マスタモード時のフローチャート(エラー)

30.3.10.2 スレーブモード動作

(1) シリアル転送の開始

SPCMD0.CPHA ビットが “0” の場合、RSPI は SSLA0 入力信号のアサートを検出すると、MISOA 出力信号への有効データのドライブを開始する必要があります。このため、CPHA ビットが “0” の場合には、SSLA0 入力信号のアサートがシリアル転送開始のトリガになります。

CPHA ビットが “1” の場合には、RSPI は SSLA0 入力信号のアサート状態で最初の RSPCKA エッジを検出すると、MISOA 出力信号への有効データのドライブを開始する必要があります。このため、CPHA ビットが “1” の場合には、SSLA0 信号アサート状態における最初の RSPCKA エッジがシリアル転送開始のトリガになります。

RSPI は、シフトレジスタが空の状態でシリアル転送の開始を検出した場合、シフトレジスタの状態をフルに変更し、シリアル転送中に送信バッファからシフトレジスタにデータがコピーできないようにします。シリアル転送の開始よりも前にシフトレジスタがフルであった場合、RSPI はシフトレジスタの状態をフルのまま変更しません。

CPHA ビットの設定に依存せず、RSPI が MISOA 出力信号のドライブを開始するタイミングは、SSLA0 信号アサートタイミングです。CPHA ビットの設定によって、RSPI が出力するデータの有効 / 無効が異なります。

なお、RSPI の転送フォーマットの詳細については、「30.3.5 転送フォーマット」を参照してください。SSLA0 入力信号の極性は、SSL0P.SSL0P ビットの設定値に依存します。

(2) シリアル転送の終了

SPCMD0.CPHA ビットにかかわらず、RSPI は最終サンプリングタイミングに相当する RSPCKA エッジを検出するとシリアル転送を終了します。受信バッファに空きがある場合 (SPRF フラグが “0” の場合) には、シリアル転送の終了後に、RSPI はシフトレジスタから SPDR レジスタの受信バッファに受信データをコピーします。また、受信用バッファの状態に関わらず、RSPI はシリアル転送の終了後にシフトレジスタの状態を空に変更します。シリアル転送開始からシリアル転送終了の間に RSPI が SSLA0 入力信号のネゲートを検出するとモードフォルトエラーが発生します (「30.3.8 エラー検出」を参照)。

なお、最終サンプリングタイミングは転送データのビット長に依存して変化します。スレーブモードの RSPI のデータ長は SPCMD0.SP[3:0] ビットの設定値に依存します。SSLA0 入力信号の極性は、SSL0P.SSL0P ビットの設定値に依存します。RSPI の転送フォーマットの詳細については、「30.3.5 転送フォーマット」を参照してください。

(3) シングルスレーブ時の注意点

SPCMD0.CPHA ビットが “0” の場合には、RSPI は SSLA0 入力信号のアサートエッジを検出するとシリアル転送を開始します。図 30.7 の例に示したような構成で RSPI をシングルスレーブで使用する場合には、SSLA0 入力信号がアクティブ状態に固定されるため、CPHA ビットを “0” に設定した RSPI ではシリアル転送を正しく開始できません。SSLA0 入力信号をアクティブ状態に固定する構成で、スレーブモード RSPI の送受信を正しく実行するためには、CPHA ビットを “1” にしてください。CPHA ビットを “0” にする必要がある場合には、SSLA0 入力信号を固定しないでください。

(4) バースト転送

SPCMD0.CPHA ビットが “1” の場合には、SSLA0 入力信号のアサート状態を保持したままで連続的なシリアル転送(バースト転送)を実行できます。CPHA ビットが “1” の場合には、SSLA0 入力信号アクティブ状態における最初の RSPCKA エッジから最終ビット受信のためのサンプリングタイミングまでが、シリアル転送期間に相当します。SSLA0 入力信号がアクティブルレベルのままであっても、アクセスの開始を検出可能であるので、バースト転送に対応できます。

CPHA ビットが “0” の場合には、バースト転送の 2 回目以降のシリアル転送を正しく実行できません。

(5) 初期化フロー

図 30.39 に、SPI 動作時、RSPI をスレーブモードで使用する場合の初期化フローの例を示します。なお、割り込みコントローラ、入出力ポートの設定方法については各ブロックの説明を参照してください。




図 30.39 スレーブモード時の初期化フロー例 (SPI 動作)

(6) ソフトウェア処理フロー

ソフトウェア処理フローの例を図 30.40～図 30.42 に示します。

(a) 送信処理フロー




図 30.40 スレーブモード時のフローチャート(送信)

(b) 受信処理フロー

RSPI は受信のみの動作を持たないため、送信を必要とします。




図 30.41 スレーブモード時のフローチャート(受信)

(c) エラー処理フロー

スレーブ動作では、モードフォルトエラーが発生しても SSLA0 端子の状態にかかわらず、SPSR.MODF フラグをクリアすることができます。

割り込み使用時にエラーが発生したときは、ICU.IRn.IR フラグに SPTI 割り込みまたは SPRI 割り込み要求が保持されている可能性があるためエラー処理にて ICU.IRn.IR フラグをクリアしてください。また、SPRI 割り込み要求が保持されている場合、受信バッファを読み出して RSPI の内部シーケンサを初期化してください。




図 30.42 スレーブモード時のフローチャート(エラー処理)

30.3.11 クロック同期式動作

RSPI は、SPCR.SPMS ビットが “1” であるとき、クロック同期式動作となります。クロック同期式動作は、SSLAi 端子を使用せず、RSPCKA、MOSIA、MISOA の 3 本の端子を用いて通信を行い、SSLAi 端子は I/O ポートとして使用することができます。

クロック同期式動作は、SSLAi 端子を使用せず通信を行いますが、モジュール内部の動作は SPI 動作と同様の動作を行います。マスタ動作、スレーブ動作において、SPI 動作時と同様のフローで通信を行うことができますが、SSLAi 端子を使用しませんので、モードフォルトエラーの検出を行いません。

また、クロック同期式動作では、スレーブモード時 (SPCR.MSTR = 0) に SPCMDm.CPHA ビットを “0” にした場合の動作はしないでください。

30.3.11.1 マスタモード動作

(1) シリアル転送の開始

送信バッファが空 (SPSR.SPTEF フラグが “1”、次転送のデータがセットされていない) の状態で、SPDR レジスタへデータを書くと、RSPI は SPDR レジスタの送信バッファ (SPTX) のデータを更新します。SPDR レジスタへ SPDCR.SPFC[1:0] ビットで設定したフレーム分のデータの書き込み後、シフトレジスタが空の場合には、RSPI は送信バッファのデータをシフトレジスタにコピーしてシリアル転送を開始します。RSPI は、シフトレジスタに送信データをコピーするとシフトレジスタのステータスをフルに変更し、シリアル転送が終了するとシフトレジスタのステータスを空に変更します。シフトレジスタのステータスを参照することはできません。

なお、RSPI の転送フォーマットの詳細については、「30.3.5 転送フォーマット」を参照してください。ただし、クロック同期式動作時は、SSLA0 出力信号を用いずに通信を行います。

(2) シリアル転送の終了

RSPI は最終サンプリングタイミングに対応する RSPCKA エッジを送出するとシリアル転送を終了します。受信バッファ (SPRX) が空 (SPSR.SPRF フラグが “0”) の場合には、シリアル転送終了後にシフトレジスタから SPDR レジスタの受信バッファにデータをコピーします。

なお、最終サンプリングタイミングは転送データのビット長に依存して変化します。マスタモードの RSPI のデータ長は、SPCMDm.SPB[3:0] ビットの設定値に依存します。RSPI の転送フォーマットの詳細については、「30.3.5 転送フォーマット」を参照してください。ただし、クロック同期式動作時は、SSLA0 出力信号を用いずに通信を行います。

(3) シーケンス制御

マスタモード時の転送フォーマットは、SPSCR レジスタ、SPCMDm レジスタ、SPBR レジスタ、SPCKD レジスタ、SSLND レジスタ、SPND レジスタによって決定されます。クロック同期式動作時は、SSLAi 信号の出力を用いませんが、これらの設定は有効です。

SPSCR レジスタは、マスタモードの RSPI で実行するシリアル転送のシーケンス構成を決定するためのレジスタです。SPCMDm レジスタには、SSLAi 出力信号値、MSB/LSB ファースト、データ長、ビットレート設定の一部、RSPCKA 極性 / 位相、SPCKD レジスタの参照要否、SSLND レジスタの参照要否、SPND レジスタの参照要否が設定されています。SPBR レジスタにはビットレート設定の一部、SPCKD レジスタには RSPI クロック遅延値、SSLND レジスタには SSL ネゲート遅延、SPND レジスタには次アクセス遅延値が設定されています。

RSPI は、SPSCR レジスタに設定されたシーケンス長に従って、SPCMDm レジスタの一部 / 全部からなるシーケンスを構成します。RSPI には、シーケンスを構成している SPCMDm レジスタに対するポインタが存在します。このポインタの値は、SPSSR.SPCP[2:0] ビットの読み出しによって確認できます。SPCR.SPE ビットが “1” で RSPI 動作が許可された状態にすると、RSPI はコマンドに対するポインタを SPCMD0 レジ

スタにセットし、シリアル転送の開始時に SPCMD0 レジスタの設定内容を転送フォーマットに反映します。RSPI は、各データ転送の次アクセス遅延期間が終了するたびにポインタをインクリメントします。シーケンスを構成している最終コマンドに対応するシリアル転送が終了すると、RSPI はポインタを SPCMD0 レジスタにセットするので、シーケンスは繰り返し実行されます。




図 30.43 マスタモードでのシリアル転送方式の決定方法

本章では、データ (SPDR) と設定 (SPCMDm) の 2 つを合わせてフレームとします。




図 30.44 フレーム概念図

表 30.4 の設定でシーケンス動作を行ったときのコマンドと送信バッファ / 受信バッファの関係を図 30.45 に示します。

設定1-1	SPTX0/SPRX0 SPCMD0		1フレームのみ	
設定1-2	SPTX0/SPRX0 SPCMD0	SPTX1/SPRX1 SPCMD0	1フレーム目	2フレーム目
設定1-3	SPTX0/SPRX0 SPCMD0	SPTX1/SPRX1 SPCMD0	1フレーム目	2フレーム目
		SPTX2/SPRX2 SPCMD0		3フレーム目
設定1-4	SPTX0/SPRX0 SPCMD0	SPTX1/SPRX1 SPCMD0	1フレーム目	2フレーム目
		SPTX2/SPRX2 SPCMD0	3フレーム目	4フレーム目
設定2-1	SPTX0/SPRX0 SPCMD0	SPTX1/SPRX1 SPCMD1	1フレーム目	2フレーム目
設定2-2	SPTX0/SPRX0 SPCMD0	SPTX1/SPRX1 SPCMD1	1フレーム目	2フレーム目
		SPTX2/SPRX2 SPCMD0	3フレーム目	4フレーム目
設定3	SPTX0/SPRX0 SPCMD0	SPTX1/SPRX1 SPCMD1	1フレーム目	2フレーム目
		SPTX2/SPRX2 SPCMD2	3フレーム目	
設定4	SPTX0/SPRX0 SPCMD0	SPTX1/SPRX1 SPCMD1	1フレーム目	2フレーム目
		SPTX2/SPRX2 SPCMD2	3フレーム目	4フレーム目
設定5	SPTX0/SPRX0 SPCMD0	SPTX0/SPRX0 SPCMD1	1フレーム目	2フレーム目
		SPTX0/SPRX0 SPCMD2	3フレーム目	4フレーム目
設定6	SPTX0/SPRX0 SPCMD0	SPTX0/SPRX0 SPCMD1	1フレーム目	2フレーム目
		SPTX0/SPRX0 SPCMD2	3フレーム目	4フレーム目
設定7	SPTX0/SPRX0 SPCMD0	SPTX0/SPRX0 SPCMD1	1フレーム目	2フレーム目
		SPTX0/SPRX0 SPCMD2	3フレーム目	4フレーム目
設定8	SPTX0/SPRX0 SPCMD0	SPTX0/SPRX0 SPCMD1	1フレーム目	2フレーム目
		SPTX0/SPRX0 SPCMD2	3フレーム目	4フレーム目
	SPTX0/SPRX0 SPCMD3	SPTX0/SPRX0 SPCMD4	5フレーム目	6フレーム目
		SPTX0/SPRX0 SPCMD5	7フレーム目	
	SPTX0/SPRX0 SPCMD6	SPTX0/SPRX0 SPCMD7	8フレーム目	

図 30.45 シーケンス動作時の RSPI コマンドレジスタと送受信バッファの対応

(4) 初期化フロー

図 30.46 に、クロック同期式動作時の RSPI をマスタモードで使用する場合の初期化フローの例を示します。なお、割り込みコントローラ、入出力ポートの設定方法については、各ブロックの説明を参照してください。




図 30.46 マスタモード時の初期化フロー例 (クロック同期式動作)

(5) ソフトウェア処理フロー

クロック同期式動作時のマスタモード動作のソフトウェア処理は、SPI 動作時のマスタモード動作のソフトウェア処理フローと同様になります。詳細は、「30.3.10.1 (9) ソフトウェア処理フロー」を参照してください。ただし、モードフォルトエラーの発生はありません。

30.3.11.2 スレーブモード動作

(1) シリアル転送の開始

RSPI は、SPCR.SPMS ビットが “1” であるとき、最初の RSPCKA エッジがシリアル転送開始のトリガになります。

RSPI は、シフトレジスタが空の状態でシリアル転送の開始を検出した場合、シフトレジスタの状態をフルに変更し、シリアル転送中に送信バッファからシフトレジスタにデータがコピーできないようにします。シリアル転送の開始よりも前にシフトレジスタがフルであった場合、RSPI はシフトレジスタの状態をフルのまま変更しません。

SPMS ビットが “1” であるときは、RSPI は MISOA 出力信号をドライブします。

なお、RSPI の転送フォーマットの詳細については、「30.3.5 転送フォーマット」を参照してください。ただし、クロック同期式動作時は SSLA0 入力信号を使用しません。

(2) シリアル転送の終了

RSPI は最終サンプリングタイミングに相当する RSPCKA エッジを検出するとシリアル転送を終了します。受信バッファが空 (SPSR.SPRF フラグが “0”) の場合には、シリアル転送の終了後に、RSPI はシフトレジスタから SPDR レジスタの受信バッファに受信データをコピーします。また、受信バッファの状態にかかわらず、RSPI はシリアル転送の終了後にシフトレジスタの状態を空に変更します。なお、最終サンプリングタイミングは転送データのビット長に依存して変化します。スレーブモードの RSPI のデータ長は SPCMD0.SPB[3:0] ビットの設定値に依存します。RSPI の転送フォーマットの詳細については、「30.3.5 転送フォーマット」を参照してください。

(3) 初期化フロー

図 30.47 に、クロック同期式動作時の RSPI をスレーブモードで使用する場合の初期化フローの例を示します。なお、割り込みコントローラ、入出力ポートの設定方法については、各ブロックの説明を参照してください。




図 30.47 スレーブモード時の初期化フロー例 (クロック同期式動作)

(4) ソフトウェア処理フロー

クロック同期式動作時のスレーブモード動作のソフトウェア処理は、SPI 動作時のスレーブモード動作のソフトウェア処理フローと同様になります。詳細は、「30.3.10.2 (6) ソフトウェア処理フロー」を参照してください。ただし、モードフォルトエラーの発生はありません。

30.3.12 ループバックモード

SPPCR.SPLP2 ビットまたは SPLP ビットに “1” を書くと、RSPI は SPCR.MSTR ビットが “1” ならば、MISOA 端子とシフトレジスタ間を、SPCR.MSTR ビットが “0” ならば、MOSIA 端子とシフトレジスタ間の経路を遮断し、シフトレジスタの入力経路と出力経路を接続します。また、SPCR.MSTR ビットが “1” ならば、MOSIA 端子とシフトレジスタ間を、SPCR.MSTR ビットが “0” ならば、MISOA 端子とシフトレジスタ間の経路を遮断しません。これをループバックモードと呼びます。ループバックモードでシリアル転送を実行すると、RSPI の送信データまたは送信データの反転が RSPI の受信データになります。

表 30.12 に SPLP2 ビット、SPLP ビットの設定と受信データの関係を示します。また、図 30.48 に、マスタモードの RSPI をループバックモード (SPPCR.SPLP2 = 0、SPPCR.SPLP = 1) に設定した場合のシフトレジスタ入出力経路の構成を示します。

表30.12 SPLP2ビット、SPLPビットの設定と受信データ

SPPCR.SPLP2ビット	SPPCR.SPLPビット	受信データ
0	0	MOSIA端子またはMISOA端子からの入力データ
0	1	送信データの反転
1	0	送信データ
1	1	送信データ




図 30.48 ループバックモード時のシフトレジスタ入出力構成(マスタモード)

30.3.13 パリティビット機能の自己判断

パリティ回路は、送信データに対するパリティ付加部と受信データに対するエラー検出部で構成されます。パリティ回路のパリティ付加部とエラー検出部の故障を検出するために、図 30.49 に示すフローに従い、パリティ回路の自己診断を行います。




図 30.49 パリティ回路の自己判断フロー

30.3.14 割り込み要因

RSPI の割り込み要因には、受信バッファフル、送信バッファエンプティ、モードフォルト、オーバラン、パリティエラー、RSPI アイドルがあります。また、受信バッファフル、送信バッファエンプティの割り込み要求で DTC を起動し、データ転送を行うことができます。

モードフォルト、オーバラン、パリティエラーの割り込み要求が SPEI のベクタアドレスに割り付けられているため、フラグによる要因の判断が必要です。表 30.13 に RSPI の割り込み要因を示します。表 30.13 の割り込み条件が成立すると、割り込みが発生します。受信バッファフルと送信バッファエンプティの要因は、データ転送で割り込み要因をクリアしてください。

DTC を使って送受信を行う場合は、先に DTC を設定し、許可状態にしてから RSPI の設定を行ってください。DTC の設定方法は「16. データトランスファコントローラ (DTCa)」を参照してください。

送信バッファエンプティ割り込み、および受信バッファフル割り込みは、ICU.IRn.IR フラグが “1” のときに割り込み発生条件となつても、ICU に対して割り込み要求を出力せず内部で保持します（内部で保持できる容量は、1 要因ごとに 1 要求までです）。ICU.IRn.IR フラグが “0” になると、ICU に対して保持していた割り込み要求を出力します。保持している割り込み要求を出力すると、保持している割り込み要求は自動的にクリアされます。また、内部で保持している割り込み要求は、対応する割り込み許可ビット (SPCR.SPTIE ビットまたは SPCR.SPRIE ビット) を “0” にすることでクリアが可能です。

表 30.13 RSPI の割り込み要因

割り込み要因	略称	割り込み条件	DTC起動
受信バッファフル	SPRI	SPCR.SPRIE ビットが“1”的状態で受信バッファフル (SPRF フラグが“1”)になつたとき	可能
送信バッファエンプティ	SPTI	SPCR.SPTIE ビットが“1”的状態で送信バッファエンプティ (SPTEF フラグが“1”)になつたとき	可能
RSPI エラー (モードフォルト、オーバラン、パリティエラー)	SPEI	SPCR.SPEIE ビットが“1”的状態で SPSR.MODF、OVRF、または PERF フラグが“1”になつたとき	不可能
RSPI アイドル	SPII	SPCR2.SPIIE ビットが“1”的状態で IDLNF フラグが“0”になつたとき	不可能

30.4 使用上の注意事項

30.4.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCR B) により、RSPI の動作禁止 / 許可を設定できます。リセット後の値では、RSPI の動作は停止します。モジュールストップ状態を解除することにより、レジスタをアクセスできます。詳細は「[11. 消費電力低減機能](#)」を参照してください。

30.4.2 消費電力低減機能の注意事項

モジュールストップ機能の使用、およびスリープモードを除く低消費電力モードに遷移する場合は、あらかじめ SPCR.SPE ビットを “0” に設定し通信を終了させてください。

30.4.3 通信の開始に関する注意事項

ICU.IRn.IR フラグが “1” で通信を開始すると、通信開始後の割り込み要求が内部で保持されるため、ICU.IRn.IR フラグが予期しない挙動となる可能性があります。

通信開始時点で ICU.IRn.IR フラグが “1” のときは、動作許可 (SPCR.SPE ビットを “1” にする) 前に下記の手順で割り込み要求をクリアしてください。

- (1) 通信が停止していること (SPCR.SPE ビットが “0” となっていること) を確認
- (2) 対応する割り込み許可ビット (SPCR.SPTIE ビットまたは SPCR.SPRIE ビット) を “0” にする
- (3) 対応する割り込み許可ビット (SPCR.SPTIE ビットまたは SPCR.SPRIE ビット) を読み出し、“0” を確認
- (4) ICU.IRn.IR フラグを “0” にする

30.4.4 SPRF/SPTEF フラグに関する注意事項

SPSR.SPRF, SPTEF フラグをポーリングして使用する場合、SPCR.SPRIE, SPTIE ビットを “0” にしてください。

31. CRC 演算器 (CRC)

CRC (Cyclic Redundancy Check) 演算器は、CRC コード生成を行います。

31.1 概要

表 31.1 に CRC 演算器の仕様を示します。図 31.1 に CRC 演算器のブロック図を示します。

表 31.1 CRC 演算器の仕様

項目	内容
CRC 演算対象データ（注1）	8n ビットのデータに対して CRC コードを生成 (n = 自然数)
CRC 演算処理方式	8 ビット並列実行
CRC 生成多項式	3つの多項式から選択可能 <ul style="list-style-type: none"> • 8 ビット CRC $X^8 + X^2 + X + 1$ • 16 ビット CRC $X^{16} + X^{15} + X^2 + 1$ $X^{16} + X^{12} + X^5 + 1$
CRC 演算切り替え	LSB ファーストまたは MSB ファーストでの通信用に、CRC 演算結果のビットオーダを切り替えることが可能
消費電力低減機能	モジュールストップ状態への設定が可能

注1. 演算対象データを CRC 演算の単位に分割する機能はありません。8 ビット単位で書いてください。




図 31.1 CRC 演算器のブロック図

31.2 レジスタの説明

31.2.1 CRCコントロールレジスタ (CRCCR)

アドレス 0008 8280h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	DORCLR R	—	—	—	—	LMS	GPS[1:0]	0
	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	GPS[1:0]	CRC生成多項式切り替えビット	b1 b0 0 0 : 演算しません 0 1 : 8ビットCRC ($X^8 + X^2 + X + 1$) 1 0 : 16ビットCRC ($X^{16} + X^{15} + X^2 + 1$) 1 1 : 16ビットCRC ($X^{16} + X^{12} + X^5 + 1$)	R/W
b2	LMS	CRC演算切り替えビット	0 : LSBファースト通信用にCRCを生成 1 : MSBファースト通信用にCRCを生成	R/W
b6-b3	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b7	DORCLR	CRCDORレジスタクリアビット	1 : CRCDORレジスタをクリア 読むと“0”が読みます	R/W (注1)

注1. “1”のみ書けます。

LMSビット (CRC演算切り替えビット)

生成した16ビットのCRCコードのビットオーダを選択します。LSBファーストで通信を行う場合はCRCコードの下位バイト(b7～b0)から先に、MSBファーストで通信を行う場合はCRCコードの上位バイト(b15～b8)から先に送信してください。CRCコードの送信および受信については、「31.3 CRC演算器の動作説明」を参照してください。

DORCLRビット (CRCDORレジスタクリアビット)

DORCLRビットを“1”にすると、CRCDORレジスタが“0000h”になります。

読むと“0”が読みます。“1”のみ書けます。

31.2.2 CRCデータ入力レジスタ (CRCDIR)


アドレス 0008 8281h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	—	—	—	—
	0	0	0	0	0	0	0	0

CRCDIRレジスタは、読み出し／書き込み可能なレジスタです。CRC演算対象となるデータを書いてください。

31.2.3 CRC データ出力レジスタ (CRCDOR)

アドレス 0008 8282h



CRCDOR レジスタは、読み出し／書き込み可能なレジスタです。

初期値は "0000h" ですので、初期値以外を用いて演算する場合は、CRCDOR を書き換えてください。

データを CRCDIR レジスタに書くと、演算結果が CRCDOR レジスタに格納されます。また、通信データに続いて CRC コードを CRC 演算し、結果が “0000h” の場合、誤りがないと判断できます。

8 ビット CRC ($X^8 + X^2 + X + 1$ の多項式) を使用した場合は、下位バイト (b7 ~ b0) に有効な CRC コードが得られます。上位バイト (b15 ~ b8) は、更新されません。

31.3 CRC演算器の動作説明

CRC演算器は、LSBファースト／MSBファースト通信用CRCコードを生成します。

16ビットのCRC生成多項式 ($X^{16} + X^{12} + X^5 + 1$) を使用して、入力データ (“F0h”) のCRCコードを生成する例を以下に示します。この例ではCRC演算の前に、CRCデータ出力レジスタ (CRCDOR) の値をクリアします。

8ビットCRC ($X^8 + X^2 + X + 1$ の多項式) を使用した場合は、CRCDORレジスタの下位バイトに有効なCRCコードが得られます。




図 31.2 LSB ファーストでのデータ送信






図 31.3 MSB ファーストでのデータ送信


1. 8ビット単位でシリアル受信 (LSB ファースト)




2. CRCコントロールレジスタ (CRCCR) に "83h" を書き込む




3. CRCデータ入力レジスタ (CRCDIR) に "F0h" を書き込む



4. CRCデータ入力レジスタ (CRCDIR) に "8Fh" を書き込む



5. CRCデータ入力レジスタ (CRCDIR) に "F7h" を書き込む




6. CRCデータ出力レジスタ (CRCDOR) から演算結果を読み出す


CRCコード=0000h→誤りなし

図 31.4 LSB ファーストでのデータ受信


1. 8ビット単位でシリアル受信 (MSBファースト)




2. CRCコントロールレジスタ (CRCCR) に "87h"を書き込む




3. CRCデータ入力レジスタ (CRCDIR) に "F0h"を書き込む



4. CRCデータ入力レジスタ (CRCDIR) に "EFh"を書き込む



5. CRCデータ入力レジスタ (CRCDIR) に "1Fh"を書き込む



6. CRCデータ出力レジスタ (CRCDOR) から演算結果を読み出す

CRCコード=0000h→誤りなし

図 31.5 MSB ファーストでのデータ受信

31.4 使用上の注意事項

31.4.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタB (MSTPCRB) により、CRC演算器の動作を禁止／許可することができます。リセット後、CRCはモジュールストップ状態です。モジュールストップ状態を解除することにより、レジスタのアクセスが可能になります。

詳細は「11. 消費電力低減機能」を参照してください。

31.4.2 転送時の注意事項

LSBファーストで送信する場合と、MSBファーストで送信する場合とでは、CRCコードを送る順序が異なりますので注意してください。




図 31.6 LSB ファーストと MSB ファーストの送信データ

32. 静電容量式タッチセンサ(CTSUA)

静電容量式タッチセンサユニット(CTSU : Capacitive Touch Sensing Unit)は、タッチセンサの静電容量を測定します。ソフトウェアで静電容量の変化を判定することによって、指などがタッチセンサに接触したことを探出できます。通常、タッチセンサの電極表面は誘電体で覆われており、指が電極に接触しません。

図32.1に示すように、電極と周囲の導電体との間には静電容量(寄生容量)が存在します。人体も導電体ですので、電極に指が近づくと静電容量の値が増加します。




図32.1 指による静電容量の増加

静電容量の検出方式には自己容量方式と相互容量方式があります。

自己容量方式では、指とひとつの電極との間に生じる静電容量を検出します。一方、相互容量方式は、二つの電極を送信電極と受信電極として使用し、指が接近することによって両者の間に生じる静電容量の変化を検出する方式です。




図32.2 自己容量方式と相互容量方式

静電容量の測定は、充放電電流の量に応じて周波数が変化するクロック信号を一定の時間カウントすることにより行います。

CTSUの計測動作原理については、「32.3.1 計測動作原理」を参照してください。

本章に記載しているPCLKとはPCLKBを指します。

32.1 概要

表 32.1 に CTSU の仕様を、図 32.3 に CTSU のブロック図を示します。

表 32.1 CTSUの仕様

項目	内容
動作クロック	PCLK、PCLK/2またはPCLK/4
端子	TS0～TS35 静電容量計測端子(36チャネル) TSCAP LPF (Low-pass filter)接続用端子
計測モード	自己容量シングルスキャンモード 自己容量マルチスキャンモード 相互容量フルスキャンモード
ノイズ対策	同期系ノイズ対策、高域ノイズ対策
計測開始条件	<ul style="list-style-type: none"> ソフトウェアトリガ 外部トリガ(イベントリンクコントローラ(ELC)からのイベント入力)

CTSU は、図 32.3 に示すようにステータス制御部、トリガ制御部、クロック制御部、チャネル制御部、ポート制御部、センサドライブパルス生成部、計測部、割り込み部、制御レジスタで構成されます。




図 32.3 CTSU のブロック図

表 32.2 CTSUの入出力端子

端子名	入出力	機能
TS0～TS35	入出力	静電容量計測端子(タッチ端子)
TSCAP	—	LPF接続用端子

32.2 レジスタの説明

32.2.1 CTSU 制御レジスタ 0 (CTSUCR0)

アドレス 000A 0900h

b7	b6	b5	b4	b3	b2	b1	b0
CTSUT XVSEL	—	—	CTSUI NIT	CTSUI OC	CTSUS NZ	CTSUC AP	CTSUS TRT
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CTSUSTRT	CTSU計測動作開始ビット	0 : 計測動作停止 1 : 計測動作開始	R/W
b1	CTSUCAP	CTSU計測動作開始トリガ選択ビット	0 : ソフトウェアトリガ 1 : 外部トリガ	R/W
b2	CTSUSNZ	CTSU待機時省電力有効ビット	0 : 待機時省電力機能無効 1 : 待機時省電力機能有効	R/W
b3	CTSUIOC	CTSU送信端子制御ビット	0 : TS端子からLow出力 1 : TS端子からHigh出力	R/W
b4	CTSUINIT	CTSU制御部初期化ビット	“1”を書くとCTSU制御部とレジスタが初期化されます。(注1) 読むと“0”が読みます	R/W
b6-b5	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b7	CTSUTXVSEL	CTSU送信電源選択ビット(注2)	0 : VCCを選択 1 : 内部ロジック電源を選択	R/W

注1. CTSUSC、CTSURC、CTSUMCH0、CTSUMCH1、CTSUSTの各レジスタが初期化されます。

注2. 相互容量フルスキンモード、かつVCC \geq 2.4 Vのときのみ“1”にできます。それ以外の場合(自己容量シングルスキンモードや自己容量マルチスキンモードを使用する場合、VCC < 2.4 Vの場合)は“0”にしてください。

CTSUCAP ビット、CTSUSNZ ビット、CTSUTXVSEL ビットは、CTSUSTRT ビットが“0”的ときに設定してください。なお、CTSUSTRT ビットを“1”にするのと同時に設定するのは問題ありません。

CTSUSTRT ビット (CTSU 計測動作開始ビット)

計測動作開始 / 停止を指定します。

CTSUCAP ビットが“0”(ソフトウェアトリガ)のとき、CTSUSTRT ビットを“1”にすると計測が開始され、計測終了時には自動的に“0”になります。

CTSUCAP ビットが“1”(外部トリガ)のとき、CTSUSTRT ビットを“1”にすると、外部トリガの待機状態となり、外部トリガの立ち上がりで計測を開始します。計測が終了したら、次の外部トリガの待機状態となり動作が継続されます。

CTSU の状態を、表 32.3 に示します。

表 32.3 CTSU の状態

CTSUSTRT ビット	CTSUCAP ビット	CTSU の状態
0	0	停止
0	1	停止
1	0	計測中
1	1	計測中/外部トリガ待ち(注1)

注1. CTSUST.CTSUSTC[2:0] フラグで状態を判断できます。

計測中 : CTSUST.CTSUSTC[2:0] フラグ ≠ 000b

外部トリガ待ち : CTSUST.CTSUSTC[2:0] フラグ = 000b

CTSUSTRT ビットが “1” のとき、CTSUSTRT ビットに “1” を上書きした場合は、書き込みは無視され動作は継続されます。

CTSUSTRT ビットが “1” のとき、計測動作を強制的に終了させたい場合（強制終了）は、CTSUSTRT ビットを “0” にするのと同時に CTSUINIT ビットを “1” にしてください。

CTSUCAP ビット (CTSU 計測動作開始トリガ選択ビット)

計測開始条件を指定します。詳細は CTSUSTRT ビットを参照してください。

CTSUSNZ ビット (CTSU 待機時省電力有効ビット)

待機時省電力動作の有効 / 無効を選択します。また本ビットにより、CTSUsa 電源はサスPEND状態となり、待機状態の低電力化が可能になります。

サスPEND状態は、CTSUsa 電源が起動し、外部 TSCAP が充電された後、充電を保ったまま CTSUsa 電源が OFF された状態です。

表32.4 CTSU電源状態制御

CTSUCR1.CTSUPONビット	CTSUSNZビット	CTSUCAPビット	CTSUSTRTビット	CTSUsa電源の状態
0	0	0	0	停止
1	0	—	—	動作状態
1	1	0	0	サスPEND状態

注. 上記以外は設定しないでください。

サスPEND状態から計測を開始する場合は、CTSUSNZ ビットに “0” を設定した後 16 μs 待ってから、CTSUSTRT ビットに “1” を設定してください。計測終了後、再びサスPEND状態にするときは、CTSUSNZ ビットに “1” を設定してください。

CTSUIOC ビット (CTSU 送信端子制御ビット)

CTSUERRS.CTSUTSOD ビットを “1” にした場合に、TS 端子から出力するレベルを選択します。

CTSUTSOD ビットを “0” にした場合、このビットは無視されます。

CTSUINIT ビット (CTSU 制御部初期化ビット)

本ビットに “1” を設定することで内部制御レジスタを初期化できます。動作中に強制終了させる場合は、CTSUSTRT ビットを “0” にするのと同時に CTSUINIT ビットを “1” にしてください。この場合は動作が停止し、内部制御レジスタが初期化されます。

CTSUSTRT ビットを “1” (CTSUsa 動作開始) にするのと同時に CTSUINIT ビットを “1” にしないでください。

CTSUTXVSEL ビット (CTSU 送信電源選択ビット)

相互容量フルスキャンモード時の送信バッファの電源を切り替えるビットです。相互容量フルスキャンモード以外のモードを使用する場合、および VCC の電圧が 2.4 V 未満の場合は “0” にしてください。

CTSUCHTRCn レジスタで “1” (送信) に設定した端子に対して、タッチ I/O の電源を切り替えます。表 32.5 に TS_m 端子に供給される電源を示します。

出力バッファのスイッチングによる VCC の電圧変動が大きいときは、内部ロジック電源に切り替えることにより、電圧変動の影響を抑えることができます。

なお、内部ロジック電源を使用する場合は、TS0 ~ TS4、TS11、TS12、TS16 ~ TS19、TS21、TS23、TS27、TS30 ~ TS35 端子を送信に設定しないでください。

表32.5 TS_m端子に供給される電源

CTSUCHTRCn レジスタの設定	CTSUTXVSEL ビット	TS _m 端子の電源
0 (受信)	0 (VCC)	VCC
	1 (内部ロジック電源)	
1 (送信)	0 (VCC)	内部ロジック電源
	1 (内部ロジック電源)	

32.2.2 CTSU 制御レジスタ 1 (CTSUCR1)

アドレス 000A 0901h

b7	b6	b5	b4	b3	b2	b1	b0
CTSUMD[1:0]	CTSUCLK[1:0]	CTSUA TUNE1	CTSUA TUNE0	CTSUC SW	CTSUP ON		
リセット後の値 0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CTSUPON	CTSU電源供給許可ビット	0 : 電源OFF 1 : 電源ON	R/W
b1	CTSUCSW	CTSU LPF 容量充電制御ビット	0 : 容量スイッチOFF 1 : 容量スイッチON	R/W
b2	CTSUATUNE0	CTSU電源動作モード設定ビット	VCC ≥ 2.4 V 0 : 通常動作モード 1 : 低電圧動作モード VCC < 2.4 V 0 : 設定しないでください 1 : 低電圧動作モード	R/W
b3	CTSUATUNE1	CTSU電源能力調整ビット	0 : 通常出力 1 : 高出力	R/W
b5-b4	CTSUCLK[1:0]	CTSU動作クロック選択ビット	b5 b4 0 0 : PCLK 0 1 : PCLK/2 (PCLKを2分周したクロック) 1 0 : PCLK/4 (PCLKを4分周したクロック) 1 1 : 設定しないでください	R/W
b7-b6	CTSUMD[1:0]	CTSU計測モード選択ビット	b7 b6 0 0 : 自己容量シングルスキャンモード 0 1 : 自己容量マルチスキャンモード 1 0 : 設定しないでください 1 1 : 相互容量フルスキャンモード	R/W

CTSUCR1 レジスタは、CTSUCR0.CTSUSTRT ビットが “0” のときに設定してください。

CTSUPON ビット (CTSU 電源供給許可ビット)

CTSU の電源制御を行います。CTSUPON ビットと CTSUCSW ビットは、同時に同値を設定してください。

CTSUCSW ビット (CTSU LPF 容量充電制御ビット)

TSCAP 端子に接続される LPF 容量の充電制御 (容量スイッチの ON/OFF) を行います。

容量スイッチを ON にしてから TSCAP 端子に接続している容量が充電されるまで、一定時間待った後、計測を開始 (CTSUCR0.CTSUSTRT = 1) してください。計測に先立って、I/O ポートで TSCAP 端子に Low を

出力し、すでに充電されている LPF 容量を放電してください。また CTSUPON ビットと CTSUCSW ビットは、同時に同値を設定してください。

CTSUATUNE0 ビット (CTSU 電源動作モード設定ビット)

CTSU の電源動作モードを設定します。CTSU を動作させる VCC の下限に応じて本ビットを設定してください。一例として、バッテリ動作など VCC が変動するシステム (VCC 電圧範囲が 2 ~ 3 V)においてタッチ計測を行う場合は、初期の VCC 電圧に関わらず本ビットに“1”を設定してください。

CTSUATUNE1 ビット (CTSU 電源能力調整ビット)

CTSU の電源能力を設定します。通常は、“0”を設定してください。

CTSUCLK[1:0] ビット (CTSU 動作クロック選択ビット)

CTSU の動作クロックを選択します。

CTSUMD[1:0] ビット (CTSU 計測モード選択ビット)

CTSU の計測モードを設定します。詳細は、「32.3.2 計測モード」を参照してください。

32.2.3 CTSU 同期ノイズ低減設定レジスタ (CTSUSDPRS)

アドレス 000A 0902h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	CTSUS OFF	CTSUPRMODE[1:0]		CTSUPRRATIO[3:0]			
	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b3-b0	CTSUPRRATIO[3:0]	CTSU計測時間、計測パルス数調整ビット	推奨設定値：3 (0011b)	R/W
b5-b4	CTSUPRMODE[1:0]	CTSU基本周期、基本パルス数設定ビット	b5 b4 0 0 : 510パルス 0 1 : 126パルス 1 0 : 62パルス(推奨設定値) 1 1 : 設定禁止	R/W
b6	CTSUSOFF	CTSU高域ノイズ低減機能OFF設定ビット	0 : 高域ノイズ低減機能ON 1 : 高域ノイズ低減機能OFF	R/W
b7	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

CTSUSDPRS レジスタは、CTSUCR0.CTSUSTRT ビットが“0”的ときに設定してください。

CTSUPRRATIO[3:0] ビット (CTSU 計測時間、計測パルス数調整ビット)

計測時間、計測パルス数を決定します。計測時間、計測パルス数は以下の式で計算できます。

基本パルスは、CTSUPRMODE[1:0] ビットによって決定されます。

$$\text{計測パルス数} = \text{基本パルス数} \times (\text{CTSUPRRATIO}[3:0] \text{ ビット} + 1)$$

$$\text{計測時間} = (\text{基本パルス数} \times (\text{CTSUPRRATIO}[3:0] \text{ ビット} + 1)) + (\text{基本パルス数} - 2) \times 0.25 \times \text{ベースクロック周期}$$

注. ベースクロック周期については、「32.2.15 CTSU センサオフセットレジスタ 1 (CTSUSO1)」を参照してください

さい。

CTSUPRMODE[1:0] ビット (CTSU 基本周期、基本パルス数設定ビット)


計測における、基本パルス数を選択します。

CTSUSOFF ビット (CTSU 高域ノイズ低減機能 OFF 設定ビット)

高域ノイズを低減する機能の ON/OFF を設定します。高域ノイズ低減機能を OFF するときは本ビットに“1”を設定してください。

32.2.4 CTSU センサ安定待ち時間レジスタ (CTSUSST)

アドレス 000A 0903h



ビット	シンボル	ビット名	機能	R/W
b7-b0	CTSUSST[7:0]	CTSU センサ安定待ち時間制御ビット	固定値“00010000b”を設定してください	R/W


CTSUSST レジスタは、CTSUCR0.CTSUSTRT ビットが “0” のときに設定してください。

CTSUSST[7:0] ビット (CTSU センサ安定待ち時間制御ビット)

TSCAP 端子の電圧の安定待ち時間を設定します。固定値 “00010000b” を設定してください。本ビットが設定されない場合、計測開始時の TSCAP 電圧が不安定となり、正しいタッチ計測結果が得られません。

32.2.5 CTSU 計測チャネルレジスタ 0 (CTSUMCH0)

アドレス 000A 0904h



ビット	シンボル	ビット名	機能	R/W
b5-b0	CTSUMCH0[5:0]	CTSU計測チャネル0ビット	<ul style="list-style-type: none"> 自己容量シングルスキャンモード b5 b0 0 0 0 0 0 : TS0 : : 1 0 0 0 1 1 : TS35 上記以外 : 設定後の計測動作開始(CTSUCR0.CTSUSTRT ビット = 1)は禁止 自己容量シングルスキャン以外の計測モード b5 b0 0 0 0 0 0 : TS0 : : 1 0 0 0 1 1 : TS35 1 1 1 1 1 1 : 計測停止中 	R/W (注1)
b7-b6	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注1. 自己容量シングルスキャンモード(CTSUCR1.CTSUMD[1:0] ビット = 00b)時のみ、書き込み可能です。

CTSUMCH0 レジスタは、CTSUCR0.CTSUSTRT ビットが“0”的ときに設定してください。

CTSUMCH0[5:0] ビット (CTSU 計測チャネル 0 ビット)

自己容量シングルスキャンモードでは、計測するチャネルを設定し、それ以外のモードでは、測定している受信チャネルを示します。

自己容量シングルスキャンモードでのチャネル設定では、有効チャネル(000000b ~ 100011b)以外は設定しないでください。また、それ以外のモードでは本ビットへの書き込みは無効となります。

32.2.6 CTSU 計測チャネルレジスタ 1 (CTSUMCH1)

アドレス 000A 0905h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	CTSUMCH1[5:0]					
リセット後の値	0	0	1	1	1	1	1

ビット	シンボル	ビット名	機能	R/W
b5-b0	CTSUMCH1[5:0]	CTSU計測チャネル1ビット	$\begin{array}{r} \text{b5} \quad \text{b0} \\ \text{0 0 0 0 0 0 : TS0} \\ \vdots \quad \vdots \\ \text{1 0 0 0 1 1 : TS35} \\ \text{1 1 1 1 1 1 : 計測停止中} \end{array}$	R
b7-b6	—	予約ビット	読むと“0”が読みます。書き込みは無効になります	R

CTSUMCH1[5:0] ビット (CTSU 計測チャネル1 ビット)

相互容量フルスキャンモードで計測中の送信チャネルを示します。計測停止中、または自己容量シングルスキャンモードおよび自己容量マルチスキャンモードでは、“111111b”になります。

32.2.7 CTSU チャネル有効制御レジスタ n (CTSUCHACn) (n = 0 ~ 3)

アドレス CTSUCHAC0 000A 0906h, CTSUCHAC1 000A 0907h, CTSUCHAC2 000A 0908h, CTSUCHAC3 000A 0909h

b7	b6	b5	b4	b3	b2	b1	b0
CTSUC HACn7	CTSUC HACn6	CTSUC HACn5	CTSUC HACn4	CTSUC HACn3	CTSUC HACn2	CTSUC HACn1	CTSUC HACn0
リセット後の値							0

ビット	シンボル	ビット名	機能	R/W
b0	CTSUCHACn0	CTSU チャネル有効制御n0 ビット	0 : 計測対象外 1 : 計測対象	R/W
b1	CTSUCHACn1	CTSU チャネル有効制御n1 ビット		R/W
b2	CTSUCHACn2	CTSU チャネル有効制御n2 ビット	本ビットは TS0 ~ TS31 端子の設定を行います	R/W
b3	CTSUCHACn3	CTSU チャネル有効制御n3 ビット		R/W
b4	CTSUCHACn4	CTSU チャネル有効制御n4 ビット		R/W
b5	CTSUCHACn5	CTSU チャネル有効制御n5 ビット		R/W
b6	CTSUCHACn6	CTSU チャネル有効制御n6 ビット		R/W
b7	CTSUCHACn7	CTSU チャネル有効制御n7 ビット		R/W

CTSUCHACn レジスタは、CTSU CR0.CTSUSTRT ビットが “0” のときに設定してください。

CTSUCHACnj ビット (CTSU チャネル有効制御 nj ビット) (j = 0 ~ 7)

静電容量を計測する端子 (送信、受信) を設定します。

CTSUCHAC00 ビットは、TS0 端子に、CTSUCHAC07 ビットは、TS7 端子に対応します。

CTSUCHAC10 ビットは、TS8 端子に、CTSUCHAC17 ビットは、TS15 端子に対応します。

CTSUCHAC20 ビットは、TS16 端子に、CTSUCHAC27 ビットは、TS23 端子に対応します。

CTSUCHAC30 ビットは、TS24 端子に、CTSUCHAC37 ビットは、TS31 端子に対応します。

32.2.8 CTSU チャネル有効制御レジスタ 4 (CTSUCHAC4)

アドレス 000A 090Ah

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	CTSUC HAC43	CTSUC HAC42	CTSUC HAC41	CTSUC HAC40
リセット後の値 0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CTSUCHAC40	CTSU チャネル有効制御40 ビット	0 : 計測対象外 1 : 計測対象	R/W
b1	CTSUCHAC41	CTSU チャネル有効制御41 ビット		R/W
b2	CTSUCHAC42	CTSU チャネル有効制御42 ビット	本ビットは TS32 ~ TS35 端子の設定を行います	R/W
b3	CTSUCHAC43	CTSU チャネル有効制御43 ビット		R/W
b7-b4	—	予約ビット	読むと “0” が読めます。書く場合、“0” としてください	R/W

CTSUCHAC4 レジスタは、CTSUCR0.CTSUSTRT ビットが “0” のときに設定してください。

CTSUCHAC4j ビット (CTSU チャネル有効制御 4j ビット) (j = 0 ~ 3)

静電容量を計測する端子 (送信、受信) を設定します。

CTSUCHAC40 ビットは、TS32 端子に、CTSUCHAC43 ビットは、TS35 端子に対応します。

32.2.9 CTSU チャネル送受信制御レジスタ n (CTSUCHTRCn) (n = 0 ~ 3)

アドレス CTSUCHTRC0 000A 090Bh, CTSUCHTRC1 000A 090Ch, CTSUCHTRC2 000A 090Dh, CTSUCHTRC3 000A 090Eh

b7	b6	b5	b4	b3	b2	b1	b0
CTSUC HTRCn7	CTSUC HTRCn6	CTSUC HTRCn5	CTSUC HTRCn4	CTSUC HTRCn3	CTSUC HTRCn2	CTSUC HTRCn1	CTSUC HTRCn0
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CTSUCHTRCn0	CTSU チャネル送受信制御n0 ビット	0 : 受信 1 : 送信(注1)	R/W
b1	CTSUCHTRCn1	CTSU チャネル送受信制御n1 ビット		R/W
b2	CTSUCHTRCn2	CTSU チャネル送受信制御n2 ビット	本ビットはTS0~TS31端子の設定を行います	R/W
b3	CTSUCHTRCn3	CTSU チャネル送受信制御n3 ビット		R/W
b4	CTSUCHTRCn4	CTSU チャネル送受信制御n4 ビット		R/W
b5	CTSUCHTRCn5	CTSU チャネル送受信制御n5 ビット		R/W
b6	CTSUCHTRCn6	CTSU チャネル送受信制御n6 ビット		R/W
b7	CTSUCHTRCn7	CTSU チャネル送受信制御n7 ビット		R/W

注1. CTSUCR0.CTSUTXVSEL ビットが“1”的ときは、TS0~TS4、TS11、TS12、TS16~TS19、TS21、TS23、TS27、TS30、TS31 端子を送信に設定しないでください。

CTSUCHTRCn レジスタは、CTSUCR0.CTSUSTRT ビットが“0”的ときに設定してください。

CTSU チャネル送受信制御 nj ビット (CTSU チャネル送受信制御 nj ビット) (j = 0 ~ 7)

相互容量フルスキャンモードでの TS 端子に対する受信、送信の割り当てを行います。自己容量シングルスキャンモード、および自己容量マルチスキャンモードでは、“0”にしてください。

CTSUCHTRC00 ビットは、TS0 端子に、CTSUCHTRC07 ビットは、TS7 端子に対応します。

CTSUCHTRC10 ビットは、TS8 端子に、CTSUCHTRC17 ビットは、TS15 端子に対応します。

CTSUCHTRC20 ビットは、TS16 端子に、CTSUCHTRC27 ビットは、TS23 端子に対応します。

CTSUCHTRC30 ビットは、TS24 端子に、CTSUCHTRC27 ビットは、TS31 端子に対応します。

32.2.10 CTSU チャネル送受信制御レジスタ 4 (CTSUCHTRC4)

アドレス 000A 090Fh

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	CTSUC HTRC43	CTSUC HTRC42	CTSUC HTRC41	CTSUC HTRC40
リセット後の値							0

ビット	シンボル	ビット名	機能	R/W
b0	CTSUCHTRC40	CTSU チャネル送受信制御40 ビット	0 : 受信 1 : 送信 (注1)	R/W
b1	CTSUCHTRC41	CTSU チャネル送受信制御41 ビット		R/W
b2	CTSUCHTRC42	CTSU チャネル送受信制御42 ビット	本ビットは TS32～TS35 端子の設定を行います	R/W
b3	CTSUCHTRC43	CTSU チャネル送受信制御43 ビット		R/W
b7-b4	—	予約ビット	読むと “0” が読めます。書く場合、“0” としてください	R/W

注1. CTSUCR0.CTSUTXVSEL ビットが “1” のときは、TS32～TS35 端子を送信に設定しないでください。

CTSUCHTRC4 レジスタは、CTSUCR0.CTSUSTRT ビットが “0” のときに設定してください。

CTSUCHTRC4j ビット (CTSU チャネル送受信制御 4j ビット) (j = 0 ~ 3)

相互容量フルスキャンモードでの TS 端子に対する受信、送信の割り当てを行います。自己容量シングルスキャンモード、および自己容量マルチスキャンモードでは、“0” にしてください。

CTSUCHTRC40 ビットは、TS32 端子に、CTSUCHTRC43 ビットは、TS35 端子に対応します。

32.2.11 CTSU 高域ノイズ低減制御レジスタ (CTSUDCLKC)

アドレス 000A 0910h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	CTSUSSCNT[1: 0]	—	—	—	CTSUSSMOD[1 :0]	—
リセット後の値 0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	CTSUSSMOD[1:0]	CTSU拡散クロックモード選択ビット	“00b”に設定してください	R/W
b3-b2	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b5-b4	CTSUSSCNT[1:0]	CTSU拡散クロック制御ビット	“11b”に設定してください	R/W
b7-b6	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

CTSUDCLKC レジスタは、CTSUCCR0.CTSUSTRT ビットが “0” のときに設定してください。

CTSUSSMOD[1:0] ビット (CTSU 拡散クロックモード選択ビット)

高域ノイズ低減に関するスペクトラム拡散クロックのモードを設定します。高域ノイズ低減機能を使用する場合は、固定値 “00b” を設定してください。本ビットが設定されない場合、高域ノイズ低減の効果が正しく得られません。

CTSUSSCNT[1:0] ビット (CTSU 拡散クロック制御ビット)

高域ノイズ低減のためのスペクトラム拡散量を調整します。高域ノイズ低減機能を使用する場合は、固定値 “11b” を設定してください。本ビットが設定されない場合、タッチ計測が正しく行われない可能性があります。

32.2.12 CTSU ステータスレジスタ (CTSUST)

アドレス 000A 0911h

b7	b6	b5	b4	b3	b2	b1	b0
CTSUP S	CTSUR OVF	CTSUS OVF	CTSUD TSR	—	CTSUSTC[2:0]	0	0

リセット後の値

ビット	シンボル	ビット名	機能	R/W
b2-b0	CTSUSTC[2:0]	CTSU計測ステータスカウンタ	b ₂ b ₀ 0 0 0 : Status0 0 0 1 : Status1 0 1 0 : Status2 0 1 1 : Status3 1 0 0 : Status4 1 0 1 : Status5	R
b3	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b4	CTSUDTSR	CTSUデータ転送ステータスフラグ	0 : 計測結果が読み出されている 1 : 計測結果が読み出されていない	R
b5	CTSUSOVF	CTSUセンサカウンタオーバーフローフラグ	0 : オーバフローなし 1 : オーバフローあり	R/W
b6	CTSUROVF	CTSUリファレンスカウンタオーバーフローフラグ	0 : オーバフローなし 1 : オーバフローあり	R/W
b7	CTSUPS	CTSU相互容量計測状態フラグ	0 : 1回目の計測 1 : 2回目の計測	R

CTSUCR0.CTSUINIT ビットでオーバフローフラグをクリアする場合は、CTSUCR0.CTSUSTRT ビットが“0”的ときにクリアしてください。

CTSUSTC[2:0] フラグ (CTSU 計測ステータスカウンタ)

現在の計測ステータスを示します。各ステータスの詳細は、「32.3.2.2 ステータスカウンタ」を参照してください。

CTSUDTSR フラグ (CTSU データ転送ステータスフラグ)

センサカウンタ、リファレンスカウンタに格納された計測結果を読み出したか否かを示します。

計測完了時に“1”になり、ソフトウェアまたはDTCでリファレンスカウンタを読み出すと“0”となります。

また本フラグは、CTSUCR0.CTSUINIT ビットでもクリアされます。

CTSUSOVF フラグ (CTSU センサカウンタオーバーフローフラグ)

センサカウンタがオーバフローしたか否かを示します。オーバフローが発生した計測結果 (CTSUSC カウンタ) は“FFFFh”が読み出されます。

オーバフローが発生しても設定された期間まで計測処理は継続されます。

オーバフロー発生時でも割り込みは発生しません。そのため、どのチャネルでオーバフローが発生したかは、計測完了後(完了割り込み発生後)、各チャネルの計測結果により判定してください。

本フラグは、ソフトウェアで“1”を読み出した後、“0”を書き込むことによりクリアされます。また、CTSUCR0.CTSUINIT ビットでもクリアされます。

CTSUROVF フラグ (CTSU リファレンスカウンタオーバフローフラグ)

リファレンスカウンタがオーバフローしたか否かを示します。オーバフローが発生した計測結果(CTSURC カウンタ)は“FFFFh”が読み出されます。

オーバフローが発生しても設定された期間まで計測処理は継続されます。
オーバフロー発生時でも割り込みは発生しません。そのため、どのチャネルでオーバフローが発生したかは、計測完了後(完了割り込み発生後)、各チャネルの計測結果により判定してください。

本フラグは、ソフトウェアで“1”を読み出した後、“0”を書き込むことによりクリアされます。また、CTSUCR0.CTSUINIT ビットでもクリアされます。

CTSUPS フラグ (CTSU 相互容量計測状態フラグ)

相互容量フルスキャンモード(CTSUCR1.CTSMUD[1:0] ビット = 11b)で 1 チャネルあたり 2 回の計測をするうちの、1 回目または 2 回目を示します。

計測停止中または他の計測モードでは、本フラグは“0”を示します。

32.2.13 CTSU 高域ノイズ低減スペクトラム拡散制御レジスタ (CTSUsSC)

アドレス 000A 0912h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	0	0	0	0	0	0	0	0	0	0	0	0

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b7-b0	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b11-b8	CTSUsSDIV[3:0]	CTSU スペクトラム拡散分周設定ビット	ベースクロックの分周設定に合わせて、スペクトラム拡散分周設定値を設定します	R/W
b15-b12	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

CTSUsSDIV[3:0] ビット (CTSU スペクトラム拡散分周設定ビット)


ベースクロックの分周設定に合わせて、スペクトラム拡散分周設定値を設定します。表 32.6 のベースクロック周波数と CTSUsSDIV[3:0] ビット設定値の関係を参考に値を設定してください。

表32.6 ベースクロック周波数と CTSUsSDIV[3:0] ビット設定値の関係

ベースクロック周波数fb (MHz)	CTSUsSDIV[3:0] ビット設定値
4.00 ≤ fb	0000b
2.00 ≤ fb < 4.00	0001b
1.33 ≤ fb < 2.00	0010b
1.00 ≤ fb < 1.33	0011b
0.80 ≤ fb < 1.00	0100b
0.67 ≤ fb < 0.80	0101b
0.57 ≤ fb < 0.67	0110b
0.50 ≤ fb < 0.57	0111b
0.44 ≤ fb < 0.50	1000b
0.40 ≤ fb < 0.44	1001b
0.36 ≤ fb < 0.40	1010b
0.33 ≤ fb < 0.36	1011b
0.31 ≤ fb < 0.33	1100b
0.29 ≤ fb < 0.31	1101b
0.27 ≤ fb < 0.29	1110b
fb < 0.27	1111b

32.2.14 CTSU センサオフセットレジスタ 0 (CTSUSO0)

アドレス 000A 0914h



ビット	シンボル	ビット名	機能	R/W
b9-b0	CTSUSO[9:0]	CTSU センサオフセット調整ビット	b9 b0 0000000000 : 電流オフセット量0 0000000001 : 電流オフセット量1 0000000010 : 電流オフセット量2 : 1111111110 : 電流オフセット量1022 1111111111 : 電流オフセット量最大	R/W
b15-b10	CTSUSNUM[5:0]	CTSU 計測回数設定ビット	CTSU の計測回数を設定します	R/W

CTSUSO[9:0] ビット (CTSU センサオフセット調整ビット)

センサ ICO の入力電流オフセットを調整する制御ビットです。タッチ計測時に非タッチ状態の静電容量により発生するセンサ ICO 入力電流をオフセットし、CTSU センサカウンタのオーバフローを防ぎます。

次に計測する TS 端子への設定は、CTSUWR 割り込みの発生後に行ってください。

CTSUSNUM[5:0] ビット (CTSU 計測回数設定ビット)

CTSUSDPRS.CTSUPRRATIO[3:0] ビットおよび CTSUSDPRS.CTSUPRMODE[1:0] ビットで決定される計測パルス数を計測時間で何回繰り返すかを設定します。繰り返し回数は (CTSUSNUM[5:0] ビット + 1) となります。

次に計測する TS 端子への設定は、CTSUWR 割り込みの発生後に行ってください。

32.2.15 CTSU センサオフセットレジスタ 1 (CTSUSO1)

アドレス 000A 0916h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0		
—	CTSUICOG[1:0]	CTSUSDPA[4:0]								CTSURICOA[7:0]							

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b7-b0	CTSURICOA[7:0]	CTSU リファレンス ICO 電流調整ビット	b7 b0 00000000 : 入力電流量0 00000001 : 入力電流量1 00000010 : 入力電流量2 : 11111110 : 入力電流量254 11111111 : 入力電流量最大	R/W
b12-b8	CTSUSDPA[4:0]	CTSU ベースクロック設定ビット	b12 b8 00000 : 動作クロックの2分周 (注1) 00001 : 動作クロックの4分周 00010 : 動作クロックの6分周 00011 : 動作クロックの8分周 00100 : 動作クロックの10分周 00101 : 動作クロックの12分周 00110 : 動作クロックの14分周 00111 : 動作クロックの16分周 01000 : 動作クロックの18分周 01001 : 動作クロックの20分周 01010 : 動作クロックの22分周 01011 : 動作クロックの24分周 01100 : 動作クロックの26分周 01101 : 動作クロックの28分周 01110 : 動作クロックの30分周 01111 : 動作クロックの32分周 10000 : 動作クロックの34分周 10001 : 動作クロックの36分周 10010 : 動作クロックの38分周 10011 : 動作クロックの40分周 10100 : 動作クロックの42分周 10101 : 動作クロックの44分周 10110 : 動作クロックの46分周 10111 : 動作クロックの48分周 11000 : 動作クロックの50分周 11001 : 動作クロックの52分周 11010 : 動作クロックの54分周 11011 : 動作クロックの56分周 11100 : 動作クロックの58分周 11101 : 動作クロックの60分周 11110 : 動作クロックの62分周 11111 : 動作クロックの64分周	R/W
b14-b13	CTSUICOG[1:0]	CTSU ICO ゲイン調整ビット	b14 b13 0 0 : ゲイン100% 0 1 : ゲイン66% 1 0 : ゲイン50% 1 1 : ゲイン40%	R/W
b15	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

注1. 相互容量フルスキャンモード(CTSUCR1.CTSUMD[1:0]ビット = 11b)の高域ノイズ低減機能OFF状態(CTSUSDPRS.CTSUSOFFビット = 1)では、CTSUSDPA[4:0]ビット = 00000bは設定しないでください。

CTSUWR 割り込み発生後、CTSUSSC レジスタ、CTSUSO0 レジスタ、CTSUSO1 レジスタの順に書き込んでください。また、CTSUSO1 レジスタへの書き込み動作により Status3 へ遷移します。そのため、CTSUSO1 レジスタに書き込む場合は、1 度に全ビットに書き込むようにしてください。

CTSURICOA[7:0] ビット (CTSU リファレンス ICO 電流調整ビット)

リファレンス ICO の入力電流により、発振周波数を調整します。

CTSUSDPA[4:0] ビット (CTSU ベースクロック設定ビット)

動作クロックを分周して、センサドライバパルスの元となるベースクロックを生成します。


設定手順の詳細は、「32.3.2.1 初期設定フロー」を参照してください。

CTSUICOG[1:0] ビット (CTSU ICO ゲイン調整ビット)

センサ ICO とリファレンス ICO の出力周波数ゲインを調整します。通常は最大ゲイン“00b”を設定してください。非タッチータッチ時の容量変化が、センサ ICO のダイナミックレンジを大きく超える場合は、ゲイン調整ビットで適切なゲインに調整してください。

32.2.16 CTSU センサカウンタ (CTSUSC)

アドレス 000A 0918h



ビット	シンボル	ビット名	機能	R/W
b15-b0	CTSUSC[15:0]	CTSU センサカウンタビット	オーバフロー発生時は“FFFFh”を示します	R

CTSURD 割り込み発生後、CTSUSC カウンタ、CTSURC カウンタの順に読み出してください。


CTSUSC[15:0] ビット (CTSU センサカウンタビット)

計測のためにセンサ ICO クロックをカウントするインクリメントカウンタです。

本ビットは、CTSURD 割り込み発生後に読み出してください。本ビットは CTSURC カウンタ読み出し後、次の計測で CTSU 計測ステータスカウンタが Status4 に遷移する (CTSUST.CTSUSTC[2:0] フラグが “100b” になる) 直前にクリアされます。また、CTSUCR0.CTSUINIT ビットでも本ビットはクリアされます。

32.2.17 CTSU リファレンスカウンタ (CTSURC)

アドレス 000A 091Ah



ビット	シンボル	ビット名	機能	R/W
b15-b0	CTSURC[15:0]	CTSUリファレンスカウンタビット	オーバフロー発生時は“FFFFh”を示します	R

CTSURD 割り込み発生後、CTSUSC カウンタ、CTSURC カウンタの順に読み出してください。

Status3 の指定した安定時間を経過しても CTSURC カウンタの読み出しが行われていない場合は、読み出されるまで Status3 を継続します。

CTSURC[15:0] ビット (CTSU リファレンスカウンタビット)

リファレンス ICO クロックをカウントするインクリメントカウンタです。

リファレンス ICO はセンサ ICO によるタッチ計測を最適化するために使用します。CTSU に内蔵されたセンサ ICO とリファレンス ICO は個体により若干の偏差はありますが、同一個体ではほぼ同様の特性を持ち、ダイナミックレンジや電流－周波数の特性が近似しています。リファレンス ICO 電流調整ビットで設定できる電流量の範囲がほぼ ICO のダイナミックレンジになるため、センサ ICO に入力する電流量もこのダイナミックレンジに収める必要があります。まず、ICO の個体差を確認するためにリファレンス ICO を使い、電流－発振周波数の特性を計測します。リファレンス ICO 発振周波数はリファレンス ICO カウンタで取得できますので、リファレンス ICO 電流調整ビットに値を設定し、リファレンス ICO カウンタを計測することで、入力した電流量に対する ICO の発振周波数（カウンタ値 / 計測時間）を計測できます。また、リファレンス ICO 電流調整ビットの最大値で計測されるリファレンス ICO カウンタの値が、ICO のダイナミックレンジの最大値となります。したがって、センサ ICO カウンタの値がこの値を超えないように、オフセット調整ビットでセンサ ICO の電流量をオフセットする必要があります。

本ビットは、CTSURD 割り込み発生後に読み出してください。本ビットは読み出した後、次の計測で CTSU 計測ステータスカウンタが Status4 に遷移する (CTSUST.CTSUSTC[2:0] フラグが “100b” になる) 前にクリアされます。また、CTSUCR0.CTSUINIT ビットでも本ビットはクリアされます。

32.2.18 CTSU エラーステータスレジスタ (CTSUERRS)

アドレス 000A 091Ch

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
CTSUI COMP	—	—	—	—	—	—	—	CTSUT SOC	—	—	—	CTSUD RV	CTSUT SOD	CTSUSPMD[1:0]	—

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b1-b0	CTSUSPMD[1:0]	キャリブレーションモードビット	b1 b0 0 0 : 静電容量計測モード 0 1 : 設定禁止 1 0 : キャリブレーションモード 1 1 : 設定禁止	R/W
b2	CTSUTSOD	TS端子固定出力ビット	0 : 静電容量計測モード 1 : TS端子固定出力(High/Low出力)	R/W
b3	CTSUDRV	キャリブレーション設定ビット3	0 : 静電容量計測モード 1 : キャリブレーション設定3	R/W
b6-b4	—	予約ビット	読むと“0”が読めます。書く場合、“0”してください	R/W
b7	CTSUTSOC	キャリブレーション設定ビット7	0 : 静電容量計測モード 1 : キャリブレーション設定7	R/W
b14-b8	—	予約ビット	読むと“0”が読めます。書く場合、“0”してください	R/W
b15	CTSUICOMP	TSCAP電圧異常監視ビット	0 : TSCAP電圧正常 1 : TSCAP電圧異常	R

CTSUSPMD[1:0] ビット (キャリブレーションモードビット)

CTSUSPMD[1:0] ビットは、CTSU のキャリブレーションを行う場合に使用します。

静電容量を計測する場合は、“00b”にしてください。

CTSUTSOD ビット (TS 端子固定出力ビット)

CTSUTSOD ビットは、CTSU のキャリブレーションを行う場合に使用します。CTSUTSOD ビットを“1”にした場合、CTSUCR0.CTSUIOC ビットで指定したレベルが TS 端子から出力されます。

静電容量を計測する場合は、“0”にしてください。

CTSUDRV ビット (キャリブレーション設定ビット3)

CTSUDRV ビットは、CTSU のキャリブレーションを行う場合に使用します。

静電容量を計測する場合は、“0”にしてください。

CTSUTSOC ビット (キャリブレーション設定ビット7)

CTSUTSOC ビットは、CTSU のキャリブレーションを行う場合に使用します。

静電容量を計測する場合は、“0”にしてください。

CTSUICOMP ビット (TSCAP 電圧異常監視ビット)

TSCAP 電圧の異常状態を監視します。CTSUSO1 レジスタで設定したオフセット電流量が、タッチ計測時のセンサ ICO 入力電流を上回った場合、TSCAP 電圧が異常となりタッチ計測が正しく行われません。本ビットは、TSCAP 電圧を監視し、異常となった場合、“1”になります。なお、TSCAP 電圧が異常となった場合、センサ ICO カウンタの値は不定になりますが、タッチ計測は正常に終了しますので、センサ ICO カウンタ値からは異常を検知することが困難です。CTSUSO1 レジスタのCTSU リファレンス ICO 電流調整

ビット (CTSURICOA[7:0]) に “0” 以外を設定した場合は、タッチ計測終了時に本ビットを確認してください。
本ビットは、CTSUCR1.CTSUPON ビットに “0” を書き込み、電源 OFF とすることでクリアされます。

32.2.19 CTSU 基準電流調整レジスタ (CTSUTRMR)

アドレス 007F FFBEEh



CTSUTRMR レジスタには、工場出荷時に個々のチップごとに一定の条件で調整した基準電流値が書き込まれています。

書き換える場合は、CTSUERRS.CTSUSPMD[1:0] ビットを “10b” (キャリブレーションモード) にしてから書き換えてください。リセットすると工場出荷時に書かれた値に戻ります。

CTSUSPMD[1:0] ビットが “00b” (静電容量計測モード) のときは書き換えないでください。

32.3 動作説明

32.3.1 計測動作原理

図 32.4 に計測部回路を示します。




図 32.4 計測部回路

図 32.5～図 32.7 に CTSU の電流周波数変換方式の静電容量計測動作原理を示します。

- (1) SW1 : ON、SW2 : OFF にすることで、電極の静電容量に充電されます (図 32.5)。
- (2) SW1 : OFF、SW2 : ON にすることで、充電された容量は放電されます (図 32.6)。

(1) と (2) の充放電を早いタイミングで切り替えることにより、スイッチドキャパシタフィルタに電流が流れます。このとき、人体の接近により静電容量値が変わるために、流れる電流が変化します。TSCAP 電源を生成する回路からスイッチドキャパシタフィルタに流れる電流に比例した制御電流を ICO に供給することで、クロックを生成します。人体の接近によって変わるクロック周波数をカウンタで計測し、読み出したカウンタ値を用いて、ソフトウェアで人体の接近を判定します (図 32.7)。




図 32.5 充電動作




図 32.6 放電動作




図 32.7 接触 / 非接触による計測値の変化

32.3.2 計測モード

CTSUsaは、自己容量方式と相互容量方式に対応しています。図32.8に自己容量方式と相互容量方式の概要を示します。




図32.8 自己容量方式と相互容量方式の概要

自己容量方式では、1つのタッチキーに1つのタッチ端子を割り当て、それぞれの人体の接近による静電容量を計測します。自己容量方式には、シングルスキャンとマルチスキャンの計測モードがあります。

相互容量方式では、対向する2つの電極(送信端子、受信端子)間の容量を計測します。

32.3.2.1 初期設定フロー

図 32.9 に、CTSUs の初期設定フローを示します。




図 32.9 CTSUs 初期設定フロー

図 32.10 に、CTSUs の動作を停止し、スタンバイ状態にするフローを示します。




図 32.10 CTSUs 停止フロー

停止から再開する場合は、図 32.9 の初期設定フローに従ってください。

32.3.2.2 ステータスカウンタ

CTSUsaステータスレジスタ(CTSUST)の計測ステータスカウンタは、現在の計測ステータスを示します。計測ステータスは、4つの計測モードで共通です。図32.11にステータス動作遷移図を示します。




図32.11 ステータス動作遷移図

ステータスカウンタは、指定したすべての計測チャネルの計測が終了すると Status0 に遷移します。

CTSUCR0.CTSUSTRT ビットは、ソフトウェアトリガではハードウェアにより “0” にクリアされます。また外部トリガでは “1” が保持され、次のトリガの待機状態になります。

計測中またはトリガ待機状態時に強制終了 (CTSUCR0.CTSUSTRT ビットの “0” と CTSUCR0.CTSUINIT ビットの “1” の同時書き込み) することにより、強制的に Status0 に遷移し停止します。

また、CTSUCHACn レジスタ、CTSUCHAC4 レジスタ ($n = 0 \sim 3$)、CTSUCHAC4 レジスタと CTSUCHTRCn レジスタ ($n = 0 \sim 3$)、CTSUCHTRC4 レジスタの設定で計測するチャネルがない場合は、Status1 へ遷移後、すぐにCTSUFN 割り込みを発生し Status0 に遷移します。計測するチャネルがないケースは以下のとおりです。

- CTSUCHACn レジスタ、CTSUCHAC4 レジスタで測定対象チャネルを指定しない場合
- 自己容量シングルスキャンモードで、CTSUCHAC0 レジスタで指定したチャネルが CTSUCHACn レジスタ、CTSUCHAC4 レジスタで測定対象外となっていた場合
- 相互容量フルスキャンモードで、CTSUCHACn レジスタ、CTSUCHAC4 レジスタと CTSUCHTRCn レジスタ、CTSUCHTRC4 レジスタの組み合わせで、計測する送信チャネルまたは受信チャネルが存在しない場合

32.3.2.3 自己容量シングルスキャンモード動作

自己容量シングルスキャンモードは、任意の1チャネルの静電容量を計測します。図32.12にソフトウェアフローと動作例を、図32.13にタイミングチャートを示します。




図32.12 自己容量シングルスキャンモードのソフトウェアフローと動作例




図 32.13 自己容量シングルスキャンモードのタイミングチャート（計測開始条件がソフトウェアトリガの場合）

図 32.13 のタイミングチャートの動作説明は以下のとおりです。

- (1) 各種設定を実施後、CTSUCR0.CTSUSTRT ビットに“1”を書き込むと開始します。
- (2) あらかじめ設定された条件に従い、計測するチャネルが決定された後に、当該チャネルの設定要求 (CTSUWR) を出力します。
- (3) 計測チャネルの設定書き込み (CTSUSC レジスタ、CTSUSO0 レジスタ、CTSUSO1 レジスタ) が完了するとセンサドライブパルスが出力され、センサ ICO クロックとリファレンス ICO クロックが動作します。
- (4) センサ安定待ち時間、計測時間を経過して計測が終了した後、計測結果読み出し要求 (CTSURD) を出力します。
- (5) 計測終了割り込み (CTSUFN) を出力して計測終了 (Status0 へ遷移) します。

表 32.7 に自己容量シングルスキャンモードのタッチ端子状態を示します。

表 32.7 自己容量シングルスキャンモードのタッチ端子状態

Status	タッチ端子	
	計測チャネル	非計測チャネル
0	Low	Low
1	Low	Low
2	Low	Low
3	パルス	Low
4	パルス	Low
5	Low	Low

32.3.2.4 自己容量マルチスキャンモード動作

自己容量マルチスキャンモードは、CTSUCHACn レジスタ ($n = 0 \sim 3$)、CTSUCHAC4 レジスタで計測対象に設定したすべてのチャネルに対して静電容量を昇順で順次計測します。図 32.14 にソフトウェアフローと動作例を、図 32.15 にタイミングチャートを示します。




図 32.14 自己容量マルチスキャンモードのソフトウェアフローと動作例




図 32.15 自己容量マルチスキャンモードのタイミングチャート（計測開始条件がソフトウェアトリガの場合）

図 32.15 のタイミングチャートの動作説明は以下のとおりです。

- (1) 各種設定を実施後、CTSUCR0.CTSUSTRT ビットに“1”を書き込むと開始します。
- (2) あらかじめ設定された条件に従い、計測するチャネルが決定された後に、当該チャネルの設定要求 (CTSUWR) を出力します。
- (3) 計測チャネルの設定書き込み (CTSUSSC レジスタ、CTSUSO0 レジスタ、CTSUSO1 レジスタ) が完了するとセンサドライブパルスが出力され、センサ ICO クロックとリファレンス ICO クロックが動作します。
- (4) センサ安定待ち時間、計測時間を経過して計測が終了した後、計測結果読み出し要求 (CTSURD) を出力します。
- (5) 次に計測するチャネルが決定した後、計測チャネルの設定要求 (CTSUWR) を出力します。
- (6) 安定待ち時間の経過、および前回の計測結果の読み出しによって、前回の計測結果をクリアし、計測を開始します。
- (7) すべてのチャネル計測が完了したら、計測終了割り込み (CTSUFN) を出力して計測を終了 (Status0 へ遷移) します。

表 32.8 に自己容量マルチスキャンモードのタッチ端子状態を示します。

表 32.8 自己容量マルチスキャンモードのタッチ端子状態

Status	タッチ端子	
	計測チャネル	非計測チャネル
0	Low	Low
1	Low	Low
2	Low	Low
3	パルス	Low
4	パルス	Low
5	Low	Low

32.3.2.5 相互容量フルスキャンモード動作

相互容量フルスキャンモードは、受信チャネルのセンサドライブパルスの High 期間に対して、計測対象の送信チャネルにエッジを印加して計測を行います。1 計測対象に対して立ち上がりエッジと立ち下がりエッジの 2 回の計測を実施します。この 2 回の計測データの差分からタッチ判定を行い、より高いタッチ感度を実現します。

計測チャネルは CTSUCHTRCn レジスタ ($n = 0 \sim 3$)、CTSUCHTRC4 レジスタで設定した送信、受信と CTSUCHACn レジスタ ($n = 0 \sim 3$)、CTSUCHAC4 レジスタで計測対象に設定したチャネルに対して静電容量を順次計測します。計測対象の端子に対して送信と受信を割り当て、総当たりで計測します。図 32.16 にソフトウェアフローと動作例を、図 32.17 にタイミングチャートを示します。




図 32.16 相互容量フルスキャンモードのソフトウェアフローと動作例




図 32.17 相互容量フルスキャンモードのタイミングチャート（計測開始条件がソフトウェアトリガの場合）

図 32.17 のタイミングチャートの動作説明は以下のとおりです。

- (1) 各種設定を実施後、CTSUCR0.CTSUSTRT ビットに“1”を書き込むと開始します。
- (2) あらかじめ設定された条件に従い、計測するチャネルが決定された後に、当該チャネルの設定要求 (CTSUWR) を出力します。
- (3) 計測チャネルの設定書き込み (CTSUSC レジスタ、CTSUSO0 レジスタ、CTSUSO1 レジスタ) が完了するとセンサドライブパルスが出力され、センサ ICO クロックとリファレンス ICO クロックが動作します。
同時に、計測チャネルの送信端子にセンサドライブパルスの High 期間に対して、立ち上がりエッジとなるパルスを出力します。
- (4) センサ安定待ち時間、計測時間を経過して計測が終了した後、計測結果読み出し要求 (CTSURD) を出力します。
- (5) 同一チャネルに対して、センサドライブパルスの High 期間に対して、立ち下がりエッジとなるパルスを出力した計測を行います。
- (6) 同一チャネルに対して 2 回の計測が完了した後、次に計測するチャネルが決定し、同様の計測を行います。
- (7) すべてのチャネル計測が完了したら計測終了割り込み (CTSUFN) を出力して計測を終了 (Status0 ～遷移) します。

なお、相互容量計測状態フラグ (CTSUST.CTSUPS フラグ) は、Status5 から Status1 へ遷移するタイミングで変化します。

表 32.9 に相互容量フルスキャンモードのタッチ端子状態を示します。

表32.9 相互容量フルスキャンモードのタッチ端子状態

Status	受信チャネルの タッチ端子		送信チャネルの タッチ端子		備考
	計測 チャネル	非計測 チャネル	計測 チャネル	非計測 チャネル	
0	Low	Low	Low	Low	—
1	Low	Low	Low/High	Low	—
2	Low	Low	Low	Low	—
3	パルス	Low	パルス	Low	1回目の計測：受信チャネルと同相のパルス 2回目の計測：受信チャネルと逆相のパルス
4	パルス	Low	パルス	Low	—
5	Low	Low	Low	Low	—

32.3.3 複数モードに関する共通事項

32.3.3.1 センサ安定待ち時間と計測時間

図 32.18 にセンサ安定待ち時間と計測時間のタイミングチャートを示します。




図 32.18 センサ安定待ち時間と計測時間

- (1) CTSUWR 割り込み要求に対して、CTSUSO1 レジスタへライトアクセスすることでセンサドライブパルスの出力を開始し、CTSUSST レジスタで設定した安定時間を待ちます。
- (2) センサ安定時間が経過し、かつ CTSUST.CTSUDTSR フラグが “0” になり、Status4 に遷移することによって計測を開始します。計測時間は、ベースクロックの周期と CTSUSDPRS.CTSUPRMODE[1:0], CTSUPRRATIO[3:0] ビット、CTSUSO0.CTSUSNUM[5:0] ビットで決定します。計測時間が経過すると当該チャネルの計測を終了します。
- (3) 計測時間経過後、動作クロック 2 サイクルで Status1 へ遷移し、CTSURD 割り込みを発生しますので、CTSUSC カウンタおよび CTSURC カウンタの内容を読み出してください。このとき、センサドライブパルスは Low 出力になります。設定した全チャネルの計測が完了した場合は、CTSUCR0.CTSUSTRT ビットが “0” になります。
- (4) センサ ICO クロックは、CTSUST.CTSUSTC[2:0] フラグの値が “011b” (Status3) または “100b” (Status4) の期間に発振します。

32.3.3.2 割り込み

CTSUsaには、以下の3種類の割り込みがあります。

- ・チャネル毎の設定レジスタ書き込み要求割り込み(CTSUsaWR)
- ・測定データ転送要求割り込み(CTSUsaRD)
- ・測定終了割り込み(CTSUsaFN)

(1) チャネル毎の設定レジスタ書き込み要求割り込み(CTSUsaWR)

計測チャネルごとの設定データをRAM上に用意しておき、あらかじめCTSUsaWR割り込みに対応したDTC/ICUの転送設定を行います。CTSUsaWR割り込みはStatus1からStatus2へ遷移したタイミングで出力します。対応するチャネルの設定データをRAMからCTSUsaSSCレジスタとCTSUsaSO0レジスタ、CTSUsaSO1レジスタに書き込んでください(図32.19)。CTSUsaSO1レジスタへのライトアクセスには次のStatusへ遷移する制御があるため、CTSUsaSO1レジスタを最後に設定してください。




図32.19 CTSUsaWR割り込みを用いたDTC転送動作例

設定するレジスタ(CTSUsaSSCレジスタとCTSUsaSO0、CTSUsaSO1レジスタ)は、連続したアドレスに配置しています。割り込みが発生したときの動作として以下のとおり設定してください。

- ・転送先アドレス:CTSUsaSSCレジスタのアドレス
- ・転送先アドレスの処理:1回の割り込みで2バイトのデータを3回転送(先頭バイトのアドレスは固定)
- ・転送元アドレス:RAM上に用意した設定データの最小チャネルのCTSUsaSSCレジスタデータ格納アドレス
- ・転送元アドレスの処理:1回の割り込みで2バイトのデータを3回転送(先頭バイトのアドレスは前回の割り込み処理から継続)
- ・割り込みによる転送回数:計測する回数を指定

(2) 測定データ転送要求割り込み(CTSURD)

あらかじめ、CTSURD 割り込みに対応した DTC/ICU の転送設定を行います。1 チャネル計測終了後の Status5 から Status1 に遷移するタイミングで CTSURD 割り込みを出力します。計測結果を CTSUSC カウンタと CTSURC カウンタから読み出してください(図 32.20)。




図 32.20 CTSURD 割り込みを用いた DTC 転送動作例

転送元である計測結果レジスタ (CTSUSC カウンタと CTSURC カウンタ) は、連続したアドレスに配置しています。割り込みが発生したときの動作として以下のとおり設定してください。

- 転送元アドレス : CTSUSC カウンタのアドレス
- 転送元アドレスの処理 : 1 回の割り込みで 2 バイトのデータを 2 回転送 (先頭アドレスは固定)
- 転送先アドレス:RAM 上に用意した設定データの最少チャネルの CTSUSC カウンタデータ格納アドレス
- 転送先アドレスの処理:1 回の割り込みで 2 バイトのデータを 2 回転送(先頭アドレスは前回の割り込み処理から継続)
- 割り込みによる転送回数 : 計測する回数を指定

(3) 測定終了割り込み(CTSUFN)

すべてのチャネル計測が終了した Status1 から Status0 に遷移するタイミングで割り込みを発生します。ソフトウェアによるオーバフローフラグ (CTSUST.CTSUSOVF, CTSUROVF フラグ) の確認と読み出された計測結果により、タッチの有無を判定します。

割り込み要求の受付、禁止は割り込み制御部で行います。

32.4 使用上の注意事項

32.4.1 計測結果データ (CTSUSC カウンタ、CTSURC カウンタ)

計測中のリードアクセスは禁止です。アクセスした場合は、非同期のため正しくない値を読み出す場合があります。

32.4.2 ソフトウェアトリガ

CTSUCR1.CTSUCLK[1:0] ビットで “10b” (PCLK/4) を選択した場合、計測完了後に、CTSUCR0.CTSUSTRT ビットへの “1” 書き込みを再開させる場合は、割り込み発生から 3 サイクル以上待ってから書き込むようにしてください。




図 32.21 再開時の注意事項

32.4.3 外部トリガ

- 計測時間中に外部トリガが入力された場合、計測は開始されません。次の外部イベントは、CTSUFN 割り込みが発生した動作クロックの 1 サイクル後から有効になります。
- 外部トリガモードを終了する場合は、CTSUCR0.CTSUSTRT ビットの “0” と CTSUCR0.CTSUINIT ビットの “1” の同時書き込み (強制停止) で停止します。

32.4.4 強制停止の注意事項

動作中に強制停止させる場合は、CTSUCR0.CTSUSTRT ビットの“0”と CTSUCR0.CTSUINIT ビットの“1”を同時に書き込んでください。動作が停止し、内部制御レジスタが初期化されます。

CTSUCR0.CTSUINIT ビットによる初期化では、内部計測状態の初期化に加え、以下のレジスタが初期化されます。

- CTSUMCH0 レジスタ
- CTSUMCH1 レジスタ
- CTSUST レジスタ
- CTSUSC カウンタ
- CTSURC カウンタ

また強制停止した場合、内部状態によっては割り込み要求が発生することがあります。強制停止後、DTC や ICU の停止 / 無効処理を行ってください。

搭載するシステムが何らかの要因で DTC 転送を停止する場合は、CTSUsa に対しても強制終了および初期化処理を行ってください。

32.4.5 TSCAP 端子

TSCAP 端子には、CTSUsa の内部電圧を安定させるためのコンデンサを接続する必要があります。TSCAP 端子とコンデンサの間、およびコンデンサと GND の間の配線は、できるだけ太く、短くしてください。

TSCAP 端子に接続されたコンデンサは、スイッチを ON (CTSUCR1.CTSUCSW ビット = 1) にして接続する前に、I/O ポート制御により Low を出力させ、十分に放電させてください。

32.4.6 計測動作中 (CTSUCR0.CTSUSTRT ビット = 1) の注意事項

計測動作中 (CTSUCR0.CTSUSTRT ビット = 1) に、上位システムから「周辺モジュールクロックを停止」や「タッチ端子 (TS 端子、TSCAP 端子) に関するポート設定変更」を行わないでください。

本制約を違反する制御をした場合は、強制停止 (CTSUCR0.CTSUSTRT ビット = 0、CTSUCR0.CTSUINIT ビット = 1) 後、CTSUCR1.CTSUPON ビットと CTSUCR1.CTSUCSW ビットに同時に“0”を書き込み、CTSUCR0.CTSUSNZ ビットに“0”を設定し、図 32.9 の初期設定フローから再開するようにしてください。

33. 12ビットA/Dコンバータ(S12ADE)

本章に記載している PCLK とは PCLKB を指します。

33.1 概要

本MCUは、逐次比較方式の12ビットのA/Dコンバータを1ユニット内蔵しています。最大24チャネルのアナログ入力と温度センサ出力、内部基準電圧を選択できます。

12ビットA/Dコンバータは、選択した最大24チャネルのアナログ入力、温度センサ出力または内部基準電圧を逐次比較方式で12ビットのデジタル値に変換します。動作モードは、任意に選択した最大24チャネルのアナログ入力を若いチャネル番号順に1回のみ変換するシングルスキャンモードと、任意に選択した最大24チャネルのアナログ入力を順次若いチャネル番号順に連続して変換する連続スキャンモードと、最大24チャネルのアナログ入力を任意に選択して2つのグループ(グループAとグループB)に分け、グループ単位で選択したチャネルのアナログ入力を若いチャネル番号順に変換するグループスキャンモードがあります。

グループスキャンモードでは、グループAとグループBのスキャン開始条件(同期トリガ)を個別に選択することで、グループAとグループBは異なるタイミングでA/D変換を開始することができます。グループAの優先制御動作を設定すると、前述の動作に加えてグループBのA/D変換動作中にグループAのスキャン開始を受け付けて、グループBのA/D変換動作を中断して、グループAのA/D変換動作を優先的に開始します。

ダブルトリガモードは、任意に選択した1チャネルのアナログ入力をシングルスキャンモードかグループスキャンモード(グループA)で変換し、1回目の同期トリガで変換したデータと2回目の同期トリガで変換したデータを別々のレジスタに格納(A/D変換データの二重化)します。

自己診断は、スキャンごとの最初に1回実施され、12ビットA/Dコンバータ内部で生成する3つの電圧値のうち1つをA/D変換します。

温度センサ出力と内部基準電圧の両方を同時に選択することはできません。温度センサ出力または内部基準電圧は、それぞれ単独でA/D変換を行ってください。

高電位側基準電圧には外部端子入力(VREFH0)かアナログ基準電圧(AVCC0)から選択することができます。低電位側基準電圧には外部端子入力(VREFL0)かアナログ基準電圧(AVSS0)を選択することができます。

コンペア機能(ウィンドウA、ウィンドウB)を有しています。ウィンドウA/BそれぞれにHigh側、Low側の基準値を指定し、選択したチャネルのA/D変換値が比較条件に一致した場合、イベント条件(A or B、A and B、A exor B)に応じてELCイベント(S12ADWMELC/S12ADWUMELC)を出力します。また、A/D変換値とLow側基準値を比較するコンパレータ動作も可能です。

A/Dデータ格納バッファは、A/D変換データを順番に格納する16本からなるリングバッファです。

表33.1に12ビットA/Dコンバータの仕様を、表33.2に12ビットA/Dコンバータの機能概要を示します。図33.1に12ビットA/Dコンバータのブロック図を示します。

表33.1 12ビットA/Dコンバータの仕様(1/2)

項目	内容
ユニット数	1ユニット
入力チャネル	24チャネル
拡張アナログ機能	温度センサ出力、内部基準電圧
A/D変換方式	逐次比較方式
分解能	12ビット
変換時間	1チャネル当たり $1.4\mu s$ (A/D変換クロック ADCLK = 32MHz動作時)
A/D変換クロック	周辺モジュールクロック PCLK(注1)とA/D変換クロック ADCLK(注1)を以下の周波数比で設定可能 PCLK : ADCLK周波数比 = 1:1, 1:2, 2:1, 4:1, 8:1 ADCLKの設定はクロック発生回路で行います
データレジスタ	<ul style="list-style-type: none"> アナログ入力用24本、ダブルトリガモードでのA/D変換データ二重化用1本 温度センサ用1本 内部基準電圧用1本 自己診断用1本 A/D変換結果を12ビットA/Dデータレジスタに保持 A/D変換結果の12ビット精度出力に対応 加算モード時はA/D変換結果の加算値を変換精度ビット数 + 2ビット / 4ビット(注2)でA/Dデータレジスタに保持 ダブルトリガモード(シングルスキャンとグループスキャンモードで選択可能) 選択した1つのチャネルのアナログ入力のA/D変換データを1回目は対象チャネルのデータレジスタに保持、2回目のA/D変換データは二重化レジスタに保持
動作モード	<ul style="list-style-type: none"> シングルスキャンモード： 任意に選択した最大24チャネルのアナログ入力を1回のみA/D変換 温度センサ出力を1回のみA/D変換 内部基準電圧を1回のみA/D変換 連続スキャンモード： 任意に選択した最大24チャネルのアナログ入力を繰り返しA/D変換 グループスキャンモード： 任意に選択した最大24チャネルのアナログ入力をグループAとグループBに分け、グループ単位で選択したアナログ入力を1回のみA/D変換 グループAとグループBは、各々の変換開始条件(同期トリガ)を選択することで異なるタイミングで変換開始可能 グループスキャンモード(グループA優先制御選択時) グループBのA/D変換動作中にグループAのトリガ入力があった場合、グループBのA/D変換動作を中断し、グループAのA/D変換動作を実施 グループAのA/D変換動作終了後、グループBのA/D変換動作を再実行(再スキャン)の設定が可能
A/D変換開始条件	<ul style="list-style-type: none"> ソフトウェアトリガ 同期トリガ マルチファンクションタイムパルスユニット(MTU)、イベントリンクコントローラ(ELC)からのトリガ 非同期トリガ 外部トリガADTRG0#端子によるA/D変換動作の開始が可能
機能	<ul style="list-style-type: none"> サンプリングステート数可変機能 12ビットA/Dコンバータの自己診断機能 A/D変換値加算モードと平均モードが選択可能 アナログ入力断線検出機能(ディスチャージ機能/プリチャージ機能) ダブルトリガモード(A/D変換データ二重化機能) A/Dデータレジスタオートクリア機能 コンペア機能(ウィンドウA、ウィンドウB) コンペア機能使用時のリングバッファ(16本)
割り込み要因	<ul style="list-style-type: none"> ダブルトリガモードとグループスキャンモードを除き、1回のスキャン終了でスキャン終了割り込み要求(S12ADIO)を発生 ダブルトリガモードの設定では、2回のスキャン終了でスキャン終了割り込み要求(S12ADIO)を発生 グループスキャンモードの設定では、グループAのスキャン終了でスキャン終了割り込み要求(S12ADIO)を発生。グループBのスキャン終了でグループB専用のスキャン終了割り込み要求(GBADI)を発生 グループスキャンモードでダブルトリガモード選択時は、グループAの2回のスキャン終了でスキャン終了割り込み要求(S12ADIO)を発生。グループBのスキャン終了でグループB専用のスキャン終了割り込み要求(GBADI)を発生 S12ADIO、GBADI割り込みでデータトランスマニピュレーター(DTC)を起動可能

表33.1 12ビットA/Dコンバータの仕様(2/2)

項目	内容
イベントリンク機能	<ul style="list-style-type: none"> グループスキャンモードでのグループBのスキャン終了を除くスキャン終了時にELCイベント発生 グループスキャンモードでのグループBのスキャン終了時にELCイベント発生 すべてのスキャン終了時にELCイベント発生 ELCからのトリガによりスキャン開始可能 シングルスキャンモードでのウインドウコンペア機能のイベント条件に応じて、ELCイベント発生
消費電力低減機能	モジュールストップ状態への設定が可能(注3、注4)

注1. 周辺モジュールクロックPCLKはSCKCR.PCKB[3:0]ビットで設定した周波数、A/D変換クロックADCLKはSCKCR.PCKD[3:0]ビットで設定した周波数になります。

注2. 加算時の拡張ビット数は、加算回数により異なります。

2ビット拡張：1～4回変換(0～3回加算)

4ビット拡張：16回変換(15回加算)

注3. 詳細は、「11. 消費電力低減機能」を参照してください。

注4. モジュールストップ状態を解除後は、1μs以上待ってからA/D変換を開始してください。

表33.2 12ビットA/Dコンバータの機能概要

項目	端子名、略称等																													
アナログ入力チャネル	AN000～AN007、 AN016～AN031、 温度センサ出力、内部基準電圧																													
A/D変換開始条件	<table border="1"> <tr> <td>ソフトウェア</td> <td>ソフトウェアトリガ</td> <td>可能</td> </tr> <tr> <td>非同期トリガ</td> <td>ADTRG0#</td> <td>可能</td> </tr> <tr> <td rowspan="9">同期トリガ</td> <td>MTU0.TGRAのコンペアマッチ/インプットキャプチャ</td> <td>TRG0AN</td> </tr> <tr> <td>MTU0.TGRBのコンペアマッチ/インプットキャプチャ</td> <td>TRG0BN</td> </tr> <tr> <td>MTU0～MTU4のTGRAのコンペアマッチ/インプットキャプチャまたは相補PWMモード時のMTU4.TCNTのアンダーロー(谷)</td> <td>TRGAN</td> </tr> <tr> <td>MTU0.TGREのコンペアマッチ</td> <td>TRG0EN</td> </tr> <tr> <td>MTU0.TGRFのコンペアマッチ</td> <td>TRG0FN</td> </tr> <tr> <td>MTU4.TADCORAとMTU4.TCNTのコンペアマッチ(割り込み間引き機能)</td> <td>TRG4AN</td> </tr> <tr> <td>MTU4.TADCORBとMTU4.TCNTのコンペアマッチ(割り込み間引き機能)</td> <td>TRG4BN</td> </tr> <tr> <td>MTU4.TADCORAとMTU4.TCNT、MTU4.TADCORBとMTU4.TCNTコンペアマッチ(割り込み間引き機能)</td> <td>TRG4ABN</td> </tr> <tr> <td>ELCからのトリガ</td> <td>可能</td> </tr> <tr> <td>割り込み</td> <td>S12ADI0、GBADI割り込み</td> </tr> <tr> <td>モジュールストップ機能の設定(注1)</td> <td>MSTPCRA.MSTPA17ビット</td> </tr> </table>	ソフトウェア	ソフトウェアトリガ	可能	非同期トリガ	ADTRG0#	可能	同期トリガ	MTU0.TGRAのコンペアマッチ/インプットキャプチャ	TRG0AN	MTU0.TGRBのコンペアマッチ/インプットキャプチャ	TRG0BN	MTU0～MTU4のTGRAのコンペアマッチ/インプットキャプチャまたは相補PWMモード時のMTU4.TCNTのアンダーロー(谷)	TRGAN	MTU0.TGREのコンペアマッチ	TRG0EN	MTU0.TGRFのコンペアマッチ	TRG0FN	MTU4.TADCORAとMTU4.TCNTのコンペアマッチ(割り込み間引き機能)	TRG4AN	MTU4.TADCORBとMTU4.TCNTのコンペアマッチ(割り込み間引き機能)	TRG4BN	MTU4.TADCORAとMTU4.TCNT、MTU4.TADCORBとMTU4.TCNTコンペアマッチ(割り込み間引き機能)	TRG4ABN	ELCからのトリガ	可能	割り込み	S12ADI0、GBADI割り込み	モジュールストップ機能の設定(注1)	MSTPCRA.MSTPA17ビット
ソフトウェア	ソフトウェアトリガ	可能																												
非同期トリガ	ADTRG0#	可能																												
同期トリガ	MTU0.TGRAのコンペアマッチ/インプットキャプチャ	TRG0AN																												
	MTU0.TGRBのコンペアマッチ/インプットキャプチャ	TRG0BN																												
	MTU0～MTU4のTGRAのコンペアマッチ/インプットキャプチャまたは相補PWMモード時のMTU4.TCNTのアンダーロー(谷)	TRGAN																												
	MTU0.TGREのコンペアマッチ	TRG0EN																												
	MTU0.TGRFのコンペアマッチ	TRG0FN																												
	MTU4.TADCORAとMTU4.TCNTのコンペアマッチ(割り込み間引き機能)	TRG4AN																												
	MTU4.TADCORBとMTU4.TCNTのコンペアマッチ(割り込み間引き機能)	TRG4BN																												
	MTU4.TADCORAとMTU4.TCNT、MTU4.TADCORBとMTU4.TCNTコンペアマッチ(割り込み間引き機能)	TRG4ABN																												
	ELCからのトリガ	可能																												
割り込み	S12ADI0、GBADI割り込み																													
モジュールストップ機能の設定(注1)	MSTPCRA.MSTPA17ビット																													

注1. 詳細は、「11. 消費電力低減機能」を参照してください。




図33.1 12ビットA/Dコンバータのブロック図

表33.3に12ビットA/Dコンバータで使用する入力端子を示します。


表33.3 12ビットA/Dコンバータの入力端子

端子名	入出力	機能
AVCC0	入力	アナログ部の電源端子
AVSS0	入力	アナログ部のグランド端子
VREFH0	入力	基準電源端子
VREFL0	入力	基準電源グランド端子
AN000～AN007, AN016～AN031	入力	アナログ入力端子0～7、アナログ入力端子16～31
ADTRG0#	入力	A/D変換開始のための外部トリガ入力端子

33.2 レジスタの説明

- 33.2.1 A/D データレジスタ y (ADDRy),
A/D データ二重化レジスタ (ADDLDR),
A/D 温度センサデータレジスタ (ADTSR),
A/D 内部基準電圧データレジスタ (ADOCDR)

アドレス S12AD.ADDR0 0008 9020h, S12AD.ADDR1 0008 9022h, S12AD.ADDR2 0008 9024h,
S12AD.ADDR3 0008 9026h, S12AD.ADDR4 0008 9028h, S12AD.ADDR5 0008 902Ah,
S12AD.ADDR6 0008 902Ch, S12AD.ADDR7 0008 902Eh, S12AD.ADDR16 0008 9040h,
S12AD.ADDR17 0008 9042h, S12AD.ADDR18 0008 9044h, S12AD.ADDR19 0008 9046h,
S12AD.ADDR20 0008 9048h, S12AD.ADDR21 0008 904Ah, S12AD.ADDR22 0008 904Ch,
S12AD.ADDR23 0008 904Eh, S12AD.ADDR24 0008 9050h, S12AD.ADDR25 0008 9052h,
S12AD.ADDR26 0008 9054h, S12AD.ADDR27 0008 9056h, S12AD.ADDR28 0008 9058h,
S12AD.ADDR29 0008 905Ah, S12AD.ADDR30 0008 905Ch, S12AD.ADDR31 0008 905Eh,
S12AD.ADDBLDR 0008 9018h, S12AD.ADTSR 0008 901Ah, S12AD.ADOCDR 0008 901Ch



ADDRy レジスタ ($y = 0 \sim 7, 16 \sim 31$) は、A/D 変換結果を格納する 16 ビットの読み出し専用レジスタです。ADDLDR レジスタは、ダブルトリガモード選択時の 2 回目のトリガによって A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタです。ADTSR レジスタは、温度センサ出力を A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタです。ADOCDR レジスタは、内部基準電圧を A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタです。

各レジスタは、下記の条件でフォーマットが異なります。

- A/D データレジスタフォーマット選択ビット (ADCER.ADRFMT) の設定値 (右詰め、または左詰め)
- 加算回数選択ビット (ADADC.ADC[2:0]) の設定値 (1 回、2 回、3 回、15 回加算)
- 平均モードイネーブルビット (ADADC.AVEE) の設定値 (加算、または平均)

以下、条件ごとのフォーマットを示します。

(1) A/D 変換値加算 / 平均モードを非選択とした場合

- 右詰めのフォーマットに設定した場合
b11-b0 に A/D 変換値を格納します。読み出し時、b15-b12 は “0” が読み出されます。
- 左詰めのフォーマットに設定した場合
b15-b4 に A/D 変換値を格納します。読み出し時、b3-b0 は “0” が読み出されます。

(2) A/D 変換値平均モードを選択した場合

- 右詰めのフォーマットに設定した場合
b11-b0 に同一チャネルの A/D 変換値を平均した値を格納します。読み出し時、b15-b12 は “0” が読み出されます。
- 左詰めのフォーマットに設定した場合
b15-b4 に同一チャネルの A/D 変換値を平均した値を格納します。読み出し時、b3-b0 は “0” が読み出されます。

A/D 変換値加算モードを 2 回、4 回に設定の場合のみ、A/D 変換値平均モードを設定できます。

(3) A/D 変換値加算モードを選択した場合


- 右詰めのフォーマット (A/D 変換値加算モード、変換回数 1 回～4 回選択時) に設定した場合
b13-b0 に同一チャネルの A/D 変換値を加算した値を格納します。読み出し時、b15-b14 は “0” が読み出されます。

- 右詰めのフォーマット(A/D変換値加算モード、変換回数16回選択時)に設定した場合
b15-b0に同一チャネルのA/D変換値を加算した値を格納します。
- 左詰めのフォーマット(A/D変換値加算モード、変換回数1回~4回選択時)に設定した場合
b15-b2に同一チャネルのA/D変換値を加算した値を格納します。読み出し時、b1-b0は“0”が読み出されます。
- 左詰めのフォーマット(A/D変換値加算モード、変換回数16回選択時)に設定した場合
b15-b0に同一チャネルのA/D変換値を加算した値を格納します。

A/D変換値加算モードを選択したとき、同一チャネルのA/D変換値を加算した値を示します。A/D変換回数を1回~4回、16回に設定できます。A/D変換値加算モードを選択すると、変換回数を1回~4回に設定した場合は、A/D変換結果の加算値を変換精度のビット数に2ビット分拡張したデータとして、変換回数を16回に設定した場合は、A/D変換結果の加算値を変換精度のビット数に4ビット分拡張したデータとして、A/Dデータレジスタに保持します。A/D変換値加算モードを選択した場合でも、A/Dデータレジスタフォーマット選択ビットの設定に従い、A/Dデータレジスタに値が格納されます。

33.2.2 A/D 自己診断データレジスタ(ADRD)

アドレス S12AD.ADRD 0008 901Eh



ADRD レジスタは、12 ビット A/D コンバータの自己診断で A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタです。A/D 変換値に加えて、自己診断のステータスが付加されます。ADRD レジスタは下記の条件でフォーマットが異なります。

- A/D データレジスタフォーマット選択ビット(ADCER.ADRFMT)の設定値(右詰め、または左詰め)

AD 自己診断機能には A/D 変換加算モードと A/D 変換平均モードを適用することはできません。自己診断の詳細については「33.2.11 A/D コントロール拡張レジスタ(ADCER)」を参照してください。

以下、条件ごとのフォーマットを示します。

- 右詰めのフォーマットに設定した場合
b11-b0 に A/D 変換値を格納します。b15-b14 に自己診断ステータスを格納します。読み出し時、b13-b12 は“0”が読み出されます。
- 左詰めのフォーマットに設定した場合
b15-b4 に A/D 変換値を格納します。b1-b0 に自己診断ステータスを格納します。読み出し時、b3-b2 は“0”が読み出されます。

表33.4 自己診断ステータス内容

右詰めフォーマット時のb15-b14 左詰めフォーマット時のb1-b0	自己診断ステータス
00b	パワーオンから一度も自己診断を実施していないことを示します
01b	0Vの電圧値の自己診断を実施したことを示します
10b	基準電圧×1/2の電圧値の自己診断を実施したことを示します
11b	基準電圧の電圧値の自己診断を実施したことを示します

注. 自己診断の詳細については、「33.2.11 A/D コントロール拡張レジスタ(ADCER)」を参照してください。

33.2.3 A/Dコントロールレジスタ(ADCSR)

アドレス S12AD.ADCSR 0008 9000h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値 0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ADST ADCS[1:0] ADIE — ADHSC TRGE EXTRG DBLE GBADI E — DBLANS[4:0]

ビット	シンボル	ビット名	機能	R/W
b4-b0	DBLANS[4:0]	ダブルトリガ対象チャネル選択ビット	ダブルトリガ対象のアナログ入力を1チャネル選択します。ダブルトリガモード選択時のみ有効です	R/W
b5	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b6	GBADIE	グループBスキャン終了割り込み許可ビット	0: グループBのスキャン終了後にGBADI割り込み発生を禁止 1: グループBのスキャン終了後にGBADI割り込み発生を許可	R/W
b7	DBLE	ダブルトリガモード選択ビット	0: ダブルトリガモード非選択 1: ダブルトリガモード選択	R/W
b8	EXTRG	トリガ選択ビット(注1)	0: 同期トリガによるA/D変換の開始を選択 1: 非同期トリガによるA/D変換の開始を選択	R/W
b9	TRGE	トリガ開始許可ビット	0: 同期、非同期トリガによるA/D変換の開始を禁止 1: 同期、非同期トリガによるA/D変換の開始を許可	R/W
b10	ADHSC	A/D変換動作選択ビット	0: 高速変換動作 1: 低電流変換動作	R/W
b11	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b12	ADIE	スキャン終了割り込み許可ビット	0: スキャン終了後のS12ADIO割り込み発生の禁止 1: スキャン終了後のS12ADIO割り込み発生の許可	R/W
b14-b13	ADCS[1:0]	スキャンモード選択ビット	b14 b13 0 0: シングルスキャンモード 0 1: グループスキャンモード 1 0: 連続スキャンモード 1 1: 設定禁止	R/W
b15	ADST	A/D変換スタートビット	0: A/D変換停止 1: A/D変換開始	R/W

注1. 外部端子(非同期トリガ)でA/D変換を起動する方法

外部端子(ADTRG0#)にHighを入力した状態で、ADCSR.TRGEビットを“1”、ADCSR.EXTRGビットを“1”にします。その後、ADTRG0#の信号をLowに変化させると、ADTRG0#の立ち下がりエッジを検出し、スキャン変換を開始します。このときのLow入力のパルス幅は、1.5PCLKクロック以上必要です。

ADCSRレジスタは、ダブルトリガモードの設定、A/D変換起動トリガの設定、スキャン終了割り込み許可/禁止、スキャンモードの選択、A/D変換の開始/停止を行うレジスタです。

DBLANS[4:0]ビット(ダブルトリガ対象チャネル選択ビット)

ダブルトリガモードでA/D変換データを二重化する1チャネルを選択します。

DBLANS[4:0]ビットで選択したチャネルのアナログ入力を、1回目のA/D変換開始トリガで変換した結果がA/Dデータレジスタyに格納され、2回目のA/D変換開始トリガで変換した結果がA/Dデータ二重化レジスタに格納されます。表33.5にダブルトリガ対象チャネルの選択表を示します。

ダブルトリガモードを選択した場合は、ADANSA0、ADANSA1レジスタで選択したチャネルの選択は無効になります。DBLANS[4:0]ビットで選択した1チャネルがA/D変換を行うチャネルとなります。

ダブルトリガモードを使用する場合は、自己診断機能、温度センサ出力および内部基準電圧のA/D変換は選択しないでください(グループスキャンのグループBのA/D変換には温度センサ出力および内部基準電圧を選択することができます)。また、DBLANS[4:0]ビットは、ADSTビットが“0”的ときに設定してください(ADSTビットへの“1”書き込みと同時設定もしないでください)。

なお、ダブルトリガモードを設定した状態での A/D 変換値加算 / 平均モードは、DBLANS[4:0] ビットで選択したチャネルを ADANSA0、ADANSA1 レジスタで選択することで実行可能です。

表33.5 DBLANS[4:0] ビット設定値とダブルトリガ対象チャネルの関係

DBLANS[4:0]	二重化チャネル	DBLANS[4:0]	二重化チャネル	DBLANS[4:0]	二重化チャネル
00000b	AN000	10000b	AN016	11000b	AN024
00001b	AN001	10001b	AN017	11001b	AN025
00010b	AN002	10010b	AN018	11010b	AN026
00011b	AN003	10011b	AN019	11011b	AN027
00100b	AN004	10100b	AN020	11100b	AN028
00101b	AN005	10101b	AN021	11101b	AN029
00110b	AN006	10110b	AN022	11110b	AN030
00111b	AN007	10111b	AN023	11111b	AN031

GBADIE ビット (グループ B スキャン終了割り込み許可ビット)

グループスキャンモードでのグループ B のスキャン終了割り込み (GBADI) の発生を許可 / 禁止します。

DBLE ビット (ダブルトリガモード選択ビット)

ダブルトリガモードは、1回目の同期トリガで変換された結果と2回目で変換された結果を別々の結果レジスタに格納する機能です。

ダブルトリガモードを選択した場合、ADANSA0、ADANSA1 レジスタで指定したチャネルは無効となり、DBLANS[4:0] ビットで選択したチャネルが有効となります。ADSTRGR.TRSA[5:0] ビットで選択された同期トリガのみで動作します。非同期トリガ、およびソフトウェアトリガは発生させないでください。1回目の同期トリガで変換した結果は、A/D データレジスタ y に格納され、2回目の同期トリガで変換した結果は、A/D データ二重化レジスタに格納されます。このとき、ADIE ビットが “1” に設定していると、1回目の変換終了時は割り込みを発生せず、2回目の変換終了時に割り込みを発生します。

なお、ダブルトリガモードは、連続スキャンモードで使用しないでください。

DBLE ビットの設定は、あらかじめ ADST ビットを “0” にしてから行ってください。

EXTRG ビット (トリガ選択ビット)

A/D 変換を起動するトリガを同期トリガにするか、非同期トリガにするかを選択します。

TRGE ビット (トリガ開始許可ビット)

同期トリガ、非同期トリガによる A/D 変換の起動を許可 / 禁止します。

グループスキャンモードでは、このビットを “1” にしてください。

ADHSC ビット (A/D 変換動作選択ビット)

A/D 変換の動作モードを設定します。

ADHSC ビットを書き換える場合は、12 ビット A/D コンバータをスタンバイ状態にする必要があります。

ADHSC ビットの書き換え手順は、「33.8.10 ADHSC ビットの書き換え手順」を参照してください。

ADIE ビット (スキャン終了割り込み許可ビット)

グループスキャンモードでのグループ B を除く、A/D スキャン変換終了割り込み (S12ADIO) の発生を許可 / 禁止します。

ダブルトリガモードを非選択に設定した場合は、1回のスキャンが終了したときに、ADIE ビットが “1” に設定されていれば、S12ADIO 割り込みが発生します。

ダブルトリガモードを選択した場合は、ADSTRGR.TRSA[5:0]ビットで選択した同期トリガからのトリガで開始したスキャンに限り、2回目のスキャンが終了したときにADIEビットが“1”に設定されていればS12ADIO割り込みが発生します。

ADCS[1:0]ビット(スキャンモード選択ビット)

スキャン変換モードを選択します。

シングルスキャンモードは、ADANSA0、ADANSA1レジスタで選択した最大24チャネルのアナログ入力を若いチャネル番号順にA/D変換を実施し、選択されたすべてのチャネルの変換が終了するとスキャン変換を停止します。

連続スキャンモードは、ADCSR.ADSTビットが“1”的間、ADANSA0、ADANSA1レジスタで選択した最大24チャネルのアナログ入力を若いチャネル番号順にA/D変換を実施し、選択されたすべてのチャネルの変換が終了すると最初のチャネルに戻りA/D変換を継続します。連続スキャン中にADCSR.ADSTビットを“0”にすると、スキャン中にA/D変換を停止します。

グループスキャンモードはADSTRGR.TRSA[5:0]ビットで選択した同期トリガを開始条件として、ADANSA0、ADANSA1レジスタで選択した最大24チャネルのアナログ入力(グループA)を若いチャネル番号順にA/D変換を実施し、選択したすべてのチャネルのA/D変換が終了すると停止します。また、同様にADSTRGR.TRSB[5:0]ビットで選択した同期トリガをA/D変換開始条件として、ADANSB0、ADANSB1レジスタで選択した最大24チャネルのアナログ入力(グループB)を若いチャネル番号順にA/D変換を実施し、選択したすべてのチャネルのA/D変換が終了すると停止します。

グループスキャンモードを選択する場合は、グループAとグループBで異なるチャネルと異なるトリガを選択してください。

温度センサ出力または内部基準電圧を選択する場合は、シングルスキャンモードを選択し、ADANSA0、ADANSA1レジスタでのチャネル選択をすべて非選択としてからA/D変換を行います。選択した温度センサ出力または内部基準電圧のA/D変換が終了すると停止します。

ADCS[1:0]ビットは、ADSTビットが“0”的ときに設定してください(ADSTビットへの“1”書き込みと同時に設定もしないでください)。

ADSTビット(A/D変換スタートビット)

A/D変換の開始/停止を制御します。

ADSTビットを“1”に設定する前に、A/D変換クロック、変換モード、変換対象アナログ入力の設定を行ってください。

[“1”になる条件]

- ソフトウェアで“1”を書き込んだとき
- ADCSR.EXTRGビットに“0”、ADCSR.TRGEビットに“1”を設定し、ADSTRGR.TRSA[5:0]ビットで選択した同期トリガを検出したとき
- グループスキャンモードでADCSR.TRGEビットに“1”を設定しADSTRGR.TRSB[5:0]ビットで選択した同期トリガを検出したとき
- ADCSR.TRGEビットとADCSR.EXTRGビットを“1”、ADSTRGR.TRSA[5:0]ビットを“000000b”に設定し、非同期トリガを検出したとき
- グループA優先制御動作モード有効時(ADCSR.ADCS[1:0]ビット = 01bかつADGSPCR.PGSビット = 1)に、グループBのトリガを検出し、グループBのA/D変換を開始したとき
- グループA優先制御動作モード有効時(ADCSR.ADCS[1:0]ビット = 01bかつADGSPCR.PGSビット = 1)に、ADGSPCR.GBRSCNビットを“1”に設定し、グループBのA/D変換を再開したとき
- グループA優先制御動作モード有効時(ADCSR.ADCS[1:0]ビット = 01bかつADGSPCR.PGSビット = 1)に、ADGSPCR.GBRPビットを“1”に設定し、グループBのA/D変換を開始したとき

[“0”になる条件]

- ソフトウェアで “0”を書き込んだとき
- シングルスキャンモードで、選択したすべてのチャネル、温度センサ出力または内部基準電圧の A/D 変換が終了したとき
- グループスキャンモードでグループ A のスキャンが終了したとき
- グループスキャンモードでグループ B のスキャンが終了したとき
- グループ A 優先制御動作モード有効時(ADCSR.ADCS[1:0]ビット = 01bかつADGSPCR.PGSビット = 1)に、グループ B の A/D 変換実行中に、グループ A のトリガを検出し、グループ B のスキャンが中断されたとき
- グループ A 優先制御動作モード有効時(ADCSR.ADCS[1:0]ビット = 01bかつADGSPCR.PGSビット = 1)に、ADGSPCR.GBRSCN ビットを “1” に設定し、グループ B の再起動トリガによるスキャンが終了したとき
- グループ A 優先制御動作モード有効時(ADCSR.ADCS[1:0]ビット = 01bかつADGSPCR.PGSビット = 1)に、ADGSPCR.GBRP ビットを “1” に設定し、グループ B のトリガによるスキャンが終了したとき

注. グループ A 優先制御動作モード有効時 (ADCSR.ADCS[1:0] ビット = 01b かつ ADGSPCR.PGS ビット = 1)、ADST ビットを “1” にしないでください。

注. グループ A 優先制御動作モード有効時 (ADCSR.ADCS[1:0] ビット = 01b かつ ADGSPCR.PGS ビット = 1)、かつ ADGSPCR.GBRP ビット = 1 のとき、ADST ビットを “0” にしないでください。A/D 変換を強制停止させる場合、ADST ビットのクリア手順に従ってください。

33.2.4 A/D チャネル選択レジスタ A0 (ADANSA0)

アドレス S12AD.ADANSA0 0008 9004h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	ANSAA0 07	ANSAA0 06	ANSAA0 05	ANSAA0 04	ANSAA0 03	ANSAA0 02	ANSAA0 01	ANSAA0 00

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	ANSAA000	A/D 変換チャネル選択ビット	0 : AN000～AN007を変換対象から外す 1 : AN000～AN007を変換対象とする	R/W
b1	ANSAA001			R/W
b2	ANSAA002			R/W
b3	ANSAA003			R/W
b4	ANSAA004			R/W
b5	ANSAA005			R/W
b6	ANSAA006			R/W
b7	ANSAA007			R/W
b15-b8	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

ADANSA0 レジスタは、A/D 変換を行うチャネルのアナログ入力 AN000 ~ AN007 を選択するレジスタです。グループスキャンモードでは、グループ A のチャネルを選択します。

ANSAA0n ビット (n = 00 ~ 07) (A/D 変換チャネル選択ビット)

A/D 変換を行うチャネルのアナログ入力 AN000 ~ AN007 の選択を行います。選択するチャネルおよびチャネル数は任意に設定可能です。ANSAA000 ビットが AN000 に、ANSAA007 ビットが AN007 に対応します。

温度センサあるいは内部基準電圧を A/D 変換する場合は、アナログ入力チャネルを選択しないでください(本レジスタ設定値を“0000h”としてください)。

ダブルトリガモードを選択した場合は、ADCSR.DBLANS[4:0] ビットで選択した 1 チャネルがグループ A の選択チャネルとなり、ANSAA0n ビットの設定は無効になります。

ANSAA0n ビットは、ADCSR.ADST ビットが“0”的ときに設定してください。

33.2.5 A/D チャネル選択レジスタ A1 (ADANSA1)

アドレス S12AD.ADANSA1 0008 9006h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
ANSA1 15	ANSA1 14	ANSA1 13	ANSA1 12	ANSA1 11	ANSA1 10	ANSA1 09	ANSA1 08	ANSA1 07	ANSA1 06	ANSA1 05	ANSA1 04	ANSA1 03	ANSA1 02	ANSA1 01	ANSA1 00

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	ANSA100	A/D 変換チャネル選択ビット	0 : AN016～AN031 を変換対象から外す 1 : AN016～AN031 を変換対象とする	R/W
b1	ANSA101			R/W
b2	ANSA102			R/W
b3	ANSA103			R/W
b4	ANSA104			R/W
b5	ANSA105			R/W
b6	ANSA106			R/W
b7	ANSA107			R/W
b8	ANSA108			R/W
b9	ANSA109			R/W
b10	ANSA110			R/W
b11	ANSA111			R/W
b12	ANSA112			R/W
b13	ANSA113			R/W
b14	ANSA114			R/W
b15	ANSA115			R/W

ADANSA1 レジスタは、A/D 変換を行うチャネルのアナログ入力 AN016～AN031 を選択するレジスタです。グループスキャンモードでは、グループ A のチャネルを選択します。

ANSA1n ビット (n = 00 ~ 15) (A/D 変換チャネル選択ビット)

A/D 変換を行うチャネルのアナログ入力 AN016～AN031 の選択を行います。選択するチャネルおよびチャネル数は任意に設定可能です。ANSA100 ビットが AN016 に、ANSA115 ビットが AN031 に対応します。

温度センサあるいは内部基準電圧を A/D 変換する場合は、アナログ入力チャネルを選択しないでください(本レジスタ設定値を 0000h としてください)。

ダブルトリガモードを選択した場合は、ADCSR.DBLANS[4:0] ビットで選択した 1 チャネルがグループ A の選択チャネルとなり、ANSA1n ビットの設定は無効になります。

ANSA1n ビットは、ADCSR.ADST ビットが“0”的ときに設定してください。

33.2.6 A/D チャネル選択レジスタ B0 (ADANSB0)

アドレス S12AD.ADANSB0 0008 9014h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	ANSB0 07	ANSB0 06	ANSB0 05	ANSB0 04	ANSB0 03	ANSB0 02	ANSB0 01	ANSB0 00

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	ANSB000	A/D 変換チャネル選択ビット	0 : AN000～AN007 を変換対象から外す 1 : AN000～AN007 を変換対象とする	R/W
b1	ANSB001			R/W
b2	ANSB002			R/W
b3	ANSB003			R/W
b4	ANSB004			R/W
b5	ANSB005			R/W
b6	ANSB006			R/W
b7	ANSB007			R/W
b15-b8	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

ADANSB0 レジスタは、グループスキャンモード選択時にグループ B で A/D 変換を行うチャネルのアナログ入力 AN000 ~ AN007 を選択するレジスタです。ADANSB0 レジスタはグループスキャンモード以外のスキャンモードでは使用しません。

ANSB0n ビット (n = 00 ~ 07) (A/D 変換チャネル選択ビット)

グループスキャンモード選択時にグループ B で A/D 変換を行うチャネルのアナログ入力 AN000 ~ AN007 の選択を行います。ADANSB0 レジスタは他のスキャンモードでは使用しません。選択するチャネルおよびチャネル数は、グループ A で指定したチャネル (ADANSA0、ADANSA1 レジスタ、またはダブルトリガモードによる ADCSR.DBLANS[4:0] ビットで選択したグループ A に該当するチャネル) 以外から設定します。

ANSB000 ビットが AN000 に、ANSB007 ビットが AN007 に対応します。

温度センサあるいは内部基準電圧を A/D 変換する場合は、アナログ入力チャネルを選択しないでください(本レジスタ設定値を 0000h としてください)。

ANSB0n ビットは、ADCSR.ADST ビットが“0”的ときに設定してください。

33.2.7 A/D チャネル選択レジスタ B1 (ADANSB1)

アドレス S12AD.ADANSB1 0008 9016h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
ANSB1 15	ANSB1 14	ANSB1 13	ANSB1 12	ANSB1 11	ANSB1 10	ANSB1 09	ANSB1 08	ANSB1 07	ANSB1 06	ANSB1 05	ANSB1 04	ANSB1 03	ANSB1 02	ANSB1 01	ANSB1 00

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	ANSB100	A/D 変換チャネル選択ビット	0 : AN016～AN031 を変換対象から外す 1 : AN016～AN031 を変換対象とする	R/W
b1	ANSB101			R/W
b2	ANSB102			R/W
b3	ANSB103			R/W
b4	ANSB104			R/W
b5	ANSB105			R/W
b6	ANSB106			R/W
b7	ANSB107			R/W
b8	ANSB108			R/W
b9	ANSB109			R/W
b10	ANSB110			R/W
b11	ANSB111			R/W
b12	ANSB112			R/W
b13	ANSB113			R/W
b14	ANSB114			R/W
b15	ANSB115			R/W

ADANSB1 レジスタは、グループスキャンモード選択時にグループ B で A/D 変換を行うチャネルのアナログ入力 AN016～AN031 を選択するレジスタです。ADANSB1 レジスタはグループスキャンモード以外のスキヤンモードでは使用しません。

ANSB1n ビット (n = 00 ~ 15) (A/D 変換チャネル選択ビット)

ANSB1n ビットは、グループスキャンモード選択時にグループ B で A/D 変換を行うチャネル AN016～AN031 の選択を行います。ADANSB1 レジスタは他のスキヤンモードでは使用しません。選択するチャネルおよびチャネル数は、グループ A で指定したチャネル (ADANSA0、ADANSA1 レジスタ、またはダブルトリガモードによる ADCSR.DBLANS[4:0] ビットで選択したグループ A に該当するチャネル) 以外から設定します。

ANSB100 ビットが AN016 に、ANSB115 ビットが AN031 に対応します。

温度センサあるいは内部基準電圧を A/D 変換する場合は、アナログ入力チャネルを選択しないでください(本レジスタ設定値を 0000h としてください)。

ANSB1n ビットは、ADCSR.ADST ビットが “0” のときに設定してください。

33.2.8 A/D 変換値加算 / 平均機能チャネル選択レジスタ 0 (ADADS0)

アドレス S12AD.ADADS0 0008 9008h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	ADS007	ADS006	ADS005	ADS004	ADS003	ADS002	ADS001	ADS000

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	ADS000	A/D 変換値加算/平均チャネル選択ビット	0 : AN000～AN007 の A/D 変換値加算/平均モード非選択 1 : AN000～AN007 の A/D 変換値加算/平均モード選択	R/W
b1	ADS001			R/W
b2	ADS002			R/W
b3	ADS003			R/W
b4	ADS004			R/W
b5	ADS005			R/W
b6	ADS006			R/W
b7	ADS007			R/W
b15-b8	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

ADADS0 レジスタは、A/D 変換を連続 2 ~ 4、16 回実施して加算(積算)、または平均する A/D 変換チャネル 00 ~ 07 を選択します。

ADS0n ビット (n = 00 ~ 07) (A/D 変換値加算 / 平均チャネル選択ビット)

ADANSA0.ANSA0n ビット (n = 00 ~ 07)、または ADCSR.DBLANS[4:0] ビットと ADANSB0.ANSB0n ビット (n = 00 ~ 07) で選択した A/D 変換チャネルと同一番号の ADS0n ビットを“1”にすると、ADADC.ADC[2:0] ビットで設定した回数(2 ~ 4、16 回)分、選択したチャネルのアナログ入力を連続して A/D 変換し、ADADC.AVEE ビットが“0”的場合、加算(積算)した値を、ADADC.AVEE ビットが“1”的場合、加算(積算)値から平均した値を A/D データレジスタに格納します。加算/平均モードが非選択の A/D 変換チャネルは、通常の 1 回変換を実施し、A/D データレジスタに値を格納します。

ADS0n ビットは、ADCSR.ADST ビットが“0”的ときに設定してください。

33.2.9 A/D 変換値加算 / 平均機能チャネル選択レジスタ1(ADADS1)

アドレス S12AD.ADADS1 0008 900Ah

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
ADS11 5	ADS11 4	ADS11 3	ADS11 2	ADS11 1	ADS11 0	ADS10 9	ADS10 8	ADS10 7	ADS10 6	ADS10 5	ADS10 4	ADS10 3	ADS10 2	ADS10 1	ADS10 0

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	ADS100	A/D変換値加算/平均チャネル選択ビット	0 : AN016～AN031のA/D変換値加算/平均モード非選択 1 : AN016～AN031のA/D変換値加算/平均モード選択	R/W
b1	ADS101			R/W
b2	ADS102			R/W
b3	ADS103			R/W
b4	ADS104			R/W
b5	ADS105			R/W
b6	ADS106			R/W
b7	ADS107			R/W
b8	ADS108			R/W
b9	ADS109			R/W
b10	ADS110			R/W
b11	ADS111			R/W
b12	ADS112			R/W
b13	ADS113			R/W
b14	ADS114			R/W
b15	ADS115			R/W

ADADS1 レジスタは、A/D 変換を連続 2 ~ 4、16 回実施して加算(積算)、または平均する A/D 変換チャネル 16 ~ 31 を選択します。


ADS1n ビット(n = 00 ~ 15)(A/D 変換値加算 / 平均チャネル選択ビット)

ADANSA1.ANSA1n ビット(n = 00 ~ 15)、またはADCSR.DBLANS[4:0] ビットと ADANSB1.ANSB1n ビット(n = 00 ~ 15)で選択した A/D 変換チャネルと同一番号の ADS1n ビットを“1”にすると、ADADC.ADC[2:0] ビットで設定した回数(2 ~ 4、16 回)分、選択したチャネルのアナログ入力を連続して A/D 変換し、ADADC.AVEE ビットが“0”的場合、加算(積算)した値を、ADADC.AVEE ビットが“1”的場合、加算(積算)値から平均した値を A/D データレジスタに格納します。加算/平均モードが非選択の A/D 変換チャネルは、通常の 1 回変換を実施し、A/D データレジスタに値を格納します。

ADS1n ビットは、ADCSR.ADST ビットが“0”的ときに設定してください。

図 33.2 に ADS002 ビットと ADS006 ビットを“1”にしたときのスキャン動作シーケンスを示します。

連続スキャンモード(ADCSR.ADCS[1:0] = 10b)で、加算モードを選択(ADADC.AVEE = 0)、加算回数は 3 回に設定(ADADC.ADC[2:0] = 011b)、AN000 ~ AN007 が選択(ADANSA0.ANSA0n = FFh)されているものとします。AN000 から変換を開始します。AN002 の変換は 4 回連続変換(3 回加算)し、加算(積算)値を A/D データレジスタ 2 に返します。その後、AN003 の変換を開始し、AN006 の変換で 4 回連続変換し、加算(積算)値を A/D データレジスタ 6 に返します。AN007 の変換後、再度 AN000 から同じシーケンスで動作します。



33.2.10 A/D 変換値加算 / 平均回数選択レジスタ (ADADC)

アドレス S12AD.ADADC 0008 900Ch

b7	b6	b5	b4	b3	b2	b1	b0
AVEE	—	—	—	—	ADC[2:0]		
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b2-b0	ADC[2:0]	加算回数選択ビット	b2 b0 0 0 0 : 1回変換(加算なし。通常変換と同じ) 0 0 1 : 2回変換(1回加算を行う) 0 1 0 : 3回変換(2回加算を行う)(注1) 0 1 1 : 4回変換(3回加算を行う) 1 0 1 : 16回変換(15回加算を行う)(注1) 上記以外は設定しないでください	R/W
b6-b3	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b7	AVEE	平均モードイネーブルビット	0 : 加算モードを選択 1 : 平均モードを選択	R/W

注1. AVEE ビットは、2回変換、4回変換の時にのみ有効です。平均モードを選択した場合(ADADC.AVEE ビット = 1)、3回変換(ADADC.ADC[2:0] = 010b)および16回変換(ADADC.ADC[2:0] = 101b)に設定しないでください。

ADADC レジスタは、A/D 変換値加算 / 平均モードが選択されたチャネル、温度センサ出力、内部基準電圧の A/D 変換に対して加算回数の設定と、加算モード / 平均モードの選択を行います。

ADADC[2:0] ビット (加算回数選択ビット)

ダブルトリガモードでの選択チャネル (ADCSR.DBLANS[4:0] ビットでの選択チャネル) を含む A/D 変換および加算 / 平均モードが選択されたチャネル、温度センサ出力、内部基準電圧の A/D 変換に対して共通の加算回数を設定します。

ADADC.AVEE ビットを“1”にして平均モードを選択する場合、1回変換(ADADC.ADC[2:0] = 000b)、3回変換(ADADC.ADC[2:0] = 010b)および16回変換(ADADC.ADC[2:0] = 101b)に設定しないでください。

ADC[2:0] ビットの設定は、ADCSR.ADST ビットが“0”的ときにに行ってください。

AVEE ビット (平均モードイネーブルビット)

ダブルトリガモードでの選択チャネル (ADCSR.DBLANS[4:0] ビットでの選択チャネル) を含む A/D 変換および加算 / 平均モードが選択されたチャネル、温度センサ出力、内部基準電圧の A/D 変換に対して加算モード、または平均モードの選択を行います。

ADADC.AVEE ビットを“1”にして平均モードを選択する場合、1回変換(ADADC.ADC[2:0] = 000b)、3回変換(ADADC.ADC[2:0] = 010b)および16回変換(ADADC.ADC[2:0] = 101b)に設定しないでください。1回、3回および16回変換の平均値を求めるることはできません。

AVEE ビットの設定は、ADCSR.ADST ビットが“0”的ときに設定してください。

33.2.11 A/Dコントロール拡張レジスタ(ADCER)

アドレス S12AD.ADCER 0008 900Eh

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
ADRFMT リセット後の値 0	— 0	— 0	— 0	DIAGM 0	DIAGLD 0	DIAGVAL[1:0] 0	— 0	— 0	ACE 0	— 0	— 0	— 0	— 0	— 0	— 0

ビット	シンボル	ビット名	機能	R/W
b4-b0	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b5	ACE	A/Dデータレジスタ自動クリアイネーブルビット	0: 自動クリアを禁止 1: 自動クリアを許可	R/W
b7-b6	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b9-b8	DIAGVAL[1:0]	自己診断変換電圧選択ビット	b9 b8 0 0: 自己診断電圧固定モード時は設定禁止 0 1: 0Vの電圧を使って自己診断を行う 1 0: 基準電圧×1/2の電圧を使って自己診断を行う(注1) 1 1: 基準電圧の電圧を使って自己診断を行う(注1)	R/W
b10	DIAGLD	自己診断モード選択ビット	0: 自己診断電圧ローテーションモード 1: 自己診断電圧固定モード	R/W
b11	DIAGM	自己診断イネーブルビット	0: 12ビットA/Dコンバータの自己診断を実施しない 1: 12ビットA/Dコンバータの自己診断を実施する	R/W
b14-b12	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b15	ADRFMT	A/Dデータレジスタフォーマット選択ビット	0: A/Dデータレジスタのフォーマットを右詰めにする 1: A/Dデータレジスタのフォーマットを左詰めにする	R/W

注1. 基準電圧とはADHVREFCNTレジスタで選択した端子の電圧を意味します。

ADCERレジスタは、自己診断モード、A/Dデータレジスタy(ADDRy)のフォーマット、A/Dデータレジスタの自動クリア機能の設定を行うレジスタです。

ACEビット(A/Dデータレジスタ自動クリアイネーブルビット)

CPU、DTCによってADDRy、ADRD、ADDBLDR、ADTSR、ADOCDRレジスタを読み出した後、当該レジスタの自動クリア(All“0”)を行うか行わないかを選択します。A/Dデータレジスタの自動クリアにより各A/Dデータレジスタの未更新故障を検出することができます。

DIAGVAL[1:0]ビット(自己診断変換電圧選択ビット)

自己診断電圧固定モードでの電圧値を選択します。詳細はADCER.DIAGLDビットの説明を参照してください。

ADCER.DIAGVAL[1:0]ビットが“00b”的状態でADCER.DIAGLDビットを“1”に設定して、自己診断を実施しないでください。

DIAGLDビット(自己診断モード選択ビット)

自己診断で変換する3つの電圧値をローテーションするか、電圧値を固定するかを選択します。ADCER.DIAGLDビットを“0”にすると0V→基準電圧×1/2→基準電圧の順番にローテーションして変換します。リセット後、自己診断ローテーションモードを選択した場合は0Vから自己診断を行います。自己診断電圧固定モードを選択した場合はADCER.DIAGVAL[1:0]ビットで選択した電圧に固定して変換します。自己診断電圧ローテーションモードでは、スキャン変換が終了しても0Vに戻りませんので、再びスキャン変換を実施すると、前回の続きからローテーションします。自己診断電圧固定モードから、自己診断電圧ローテーションモードに切り替えた場合は、固定した電圧値からローテーションを開始します。

DIAGLD ビットの設定は、ADCSR.ADST ビットが“0”的ときに行ってください。

DIAGM ビット (自己診断イネーブルビット)

自己診断を実施するかしないかを選択します。

自己診断は、12 ビット A/D コンバータの故障を検出するための機能です。内部で生成する 0V、基準電圧 × 1/2、基準電圧の 3 つの電圧値のいずれかを変換します。変換が終了すると自己診断データレジスタ (ADRD) に変換した電圧の情報と変換値を格納します。その後、ソフトウェアで ADRD レジスタを読み出し、変換値が正常の範囲にある（正常）かない（異常）かを判断します。自己診断は、スキャンごとの最初に 1 回実施され、3 つの電圧値のうち 1 つを A/D 変換します。グループスキャンモードで自己診断を選択した場合は、グループ A とグループ B のそれぞれで自己診断を実行します。

DIAGM ビットの設定は、ADCSR.ADST ビットが“0”的ときに行ってください。

ADRFMT ビット (A/D データレジスタフォーマット選択ビット)

ADDRy、ADRD、ADTSDR、ADOCDR、ADDBLDR、ADCMPDR0、ADCMPDR1、ADWINLLB、ADWINULB レジスタに格納するデータの右詰め／左詰めを選択します。

ADRFMT ビットの設定は、ADCSR.ADST ビットが“0”的ときに行ってください。

各データレジスタのフォーマットの詳細は、「33.2.1 A/D データレジスタ y (ADDRy)、A/D データニ重化レジスタ (ADDLDR)、A/D 温度センサデータレジスタ (ADTSDR)、A/D 内部基準電圧データレジスタ (ADOCDR)」、「33.2.2 A/D 自己診断データレジスタ (ADRD)」、「33.2.25 A/D コンペア機能ウィンドウ A 下位側レベル設定レジスタ (ADCMPDR0)」、「33.2.26 A/D コンペア機能ウィンドウ A 上位側レベル設定レジスタ (ADCMPDR1)」、「33.2.33 A/D コンペア機能ウィンドウ B 下位側レベル設定レジスタ (ADWINLLB)」、「33.2.34 A/D コンペア機能ウィンドウ B 上位側レベル設定レジスタ (ADWINULB)」を参照してください。

33.2.12 A/D 変換開始トリガ選択レジスタ(ADSTRGR)

アドレス S12AD.ADSTRGR 0008 9010h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	TRSA[5:0]								—	—	TRSB[5:0]			
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b5-b0	TRSB[5:0]	グループB専用A/D変換開始トリガ選択ビット	グループスキャンモードでグループBのA/D変換開始トリガを選択します	R/W
b7-b6	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b13-b8	TRSA[5:0]	A/D変換開始トリガ選択ビット	シングルスキャンモード、連続スキャンモードでのA/D変換開始トリガを選択します。グループスキャンモードではグループAのA/D変換開始トリガを選択します	R/W
b15-b14	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

ADSTRGR レジスタは、A/D 変換開始トリガの選択を行うレジスタです。

TRSB[5:0] ビット(グループB専用A/D変換開始トリガ選択ビット)

グループBで選択したアナログ入力のスキャンを開始するトリガを選択します。TRSB[5:0] ビットはグループスキャンモードでのみ設定が必要なビットで、他のスキャンモードでは使用しません。グループBのスキャン変換開始トリガには、ソフトウェアトリガと非同期トリガの設定は禁止です。よって、グループスキャンモードでは、TRSB[5:0] ビットを“000000b”以外に設定し、ADCSR.TRGE ビットを“1”に設定してください。

グループスキャンモードのグループA優先制御時に、ADGSPCR.GRP ビットを“1”にすることで、グループBをシングルスキャンモードで連続動作させることができます。ADGSPCR.GRP ビットを“1”に設定する場合は、TRSB[5:0] ビットを“3Fh”に設定してください。なお、A/D 変換で使用するトリガの発行間隔は、実際のスキャン変換時間(t_{SCAN})以上となるように設定してください。発行間隔が t_{SCAN} 以内の場合は、トリガによるA/D 変換が無効となる場合があります。

A/D 変換開始トリガに32MHz動作モジュール(MTU)からのトリガを選択した場合、同期化処理の分だけ遅延が発生します。詳細は「33.3.6 アナログ入力のサンプリング時間とスキャン変換時間」を参照してください。

表 33.6 に TRSB[5:0] ビットでの A/D 起動要因選択一覧を示します。

TRSA[5:0] ビット(A/D 変換開始トリガ選択ビット)

シングルスキャンモード、連続スキャンモードでのA/D 変換開始トリガの選択を行います。グループスキャンモードではグループAで選択したアナログ入力のスキャンを開始するトリガを選択します。グループスキャンモードまたはダブルトリガモードでスキャンを実行する場合は、ソフトウェアトリガと非同期トリガは使用できません。

- 同期トリガのA/D 変換起動要因を使用する場合は、ADCSR.TRGE ビットを“1”に設定し、かつ ADCSR.EXTRG ビットを“0”に設定してください。
- 非同期トリガを使用する場合は、ADCSR.TRGE ビットを“1”に設定し、かつ ADCSR.EXTRG ビットを“1”に設定してください。
- ソフトウェアトリガ(ADCSR.ADST)は、ADCSR.TRGE ビット、ADCSR.EXTRG ビット、TRSA[5:0] ビットの設定値にかかわらず有効です。

なお、A/D変換で使用するトリガの発行間隔は、実際のスキャン変換時間(t_{SCAN})以上となるように設定してください。発行間隔が t_{SCAN} 以内の場合は、トリガによるA/D変換が無効となる場合があります。A/D変換開始トリガに32MHz動作モジュール(MTU)からのトリガを選択した場合、同期化処理の分だけ遅延が発生します。詳細は「33.3.6 アナログ入力のサンプリング時間とスキャン変換時間」を参照してください。表33.7にTRSA[5:0]ビットでのA/D起動要因選択一覧を示します。

表33.6 TRSB[5:0]ビットでのA/D起動要因選択一覧

モジュール	要因	備考	TRSB[5]	TRSB[4]	TRSB[3]	TRSB[2]	TRSB[1]	TRSB[0]
トリガ要因非選択状態			1	1	1	1	1	1
MTU	TRG0AN	MTU0.TGRAのコンペアマッチ/インプットキャプチャ	0	0	0	0	0	1
	TRG0BN	MTU0.TGRBのコンペアマッチ/インプットキャプチャ	0	0	0	0	1	0
	TRGAN	MTU0～MTU4のTGRAのコンペアマッチ/インプットキャプチャまたは相補PWMモード時のMTU4.TCNTのアンダフロー(谷)	0	0	0	0	1	1
	TRG0EN	MTU0.TGREのコンペアマッチ	0	0	0	1	0	0
	TRG0FN	MTU0.TGRFのコンペアマッチ	0	0	0	1	0	1
	TRG4AN	MTU4.TADCORAとMTU4.TCNTのコンペアマッチ(割り込み間引き機能)	0	0	0	1	1	0
	TRG4BN	MTU4.TADCORBとMTU4.TCNTのコンペアマッチ(割り込み間引き機能)	0	0	0	1	1	1
	TRG4ABN	MTU4.TADCORAとMTU4.TCNT、MTU4.TADCORBとMTU4.TCNTコンペアマッチ(割り込み間引き機能)	0	0	1	0	0	0
ELC	ELCTRGO		0	0	1	0	0	1

表33.7 TRSA[5:0]ビットでのA/D起動要因選択一覧

モジュール	要因	備考	TRSA[5]	TRSA[4]	TRSA[3]	TRSA[2]	TRSA[1]	TRSA[0]
トリガ要因非選択状態			1	1	1	1	1	1
外部端子	ADTRG0#	トリガ入力端子	0	0	0	0	0	0
MTU	TRG0AN	MTU0.TGRAのコンペアマッチ/インプットキャプチャ	0	0	0	0	0	1
	TRG0BN	MTU0.TGRBのコンペアマッチ/インプットキャプチャ	0	0	0	0	1	0
	TRGAN	MTU0～MTU4のTGRAのコンペアマッチ/インプットキャプチャまたは相補PWMモード時のMTU4.TCNTのアンダフロー(谷)	0	0	0	0	1	1
	TRG0EN	MTU0.TGREのコンペアマッチ	0	0	0	1	0	0
	TRG0FN	MTU0.TGRFのコンペアマッチ	0	0	0	1	0	1
	TRG4AN	MTU4.TADCORAとMTU4.TCNTのコンペアマッチ(割り込み間引き機能)	0	0	0	1	1	0
	TRG4BN	MTU4.TADCORBとMTU4.TCNTのコンペアマッチ(割り込み間引き機能)	0	0	0	1	1	1
	TRG4ABN	MTU4.TADCORAとMTU4.TCNT、MTU4.TADCORBとMTU4.TCNTコンペアマッチ(割り込み間引き機能)	0	0	1	0	0	0
ELC	ELCTRGO		0	0	1	0	0	1

33.2.13 A/D 変換拡張入力コントロールレジスタ (ADEXICR)

アドレス S12AD.ADEXICR 0008 9012h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	OCSA	TSSA	—	—	—	—	—	—	OCSAD	TSSAD

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	TSSAD	温度センサ出力A/D変換値加算/平均モード選択ビット	0: 温度センサ出力A/D変換値加算/平均モード非選択 1: 温度センサ出力A/D変換値加算/平均モード選択	R/W
b1	OCSAD	内部基準電圧A/D変換値加算/平均モード選択ビット	0: 内部基準電圧A/D変換値加算/平均モード非選択 1: 内部基準電圧A/D変換値加算/平均モード選択	R/W
b7-b2	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b8	TSSA	温度センサ出力A/D変換選択ビット	0: 温度センサ出力をA/D変換しない 1: 温度センサ出力をA/D変換する	R/W
b9	OCSA	内部基準電圧A/D変換選択ビット	0: 内部基準電圧をA/D変換しない 1: 内部基準電圧をA/D変換する	R/W
b15-b10	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

ADEXICR レジスタは、温度センサ出力 / 内部基準電圧の A/D 変換の設定をします。

TSSAD ビット (温度センサ出力 A/D 変換値加算 / 平均モード選択ビット)

温度センサ出力の A/D 変換を選択し、TSSAD ビットを “1” にすると、ADADC.ADC[2:0] ビットで設定した回数(2 ~ 4、16 回)分、温度センサ出力を連続して A/D 変換し、ADADC.AVEE ビットが “0” の場合は加算(積算)した値を、ADADC.AVEE ビットが “1” の場合は平均した値を A/D 温度センサデータレジスタ(ADTSR)に格納します。TSSAD ビットは、ADCSR.ADST ビットが “0” のときに設定してください。

OCSAD ビット (内部基準電圧 A/D 変換値加算 / 平均モード選択ビット)

内部基準電圧の A/D 変換を選択し、OCSAD ビットを “1” にすると、ADADC.ADC[2:0] ビットで設定した回数(2 ~ 4、16 回)分、内部基準電圧を連続して A/D 変換し、ADADC.AVEE ビットが “0” の場合は加算(積算)した値を、ADADC.AVEE ビットが “1” の場合は平均した値を A/D 内部基準電圧データレジスタ(ADOCR)に格納します。

OCSAD ビットは、ADCSR.ADST ビットが “0” のときに設定してください。

TSSA ビット (温度センサ出力 A/D 変換選択ビット)

シングルスキャンモードでの温度センサ出力の A/D 変換を選択します。温度センサ出力の A/D 変換を行う場合は、ADANSA0、ADANSA1 レジスタ、ADANSB0、ADANSB1 レジスタの全ビットと ADCSR.DBLE ビット、OCSA ビットのすべてに “0” を設定し、シングルスキャンモードで実行してください。TSSA ビットの設定は、ADST ビットが “0” のときに行ってください。温度センサ出力の A/D 変換は、サンプリング前にディスチャージを行う必要がありますので、ADDISCR.ADNDIS[4:0] ビットに “0Fh” を自動的に設定します。また、サンプリング時間は 5μs 以上に設定してください。

温度センサ出力の A/D 変換は、ディスチャージ完了後、サンプリングが開始するので、オートディスチャージ期間(15ADCLK)がサンプリング前に挿入されます。

OCSA ビット (内部基準電圧 A/D 変換選択ビット)


シングルスキャンモードでの内部基準電圧の A/D 変換を選択します。内部基準電圧の A/D 変換を行う場

合は、ADANSA0、ADANSA1 レジスタ、ADANSB0、ADANSB1 レジスタの全ビットと ADCSR.DBLE ビット、TSSA ビットのすべてに “0” を設定し、シングルスキャンモードで実行してください。OCSA ビットの設定は、ADCSR.ADST ビットが “0” のときに行ってください。内部基準電圧の A/D 変換は、サンプリング前にディスチャージを行う必要がありますので、ADDISCR.ADNDIS[4:0] ビットに “0Fh” を自動的に設定します。また、サンプリング時間は 5 μ s 以上に設定してください。

内部基準電圧の A/D 変換は、ディスチャージ完了後、サンプリングが開始するので、オートディスチャージ期間 (15ADCLK) がサンプリング前に挿入されます。

33.2.14 A/Dサンプリングステートレジスタn(ADSSTRn)(n=0~7,L,T,O)

アドレス S12AD.ADSSTR0 0008 90DDh, S12AD.ADSSTR1 0008 90DEh, S12AD.ADSSTR0 0008 90DFh,
 S12AD.ADSSTR0 0008 90E0h, S12AD.ADSSTR1 0008 90E1h, S12AD.ADSSTR2 0008 90E2h,
 S12AD.ADSSTR3 0008 90E3h, S12AD.ADSSTR4 0008 90E4h, S12AD.ADSSTR5 0008 90E5h,
 S12AD.ADSSTR6 0008 90E6h, S12AD.ADSSTR7 0008 90E7h



ADSSTRn レジスタは、アナログ入力のサンプリング時間の設定を行います。

1ステート = 1ADCLK (A/D変換クロック)幅で ADCLK クロックが 32MHz であれば 1ステート = 31.25ns になります。初期値は 13ステートです。アナログ入力信号源のインピーダンスが高くサンプリング時間が不足する場合や、ADCLK クロックが低速な場合に、サンプリング時間を調整することができます。

ADSSTRn レジスタは、ADCSR.ADST ビットが “0” のときに設定してください。サンプリング時間の設定下限値は、PCLK と ADCLK の周波数比により異なります。

PCLK : ADCLK 周波数比 = 1 : 1, 2 : 1, 4 : 1, 8 : 1 の場合、5ステート以上の値を設定してください。

表 33.8 に A/Dサンプリングステートレジスタと対象チャネルの関係を示します。


詳細は、「33.3.6 アナログ入力のサンプリング時間とスキャン変換時間」を参照してください。

表 33.8 A/Dサンプリングステートレジスタと対象チャネルの関係

レジスタ名	対象チャネル
ADSSTR0 レジスタ	AN000
ADSSTR1 レジスタ	AN001
ADSSTR2 レジスタ	AN002
ADSSTR3 レジスタ	AN003
ADSSTR4 レジスタ	AN004
ADSSTR5 レジスタ	AN005
ADSSTR6 レジスタ	AN006
ADSSTR7 レジスタ	AN007
ADSSTRL レジスタ	AN016～AN031
ADSSTRT レジスタ	温度センサ出力
ADSSTRO レジスタ	内部基準電圧

33.2.15 A/D 断線検出コントロールレジスタ (ADDISCR)

アドレス S12AD.ADDISCR 0008 907Ah



ビット	シンボル	ビット名	機能	R/W
b4-b0	ADNDIS[4:0]	A/D 断線検出アシスト設定ビット	b4 ADNDIS[4] : ディスチャージ/プリチャージの選択 0 : ディスチャージ 1 : プリチャージ b3-b0 ADNDIS[3:0] : ディスチャージ/プリチャージ期間	R/W
b7-b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

ADDISCR レジスタは、断線検出アシスト機能を設定するレジスタです。

ADNDIS[4:0] ビット (A/D 断線検出アシスト設定ビット)

A/D 断線検出アシスト機能のプリチャージ/ディスチャージの設定、期間を設定します。ADNDIS[4] ビット = 1 でプリチャージ、ADNDIS[4] ビット = 0 でディスチャージが選択されます。ADNDIS[3:0] ビットで、プリチャージ/ディスチャージ期間を設定します。ADNDIS[3:0] ビット = 0000b の場合は、断線検出アシスト機能は無効です。ADNDIS[3:0] ビット = 0001b は設定禁止です。ADNDIS[3:0] ビット = 0000b、0001b 以外では、設定した値がプリチャージ/ディスチャージ期間のステート数となります。

温度センサ出力または内部基準電圧を A/D 変換するために、ADEXICR.OCSA もしくは TSSA ビットを“1”にすると、ADNDIS[4:0] ビットを自動的に“0Fh”に固定し、A/D 変換に先立ちディスチャージする設定(オートディスチャージ)となります。温度センサ出力または内部基準電圧を A/D 変換するたびに、オートディスチャージ期間(15ADCLK)がサンプリング前に挿入されます。

33.2.16 A/D イベントリンクコントロールレジスタ (ADELCCR)

アドレス S12AD.ADELCCR 0008 907Dh

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	ELCC[1:0]	

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b1-b0	ELCC[1:0]	イベントリンクコントロールビット	b1 b0 0 0 : グループスキャンモードのグループBのスキャン終了を除くスキャン終了時にイベント発生 0 1 : グループスキャンモードのグループBのスキャン終了時にイベント発生 1 x : すべてのスキャン終了時にイベント発生	R/W
b7-b2	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

x : Don't care

ADELCCR レジスタは、ELC 用スキャン終了イベント (S12ADELC) のイベント発生条件を設定します。

ELCC[1:0] ビット (イベントリンクコントロールビット)

ELC 用スキャン終了イベント (S12ADELC) 発生条件を選択するビットです。

33.2.17 A/D グループスキャン優先コントロールレジスタ (ADGSPCR)

アドレス S12AD.ADGSPCR 0008 9080h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
GRBP	—	—	—	—	—	—	—	—	—	—	—	—	—	GRBSRN	PGS

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	PGS	グループA優先制御設定ビット (注1)	0 : グループAの優先制御動作を行わない 1 : グループAの優先制御動作を行う	R/W
b1	GRBSRN	グループB再起動設定ビット (注2)	(PGS = 1のときのみ有効。PGS = 0のときは予約ビット) 0 : グループAの優先制御でグループBのA/D変換動作中断後の再起動をしない 1 : グループAの優先制御でグループBのA/D変換動作中断後の再起動をする	R/W
b14-b2	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b15	GRBP	グループB用シングルスキャン連続起動設定ビット (注3)	(PGS = 1のときのみ有効。PGS = 0のときは予約ビット) 0 : グループBはシングルスキャン連続動作しない 1 : グループBのシングルスキャン連続動作開始	R/W

注1. PGSビットを“1”にするときは、ADCSR.ADCS[1:0]ビットを“01b”(グループスキャンモード)に設定してください。それ以外の設定をした場合、動作は保証されません。

注2. GRBSRNビットを“1”にする場合は、周辺モジュールクロックPCLKとA/D変換クロックADCLKの周波数比を1:1にしてください。

注3. GRBPビットを“1”にした場合は、GRBSRNビットの設定によらず、グループBのシングルスキャン連続動作を実行します。

ADGSPCR レジスタは、グループスキャンモードでグループ A を優先的に A/D 変換する優先制御を設定するレジスタです。

PGS ビット (グループ A 優先制御設定ビット)

グループ A の優先動作を制御します。グループ A 優先制御動作を行うときに“1”を設定してください。

PGS ビットを“1”に設定するときは、ADCSR.ADCS[1:0] ビットを“01b”(グループスキャンモード)に設定してください。

PGS ビットを“0”にする場合は、「33.8.2 A/D 変換停止時の注意事項」に従い、ソフトウェアでのクリアを行ってください。PGS ビットを“1”にする場合は、「33.3.4.3 グループ A 優先制御動作」の手順に従い設定を行ってください。

GRBSRN ビット (グループ B 再起動設定ビット)

グループ A 優先制御時の、グループ B の再スキャン動作を設定します。

GRBSRN ビットを“1”にすると、グループ A のトリガ入力によるスキャン動作中断後、グループ A の A/D 変換動作の終了を待って、グループ B の再スキャン動作を実行します。また、グループ A の A/D 変換動作中にグループ B のトリガ入力があった場合、グループ A の A/D 変換動作の終了を待って、グループ B の再スキャン動作を行います。

GRBSRN ビットを“0”にした場合は、A/D 変換実行中に入力されたトリガは無視されます。また、GRBSRN ビットの設定は、ADCSR.ADST ビットが“0”的ときにに行ってください。

GRBSRN ビットの設定は、PGS ビットが“1”的ときに有効となります。

GRBP ビット (グループ B 用シングルスキャン連続起動設定ビット)

グループ B をシングルスキャンで連続動作させる場合に設定します。

GRBP ビットを“1”にすると、グループ B のシングルスキャンが起動します。スキャン終了後、自動的に

グループBのシングルスキャンを再開します。グループA優先制御動作でグループBのA/D変換動作が中断した後は、グループAのA/D変換動作終了後、自動的にグループBのシングルスキャンを再開します。

GBRPビットを“1”にする場合は、事前にグループBのトリガ入力を無効にしてください。GBRPビットを“1”にした場合、GBRSCNビットの設定は無効です。

GBRPビットは、ADCSR.ADSTビットが“0”的ときに設定してください。

GBRPビットの設定は、PGSビットが“1”的ときに有効となります。

33.2.18 A/Dコンペア機能コントロールレジスタ(ADCMPCR)

アドレス S12AD.ADCMPCR 0008 9090h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	WCMP E	—	—	CMPAE	—	CMPBE	—	—	—	—	—	—	—	—	CMPAB[1:0]

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b1-b0	CMPAB[1:0]	ウィンドウA/Bの複合条件設定ビット	b1 b0 0 0 : ウィンドウA比較条件一致ORウィンドウB比較条件一致でS12ADWMELC出力、それ以外はS12ADWUMELC出力 0 1 : ウィンドウA比較条件一致EXOR ウィンドウB比較条件一致でS12ADWMELC出力、それ以外はS12ADWUMELC出力 1 0 : ウィンドウA比較条件一致AND ウィンドウB比較条件一致でS12ADWMELC出力、それ以外はS12ADWUMELC出力 1 1 : 設定禁止	R/W
b8-b2	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b9	CMPBE	コンペアウィンドウB動作許可ビット	0 : コンペアウィンドウB停止 S12ADWMELC/S12ADWUMELC出力禁止 1 : コンペアウィンドウB動作	R/W
b10	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b11	CMPAE	コンペアウィンドウA動作許可ビット	0 : コンペアウィンドウA停止 S12ADWMELC/S12ADWUMELC出力禁止 1 : コンペアウィンドウA動作	R/W
b13-b12	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b14	WCMP E	ウィンドウ機能設定ビット	0 : ウィンドウ機能無効 ウィンドウA/Bは下位側の1値とA/D変換結果を比較するコンペーラータとして動作します。 1 : ウィンドウ機能有効 ウィンドウA/Bは上位側、下位側の2値とA/D変換結果を比較するウィンドウコンバーティとして動作します。	R/W
b15	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

ADCMPCR レジスタは、コンペアウィンドウ A/B 機能の設定を行います。

CMPAB[1:0] ビット(ウィンドウ A/B の複合条件設定ビット)

CMPAB[1:0] ビットは、シングルスキャン時、ウィンドウ A/B が共に有効である場合 (CMPAE = 1かつ CMPBE = 1) に有効です。ELC 用コンペア機能マッチ / アンマッチイベント出力条件と ADWINMON.MONCOMB フラグのモニタ条件を選択します。CMPAB[1:0] ビットの設定は、ADCSR.ADST ビットが“0”的に行なってください。

CMPBE ビット(コンペアウインドウB動作許可ビット)

コンペアウインドウBの停止/動作を選択します。CMPBEビットの設定は、ADCSR.ADSTビットが“0”的ときにに行ってください。

以下のレジスタを設定する場合は、本ビットを“0”にしてください。

- A/Dチャネル選択レジスタ A0/A1/B0/B1 (ADANSA0, ADANSA1, ADANSB0, ADANSB1)
- A/D変換拡張入力コントロールレジスタの OCSA、TSSA (ADEXICR.OCSA, TSSA)
- ウィンドウBチャネル選択レジスタの CMPCHB[5:0] (ADCMPBNSR.CMPCHB[5:0])

CMPAE ビット(コンペアウインドウA動作許可ビット)

コンペアウインドウAの停止/動作を選択します。CMPAEビットの設定は、ADCSR.ADSTビットが“0”的ときにに行ってください。

以下のレジスタを設定する場合は、本ビットを“0”にしてください。

- A/Dチャネル選択レジスタ A0/A1/B0/B1 (ADANSA0, ADANSA1, ADANSB0, ADANSB1)
- A/D変換拡張入力コントロールレジスタの OCSA、TSSA (ADEXICR.OCSA, TSSA)
- ウィンドウAチャネル選択レジスタ 0/1 (ADCMPANSR0, ADCMPANSR1)
- ウィンドウA拡張入力選択レジスタ (ADCMPANSER)

WCMPE ビット(ウィンドウ機能設定ビット)

ウィンドウ機能の有効/無効を選択します。WCMPEビットの設定は、ADCSR.ADSTビットが“0”的ときにに行ってください。

33.2.19 A/D コンペア機能ウィンドウ A チャネル選択レジスタ 0 (ADCMMPANSR0)

アドレス S12AD.ADCMPANSR0 0008 9094h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	CMPC HA007	CMPC HA006	CMPC HA005	CMPC HA004	CMPC HA003	CMPC HA002	CMPC HA001	CMPC HA000

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	CMPCHA000	コンペアウィンドウ A チャネル選択ビット	0 : AN000～AN007をコンペアウィンドウA対象から外す 1 : AN000～AN007をコンペアウィンドウA対象とする	R/W
b1	CMPCHA001			R/W
b2	CMPCHA002			R/W
b3	CMPCHA003			R/W
b4	CMPCHA004			R/W
b5	CMPCHA005			R/W
b6	CMPCHA006			R/W
b7	CMPCHA007			R/W
b15-b8	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

ADCMPPANSR0 レジスタは、コンペアウィンドウ A の条件で比較を行うチャネルのアナログ入力 AN000 ~ AN007 を選択するレジスタです。

CMPCHA0n ビット (n = 00 ~ 07)(コンペアウィンドウ A チャネル選択ビット)

ADANSA0.ANSA0n ビット (n = 00 ~ 07) と ADANSB0.ANSB0n ビット (n = 00 ~ 07) で選択した A/D 変換チャネルと同一番号の CMPCHA0n ビットを “1” にすると、コンペア機能が有効になります。

CMPCHA0n ビットは、ADCSR.ADST ビットが “0” のときに設定してください。

33.2.20 A/D コンペア機能ウィンドウ A チャネル選択レジスタ 1 (ADCMPPANSR1)

アドレス S12AD.ADCMPANSR1 0008 9096h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
CMPC HA115	CMPC HA114	CMPC HA113	CMPC HA112	CMPC HA111	CMPC HA110	CMPC HA109	CMPC HA108	CMPC HA107	CMPC HA106	CMPC HA105	CMPC HA104	CMPC HA103	CMPC HA102	CMPC HA101	CMPC HA100

リセット後の値

ビット	シンボル	ビット名	機能	R/W
b0	CMPCHA100	コンペアウィンドウ A チャネル選択ビット	0 : AN016～AN031をコンペアウィンドウA対象から外す 1 : AN016～AN031をコンペアウィンドウA対象とする	R/W
b1	CMPCHA101			R/W
b2	CMPCHA102			R/W
b3	CMPCHA103			R/W
b4	CMPCHA104			R/W
b5	CMPCHA105			R/W
b6	CMPCHA106			R/W
b7	CMPCHA107			R/W
b8	CMPCHA108			R/W
b9	CMPCHA109			R/W
b10	CMPCHA110			R/W
b11	CMPCHA111			R/W
b12	CMPCHA112			R/W
b13	CMPCHA113			R/W
b14	CMPCHA114			R/W
b15	CMPCHA115			R/W

ADCMPPANSR1 レジスタは、コンペアウィンドウ A の条件で比較を行うチャネルのアナログ入力 AN016～AN031 を選択するレジスタです。

CMPCHA1n ビット (n = 00 ~ 15) (コンペアウィンドウ A チャネル選択ビット)

ADANSA1.ANSA1n ビット (n = 00 ~ 15) と ADANSB1.ANSB1n ビット (n = 00 ~ 15) で選択した A/D 変換チャネルと同一番号の CMPCHA1n ビットを “1” にすると、コンペア機能が有効になります。

CMPCHA1n ビットは、ADCSR.ADST ビットが “0” のときに設定してください。

33.2.21 A/D コンペア機能ウィンドウ A 拡張入力選択レジスタ (ADCMPPANSER)

アドレス S12AD.ADCMPANSER 0008 9092h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	CMPO CA	CMPTS A

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	CMPTSA	温度センサ出力コンペア選択ビット	0: 温度センサ出力をコンペアウィンドウA対象から外す 1: 温度センサ出力をコンペアウィンドウA対象とする	R/W
b1	CMPOCA	内部基準電圧コンペア選択ビット	0: 内部基準電圧をコンペアウィンドウA対象から外す 1: 内部基準電圧をコンペアウィンドウA対象とする	R/W
b7-b2	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

ADCMPPANSER レジスタは、温度センサ出力 / 内部基準電圧をコンペアウィンドウ A の条件で比較を行うかを選択するレジスタです。

CMPTSA ビット (温度センサ出力コンペア選択ビット)

ADEXICR.TSSA ビットが “1” のときに CMPTSA ビットを “1” にすると、コンペアウィンドウ A 機能が有効になります。CMPTSA ビットの設定は、ADCSR.ADST ビットが “0” のときに行ってください。

CMPOCA ビット (内部基準電圧コンペア選択ビット)

ADEXICR.OCSA ビットが “1” のときに CMPOCA ビットを “1” にすると、コンペアウィンドウ A 機能が有効になります。CMPOCA ビットの設定は、ADCSR.ADST ビットが “0” のときに行ってください。

33.2.22 A/D コンペア機能ウィンドウ A 比較条件設定レジスタ 0 (ADCMPLR0)

アドレス S12AD.ADCMPLR0 0008 9098h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	CMPLC HA007	CMPLC HA006	CMPLC HA005	CMPLC HA004	CMPLC HA003	CMPLC HA002	CMPLC HA001	CMPLC HA000

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	CMPLCHA000	コンペアウィンドウ A コンペア条件選択ビット	ウィンドウ機能無効時(ADCMPCR.WCMPE ビットが“0”) 0 : ADCMPDR0 レジスタ値 > A/D 変換値 1 : ADCMPDR0 レジスタ値 < A/D 変換値	R/W
b1	CMPLCHA001			R/W
b2	CMPLCHA002			R/W
b3	CMPLCHA003		ウィンドウ機能有効時(ADCMPCR.WCMPE ビットが“1”) 0 : AD 変換値 < ADCMPDR0 レジスタ値または ADCMPDR1 レジスタ値 < AD 変換値 1 : ADCMPDR0 レジスタ値 < A/D 変換値 < ADCMPDR1 レジ	R/W
b4	CMPLCHA004		タ値	R/W
b5	CMPLCHA005			R/W
b6	CMPLCHA006			R/W
b7	CMPLCHA007			R/W
b15-b8	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

ADCMPLR0 レジスタは、ADCMPDR0/ADCMPDR1 レジスタ値と A/D 変換結果を比較する条件を設定します。ADCMPLR0 レジスタの設定は、ADCSR.ADST ビットが“0”的ときに設定してください。

CMPLCHA0n ビット (n = 00 ~ 07) (コンペアウィンドウ A コンペア条件選択ビット)

ウィンドウ A 比較条件の対象としたチャネル(AN000 ~ AN007)の比較条件を設定します。比較対象のアナログ入力ごとに設定できます。CMPLCHA000 ビットが AN000 に、CMPLCHA007 ビットが AN007 に対応します。

各アナログ入力の比較結果が設定した条件と一致したとき、ADCMPSR0.CMPSTCHA0n フラグが“1”にセットされます。コンペア条件を図 33.3 に示します。

(1) ウィンドウ機能無効時のコンペア条件	
CMPLCHA0n = 0	CMPLCHA0n = 1
ADCMPDR0 レジスタ値 \leq A/D 変換値	不一致
ADCMPDR0 レジスタ値 > A/D 変換値	一致
ADCMPDR0 レジスタ値 < A/D 変換値	一致
ADCMPDR0 レジスタ値 \geq A/D 変換値	不一致
(2) ウィンドウ機能有効時のコンペア条件	
CMPLCHA0n = 0	
ADCMPDR1 レジスタ値 < AD 変換値	一致
ADCMPDR0 レジスタ値 \leq AD 変換値 \leq ADCMPDR1 レジスタ値	不一致
AD 変換値 < ADCMPDR0 レジスタ値	一致
CMPLCHA0n = 1	
ADCMPDR1 レジスタ値 \leq AD 変換値	不一致
ADCMPDR0 レジスタ値 < A/D 変換値 < ADCMPDR1 レジスタ値	一致
AD 変換値 \leq ADCMPDR0 レジスタ値	不一致

図 33.3 コンペア機能ウィンドウ A コンペア条件説明

33.2.23 A/D コンペア機能ウィンドウ A 比較条件設定レジスタ 1 (ADCMPLR1)

アドレス S12AD.ADCMPLR1 0008 909Ah

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
CMPLC HA115	CMPLC HA114	CMPLC HA113	CMPLC HA112	CMPLC HA111	CMPLC HA110	CMPLC HA109	CMPLC HA108	CMPLC HA107	CMPLC HA106	CMPLC HA105	CMPLC HA104	CMPLC HA103	CMPLC HA102	CMPLC HA101	CMPLC HA100

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	CMPLCHA100	コンペアウィンドウ A コンペア条件選択ビット	ウィンドウ機能無効時(ADCMPCR.WCMPE ビットが“0”) 0 : ADCMPDR0 レジスタ値 > A/D 変換値 1 : ADCMPDR0 レジスタ値 < A/D 変換値	R/W
b1	CMPLCHA101			R/W
b2	CMPLCHA102			R/W
b3	CMPLCHA103		ウィンドウ機能有効時(ADCMPCR.WCMPE ビットが“1”) 0 : AD 変換値 < ADCMPDR0 レジスタ値または ADCMPDR1 レジスタ値 < AD 変換値 1 : ADCMPDR0 レジスタ値 < A/D 変換値 < ADCMPDR1 レジ タ値	R/W
b4	CMPLCHA104			R/W
b5	CMPLCHA105			R/W
b6	CMPLCHA106			R/W
b7	CMPLCHA107			R/W
b8	CMPLCHA108			R/W
b9	CMPLCHA109			R/W
b10	CMPLCHA110			R/W
b11	CMPLCHA111			R/W
b12	CMPLCHA112			R/W
b13	CMPLCHA113			R/W
b14	CMPLCHA114			R/W
b15	CMPLCHA115			R/W

ADCMPLR1 レジスタは、ADCMMPDR0/ADCMMPDR1 レジスタ値と A/D 変換結果を比較する条件を設定します。ADCMPLR1 レジスタの設定は、ADCSR.ADST ビットが “0” のときに設定してください。

CMPLCHA1n ビット (n = 00 ~ 15) (コンペアウィンドウ A コンペア条件選択ビット)

ウィンドウ A 比較条件の対象としたチャネル (AN016 ~ AN031) の比較条件を設定します。比較対象のアナログ入力ごとに設定できます。CMPLCHA100 ビットが AN016 に、CMPLCHA115 ビットが AN031 に対応します。

各アナログ入力の比較結果が設定した条件と一致したとき、ADCMPSR1.CMPSTCHA1n フラグが “1” にセットされます。

コンペア条件を図 33.3 に示します。

33.2.24 A/D コンペア機能ウィンドウ A 拡張入力比較条件設定レジスタ (ADCMPLER)

アドレス S12AD.ADCMPLER 0008 9093h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	CMPLO CA	CMPLT SA

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	CMPLTSA	コンペアウィンドウ A 温度センサ出力コンペア条件選択ビット	ウィンドウ A 機能無効時(ADCMPCR.WCMPE ビットが“0”) 0 : ADCMPDR0 レジスタ値 > A/D 変換値 1 : ADCMPDR0 レジスタ値 < A/D 変換値 ウィンドウ A 機能有効時(ADCMPCR.WCMPE ビットが“1”) 0 : AD 変換値 < ADCMPDR0 レジスタ値 または AD 変換値 > ADCMPDR1 レジスタ値 1 : ADCMPDR0 レジスタ値 < A/D 変換値 < ADCMPDR1 レジスタ値	R/W
b1	CMPLOCA	コンペアウィンドウ A 内部基準電圧コンペア条件選択ビット	ウィンドウ A 機能無効時(ADCMPCR.WCMPE ビットが“0”) 0 : ADCMPDR0 レジスタ値 > A/D 変換値 1 : ADCMPDR0 レジスタ値 < A/D 変換値 ウィンドウ A 機能有効時(ADCMPCR.WCMPE ビットが“1”) 0 : AD 変換値 < ADCMPDR0 レジスタ値 または AD 変換値 > ADCMPDR1 レジスタ値 1 : ADCMPDR0 レジスタ値 < A/D 変換値 < ADCMPDR1 レジスタ値	R/W
b7-b2	—	予約ビット	読むと “0” が読めます。書く場合、“0” としてください	R/W

ADCMPLER レジスタは、ADCMPDR0/ADCMPDR1 レジスタ値と A/D 変換結果を比較する条件を設定します。ADCMPLER レジスタの設定は、ADCSR.ADST ビットが “0” のときに設定してください。

CMPLTSA ビット (コンペアウィンドウ A 温度センサ出力コンペア条件選択ビット)

温度センサ出力をウィンドウ A 比較条件の対象とした場合の比較条件を設定します。

温度センサ出力の比較結果が設定した条件と一致したとき、ADCMPSER.CMPSTTSA フラグが “1” にセットされます。コンペア条件を図 33.3 に示します。


CMPLOCA ビット (コンペアウィンドウ A 内部基準電圧コンペア条件選択ビット)

内部基準電圧をウィンドウ A 比較条件の対象とした場合の比較条件を設定します。

内部基準電圧の比較結果が設定した条件と一致したとき、ADCMPSER.CMPSTOCA フラグが “1” にセットされます。コンペア条件を図 33.3 に示します。

33.2.25 A/D コンペア機能ウィンドウ A 下位側レベル設定レジスタ (ADCMPDR0)

アドレス S12AD.ADCMPDR0 0008 909Ch



ADCMPDR0 レジスタは、コンペアウィンドウ A 機能使用時、基準となるデータを設定するリードライト可能なレジスタです。ADCMPDR0 レジスタは、ウィンドウ A の下位側レベルを設定します。

ADCMPDR0 レジスタの書き込みは A/D 変換中でも有効です。A/D 変換中にレジスタ値を書き換えることにより、ダイナミックに基準データを変更することができます。

上限側レベル \geq 下限側レベル (ADCMPDR1 設定値 \geq ADCMPDR0 設定値) となるように設定してください。

ADCMPDR0 レジスタは、下記の条件でフォーマットが異なります。

- A/D データレジスタフォーマット選択ビットの設定値 (右詰めまたは左詰め)
- A/D 変換値加算 / 平均機能チャネル選択レジスタの設定値 (A/D 変換値平均モード選択、または非選択)
- A/D 変換値加算 / 平均回数選択レジスタの設定値 (加算 / 平均モード選択、加算回数選択)

注. A/D データレジスタ y (ADDRy) のフォーマット設定と異なるフォーマットでコンペア値を設定した場合、正しい比較結果が得られません。

(1) A/D 変換値加算 / 平均モードを非選択とした場合

- 右詰めのフォーマットに設定した場合
b11-b0 にコンペアレベル (下位側) を設定します。b15-b12 は “0” を書いてください。
- 左詰めのフォーマットに設定した場合
b15-b4 にコンペアレベル (下位側) を設定します。b3-b0 は “0” を書いてください。

(2) A/D 変換値平均モードを選択した場合

- 右詰めのフォーマットに設定した場合
b11-b0 に同一チャネルの A/D 変換値と比較するコンペアレベル (下位側) を設定します。b15-b12 は “0” を書いてください。
- 左詰めのフォーマットに設定した場合
b15-b4 に同一チャネルの A/D 変換値と比較するコンペアレベル (下位側) を設定します。b3-b0 は “0” を書いてください。

A/D 変換値加算モードを 2 回、4 回に設定の場合のみ、A/D 変換値平均モードを設定できます。

(3) A/D 変換値加算モードを選択した場合

- 右詰めのフォーマット (A/D 変換値加算モード、変換回数 1 回～4 回選択時) に設定した場合
b13-b0 に同一チャネルの A/D 変換値と比較するコンペアレベル (下位側) を設定します。b15-b14 は “0” を書いてください。
- 右詰めのフォーマット (A/D 変換値加算モード、変換回数 16 回選択時) に設定した場合
b15-b0 に同一チャネルの A/D 変換値と比較するコンペアレベル (下位側) を設定します。
- 左詰めのフォーマット (A/D 変換値加算モード、変換回数 1 回～4 回選択時) に設定した場合
b15-b2 に同一チャネルの A/D 変換値と比較するコンペアレベル (下位側) を設定します。b1-b0 は “0” を書いてください。


- 左詰めのフォーマット (A/D 変換値加算モード、変換回数 16 回選択時) に設定した場合
b15-b0 に同一チャネルの A/D 変換値と比較するコンペアレベル (下位側) を設定します。

A/D 変換値加算モードを選択したとき、同一チャネルの A/D 変換値を加算した値を設定します。A/D 変換回数は 1 回～4 回、16 回に設定できます。A/D 変換値加算モードを選択すると、A/D 変換回数を 1 回～4 回設定時には、変換精度のビット数に 2 ビット分拡張して ADCMPDR0 レジスタに設定してください。A/D 変換回数を 16 回設定時には、変換精度のビット数に 4 ビット分拡張して ADCMPDR0 レジスタに設定してください。

A/D 変換値加算モードを選択した場合でも、A/D データレジスタフォーマット選択ビットの設定にしたがい基準となるデータを設定してください。

33.2.26 A/D コンペア機能ウィンドウ A 上位側レベル設定レジスタ (ADCMPDR1)

アドレス S12AD.ADCMPDR1 0008 909Eh



ADCMPDR1 レジスタは、コンペアウィンドウ A 機能使用時、基準となるデータを設定するリードライト可能なレジスタです。ADCMPDR1 は、ウィンドウ A の上位側レベルを設定します。

ADCMPDR1 レジスタの書き込みは A/D 変換中でも有効です。A/D 変換中にレジスタ値を書き換えることにより、ダイナミックに基準データを変更することができます。

上限側レベル \geq 下限側レベル (ADCMPDR1 設定値 \geq ADCMPDR0 設定値) となるように設定してください。

ADCMPDR1 レジスタはウィンドウ機能無効時には使用しません。

ADCMPDR1 レジスタは、下記の条件でフォーマットが異なります。

- A/D データレジスタフォーマット選択ビットの設定値(右詰めまたは左詰め)
- A/D 変換値加算 / 平均機能チャネル選択レジスタの設定値(A/D 変換値平均モード選択、または非選択)
- A/D 変換値加算 / 平均回数選択レジスタの設定値(加算 / 平均モード選択、加算回数選択)

注. A/D データレジスタ y (ADDRy) のフォーマット設定と異なるフォーマットでコンペア値を設定した場合、正しい比較結果が得られません。

(1) A/D 変換値加算 / 平均モードを非選択とした場合

- 右詰めのフォーマットに設定した場合
b11-b0 にコンペアレベル(上位側)を設定します。b15-b12 は“0”を書いてください。
- 左詰めのフォーマットに設定した場合
b15-b4 にコンペアレベル(上位側)を設定します。b3-b0 は“0”を書いてください。

(2) A/D 変換値平均モードを選択した場合

- 右詰めのフォーマットに設定した場合
b11-b0 に同一チャネルの A/D 変換値と比較するコンペアレベル(上位側)を設定します。b15-b12 は“0”を書いてください。
- 左詰めのフォーマットに設定した場合
b15-b4 に同一チャネルの A/D 変換値と比較するコンペアレベル(上位側)を設定します。b3-b0 は“0”を書いてください。

A/D 変換値加算モードを 2 回、4 回に設定の場合のみ、A/D 変換値平均モードを設定できます。

(3) A/D 変換値加算モードを選択した場合

- 右詰めのフォーマット(A/D 変換値加算モード、変換回数 1 回～4 回選択時)に設定した場合
b13-b0 に同一チャネルの A/D 変換値と比較するコンペアレベル(上位側)を設定します。b15-b14 は“0”を書いてください。
- 右詰めのフォーマット(A/D 変換値加算モード、変換回数 16 回選択時)に設定した場合
b15-b0 に同一チャネルの A/D 変換値と比較するコンペアレベル(上位側)を設定します。
- 左詰めのフォーマット(A/D 変換値加算モード、変換回数 1 回～4 回選択時)に設定した場合
b15-b2 に同一チャネルの A/D 変換値と比較するコンペアレベル(上位側)を設定します。b1-b0 は“0”

を書いてください。

- 左詰めのフォーマット(A/D変換値加算モード、変換回数16回選択時)に設定した場合
b15-b0に同一チャネルのA/D変換値と比較するコンペアレベル(上位側)を設定します。

A/D変換値加算モードを選択したとき、同一チャネルのA/D変換値を加算した値を設定します。A/D変換回数は1回～4回、16回に設定できます。A/D変換値加算モードを選択すると、A/D変換回数を1回～4回設定時には、変換精度のビット数に2ビット分拡張してADCMPCRレジスタに設定してください。A/D変換回数を16回設定時には、変換精度のビット数に4ビット分拡張してADCMPCRレジスタに設定してください。

A/D変換値加算モードを選択した場合でも、A/Dデータレジスタフォーマット選択ビットの設定にしたがい基準となるデータを設定してください。

33.2.27 A/Dコンペア機能ウィンドウAチャネルステータスレジスタ0(ADCMPSR0)

アドレス S12AD.ADCMPSR0 0008 90A0h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	CMPST CHA007	CMPST CHA006	CMPST CHA005	CMPST CHA004	CMPST CHA003	CMPST CHA002	CMPST CHA001	CMPST CHA000

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	CMPSTCHA000	コンペアウィンドウAフラグ	ウィンドウA動作状態(ADCMPCR.CMPAE = 1)のとき、 ウィンドウA比較条件の対象としたCH(AN000～AN007) の比較結果を示します。 0 : 比較条件不成立 1 : 比較条件成立	R/W
b1	CMPSTCHA001			R/W
b2	CMPSTCHA002			R/W
b3	CMPSTCHA003			R/W
b4	CMPSTCHA004			R/W
b5	CMPSTCHA005			R/W
b6	CMPSTCHA006			R/W
b7	CMPSTCHA007			R/W
b15-b8	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

ADCMPSR0レジスタは、コンペアウィンドウA機能の比較結果を格納するレジスタです。

CMPSTCHA0n フラグ(n=00～07)(コンペアウィンドウA フラグ)

ウィンドウA比較条件の対象としたチャネル(AN000～AN007)の比較結果を示すステータスフラグです。A/D変換終了時にADCMPLR0.CMPLCHA0nビットに設定された比較条件と一致した場合、“1”にセットされます。CMPSTCHA000フラグがAN000に、CMPSTCHA007フラグがAN007に対応します。

CMPSTCHA0nフラグに“1”を書き込むことはできません。

[“1”になる条件]

- ADCMPCR.CMPAE = 1の条件で、ADCMPLR0.CMPLCHA0nビットに設定した条件が成立したとき

[“0”になる条件]

- “1”的状態を読んだ後、“0”を書き込んだとき

33.2.28 A/D コンペア機能ウィンドウ A チャネルステータスレジスタ 1 (ADCMPSR1)

アドレス S12AD.ADCMPSR1 0008 90A2h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
CMPST CHA115	CMPST CHA114	CMPST CHA113	CMPST CHA112	CMPST CHA111	CMPST CHA110	CMPST CHA109	CMPST CHA108	CMPST CHA107	CMPST CHA106	CMPST CHA105	CMPST CHA104	CMPST CHA103	CMPST CHA102	CMPST CHA101	CMPST CHA100

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	CMPSTCHA100	コンペアウィンドウ A フラグ	ウィンドウ A 動作状態(ADCMPCR.CMPAE = 1)のとき、ウィンドウ A 比較条件の対象とした CH (AN016 ~ AN031) の比較結果を示します。 0 : 比較条件不成立 1 : 比較条件成立	R/W
b1	CMPSTCHA101			R/W
b2	CMPSTCHA102			R/W
b3	CMPSTCHA103			R/W
b4	CMPSTCHA104			R/W
b5	CMPSTCHA105			R/W
b6	CMPSTCHA106			R/W
b7	CMPSTCHA107			R/W
b8	CMPSTCHA108			R/W
b9	CMPSTCHA109			R/W
b10	CMPSTCHA110			R/W
b11	CMPSTCHA111			R/W
b12	CMPSTCHA112			R/W
b13	CMPSTCHA113			R/W
b14	CMPSTCHA114			R/W
b15	CMPSTCHA115			R/W

ADCMPSR1 レジスタは、コンペアウィンドウ A 機能の比較結果を格納するレジスタです。

CMPSTCHA1n フラグ (n = 00 ~ 15) (コンペアウィンドウ A フラグ)

ウィンドウ A 比較条件の対象としたチャネル (AN016 ~ AN031) の比較結果を示すステータスフラグです。A/D 変換終了時に ADCMPLR1.CMPLCHA1n ビットに設定された比較条件と一致した場合、“1”にセットされます。CMPSTCHA100 ビットが AN016 に、CMPSTCHA104 ビットが AN020 に、CMPSTCHA115 ビットが AN031 に対応します。

CMPSTCHA1n フラグに “1” を書き込むことはできません。

[“1” になる条件]

- ADCMPCR.CMPAE = 1 の条件で、ADCMPLR1.CMPLCHA1n ビットに設定した条件が成立したとき

[“0” になる条件]

- “1” の状態を読んだ後、“0” を書き込んだとき

33.2.29 A/D コンペア機能ウィンドウ A 拡張入力チャネルステータスレジスタ (ADCMPSER)

アドレス S12AD.ADCMPSER 0008 90A4h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	CMPST OCA	CMPST TSA

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	CMPSTTSA	コンペアウィンドウ A 温度センサ出力コンペアフラグ	ウィンドウ A 動作状態(ADCMPCR.CMPAE = 1)のとき、温度センサ出力の比較結果を示します。 0 : 比較条件不成立 1 : 比較条件成立	R/W
b1	CMPSTOCA	コンペアウィンドウ A 内部基準電圧コンペアフラグ	ウィンドウ A 動作状態(ADCMPCR.CMPAE = 1)のとき、内部基準電圧の比較結果を示します。 0 : 比較条件不成立 1 : 比較条件成立	R/W
b7-b2	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

ADCMPSER レジスタは、コンペアウィンドウ A 機能の比較結果を格納するレジスタです。

CMPSTTSA フラグ (コンペアウィンドウ A 温度センサ出力コンペアフラグ)

温度センサ出力の比較結果を示すステータスフラグです。A/D 変換終了時に ADCMPLER.CMPLTSA ビットに設定された比較条件と一致した場合、“1”にセットされます。

CMPSTTSA フラグに“1”を書き込むことはできません。

[“1”になる条件]

- ADCMPCR.CMPAE = 1 の条件で、ADCMPLER.CMPLTSA ビットに設定した条件が成立したとき

[“0”になる条件]

- “1”的状態を読んだ後、“0”を書き込んだとき

CMPSTOCA フラグ (コンペアウィンドウ A 内部基準電圧コンペアフラグ)

内部基準電圧の比較結果を示すステータスフラグです。A/D 変換終了時に ADCMPLER.CMPLOCA に設定された比較条件と一致した場合、“1”にセットされます。

CMPSTOCA フラグに“1”を書き込むことはできません。

[“1”になる条件]

- ADCMPCR.CMPAE = 1 の条件で、ADCMPLER.CMPLOCA ビットに設定した条件が成立したとき

[“0”になる条件]

- “1”的状態を読んだ後、“0”を書き込んだとき

33.2.30 A/D 高電位 / 低電位基準電圧コントロールレジスタ (ADHVREFCNT)

アドレス S12AD.ADHVREFCNT 0008 908Ah

b7	b6	b5	b4	b3	b2	b1	b0
ADSLP	—	—	LVSEL	—	—	HVSEL[1:0]	
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	HVSEL[1:0]	高電位側基準電圧選択ビット	b1 b0 0 0 : 高電位側基準電圧にAVCC0を選択 0 1 : 高電位側基準電圧のVREFH0を選択 上記以外は設定しないでください	R/W
b3-b2	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b4	LVSEL	低電位側基準電圧選択ビット	0 : 低電位側基準電圧にAVSS0を選択 1 : 低電位側基準電圧にVREFL0を選択	R/W
b6-b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b7	ADSLP	スリープビット	0 : 通常動作 1 : スタンバイ状態	R/W

ADHVREFCNT レジスタは、高電位 / 低電位基準電圧の設定を行います。A/D 変換前に設定してください。

HVSEL[1:0] ビット (高電位側基準電圧選択ビット)

高電位側基準電圧の設定を行います。AVCC0、VREFH0 から選択できます。

LVSEL ビット (低電位側基準電圧選択ビット)

低電位側基準電圧の設定を行います。AVSS0、VREFL0 から選択できます。

ADSLP ビット (スリープビット)

12 ビット A/D コンバータをスタンバイ状態にします。ADCSR.ADHS C ビットを書き換える場合にのみ ADSLP ビットを“1”にしてください。ADCSR.ADHS C ビットの書き換え以外で、ADSLP ビットを“1”にすることは禁止です。

ADSLP ビットを“1”にした後は、5μs 以上経ってから“0”にしてください。また ADSLP ビットを“0”にした後、1μs 以上待ってから A/D 変換を開始してください。

ADHS C ビットの書き換え手順は、「33.8.10 ADHS C ビットの書き換え手順」を参照してください。

33.2.31 A/D コンペア機能ウィンドウ A/B ステータスモニタレジスタ (ADWINMON)

アドレス S12AD.ADWINMON 0008 908Ch

b7	b6	b5	b4	b3	b2	b1	b0
—	—	MONC MPB	MONC MPA	—	—	—	MONC OMB

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	MONCOMB	組み合わせ結果モニタフラグ	組み合わせの結果を示します。 本フラグはウィンドウ A/B 共に動作状態のときに有効です。 0 : ウィンドウ A/B の複合条件不成立 1 : ウィンドウ A/B の複合条件成立	R
b3-b1	—	予約ビット	読むと“0”が読めます	R
b4	MONCMPA	比較結果モニタ A フラグ	0 : ウィンドウ A 比較条件不成立 1 : ウィンドウ A 比較条件成立	R
b5	MONCMPB	比較結果モニタ B フラグ	0 : ウィンドウ B 比較条件不成立 1 : ウィンドウ B 比較条件成立	R
b7-b6	—	予約ビット	読むと“0”が読めます	R

ADWINMON レジスタは比較結果と組みあわせ結果をモニタできます。

MONCOMB フラグ (組み合わせ結果モニタフラグ)

ADCMPCR.CMPAB[1:0] ビットで設定した組み合わせ条件で比較条件結果 A と比較結果条件 B を組み合わせた結果を示す読み出し専用のフラグです。

[“1”になる条件]

- ADCMPCR.CMPAE = 1 かつ ADCMPCR.CMPBE = 1 の条件で、ADCMPCR.CMPAB[1:0] ビットで設定した組み合わせ条件に一致

[“0”になる条件]

- ADCMPCR.CMPAB[1:0] ビットで設定した組み合わせ条件に一致しない。
- ADCMPCR.CMPAE = 0 または ADCMPCR.CMPBE = 0 のとき

MONCMPA フラグ (比較結果モニタ A フラグ)

ADCMPLR0、ADCMPLR1、ADCMPLER レジスタで設定した条件にウィンドウ A 対象チャネルの AD 変換値が一致した場合は“1”を、一致しなかった場合は“0”を示す読み出し専用のフラグです。

[“1”になる条件]

- ADCMPCR.CMPAE = 1 の条件で、ADCMPLR0.CMPLCHA0n ビットに設定した条件が成立したとき

[“0”になる条件]

- ADCMPCR.CMPAE = 1 の条件で、ADCMPLR0.CMPLCHA0n ビットに設定した条件が不成立のとき
- ADCMPCR.CMPAE = 0 のとき (ADCMPCR.CMPAE = 1 → 0 で自動クリア)

MONCMPB フラグ (比較結果モニタ B フラグ)

ADCMPBNSR.CMPLB ビットで設定した条件にウィンドウ B 対象チャネルの AD 変換値が一致した場合は“1”を、一致しなかった場合は“0”を示す読み出し専用のフラグです。

[“1”になる条件]

- ADCMPCR.CMPBE = 1 の条件で、ADCMPBNSR.CMPLB ビットに設定した条件が成立したとき

[“0”になる条件]

- ADCMPPCR.CMPBE = 1 の条件で、ADCMPPBNSR.CMPLB ビットに設定した条件が不成立のとき
- ADCMPPCR.CMPBE = 0 のとき (ADCMPPC.R.CMPBE = 1 → 0 で自動クリア)

33.2.32 A/D コンペア機能ウィンドウ B チャネル選択レジスタ (ADCMPPBNSR)

アドレス S12AD.ADCMPBNSR 0008 90A6h

b7	b6	b5	b4	b3	b2	b1	b0
CMPLB	—			CMPCHB[5:0]			
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b5-b0	CMPCHB[5:0]	コンペアウィンドウ B チャネル選択ビット	コンペアウィンドウ B の条件で比較を行うチャネルを選択します b5 b0 0 0 0 0 0 0 : AN000 0 0 0 0 0 1 : AN001 0 0 0 0 1 0 : AN002 : 0 0 0 1 1 0 : AN006 0 0 0 1 1 1 : AN007 0 1 0 0 0 0 : AN016 0 1 0 0 0 1 : AN017 : 0 1 1 1 0 1 : AN029 0 1 1 1 1 0 : AN030 0 1 1 1 1 1 : AN031 1 0 0 0 0 0 : 温度センサ 1 0 0 0 0 1 : 内部基準電圧 上記以外は設定しないでください	R/W
b6	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b7	CMPLB	コンペアウィンドウ B コンペア条件設定ビット	ウィンドウ機能無効時(ADCMPPC.R.WCMPE ビットが“0”) 0 : ADWINLLB レジスタ値 > A/D 変換値 1 : ADWINLLB レジスタ値 < A/D 変換値 ウィンドウ機能有効時(ADCMPPC.R.WCMPE ビットが“1”) 0 : A/D 変換値 < ADWINLLB レジスタ値またはADWINULB レジ タ値 < A/D 変換値 1 : ADWINLLB レジスタ値 < A/D 変換値 < ADWINULB レジスタ値	R/W

ADCMPPBNSR レジスタは、コンペアウィンドウ B 機能の設定を行います。

CMPCHB[5:0] ビット (コンペアウィンドウ B チャネル選択ビット)

コンペアウィンドウ B の条件で比較を行うチャネルを AN000 ~ AN007、AN016 ~ AN031、温度センサ、内部基準電圧から選択するビットです。

ADANSA0、ADANSA1、ADANSB0、またはADANSB1 レジスタで選択した A/D 変換チャネルの番号(16進)を指定すると、コンペアウィンドウ B 機能が有効になります。

CMPCHB[5:0] ビットは、ADCSR.ADST ビットが“0”的ときに設定してください。

CMPLB ビット(コンペアウィンドウB コンペア条件設定ビット)


ウィンドウB対象としたチャネルの比較条件を設定します。各アナログ入力の比較結果が設定した条件と一致したとき、ADCMPBSR.CMPSTBフラグが“1”にセットされます。コンペア条件を図33.4に示します。

(1) ウィンドウ機能無効時のコンペア条件	
CMPLB = 0	
ADWINLLB レジスタ値 \leq A/D変換値	不一致
ADWINLLB レジスタ値 > A/D変換値	一致
CMPLB = 1	
ADWINLLB レジスタ値 $<$ A/D変換値	一致
ADWINLLB レジスタ値 \geq A/D変換値	不一致
(2) ウィンドウ機能有効時のコンペア条件	
CMPLB = 0	
AD変換値 > ADWINULB レジスタ値	一致
ADWINLLB レジスタ値 \leq AD変換値 \leq ADWINULB レジスタ値	不一致
AD変換値 < ADWINLLB レジスタ値	一致
CMPLB = 1	
AD変換値 \geq ADWINULB レジスタ値	不一致
ADWINLLB レジスタ値 < A/D変換値 < ADWINULB レジスタ値	一致
AD変換値 \leq ADWINLLB レジスタ値	不一致

図33.4 コンペア機能ウィンドウB コンペア条件説明

33.2.33 A/D コンペア機能ウィンドウB 下位側レベル設定レジスタ(ADWINLLB)

アドレス S12AD.ADWINLLB 0008 90A8h



ADWINLLB レジスタは、コンペアウィンドウB 機能使用時、基準となるデータを設定するリードライト可能なレジスタです。ADWINLLB は、ウィンドウB の下位側レベルを設定します。

ADWINLLB レジスタの書き込みはA/D 変換中でも有効です。A/D 変換中にレジスタ値を書き換えることにより、ダイナミックに基準データを変更することができます。

上限側レベル \geq 下限側レベル (ADWINULB 設定値 \geq ADWINLLB 設定値) となるように設定してください。

ADWINLLB レジスタは、下記の条件でフォーマットが異なります。

- A/D データレジスタフォーマット選択ビットの設定値(右詰めまたは左詰め)
- A/D 変換値加算 / 平均機能チャネル選択レジスタの設定値(A/D 変換値平均モード選択、または非選択)
- A/D 変換値加算 / 平均回数選択レジスタの設定値(加算 / 平均モード選択、加算回数選択)

注. A/D データレジスタy (ADDRy) のフォーマット設定と異なるフォーマットでコンペア値を設定した場合、正しい比較結果が得られません。

(1) A/D 変換値加算 / 平均モードを非選択とした場合

- 右詰めのフォーマットに設定した場合
b11-b0 にコンペアレベル(下位側)を設定します。b15-b12 は“0”を書いてください。
- 左詰めのフォーマットに設定した場合
b15-b4 にコンペアレベル(下位側)を設定します。b3-b0 は“0”を書いてください。

(2) A/D 変換値平均モードを選択した場合

- 右詰めのフォーマットに設定した場合
b11-b0 に同一チャネルの A/D 変換値と比較するコンペアレベル(下位側)を設定します。b15-b12 は“0”を書いてください。
- 左詰めのフォーマットに設定した場合
b15-b4 に同一チャネルの A/D 変換値と比較するコンペアレベル(下位側)を設定します。b3-b0 は“0”を書いてください。

A/D 変換値加算モードを2回、4回に設定の場合のみ、A/D 変換値平均モードを設定できます。

(3) A/D 変換値加算モードを選択した場合

- 右詰めのフォーマット(A/D 変換値加算モード、変換回数1回～4回選択時)に設定した場合
b13-b0 に同一チャネルの A/D 変換値と比較するコンペアレベル(下位側)を設定します。b15-b14 は“0”を書いてください。
- 右詰めのフォーマット(A/D 変換値加算モード、変換回数16回選択時)に設定した場合
b15-b0 に同一チャネルの A/D 変換値と比較するコンペアレベル(下位側)を設定します。
- 左詰めのフォーマット(A/D 変換値加算モード、変換回数1回～4回選択時)に設定した場合
b15-b2 に同一チャネルの A/D 変換値と比較するコンペアレベル(下位側)を設定します。b1-b0 は“0”を書いてください。


- 左詰めのフォーマット (A/D 変換値加算モード、変換回数 16 回選択時) に設定した場合
b15-b0 に同一チャネルの A/D 変換値と比較するコンペアレベル (下位側) を設定します。

A/D 変換値加算モードを選択したとき、同一チャネルの A/D 変換値を加算した値を設定します。A/D 変換回数は 1 回～4 回、16 回に設定できます。A/D 変換値加算モードを選択すると、A/D 変換回数を 1 回～4 回設定時には、変換精度のビット数に 2 ビット分拡張して ADWINLLB レジスタに設定してください。A/D 変換回数を 16 回設定時には、変換精度のビット数に 4 ビット分拡張して ADWINLLB レジスタに設定してください。

A/D 変換値加算モードを選択した場合でも、A/D データレジスタフォーマット選択ビットの設定にしたがい基準となるデータを設定してください。

33.2.34 A/D コンペア機能ウィンドウB 上位側レベル設定レジスタ(ADWINULB)

アドレス S12AD.ADWINULB 0008 90AAh



ADWINULB レジスタは、コンペアウィンドウB 機能使用時、基準となるデータを設定するリードライト可能なレジスタです。ADWINULB は、ウィンドウB の上位側レベルを設定します。

ADWINULB レジスタの書き込みは A/D 変換中でも有効です。A/D 変換中にレジスタ値を書き換えることにより、ダイナミックに基準データを変更することができます。

上限側レベル \geq 下限側レベル (ADWINULB 設定値 \geq ADWINLLB 設定値) となるように設定してください。

ADWINULB レジスタはウィンドウ機能無効時には使用しません。

ADWINULB レジスタは、下記の条件でフォーマットが異なります。

- A/D データレジスタフォーマット選択ビットの設定値(右詰めまたは左詰め)
- A/D 変換値加算 / 平均機能チャネル選択レジスタの設定値(A/D 変換値平均モード選択、または非選択)
- A/D 変換値加算 / 平均回数選択レジスタの設定値(加算 / 平均モード選択、加算回数選択)

注. A/D データレジスタ y (ADDRy) のフォーマット設定と異なるフォーマットでコンペア値を設定した場合、正しい比較結果が得られません。

(1) A/D 変換値加算 / 平均モードを非選択とした場合

- 右詰めのフォーマットに設定した場合
b11-b0 にコンペアレベル(上位側)を設定します。b15-b12 は“0”を書いてください。
- 左詰めのフォーマットに設定した場合
b15-b4 にコンペアレベル(上位側)を設定します。b3-b0 は“0”を書いてください。

(2) A/D 変換値平均モードを選択した場合

- 右詰めのフォーマットに設定した場合
b11-b0 に同一チャネルの A/D 変換値と比較するコンペアレベル(上位側)を設定します。b15-b12 は“0”を書いてください。
- 左詰めのフォーマットに設定した場合
b15-b4 に同一チャネルの A/D 変換値と比較するコンペアレベル(上位側)を設定します。b3-b0 は“0”を書いてください。

A/D 変換値加算モードを 2 回、4 回に設定の場合のみ、A/D 変換値平均モードを設定できます。

(3) A/D 変換値加算モードを選択した場合

- 右詰めのフォーマット(A/D 変換値加算モード、変換回数 1 回～4 回選択時)に設定した場合
b13-b0 に同一チャネルの A/D 変換値と比較するコンペアレベル(上位側)を設定します。b15-b14 は“0”を書いてください。
- 右詰めのフォーマット(A/D 変換値加算モード、変換回数 16 回選択時)に設定した場合
b15-b0 に同一チャネルの A/D 変換値と比較するコンペアレベル(上位側)を設定します。
- 左詰めのフォーマット(A/D 変換値加算モード、変換回数 1 回～4 回選択時)に設定した場合
b15-b2 に同一チャネルの A/D 変換値と比較するコンペアレベル(上位側)を設定します。b1-b0 は“0”

を書いてください。

- 左詰めのフォーマット (A/D 変換値加算モード、変換回数 16 回選択時) に設定した場合 b15-b0 に同一チャネルの A/D 変換値と比較するコンペアレベル (上位側) を設定します。

A/D 変換値加算モードを選択したとき、同一チャネルの A/D 変換値を加算した値を設定します。A/D 変換回数は 1 回～4 回、16 回に設定できます。A/D 変換値加算モードを選択すると、A/D 変換回数を 1 回～4 回設定時には、変換精度のビット数に 2 ビット分拡張して ADWINULB レジスタに設定してください。A/D 変換回数を 16 回設定時には、変換精度のビット数に 4 ビット分拡張して ADWINULB レジスタに設定してください。

A/D 変換値加算モードを選択した場合でも、A/D データレジスタフォーマット選択ビットの設定にしたがい基準となるデータを設定してください。

33.2.35 A/D コンペア機能ウィンドウ B チャネルステータスレジスタ (ADCMPBSR)

アドレス S12AD.ADCMPBSR 0008 90ACh

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	—	—	—	CMPSTB
	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CMPSTB	コンペアウィンドウ B フラグ	0 : 比較条件不成立 1 : 比較条件成立	R/W
b7-b1	—	予約ビット	読むと “0” が読めます。書く場合、“0” としてください	R/W

ADCMPBSR レジスタは、コンペアウィンドウ B 機能の比較結果を格納するレジスタです。

CMPSTB フラグ (コンペアウィンドウ B フラグ)

ウィンドウ B 比較条件の対象としたチャネル (AN000 ~ AN007, AN016 ~ AN031、温度センサ、内部基準電圧) の比較結果を示すステータスフラグです。A/D 変換終了時に ADCMPBNSR.CMPCHB[5:0] ビットに設定された比較条件と一致した場合、“1” にセットされます。

CMPSTB フラグに “1” を書き込むことはできません。

[“1” になる条件]


- ADCMPPCR.CMPBE = 1 の条件で、ADCMPBNSR.CMPLB ビットに設定した条件が成立したとき

[“0” になる条件]

- “1” の状態を読んだ後、“0” を書き込んだとき

33.2.36 A/D データ格納バッファレジスタ n (ADBUFn) (n = 0 ~ 15)

アドレス S12AD.ADBUF0 0008 90B0h, S12AD.ADBUF1 0008 90B2h, S12AD.ADBUF2 0008 90B4h,
 S12AD.ADBUF3 0008 90B6h, S12AD.ADBUF4 0008 90B8h, S12AD.ADBUF5 0008 90BAh,
 S12AD.ADBUF6 0008 90BCh, S12AD.ADBUF7 0008 90BEh, S12AD.ADBUF8 0008 90C0h,
 S12AD.ADBUF9 0008 90C2h, S12AD.ADBUF10 0008 90C4h, S12AD.ADBUF11 0008 90C6h,
 S12AD.ADBUF12 0008 90C8h, S12AD.ADBUF13 0008 90CAh, S12AD.ADBUF14 0008 90CCh,
 S12AD.ADBUF15 0008 90CEh



A/D データ格納バッファレジスタ n (ADBUFn) は、全 A/D 変換値を順に格納する 16 ビットの読み出し専用レジスタです。本レジスタはオートクリア機能対象外です。

ADBUFn レジスタは、下記の条件でフォーマットが異なります。

- A/D データレジスタフォーマット選択ビットの設定値 (右詰めまたは左詰め)
- A/D 変換値加算 / 平均機能チャネル選択レジスタの設定値 (A/D 変換値平均モード選択、または非選択)
- A/D 変換値加算 / 平均回数選択レジスタの設定値 (加算 / 平均モード選択、加算回数選択)

(1) A/D 変換値加算 / 平均モードを非選択とした場合

- 右詰めのフォーマットに設定した場合
b11-b0 に A/D 変換値を格納します。読み出し時、b15-b12 は “0” が読み出されます。
- 左詰めのフォーマットに設定した場合
b15-b4 に A/D 変換値を格納します。読み出し時、b3-b0 は “0” が読み出されます。

(2) A/D 変換値平均モードを選択した場合

- 右詰めのフォーマットに設定した場合
b11-b0 に同一チャネルの A/D 変換値を平均した値を格納します。読み出し時、b15-b12 は “0” が読み出されます。
- 左詰めのフォーマットに設定した場合
b15-b4 に同一チャネルの A/D 変換値を平均した値を格納します。読み出し時、b3-b0 は “0” が読み出されます。

A/D 変換値加算モードを 2 回、4 回に設定の場合のみ、A/D 変換値平均モードを設定できます。

(3) A/D 変換値加算モードを選択した場合

- 右詰めのフォーマット (A/D 変換値加算モード、変換回数 1 回～4 回選択時) に設定した場合
b13-b0 に同一チャネルの A/D 変換値を加算した値を格納します。読み出し時、b15-b14 は “0” が読み出されます。
- 右詰めのフォーマット (A/D 変換値加算モード、変換回数 16 回選択時) に設定した場合
b15-b0 に同一チャネルの A/D 変換値を加算した値を格納します。
- 左詰めのフォーマット (A/D 変換値加算モード、変換回数 1 回～4 回選択時) に設定した場合
b15-b2 に同一チャネルの A/D 変換値を加算した値を格納します。読み出し時、b1-b0 は “0” が読み出されます。
- 左詰めのフォーマット (A/D 変換値加算モード、変換回数 16 回選択時) に設定した場合
b15-b0 に同一チャネルの A/D 変換値を加算した値を格納します。

A/D 変換値加算モードを選択したとき、同一チャネルの A/D 変換値を加算した値を格納します。A/D 変換

回数は1回～4回、16回に設定できます。A/D変換値加算モードを選択すると、A/D変換回数を1回～4回設定時には、変換精度のビット数に2ビット分拡張したデータとしてADBUFnレジスタに格納します。A/D変換回数16回設定時には、変換精度のビット数に4ビット分拡張したデータとしてADBUFnレジスタに格納します。

A/D変換値加算モードを選択した場合でも、A/Dデータレジスタフォーマット選択ビットの設定にしたがいADBUFnレジスタに拡張したA/D変換値を格納します。

33.2.37 A/Dデータ格納バッファイネーブルレジスタ(ADBUFEN)

アドレス S12AD.ADBUFEN 0008 90D0h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	BUFEN

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	BUFEN	データ格納バッファイネーブルビット	0: データ格納バッファを使用しない 1: データ格納バッファを使用する	R/W
b7-b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

ADBUFENレジスタは、データ格納バッファイネーブルの設定を行います。

BUFENビット(データ格納バッファイネーブルビット)

コンペア機能使用時に、データ格納バッファの使用を許可するビットです。


BUFEN=1のとき、自己診断以外のA/D変換結果(加算結果)をADBUFnに格納します。

ADBUFn、およびADBUFPTRは、データ格納動作を停止(BUFEN=0)させてから読み出してください。

データ二重化/連続スキャン/グループスキャン時、データ格納バッファは使用しないでください。

33.2.38 A/D データ格納バッファポインタレジスタ (ADBUFPTR)

アドレス S12AD.ADBUFPT 0008 90D2h



ビット	シンボル	ビット名	機能	R/W
b3-b0	BUFPTR[3:0]	データ格納バッファポインタ	次のA/D 変換データが転送されるデータ格納バッファの番号を示します	R/W
b4	PTROVF	ポインタオーバフローフラグ	0 : データ格納バッファポインタがオーバフローしていない 1 : データ格納バッファポインタがオーバフローした	R/W
b7-b5	—	予約ビット	読むと“0”が読みます。書く場合、“0”してください	R/W

ADBUFPTR レジスタは、データ格納バッファポインタのレジスタです。

BUFPTR[3:0] ビット (データ格納バッファポインタ)

次の A/D 変換データが転送されるデータ格納バッファの番号を示す読み出しビットです。

データ格納バッファ 15 にデータが転送されると、ポインタの値は “0000b” になり、PTROVF フラグが “1” にセットされます。次のデータが転送されるとデータ格納バッファ 0 のデータを上書きします。

本レジスタに “00h” を書き込むと値はクリアされます。“00h” 以外の書き込みは無効です。

PTROVF フラグ (ポインタオーバフローフラグ)

データ格納バッファポインタがオーバフローしたかどうかを示す読み出しビットです。ポインタの値がオーバフローして “0000b” になると “1” がセットされます。

本レジスタに “00h” を書き込むと値はクリアされます。“00h” 以外の書き込みは無効です。

33.3 動作説明

33.3.1 スキャンの動作説明

スキャンとは、選択したチャネルのアナログ入力を順次 A/D 変換する動作です。

スキャン変換の動作モードには、シングルスキャンモードと連続スキャンモードとグループスキャンモードの 3 種類の動作モードがあります。また、変換モードには高速変換モードと通常変換モードがあります。シングルスキャンモードは、指定した 1 チャネル以上のスキャンを 1 回実施して終了するモードです。連続スキャンモードは指定した 1 チャネル以上のスキャンをソフトウェアで ADCSR.ADST ビットを “0” (“1” の状態から “0”) にクリアするまで無制限に繰り返し実施するモードです。グループスキャンモードは、グループ A とグループ B のスキャンをそれぞれ選択した同期トリガで開始し、グループ A とグループ B で選択したチャネルのスキャンをそれぞれ 1 回ずつ実施して終了するモードです。

シングルスキャンモード、連続スキャンモードはスキャン変換が開始すると、ADANSA0、ADANSA1 レジスタで選択した ANn の n が小さい番号順から A/D 変換を行います。グループスキャンモードは、グループ A が ADANSA0、ADANSA1 レジスタで選択した ANn の n が小さい番号順から、グループ B が ADANSB0、ADANSB1 レジスタで選択した ANn の n が小さい番号順から A/D 変換を行います。

自己診断を選択した場合は、スキャンごとの最初に 1 回実施され、12 ビット A/D コンバータ内部で生成する 3 つの電圧値のうち 1 つを A/D 変換します。

温度センサ出力または、内部基準電圧を A/D 変換する場合は単独でスキャンを実施してください。

ダブルトリガモードは、シングルスキャンモード、またはグループスキャンモードで使用します。ダブルトリガモードを許可すると、ADSTRGR.TRSA[5:0] ビットで選択した、同期トリガでのスキャン起動でのみ、ADCSR.DBLANS[4:0] ビットで選択した 1 チャネルの A/D 変換データを二重化します。

33.3.2 シングルスキャンモード

33.3.2.1 基本動作

シングルスキャンモードの基本動作は、指定されたチャネルのアナログ入力を以下のように1サイクルのみA/D変換します。

- (1) ソフトウェア、同期トリガまたは非同期トリガ入力によって、ADCSR.ADSTビットが“1”(A/D変換開始)になると、ADANSA0、ADANSA1レジスタで選択したANnのnが小さい番号順にA/D変換を開始します。
- (2) 1チャネルのA/D変換が終了すると、A/D変換結果は対応するA/Dデータレジスタ(ADDRy)に格納されます。
- (3) 選択されたすべてのチャネルのA/D変換終了後、ADCSR.ADIEビットが“1”(スキャン終了によるS12ADIO割り込み許可)に設定されていると、S12ADIO割り込み要求を発生します。
- (4) ADCSR.ADSTビットはA/D変換中は“1”(A/D変換開始)を保持し、選択されたすべてのチャネルのA/D変換が終了すると自動的にクリアされ、12ビットA/Dコンバータは待機状態になります。




図 33.5 シングルスキャンモードの動作例 (基本動作 : AN004、AN005、AN006 選択)

33.3.2.2 チャネル選択と自己診断

チャネル選択と共に自己診断を選択すると、以下のように12ビットA/Dコンバータに供給される基準電圧のA/D変換を行い、その後選択したチャネルのアナログ入力を1回のみA/D変換します。

- (1) ソフトウェア、同期トリガまたは非同期トリガ入力によってADCSR.ADSTビットが“1”(A/D変換開始)になると、最初に自己診断でのA/D変換を開始します。
- (2) 自己診断でのA/D変換が終了すると、A/D変換結果はA/D自己診断データレジスタ(ADRD)に格納され、次にADANSA0、ADANSA1レジスタで選択したチャネルANnのnが小さい番号順にA/D変換を開始します。
- (3) 1チャネルのA/D変換が終了すると、A/D変換結果は対応するA/Dデータレジスタ(ADDRy)へ格納されます。
- (4) 選択されたすべてのチャネルのA/D変換終了後、ADCSR.ADIEビットが“1”(スキャン終了によるS12ADI0割り込み許可)に設定されていれば、S12ADI0割り込み要求を発生します。
- (5) ADSTビットはA/D変換中は“1”(A/D変換開始)を保持し、選択されたすべてのチャネルのA/D変換が終了すると自動的にクリアされ、12ビットA/Dコンバータは待機状態になります。




図 33.6 シングルスキャンモードの動作例 (基本動作: AN000、AN007選択 + 自己診断)

33.3.2.3 温度センサ出力 / 内部基準電圧選択時のA/D変換動作

温度センサ出力または内部基準電圧のA/D変換は、シングルスキャンモードで実行し、動作は以下のようになります。

チャネル選択はすべて非選択(ADANSA0、ADANSA1レジスタビットはすべて“0”かつADCSR.DBLEビットを“0”)に設定します。また温度センサ出力のA/D変換を選択する場合は、内部基準電圧のA/D変換選択ビット(ADEXICR.OCSA)は“0”(非選択)に、内部基準電圧のA/D変換を選択する場合は、温度センサ出力のA/D変換選択ビット(ADEXICR.TSSA)は“0”(非選択)に設定します。

- (1) サンプリング時間は5μs以上になるように設定してください。
- (2) 内部基準電圧または温度センサ出力のA/D変換に切り替えた後、ADSTビットを“1”にセットして変換を開始してください。
- (3) A/D変換が終了すると、A/D変換結果は対応するA/D温度センサデータレジスタ(ADTSDR)またはA/D内部基準電圧データレジスタ(ADOCDR)に格納され、ADCSR.ADIEビットが“1”(スキャン終了によるS12ADIO割り込み許可)に設定されていると、S12ADIO割り込み要求を発生します。
- (4) ADSTビットはA/D変換中は“1”を保持し、A/D変換が終了すると自動的にクリアされ、A/D変換器は待機状態になります。




図33.7 シングルスキャンモードの動作例(温度センサ出力、内部基準電圧選択)

33.3.2.4 ダブルトリガモード選択時の動作

シングルスキャンモードでダブルトリガモードを選択した場合は、以下のように同期トリガで開始するシングルスキャンモードを2回行います。

自己診断は非選択とし、温度センサ出力A/D変換選択ビット(ADEXICR.TSSA)と内部基準電圧A/D変換選択ビット(ADEXICR.OCSA)を“0”に設定してください。

A/D変換データ二重化は、二重化するチャネルの番号をADCSR.DBLANS[4:0]ビットに設定し、ADCSR.DBLEビットを“1”にすると有効となります。ADCSR.DBLEを“1”にした場合はADANSA0、ADANSA1レジスタのチャネル選択は無効になります。またダブルトリガモードを選択する場合は、ADSTRGR.TRSA[5:0]ビットで同期トリガを選択し、ADCSR.EXTRGビットを“0”に、ADCSR.TRGEビットを“1”に設定してください。また、ソフトウェアトリガは使用しないでください。

- (1) 同期トリガ入力によってADCSR.ADSTビットが“1”(A/D変換開始)にセットされると、ADCSR.DBLANS[4:0]ビットで選択した1チャネルのA/D変換を開始します。
- (2) A/D変換が終了すると、A/D変換結果は対応するA/Dデータレジスタ(ADDRy)へ格納されます。
- (3) ADSTは自動的にクリアされ、12ビットA/Dコンバータは待機状態になります。このとき、ADCSR.ADIEビット(スキャン終了によるS12ADIO割り込み許可)の設定に関わらず、S12ADIO割り込みは発生しません。
- (4) 2回目のトリガ入力によってADCSR.ADSTビットが“1”(A/D変換開始)になると、ADCSR.DBLANS[4:0]ビットで選択した1チャネルのA/D変換を開始します。
- (5) A/D変換が終了すると、A/D変換結果はダブルトリガモード専用のA/Dデータ二重化レジスタ(ADDLDR)に格納されます。
- (6) ADCSR.ADIEビットが“1”(スキャン終了によるS12ADIO割り込み許可)に設定されていれば、S12ADIO割り込み要求を発生します。
- (7) ADCSR.ADSTビットはA/D変換中は“1”(A/D変換開始)を保持し、A/D変換が終了すると自動的にクリアされ、12ビットA/Dコンバータは待機状態になります。




図 33.8 シングルスキャンモードの動作例(ダブルトリガモード選択、AN003を二重化)

33.3.3 連続スキャンモード

33.3.3.1 基本動作

連続スキャンモードの基本動作は、選択されたチャネルのアナログ入力を以下のように繰り返しA/D変換します。

連続スキャンモード時は、温度センサ出力A/D変換選択ビット(ADEXICR.TSSA)と内部基準電圧A/D変換選択ビット(ADEXICR.OCSA)はともに“0”(非選択)に設定します。

- (1) ソフトウェア、同期トリガまたは非同期トリガ入力によってADCSR.ADSTビットが“1”(A/D変換開始)になると、ADANSA0、ADANSA1レジスタで選択したANnのnが小さい番号順にA/D変換を開始します。
- (2) 1チャネルのA/D変換が終了すると、A/D変換結果は対応するA/Dデータレジスタ(ADDRy)に格納されます。
- (3) 選択されたすべてのチャネルのA/D変換終了後、ADCSR.ADIEビットが“1”(スキャン終了によるS12ADI0割り込み許可)に設定されていると、S12ADI0割り込み要求を発生します。また12ビットA/Dコンバータは、継続してADANSA0、ADANSA1レジスタで選択したANnのnが小さい番号順にA/D変換を開始します。
- (4) ADCSR.ADSTビットは自動的にクリアされず、“1”(A/D変換開始)の間は(2)～(3)を繰り返します。ADCSR.ADSTビットを“0”(A/D変換停止)に設定するとA/D変換を中止し、12ビットA/Dコンバータは待機状態になります。
- (5) その後、ADCSR.ADSTビットを“1”(A/D変換開始)にセットすると再びADANSA0、ADANSA1レジスタで選択したANnのnが小さい番号順にA/D変換を開始します。




図33.9 連続スキャンモードの動作例(基本動作: AN000、AN001、AN002選択)

33.3.3.2 チャネル選択と自己診断

チャネル選択と共に自己診断を選択すると、以下のように12ビットA/Dコンバータに供給される基準電圧のA/D変換を行い、その後選択したチャネルのアナログ入力をA/D変換する動作を繰り返します。連続スキャンモード時は温度センサA/D変換選択ビット(ADEXICR.TSSA)と内部基準電圧A/D変換選択ビット(ADEXICR.OCSA)はともに“0”(非選択)に設定します。

- (1) ソフトウェア、同期トリガまたは非同期トリガ入力によってADCSR.ADSTビットが“1”(A/D変換開始)になると、最初に自己診断でのA/D変換を開始します。
- (2) 自己診断でのA/D変換が終了すると、A/D変換結果はA/D自己診断データレジスタ(ADRD)に格納され、次にADANSA0、ADANSA1レジスタで選択したチャネルANnのnが小さい番号順にA/D変換を開始します。
- (3) 1チャネルのA/D変換が終了すると、A/D変換結果は対応するA/Dデータレジスタ(ADDRy)へ格納されます。
- (4) 選択したすべてのチャネルのA/D変換終了後、ADCSR.ADIEビットが“1”(スキャン終了によるS12ADI0割り込み許可)に設定されていれば、S12ADI0割り込み要求を発生します。また、12ビットA/Dコンバータは継続して自己診断でのA/D変換を開始し、終了後にADANSA0、ADANSA1レジスタで選択したチャネルANnのnが小さい番号順にA/D変換を開始します。
- (5) ADSTビットは自動的にクリアされず、“1”に設定されている間は(2)～(4)を繰り返します。ADSTビットを“0”(A/D変換停止)に設定するとA/D変換を中止し、12ビットA/Dコンバータは待機状態になります。
- (6) その後、ADSTビットが“1”(A/D変換開始)に設定されると、再び自己診断でのA/D変換から開始します。




図 33.10 連続スキャンモードの動作例 (基本動作 : AN001、AN002選択 + 自己診断)

33.3.4 グループスキャンモード

33.3.4.1 基本動作

グループスキャンモードの基本動作は、同期トリガをスキャン開始条件とし、グループAとグループBのそれぞれで選択したすべてのチャネルのアナログ入力を以下のように1回のみA/D変換します。グループAとグループBのそれぞれのスキャン動作は、シングルスキャンモードと同じ動作になります。

グループスキャンモードのトリガ設定は、ADSTRGR.TRSA[5:0]ビットでグループAの同期トリガを選択し、ADSTRGR.TRSB[5:0]ビットでグループBの同期トリガを選択します。グループAとグループBのA/D変換が同時に起こらないように、グループAとグループBのトリガは別々のトリガにしてください。また、ソフトウェアトリガは使用しないでください。

A/D変換対象とするチャネルは、ADANSA0、ADANSA1レジスタでグループAのチャネルを選択し、ADANSB0、ADANSB1レジスタでグループBのチャネルを選択します。グループAとグループBで同一のチャネルを選択することはできません。

グループスキャンモード時は温度センサA/D変換選択ビット(ADEXICR.TSSA)と内部基準電圧A/D変換選択ビット(ADEXICR.OCSA)はともに“0”(非選択)に設定します。

グループスキャンモードで自己診断を選択した場合は、グループAとグループBそれぞれで自己診断を実施します。

以下にMTUからの同期トリガによるグループスキャンモードの動作例を示します。グループAはMTUからのTRG4ANトリガで変換開始し、グループBはMTUからのTRG4BNトリガで変換開始する設定です。

- (1) MTUからのTRG4ANトリガでグループAのスキャンを開始します。
- (2) グループAのスキャン終了時にADCSR.ADIEビットが“1”(スキャン終了によるS12ADIO割り込み許可)に設定されていると、S12ADIO割り込みを発生します。
- (3) MTUからのTRG4BNトリガでグループBのスキャンを開始します。
- (4) グループBのスキャン終了時にADCSR.GBADIEビットが“1”(スキャン終了によるGBADI割り込み許可)に設定されていると、GBADI割り込みを発生します。




図33.11 グループスキャンモードの動作例(MTUからの同期トリガ発生による基本動作)

33.3.4.2 ダブルトリガモード選択時の動作

グループスキャンモードでダブルトリガモードを選択した場合は、グループAは同期トリガで開始するシングルスキャンモードの実行2回分を一連の動作として制御します。グループBは同期トリガで開始するシングルスキャンモードと同じ動作になります。

グループスキャンモードのトリガ設定は、ADSTRGR.TRSA[5:0]ビットでグループAの同期トリガを選択し、ADSTRGR.TRSB[5:0]ビットでグループBの同期トリガを選択します。グループAとグループBのA/D変換が同時に起こらないように、グループAとグループBのトリガは別々のトリガにしてください。また、ソフトウェアトリガ、および非同期トリガは使用しないでください。

A/D変換対象とするチャネルは、ADCSR.DBLANS[4:0]ビットでグループAのチャネルを選択し、ADANSB0、ADANSB1レジスタでグループBのチャネルを選択します。グループAとグループBで同一のチャネルを選択することはできません。グループスキャンモード時は温度センサA/D変換選択ビット(ADEXICR.TSSA)と内部基準電圧A/D変換選択ビット(ADEXICR.OCSA)はともに“0”(非選択)に設定します。

グループスキャンモードでダブルトリガモード選択時は自己診断は選択できません。

A/D変換データ二重化は、二重化するチャネルの番号をADCSR.DBLANS[4:0]ビットに設定し、ADCSR.DBLEビットを“1”にすると有効となります。

以下にMTUからの同期トリガによるグループスキャンモードかつダブルトリガモード設定時の動作例を示します。グループAはMTUからのTRG4ABNトリガで変換開始し、グループBはMTUからのTRG0ANトリガで変換開始する設定です。

- (1) MTUからのTRG0ANトリガでグループBのスキャンを開始します。
- (2) グループBのスキャン終了時にADCSR.GBADIEビットが“1”(スキャン終了によるGBADI割り込み許可)に設定されていると、GBADI割り込みを発生します。
- (3) MTUからの1回目のTRG4ABNトリガでグループAの1回目のスキャンを開始します。
- (4) グループAの1回目のスキャン終了時は、A/D変換結果を対応するA/Dデータレジスタ(ADDRy)に格納し、ADCSR.ADIEビットの設定に関わらずS12ADIO割り込み要求は発生しません。
- (5) MTUからの2回目のTRG4ABNトリガでグループAの2回目のスキャンを開始します。
- (6) グループAの2回目のスキャン終了時は、変換データをADDLDRに格納し、ADCSR.ADIEビットが“1”(スキャン終了によるS12ADIO割り込み許可)に設定されていると、S12ADIO割り込み要求を発生します。




図 33.12 グループスキャンモードでダブルトリガモード選択時の動作例
(MTU からの同期トリガ発生による基本動作)

33.3.4.3 グループ A 優先制御動作

グループスキャンモードで A/D グループスキャン優先コントロールレジスタ (ADGSPCR) の PGS ビットを “1” にすると、グループ A 優先制御動作を行います。ADGSPCR レジスタの PGS ビットを “1” に設定する際は、図 33.13 に記載された手順に従い、設定を実行してください。フロー以外の設定をした場合、A/D 変換の動作および格納されたデータは保証されません。

グループスキャンモードの基本動作では、グループ A、もしくはグループ B の A/D 変換動作中に他方のトリガ入力があっても無視されます。グループ A 優先制御動作では、グループ B の A/D 変換動作中にグループ A のトリガ入力があった場合、グループ B の A/D 変換動作を中断して、グループ A の A/D 変換動作を行います。ADGSPCR.GBRSCN ビットが “0” のときは、グループ A の A/D 変換動作終了後に待機状態となります。ADGSPCR.GBRSCN ビットが “1” のときは、グループ A の A/D 変換動作終了後、自動的にグループ B の A/D 変換動作をスキャン先頭から再開します。ADGSPCR.GBRSCN ビットの設定と A/D 変換動作中のトリガ入力時の動作を表 33.9 に示します。

グループ A とグループ B のスキャン動作は、シングルスキャンモードと同じ動作になります。またグループ B のスキャン動作は、ADGSPCR.GBRP ビットに “1” を設定すると、シングルスキャンを連続して実行する動作になります。

グループスキャンモードのトリガ設定は、ADSTRGR.TRSA[5:0] ビットでグループ A の同期トリガを選択し、ADSTRGR.TRSB[5:0] ビットでグループ A のトリガとは異なるグループ B の同期トリガを選択してください。ADGSPCR.GBRP ビットに “1” を設定する場合は、ADSTRGR.TRSB[5:0] ビットは “3Fh” を設定してください。また A/D 変換対象とするチャネルは、ADANSA0、ADANSA1 レジスタでグループ A のチャネルを選択し、ADANSB0、ADANSB1 レジスタでグループ A とは異なるグループ B のチャネルを選択してください。




図 33.13 ADGSPCR.PGS ビット設定時のフロー

表33.9 ADGSPCR.GBRSCN ビットの設定によるA/D変換動作制御

A/D 変換動作	トリガ入力	ADGSPCR.GBRSCN = 0	ADGSPCR.GBRSCN = 1
グループA のA/D 変換動作中	グループA トリガ入力	トリガ入力無効	トリガ入力無効
	グループB トリガ入力	トリガ入力無効	グループA の A/D 変換動作終了後、グループB の A/D 変換動作を行います。
グループB のA/D 変換動作中	グループA トリガ入力	グループB の A/D 変換中断し、 グループA の A/D 変換動作開始	<ul style="list-style-type: none"> • グループB の A/D 変換中断し、グループA の A/D 変換動作開始 • グループA の A/D 変換終了後、グループB の A/D 変換動作開始
	グループB トリガ入力	トリガ入力無効	トリガ入力無効

以下にグループ A にチャネル 0 を、グループ B にチャネル 1 ~ 3 を選択したグループスキャンモードグループ A 優先制御動作の動作例 (ADGSPCR.GBRSCN = 1、ADGSPCR.GBRP = 0 時) を示します。

- (1) グループ B のトリガ入力によって ADCSR.ADST ビットが “1”(A/D 変換開始) になると、ADANSB0、ADANSB1 レジスタで選択したチャネル ANn の n が小さい番号順に A/D 変換を開始します。
- (2) A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (3) グループ B の A/D 変換動作中に、グループ A のトリガ入力があると、ADCSR.ADST ビットを “0” にクリアし、動作中の A/D 変換を中断します。その後、ADCSR.ADST ビットが “1”(A/D 変換開始) になると、ADANSA0、ADANSA1 レジスタで選択したチャネル ANn の n が小さい番号順に A/D 変換を開始します。
- (4) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (5) ADCSR.ADIE ビットが “1”(スキャン終了による S12ADI0 割り込み許可) に設定されていると、S12ADI0 割り込み要求を発生します。
- (6) ADST ビットは自動的にクリアされた後、再度、自動的に ADCSR.ADST ビットが “1”(A/D 変換開始) になると、ADANSB0、ADANSB1 レジスタで選択したチャネル ANn の n が小さい番号順に、グループ B の A/D 変換を再度開始します。
- (7) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (8) ADCSR.GBADIE ビットが “1”(グループ B のスキャン終了による GBADI 割り込み許可) に設定されていると、GBADI 割り込み要求を発生します。
- (9) ADST ビットは A/D 変換中は “1”(A/D 変換開始) を保持し、A/D 変換が終了すると自動的にクリアされ、A/D コンバータは待機状態になります。




図 33.14 グループ A 優先制御の動作例(1)(ADGSPCR.GBRSCN = 1、ADGSPCR.GBRP = 0 時の動作)

次に、グループ B 再スキャン動作時に、再度グループ A のトリガが入力された場合の例として、グループ A 優先制御動作時(ADGSPCR.GBRSCN = 1、ADGSPCR.GBRP = 0 時)に、グループ A にチャネル 0 を、グループ B にチャネル 1 ~ 3 を選択した場合の例を示します。

- (1) グループ B のトリガ入力によって、ADCSR.ADST ビットが “1”(A/D 変換開始) に設定されると、ADANSB0、ADANSB1 レジスタで選択した、グループ B のチャネル ANn の n が小さい番号順に A/D 変換を開始します。
- (2) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (3) グループ B の A/D 変換動作中に、グループ A のトリガ入力があると、ADCSR.ADST ビットを “0” にクリア (A/D 変換停止) し、動作中のグループ B の A/D 変換を中断します。
- (4) その後、ADCSR.ADST ビットを自動的に “1” にし、ADANSA0、ADANSA1 レジスタで選択した、グループ A のチャネル ANn の n が小さい番号順に、グループ A の A/D 変換を開始します。
- (5) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (6) ADCSR.ADIE ビットが “1”(スキャン終了による S12ADIO 割り込み許可) に設定されていると、S12ADIO 割り込み要求を発生します。
- (7) ADGSPCR.GBRSCN ビットが “1”(再スキャン動作有効) に設定されていると、グループ A の A/D 変換後、グループ B の再スキャン動作により、自動的に ADCSR.ADST ビットが “1” に設定されます。その

- 後、ADANSB0、ADANSB1 レジスタで選択した、グループ B のチャネル AN_n の n が小さい番号順に、A/D 変換を再度開始します。
- (8) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (9) 再スキャン起動によるグループ B の A/D 変換動作中に、グループ A のトリガ入力があると、ADCSR.ADST ビットを “0” にクリア (A/D 変換停止) し、動作中のグループ B の A/D 変換を中断します。
- (10) その後、ADCSR.ADST ビットを自動的に “1” にし、ADANSA0、ADANSA1 レジスタで選択した、グループ A のチャネル AN_n の n が小さい番号順に、グループ A の A/D 変換を開始します。
- (11) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (12) ADCSR.ADIE ビットが “1” (スキャン終了による S12ADI0 割り込み許可) に設定されていると、S12ADI0 割り込み要求を発生します。
- (13) ADGSPCR.GBRSCN ビットが “1” (再スキャン動作有効) に設定されていると、グループ A の A/D 変換後、グループ B の再スキャン動作により、自動的に ADCSR.ADST ビットが “1” に設定されます。その後、ADANSB0、ADANSB1 レジスタで選択した、グループ B のチャネル AN_n の n が小さい番号順に、A/D 変換を再度開始します。
- (14) 再スキャン起動によるグループ B の A/D 変換中に、グループ A のトリガ入力があると、(9)～(13) を繰り返し実行します。グループ A のトリガ入力が無い場合は、グループ B の A/D 変換が終了すると ADCSR.ADST ビットが自動的にクリアされ、12 ビット A/D コンバータは待機状態になります。




図 33.15 グループ A 優先制御の動作例 (2) (ADGSPCR.GBRSCN = 1、ADGSPCR.GRP = 0 時の動作)

次に、グループAのA/D変換動作中に、グループBのトリガが入力された場合の、再スキャン動作の例として、グループA優先制御動作の動作時(ADGSPCR.GBRSCN=1、ADGSPCR.GBRP=0時)に、グループAにチャネル1～3を、グループBにチャネル0を選択した場合の例を示します。

- (1) グループAのトリガ入力によって、ADCSR.ADSTビットが“1”(A/D変換開始)になると、ADANSA0、ADANSA1レジスタで選択した、グループAのチャネルAN_nのnが小さい番号順にA/D変換を開始します。
- (2) 1チャネルのA/D変換が終了すると、A/D変換結果は対応するA/Dデータレジスタ(ADDRy)に格納されます。
- (3) グループAのA/D変換動作中に、グループBのトリガ入力があると、グループAのA/D変換終了後に、グループBのA/D変換を実行できる状態となります。(ただし、グループAのトリガが連続で入力された場合、グループBの再スキャン動作は、グループAに打ち消され、実施されません)
- (4) グループAのスキャン終了後、ADCSR.ADIEビットが“1”(スキャン終了によるS12ADI0割り込み許可)に設定されていると、S12ADI0割り込み要求を発生します。
- (5) グループAのスキャン終了後、グループBの再スキャン起動により、自動的にADCSR.ADSTビットが“1”に設定されます。
その後、ADANSB0、ADANSB1レジスタで選択した、グループBのチャネルAN_nのnが小さい番号順に、A/D変換を再度開始します。
- (6) 1チャネルのA/D変換が終了すると、A/D変換結果は対応するA/Dデータレジスタ(ADDRy)に格納されます。
- (7) 再スキャン起動による、グループBのスキャン終了後、ADCSR.GBADIEビットが“1”(スキャン終了によるGBADI割り込み許可)に設定されていると、GBADI割り込み要求を発生します。
- (8) ADSTビットはA/D変換中は“1”(A/D変換開始)を保持し、A/D変換が終了すると、自動的にクリアされ、A/D変換器は待機状態になります。




図 33.16 グループ A 優先制御の動作例 (3) (ADGSPCR.GBRSCN = 1、ADGSPCR.GBRP = 0 時の動作)

以下にグループ A にチャネル 0 を、グループ B にチャネル 1 ~ 3 を選択したときのグループ A 優先制御の動作例 (ADGSPCR.GBRSCN = 0, ADGSPCR.GBRP = 0) を示します。

- (1) グループ B のトリガ入力によって ADCSR.ADST ビットが “1”(A/D 変換開始)になると、ADANSB0、ADANSB1 レジスタで選択したチャネル ANn の n が小さい番号順に A/D 変換を開始します。
- (2) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (3) グループ B の A/D 変換動作中に、グループ A のトリガ入力があると、ADCSR.ADST ビットを “0” にクリアし、動作中の A/D 変換を中断します。その後、ADCSR.ADST ビットが自動的に “1”(A/D 変換開始)になると、ADANSA0、ADANSA1 レジスタで選択したチャネル ANn の n が小さい番号順に A/D 変換を開始します。
- (4) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (5) ADCSR.ADIE ビットが “1”(スキャン終了による S12ADI0 割り込み許可) に設定されていると、S12ADI0 割り込み要求を発生します。
- (6) ADST ビットは A/D 変換中は “1”(A/D 変換開始) を保持し、A/D 変換が終了すると自動的にクリアされ、A/D 変換器は待機状態になります。




図 33.17 グループ A 優先制御の動作例 (4) (ADGSPCR.GBRSCN = 0、ADGSPCR.GBRP = 0 時の動作)

以下にグループ A にチャネル 0 を、グループ B にチャネル 1 ~ 3 を選択したときの、グループ A 優先制御の動作例 (ADGSPCR.GBRP = 1) を示します。

- (1) ADGSPCR.GBRP = 1 を設定すると、ADCSR.ADST ビットが “1”(A/D 変換開始) に設定され、ADANSB0、ADANSB1 レジスタで選択したチャネル ANn の n が小さい番号順に A/D 変換を開始します。
- (2) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (3) グループ B の A/D 変換動作中に、グループ A のトリガ入力があると、ADCSR.ADST ビットを “0” にクリアし、動作中の A/D 変換を中断します。その後、ADCSR.ADST ビットが自動的に “1”(A/D 変換開始) になると、ADANSA0、ADANSA1 レジスタで選択したチャネル ANn の n が小さい番号順に A/D 変換を開始します。
- (4) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (5) ADCSR.ADIE ビットが “1”(スキャン終了による S12ADI0 割り込み許可) に設定されていると、S12ADI0 割り込み要求を発生します。
- (6) ADST ビットを自動的にクリアした後、再度、ADCSR.ADST ビットが自動的に “1”(A/D 変換開始) になると、ADANSB0、ADANSB1 レジスタで選択したチャネル ANn の n が小さい番号順に A/D 変換を再度開始します。
- (7) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (8) ADCSR.GBADIE ビットが “1” に設定されていると、GBADI 割り込み要求を発生します。
- (9) ADST ビットを自動的にクリアした後、再度、自動的に ADCSR.ADST ビットを “1”(A/D 変換開始) に設定して、ADANSB0、ADANSB1 レジスタで選択したチャネル ANn の n が小さい番号順に A/D 変換を再度開始します。ADGSPCR.GBRP ビットが “1” に設定されている間は、(6) ~ (9) の動作を繰り返します。ADGSPCR.GBRP ビットが “1” に設定されている間は、ADCSR.ADST ビットを “0” にクリアしないでください。ADGSPCR.GBRP = 1 のとき、A/D 変換を強制停止させるには、「33.8.2 A/D 変換停止時の注意事項」に示す ADCSR.ADST ビットによるソフトウェアクリア実行の設定フローの手順に従ってください。




図 33.18 グループ A 優先制御の動作例 (5) (ADGSPCR.GRPB = 1 時の動作)

33.3.5 コンペア機能(ウィンドウA、ウィンドウB)

33.3.5.1 コンペア機能ウィンドウA/B

コンペア機能は、レジスタに設定した基準値とA/D変換結果を比較する機能で、ウィンドウ(A/B)毎に基準値を設定できます。コンペア機能使用時は、自己診断機能、ダブルトリガモードは使用できません。ウィンドウAとウィンドウBの大きな違いは、ウィンドウBが選択可能なチャネルが1つであること、割り込み出力信号が異なることです。

連続スキャンモードとコンペア機能を組み合わせた場合の動作を以下に示します。

- (1) ソフトウェア、同期トリガまたは非同期トリガ入力によってADCSR.ADSTビットが“1”(A/D変換開始)になると、選択されたチャネルのA/D変換を開始します。
- (2) A/D変換が終了すると、A/D変換結果は対応するA/Dデータレジスタ(ADDRy, ADTSR, ADOCDR)に格納されます。ADCMPPCR.CMPAE=1のとき、ADCMPANSRyレジスタ、ADCMPANSERレジスタでウィンドウA対象に設定されていれば、ADCMPDR0、ADCMPDR1レジスタ設定値と比較されます。ADCMPPCR.CMPBE=1のとき、ADCMPBNSRレジスタで、ウィンドウB対象に設定されていれば、ADWINULB/ADWINLLBレジスタ設定値と比較されます。
- (3) 比較の結果、ウィンドウAは、ADCMPLR0、ADCMPLR1、ADCMPLERレジスタで設定した条件と一致したときコンペアウィンドウAのフラグ(ADCMPSR0.CMPSTCHA0n, ADCMPSR1.CMPSTCHA1n, ADCMPSER.CMPSTTSA, ADCMPSER.CMPSTOCA)が“1”にセットされます。同様に、ウィンドウBは、ADCMPBNSR.CMPLBで設定した条件と一致したとき、コンペアウィンドウBフラグ(ADCMPBSR.CMPSTB)が“1”にセットされます。
- (4) 選択されたすべてのA/D変換と比較が終了すると、再びスキャンを行います。
- (5) ADCSR.ADSTビットを“0”(A/D変換停止)に設定し、コンペアフラグが“1”になっているチャネルに対する処理を実行します。
- (6) 処理終了後、すべてのコンペアフラグをクリアしてください。再度コンペアを実行する場合には、再度A/D変換を開始してください。




図 33.19 コンペア機能の動作例(AN000、AN001、AN002、AN003 コンペア対象)

33.3.5.2 コンペア機能のELC出力

コンペア機能の ELC 出力は、ウィンドウ A/B それぞれに High 側、Low 側の基準値を指定し、選択したチャネルの A/D 変換値を High/Low 基準値と比較して、ウィンドウ A と B の比較条件成立 / 不成立結果からイベント条件 (A or B, A and B, A exor B) に応じて ELC イベント (S12ADWMELC/S12ADWUMELC) を出力します。

ウィンドウ A で複数チャネルを選択した場合は、いずれか一つのチャネルの比較条件成立で、ウィンドウ A は比較条件成立となります。

本機能を使用する場合はシングルスキャンモードで A/D 変換してください。

ウィンドウ A には、AN000～AN007、AN016～AN031、内部基準電圧、温度センサ出力の中から任意のチャネルを選択することができます。ただし、内部基準電圧か温度センサ出力を選択する時は他のチャネルと一緒に選択することはできません。ウィンドウ B には、AN000～AN007、AN016～AN031、内部基準電圧、温度センサ出力の中から一つのチャネルを選択することができます。

以下に本機能を用いる場合の設定手順を示します。通常のシングルスキャンモードでの A/D 変換に必要な設定手順は省きます。

- (1) ADCSR.ADCS[1:0] ビットは“00b”(シングルスキャンモード)であることを確認してください。
- (2) ADCMPANSR0/1、ADCMPANSER レジスタでウィンドウ A、ADCMPBNSR レジスタでウィンドウ B に使用するチャネル (AN000～AN007、AN016～AN031、温度センサ、内部基準電圧) を選択してください。
- (3) ADCMPLR0、ADCMPLR1、ADCMPLER、ADCMPBNSR レジスタでウィンドウコンペアの比較条件を設定し、ADCMPDR0、ADCMPLR1、ADWINULB/ADWINLLB レジスタで上限 / 下限基準値の設定を行ってください。
- (4) ADCMPCR レジスタで、ウィンドウ A/B の複合条件設定、ウィンドウ A/B 動作許可、割り込み出力許可を設定してください。1回のシングルスキャンが終了するタイミングで ELC へのスキャン終了イベント (S12ADELC) が出力されます。また、ADCMPCR.CMPAB[1:0] の設定により、マッチ / アンマッチイベント (S12ADWMELC/S12ADWUMELC) が 1PCLK 遅れて出力されます。
マッチ / アンマッチイベントは排他出力で、同時にイベント両方を出力することはありません。




図 33.20 ウィンドウコンペア機能の動作例 (AN000、AN001、AN002、AN003 コンペア対象)

33.3.5.3 データ格納バッファの使用方法

S12ADEは、A/Dデータ格納バッファ16個からなるリングバッファ機能を有しており、コンペア機能使用時に、自己診断以外のA/D変換結果(加算/平均結果含む)を順番にデータ格納バッファ(ADBUFn(n=0~15))に格納します。

変換結果の格納タイミングは、A/D変換結果がデータレジスタに書き込まれると同時に、直近の16回分の変換データが保有されます。

以下にデータ格納バッファとポインタ、オーバフローフラグの動作概要図を示す。BUFENビットを“1”にセットすると、A/D変換終了毎にA/D変換結果が転送される。ポインタの指示する番号は次のデータが転送されてきた時にデータが書き込まれるデータ格納バッファの番号です。バッファ15までデータが書き込まれると、ポインタは“0000b”に戻り、オーバフローフラグが“1”になります。その後続けて転送されてきたデータは以前に書き込まれたデータを上書きしていきます。ADBUFPTRレジスタに“00h”を書き込むとポインタとオーバフローフラグは初期値に戻ります。




図33.21 データ格納バッファとポインタ、オーバフローフラグの動作概要

33.3.5.4 コンペア機能制約

コンペア機能には、以下の制約条件があります。

1. 自己診断機能、ダブルトリガモードは併用禁止です
(ADRD、ADDBLDR レジスタはコンペア機能対象外です。)
2. マッチ / アンマッチイベント出力を使用する場合は、シングルスキャンモードを設定してください。
3. ウィンドウ A で温度センサか内部基準電圧選択時は、ウィンドウ B の動作は禁止です。
4. ウィンドウ B で温度センサか内部基準電圧選択時は、ウィンドウ A の動作は禁止です。
5. ウィンドウ A とウィンドウ B で同一 CH は設定禁止です。
6. バッファ機能を使用する場合は、シングルスキャンモードを設定してください。
(ダブルトリガモードも併用禁止です)
7. High 側基準値 \geq Low 側基準値となるように設定してください。

33.3.6 アナログ入力のサンプリング時間とスキャン変換時間

スキャン変換は、ソフトウェア、同期トリガまたは非同期トリガ入力による起動が選択できます。スキャン変換開始遅延時間 (t_D) の後に、断線検出アシスト処理、自己診断変換処理を行い、この後に A/D 変換処理が開始されます。

図 33.22 にシングルスキャンモード、ソフトウェア起動と同期トリガ起動によるスキャン変換を行う場合のタイミングを示します。また、図 33.23 にシングルスキャンモード、非同期トリガ起動によるスキャン変換を行う場合のタイミングを示します。スキャン変換時間 (t_{SCAN}) はスキャン変換開始遅延時間 (t_D)、断線検出アシスト処理時間 (t_{DIS})^(注1)、自己診断変換時間 (t_{DIAG})^(注2)、A/D 変換処理時間 (t_{CONV})、スキャン変換終了遅延時間 (t_{ED}) を含めた時間となります。

A/D 変換処理時間 (t_{CONV}) は、サンプリング時間 (t_{SPL})、逐次変換時間 (t_{SAM}) を合わせた時間となります。サンプリング時間 (t_{SPL}) は、A/D コンバータ内のサンプルホールド回路に電荷を充電するための時間です。アナログ入力の信号源インピーダンスが高くサンプリング時間が不足する場合や、A/D 変換クロック (ADCLK) が低速の場合には ADSSTRn レジスタでサンプリング時間を調整することができます。

逐次変換時間 (t_{SAM}) は、高速変換動作時で 32 ステート (ADCLK)、低電流変換動作時で 41 ステート (ADCLK) となります。スキャン変換時間を表 33.10 に示します。

選択チャネル数が n のシングルスキャンのスキャン変換時間 (t_{SCAN}) は、次のように表されます。

$$t_{SCAN} = t_D + (t_{DIS} \times n) + t_{DIAG} + (t_{CONV} \times n) \quad (\text{注3}) + t_{ED}$$

連続スキャンの 1 サイクル目は、シングルスキャンの t_{SCAN} から t_{ED} を省いた時間です。

連続スキャンの 2 サイクル目以降は、 $(t_{DIS} \times n) + t_{DIAG} + t_{DSD} + (t_{CONV} \times n)$
となります。

- 注 1. 断線検出アシストを設定しない場合は、 $t_{DIS} = 0$ となります。温度センサ、内部基準電圧を A/D 変換する場合に限り、オートディスチャージ期間 15 ステート (ADCLK) 握入されます。
- 注 2. 自己診断を設定しない場合は、 $t_{DIAG} = 0$ 、 $t_{DSD} = 0$ となります。
- 注 3. 選択チャネルのサンプリング時間 (t_{SPL}) が、同一の場合は $t_{CONV} \times n$ になりますが、チャネルごとに異なる場合は、各チャネルのサンプリング時間 (t_{SPL}) と逐次変換時間 (t_{SAM}) の総和になります。

表33.10 スキャンでの各所要時間(ADCLKとPCLKのサイクル数で示します)

項目			記号	種別/条件			単位		
同期トリガ(注5)	非同期トリガ	ソフトウェアトリガ		同期トリガ(注5)	非同期トリガ	ソフトウェアトリガ			
スキャン開始処理時間 (注1、注2)	グループA優先制御動作によるグループBのA/D変換	グループB中断あり (グループAのA/D変換要因によってグループBを停止させた後、グループAを起動)	t_D	3PCLK + 6ADCLK	—	—	サイクル		
		グループB中断なし (グループAのA/D変換要因によって起動)		2PCLK + 4ADCLK	—	—			
	自己診断有效時のA/D変換	自己診断変換開始時		2PCLK + 6ADCLK	4PCLK + 6ADCLK	6ADCLK			
	上記以外			2PCLK + 4ADCLK	4PCLK + 4ADCLK	4ADCLK			
断線検出アシスト処理時間			t_{DIS}	ADDISCR.ADNDIS[3:0]設定値(初期値00h) × ADCLK(注3)					
自己診断変換処理時間 (注1)	サンプリング時間		t_{DIAG}	t_{SPL}	ADSSTR0設定値(初期値0Dh) × ADCLK(注4)				
	逐次変換時間	12ビット変換精度		t_{SAM}	32ADCLK(高速変換動作時)				
	自己診断変換終了後。通常のA/D変換開始時			t_{DED}	41ADCLK(低電流変換動作時)				
	連続スキャン時の最終チャネル変換終了後、自己診断変換開始時			t_{DSD}	2ADCLK				
A/D変換処理時間 (注1)	サンプリング時間		t_{CONV}	t_{SPL}	ADSSTRn(n = 0 ~ 7, L, T, O)設定値(初期値0Dh) × ADCLK(注4)				
	逐次変換時間	12ビット変換精度		t_{SAM}	32ADCLK(高速変換動作時)				
	自己診断変換終了後。通常のA/D変換開始時			t_{DED}	41ADCLK(低電流変換動作時)				
スキャン終了時間(注1)			t_{ED}	1PCLK + 3ADCLK(注6)					

注1. t_D 、 t_{DIAG} 、 t_{CONV} 、 t_{ED} の各タイミングについては図33.22、図33.23を参照してください。

注2. ソフトウェア書き込み、またはトリガ入力からA/D変換開始までの最大時間です。

注3. 温度センサ出力/内部基準電圧をA/D変換時は、“0Fh”(15ADCLK)に固定されます。

注4. 電圧条件により必要なサンプリング時間(ns)が規定されています。「40.4 A/D変換特性」を参照ください。

注5. タイマ出力からトリガ入力までの経路で消費する時間は含まれていません。

注6. ADCLKがPCLKより高速な場合(PCLK : ADCLK周波数比 = 1 : 2、1 : 4の設定)では、2PCLK + 3ADCLKになります。




図33.22 スキャン変換のタイミング(ソフトウェア起動、同期トリガ起動の場合)




図33.23 スキャン変換のタイミング(非同期トリガ起動の場合)

33.3.7 A/Dデータレジスタの自動クリア機能の使用例

ADCER.ACE ビットを“1”にすることにより、CPU、DTCによって A/D データレジスタ (ADDRy, ADRD, ADTSDR, ADOCDR, ADDBLDR) を読み出す際、自動的に ADDRy、ADRD、ADTSDR、ADOCDR、ADDBLDR レジスタを“0000h”にクリアできます。

リングバッファ (ADBUFn (n = 0 ~ 15)) はオートクリア対象外です。

この機能を使うことにより、ADDRy、ADRD、ADTSDR、ADOCDR、ADDBLDR レジスタの未更新故障を検出することができます。以下に ADDRy レジスタの自動クリア機能が無効 / 有効時の例を示します。

ADCER.ACE ビットが“0”(自動クリア禁止)の場合、A/D 変換結果 (0222h) が何らかの原因で ADDRy レジスタに書き込みされなかったとき、古いデータ (0111h) が ADDRy レジスタの値となります。さらに A/D 変換終了割り込みを利用して、この ADDRy レジスタの値を汎用レジスタに読み出した場合、古いデータ (0111h) が汎用レジスタに保存できます。ただし、未更新のチェックを行う場合、古いデータを RAM、汎用レジスタに逐一保持しながらチェックを行う必要があります。

ADCER.ACE ビットが“1”(自動クリア許可)の場合には、ADDRy = 0111h を CPU、DTC により読み出す際、ADDRy レジスタは自動的に“0000h”にクリアされます。その後、A/D 変換結果 (0222h) が ADDRy レジスタに何らかの原因で転送できなかったとき、クリアされたデータ (0000h) が ADDRy レジスタ値として残ります。ここで A/D 変換終了割り込みを利用して、この ADDRy レジスタの値を汎用レジスタなどに読み出した場合、“0000h”が汎用レジスタなどに保持されます。読み出されたデータ値が“0000h”であることをチェックするだけで、ADDRy レジスタの未更新故障があったことを判断できます。

33.3.8 A/D 変換値加算 / 平均機能

A/D 変換値加算機能は、同じチャネルを 2 ~ 4、16 回連続で A/D 変換し、その変換値の合計をデータレジスタに保持します。A/D 変換値平均機能は、同じチャネルを 2 回、または 4 回連続で A/D 変換し、その変換値の平均をデータレジスタに保持します。この結果の平均値を使用することで、ノイズ成分によっては A/D 変換精度が良くなります。ただし、A/D 変換精度が良くなることを保証する機能ではありません。

A/D 変換値加算 / 平均機能は、チャネル選択アナログ入力 A/D 変換、温度センサ出力 A/D 変換、内部基準電圧 A/D 変換選択時に使用できます。

33.3.9 断線検出アシスト機能

A/D 変換開始前に、サンプリング容量の電荷を所定の状態に固定する機能を内蔵しています。この機能により、アナログ入力に接続した配線の断線検出が可能になります。

図 33.24 に断線検出アシスト機能を使用した場合の A/D 変換動作図を示します。また、図 33.25 にプリチャージを選択した場合の断線検出例を、図 33.26 にディスチャージを選択した場合の断線検出例を示します。




図 33.24 断線検出アシスト機能を使用した場合の A/D 変換動作図




図33.25 プリチャージを選択した場合の断線検出例




図33.26 ディスチャージを選択した場合の断線検出例

33.3.10 非同期トリガによるA/D変換の開始

非同期トリガの入力によりAD変換を開始することができます。非同期トリガを使用してA/D変換を開始する場合、A/D変換開始トリガ選択ビット(ADSTRGR.TRSA[5:0])を“000000b”に設定し、非同期トリガ(ADTRG0#端子)にHighを入力した後、ADCSR.TRGEビットを“1”、ADCSR.EXTRGビットを“1”にします。図33.27に非同期トリガ入力タイミングを示します。

ADSTビットが“1”になってから、変換を開始するまでの時間は、「33.8.3 A/D変換強制停止と開始時の動作タイミング」を参照してください。グループスキャンモードで使用するグループBは、非同期トリガを選択できません。




図33.27 非同期トリガ入力タイミング

33.3.11 周辺モジュールからの同期トリガによるA/D変換の開始

同期トリガによって、A/D変換を開始することができます。同期トリガでA/D変換を開始するときには、ADCSR.TRGEビットを“1”、ADCSR.EXTRGビットを“0”とし、ADSTRGR.TRSA[5:0]、ADSTRGR.TRSB[5:0]ビットで該当のA/D変換開始要因を選択します。

33.4 割り込み要因とDTC転送要求

33.4.1 割り込み要求

CPUへのスキャン終了割り込み要求であるS12ADIO、GBADI割り込みを発生することができます。

ADCSR.ADIEビットを“1”にするとS12ADIOを許可、“0”にするとS12ADIOを禁止できます。

ADCSR.GBADIEビットを“1”にするとGBADIを許可、“0”にするとGBADIを禁止できます。

また、S12ADIO、GBADI発生時にDTCを起動できます。S12ADIO、GBADI割り込みで変換されたデータの読み出しをDTCで行うと、連続変換がソフトウェアの負担なく実現できます。DTCの設定は「16. データransファクトローラ(DTCa)」を参照してください。

33.5 イベントリンク機能

33.5.1 ELCへのイベント出力動作

ELCでは、S12ADIO割り込み要求信号をイベント信号(S12ADELC)として使用して、あらかじめ設定したモジュールに対してリンク動作が可能です。イベント信号は、イベントリンクコントロールビット(ADELCCR.ELCC[1:0]ビット)で設定した条件で発生します。

イベント信号は該当する割り込み要求許可ビットの設定に関係なく出力することができます。

12ビットA/Dコンバータは、A/D変換終了イベント(S12ADELC)、ウィンドウ機能コンペアマッチイベント(S12ADWMELC)、アンマッチイベント(S12ADWUMELC)を出力します。

ELCへのスキャン終了イベント出力(S12ADELC)は、ADCSR.ADIEの設定によらず、割り込み出力(S12ADIO)と同じ出力タイミングでイベントを出力します。

ELCへのコンペアマッチ/アンマッチイベント(S12ADWMELC/S12ADWUMELC)は、ADCSR.ADIEの設定によらず、割り込み出力(S12ADIO)から1サイクル(PCLK)遅れたタイミングでイベントを出力します。

ELCへのコンペアマッチ/アンマッチイベント(S12ADWMELC/S12ADWUMELC)を使用する場合は、シングルスキャンモードに設定してください。

33.5.2 ELCからのイベントによる12ビットA/Dコンバータの動作

12ビットA/DコンバータはELCのELSRnの設定により、あらかじめ設定したイベントによるA/D変換開始動作が可能です。

33.5.3 ELCからのイベントによる12ビットA/Dコンバータの注意事項

A/D変換中にイベントが発生した場合は、イベントは無効になります。

33.6 基準電圧の選択方法

A/Dコンバータは高電位側基準電圧をVREFH0とAVCC0、低電位側基準電圧をVREFL0とAVSS0からそれぞれ選択することができます。A/D変換前に設定してください。設定の詳細は、「33.2.30 A/D高電位/低電位基準電圧コントロールレジスタ(ADHVREFCNT)」を参照してください。

33.7 許容信号源インピーダンスについて

本MCUのアナログ入力は、高速変換 $1.0\mu\text{s}$ を実現するために、信号源インピーダンスが $0.3\text{k}\Omega$ 以下の入力信号に対し、変換精度が保証される設計となっています。シングルスキャンモードで1端子のみ変換を行うときに外部に大容量を設けている場合は、入力の負荷は実質的に内部入力抵抗の $2.6\text{k}\Omega$ だけになりますので、信号源インピーダンスは不問となります。ただし、ローパスフィルタとなりますので、微分係数の大きなアナログ信号には追従できないことがあります。高速のアナログ信号を変換する場合や、スキャンモードで複数端子の変換を行う場合には、低インピーダンスのバッファを入れてください。

図33.28にアナログ入力端子と外部センサの等価回路を示します。

A/D変換を正しく行うためには、図33.28に示す内部コンデンサCへの充電が所定の時間内に終了することが必要です。この所定の時間をサンプリング時間と言います。




図33.28 アナログ入力端子と外部センサの等価回路

33.8 使用上の注意事項

33.8.1 データレジスタの読み出し注意事項

A/Dデータレジスタ、A/Dデータ二重化レジスタ、A/Dデータ二重化レジスタA、A/Dデータ二重化レジスタB、A/D温度センサデータレジスタ、A/D内部基準電圧データレジスタ、およびA/D自己診断データレジスタの読み出しは、ワード単位で行ってください。バイト単位で上位バイト/下位バイトの2回に分けて読み出すことにより、1回目に読み出したA/D変換値と2回目に読み出したA/D変換値が変化するのを避けるため、バイト単位の読み出しは行わないでください。

33.8.2 A/D変換停止時の注意事項

A/D変換開始条件に非同期トリガ、または同期トリガを選択している場合、A/D変換を停止させるためには、図33.29のフローチャートの手順に従ってください。




図33.29 ADCSR.ADSTビットによるソフトウェアクリア実行の設定フロー

33.8.3 A/D 変換強制停止と開始時の動作タイミング

12ビットA/Dコンバータのアナログ部が停止した状態でADCSR.ADSTビットを“1”に設定し12ビットA/Dコンバータのアナログ部が動作を開始するのにADCLKで最大6クロックの時間を必要とします。

ADCSR.ADSTビットを“0”に設定してA/D変換を強制停止させると、12ビットA/Dコンバータのアナログ部が動作を停止するのに、ADCLKで最大3クロックの時間を必要とします。

33.8.4 スキャン終了割り込み処理の注意事項

トリガ起動による同一アナログ入力のスキャンを2回行う場合等で、1回目のスキャン終了割り込み発生から、2回目のスキャンによる最初のアナログ入力のA/D変換が終了するまでに、CPUがA/D変換データを読み出し終えていなければ、1回目のA/D変換データが2回目のA/D変換データで上書きされます。

33.8.5 モジュールストップ機能の設定

モジュールストップコントロールレジスタA(MSTPCRA)により、12ビットA/Dコンバータの動作禁止/許可を設定することが可能です。初期値では、12ビットA/Dコンバータの動作は停止します。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。モジュールストップ状態を解除した後は、 $1\mu s$ 待ってからA/D変換を開始してください。詳細は「11. 消費電力低減機能」を参照してください。

33.8.6 低消費電力状態への遷移時の注意

モジュールストップモードやソフトウェアスタンバイモードへ移行する場合は、A/D変換を停止させてください。A/D変換を停止させる際、ADCSR.ADSTビットを“0”に設定後、12ビットA/Dコンバータのアナログ部が停止するまでの時間を確保する必要があります。この時間を確実に確保するために以下の手順で設定してください。

図33.29に示す、ADCSR.ADSTビットによるソフトウェアクリア実行の設定フローに従い、ADCSR.ADSTビットを“0”に設定してください。その後、ADCLKの2クロック期間待った後、モジュールストップモードやソフトウェアスタンバイモードへ移行させてください。

33.8.7 ソフトウェアスタンバイモード解除時の注意

ソフトウェアスタンバイモードを解除した後は、水晶発振安定時間またはPLL回路の安定時間経過後、さらに $1\mu s$ 以上待ってからA/D変換を開始してください。詳細は「11. 消費電力低減機能」を参照してください。

33.8.8 12ビットA/Dコンバータを使用する場合の端子の設定

12ビットA/Dコンバータを使用する場合は、ポート4の各端子を出力に設定しないでください。ポート4の回路の一部でアナログ電源を使用しているため、出力にするとA/D変換精度に影響があります。

33.8.9 断線検出アシスト機能使用時の絶対精度誤差

断線検出アシスト機能を使用する場合、アナログ入力端子にプルアップ/プルダウン抵抗(R_p)と信号源抵抗(R_s)の抵抗分圧分の誤差電圧が入力され、A/Dコンバータの絶対精度誤差が生じます。絶対精度の誤差は下式で表されます。

断線検出アシスト機能は、十分な評価の上、使用してください。

$$\text{最大絶対精度誤差 (LSB)} = 4095 \times R_s/R_p$$

33.8.10 ADHSC ビットの書き換え手順

AD変換動作選択ビット(ADCSR.ADHSC)を書き換える場合("0"から"1"または"1"から"0"にする場合)は、12ビットA/Dコンバータをスタンバイ状態にする必要があります。ADCSR.ADHSCビットの書き換えは下記の1~3の手順で行ってください。また、スリープビット(ADHVREFCNT.ADSL)を"0"にした後は、1μs以上待ってからA/D変換を開始してください。

【ADCSR.ADHSCビットの書き換え手順】

1. スリープビット(ADHVREFCNT.ADSL)を"1"にする。
2. 0.2μs以上待ってから、AD変換動作選択ビット(ADCSR.ADHSC)を書き換える。
3. 4.8μs以上待ってから、スリープビット(ADHVREFCNT.ADSL)を"0"にする。

注. AD変換動作選択ビット(ADCSR.ADHSC)の書き換え以外で、ADHVREFCNT.ADSLビットを"1"にすることは禁止です。

33.8.11 アナログ電源端子他の設定範囲

以下に示す電圧の設定範囲を超えてMCUを使用した場合は、MCUの信頼性に悪影響を及ぼすことがあります。

- アナログ入力電圧の設定範囲

アナログ入力端子ANnに印加する電圧はAVSS0 ≤ VAN ≤ AVCC0の範囲としてください。また、VREFH0端子、VREFL0端子に印加するリファレンス電圧の設定範囲は、VREFH0 ≤ AVCC0、VREFL0 = AVSS0にしてください。アナログ入力端子ANnに印加する電圧が、VREFH0を超える場合は、正しく変換できません(図33.30参照)。




図33.30 アナログ入力端子に印加する電圧と出力コードの関係

- 各電源端子(AVCC0 - AVSS0, VREFH0 - VREFL0, VCC - VSS)の関係

AVSS0とVSSとの関係はAVSS0 = VSSとしてください。アナログ入力端子ANn(n = 016 ~ 031)のA/D変換を行う場合は、AVCC0 = VCCとしてください。また、図33.31に示すように各々の電源間に最短で閉ループが形成できるように0.1μFのコンデンサを接続し、供給元でVREFL0 = AVSS0 = VSSになるように接続してください。12ビットA/Dコンバータを使用しない場合は、AVCC0 = VCC、AVSS0 = VSSとしてください。




図33.31 各電源端子の接続例

33.8.12 ボード設計上の注意

ボード設計時には、デジタル回路とアナログ回路をできるだけ分離してください。また、デジタル回路の信号線とアナログ回路の信号線を交差させたり、近接させたりしないでください。アナログ信号にノイズが乗って、A/D変換値の精度に悪影響を及ぼします。アナログ入力端子(AN000 ~ AN007, AN016 ~ AN031)、基準電源端子(VREFH0)、基準グランド端子(VREFL0)、アナログ電源(AVCC0)は、アナロググランド(AVSS0)で、デジタル回路と分離してください。さらにアナロググランド(AVSS0)は、ボード上の安定したデジタルグランド(VSS)に一点接続してください。

33.8.13 ノイズ対策上の注意

過大なサーボなど異常電圧によるアナログ入力端子(AN000 ~ AN007, AN016 ~ AN031)の破壊を防ぐために、図33.32に示すようにAVCC0とAVSS0間に、VREFH0とVREFL0間に容量を、またアナログ入力端子(AN000 ~ AN007, AN016 ~ AN031)を基準に保護回路を接続してください。




図 33.32 アナログ入力保護回路の例

34. D/A コンバータ (DAa)

34.1 概要

本 MCU は、8 ビット D/A コンバータを 2 チャネル内蔵しています。

表 34.1 に 8 ビット D/A コンバータの仕様を示します。図 34.1 に 8 ビット D/A コンバータのブロック図を示します。

表 34.1 8 ビット D/A コンバータの仕様

項目	内容
分解能	8ビット
出力チャネル	2チャネル
アナログモジュールの干渉対策	<ul style="list-style-type: none"> D/A変換とA/D変換の干渉対策 12ビットA/Dコンバータが outputする12ビットA/Dコンバータ同期D/A変換許可入力信号により、D/A変換データの更新タイミングを制御する。 これにより、8ビットD/Aコンバータのラッシュカレント発生タイミングを許可信号で制御し、干渉によるA/D変換精度劣化を低減する。
消費電力低減機能	モジュールストップ状態への遷移が可能
イベントリンク機能（入力）	イベント信号の入力により、DA0変換開始が可能




図 34.1 8 ビット D/A コンバータのブロック図

表 34.2 に 8 ビット D/A コンバータで使用する入出力端子を示します。

表34.2 8ビットD/Aコンバータの入出力端子

端子名	入出力	機能
AVCC0	入力	12ビットA/Dコンバータと8ビットD/Aコンバータのアナログ電源端子。12ビットA/Dコンバータと8ビットD/Aコンバータを使用しない場合は、VCCに接続してください
AVSS0	入力	12ビットA/Dコンバータと8ビットD/Aコンバータのアナロググランド端子。12ビットA/Dコンバータと8ビットD/Aコンバータを使用しない場合は、VSSに接続してください
DA0	出力	チャネル0のアナログ出力
DA1	出力	チャネル1のアナログ出力

34.2 レジスタの説明

34.2.1 D/A データレジスタ m (DADRM) ($m = 0, 1$)

アドレス DA.DADR0 0008 80C0h, DA.DADR1 0008 80C2h

- DADPR.DPSEL ビット = 0 (データは右詰め)

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

- DADPR.DPSEL ビット = 1 (データは左詰め)

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	0	0	0	0	0	0	0	0

リセット後の値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

DADRM レジスタは、D/A 変換を行うデータを格納するための 16 ビットの読み出し / 書き込み可能なレジスタです。アナログ出力を許可すると、DADRM レジスタの値が変換されアナログ出力端子に出力されます。

DADPR.DPSEL ビットの設定によって 8 ビットのデータの配置を変更できます。“—” のビットは、読むと“0”が読めます。書く場合、“0”としてください。

34.2.2 D/A 制御レジスタ (DACR)

アドレス DA.DACR 0008 80C4h

b7	b6	b5	b4	b3	b2	b1	b0
DAOE1	DAOE0	—	—	—	—	—	—

リセット後の値 0 0 0 1 1 1 1 1

ビット	シンボル	ビット名	機能	R/W
b4-b0	—	予約ビット	読むと“1”が読みます。書く場合、“1”としてください	R/W
b5	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R
b6	DAOE0	D/A出力許可0ビット	0 : チャネル0のアナログ出力 (DA0) を禁止 1 : チャネル0のD/A変換を許可 チャネル0のアナログ出力 (DA0) を許可	R/W
b7	DAOE1	D/A出力許可1ビット	0 : チャネル1のアナログ出力 (DA1) を禁止 1 : チャネル1のD/A変換を許可 チャネル1のアナログ出力 (DA1) を許可	R/W

このレジスタは、DAADSCR.DAADST ビットが“1”(D/A 変換と A/D 変換の干渉対策が有効) の場合、12 ビット A/D コンバータ停止中に設定してください (ADCSR.ADST ビットが“0”的ときに設定してください)。このとき確実に 12 ビット A/D コンバータを停止させるため、トリガ選択をソフトウェアトリガに設定してください。

DAOE0 ビット (D/A 出力許可 0 ビット)

D/A 変換とアナログ出力を制御します。

イベントリンク機能により、DAOE0 ビットを“1”にできます。ELC の ELSR16 レジスタで設定されたイベントが発生すると、DAOE0 ビットが“1”になり、D/A 変換出力を開始します。

DAOE1 ビット (D/A 出力許可 1 ビット)

D/A 変換とアナログ出力を制御します。

34.2.3 DADRm フォーマット選択レジスタ (DADPR) (m = 0, 1)

アドレス DA.DADPR 0008 80C5h

b7	b6	b5	b4	b3	b2	b1	b0
DPSEL	—	—	—	—	—	—	—

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b6-b0	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b7	DPSEL	DADRm フォーマット選択ビット	0 : D/A データレジスタは右詰め 1 : D/A データレジスタは左詰め	R/W

34.2.4 D/A A/D 同期スタート制御レジスタ (DAADSCR)

アドレス DA.DAADSCR 0008 80C6h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	DAADST	—	—	—	—	—	—	—
	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b6-b0	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b7	DAADST	D/A A/D同期変換ビット	0 : 8ビットD/Aコンバータは、12ビットA/Dコンバータと同期変換しない (D/A変換とA/D変換の干渉対策の無効) 1 : 8ビットD/Aコンバータは、12ビットA/Dコンバータと同期変換する (D/A変換とA/D変換の干渉対策の有効)	R/W

DAADSCR レジスタは、D/A 変換と A/D 変換の干渉対策のために、8 ビット D/A コンバータの変換開始タイミングを 12 ビット A/D コンバータからの 12 ビット A/D コンバータ同期 D/A 変換許可入力信号に同期させるかさせないかを選択します。

このレジスタは、12 ビット A/D コンバータ停止中に設定してください (12 ビット A/D コンバータのトリガ選択をソフトウェアトリガに選択後、ADCSR.ADST ビットが “0” のときに設定してください)。

DAADST ビット (D/A A/D 同期変換ビット)

DAADST ビットを “0” にすると、随時 DADRm レジスタ ($m = 0, 1$) の値を D/A 変換します。DAADST ビットを “1” にすると、12 ビット A/D コンバータからの同期 D/A 変換許可信号に同期して D/A 変換が行われます。したがって、DADRm レジスタの値を書き換えても、12 ビット A/D コンバータの A/D 変換が終了するまで D/A 変換は行われません。

DAADST ビットの設定は 12 ビット A/D コンバータの ADCSR.ADST ビットが “0” のときに設定してください。このとき確実に 12 ビット A/D コンバータを停止させるため、トリガ選択をソフトウェアトリガに設定してください。

なお、DAADST ビットを “1” にした場合は、イベント機能は使用できません。ELC の ELSR16 でイベントリンク機能を停止に設定してください。DAADST ビットは、8 ビット D/A コンバータのチャネル 0, 1 の共通仕様です。

34.3 動作説明

2 チャネルの 8 ビット D/A コンバータは、それぞれ独立して変換を行うことができます。

DACR.DAOEm ビット ($m = 0, 1$) を “1” にすると、D/A 変換が許可され変換結果が出力されます。

チャネル 0 の D/A 変換を行う場合の動作例を以下に示します。このときの動作タイミングを図 34.2 に示します。

- (1) DADPR.DPSEL ビットと DADR0 レジスタに D/A 変換を行うためのデータを設定します。
- (2) DACR.DAOE0 ビットを “1” にすると、D/A 変換を開始します。tDCONV 時間経過後、変換結果をアナログ出力端子 DA0 より出力します。DADR0 レジスタを書き換えるか、DAOE0 ビットを “0” にするまで、この変換結果が出力され続けます。出力値（参考）は以下の式で計算します。

$$\frac{\text{DADRm レジスタ}}{256} \times \text{AVCC0}$$

- (3) DADR0 レジスタを書き換えると変換を開始します。tDCONV 時間経過後、変換結果が出力されます。DAADSCR.DAADST ビットが “1”（D/A 変換と A/D 変換の干渉対策が有効）の場合、D/A 変換開始まで最大 A/D 変換 1 回分待たれます（ADCLK が周辺モジュールクロックよりも速い場合は、A/D 変換 1 回分以上待たされる場合があります）。
- (4) DAOE0 ビットを “0” に設定するとアナログ出力を禁止します。




図 34.2 8 ビット D/A コンバータの動作例

34.3.1 D/A 変換と A/D 変換の干渉対策

D/A 変換が始まると 8 ビット D/A コンバータにはラッシュカレントが発生します。8 ビット D/A コンバータと 12 ビット A/D コンバータのアナログ電源が共通のため、発生したラッシュカレントが 12 ビット A/D コンバータの変換に干渉することがあります。

DAADSCR.DAADST ビットを“1”にしている場合、12 ビット A/D コンバータが A/D 変換中に DADRm レジスタ ($m = 0, 1$) にデータを書き換えて、すぐに変換されず、12 ビット A/D コンバータの A/D 変換終了タイミングに同期して変換を開始します。DADRm レジスタへの書き込みから D/A 変換回路の入力に反映するまで最大 A/D 変換 1 回分待たれます。その間 DADRm レジスタ値とアナログ出力値は一致しません。

本機能が有効なときに、DADRm レジスタの値が D/A 変換されたかどうかをソフトウェアで確認する手段はありません。

DAADSCR.DAADST ビットを“1”にしている場合であっても、12 ビット A/D コンバータが ADCSR.ADST ビットを“0”にして停止中であれば DADRm レジスタにデータを書き換えると、1PCLKB 後に D/A 変換を開始します。

図 34.3 に 8 ビット D/A コンバータを 12 ビット A/D コンバータに同期変換させる場合のチャネル 0 の D/A 変換の動作例を示します。

- (1) 12 ビット A/D コンバータが停止中であることを確認し、DAADSCR.DAADST ビットを“1”にする。
- (2) 12 ビット A/D コンバータが停止中であることを確認し、DACR.DAOE0 ビットを“1”にする。
- (3) DADR0 レジスタを設定する (ADCLK が周辺モジュールクロックよりも速い場合は、A/D 変換 1 回分以上待たれる場合があります)。
 - DADR0 レジスタを書き換えたとき、12 ビット A/D コンバータが停止していた場合 (ADCSR.ADST ビット = 0)、1PCLKB 後に D/A 変換が開始されます。
 - DADR0 レジスタを書き換えたとき、12 ビット A/D コンバータが A/D 変換中の場合 (ADCSR.ADST ビット = 1)、A/D 変換終了時に D/A 変換が開始されます。A/D 変換中に 2 回、DADR0 レジスタを書き換えた場合、1 回目の値は、D/A 変換されないことがあります。




図 34.3 8 ビット D/A コンバータを 12 ビット A/D コンバータに同期して変換する例

ADCLK が PCLKB よりも速い場合、A/D 変換 1 と A/D 変換 2 の間に输出される ADCLK 1 周期分の 12 ビット A/D コンバータ同期 D/A 変換許可入力信号を 8 ビット D/A コンバータが取り込めない可能性があります。図 34.4 に 8 ビット D/A コンバータが 12 ビット A/D コンバータ同期 D/A 変換許可入力信号を取り込めない例を示します。この場合、DA0 信号は D/A 変換値 A の出力を継続します。




図 34.4 8 ビット D/A コンバータが 12 ビット A/D コンバータ同期 D/A 変換許可入力信号を取り込めない例

34.4 イベントリンクの動作設定手順

以下にイベントリンク動作手順を示します。

- (1) DADPR.DPSEL ビットの設定と DADR0 レジスタに D/A 変換を行うためのデータを設定します。
- (2) ELC の ELSR16 レジスタにリンクする ELSR16 設定イベント信号のビットの値を設定します。
- (3) ELCR.ELCON ビットを “1” にします。これによりイベントリンクが設定されている全モジュールのイベントリンク動作が有効となります。
- (4) イベント出力元のモジュールを設定し、起動します。モジュールから出力されるイベントにより、DACR.DAOE0 ビットが “1” になり、チャネル 0 の D/A 変換が開始されます。
- (5) 8 ビット D/A コンバータのチャネル 0 のイベントリンク動作を停止するときは、ELSR16.ELS[7:0] ビットに “0000 0000b” を設定してください。また ELCR.ELCON ビットを “0” にすることにより、全モジュールのイベントリンク動作が停止します。

34.5 イベントリンク動作における注意事項

- (1) DACR.DAOE0 ビットへの書き込みサイクル中に ELSR16 レジスタで設定されたイベントが発生すると、DACR.DAOE0 ビットへの書き込みサイクルは行われず、イベント発生による “1” 設定が優先されます。
- (2) D/A 変換と A/D 変換の干渉対策として、DAADSCR.DAADST ビットを “1” にする場合、イベントリンク機能は使用禁止です。

34.6 使用上の注意事項

34.6.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタにより、8ビットD/Aコンバータの動作禁止/許可を設定することができます。初期値では、8ビットD/Aコンバータの動作は停止します。モジュールストップ状態を解除することにより、レジスタのアクセスが可能になります。詳細は「11. 消費電力低減機能」を参照してください。

34.6.2 モジュールストップ時のD/Aコンバータの動作

D/A変換を許可した状態でモジュールストップ状態になるとD/Aコンバータの出力は保持され、アナログ電源電流はD/A変換中と同等になります。モジュールストップ時にアナログ電源電流を低減する必要がある場合は、Dacr.DAOE1, DAOE0ビットをすべて“0”にしてD/Aコンバータの出力を禁止してください。

34.6.3 ソフトウェアスタンバイモード時のD/Aコンバータの動作

D/A変換を許可した状態でソフトウェアスタンバイモードになるとD/Aコンバータの出力は保持され、アナログ電源電流はD/A変換中と同等になります。ソフトウェアスタンバイモードでアナログ電源電流を低減する必要がある場合は、Dacr.DAOE1, DAOE0ビットをすべて“0”にしてD/Aコンバータの出力を禁止してください。

34.6.4 D/A変換とA/D変換の干渉対策有効時の注意事項

Daadscr.Daadstビットが“1”(D/A変換とA/D変換の干渉対策が有効)の場合、12ビットA/Dコンバータをモジュールストップ状態にしないでください。A/D変換が停止するだけでなく、D/A変換が停止する可能性があります。

35. 温度センサ (TEMPZA)

35.1 概要

本 MCU は、温度センサを内蔵しています。温度センサは温度により変化する電圧を出力します。温度センサの出力電圧を 12 ビット A/D コンバータでデジタル値に変換し、温度に換算することで、MCU 周辺の温度を求めるすることができます。

表 35.1 に温度センサの仕様を示します。図 35.1 に温度センサ周りのブロック図を示します。

表 35.1 温度センサの仕様

項目	内容
温度センサ電圧出力	12 ビット A/D コンバータへ出力




図 35.1 温度センサ周りのブロック図


35.2 レジスタの説明

35.2.1 温度センサ校正データレジスタ (TSCDRH, TSCDRL)

アドレス TSCDRL 007F C0ACh



アドレス TSCDRH 007F C0ADh



TSCDRH, TSCDRL レジスタは、工場出荷時に個々のチップごとに測定された温度センサ校正データが格納されています。

温度センサ校正データは、 $T_a = T_j = 88^\circ\text{C}$ 、 $\text{AVCC}0 = \text{VREFH}0 = 3.3\text{V}$ の条件における温度センサの出力電圧を、12 ビット A/D コンバータでデジタル変換した値です。TSCDRH レジスタには変換値の上位 4 ビット、TSCDRL レジスタには下位 8 ビットが格納されています。

35.3 温度センサの使用方法

温度センサは、温度により変化する電圧を出力します。この電圧を 12 ビット A/D コンバータを用いてデジタル変換し、温度に換算することで MCU の周辺の温度を求めるすることができます。

35.3.1 使用前の準備

温度センサの温度特性を示します。温度センサ出力電圧は、温度変化と比例関係にあり、以下の式で表されます。

温度特性の式

$$T = (Vs - V1) / \text{Slope} + T1$$

T : 測定温度 (°C)

Vs : 温度測定時の温度センサの出力電圧 (V)

T1 : 1 点目の試行測定時の温度 (°C)

V1 : 1 点目の試行測定時の温度センサの出力電圧 (V)

T2 : 2 点目の試行測定時の温度 (°C)

V2 : 2 点目の試行測定時の温度センサの出力電圧 (V)

Slope : 温度センサの温度傾斜 (V/ °C) $\text{Slope} = (V2 - V1) / (T2 - T1)$

温度センサには個体間ばらつきがあるため、以下のような異なる温度 2 点の試行測定を実施しておくことを推奨します。

まず、温度 T1 のときの温度センサの出力電圧 V1 を 12 ビット A/D コンバータで試行測定することで求めます。

次に、温度 T1 と異なる温度 T2 のときの温度センサの出力電圧 V2 を 12 ビット A/D コンバータにて試行測定することで求めます。

両者の測定結果から、温度傾斜 ($\text{Slope} = (V2 - V1) / (T2 - T1)$) を求めます。

この Slope を温度特性の式に代入し、温度特性 $T = (Vs - V1) / \text{Slope} + T1$ を求めます。

また、「40. 電気的特性」に記載の温度傾斜を用いることで、温度 T1 のときの温度センサの出力電圧 V1 を、12 ビット A/D コンバータで試行測定することで求め、下記式により測定温度を算出します。なお、本測定温度精度は 2 点測定方法よりも劣ります。

$$T = (Vs - V1) / \text{Slope} + T1$$

また、本 MCU は、TSCDRH, TSCDRL レジスタに、 $Ta = Tj = 88^{\circ}\text{C}$ 、 $AVCC0 = VREFH0 = 3.3\text{V}$ の条件における温度センサの温度測定値 (CAL_{88}) を格納しています。この値を 1 点目の試行測定結果として使用することで、使用前の準備を省略することができます。

この測定値 CAL_{88} は、以下のように計算できます。

$$CAL_{88} = (\text{TSCDRH レジスタ値} \ll 8) + \text{TSCDRL レジスタ値}$$

CAL_{88} から V1 を求めると、

$$V1 = 3.3 \times CAL_{88}/4096 [\text{V}]$$

となり、これを用いると、測定温度は下記の式にて算出できます。

$$T = (Vs - V1) / \text{Slope} + 88 [^\circ\text{C}]$$

T : 測定温度 (°C)

Vs : 温度測定時の温度センサの出力電圧 (V)

V1 : Ta = Tj = 88 °C、AVCC0 = VREFH0 = 3.3V 時の温度センサの出力電圧 (V)

Slope : 表 40.46 に記載の温度傾斜 ÷ 1000 (V/ °C)

なお、測定温度誤差 (ばらつき範囲は 3σ) は、図 35.2 のとおりです。




図 35.2 測定温度誤差 (設計値)

35.3.2 12 ビット A/D コンバータの設定

詳細は、「33. 12 ビット A/D コンバータ (S12ADE)」を参照してください。

36. コンパレータ B (CMPBa)

コンパレータ B はリファレンス入力電圧と、アナログ入力電圧を比較します。コンパレータ B0 とコンパレータ B1 の独立した 2 つのコンパレータです。

本章に記載している PCLK とは PCLKB を指します。

36.1 概要

リファレンス入力電圧とアナログ入力電圧の比較結果を、ソフトウェアで読みます。また、比較結果を外部に出力することができます。リファレンス入力電圧として CVREFBn ($n=0, 1$) 端子への入力、または MCU 内部で生成する内部基準電圧 (1.44V) のいずれかを選択可能です。

動作開始前にコンパレータ B 応答速度を設定することができます。高速モードにすると応答遅延時間が小さくなりますですが消費電流は大きくなります。低速モードにすると応答遅延時間が大きいですが、消費電流は小さくなります。

表 36.1 にコンパレータ B の仕様、図 36.1 にコンパレータ B (ウィンドウ機能無効時) のブロック図、図 36.2 にコンパレータ B (ウィンドウ機能有効時) のブロック図、表 36.2 にコンパレータ B の入出力端子を示します。

表36.1 コンパレータBの仕様

項目	内容
アナログ入力電圧	CMPBn 端子への入力電圧 ($n=0, 1$)
リファレンス入力電圧	CVREFBn 端子への入力電圧 ($n=0, 1$) または内部基準電圧
比較結果	CPBFLG.CPBnOUT フラグの読み出し ($n=0, 1$) 比較結果を CMPOBn 端子 ($n=0, 1$) へ出力可能
割り込み要求発生タイミング	コンパレータ B0 の比較結果が変化したとき コンパレータ B1 の比較結果が変化したとき
ELCへのイベント発生タイミング	コンパレータ B0 の比較結果が変化したとき コンパレータ B0 または B1 の比較結果が変化したとき
選択機能	<ul style="list-style-type: none"> • デジタルフィルタ機能 デジタルフィルタの有無、サンプリング周波数を選択可能 • ウィンドウ機能 ウィンドウ機能 (低電位側リファレンス (VRFL) < CMPBn ($n=0, 1$) < 高電位側リファレンス (VRFH)) の有効/無効選択可能 • リファレンス入力電圧 CVREFBn 端子入力/内部基準電圧 (内部生成) を選択可能 ($n=0, 1$) • コンパレータ B 応答速度 高速モード/低速モードを選択可能
消費電力低減機能	モジュールストップ状態への設定が可能




図 36.1 コンパレータ B のブロック図（ウィンドウ機能無効時）




図 36.2 コンパレータ B のブロック図（ウィンドウ機能有効時）

表 36.2 コンパレータ B の入出力端子

端子名	入出力	機能
CMPB0	入力	コンパレータ B0 用アナログ端子
CVREFB0	入力	コンパレータ B0 用リファレンス入力電圧端子
CMPB1	入力	コンパレータ B1 用アナログ端子
CVREFB1	入力	コンパレータ B1 用リファレンス入力電圧端子
CMPOB0	出力	コンパレータ B0 出力端子
CMPOB1	出力	コンパレータ B1 出力端子

36.2 レジスタの説明

36.2.1 コンパレータB制御レジスタ1 (CPBCNT1)

アドレス 0008 C580h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	CPB1I NI	—	—	—	CPB0I NI

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	CPB0INI	コンパレータB0許可ビット	0: 禁止 1: 許可 (コンパレータの電源ON))	R/W
b3-b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b4	CPB1INI	コンパレータB1許可ビット	0: 禁止 1: 許可 (コンパレータの電源ON))	R/W
b7-b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

36.2.2 コンパレータB制御レジスタ2 (CPBCNT2)

アドレス 0008 C581h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	CPB1W CP	—	—	—	CPB0W CP

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	CPB0WCP	コンパレータB0ウィンドウ機能有効ビット	0: 無効 1: 有効	R/W
b3-b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b4	CPB1WCP	コンパレータB1ウィンドウ機能有効ビット	0: 無効 1: 有効	R/W
b7-b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

36.2.3 コンパレータB フラグレジスタ (CPBFLG)

アドレス 0008 C582h

b7	b6	b5	b4	b3	b2	b1	b0
CPB10 UT	—	—	—	CPB0O UT	—	—	—
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b2-b0	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b3	CPB0OUT	コンパレータB0モニタフラグ	(ウィンドウ機能無効時) 0 : CMPB0 < CVREFB0、またはCMPB0 < 内部基準電圧またはコンパレータB0動作禁止 1 : CMPB0 > CVREFB0、またはCMPB0 > 内部基準電圧 (ウィンドウ機能有効時) 0 : CMPB0 < 低電位側リファレンス (VRFL) またはCMPB0 > 高電位側リファレンス (VRFH) またはコンパレータB0動作禁止 1 : 低電位側リファレンス (VRFL) < CMPB0 < 高電位側リファレンス (VRFH)	R
b6-b4	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b7	CPB1OUT	コンパレータB1モニタフラグ	(ウィンドウ機能無効時) 0 : CMPB1 < CVREFB1、またはCMPB1 < 内部基準電圧またはコンパレータB1動作禁止 1 : CMPB1 > CVREFB1、またはCMPB1 > 内部基準電圧 (ウィンドウ機能有効時) 0 : CMPB1 < 低電位側リファレンス (VRFL) またはCMPB1 > 高電位側リファレンス (VRFH) またはコンパレータB1動作禁止 1 : 低電位側リファレンス (VRFL) < CMPB1 < 高電位側リファレンス (VRFH)	R

36.2.4 コンパレータB割り込み制御レジスタ (CPBINT)

アドレス 0008 C583h

b7	b6	b5	b4	b3	b2	b1	b0
—	CPB1I NTPL	CPB1I NTEG	CPB1I NTEN	—	CPB0I NTPL	CPB0I NTEG	CPB0I NTEN

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	CPB0INTEN	コンパレータB0割り込み許可ビット	0: 禁止 1: 許可	R/W
b1	CPB0INTEG	コンパレータB0割り込み／ ELCエッジ選択ビット（注1）	0: 片エッジ 1: 兩エッジ	R/W
b2	CPB0INTPL	コンパレータB0割り込み／ ELCエッジ極性選択ビット（注2）	0: 立ち下がりエッジ 1: 立ち上がりエッジ	R/W
b3	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b4	CPB1INTEN	コンパレータB1割り込み許可ビット	0: 禁止 1: 許可	R/W
b5	CPB1INTEG	コンパレータB1割り込み／ ELCエッジ選択ビット（注1）	0: 片エッジ 1: 兩エッジ	R/W
b6	CPB1INTPL	コンパレータB1割り込み／ ELCエッジ極性選択ビット（注2）	0: 立ち下がりエッジ 1: 立ち上がりエッジ	R/W
b7	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注1. CPB0INTPLビットを変更すると、IR058.IRビットが“1”(割り込み要求あり)に、CPB1INTPLビットを変更すると、IR059.IRビットが“1”(割り込み要求あり)になることがあります。「14. 割り込みコントローラ(ICUบ)」を参照してください。

注2. CPBnINTPLビットはCPBnINTEGビット=0（コンパレータ割り込みエッジに片エッジを選択）のときのみ有効です。

36.2.5 コンパレータB フィルタ選択レジスタ (CPBF)

アドレス 0008 C584h

b7	b6	b5	b4	b3	b2	b1	b0
CPB1F[1:0]	—	CPB1F EN	CPB0F[1:0]	—	CPB0F EN		
リセット後の値 0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CPB0FEN	コンパレータB0 フィルタ有効／無効選択ビット（注1）	0 : フィルタ無効 1 : フィルタ有効	R/W
b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b3-b2	CPB0F[1:0]	コンパレータB0 フィルタ選択ビット（注1）	b3 b2 0 0 : PCLKでサンプリング 0 1 : PCLK/8でサンプリング 1 0 : PCLK/32でサンプリング 1 1 : PCLK/64でサンプリング	R/W
b4	CPB1FEN	コンパレータB1 フィルタ有効／無効選択ビット（注1）	0 : フィルタ無効 1 : フィルタ有効	R/W
b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b7-b6	CPB1F[1:0]	コンパレータB1 フィルタ選択ビット（注1）	b7 b6 0 0 : PCLKでサンプリング 0 1 : PCLK/8でサンプリング 1 0 : PCLK/32でサンプリング 1 1 : PCLK/64でサンプリング	R/W

注1. CPBnF[1:0]ビットはCPBnFENビット=1のとき（フィルタ有効を選択時）のみ有効です。

36.2.6 コンパレータB モード選択レジスタ (CPBMD)

アドレス 0008 C585h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	CPBSP DMD
リセット後の値 0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CPBSPDMD	コンパレータB速度選択ビット	0 : 高速モード 1 : 低速モード（注1）	R/W
b7-b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注1. CPBSPDMDビットを書き換える場合は、CPBCNT1レジスタのCPBnINIビット(n=0, 1)を“0”にしてから書き換えてください。

36.2.7 コンパレータB リファレンス入力電圧選択レジスタ (CPBREF)

アドレス 0008 C586h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	CPB1V RF	—	—	—	CPB0V RF

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	CPB0VRF	コンパレータB0リファレンス入力電圧選択ビット	0: コンパレータB0リファレンス入力電圧はCVREFB0入力 1: コンパレータB0リファレンス入力電圧は内部基準電圧 (注1、注2、注3)	R/W (注4)
b3-b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b4	CPB1VRF	コンパレータB1リファレンス入力電圧選択ビット	0: コンパレータB1リファレンス入力電圧はCVREFB1入力 1: コンパレータB1リファレンス入力電圧は内部基準電圧 (注1、注2、注3)	R/W (注4)
b7-b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

- 注1. ウィンドウ機能無効時のみ有効です。ウィンドウ機能有効時では、本ビットの設定に関わらずコンパレータB内部のリファレンス入力電圧が選択されます。
- 注2. 内部基準電圧を選択している場合は、A/Dコンバータに温度センサ出力は選択禁止です。
- 注3. 内部基準電圧を選択した場合は電圧発生回路が動作し、75μA程度電流が増加します。内部基準電圧を選択したままソフトウェアスタンバイモードに遷移しても電圧発生回路は自動的にOFFしません。
- 注4. CPBnVRFビットは、CPBCNT2.CPBnWCP = 0のときは書き換え禁止です。

<リファレンス入力電圧を変更する場合の注意点>

◆リファレンス入力電圧を CVREFBn (n=0、1) から内部基準電圧へ変更する場合、下記手順に従い、変更してください。

1. CPBCNT1.CPBnINI ビットを “1” にする。
2. CPBCNT2.CPBnWCP ビットを “1” にする。
3. CPBREF.CPBnVRF ビットを “1” にして、内部基準電圧を選択する。
4. CVREFBn 端子として使用しているポートの端子機能制御レジスタのアナログ選択ビット (ASEL) を “0” にする。
5. コンパレータ安定時間を持つ (最小 100μs)。
6. CPBCNT2.CPBnWCP ビットを “0” にする。

◆リファレンス入力電圧を内部基準電圧から CVREFBn (n=0、1) へ変更する場合、下記手順に従い、変更してください。

1. CPBCNT1.CPBnINI ビットを “1” にする。
2. CPBCNT2.CPBnWCP ビットを “1” にする。
3. CPBREF.CPBnVRF ビットを “0” にして、CVREFBn 端子入力を選択する。
4. CVREFBn 端子として使用しているポートの端子機能制御レジスタのアナログ選択ビット (ASEL) を “1” にする。
5. コンパレータ安定時間を持つ (最小 100μs)。
6. CPBCNT2.CPBnWCP ビットを “0” にする。

36.2.8 コンパレータB出力制御レジスタ (CPBOCR)

アドレス 0008 C587h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	CPB1O P	CPB1O E	—	—	CPB0O P	CPB0O E

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	CPB0OE	CMPOB0端子出力許可ビット	0 : コンパレータB0のCMPOB0端子出力禁止（注1） 1 : コンパレータB0のCMPOB0端子出力許可	R/W
b1	CPB0OP	CMPOB0出力極性選択ビット	0 : コンパレータB0出力をCMPOB0へ出力 1 : コンパレータB0出力の反転をCMPOB0へ出力	R/W
b3-b2	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b4	CPB1OE	CMPOB1端子出力許可ビット	0 : コンパレータB1のCMPOB1端子出力禁止（注1） 1 : コンパレータB1のCMPOB1端子出力許可	R/W
b5	CPB1OP	CMPOB1出力極性選択ビット	0 : コンパレータB1出力をCMPOB1へ出力 1 : コンパレータB1出力の反転をCMPOB1へ出力	R/W
b7-b6	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注1. CPBnOEビット (n=0, 1) を“0”として、CMPOBn (n=0, 1) 端子出力禁止とした場合、CPBnOPビット (n=0, 1) の値に関わらず、CMPOBn (n=0, 1) へは“0”を出力します。

36.3 動作説明

コンパレータ B0 とコンパレータ B1 はそれぞれ独立して動作できます。動作は同じです。なお、コンパレータ中にレジスタの値を変更した時の動作は保証しません。表 36.3 にウィンドウ機能無効時のコンパレータ B 関連レジスタの設定手順を、表 36.4 にウィンドウ機能有効時のコンパレータ B 関連レジスタの設定手順を示します。

表36.3 コンパレータB関連レジスタの設定手順（ウィンドウ機能無効時）

順番	レジスタ	ビット	設定値	
1	CMPBn端子を割り当てるポートのP**PFS	ASEL	1	
2	CPBMD	CPBSPDMD	コンパレータ応答速度の選択 (0:高速モード/1:低速モード)	
3	CPBCNT1	CPBnINI (n=0, 1)	電源ONにする: 1	
4	CPBCNT2	CPBnWCP (n=0, 1)	1 (注1)	
5	CPBREF	CPBnVRF (n=0, 1)	0: リファレンス入力電圧=CVREFBn入力 (注1)	1: リファレンス入力電圧=内部基準電圧
6	CVREFBn端子を割り当てるポートのP**PFS	ASEL	1	0
7	コンパレータ安定時間(最小100μs)待ち (注1)			
8	CPBCNT2	CPBnWCP (n=0, 1)	0 (注1)	
9	CPBF	フィルタ有無、サンプリングクロック選択		
10	コンパレータ安定時間(最小100μs)待ち			
11	CPBOCR	CPBnOP、CPBnOE (n=0, 1)	CMPOBn出力の設定(極性選択、出力許可/禁止を設定)	
12	CPBINT	CPBnINTEN (n=0, 1)	割り込みを使用する場合: 1(割り込み許可)	
		CPBnINTEG (n=0, 1)	割り込みまたはELCを使用する場合: 入力エッジ(1=両エッジ/0=片エッジ)選択	
		CPBnINTPL (n=0, 1)	割り込みまたはELCを使用する場合: CPBnINTEG=0(片エッジ選択) の場合、入力極性を選択(1=立ち上がりエッジ/0=立ち下がりエッジ)	
13	IPR058 (コンパレータB0)、 IPR059 (コンパレータB1)	IPR[3:0]	割り込みを使用する場合: 割り込み優先レベル選択	
	IR058 (コンパレータB0)、 IR059 (コンパレータB1)	IR	割り込みを使用する場合: 0(割り込み要求なし: 初期化)	
	IER07	IEN2 (コンパレータB0)、 IEN3 (コンパレータB1)	割り込みを使用する場合: 1(割り込みコントローラ(ICU)側の 割り込み許可)	

注1. リファレンス入力電圧をCVREFBn入力から内部基準電圧、もしくは内部基準電圧からCVREFBn入力へ変更する場合、必要な設定です。リセット解除後でCVREFBn入力を選択する場合であればCPBREF.CPBnVRFビットの初期値が“0”であるため、手順4、5、7、8は不要です。

表36.4 コンパレータB関連レジスタの設定手順（ウィンドウ機能有効時）

順番	レジスタ	ビット	設定値
1	CMPBn端子を割り当てるポートのP**PFS	ASEL	1
2	CPBMD	CPBSPDMD	0 (必ず高速モードを指定)
3	CPBCNT1	CPBnINI (n=0、1)	電源ONにする : 1
4	CPBF	フィルタ有無、サンプリングクロック選択	
5	CPBCNT2	CPBnWCP (n=0、1)	1 (動作許可)
6	コンパレータ安定時間（最小100μs）待ち		
7	CPBOCR	CPBnOP、CPBnOE (n=0、1)	CMPOBn出力の設定（極性選択、出力許可/禁止を設定）
8	CPBINT	CPBnINTEN (n=0、1)	割り込みを使用する場合 : 1 (割り込み許可)
		CPBnINTEG (n=0、1)	割り込みまたはELCを使用する場合 : 入力エッジ (1=両エッジ/0=片エッジ) 選択
		CPBnINTPL (n=0、1)	割り込みまたはELCを使用する場合 : CPBnINTEG=0 (片エッジ選択) の場合、入力極性選択 (1=立ち上がりエッジ/0=立ち下がエッジ) 選択
9	IPR058 (コンパレータB0)、 IPR059 (コンパレータB1)	IPR[3:0]	割り込みを使用する場合 : 割り込み優先レベル選択
	IR058 (コンパレータB0)、 IR059 (コンパレータB1)	IR	割り込みを使用する場合 : 0 (割り込み要求なし : 初期化)
	IER07	IEN2 (コンパレータB0)、 IEN3 (コンパレータB1)	割り込みを使用する場合 : 1 (割り込み許可)

図 36.3 にコンパレータ B_n (n = 0, 1) (ウィンドウ機能無効時) の動作例を示します。

リファレンス入力電圧 (CVREFB0/CVREFB1、または内部基準電圧) とアナログ入力電圧の比較を行います。リファレンス入力よりアナログ入力の電圧が高い場合は、CPBFLG.CPBnOUT ビットが “1” になり、リファレンス入力よりアナログ入力の電圧が低い場合は、CPBnOUT ビットが “0” になります。

コンパレータ B_n 割り込みを使用する場合は、CPBINT.CPBnINTEN ビットを “1” (割り込み許可) にしてください。このとき比較結果が変化すれば、コンパレータ B_n 割り込み要求が発生します。割り込みについては「36.4 コンパレータ B0、コンパレータ B1 割り込み」を参照してください。

コンパレータ B_n は ELC ヘイイベントを出力し、他のモジュールを動作させることができます。ELC については「36.5 イベントリンク出力機能」を参照してください。

コンパレート中は、各レジスタの値は変更しないでください。




図 36.3 コンパレータ B_n (n = 0, 1) の動作例 (ウィンドウ機能無効時)

図 36.4 にコンパレータ Bn ($n = 0, 1$) (ウィンドウ機能有効時) の動作例を示します。

ウィンドウ機能用内部基準電圧 (VRFH/VRFL) とアナログ入力電圧の比較を行います。VRFL < アナログ入力の電圧 < VRFH となる場合は、CPBnOUT ビットが “1” になり、アナログ入力の電圧 < VRFL または VRFH < アナログ入力の電圧となる場合は CPBnOUT ビットが “0” になります。

コンパレータ Bn 割り込みを使用する場合は、CPBINT.CPBnINTEN ビットを “1” (割り込み許可) にしてください。このとき比較結果が変化すれば、コンパレータ Bn 割り込み要求が発生します。割り込みについては「36.4 コンパレータ B0、コンパレータ B1 割り込み」を参照してください。

コンパレータ Bn は ELC ヘイイベントを出力し、他のモジュールを動作させることができます。ELC については「36.5 イベントリンク出力機能」を参照してください。

コンパレート中は、各レジスタの値は変更しないでください。




図 36.4 コンパレータ Bn ($n = 0, 1$) の動作例 (ウィンドウ機能有効時)

36.3.1 コンパレータ Bn デジタルフィルタ ($n = 0, 1$)

サンプリングクロックは、CPBF.CPBnF[1:0] ビットで選択できます。サンプリングクロックごとにコンパレータ Bn の CPBnOUT 出力信号 (内部信号) をサンプリングし、レベルが 3 度一致した次のクロックタイミングで、IR058.IR ビット (コンパレータ B0 選択時)、IR059.IR ビット (コンパレータ B1 選択時) が “1” (割り込み要求あり) になり、ELC イベントが出力されます。

図 36.5 にコンパレータ Bn デジタルフィルタの構成を、図 36.6 にコンパレータ Bn デジタルフィルタの動作例を示します。




図 36.5 コンパレータ Bn デジタルフィルタ (n = 0, 1) の構成




図 36.6 コンパレータ Bn デジタルフィルタ (n = 0, 1) の動作例

36.4 コンパレータ B0、コンパレータ B1 割り込み

コンパレータ B はコンパレータ B0、コンパレータ B1 の 2 つの割り込み要求を発生します。コンパレータ Bn ($n = 0, 1$) 割り込みは、IR058.IR、IR059.IR、IPR058.IPR[3:0]、IPR059.IPR[3:0] ビットと、それぞれ 1 つの割り込みベクタを持ちます。

コンパレータ Bn 割り込みを使用するときは、CPBINT.CPBnINTEN ビットを “1”（割り込み許可）にしてください。さらに片エッジ検出か両エッジ検出かを CPBINT.CPBnINTEG ビットで選択できます。片エッジ選択時は極性を CPBINT.CPBnINTPL ビットで選択できます。

また、4 種類のサンプリングクロックを持つデジタルフィルタを通して入力することも可能です。

36.5 イベントリンク出力機能

イベントリンクコントローラ (ELC) に対して以下のタイミングでイベント出力を行う機能を持っています。

- (1) コンパレータ B0 の比較結果が変化したとき
- (2) コンパレータ B0、B1 の比較結果が変化したとき

コンパレータ B0、B1 からの結果が同時、あるいは連続して出力された場合、1 つのイベントとして出力されます。

36.5.1 割り込み処理とイベントリンクの関係

コンパレータ Bn はイベントリンクコントローラ (ELC) へイベントを出力し、あらかじめ設定したモジュールを動作させることができます。ELC へのイベントは CPBnINTEN ビットの値に関わらず出力されます。

コンパレータ Bn から ELC へのイベント出力信号は、割り込み要求信号と同様に片エッジ検出か両エッジ検出かを CPBINT.CPBnINTEG ビットで選択できます。片エッジ選択時は極性を CPBINT.CPBnINTPL ビットで選択できます。

36.5.2 コンパレータ Bn 出力 (n = 0、1) 機能

コンパレータ B の比較結果を外部端子へ出力することができます。CPBOCR.CPBnOP ビット、CPBOCR.CPBnOE ビット (n = 0、1) により出力極性 (そのまま出力 / 反転出力) および、出力許可 / 禁止を設定できます。レジスタ設定とコンパレータ出力の対応は、「36.2.8 コンパレータ B 出力制御レジスタ (CPBOCR)」を参照してください。

外部端子 CMPOB0 または CMPOB1 へコンパレータ B 比較結果を出力する場合は、以下の手順に従ってポート設定してください (リセット後、ポートは入力設定になっています)。

- (1) コンパレータ B のモード設定、入力設定をする (表 36.3 記載の順番 1 ~ 10 および、表 36.4 記載の順番 1 ~ 6)。
- (2) CMPOB0、CMPOB1 出力極性選択、出力許可をする (CPBOCR.CPBnOP ビット、CPBOCR.CPBnOE ビットを設定)。
- (3) CMPOB0、CMPOB1 出力端子に対応するポートモードレジスタ、端子機能制御レジスタの設定をする (端子から出力開始)。

36.5.3 コンパレータBを使用したソフトウェアスタンバイモード復帰例

コンパレータB0出力を使用してソフトウェアスタンバイモードから復帰する例を示します。

この例では、ソフトウェアスタンバイモード移行前がリファレンス入力電圧 (CVREFB0) > アナログ入力電圧 (CMPB0) の場合を示します。

ソフトウェアスタンバイモード移行前に下記①～③の設定を行ってください。

- ① 「36.3 動作説明」に従ってコンパレータB0関連レジスタの設定を行ってください。

ただし、CPBF.CPB0FENビットはフィルタ無効、CPBOCR.CPB0OEビットは出力許可、
CPBOCR.CPB0OPビットはコンパレータB0出力をCMPOB0へ出力に設定してください。

- ② 「14.4.8 外部端子割り込み」に従ってIRQ7の割り込み設定を行ってください。

ただし、IRQFLTE0.FLTEN7ビットは“0”(デジタルフィルタ無効)、IRQCRn.IRQMD[1:0]ビットはコン
パレータB0出力と同じ極性を選択してください。

この例では立ち上がりエッジ選択となります。

- ③ マルチファンクションピンコントローラ(MPC)の設定でCMPOB0機能選択とIRQ7を有効にしてください。

ソフトウェアスタンバイモードから復帰する場合は、コンパレータB0用アナログ端子(CMPB0)からリ
ファレンス入力電圧(CVREFB0) < アナログ入力電圧(CMPB0)となる電圧を入力することで、コンパ
レータB0出力端子(CMPOB0)を経由してIRQ7割り込みが発生し、ソフトスタンバイモードから復帰し
ます。

36.6 使用上の注意事項

36.6.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタB(MSTPCR)により、コンパレータBの動作禁止／許可を
設定することができます。初期値では、コンパレータBの動作は停止します。モジュールストップ状態を解
除することにより、レジスタのアクセスが可能になります。詳細は「11. 消費電力低減機能」を参照して
ください。

37. データ演算回路 (DOC)

371 概要

データ演算回路(DOC)は、16ビットのデータを比較、加算または減算をする機能です。

表 37.1 にデータ演算回路 (DOC) の仕様を示します。データ演算回路のブロック図を図 37.1 に示します。

16 ビットのデータを比較し、選択した条件に該当する場合に割り込みを発生させることができます。

表37.1 データ演算回路(DOC)の仕様

項目	内容
データ演算機能	16ビットデータの比較、加算、または減算
消費電力低減機能	モジュールストップ状態への設定が可能
割り込み	<ul style="list-style-type: none"> データ比較の結果が一致または不一致のとき データ加算の結果が“FFFFh”より大きくなったとき データ減算の結果が“0000h”より小さくなったとき
イベントリンク機能(出力)	<ul style="list-style-type: none"> データ比較の結果が一致または不一致のとき データ加算の結果が“FFFFh”より大きくなったとき データ減算の結果が“0000h”より小さくなったとき




図 37.1 データ演算回路のブロック図

37.2 レジスタの説明

37.2.1 DOC コントロールレジスタ (DOCR)

アドレス 0008 B080h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	DOPCF CL	DOPCF	DOPCI E	—	DCSEL	OMS[1:0]	0 0

ビット	シンボル	ビット名	機能	R/W
b1-b0	OMS[1:0]	動作モード選択ビット	b1 b0 0 0 : データ比較モード 0 1 : データ加算モード 1 0 : データ減算モード 1 1 : 設定しないでください	R/W
b2	DCSEL(注1)	検出条件選択ビット	データ比較の結果 0 : 不一致を検出する 1 : 一致を検出する	R/W
b3	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b4	DOPCIE	データ演算回路割り込み許可ビット	0 : データ演算回路割り込み無効 1 : データ演算回路割り込み有効	R/W
b5	DOPCF	データ演算回路フラグ	演算結果を示します	R
b6	DOPCFCL	DOPCFクリアビット	0 : DOPCF フラグ状態を保持 1 : DOPCF フラグをクリア	R/W
b7	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	RW

注1. データ比較モード選択時のみ有効

OMS[1:0] ビット (動作モード選択ビット)

本ビットの設定によりデータ演算回路の動作モードを選択します。

DCSEL ビット (検出条件選択ビット)

データ比較モード選択時のみ有効です。

本ビットの設定によりデータ比較モード時の結果の検出条件を選択します。

DOPCIE ビット (データ演算回路割り込み許可ビット)

本ビットが“1”の場合、データ演算回路割り込みを許可します。

DOPCF フラグ (データ演算回路フラグ)

[“1”になる条件]

- DCSEL ビットで選択した条件になったとき
- データ加算の結果が“FFFFh”より大きくなったとき
- データ減算の結果が“0000h”より小さくなったとき

[“0”になる条件]

- DOPCFCL ビットに“1”を書き込んだとき


DOPCFCL ビット (DOPCF クリアビット)

本ビットを“1”にすると DOPCF フラグをクリアします。

読むと“0”が読みます。

37.2.2 DOC データインプットレジスタ (DODIR)


アドレス 0008 B082h



DODIR は、演算対象の 16 ビットのデータを格納する 16 ビットの読み出し / 書き込み可能なレジスタです。

37.2.3 DOC データセッティングレジスタ (DODSR)

アドレス 0008 B084h



DODSR は、16 ビットの読み出し / 書き込み可能なレジスタです。データ比較モードでは、基準となる 16 ビットのデータを格納します。また、データ加算モードおよびデータ減算モードでは、演算結果を格納します。

37.3 動作説明

37.3.1 データ比較モード

図 37.2 にデータ比較モードの動作例を示します。

データ演算回路は、データ比較モード時、以下のように動作します。

以下は DCSEL = 0 (データ比較の結果、不一致を検出) 設定時の動作例です。

- (1) DOCR.OMS[1:0] ビットに “00b” を書き込むと、データ比較モードになります。
- (2) DODSR レジスタに基準となる 16 ビットのデータを設定します。
- (3) DODIR レジスタに比較する 16 ビットのデータを書き込みます。
- (4) すべての比較するデータの書き込みが完了するまで、DODIR レジスタに比較する 16 ビットのデータを書き込みます。
- (5) DODIR レジスタに書き込まれたデータが DODSR レジスタに設定されているデータと一致しなかった
(注 1) とき DOCR.DOPCF フラグが “1” になります。また、DOCR.DOPCIE ビットが “1” の場合は、データ演算回路割り込みが発生します。

注 1. DOCR.DCSEL = 0 の場合




図 37.2 データ比較モードの動作例

37.3.2 データ加算モード

図37.3にデータ加算モードの動作例を示します。

データ演算回路は、データ加算モード時、以下のように動作します。

- (1) DOCR.OMS[1:0] ビットに“01b”を書き込むと、データ加算モードになります。
- (2) DODSR レジスタに初期値として 16 ビットのデータを設定します。
- (3) DODIR レジスタに加算する 16 ビットのデータを書き込みます。演算結果は DODSR レジスタに格納されます。
- (4) すべての加算するデータの書き込みが完了するまで、DODIR レジスタに加算する 16 ビットのデータを書き込みます。
- (5) 演算結果が“FFFFh”よりも大きくなったとき DOCR.DOPCF フラグが“1”になります。また、DOCR.DOPCIE ビットが“1”的場合は、データ演算回路割り込みが発生します。




図37.3 データ加算モードの動作例

37.3.3 データ減算モード

図37.4にデータ減算モードの動作例を示します。

データ演算回路は、データ減算モード時、以下のように動作します。

- (1) DOCR.OMS[1:0] ビットに“10b”を書き込むと、データ減算モードになります。
- (2) DODSR レジスタに初期値として 16 ビットのデータを設定します。
- (3) DODIR レジスタに減算する 16 ビットのデータを書き込みます。演算結果は DODSR レジスタに格納されます。
- (4) すべての減算するデータの書き込みが完了するまで、DODIR レジスタに減算する 16 ビットのデータを書き込みます。
- (5) 演算結果が“0000h”よりも小さくなったとき DOCR.DOPCF フラグが“1”になります。また、DOCR.DOPCIE ビットが“1”的場合は、データ演算回路割り込みが発生します。




図37.4 データ減算モードの動作例

37.4 割り込み要求

データ演算回路が生成する割り込み要求には、データ演算回路割り込みがあります。割り込み要因が発生するとデータ演算回路フラグが“1”になります。表37.2に割り込み要求の内容を示します。

表37.2 データ演算回路割り込み要求

割り込み要求	データ演算回路フラグ	割り込み発生タイミング
データ演算回路割り込み	DOPCF	<ul style="list-style-type: none"> • データ比較の結果が一致または不一致のとき • データ加算の結果が“FFFFh”より大きくなったとき • データ減算の結果が“0000h”より小さくなったとき

37.5 イベントリンク出力機能

DOC はイベントリンクコントローラ (ELC) へ以下の条件でイベントを出力し、あらかじめ設定していたモジュールを動作させることができます。

- データ比較の結果が一致または不一致のとき
- データ加算の結果が “FFFFh” より大きくなったとき
- データ減算の結果が “0000h” より小さくなったとき

37.5.1 割り込み処理とイベントリンクの関係

DOC には、割り込みを許可 / 禁止するビットがあります。割り込み要因が発生すると割り込み許可ビットが許可の場合に CPU に対して割り込み要求信号を出力します。

これに対してイベントリンク出力信号は、割り込み要因が発生すると割り込み許可ビットに依存せず、ELC を介して他のモジュールにイベント信号として出力します。

37.6 使用上の注意事項

37.6.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCR B) により、データ演算回路の動作を禁止 / 許可することができます。初期値では、データ演算回路の動作は停止します。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は「11. 消費電力低減機能」を参照してください。

38. RAM

本 MCU は、高速スタティック RAM を内蔵しています。

38.1 概要

表 38.1 に RAM の仕様を示します。

表 38.1 RAM の仕様

項目	内容
RAM容量	最大48Kバイト (注2)
アクセス	<ul style="list-style-type: none"> 読み出し、書き込みともに1サイクルで動作 RAM有効/無効選択可能 (注1)
消費電力低減機能	モジュールストップ状態への設定が可能

注1. SYSCR1.RAME ビットにより選択可能です。SYSCR1 レジスタについては、「3.2.2 システムコントロールレジスタ1 (SYSCR1)」を参照してください。

注2. 製品によって RAM 容量が異なります。

RAM容量	RAMアドレス
48Kバイト	RAM0 : 0000 0000h ~ 0000 BFFFh
32Kバイト	RAM0 : 0000 0000h ~ 0000 7FFFh
16Kバイト	RAM0 : 0000 0000h ~ 0000 3FFFh
10Kバイト	RAM0 : 0000 0000h ~ 0000 27FFh

38.2 動作説明

38.2.1 消費電力低減機能

モジュールストップコントロールレジスタ C (MSTPCRC) の設定により、RAM へのクロック供給を停止させることで、消費電力を低減ができます。

MSTPCRC.MSTPC0 ビットを “1” にセットすると RAM0 に供給されるクロックが停止します。

クロック供給の停止により、RAM0 はモジュールストップ状態になります。リセット後の初期値では、RAM は動作状態です。

モジュールストップ状態になると、RAM へのアクセスができなくなります。RAM のアクセス中にモジュールストップ状態へ遷移しないでください。

MSTPCRC レジスタの詳細については、「11. 消費電力低減機能」を参照してください。

39. フラッシュメモリ

本 MCU は、64K/128K/256K/384K/512K バイトのユーザ領域 (ROM) と 8K バイトのデータ領域 (E2 データフラッシュ) を内蔵しています。

本章に記載している PCLK とは PCLKB を指します。

39.1 概要

表 39.1 にフラッシュメモリの仕様を示します。

表 39.6 にブートモードで使用する入出力端子を示します。

表 39.1 フラッシュメモリの仕様

項目	内容
メモリ空間	<ul style="list-style-type: none"> ユーザ領域 : 最大 512K バイト データ領域 : 8K バイト エクストラ領域 : スタートアップ領域情報、アクセスウィンドウ情報、ユニーク ID を格納
ソフトウェアコマンド	<ul style="list-style-type: none"> 以下のソフトウェアコマンドを実装 プログラム、ブランクチェック、ブロックイレーズ、ユニーク ID リード エクストラ領域のプログラム用に以下のコマンドを実装 スタートアップ領域情報プログラム、アクセスウィンドウ情報プログラム
イレーズ後の値	<ul style="list-style-type: none"> ROM : FFh E2 データフラッシュ : FFh
割り込み	ソフトウェアコマンド処理の完了、または強制停止処理の完了により割り込み(FRDYI)が発生
オンボードプログラミング	<p>ブートモード(SCI インタフェース)^(注1)</p> <ul style="list-style-type: none"> シリアルコミュニケーションインターフェースのチャネル 1(SCI1)を調歩同期式モードで使用 ユーザ領域とデータ領域を書き換え可能 <p>ブートモード(FINE インタフェース)</p> <ul style="list-style-type: none"> FINE を使用 ユーザ領域とデータ領域を書き換え可能 <p>セルフプログラミング(シングルチップモード)</p> <ul style="list-style-type: none"> ユーザプログラム内のフラッシュ書き換えルーチンによるユーザ領域とデータ領域の書き換えが可能
オフボードプログラミング	本 MCU に対応したフラッシュプログラマを使用して、ユーザ領域とデータ領域の書き換えが可能
ID コードプロテクト	<ul style="list-style-type: none"> ブートモード時、シリアルプログラマとの接続の許可または禁止を、ID コードにより制御可能 オンチップデバッギングエミュレータ接続時、ID コードにより制御可能
スタートアッププログラム保護機能	ブロック 0~15 の書き換えを安全に行うための機能
エリアプロテクション	セルフプログラミング時、ユーザ領域内の指定された範囲のみ書き換えを許可し、それ以外への書き換えを禁止することが可能
バックグラウンドオペレーション(BGO)機能	E2 データフラッシュの書き換え中に、ROM 上に配置されたプログラムを実行可能

注1. 詳細については『PG-FP5 フラッシュメモリプログラマユーザーズ・マニュアル』、『Renesas Flash Programmer フラッシュ書き込みソフトウェア・ユーザーズ・マニュアル』をご参照ください。

39.2 ROM の領域とメモリプレーン、ブロックの構成

本 MCU の ROM は最大で 512K バイトありますが、256K バイトを超える製品では 256K バイトを境界に 2 つのメモリプレーンに分割されています。また、各プレーンは 1K バイトのブロックと呼ばれる単位に分割されており、1 プレーンには最大で 256 のブロックがあります。ブロックイレーズコマンドはブロック単位でメモリの消去を実行します。図 39.1 に ROM の領域とメモリプレーン、ブロックの構成を示します。




図 39.1 ROM の領域とメモリプレーン、ブロックの構成

表39.2 ROM容量と読み出し用アドレス対応表

ROM容量	読み出し用アドレス
512Kバイト	FFF8 0000h～FFFF FFFFh
384Kバイト	FFFA 0000h～FFFF FFFFh
256Kバイト	FFFC 0000h～FFFF FFFFh
128Kバイト	FFFE 0000h～FFFF FFFFh
64Kバイト	FFFF 0000h～FFFF FFFFh

39.3 E2 データフラッシュの領域とブロックの構成

本 MCU の E2 データフラッシュは 8K バイトで構成されています。ブロックに分割されており、イレーズはこのブロック単位で行います。図 39.2 に E2 データフラッシュの領域とブロックの構成を示します。




図 39.2 E2 データフラッシュの領域とブロックの構成

39.4 レジスタの説明

39.4.1 E2 データフラッシュ制御レジスタ (DFLCTL)

アドレス 007F C090h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	—	—	—	DFLEN

ビット	シンボル	ビット名	機能	R/W
b0	DFLEN	E2データフラッシュアクセス許可ビット	0 : E2データフラッシュへのアクセスおよびP/Eモード時に おけるエクストラ領域へのアクセス(注1)禁止 1 : E2データフラッシュへのアクセスおよびP/Eモード時に おけるエクストラ領域へのアクセス(注1)許可	R/W
b7-b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注1. ユニークIDリード、スタートアップ領域情報プログラム、およびアクセスウィンドウ情報プログラム

DFLCTL レジスタは、E2 データフラッシュへのアクセス（読み出し、プログラム、イレーズ）の許可 / 禁止および P/E モード時におけるエクストラ領域へのアクセス（ユニーク ID リード、スタートアップ領域情報プログラム、アクセスウィンドウ情報プログラム）を許可 / 禁止するためのレジスタです。

E2 データフラッシュの読み出し、プログラム、イレーズを行う場合は、DFLCTL.DFLEN ビットを “1” にして E2 データフラッシュ STOP 解除時間 (tDSTOP) 経過後に E2 データフラッシュの読み出しと E2 データフラッシュ P/E モードへの遷移を行ってください。E2 データフラッシュ STOP 解除時間 (tDSTOP) を経過するまでは E2 データフラッシュの読み出しと E2 データフラッシュ P/E モードへの遷移を行わないでください。

E2 データフラッシュ P/E モードについては、「39.7.1 シーケンサのモード」を、E2 データフラッシュ STOP 解除時間 (tDSTOP) については、「40. 電気的特性」を参照してください。

39.4.2 フラッシュ P/E モードエントリレジスタ (FENTRYR)

アドレス 007F FFB2h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
FEKEY[7:0]								FENTRYD	—	—	—	—	—	—	FENTRY0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	FENTRY0	ROM P/E モードエントリビット0	0 : ROMはリードモード 1 : ROMはP/Eモードエントリ可能	R/W
b6-b1	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b7	FENTRYD	E2データフラッシュ P/E モードエントリビット	0 : E2データフラッシュはリードモード 1 : E2データフラッシュはP/Eモードエントリ可能	R/W
b15-b8	FEKEY[7:0]	キーコード	FENTRYR レジスタの書き換えを制御します。 下位8ビットの値を書き換える場合、このビットを“AAh”にして16ビット単位で同時に書いてください。 読むと“00h”が読めます	R/W

ROM や E2 データフラッシュを書き換えるためには、FENTRYD, FENTRY0 ビットのいずれかのビットを“1”にして P/E モードに移行させる必要があります。

リードモードに戻るときは、FENTRYR レジスタを設定した後、値が書き換わっていることを確認してから、ROM や E2 データフラッシュのリードを行ってください。

P/E モード、リードモードについては、「39.7.1 シーケンサのモード」を参照してください。

FENTRY0 ビット (ROM P/E モードエントリビット0)

ROM を P/E モードに移行させるためのビットです。

[“1”になる条件]

- FENTRYR レジスタが“0000h”的ときに、FENTRYR レジスタに“AA01h”を書いた場合

注： ROM P/E モードへ遷移する場合、ROM に対する命令フェッチを実行させないため、命令フェッチ番地を ROM 以外の領域に移す必要があります。必要な命令コードを内蔵 RAM へコピーして内蔵 RAM へジャンプしてください。ただし、E2 データフラッシュは、ROM 上に配置されたプログラムで書き換え可能です。

[“0”になる条件]

- FENTRYR レジスタに“AA00h”を書いた場合

FENTRYD ビット (E2 データフラッシュ P/E モードエントリビット)

E2 データフラッシュを P/E モードに移行させるためのビットです。

[“1”になる条件]


- FENTRYR レジスタが“0000h”的ときに、FENTRYR レジスタに“AA80h”を書いた場合

[“0”になる条件]

- FENTRYR レジスタに“AA00h”を書いた場合

39.4.3 プロテクト解除レジスタ (FPR)

アドレス 007F C0C0h



本レジスタは、CPUが暴走したときに備え、FPMCRレジスタが容易に書き換えられないように保護するための書き込み専用のレジスタです。以下に示す手順でレジスタをアクセスした場合のみ、FPMCRレジスタへの書き込みが有効になります。


プロテクト解除手順

- (1) FPRレジスタに“A5h”を書き込む
- (2) FPMCRレジスタに設定したい値を書き込む
- (3) FPMCRレジスタに設定したい値の反転値を書き込む
- (4) FPMCRレジスタに再び設定したい値を書き込む

上記プロテクト解除手順以外で書き込みを行った場合、FPSR.PERRフラグが“1”になります。

39.4.4 プロテクト解除ステータスレジスタ (FPSR)

アドレス 007F C0C1h



ビット	シンボル	ビット名	機能	R/W
b0	PERR	プロテクトエラーフラグ	0 : エラーなし 1 : エラー発生	R
b7-b1	—	予約ビット	読むと“0”が読みます	R

PERRフラグ(プロテクトエラーフラグ)

FPMCRレジスタに対して、プロテクト解除手順どおりのアクセスを行わなかった場合、レジスタへの書き込みは行われず、このフラグが“1”になります。

[“1”になる条件]

- FPMCRレジスタに対して、プロテクト解除手順どおりのアクセスを行わなかった場合

[“0”になる条件]

- 「39.4.3 プロテクト解除レジスタ (FPR)」に記載のプロテクト解除手順でレジスタをアクセスした場合

39.4.5 フラッシュ P/E モード制御レジスタ (FPMCR)

アドレス 007F FF80h

b7	b6	b5	b4	b3	b2	b1	b0
FMS2 リセット後の値 0	LVPE 0	— 0	FMS1 0	RPDIS 1	— 0	FMS0 0	— 0

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b1	FMS0	フラッシュ動作モード選択ビット0	FMS2 FMS1 FMS0 0 0 0 : ROM/E2データフラッシュリードモード 0 1 0 : E2データフラッシュ P/E モード 0 1 1 : ディスチャージモード1 1 0 1 : ROM P/E モード 1 1 1 : ディスチャージモード2 上記以外は設定しないでください	R/W
b2	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b3	RPDIS	ROM P/E禁止ビット	0 : ROMはプログラム/イレーズ可能 1 : ROMはプログラム/イレーズ不可能	R/W
b4	FMS1	フラッシュ動作モード選択ビット1	FMS0ビットを参照してください	R/W
b5	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b6	LVPE	低電圧P/Eモード有効ビット	0 : 低電圧P/Eモード無効 1 : 低電圧P/Eモード有効	R/W
b7	FMS2	フラッシュ動作モード選択ビット2	FMS0ビットを参照してください	R/W

フラッシュメモリの動作モードを設定するレジスタです。

本レジスタはプロテクトされています。プロテクト解除手順を用いて値を設定してください(詳細は「39.4.3 プロテクト解除レジスタ (FPR)」を参照)。

ディスチャージモード2、ROM P/E モードに遷移する場合、もしくはそのモード中は RAM 上で命令を実行する必要があります。

FMS0, FMS1, FMS2 ビット (フラッシュ動作モード選択ビット 0 ~ フラッシュ動作モード選択ビット 2)

フラッシュの動作モードを設定します。

[リードモードから ROM P/E モードに遷移する場合]

FMS2 ビット = 0, FMS1 ビット = 1, FMS0 ビット = 1, RPDIS ビット = 0 に設定します。

ROM モード遷移待ち時間 1 (tDIS、「40. 電気的特性」を参照) 待ちます。

FMS2 ビット = 1, FMS1 ビット = 1, FMS0 ビット = 1, RPDIS ビット = 0 に設定します。

FMS2 ビット = 1, FMS1 ビット = 0, FMS0 ビット = 1, RPDIS ビット = 0 に設定します。

ROM モード遷移待ち時間 2 (tMS、「40. 電気的特性」を参照) 待ちます。

[ROM P/E モードからリードモードに遷移する場合]

FMS2 ビット = 1, FMS1 ビット = 1, FMS0 ビット = 1, RPDIS ビット = 0 に設定します。

ROM モード遷移待ち時間 1 (tDIS、「40. 電気的特性」を参照) 待ちます。

FMS2 ビット = 0, FMS1 ビット = 1, FMS0 ビット = 1, RPDIS ビット = 0 に設定します。

FMS2 ビット = 0, FMS1 ビット = 0, FMS0 ビット = 0, RPDIS ビット = 1 に設定します。

ROM モード遷移待ち時間 2 (tMS、「40. 電気的特性」を参照) 待ちます。

[リードモードから E2 データフラッシュ P/E モードに遷移する場合]

FMS2 ビット = 0, FMS1 ビット = 1, FMS0 ビット = 0, RPDIS ビット = 0 に設定します。

[E2 データフラッシュ P/E モードからリードモードに遷移する場合]

FMS2 ビット = 0, FMS1 ビット = 0, FMS0 ビット = 0, RPDIS ビット = 1 に設定します。

ROM モード遷移待ち時間 2 (tMS、「40. 電気的特性」を参照) 待ちます。

RPDIS ビット (ROM P/E 禁止ビット)


ROM のプログラム / イレーズ実行をソフトウェアによって禁止します。

LVPE ビット (低電圧 P/E モード有効ビット)

高速モード時にプログラム / イレーズを実施する場合は “0” に、中速モード時にプログラム / イレーズを実施する場合は “1” にしてください。

39.4.6 フラッシュ初期設定レジスタ (FISR)

アドレス 007F C0B6h



ビット	シンボル	ビット名	機能	R/W
b4-b0	PCKA[4:0]	周辺クロック通知ビット	FlashIF クロック (FCLK) の周波数を設定するためのビットです	R/W
b5	—	予約ビット	読むと “0” が読めます。書く場合、“0” としてください	R/W
b7-b6	SAS[1:0]	スタートアップ領域選択ビット	b7 b6 0 x : エクストラ領域内のスタートアップ領域設定に従う 1 0 : 一時的にスタートアップ領域をデフォルト領域に切り替える 1 1 : 一時的にスタートアップ領域を代替領域に切り替える	R/W

x : Don't care

FISR レジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。

PCKA[4:0] ビット (周辺クロック通知ビット)

ROM/E2 データフラッシュのプログラム / イレーズ時に、FlashIF クロック (FCLK) の周波数を設定するためのビットです。

プログラム / イレーズを行う前に PCKA[4:0] ビットに FCLK の周波数を設定してください。ROM/E2 データフラッシュのプログラム / イレーズ中は、FCLK の周波数を変更しないでください。

[FCLK が 4 MHz より高い場合]

小数部がある場合は切り上げて設定してください。

たとえば 31.5 MHz の場合は、32 MHz (PCKA[4:0] ビット = 11111b) に設定してください。

[FCLK が 4 MHz 以下の場合]

小数部のある周波数は使用しないでください。

1 MHz, 2 MHz, 3 MHz または 4 MHz の周波数で使用してください。

注 . FCLK と異なる周波数を PCKA[4:0] ビットに設定した場合、ROM/E2 データフラッシュのデータが破壊される可能性があります。

表39.3 FlashIF クロック周波数設定例

FlashIFのクロック 周波数 [MHz]	PCKA[4:0]ビット 設定値	FlashIFのクロック 周波数 [MHz]	PCKA[4:0]ビット 設定値	FlashIFのクロック 周波数 [MHz]	PCKA[4:0]ビット 設定値
32	11111b	31	11110b	30	11101b
29	11100b	28	11011b	27	11010b
26	11001b	25	11000b	24	10111b
23	10110b	22	10101b	21	10100b
20	10011b	19	10010b	18	10001b
17	10000b	16	01111b	15	01110b
14	01101b	13	01100b	12	01011b
11	01010b	10	01001b	9	01000b
8	00111b	7	00110b	6	00101b
5	00100b	4	00011b	3	00010b
2	00001b	1	00000b	—	—

SAS[1:0] ビット (スタートアップ領域選択ビット)

スタートアップ領域を選択します。スタートアップ領域を変更するには、以下の3種類の方法があります。

①エクストラ領域のスタートアップ領域設定に従いスタートアップ領域を選択する場合

SAS[1:0] ビットが“00b”または“01b”的場合、エクストラ領域のスタートアップ領域設定に従ってスタートアップ領域が選択されます。スタートアップ領域情報プログラムコマンドを使用して、スタートアップ領域を変更してください。

②一時的にスタートアップ領域をデフォルト領域に切り替える場合

SAS[1:0] ビットを“10b”にすると、エクストラ領域のスタートアップ領域設定に関わらず、スタートアップ領域をデフォルト領域に変更できます。

③一時的にスタートアップ領域を代替領域に切り替える場合

SAS[1:0] ビットを“11b”にすると、エクストラ領域のスタートアップ領域設定に関わらず、スタートアップ領域を代替領域に変更できます。

39.4.7 フラッシュリセットレジスタ (FRESETR)

アドレス 007F FF89h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	FRESE T

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	FRESET	フラッシュリセットビット	0 : フラッシュ制御回路のリセットを解除する 1 : フラッシュ制御回路をリセットする	R/W
b7-b1	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

FRESET ビット (フラッシュリセットビット)

このビットを“1”にすると、FASR, FSARH, FSARL, FEARH, FEARN, FWBH, FWBL, FCR, FEXCR レジスタがリセットされます。また、FEAMH, FEAML レジスタの値が不定になります。リセット中はこれらのレジスタにアクセスしないでください。リセットを解除するときは、このビットを“0”にしてください。

なお、ソフトウェアコマンド実行中やエクストラ領域書き換え中は、本レジスタへ書き込まないでください。

39.4.8 フラッシュ領域選択レジスタ (FASR)

アドレス 007F FF81h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	EXS

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	EXS	エクストラ領域選択ビット	0 : ユーザ領域、データ領域 1 : エクストラ領域	R/W
b7-b1	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W

FASR レジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。

FASR レジスタは、リセットもしくは FRESETR.FRESET ビットを“1”にすることによって初期化されます。

FRESETR.FRESET ビットが“1”的期間中は書き込みできません。

EXS ビット (エクストラ領域選択ビット)

エクストラ領域に対するソフトウェアコマンド(ユニーク ID リード、スタートアップ領域情報プログラム、アクセスウィンドウ情報プログラム)を発行する前に“1”にします。また、ユーザ領域に対するソフトウェアコマンド(プログラム、ブランクチェック、ロック/アレイズ)を発行する前に“0”にします。

ソフトウェアコマンド発行後は、次のソフトウェアコマンドの発行まで値を変更しないでください。

39.4.9 フラッシュ制御レジスタ (FCR)

アドレス 007F FF85h

b7	b6	b5	b4	b3	b2	b1	b0
OPST	STOP	—	DRC	CMD[3:0]	0	0	0

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b3-b0	CMD[3:0]	ソフトウェアコマンド設定ビット	b3 b0 0 0 0 1 : プログラム 0 0 1 1 : ブランクチェック 0 1 0 0 : ブロックイレーズ 0 1 0 1 : ユニーク ID リード 上記以外は設定しないでください(注1)	R/W
b4	DRC	データリード完了ビット	0 : データリード開始 1 : データリード完了	R/W
b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b6	STOP	強制処理停止ビット	“1”にすると、実行中の処理を強制的に停止させることができます	R/W
b7	OPST	処理開始ビット	0 : 処理停止 1 : 処理開始	R/W

注1. FSTATR1.FRDY フラグが“1”的とき、FCR レジスタを “00h” にする場合を除きます。

FCR レジスタは、ROM P/E モードでかつ ROM がプログラム / イレーズ可能時、または E2 データフラッシュ P/E モード時に書き込みができます。

FCR レジスタは、リセットもしくは FRESETR.FRESET ビットを “1” にすることによって初期化されます。 FRESETR.FRESET ビットが “1” の期間中は書き込みできません。

ただし、ソフトウェアコマンド実行中は FRESETR.FRESET ビットによる初期化はできません。

[ROM が 384K バイトまたは 512K バイトの製品の場合]

メモリプレーン境界 (256K バイト境界) をまたいだブランクチェック、ブロックイレーズはできません。

CMD[3:0] ビット (ソフトウェアコマンド設定ビット)

ソフトウェアコマンド (プログラム、ブランクチェック、ブロックイレーズ、ユニーク ID リード) を設定します。それぞれのコマンドの機能を以下に示します。

[プログラム]

- FSARH/FSARL レジスタに設定したアドレスに、FWBH/FWBL レジスタに設定した値を書き込みます。

[ブランクチェック]

- FSARH/FSARL レジスタに設定したアドレスから、FEARH/FEARL レジスタに設定したアドレスまでのブランクチェックを行います。書き込みが行われていないことを確認します。消去状態の保持を保証するものではありません。

[ブロックイレーズ]

- 同一メモリプレーン内の任意の連続した領域をブロック単位で消去します。 消去したいブロックの先頭アドレスと最終アドレスを、それぞれ FSARH/FSARL レジスタと FEARH/FEARL レジスタに設定してください。それ以外の値を設定した場合、消去が正しく行えない場合があります。

[ユニーク ID リード]

- FSARH レジスタに “00h”、FSARL レジスタに “0850h” を、FEARH レジスタに “00h”、FEARL レジスタに

“086Fh”を設定しユニーク ID リードを実行すると、FRBH/FRBL レジスタにユニーク ID データが順次格納されます。

DRC ビット(データリード完了ビット)

ユニーク ID リードコマンドとともに用いて、シーケンサの状態を制御します。

このビットを“0”にしてユニーク ID リードコマンドを発行すると、FSARH/FSARL レジスタに設定したアドレスからデータが読み出され、FRBH/FRBL レジスタに格納されます。

FRBH/FRBL レジスタからデータを読み出した後、このビットを“1”にしてユニーク ID リードコマンドを発行すると、シーケンサのリードサイクルが終了し、待機状態になります。

再び、このビットを“0”にしてユニーク ID リードコマンドを発行すると、シーケンサの内部アドレスがインクリメント(+4)され、次のデータが読み出されます。

STOP ビット(強制処理停止ビット)

実行中の処理(ブランクチェック、ブロックイレーズ)を強制的に停止させるときに使用します。

このビットを“1”にした後は、FSTATR1.FRDY フラグが“1”(処理完了)になるのを待ってから OPST ビットを“0”にしてください。

OPST ビット(処理開始ビット)

CMD[2:0] ビットに設定したコマンドを実行するために使用します。

処理が完了しても“0”には戻りません。FSTATR1.FRDY フラグが“1”(処理完了)になったのを確認してから“0”に戻してください。また、その後 FSTATR1.FRDY フラグが“0”になったのを確認してから次の処理を実施してください。

39.4.10 フラッシュエクストラ領域制御レジスタ (FEXCR)

アドレス 007F C0B7h

b7	b6	b5	b4	b3	b2	b1	b0
OPST	—	—	—	—	CMD[2:0]	0	0

リセット後の値 0 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b2-b0	CMD[2:0]	ソフトウェアコマンド設定ビット	b2 b0 0 0 1 : スタートアップ領域情報プログラム 0 1 0 : アクセスウィンドウ情報プログラム 上記以外は設定しないでください(注1)	R/W
b6-b3	—	予約ビット	読むと“0”が読みます。書く場合、“0”としてください	R/W
b7	OPST	処理開始ビット	0 : 処理停止 1 : 処理開始	R/W

注1. FSTATR1.EXRDY ビットが“1”的とき、FEXCR レジスタを“00h”にする場合を除きます。

FEXCR レジスタは、ROM P/E モードでかつ ROM がプログラム / イレーズ可能時に書き込みができます。

FEXCR レジスタは、リセットもしくは FRESETR.FRESET ビットを“1”にすることによって初期化されます。FRESETR.FRESET ビットが“1”の期間中は書き込みできません。

ただし、ソフトウェアコマンド実行中は FRESETR.FRESET ビットによる初期化はできません。

CMD[2:0] ビット (ソフトウェアコマンド設定ビット)

ソフトウェアコマンド (スタートアップ領域情報プログラム、またはアクセスウィンドウ情報プログラム) を設定します。

各コマンドの詳細を以下に示します。

[スタートアップ領域情報プログラム]

スタートアッププログラム保護機能で使用するスタートアップ領域切り替えに使用します。

- スタートアップ領域をデフォルト領域に設定する場合
FWBH, FWBL レジスタに“FFFFh”を設定してこのコマンドを実行します。
- スタートアップ領域を代替領域に設定する場合
FWBH レジスタに“FFFFh”を、FWBL レジスタに“FEFFh”を設定してこのコマンドを実行します。

なお、FWBH, FWBL レジスタに上記以外の設定をした場合、スタートアップ領域情報プログラムを実行しないでください。

[アクセスウィンドウ情報プログラム]

エリアプロテクションで使用するアクセスウィンドウを設定するために使用します。

アクセスウィンドウはブロック単位で設定します。

FWBL レジスタにアクセスウィンドウの先頭アドレス (アクセスウィンドウ開始アドレス) を、FWBH レジスタにアクセスウィンドウの最終アドレスの次のアドレス (アクセスウィンドウ終了アドレス) を指定してこのコマンドを発行します。各レジスタにはプログラム / イレーズ用アドレスの b19-b10 を設定してください。

なお、開始アドレスと終了アドレスに同じ値を指定した場合、全領域がアクセス可能になります。また、開始アドレスに終了アドレスより大きい値を指定しないでください。

OPST ビット (処理開始ビット)

CMD[2:0] ビットに設定したコマンドを実行するために使用します。

処理が完了しても“0”には戻りません。FSTATR1.EXRDY フラグが“1”(処理完了)になったのを確認してから“0”に戻してください。また、その後 FSTATR1.EXRDY フラグが“0”になったのを確認してから次の処理を実施してください。

OPST ビットに“1”を書き込むことで、エクストラ領域への書き込みが開始されます。ソフトウェアコマンド実行中は、CMD[2:0] ビットへの書き込みは禁止です。

39.4.11 フラッシュ処理開始アドレスレジスタ H (FSARH)

アドレス 007F FF84h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	0	0	0	0

ソフトウェアコマンド実行時のフラッシュメモリの処理対象アドレス、または、フラッシュメモリの処理対象範囲の先頭アドレスを設定するためのレジスタです。

このレジスタにはフラッシュメモリのプログラム / イレーズ用アドレスの b19-b16 を設定します。

このレジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。

このレジスタは、リセットもしくは FRESETR.FRESET ビットを“1”にすることによって初期化されます。FRESETR.FRESET ビットが“1”の期間中は書き込みできません。

また、FEXCR レジスタによるソフトウェアコマンド実行中にこのレジスタを読み出した場合、不定値が読み出されます。

フラッシュメモリのアドレスは、図 39.1、図 39.2 を参照してください。

39.4.12 フラッシュ処理開始アドレスレジスタ L (FSARL)

アドレス 007F FF82h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ソフトウェアコマンド実行時のフラッシュメモリの処理対象アドレス、または、フラッシュメモリの処理対象範囲の先頭アドレスを設定するためのレジスタです。

このレジスタにはフラッシュメモリのプログラム / イレーズ用アドレスの b15-b0 を設定します。

なお、ROM 領域を設定する場合、b1-b0 には“00b”を設定してください。

このレジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。

このレジスタは、リセットもしくは FRESETR.FRESET ビットを“1”にすることによって初期化されます。FRESETR.FRESET ビットが“1”の期間中は書き込みできません。

また、FEXCR レジスタによるソフトウェアコマンド実行中にこのレジスタを読み出した場合、不定値が読み出されます。

フラッシュメモリのアドレスは、図 39.1、図 39.2 を参照してください。

39.4.13 フラッシュ処理終了アドレスレジスタ H (FEARH)

アドレス 007F FF88h

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	0	0	0	0

ソフトウェアコマンド実行時のフラッシュメモリの処理対象範囲の最終アドレスを設定するためのレジスタです。

このレジスタにはフラッシュメモリのプログラム / イレーズ用アドレスの b19-b16 を設定します。

このレジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。

このレジスタは、リセットもしくは FRESETR.RESET ビットを “1” にすることによって初期化されます。 FRESETR.RESET ビットが “1” の期間中は書き込みできません。

また、FEXCR レジスタによるソフトウェアコマンド実行中にこのレジスタを読み出した場合、不定値が読み出されます。

フラッシュメモリのアドレスは、図 39.1、図 39.2 を参照してください。

39.4.14 フラッシュ処理終了アドレスレジスタ L (FEARL)

アドレス 007F FF86h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ソフトウェアコマンド実行時のフラッシュメモリの処理対象範囲の最終アドレスを設定するためのレジスタです。

このレジスタにはフラッシュメモリのプログラム / イレーズ用アドレスの b15-b0 を設定します。

なお、ROM 領域を設定する場合、b1-b0 には “00b” を設定してください。

このレジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。

このレジスタは、リセットもしくは FRESETR.RESET ビットを “1” にすることによって初期化されます。 FRESETR.RESET ビットが “1” の期間中は書き込みできません。

また、FEXCR レジスタによるソフトウェアコマンド実行中にこのレジスタを読み出した場合、不定値が読み出されます。


フラッシュメモリのアドレスは、図 39.1、図 39.2 を参照してください。

[ROM が 384K バイトまたは 512K バイトの製品の場合]

フラッシュ処理開始アドレスレジスタとフラッシュ終了アドレスレジスタには、同一メモリプレーン内のアドレスを指定してください。

39.4.15 フラッシュリードバッファレジスタ H (FRBH)


アドレス 007F C0C4h



ユニーク ID リードを実行したときに、エクストラ領域から 4 バイト単位で読み出されたユニーク ID の上位 2 バイトが格納されるレジスタです。

39.4.16 フラッシュリードバッファレジスタ L (FRBL)


アドレス 007F C0C2h



ユニーク ID リードを実行したときに、エクストラ領域から 4 バイト単位で読み出されたユニーク ID の下位 2 バイトが格納されるレジスタです。

39.4.17 フラッシュライトバッファレジスタ H (FWBH)

アドレス 007F FF8Eh



ROM に書き込むデータの上位 16 ビットを設定するレジスタです。

このレジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。

このレジスタは、リセットもしくは FRESETR.RESET ビットを “1” にすることによって初期化されます。

FRESETR.RESET ビットが “1” の期間中は書き込みできません。


ソフトウェアコマンド実行中は、このレジスタのリード値は不定になります。

E2 データフラッシュの書き込みデータは、FWBL レジスタの下位 8 ビットに指定してください。

また、FEXCR レジスタによるソフトウェアコマンド実行中にこのレジスタを読み出した場合、不定値が読み出されます。

39.4.18 フラッシュライトバッファレジスタ L (FWBL)

アドレス 007F FF8Ch



ROMに書き込むデータの下位16ビット、または、E2データフラッシュに書き込むデータを設定するレジスタです。

E2データフラッシュに書くデータは、b7-b0に設定してください。

このレジスタは、ROM P/EモードまたはE2データフラッシュP/Eモード時に書き込みができます。

このレジスタは、リセットもしくはFRESETR.RESETビットを“1”にすることによって初期化されます。

FRESETR.RESETビットが“1”的期間中は書き込みできません。

また、FEXCRレジスタによるソフトウェアコマンド実行中にこのレジスタを読み出した場合、不定値が読み出されます。

39.4.19 フラッシュステータスレジスタ 0 (FSTATR0)

アドレス 007F FF8Ah

b7	b6	b5	b4	b3	b2	b1	b0
—	—	EILGLE RR	ILGLERR R	BCERR	—	PRGER R	ERERR

リセット後の値 X 0 0 0 0 0 0 0

ビット	シンボル	ビット名	機能	R/W
b0	ERERR	イレーズエラーフラグ	0 : イレーズは正常終了 1 : イレーズ中にエラー発生	R
b1	PRGERR	プログラムエラーフラグ	0 : プログラムは正常終了 1 : プログラム中にエラー発生	R
b2	—	予約ビット	読んだ場合、その値は不定	R
b3	BCERR	ブランクチェックエラーフラグ	0 : ブランクチェックは正常終了 1 : ブランクチェック中にエラー発生	R
b4	ILGLERR	イリーガルコマンドエラーフラグ	0 : 不正なソフトウェアコマンドや、不正なアクセスを検出していない 1 : 不正なソフトウェアコマンドや、不正なアクセスを検出	R
b5	EILGLERR	エクストラ領域イリーガルコマンドエラーフラグ	0 : エクストラ領域に対し、不正なコマンドや、不正なアクセスを検出していない 1 : エクストラ領域に対し、不正なコマンドや、不正なアクセスを検出	R
b7-b6	—	予約ビット	読んだ場合、その値は不定	R

ソフトウェアコマンドの実行結果を確認するためのステータスレジスタです。各エラーフラグは、次のソフトウェアコマンドを実行すると“0”になります。

ERERR フラグ(イレーズエラーフラグ)

ROM/E2 データフラッシュに対するイレーズ処理の結果を示すフラグです。

[“1”になる条件]

- イレーズ中にエラーが発生した

[“0”になる条件]

- 次のソフトウェアコマンドを実行した

イレーズ中に FCR.STOP ビットを“1”(強制処理停止)にするとフラグの値は不定になります。

PRGERR フラグ(プログラムエラーフラグ)

ROM/E2 データフラッシュに対するプログラム処理の結果を示すフラグです。

[“1”になる条件]

- プログラム中にエラーが発生した

[“0”になる条件]

- 次のソフトウェアコマンドを実行した

BCERR フラグ(ブランクチェックエラーフラグ)

ROM/E2 データフラッシュに対するブランクチェック処理の結果を示すフラグです。

[“1”になる条件]

- ブランクチェック中にエラーが発生した

[“0”になる条件]

- 次のソフトウェアコマンドを実行した
ブランクチェック中に FCR.STOP ビットを “1”(強制処理停止) にするとフラグの値は不定になります。

ILGLERR フラグ (イリーガルコマンドエラーフラグ)

ソフトウェアコマンドの実行結果を示すフラグです。

[“1”になる条件]

- アクセスウィンドウの範囲外の領域に対して、プログラム / イレーズを実行した
- FSARH/FSARL レジスタの設定値が FEARH/FEARL レジスタの設定値より大きいときに、ブランク チェック、ブロックイレーズのいずれかのコマンドを実行した
- FASR.EXS ビットが “1” のときに、プログラムコマンド、ブロックイレーズコマンドを実行した
- ROM が P/E モードのときに FSARH/FSARL レジスタに E2 データフラッシュのアドレスを設定して、ソフトウェアコマンドを実行した
- E2 データフラッシュが P/E モードのときに FSARH/FSARL レジスタに ROM のアドレスを設定して、ソフトウェアコマンドを実行した
- ROM/E2 データフラッシュとも P/E モードに設定して、ソフトウェアコマンドを実行した

[“0”になる条件]

- 次のソフトウェアコマンドを実行した

EILGLERR フラグ (エクストラ領域イリーガルコマンドエラーフラグ)

エクストラ領域に対するソフトウェアコマンドの実行結果を示すフラグです。

[“1”になる条件]

- FASR.EXS ビットが “0” のときに、エクストラ領域に対するソフトウェアコマンドを実行した

[“0”になる条件]

- 次のソフトウェアコマンドを実行した

39.4.20 フラッシュステータスレジスタ 1 (FSTATR1)

アドレス 007F FF8Bh

b7	b6	b5	b4	b3	b2	b1	b0
EXRDY リセット後の値 0	FRDY 0	— 0	— 0	— 0	— 1	DRRDY 0	— 0

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	読むと“0”が読めます	R
b1	DRRDY	データリードレディフラグ	0 : FRBH, FRBL レジスタに有効なデータなし 1 : FRBH, FRBL レジスタに有効なデータあり	R
b2	—	予約ビット	読むと“1”が読めます	R
b5-b3	—	予約ビット	読むと“0”が読めます	R
b6	FRDY	フラッシュレディフラグ	0 : 下記以外 1 : FCR レジスタに“00h”を書き込むこと(ソフトウェアコマンド終了処理)が可能	R
b7	EXRDY	エクストラ領域レディフラグ	0 : 下記以外 1 : FEXCR レジスタに“00h”を書き込むこと(ソフトウェアコマンド終了処理)が可能	R

ソフトウェアコマンドの実行結果を確認するためのステータスレジスタです。各フラグは、次のソフトウェアコマンドを実行すると“0”になります。

DRRDY フラグ (データリードレディフラグ)

FRBH、FRBL レジスタへのリードデータの格納状態を確認するためのフラグです。

シーケンサがフラッシュメモリから読み出したデータを FRBH、FRBL レジスタに格納すると、DRRDY フラグが“1”になります。FCR.DRC ビットを“1”にしてユニーク ID コマンドを発行すると、シーケンサのリードサイクルが終了し、DRRDY フラグが“0”になります。

なお、FEARH/FEARL レジスタに設定したアドレスのデータを読み出した後は、FCR.DRC ビットを“0”にしてユニーク ID コマンドを発行しても DRRDY フラグは“1”にならず、FRDY フラグが“1”になります。

FRDY フラグ (フラッシュレディフラグ)

ソフトウェアコマンドの実行状態を確認するためのフラグです。

実行したソフトウェアコマンドの処理が完了するか、または強制停止処理が完了すると“1”になり、FCR.OPST ビットを“0”にすると、“0”になります。

また、FRDY フラグが“1”になると割り込み (FRDYI) が発生します。

EXRDY フラグ (エクストラ領域レディフラグ)

エクストラ領域に対するソフトウェアコマンドの実行状態を確認するためのフラグです。

実行したソフトウェアコマンドの処理が完了すると“1”になり、FEXCR.OPST ビットを“0”にすると、“0”になります。

また、EXRDY フラグが“1”になると割り込み (FRDYI) が発生します。

39.4.21 フラッシュエラーアドレスモニタレジスタ H (FEAMH)

アドレス 007F C0BAh

	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	0	0	0	0

ソフトウェアコマンドの処理中にエラーが発生した場合、フラッシュメモリのエラー発生アドレスを確認するためのレジスタです。エラーが発生したアドレスの b19-b16(プログラムコマンド、ブランクチェックコマンド)、または、エラーが発生した領域の先頭アドレスの b19-b16(ロックイレーズコマンド)が格納されます。

なお、FRESETR.FRESET ビットを“1”にすると不定になりますので、エラー処理を行う際はリセット前に値を読み出しておいてください。

ソフトウェアコマンドが正常に終了した場合は、コマンド実行時の最終アドレスの b19-b16 が格納されます。

フラッシュメモリのアドレスは、図 39.1、図 39.2 を参照してください。

39.4.22 フラッシュエラーアドレスモニタレジスタ L (FEAML)

アドレス 007F C0B8h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ソフトウェアコマンドの処理中にエラーが発生した場合、フラッシュメモリのエラー発生アドレスを確認するためのレジスタです。エラーが発生したアドレスの b15-b0(プログラムコマンド、ブランクチェックコマンド)、または、エラーが発生した領域の先頭アドレスの b15-b0(ロックイレーズコマンド)が格納されます。

なお、FRESETR.FRESET ビットを“1”にすると不定になりますので、エラー処理を行う際はリセット前に値を読み出しておいてください。

ソフトウェアコマンドが正常に終了した場合は、コマンド実行時の最終アドレスの b15-b0 が格納されます。

なお、ROMに対するソフトウェアコマンドを実行した場合、およびユニーク ID リードコマンドを実行した場合、下位 2 ビットは“00b”になります。

フラッシュメモリのアドレスは、図 39.1、図 39.2 を参照してください。

39.4.23 フラッシュスタートアップ設定モニタレジスタ (FSCMR)

アドレス 007F C0B0h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	SASMF	—	—	—	—	—	—	—	—
ユーザ の設定 値 (注1)															0
リセット後の値															0

ビット	シンボル	ビット名	機能	R/W
b7-b0	—	予約ビット	読むと“0”が読みます	R
b8	SASMF	スタートアップ領域設定モニタフラグ	0：代替領域から起動する設定になっています 1：デフォルト領域から起動する設定になっています	R
b14-b9	—	予約ビット	読むと“1”が読みます。書き込みは無効になります	R
b15	—	予約ビット	読むと“0”が読みます。書き込みは無効になります	R

注1. ブランク品は“1”です。スタートアップ領域情報プログラムコマンドを実行した後は、FWBLレジスタのb8に設定した値と同じ値になります。

SASMF フラグ (スタートアップ領域設定モニタフラグ)

スタートアップ領域の設定内容を確認するためのフラグです。

“0”の場合、ユーザプログラムは代替領域から起動する設定になっています。

“1”の場合、ユーザプログラムはデフォルト領域から起動する設定になっています。

39.4.24 フラッシュアクセスウィンドウ開始アドレスモニタレジスタ (FAWSMR)

アドレス 007F C0B2h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
ユーザの設定値 (注1)															0
リセット後の値															0

注1. ブランク品は“1”です。アクセスウィンドウ情報プログラムコマンドを実行した後は、FWBLレジスタのb9-b0に設定した値と同じ値になります。

エリアプロテクションに使用するアクセスウィンドウの開始アドレス設定値を確認するためのレジスタです。

39.4.25 フラッシュアクセスウィンドウ終了アドレスモニタレジスタ (FAWEMR)

アドレス 007F C0B4h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—										

リセット後の値 0 0 0 0 0 0 ユーザの設定値(注1)

注1. ブランク品は“1”です。アクセスウィンドウ情報プログラムコマンドを実行した後は、FWBHレジスタのb9-b0に設定した値と同じ値になります。

エリアプロテクションに使用するアクセスウィンドウの終了アドレス設定値を確認するためのレジスタです。

39.4.26 ユニーク ID レジスタ n (UIDRn) (n = 0 ~ 31)

アドレス 0850h~086Fh (エクストラ領域)

b7	b6	b5	b4	b3	b2	b1	b0

リセット後の値 チップごとの固有値

UIDRn レジスタは、MCU の個体を識別するために用意された 32 バイト長の ID コード (ユニーク ID) を格納しているレジスタです。

ユニーク ID はフラッシュメモリのエクストラ領域に格納されており、ユーザが書き換えることはできません。値を読み出す場合は、フラッシュメモリのユニーク ID リードコマンドを使用してください。

39.5 スタートアッププログラム保護機能

セルフプログラミングでスタートアッププログラム(注1)の書き換えを行うとき、電源の瞬断などで書き換えが中断すると、スタートアッププログラムが正しく書き込まれず、ユーザプログラムを正しく起動できなくなる可能性があります。

この機能を使用することで、スタートアッププログラムを消去せずに書き換えることができるようになり、上記のような問題が回避できます。なお、この機能はROM容量が32Kバイト以上の製品で有効です。

図39.3にスタートアッププログラム保護機能の概念を示します。ここでは説明のため、ブロック0～15をデフォルト領域、ブロック16～31を代替領域と呼びます。

注1. ユーザプログラムを起動するための処理を行うプログラム。固定ベクターテーブルも含まれる。




図39.3 スタートアッププログラム保護機能の概念

39.6 エリアプロテクション

セルフプログラミング時に、ユーザ領域の指定された範囲(アクセスウィンドウ)のみ書き換えを許可し、それ以外は書き換えを禁止する機能です。データ領域にアクセスウィンドウを設定することはできません。

アクセスウィンドウの範囲設定は、開始アドレスと終了アドレスを指定して行います。アクセスウィンドウの範囲は、ブートモードおよびセルフプログラミングのいずれでも設定できますが、エリアプロテクションが有効になるのはシングルチップモードでセルフプログラミングを行うときだけです。

図 39.4 にエリアプロテクションの概念を示します。




図 39.4 エリアプロテクションの概念 (ROM 容量が 128K バイトの製品で、ブロック 4 からブロック 6 を
アクセスウィンドウに設定した場合)

39.7 プログラム / イレーズ

ROM や E2 データフラッシュへのプログラム / イレーズは、プログラム / イレーズ用の専用シーケンサのモードへ移行して、プログラム / イレーズ用のコマンドを発行することで行います。

ROM や E2 データフラッシュへのプログラム / イレーズに必要なモード移行とコマンドについて以下に説明します。これらはブートモード / シングルチップモードで共通です

39.7.1 シーケンサのモード

シーケンサには、4 種類のモードがあります。モードの移行は、DFLCTL レジスタ、FENTRYR レジスタへの書き込み、および FPMCR レジスタの設定で行います。図 39.5 にフラッシュメモリのモード遷移図を示します。




図 39.5 フラッシュメモリのモード遷移図

39.7.1.1 E2 データフラッシュアクセス禁止モード

E2 データフラッシュアクセス禁止モードは、E2 データフラッシュのアクセスが禁止されているモードです。リセット直後はこのモードに遷移します。

DFLCTL.DFLEN ビットを“1”にすると、E2 データフラッシュはリードモードに遷移します。

39.7.1.2 リードモード

リードモードは、ROM または E2 データフラッシュの高速読み出しを行うためのモードです。読み出し用アドレスに対してリードアクセスを実行した場合、1ICLK クロックの高速読み出しが可能です。

(1) ROM/E2 データフラッシュリードモード

ROM、E2 データフラッシュとともにリードモードになっているモードを、ROM/E2 データフラッシュリードモードと言います。P/E モードからは、FPMCR レジスタを “08h”、FENTRYR.FENTRYD ビットを “0”、FENTRYR.FENTRY0 ビットを “0” にした場合にこのモードに遷移します。

39.7.1.3 P/E モード

P/E モードは、ROM または E2 データフラッシュのプログラム / イレーズを行うモードです。

(1) ROM P/E モード

ROM が P/E モード、E2 データフラッシュがリードモードになっているモードを、ROM P/E モードと言います。FENTRYR.FENTRYD ビットを “0”、FENTRYR.FENTRY0 ビットを “1”、FPMCR レジスタを “82h” または “C2h” にした場合にこのモードに遷移します。

(2) E2 データフラッシュ P/E モード

ROM がリードモード、E2 データフラッシュが P/E モードになっているモードを、E2 データフラッシュ P/E モードと言います。FENTRYR.FENTRYD ビットを “1”、FENTRYR.FENTRY0 ビットを “0”、FPMCR レジスタを “10h” または “50h” にした場合にこのモードに遷移します。

39.7.2 モード遷移

39.7.2.1 E2 データフラッシュアクセス禁止モードからリードモードへの遷移

E2 データフラッシュをリードするためには、E2 データフラッシュアクセス禁止モードから、ROM/E2 データフラッシュリードモードに遷移させる必要があります。

ROM/E2 データフラッシュリードモードに遷移させるためには、DFLCTL.DFLEN ビットを “1” にします。

図 39.6 に E2 データフラッシュアクセス禁止モードから ROM/E2 データフラッシュリードモードへの遷移フローを示します。




図 39.6 E2 データフラッシュアクセス禁止モードから ROM/E2 データフラッシュリードモードへの遷移フロー

39.7.2.2 リードモードから P/E モードへの遷移

ROM 関連のソフトウェアコマンドを実行するためには、ROM P/E モードに遷移させる必要があります。

図 39.7 に ROM/E2 データフラッシュリードモードから ROM P/E モードへの遷移フローを、図 39.8 に ROM/E2 データフラッシュリードモードから E2 データフラッシュ P/E モードへの遷移フローを示します。




図 39.7 ROM/E2 データフラッシュリードモードから ROM P/E モードへの遷移フロー




図 39.8 ROM/E2 データフラッシュリードモードから E2 データフラッシュ P/E モードへの遷移フロー

39.7.2.3 P/E モードからリードモードへの遷移

ROM の高速読み出しを行うためには、ROM/E2 データフラッシュリードモードに遷移させる必要があります。

図 39.9 に ROM P/E モードから ROM/E2 データフラッシュリードモードへの遷移フローを、図 39.10 に E2 データフラッシュ P/E モードから ROM/E2 データフラッシュリードモードへの遷移フローを示します。




図 39.9 ROM P/E モードから ROM/E2 データフラッシュリードモードへの遷移フロー




図 39.10 E2 データフラッシュ P/E モードから ROM/E2 データフラッシュリードモードへの遷移フロー

39.7.3 ソフトウェアコマンド一覧

ソフトウェアコマンドには、プログラム / イレーズを行うためのコマンドや、スタートアッププログラム領域情報のプログラムを行うコマンド、アクセスウィンドウ情報プログラムを行うコマンドなどがあります。表 39.4 にフラッシュメモリで使用可能なソフトウェアコマンドの一覧を示します。

表 39.4 ソフトウェアコマンド一覧

コマンド	機能
プログラム	<ul style="list-style-type: none"> ROMへの書き込み(4バイト) E2データフラッシュへの書き込み(1バイト)
ブロックイレーズ	ROM/E2データフラッシュの消去
ブランクチェック	指定した領域内のブランクチェックを行います 書き込みが行われていないことを確認します。消去状態の保持を保証するものではありません
スタートアップ領域情報プログラム	スタートアッププログラム保護機能で使用するスタートアップ領域切り替え情報を書き換えます
アクセスウィンドウ情報プログラム	エリアプロテクションで使用するアクセスウィンドウを設定します
ユニークIDリード	エクストラ領域にあるユニークIDのリードを行います

39.7.4 ソフトウェアコマンド使用方法

ここでは各ソフトウェアコマンドの使用方法について、フローチャートを用いて説明します。

39.7.4.1 プログラム

図 39.11、図 39.12 にプログラムコマンドの発行フローを示します。




図 39.11 プログラムコマンドの発行フロー (ROM)




図 39.12 プログラムコマンドの発行フロー (E2 データフラッシュ)

39.7.4.2 ブロックライズ

図39.13、図39.14にブロックイレーズコマンドの発行フローを示します。




図 39.13 ブロックイレーズコマンドの発行フロー (ROM)




図 39.14 ブロックイレーズコマンドの発行フロー (E2 データフラッシュ)

39.7.4.3 ブランクチェック

図 39.15、図 39.16 にブランクチェックコマンドの発行フローを示します。




図 39.15 ブランクチェックコマンドの発行フロー (ROM)




図 39.16 ブランクチェックコマンドの発行フロー (E2 データフラッシュ)

39.7.4.4 スタートアップ領域情報プログラム / アクセスウィンドウ情報プログラム

図 39.17 にスタートアップ領域情報プログラムコマンド / アクセスウィンドウ情報プログラムコマンドの発行フローを示します。

なお、E2 データフラッシュアクセス禁止モードから直接 ROM P/E モードに遷移した場合は、フローの先頭で DFLCTL.DFLEN ビットを “1” にしてください。




図 39.17 スタートアップ領域情報プログラムコマンド / アクセスウィンドウ情報プログラムコマンドの発行フロー

39.7.4.5 ユニーク ID リード

図 39.18 にユニーク ID リードコマンドの発行フローを示します。




図 39.18 ユニーク ID リードコマンドの発行フロー

39.7.4.6 ソフトウェアコマンドの強制停止

ブランクチェックコマンド、ロックイレーズコマンドを強制的に停止させるには、図 39.19 に従って実施してください。

強制停止を実行すると、FEAMH/FEAML レジスタに中断した時点のアドレスが格納されます。ブランクチェックの場合は、FEAMH/FEAML レジスタの値を FSARH/FSARL レジスタにコピーすることで、中断した処理を続きから再開させることができます。




図 39.19 ソフトウェアコマンド強制停止の実行フロー

39.7.5 割り込み

ソフトウェアコマンド処理が完了するか、または強制停止処理が完了すると割り込み(FRDYI)が発生します。FCR.OPST ビットを“0”にすると FSTATR1.FRDY フラグが“0”に、また、FEXCR.OPST ビットを“0”にすると FSTATR1.EXRDY フラグが“0”になり、次の割り込み(FRDYI)を受け付けられるようになります。

本割り込みに対応する ICU の IERm.IEN ビットを“1”にする前に、IRn.IR フラグをクリアしてください。

39.8 ブートモード

ブートモードは、SCI インタフェース、または FINE インタフェースを使用します。表 39.5 にブートモードでプログラム / イレーズ可能な領域と使用する周辺モジュールを、表 39.6 にブートモードで使用する入出力端子を示します。

表39.5 ブートモードでプログラム/イレーズ可能な領域と使用する周辺モジュール

項目	ブートモード	
	SCI インタフェース	FINE インタフェース
プログラム/イレーズ可能な領域	ユーザ領域 データ領域	ユーザ領域 データ領域
使用する周辺モジュール	SCI1 (調歩同期式シリアル通信)	FINE

表39.6 ブートモードで使用する入出力端子

端子名	入出力	使用するモード	用途
MD	入力	ブートモード	動作モードを選択(「3. 動作モード」参照)
MD/FINED	入出力	ブートモード (FINE インタフェース)	動作モードを選択、FINE データ入出力
P30/RXD1	入力	ブートモード (SCI インタフェース)	データ受信用(注1)
P26/TXD1	出力		データ送信用(注1)

注1. 抵抗を介してVCCに接続(プルアップ)してください。

39.8.1 ブートモード(SCI インタフェース)

ブートモード(SCI インタフェース)は、フラッシュメモリのプログラム/イレーズに SCI の調歩同期式モードを用いるモードです。ユーザ領域とデータ領域を書き換えることができます。

MD 端子を Low にしてリセットを解除すると、MCU はブートモード(SCI インタフェース)で起動します。

シリアルプログラマについてはメーカにお問い合わせください。

39.8.1.1 ブートモード(SCI インタフェース)の動作条件

ブートモード(SCI インタフェース)は、シリアルプログラマとの通信に、SCI1 を調歩同期式モードで使用します。図 39.20 にブートモード(SCI インタフェース)時の端子接続例を、表 39.7 にブートモード(SCI インタフェース)時に使用する端子の処理内容を示します。

なお、図 39.20 に記載した端子接続例は、一例です。すべてのシステムにおいて動作を保証するものではありません。




図 39.20 ブートモード(SCI インタフェース)時の端子接続例

表 39.7 ブートモード(SCI インタフェース)時に使用する端子の処理内容

端子名	名称	入出力	処理内容
VCC, VSS	電源	—	VCC 端子には 1.8 V 以上の電圧を、VSS 端子には 0 V を入力してください
VCL	平滑コンデンサ接続端子	—	内部電源安定用の平滑コンデンサを介して VSS に接続してください
MD	動作モードコントロール	入力	Low を入力してください
RES#	リセット入力	入力	リセット端子です。リセット回路と接続してください
P30/RXD1	データ入力 RXD	入力	シリアルデータの入力端子です
P26/TXD1	データ出力 TXD	出力	シリアルデータの出力端子です

シリアルプログラマとの通信フォーマットは、図 39.21 に示すとおり、8 ビットデータ、1 ストップビット

ト、パリティなし、LSB ファーストです。




図 39.21 通信フォーマット

シリアルプログラマとの初期通信は、9,600 bps または 19,200 bps で行います。通信ビットレートは、接続後に変更できます。ブートモード(SCI インタフェース)で通信が可能な最大通信ビットレートを表 39.8 に示します。

表39.8 通信可能な条件

動作電圧	最大通信ビットレート
3.0 V未満	500 kbps
3.0 V以上	2 Mbps

39.8.1.2 ブートモード(SCI インタフェース)の起動方法

ブートモード(SCI インタフェース)で起動するには、MD 端子を Low にして、リセットを解除(RES# 端子を Low から High に)する必要があります。ブートモード(SCI インタフェース)で起動した後、400 ms 経過すると本 MCU との通信が可能になります。

図 39.22 に示すとおり、リセット解除後 400 ms の間は各端子の信号を変化させないでください。リセットに関しては、「40.3.2 リセットタイミング」に示す規格を守ってください。




図 39.22 ブートモード(SCI インタフェース)で通信が可能になるまでの待ち時間

39.8.2 ブートモード(FINE インタフェース)

ブートモード(FINE インタフェース)は、フラッシュメモリのプログラム/イレーズに FINE を使用するモードです。ユーザ領域とデータ領域を書き換えることができます。

シリアルプログラマについてはメーカにお問い合わせください。

39.8.2.1 ブートモード(FINE インタフェース)の動作条件

ブートモード(FINE インタフェース)は、シリアルプログラマとの通信に、FINE を使用します。

図 39.23 にブートモード(FINE インタフェース)時の端子接続例を、表 39.9 にブートモード(FINE インタフェース)時に使用する端子の処理内容を示します。

なお、図 39.23 に記載した端子接続例は、一例です。すべてのシステムにおいて動作を保証するものではありません。




図 39.23 ブートモード(FINE インタフェース)時の端子接続例

表39.9 ブートモード(FINE インタフェース)時に使用する端子の処理内容

端子名	名称	入出力	処理内容
VCC, VSS	電源	—	VCC 端子には 1.8 V 以上の電圧を、VSS 端子には 0 V を入力してください
VCL	平滑コンデンサ接続端子	—	内部電源安定用の平滑コンデンサを介して VSS に接続してください
MD	動作モードコントロール/データ入出力	入出力	抵抗を介して VCC に接続(プルアップ)してください
RES#	リセット入力	入力	リセット端子です。リセット回路と接続してください

39.9 フラッシュメモリプロテクト機能

フラッシュメモリプロテクト機能は、第三者によるフラッシュメモリの読み出し、書き込みから保護する機能です。

シリアルプログラマ接続時にはブートモード ID コードプロテクト、オンチップデバッギングエミュレータ接続時にはオンチップデバッギングエミュレータ ID コードプロテクトがあります。

39.9.1 ID コードプロテクト

ID コードプロテクトには、シリアルプログラマを接続したときのブートモード ID コードプロテクト、オンチップデバッギングエミュレータを接続したときのオンチップデバッギングエミュレータ ID コードプロテクトの 2 つがあります。どちらも使用する ID コードは同じものですが、動作が異なります。

ID コードは、制御コード + ID コード 1 ~ ID コード 15 で構成されています。32 ビット長 4 ワードのデータで、32 ビット単位で設定してください。図 39.24 に ID コードの構成を示します。

	31	24	23	16	15	8	7	0
FFFF FFA0h	制御コード		ID コード1		ID コード2		ID コード3	
FFFF FFA4h		ID コード4		ID コード5		ID コード6		ID コード7
FFFF FFA8h		ID コード8		ID コード9		ID コード10		ID コード11
FFFF FFACh		ID コード12		ID コード13		ID コード14		ID コード15

図 39.24 ID コードの構成

ID コードを設定するときのプログラムの記述例を以下に示します。

制御コード、ID コード 1 ~ ID コード 15 を順に “45h, 01h, 02h, 03h, 04h, 05h, 06h, 07h, 08h, 09h, 0Ah, 0Bh, 0Ch, 0Dh, 0Eh, 0Fh” に設定する場合

C 言語 :

```
#pragma address ID_CODE = 0xFFFFFFF0
const unsigned long ID_CODE [4] = {0x45010203, 0x04050607, 0x08090A0B, 0x0C0D0E0F};
```

アセンブリ言語 :

```
.SECTION ID_CODE,CODE
.ORG 0xFFFFFFF0h
.LWORD 45010203h
.LWORD 04050607h
.LWORD 08090A0Bh
.LWORD 0C0D0E0Fh
```

39.9.1.1 ブートモード ID コードプロテクト

ブートモード ID コードプロテクトは、第三者がシリアルプログラマを接続したときのユーザ領域とデータ領域の読み出し、書き換えを禁止する機能です。

制御コードが“45h”または“52h”(ブートモード ID コードプロテクト有効)の場合は、シリアルプログラマから送られてくる 16 バイトのコードと、ユーザ領域上にある ID コードを比較し、その結果に従って、ユーザ領域とデータ領域の読み出し、書き換えを許可します。

制御コードが“45h”、“52h”以外(ブートモード ID コードプロテクト無効)の場合、ユーザ領域とデータ領域のすべてのブロックを消去し、ユーザ領域とデータ領域の読み出し、書き込みを許可します。

制御コードは、プロテクトの有効もしくは無効を設定します。表 39.10 にブートモード ID コードプロテクトの仕様を、図 39.25 にブートモード ID コードプロテクトの認証フローを示します。

ID コード 1 ~ ID コード 15 は、任意の値が設定できます。

ただし、無条件にシリアルプログラマの接続を禁止する場合は、ID コード 1 ~ ID コード 15 に順に“50h, 72h, 6Fh, 74h, 65h, 63h, 74h, FFh, FFh, FFh, FFh, FFh, FFh”と設定してください。

表39.10 ブートモードIDコードプロテクトの仕様

ID コード		プロテクト	ID コードの 判定結果	動作	
制御コード	ID コード 1 ~ ID コード 15				
45h	任意	有効	一致	ブートモード ID コード認証ステートを完了し、プログラム/イレーズホストコマンド待ちステートに遷移する	
			不一致	ブートモード ID コード認証ステートを継続する	
			不一致 (3回連続)	ユーザ領域とデータ領域のすべてのブロックを消去し、ブートモード ID コード認証ステートを継続する	
52h	50h, 72h, 6Fh, 74h, 65h, 63h, 74h, + FFh, ..., FFh (8バ イトすべて FFh)	有効	—	シリアルプログラマが送信したコードの値に関係なく、フラッショメモリの読み出し、書き換えを許可しない	
	上記以外		一致	ブートモード ID コード認証ステートを完了し、プログラム/イレーズホストコマンド待ちステートに遷移する	
			不一致	ブートモード ID コード認証ステートを継続する	
上記以外	任意	無効	—	ユーザ領域とデータ領域のすべてのブロックを消去する	




図 39.25 ブートモード ID コードプロテクトの認証フロー

39.9.1.2 オンチップデバッグギングエミュレータ ID コードプロテクト

オンチップデバッグギングエミュレータ ID コードプロテクトは、オンチップデバッグギングエミュレータとの接続を許可 / 禁止する機能です。

オンチップデバッグギングエミュレータ ID コードプロテクトが無効の場合もしくは、プロテクトが有効でオンチップデバッグギングエミュレータから送られてくる 16 バイトのコードとユーザ領域にある ID コードが一致した場合、オンチップデバッグギングエミュレータとの接続を許可します。

オンチップデバッグギングエミュレータ ID コードプロテクトの仕様を、表 39.11 に示します。

表39.11 オンチップデバッグギングエミュレータIDコードプロテクトの仕様

制御コード	IDコード IDコード1～ IDコード15	プロテクト	IDコードの 判定結果	動作	
				—	オンチップデバッグギングエミュレータとの接続を許可する
FFh	FFh, ..., FFh (15 バイ トすべて FFh)	無効	—	オンチップデバッグギングエミュレータとの接続を許可する	
52h	50h, 72h, 6Fh, 74h, 65h, 63h, 74h, + 任意の8バイト	有効	—	オンチップデバッグギングエミュレータが送信したコードの値に 関係なく、オンチップデバッグギングエミュレータの接続を許可 しない	
上記以外	上記以外	有効	一致	オンチップデバッグギングエミュレータとの接続を許可する	
			不一致	IDコード待ちを継続する	

39.10 通信プロトコル

ここでは、ブートモードで使用するプロトコルについて説明します。シリアルプログラマを開発する場合には、この通信プロトコルに従って制御してください。

39.10.1 ブートモード(SCI インタフェース)の状態遷移

図 39.26 にブートモード(SCI インタフェース)の状態遷移図を示します。




図 39.26 ブートモード(SCI インタフェース)の状態遷移図

(1) ビットレート自動調整ステート

ビットレート自動調整ステートでは、本 MCU とホスト間の通信ビットレートを 9,600 bps または 19,200 bps に自動調整します。本 MCU はビットレート自動調整が終了するとホストへ “00h” を送信します。ホストは “00h” を受け取った後、“55h” を送信してください。本 MCU は、“55h” を受信するとホストへ “E6h” を送信し、問い合わせ / 設定ホストコマンド待ちステートへ遷移します。
なお、ホストは、本 MCU のリセットを解除した後、400 ms 以上経過するまではデータを送信しないでください。

(2) 問い合わせ / 設定ホストコマンド待ちステート

問い合わせ / 設定ホストコマンド待ちステートでは、ブロック構成、ブロックサイズ、ユーザ領域やデータ領域の配置アドレスなど本 MCU の情報問い合わせや、データのエンディアン、ビットレートの選択ができます。本 MCU はホストからプログラム / イレーズホストコマンド待ちステート遷移コマンドを受信すると、ブートモード ID コードプロテクトの有効、無効を判定します。ブートモード ID コー

ドプロテクトが無効の場合、プログラム / イレーズホストコマンド待ちステートへ遷移します。ブートモード ID コードプロテクトが有効の場合、ブートモード ID コード認証ステートに遷移します。
問い合わせ / 設定コマンドに関する詳細は、「39.10.5 問い合わせコマンド」、「39.10.6 設定コマンド」を参照してください。

(3) ブートモード ID コード認証ステート

ブートモード ID コード認証ステートでは、ID コード認証コマンドを受け付けます。ブートモード ID コードが不一致の場合は、ブートモード ID コード認証ステートから他のステートへ遷移することはありません。

ブートモード ID コードプロテクトに関する詳細は、「39.9.1.1 ブートモード ID コードプロテクト」を参照してください。ID コード認証コマンドに関する詳細は、「39.10.7 ID コード認証コマンド」を参照してください。

(4) プログラム / イレーズステート

プログラム / イレーズステートでは、ホストからのコマンドに従って、プログラムやイレーズやリードチェックのコマンド処理を実行します。

プログラム / イレーズコマンドに関する詳細は、「39.10.8 プログラム / イレーズコマンド」を、リードチェックコマンドに関する詳細は、「39.10.9 リードチェックコマンド」参照してください。

39.10.2 コマンドとレスポンスの構成

通信プロトコルは、ホストから本 MCU へ送信する“コマンド”と本 MCU からホストへ送信する“レスポンス”で構成されています。

コマンドには1バイトコマンドと複数バイトコマンドがあります。

レスポンスには1バイトレスポンスと複数バイトレスポンス、エラーレスponsがあります。

複数バイトコマンド、複数バイトレスポンスには、送受信データのバイト数を通知する“サイズ”と、通信異常を検出するための“SUM”があります。

“サイズ”はコマンドコード(先頭1バイト)、サイズ、SUM を除いた送受信データのバイト数を指します。

“SUM”は、コマンドもしくはレスポンスの各バイトを合計した値が、“00h”になるように計算されたバイトデータを指します。

プログラムコマンドで指定するプログラムアドレス、ブロックイレーズコマンドで指定するブロック先頭アドレス、アクセスウィンドウ情報プログラムコマンドで指定する AW 先頭アドレス、AW 最終アドレス、アクセスウィンドウリードコマンドで受信する AW 先頭アドレス、AW 最終アドレスはフラッシュメモリの読み出し用アドレスを使用します。

39.10.3 未定義コマンドに対するレスポンス

本 MCU は未定義のコマンドを受信した場合、コマンドエラーを意味するレスポンスを返します。コマンドエラーのレスポンスの内容は以下のとおりです。エラーレスponsの返信データには、受信したコマンドのコマンドコードが格納されています。

エラーレスpons	80h	コマンドコード
-----------	-----	---------

39.10.4 ブートモードステータス問い合わせ

ブートプログラムの、現在のステートと直前のコマンドを発行したときにどういうエラーがあったか、確認するコマンドです。

本 MCU が応答するステート、エラーの一覧を、表 39.12、表 39.13 に示します。

ブートモードステータス問い合わせコマンドは、問い合わせ / 設定ホストコマンド待ちステートとプログラム / イレーズホストコマンド待ちステートで使用することができます。

コマンド	4Fh				
レスポンス	5Fh	サイズ	ステート	エラー	SUM
サイズ(1バイト)	: ステート、エラーのデータの総バイト数(固定値で "02h")				
ステート(1バイト)	: 本 MCU の現在のステート(表 39.12 を参照)				
エラー(1バイト)	: 直前に発行したコマンドに対するエラー状況(表 39.13 を参照)				
SUM(1バイト)	: レスポンスデータを合計して "00h" になる値				

表39.12 ステートの内容

コード	ステート(注1)	詳細
11h	問い合わせ/設定ホストコマンド待ちステート	デバイス選択待ち
12h/13h		動作周波数選択待ち
1Fh		プログラム/イレーズホストコマンド待ちステート遷移コマンド待ち
31h	ブートモードIDコード認証ステート	ユーザ領域、データ領域のイレーズ中
3Fh	プログラム/イレーズホストコマンド待ちステート	プログラム/イレーズコマンド待ち
4Fh		プログラムデータ受信待ち
5Fh		ブロックイレーズ指定待ち

注1. 状態遷移については、図39.26に記載しています。図の内容も併せて確認してください。

表39.13 エラーの内容

コード	内容
00h	エラーなし
11h	SUM エラー
21h	デバイスコードエラー
24h	ビットレート選択エラー
29h	ブロック先頭アドレスエラー
2Ah	アドレスエラー
2Bh	データ長エラー
51h	イレーズエラー
52h	データあり(未消去エラー)
53h	プログラムエラー
61h	IDコード不一致
63h	IDコード不一致かつイレーズエラー
80h	コマンドエラー
FFh	ビットレート自動調整エラー

39.10.5 問い合わせコマンド

問い合わせコマンドは、設定コマンドやプログラム / イレーズコマンド、リードチェックコマンドを送信するために必要な基本情報を取得するコマンドです。表 39.14 に問い合わせコマンド一覧を示します。一覧にあるコマンドは、問い合わせ / 設定ホストコマンド待ちステートでのみ使用可能です。

表 39.14 問い合わせコマンド一覧

コマンド	応答内容
サポートデバイス問い合わせ	デバイスコードとシリーズ名
データ領域有無問い合わせ	データ領域の有無
ユーザ領域情報問い合わせ	ユーザ領域の個数、領域先頭/領域最終アドレス
データ領域情報問い合わせ	データ領域の個数、領域先頭/領域最終アドレス
ブロック情報問い合わせ	ユーザ領域、データ領域それぞれの先頭アドレス、1ブロックのブロックサイズ、ブロック数

39.10.5.1 サポートデバイス問い合わせ

開発したソフトウェアのエンディアンを識別するためのデバイス情報を取得するコマンドです。このコマンドを受信すると、本 MCU は開発したソフトウェアがリトルエンディアンで動作する場合のデバイス情報とビッグエンディアンで動作する場合のデバイスの情報を順に送信します。

コマンド	20h
------	-----

レスポンス	30h	サイズ	デバイス数	
	文字数	デバイスコード(リトルエンディアン)	シリーズ名(リトルエンディアン)	
	文字数	デバイスコード(ビッグエンディアン)	シリーズ名(ビッグエンディアン)	
	SUM			

- | | |
|---------------|---|
| サイズ(1バイト) | : デバイス数、文字数、デバイスコード、シリーズ名のデータの総バイト数 |
| デバイス数(1バイト) | : MCU がサポートするエンディアンの種別数(固定値で "02h") |
| 文字数(1バイト) | : デバイスコードとシリーズ名の文字数 |
| デバイスコード(4バイト) | : 開発したソフトウェアのエンディアンを認識するための認識コード |
| シリーズ名(nバイト) | : MCU のシリーズ名とリトルエンディアン / ビッグエンディアンの別(ASCII コード) |
| SUM(1バイト) | : レスponsデータを合計して "00h" になる値 |

39.10.5.2 データ領域有無問い合わせ

このコマンドを受信すると、本 MCU は「データ領域あり、エリアプロテクションあり、データ領域プログラムコマンドあり」という結果を送信します。

コマンド	2Ah			
レスポンス	3Ah サイズ 領域有無 SUM			
サイズ(1バイト)	: 領域有無の文字数(固定値で“01h”)			
領域有無(1バイト)	: データ領域の有無(固定値で“1Dh”) (データ領域あり、エリアプロテクションあり、データ領域プログラムコマンドあり)			
SUM(1バイト)	: レスポンスデータを合計して“00h”になる値(固定値で“A8h”)			

39.10.5.3 ユーザ領域情報問い合わせ

このコマンドを受信すると、本 MCU はユーザ領域の領域数とアドレスの情報を送信します。

コマンド	25h			
レスポンス	35h サイズ 領域数 領域先頭アドレス 領域最終アドレス SUM			
サイズ(1バイト)	: 領域数、領域先頭アドレス、領域最終アドレスのデータの総バイト数(固定値で“09h”)			
領域数(1バイト)	: ユーザ領域の領域数(固定値で“01h”)			
領域先頭アドレス(4バイト)	: ユーザ領域の先頭アドレス			
領域最終アドレス(4バイト)	: ユーザ領域の最終アドレス			
SUM(1バイト)	: レスポンスデータを合計して“00h”になる値			

39.10.5.4 データ領域情報問い合わせ

このコマンドを受信すると、本 MCU はデータ領域の領域数とアドレスの情報を送信します。

コマンド	2Bh		
レスポンス	3Bh	サイズ	領域数
領域先頭アドレス			
領域最終アドレス			
SUM			

- サイズ(1バイト) : 領域数、領域先頭アドレス、領域最終アドレスのデータの総バイト数(固定値で“09h”)
 領域数(1バイト) : データ領域の領域数(固定値で“01h”)
 領域先頭アドレス(4バイト) : データ領域の先頭アドレス(固定値で“0010 0000h”)
 領域最終アドレス(4バイト) : データ領域の最終アドレス(固定値で“0010 1FFFh”)
 SUM(1バイト) : レスポンスデータを合計して“00h”になる値(固定値で“7Dh”)

39.10.5.5 ブロック情報問い合わせ

このコマンドを受信すると、本 MCU はユーザ領域の先頭アドレス、1ブロックのブロックサイズ、ブロック数とデータ領域の先頭アドレス、1ブロックのブロックサイズ、ブロック数を送信します。

コマンド	26h		
レスポンス	36h	サイズ	DDh
ユーザ領域先頭アドレス			
1ブロックブロックサイズ(ユーザ領域)			
ユーザ領域ブロック数			
データ領域先頭アドレス			
1ブロックブロックサイズ(データ領域)			
データ領域ブロック数			
SUM			

- サイズ(2バイト) : “DDh”からデータ領域ブロック数までのデータの総バイト数(固定値で“00 19h”)
 ユーザ領域先頭アドレス(4バイト) : ユーザ領域の先頭アドレス
 1ブロックブロックサイズ(ユーザ領域)(4バイト) : 1ブロックのメモリサイズ(固定値で“00 00 08 00h”)
 ユーザ領域ブロック数(4バイト) : ユーザ領域を構成するブロックの数
 データ領域先頭アドレス(4バイト) : データ領域の先頭アドレス(固定値で“00 10 00 00h”)
 1ブロックブロックサイズ(データ領域)(4バイト) : 1ブロックのメモリサイズ(固定値で“00 00 04 00h”)
 データ領域ブロック数(4バイト) : データ領域を構成するブロックの数(固定値で“00 00 00 08h”)
 SUM(1バイト) : レスポンスデータを合計して“00h”になる値

39.10.6 設定コマンド

設定コマンドは、本 MCU のプログラムやイレーズを実行するために必要な基本設定を行うためのコマンドです。

表 39.15 に設定コマンドの一覧を示します。一覧にあるコマンドは、問い合わせ / 設定ホストコマンド待ちステートでのみ使用可能です。

表39.15 設定コマンド一覧

コマンド	機能
デバイス選択	デバイスコードの選択
動作周波数選択	通信のビットレートを変更
プログラム/イレーズホストコマンド待ちステート遷移	プログラム/イレーズホストコマンド待ちステート、またはブートモードIDコード認証ステートに遷移

39.10.6.1 デバイス選択

開発したソフトウェアのエンディアンを指定するコマンドです。コマンドに指定するデバイスコードは、サポートデバイス問い合わせコマンドで取得したデバイスコードの中から選択してください。

本 MCU は受け取ったデバイスコードがサポートしているデバイスに一致した場合、レスポンス “46h” を送信します。サポートしていないデバイスであった場合や、受信したコマンドの SUM 値が一致しなかった場合には、エラーレスponsを送信します。

コマンド	10h	サイズ	デバイスコード	SUM
------	-----	-----	---------	-----

サイズ(1バイト) : デバイスコードの文字数(固定値で“04h”)

デバイスコード(4バイト) : 開発したソフトウェアのエンディアンを認識するための認識コード
(サポートデバイス問い合わせコマンドの応答と同一のデバイスコード)

SUM(1バイト) : コマンドデータを合計して“00h”になる値

レスポンス	46h
-------	-----

エラーレスpons	90h	エラー
-----------	-----	-----

エラー(1バイト) : エラーコード

“11h” : SUM エラー

“21h” : デバイスコードエラー

39.10.6.2 動作周波数選択

MCU の動作周波数、フラッシュメモリプログラマとの通信ビットレートを指定するコマンドです。コマンドに指定するビットレートは、動作電圧に応じた 32 MHz か 8 MHz を分周して得られるビットレートとの誤差が 4% 未満となるビットレートを設定してください。

本 MCU は指定された設定内容がサポート可能である場合、レスポンス “06h” を送信します。ビットレート誤差が 4% 以上の場合や、受信したコマンドの SUM 値が一致しなかった場合には、エラーレスpons を送信します。

ホストはレスポンスを受信した後、旧ビットレートで 1 ビット期間以上待ってから新ビットレートで通信確認データを送信してください。

本 MCU は通信確認データを正しく受信できた場合、レスポンス “06h” を送信します。正しく受信できなかった場合には、エラーレスpons を送信します。

コマンド	3Fh	サイズ	ビットレート	ダミーデータ
クロック数		遙倍率1	遙倍率2	
SUM				

サイズ(1 バイト)	: ビットレート、ダミーデータ、クロック数、遙倍率のデータの総バイト数(固定値で“07h”)
ビットレート(2 バイト)	: 新ビットレート ビットレート値を 1/100 した値を設定(例: 19200 bps の場合、“00C0h”を設定)
ダミーデータ(2 バイト)	: 固定値で“0000h”を設定
クロック数(1 バイト)	: 遥倍率を設定するクロックの種類(固定値：“02h”)
遙倍率1(1 バイト)	: システムクロック(ICLK)の遙倍率(固定値で“01h”)
遙倍率2(1 バイト)	: 周辺モジュールクロック(PCLK)の遙倍率(固定値で“01h”)
SUM(1 バイト)	: コマンドデータ(ダミーデータを含む)を合計して“00h”になる値

レスポンス	06h
-------	-----

エラーレスpons	BFh	エラー
-----------	-----	-----

エラー(1 バイト) : エラーコード
“11h” : SUM エラー
“24h” : ビットレート選択エラー

通信確認	06h
------	-----

レスポンス	06h
-------	-----

エラーレスpons	FFh
-----------	-----

- ビットレート選択エラー

動作周波数選択コマンドで指定したビットレートを、本 MCU が誤差 4% 未満で生成できない場合にビットレート選択エラーが発生します。

動作周波数選択コマンドで指定した新ビットレートを B、動作電圧に応じた 32 [MHz] か 8 [MHz] を Pφ にした場合のビットレート誤差は、以下の計算式で求められます。

$$\text{誤差 [%]} = \left(\frac{P\phi \times 10^6}{B \times 32 \times N} - 1 \right) \times 100$$

$$N = \text{INT}\left(\frac{P\phi \times 10^6}{B \times 32}\right)$$

Pφ : 動作電圧が 3.0 V 以上の場合、32 [MHz]

3.0 V 未満の場合、8 [MHz]

B : 新ビットレート [bps]


N : Pφ と新ビットレートの 32 倍との比 (ただし、1 ≤ N ≤ 256)

39.10.6.3 プログラム / イレーズホストコマンド待ちステート遷移

問い合わせ / 設定ホストコマンド待ちステートからプログラム / イレーズホストコマンド待ちステートに遷移させるために使用するコマンドです。このコマンドを受信すると、本 MCU はブートモード ID コードプロテクトの有効、無効を判定します。

ブートモード ID コードプロテクトが無効の場合、ユーザ領域、データ領域のすべてのロックをイレーズします。すべてのロックのイレーズが完了するとレスポンス “06h” を送信し、プログラム / イレーズホストコマンド待ちステートに遷移します。正しくすべてのロックをイレーズできなかった場合には、エラーレスponsを送信します。

ブートモード ID コードプロテクトが有効の場合、レスポンス “16h” を送信し、ブートモード ID コード認証ステートに遷移します。



39.10.7 ID コード認証コマンド

ID コード認証コマンドは、ブートモード ID コードプロテクトが有効の場合に、ID コード認証を行うためのコマンドです。表 39.16 に ID コード認証コマンドの一覧を示します。一覧にあるコマンドは、ブートモード ID コード認証ステートでのみ使用可能です。

表 39.16 ID コード認証コマンド一覧

コマンド	機能
ID コードチェック	ホストから送信する 16 バイトのコードと ID コードとを比較する

39.10.7.1 ID コードチェック

ブートモード ID コードプロテクトを解除するために使用するコマンドです。コマンド中で指定する比較用 ID コードは、ユーザ領域にプログラム済みの制御コード、ID コード 1 ~ ID コード 15 と同じ値にしてください。

ホストから送信した比較用 ID コードと、ユーザ領域にプログラムされた ID コードが一致した場合、本 MCU はレスポンス “06h” を送信し、プログラム / イレーズホストコマンド待ちステートに遷移します。一致しなかった場合や受信したコマンドの SUM 値が一致しなかった場合、エラーレスポンスを送信します。

制御コードに “45h” がプログラムされているときに 3 回連續で不一致となった場合、ユーザ領域、データ領域のすべてのブロックをイレーズします。イレーズ中にエラーが発生すると、本 MCU はエラーレスポンスを送信します。また、すべてのブロックのイレーズが正常に完了してもエラーレスポンスを送信し、ブートモード ID コード認証ステートを継続します。プログラム / イレーズホストコマンド待ちステートに遷移するには、本 MCU をリセットしてください。

コマンド	60h	サイズ
比較用 ID コード(制御コード+ID コード 1 ~ ID コード 15)		
	SUM	

サイズ(1 バイト) : ID コードのバイト数(固定値で “10h”)

ID コード(16 バイト) : 制御コード(1 バイト) + ID コード 1 ~ ID コード 15(15 バイト)

SUM(1 バイト) : コマンドデータを合計して “00h” になる値

レスポンス	ACK
-------	-----

ACK(1 バイト) : ACK コード
“06h” : プログラム / イレーズホストコマンド待ちステートへ遷移します。

エラーレスポンス	E0h	エラー
----------	-----	-----

エラー(1 バイト) : エラーコード
“11h” : SUM エラー
“61h” : ID コード不一致
“63h” : ID コード不一致かつイレーズエラー

39.10.8 プログラム / イレーズコマンド

プログラム / イレーズコマンドは、問い合わせコマンドのレスポンスをもとに、本 MCU のユーザ領域やデータ領域に対してプログラムやイレーズを行うコマンドです。表 39.17 にプログラム / イレーズホストコマンド待ち、プログラム待ち、イレーズ待ちの各ステートで使用可能なプログラム / イレーズコマンドの一覧を、表 39.18 に各ステートで受け付けるコマンドを示します。

各ステートで表 39.18 に記載されていないコマンドを受信するとコマンドエラーのレスポンスを送信します。

表39.17 プログラム/イレーズコマンド一覧

コマンド	機能
ユーザ/データ領域プログラム準備	ユーザ領域、データ領域にデータをプログラムするためのプログラム待ちステートへ遷移
プログラム	ユーザ領域またはデータ領域の指定領域に指定したデータをプログラム。 またはプログラム / イレーズホストコマンド待ちステートへ遷移(プログラムの終了)
データ領域プログラム	データ領域の指定領域に指定したサイズのデータをプログラム。 またはプログラム / イレーズホストコマンド待ちステートへ遷移(データ領域プログラムの終了)
イレーズ準備	イレーズ待ちステートへ遷移
ブロックイレーズ	指定ブロックのイレーズ、またはプログラム / イレーズホストコマンド待ちステートへ遷移 (イレーズの終了)

表39.18 ステート毎の受け付け可能なコマンド

ステート	受け付けるコマンド
プログラム/イレーズホストコマンド待ちステート	ユーザ/データ領域プログラム準備コマンド、イレーズ準備コマンド
プログラム待ちステート	プログラムコマンド、データ領域プログラムコマンド
イレーズ待ちステート	ブロックイレーズコマンド

39.10.8.1 ユーザ / データ領域プログラム準備

プログラムコマンドとデータ領域プログラムコマンドの受け付け準備をさせるためのコマンドです。このコマンドを受信すると、本 MCU はプログラムの準備の指示がホストから行われたと判断し、プログラムコマンドとデータ領域プログラムコマンドのみ受け付ける、プログラム待ちステートへ遷移し、レスポンス “06h” を送信します。

コマンド	43h
レスポンス	06h

39.10.8.2 プログラム

ユーザ領域、データ領域に指定のデータをプログラムするためのコマンドです。コマンド中で指定するプログラムアドレスは、下位 8 ビットを“0”にしてください。プログラムデータ長が 256 バイトに満たないデータを書き込むことはできません。不足部分は“FFh”で埋めてください。

本 MCU は指定されたアドレスからのプログラムが正常に終了すると、レスポンス“06h”を送信します。受信したコマンドの SUM 値が一致しなかった場合や、プログラム中にエラーが発生すると、本 MCU はエラーレスponsを送信します。

プログラムを終了してプログラム / イレーズホストコマンド待ちステートへ遷移する場合、ホストから“50h FFh FFh FFh B4h”を送信してください。本 MCU はレスポンス“06h”を送信し、プログラム / イレーズホストコマンド待ちステートへ遷移します。

コマンド	50h	プログラムアドレス
		プログラムデータ
	SUM	

プログラムアドレス (4 バイト) : プログラム先のアドレス
 下位 8 ビットを“0”に設定
 プログラムを終了する場合は“FFFF FFFFh”を設定
 プログラムデータ (n バイト) : プログラムデータ (n = 256 または 0 (終了時))
 n バイトに満たない領域には“FFh”を設定
 プログラムを終了する場合はプログラムデータなし
 SUM (1 バイト) : コマンドデータを合計して“00h”になる値

レスポンス	06h
-------	-----

エラーレスpons
 D0h エラー
 エラー (1 バイト) : エラーコード
 “11h” : SUM エラー
 “2Ah” : アドレスエラー (アドレスが指定の領域内にない)
 “53h” : プログラムエラー (データまたはプログラムデータが書き込めない)

39.10.8.3 データ領域プログラム

データ領域に指定のデータをプログラムするためのコマンドです。コマンド中で指定するプログラムアドレスは、下位 2 ビットを“0”にしてください。プログラムデータ長が 4 バイトに満たないデータを書き込むことはできません。不足部分は“FFh”で埋めてください。

本 MCU は指定されたアドレスからのプログラムが正常に終了すると、レスポンス“06h”を送信します。受信したコマンドの SUM 値が一致しなかった場合や、プログラム中にエラーが発生すると、本 MCU はエラーレスpons を送信します。

プログラムを終了してプログラム / イレーズホストコマンド待ちステートへ遷移する場合、ホストから“51h FFh FFh FFh 00h B3h”を送信してください。本 MCU はレスポンス“06h”を送信し、プログラム / イレーズホストコマンド待ちステートへ遷移します。

コマンド	51h	プログラムアドレス	プログラム データ長
プログラムデータ			
SUM			

プログラムアドレス (4 バイト) : データ領域のプログラム先アドレス

指定するアドレスの下位 2 ビットは“0”に設定

データ領域プログラムを終了する場合は“FFFF FFFFh”を設定

プログラムデータ長 (1 バイト) : プログラムデータのサイズ

4 バイト単位のデータを設定

データ領域プログラムを終了する場合は“00h”を設定

プログラムデータ (n バイト) : データ領域へのプログラムデータ (n = プログラムデータ長、“0”(終了時))

プログラムデータ長分のデータを設定

n バイトに満たない領域には“FFh”を設定

データ領域プログラムを終了する場合はプログラムデータなし

SUM (1 バイト) : コマンドデータを合計して“00h”になる値

レスポンス	06h
-------	-----

エラーレスpons	D1h	エラー
-----------	-----	-----

エラー (1 バイト) : エラーコード

“11h” : SUM エラー

“2Ah” : アドレスエラー

“2Bh” : データ長エラー

“53h” : プログラムエラー (データまたはプログラムデータが書き込めない)

39.10.8.4 イレーズ準備

ブロックイレーズコマンドの受け付け準備をさせるためのコマンドです。このコマンドを受信すると、本MCUはイレーズの準備の指示がホストから行われたと判断し、ブロックイレーズコマンドのみを受け付けるイレーズ待ちステートへ遷移し、レスポンス“06h”を送信します。

コマンド	48h
レスポンス	06h

39.10.8.5 ブロックイレーズ

ユーザ領域、データ領域の指定のブロックをイレーズするためのコマンドです。コマンド中で指定するブロック先頭アドレスは、ブロック情報問い合わせコマンドのレスポンスを元にアドレスを計算して指定してください。

本MCUはブロック先頭アドレスで指定されたブロックのイレーズが正常に終了すると、レスポンス“06h”を送信します。受信したコマンドのSUM値が一致しなかった場合や、イレーズ中にエラーが発生すると、本MCUはエラーレスponsを送信します。

イレーズを終了してプログラム/イレーズホストコマンド待ちステートへ遷移する場合、ホストから“59h 04h FFh FFh FFh A7h”を送信してください。本MCUはプログラム/イレーズホストコマンド待ちステートへ遷移し、レスポンス“06h”を送信します。

コマンド	59h	サイズ
ブロック先頭アドレス		
	SUM	

サイズ(1バイト) : ブロック先頭アドレスのデータの総バイト数(固定値で“04h”)

ブロック先頭アドレス(4バイト) : イレーズするブロックの先頭アドレス

イレーズを終了する場合には“FFFF FFFFh”を設定

SUM(1バイト) : コマンドデータを合計して“00h”になる値

レスポンス	06h
-------	-----

エラーレスpons	D9h	エラー
-----------	-----	-----

エラー(1バイト) : エラーコード

“11h” : SUM エラー

“29h” : ブロック先頭アドレスエラー

“51h” : イレーズエラー(指定ブロックがイレーズできない)

39.10.9 リードチェックコマンド

リードチェックコマンドは、問い合わせコマンドのレスポンスをもとに、本 MCU のユーザ領域やデータ領域に対してデータリードやブランクチェックを行うコマンドです。表 39.19 にプログラム / イレーズホストコマンド待ちステートで使用可能なリードチェックコマンドの一覧を示します。

表 39.19 リードチェックコマンド一覧


コマンド	機能
メモリリード	ユーザ領域、データ領域のデータ読み出し
ユーザ領域チェックサム	ユーザ領域全体のチェックサムを取得
データ領域チェックサム	データ領域全体のチェックサムを取得
ユーザ領域ブランクチェック	ユーザ領域の書き込みデータの有無をチェック
データ領域ブランクチェック	データ領域の書き込みデータの有無をチェック
アクセスウィンドウ情報プログラム	アクセスウィンドウの設定
アクセスウィンドウリード	アクセスウィンドウの設定読み出し

39.10.9.1 メモリリード

ユーザ領域、データ領域にプログラムされているデータを読み出すコマンドです。コマンド中で指定する読み出し先頭アドレスは、ユーザ領域情報問い合わせコマンド、データ領域情報問い合わせコマンドのレスポンス中の領域先頭アドレスから領域最終アドレスまでの範囲内の値を設定してください。

コマンド中で指定する読み出しサイズは、読み出し先頭アドレスに読み出しサイズを加算したアドレスが、ユーザ領域情報問い合わせコマンド、データ領域情報問い合わせコマンドのレスポンス中の領域先頭アドレスから領域最終アドレスまでの範囲に入るように設定してください。

本 MCU はデータを正常にリードできた場合、指定された範囲のデータを送信します。受信したコマンドの SUM 値が一致しなかった場合や、リードを正常に実行できなかった場合、エラーレスポンスを送信します。



- サイズ(1バイト) : 領域、読み出し先頭アドレス、読み出しサイズのデータの総バイト数
 領域(1バイト) : 読み出し対象の領域
 “01h” : ユーザ領域またはデータ領域
 読み出し先頭アドレス(4バイト) : 読み出し対象範囲の先頭アドレス
 読み出しサイズ(4バイト) : 読み出すデータのサイズ(バイト単位)
 SUM(1バイト) : コマンドデータを合計して “00h” になる値

レスポンス	52h	読み出しサイズ
		読み出しデータ
	SUM	

読み出しサイズ (4 バイト) : 読み出したデータのサイズ (バイト単位)
 読み出しデータ (n バイト) : 指定範囲から読み出したデータ ($n = \text{読み出しサイズ}$)
 SUM (1 バイト) : レスポンスデータを合計して "00h" になる値

エラーレpsons	D2h	エラー

エラー (1 バイト) : エラーコード
 "11h" : SUM エラー
 "2Ah" : アドレスエラー
 ・コマンドの「領域」に "01h" 以外を指定した
 ・コマンドの読み出し先頭アドレスが読み出し対象領域の範囲外である
 "2Bh" : サイズエラー
 ・コマンドの読み出しサイズに "0000 0000h" が指定されている
 ・コマンドの読み出しサイズが読み出し対象領域のサイズを超えてる
 ・コマンドの読み出し先頭アドレスと読み出しサイズを加算したアドレスが読み出し対象領域の範囲外である

39.10.9.2 ユーザ領域チェックサム

ユーザ領域全体のチェックサムを取得するコマンドです。このコマンドを受信すると、本 MCU はユーザ領域の先頭アドレスから最終アドレスまでのデータをバイト単位で加算し、加算結果 (チェックサム) をレスポンスとして送信します。

コマンド	4Bh	

レスポンス	5Bh	サイズ
	ユーザ領域チェックサム	

サイズ (1 バイト) : ユーザ領域チェックサムのバイト数 (固定値で "04h")
 ユーザ領域チェックサム (4 バイト) : ユーザ領域のデータを 1 バイト単位で加算した結果
 SUM (1 バイト) : レスポンスデータを合計して "00h" になる値

39.10.9.3 データ領域チェックサム

データ領域全体のチェックサムを取得するコマンドです。このコマンドを受信すると、本 MCU はデータ領域の先頭アドレスから最終アドレスまでのデータをバイト単位で加算し、加算結果(チェックサム)をレスポンスとして送信します。




サイズ(1バイト) : データ領域チェックサムのバイト数(固定値で“04h”)

データ領域チェックサム(4バイト) : データ領域のデータを1バイト単位で加算した結果

SUM(1バイト) : レスポンスデータを合計して“00h”になる値

39.10.9.4 ユーザ領域ブランクチェック

ユーザ領域にデータがプログラムされているかどうかを確認するコマンドです。このコマンドを受信すると、本 MCU はユーザ領域全体のブランクチェックを行い、データがプログラムされていない場合、レスポンス“06h”を送信します。1バイトでもデータがプログラムされている場合には、エラーレスポンスを送信します。




エラー(1バイト) : エラーコード

“52h” : データあり

39.10.9.5 データ領域ブランクチェック

データ領域にデータがプログラムされているかどうかを確認するコマンドです。このコマンドを受信すると、本 MCU はデータ領域全体のブランクチェックを行い、データがプログラムされていない場合、レスポンス “06h” を送信します。1 バイトでもデータがプログラムされている場合には、エラーレスポンスを送信します。



39.10.9.6 アクセスウィンドウ情報プログラム

エリアプロテクションで使用するアクセスウィンドウを設定するコマンドです。コマンド中で指定するアクセスウィンドウ先頭アドレスには、スタートブロックの先頭アドレスを指定してください。また、アクセスウィンドウ最終アドレスには、エンドブロックの最終アドレスを指定してください。

本 MCU は指定されたアクセスウィンドウの設定が正常に終了すると、レスポンス “06h” を送信します。受信したコマンドの SUM 値が一致しなかった場合や、アクセスウィンドウの設定中にエラーが発生すると、エラーレスポンスを送信します。

アクセスウィンドウの詳細については、「39.6 エリアプロテクション」を参照してください。

コマンド	74h	05h	AW区分	
	AW先頭 アドレス LH	AW先頭 アドレス HL	AW最終 アドレス LH	AW最終 アドレス HL
SUM				

- AW 区分(1 バイト) : アクセスウィンドウの設定 / 解除
 アクセスウィンドウを設定する場合には “00h” を設定
 アクセスウィンドウを解除する場合には “FFh” を設定
- AW 先頭アドレス LH(1 バイト) : アクセスウィンドウ範囲の先頭アドレス (A15 ~ A8)
 スタートブロック先頭アドレスの A15 ~ A8 を設定
 アクセスウィンドウを解除する場合には “FFh” を設定
- AW 先頭アドレス HL(1 バイト) : アクセスウィンドウ範囲の先頭アドレス (A23 ~ A16)
 スタートブロック先頭アドレスの A23 ~ A16 を設定
 アクセスウィンドウを解除する場合には “FFh” を設定
- AW 最終アドレス LH(1 バイト) : アクセスウィンドウ範囲の最終アドレス (A15 ~ A8)
 エンドブロック最終アドレスの A15 ~ A8 を設定
 アクセスウィンドウを解除する場合には “FFh” を設定
- AW 最終アドレス HL(1 バイト) : アクセスウィンドウ範囲の最終アドレス (A23 ~ A16)
 エンドブロック最終アドレスの A23 ~ A16 を設定
 アクセスウィンドウを解除する場合には “FFh” を設定
- SUM(1 バイト) : コマンドデータを合計して “00h” になる値

レスポンス	06h
-------	-----

エラーレスpons	F4h	エラー
-----------	-----	-----

エラー(1バイト) : エラーコード
 “11h” : SUM エラー
 “2Ah” : アドレスエラー(指定されたアドレスが領域内ない)
 “53h” : プログラムエラー(アクセスウィンドウの設定ができない)

39.10.9.7 アクセスウィンドウリード

設定されているアクセスウィンドウの範囲を確認するためのコマンドです。

本MCUはアクセスウィンドウの範囲を正常に取得できた場合、読み出したアクセスウィンドウ先頭アドレスとアクセスウィンドウ最終アドレスを送信します。受信したコマンドのSUM値が一致しなかった場合、エラーレスponsを送信します。

コマンド	73h	01h	FFh	8Dh
------	-----	-----	-----	-----

レスポンス	73h	05h			
	AW先頭 アドレスLH	AW先頭 アドレスHL	AW最終 アドレスLH	AW最終 アドレスHL	
	FFh				
	SUM				

AW先頭アドレスLH(1バイト) : アクセスウィンドウ範囲の先頭アドレス(A15～A8)
 AW先頭アドレスHL(1バイト) : アクセスウィンドウ範囲の先頭アドレス(A23～A16)
 AW最終アドレスLH(1バイト) : アクセスウィンドウ範囲の最終アドレス(A15～A8)
 AW最終アドレスHL(1バイト) : アクセスウィンドウ範囲の最終アドレス(A23～A16)
 SUM(1バイト) : レスポンスデータを合計して“00h”になる値

エラーレスpons	F3h	エラー
-----------	-----	-----

エラー(1バイト) : エラーコード
 “11h” : SUM エラー

39.11 ブートモード(SCI インタフェース)でのシリアルプログラマ動作説明

ブートモード(SCI インタフェース)を用いたシリアルプログラマで、ユーザ領域、データ領域のプログラム / イレーズを行う手順を説明します。

1. ビットレート自動調整
2. MCU の情報を取得(注 1)
3. デバイスの指定、ビットレートの変更
4. プログラム / イレーズホストコマンド待ちステートへの遷移
5. ブートモード ID コードプロテクトの解除
6. ユーザ領域、データ領域のイレーズ(注 2、注 3)
7. ユーザ領域、データ領域のプログラム(注 2、注 3)
8. ユーザ領域のデータを確認(注 2)
9. データ領域のデータを確認(注 2)
10. ユーザ領域にアクセスウィンドウを設定
11. MCU のリセット

注 1. 2. の処理は、取得する情報が既にある場合、省略可能です。

注 2. 6. ~ 10. の処理は、必要に応じて行ってください。また実行順を入れ替えても構いません。

注 3. タイムアウトが発生した場合や無効な応答データを受信した場合は、処理を中断し、11. の処理を行ってください。

上記 2. ~ 10. の処理で使用するコマンドの詳細は、それぞれ「39.10.5 問い合わせコマンド」、「39.10.6 設定コマンド」、「39.10.7 ID コード認証コマンド」、「39.10.8 プログラム / イレーズコマンド」、「39.10.9 リードチェックコマンド」を参照してください。

39.11.1 ビットレート自動調整の制御手順

MCUはシリアルプログラマから9,600 bpsまたは19,200 bpsで送信されるデータ“00h”的Low期間を測定してビットレートの自動調整を行います。




図 39.27 ビットレート自動調整時のデータフォーマット

ブートモードで起動して400 ms以上経過した後にシリアルプログラマから“00h”を送信してください。MCUはビットレート調整が終了すると“00h”をシリアルプログラマへ送信します。シリアルプログラマが“00h”を受信した場合には、シリアルプログラマから“55h”を送信してください。“00h”を受信できなかつた場合は、1 ms以上置いて再度“00h”を送信してください。30回“00h”を送信しても“00h”を受信できなかつた場合は、MCUをブートモードで再起動し、再度ビットレート自動調整をやり直してください。

MCUは“55h”を受信すると“E6h”を送信して問い合わせ/設定コマンド待ちステートになります。“55h”を受信できなかつた場合には“FFh”を送信します。シリアルプログラマは“FFh”を受信したら、MCUをブートモードで再起動し、再度ビットレート自動調整からやり直してください。




図 39.28 ビットレート自動調整の手順

39.11.2 MCU の情報取得手順

問い合わせコマンドを送信し、設定コマンドとプログラム/イレーズコマンド、リードチェックコマンドを送信するために必要な情報を取得します。

- (1) MCU がどのエンディアンをサポートしているのかを確認するため、サポートデバイス問い合わせコマンド “20h” を送信します。MCU はサポートしているすべてのデバイスコードとシリーズ名を応答します。
- (2) ユーザ領域の先頭アドレスと最終アドレスを確認するため、ユーザ領域情報問い合わせコマンド “25h” を送信します。MCU はユーザ領域の先頭アドレスと最終アドレスを応答します。
- (3) ブロックの構成を確認するため、ブロック情報問い合わせコマンド “26h” を送信します。MCU はユーザ領域の先頭アドレス、1 ブロックのブロックサイズ、ブロック数とデータ領域の先頭アドレス、1 ブロックのブロックサイズ、ブロック数を応答します。
- (4) データ領域の先頭アドレスと最終アドレスを確認するため、データ領域情報問い合わせコマンド “2Bh” を送信します。MCU はデータ領域の先頭アドレスと最終アドレスを応答します。




図 39.29 MCU の情報取得手順

39.11.3 デバイス指定、ビットレート変更の制御手順

シリアルプログラマと接続するデバイスの指定と通信ビットレートの変更を行います。

- (1) デバイス選択コマンド“10h”を送信します。開発したソフトウェアのエンディアンに合わせて、デバイスコードを指定してください。
- (2) 通信ビットレートを 9,600 bps または 19,200 bps から変更するため、動作周波数選択コマンド“3Fh”を送信します。




図 39.30 デバイス指定、ビットレート変更の手順

39.11.4 プログラム / イレーズホストコマンド待ちステートへの遷移手順

プログラム / イレーズを行うため、プログラム / イレーズホストコマンド待ちステート遷移コマンドを送信します。MCUはブートモードIDコードプロテクトの有効 / 無効に応じてレスポンスを送信します。

- (1) ブートモードIDコードプロテクトが無効の場合、MCUはレスポンス“06h”を応答し、プログラム / イレーズホストコマンド待ちステートに遷移します。シリアルプログラマは「39.11.6 ユーザ領域、データ領域のイレーズ手順」から実行してください。
- (2) ブートモードIDコードプロテクトが有効の場合、MCUはレスポンス“16h”を応答し、IDコード認証ステートに遷移します。シリアルプログラマは「39.11.5 ブートモードIDコードプロテクトの解除手順」から実行してください。




図 39.31 プログラム / イレーズホストコマンド待ちステートへの遷移手順

39.11.5 ブートモード ID コードプロテクトの解除手順

ブートモード ID コードプロテクトを解除するため、ID コードチェックコマンドを送信します。

- (1) ID コードが一致した場合、MCU はプログラム / イレーズホストコマンド待ちステートに遷移します。
このとき、ユーザ領域、データ領域のデータは消去されません。シリアルプログラマは「39.11.6 ユーザ領域、データ領域のイレーズ手順」から実行してください。
- (2) ID コードが不一致の場合、MCU はブートモード ID コード認証ステートから遷移しません。シリアルプログラマは MCU をリセット後「39.11.1 ピットレート自動調整の制御手順」から再実行してください。




図 39.32 ブートモード ID コードプロテクトの解除手順

39.11.6 ユーザ領域、データ領域のイレーズ手順

ユーザプログラムやデータを書き込むために、ユーザ領域、データ領域を消去します。

- (1) イレーズ準備コマンド“48h”を送信します。
- (2) ブロックイレーズコマンド“59h”を送信します。
- (3) プログラム/イレーズホストコマンド待ちステートへ遷移するため、イレーズを終了するブロックイレーズコマンド“59h 04h FFh FFh FFh A7h”を送信します。




図 39.33 ユーザ領域、データ領域のイレーズ手順

39.11.7 ユーザ領域、データ領域のプログラム手順

ユーザ領域、データ領域にユーザプログラムやデータを書き込みます。

- (1) ユーザ / データ領域プログラム準備コマンド “43h” を送信します。
- (2) プログラムコマンド “50h” またはデータ領域プログラム “51h” を送信します。
- (3) プログラム / イレーズホストコマンド待ちスタートへ遷移するため、プログラムを終了するプログラムコマンド “50h FFh FFh FFh B4h” またはデータ領域プログラムコマンド “51h FFh FFh FFh FFh 00h B3h” を送信します。




図 39.34 ユーザ領域、データ領域のプログラム手順

39.11.8 ユーザ領域のデータ確認手順

ユーザ領域に書き込まれたデータを確認するため、ユーザ領域のリードチェック、チェックサム、ブランクチェックを行います。

- (1) リードチェックは、ユーザ領域にあるデータを読み出して書き込んだ値と比較することで、書き込み動作が正常に行われたかを確認します。ユーザ領域にあるデータを読み出すために、メモリリードコマンド“52h”を送信します。
- (2) ユーザ領域のチェックサム値でプログラムデータを確認するため、ユーザ領域チェックサムコマンド“4Bh”を送信します。
- (3) ユーザ領域にデータがあるかないかを確認するため、ユーザ領域ブランクチェックコマンド“4Dh”を送信します。




図 39.35 ユーザ領域のデータ確認手順

39.11.9 データ領域のデータ確認手順

データ領域に書き込まれたデータを確認するため、データ領域のリードチェック、チェックサム、ブランクチェックを行います。

- (1) リードチェックは、データ領域にあるデータを読み出して書き込んだ値と比較することで、書き込み動作が正常に行われたかを確認します。データ領域にあるデータを読み出すために、メモリリードコマンド“52h”を送信します。
- (2) データ領域のチェックサム値でプログラムデータを確認するため、データ領域チェックサムコマンド“61h”を送信します。
- (3) データ領域にデータがあるかないかを確認するため、データ領域ブランクチェックコマンド“62h”を送信します。




図 39.36 データ領域のデータ確認手順

39.11.10 ユーザ領域のアクセスウィンドウ設定手順

セルフプログラミングで、ユーザ領域の意図しない書き換えを防ぐため、アクセスウィンドウの設定を行います。

- (1) アクセスウィンドウの設定を行うため、アクセスウィンドウ情報プログラムコマンド“74h”を送信します。
- (2) アクセスウィンドウの設定を確認するため、アクセスウィンドウリードコマンド“73h”を送信します。




図 39.37 ユーザ領域のアクセスウィンドウ設定手順

39.12 セルフプログラミングでの書き換え

39.12.1 概要

本 MCU は、ユーザプログラム自身によるフラッシュメモリの書き換えをサポートします。ユーザプログラム内にフラッシュ書き換えルーチンを用意することにより、ROM と E2 データフラッシュを書き換えることができます。

E2 データフラッシュは、BGO 機能を利用して ROM 上でフラッシュ書き換えルーチンを実行して、書き換えることができます。また、あらかじめ内蔵 RAM に転送したフラッシュ書き換えルーチンを実行して、E2 データフラッシュを書き換えることもできます。




図 39.38 セルフプログラミングの概念

39.13 使用上の注意事項

(1) イレーズ処理強制停止後の該当ブロックへのアクセス

イレーズ処理を強制停止した場合、処理が中断されたブロックの格納データは不定です。不定データの読み出しが原因で発生する誤動作を回避するために、当該ブロックでの命令実行や、データ読み出しが発生しないように注意してください。

(2) イレーズ処理強制停止後の処理

イレーズ処理を強制停止した場合は、もう一度同一ブロックに対して、ブロックイレーズコマンドを発行してください。

(3) 追加書き込み禁止

同一アドレスに2回以上の書き込みを行うことはできません。書き込み済みの領域を書き換える場合には、当該ブロックを消去してください。

(4) プログラム/イレーズ中のリセット

プログラム/イレーズ中にRES#端子リセットを発生させた場合には、電気的特性に定める動作電圧範囲内で、tRESW(「40. 電気的特性」を参照)以上のリセット入力期間の後にリセットを解除してください。

プログラム/イレーズ中のIWDTリセット、ソフトウェアリセットについては、上記の時間保持に関係なく使用できます。

(5) プログラム/イレーズ中のノンマスカブル割り込み禁止

プログラム/イレーズ中にノンマスカブル割り込み(NMI端子割り込み、発振停止検出割り込み、IWDTアンダフロー/リフレッシュエラー、電圧監視1割り込み、電圧監視2割り込み)が発生すると、ROMからのベクタフェッチが発生し、不定データが読み出されます。

このため、ROMへのプログラム/イレーズ中にノンマスカブル割り込みが発生しないようにしてください。(本禁止事項はROMのみに適用されます)。

(6) プログラム/イレーズ中の割り込みベクタの配置

プログラム/イレーズ中に割り込みが発生するとROMからのベクタのフェッチが発生する場合があります。ROMからのベクタのフェッチを回避するには、CPUのINTBレジスタにより割り込みベクタのフェッチ先をROM以外に設定する方法があります。

(7) 低速動作モードでの書き込み/消去

消費電力低減機能のSOPCCRレジスタで低速動作モードを選択した場合は、フラッシュへのプログラム/イレーズを行わないでください。

(8) プログラム/イレーズ中の異常終了

プログラム/イレーズ中、動作電圧範囲を超える電圧変動、リセット、および事項(9)の禁止事項により、プログラム/イレーズが正常に終了しなかった場合、再度該当領域のイレーズを行ってください。

(9) プログラム/イレーズ中の禁止事項

プログラム/イレーズ中は、フラッシュメモリへのダメージを防ぐため、以下の動作は行わないでください。

- ・本MCUの電源を動作電圧範囲外にする。
- ・OPCCR.OPCM[2:0]ビットの値を更新する。
- ・SOPCCR.SOPCMビットの値を更新する。
- ・SCKCR3レジスタのクロックソース選択ビットを変更する。
- ・RSTCKCR.RSTCKENビットの設定により、スリープモード復帰時のクロックソース切り替えを有効にする。
- ・FlashIFクロック(FCLK)の分周比を変更する。
- ・ディープスリープモード、ソフトウェアスタンバイモードに移行する。
- ・ROMのプログラム/イレーズ中にE2データフラッシュへアクセスする。
- ・E2データフラッシュのプログラム/イレーズ中にDFLCTL.DFLENビットの値を変更する。

(10) プログラム / イレーズ時の FCLK について

セルフプログラミングでプログラム / イレーズを行う場合、FlashIF クロック (FCLK) の周波数を設定し、FISR.PCKA[4:0] ビットに FCLK 周波数を MHz 単位の整数値で設定してください。ただし、FCLK が 4 ~ 32 MHz の場合は、たとえば 12.5 MHz など整数値でない周波数を使用する場合に、小数点以下を切り上げて設定してください (12.5 MHz の場合は 13 MHz)。FCLK が 4 MHz 以下の場合は、1 MHz, 2 MHz, 3 MHz または 4 MHz 以外の周波数は使用できません。

39.14 使用上の注意事項 (ブートモード)

(1) ブートモードで通信異常が発生した場合に関する注意事項

本 MCU と正常な通信ができなくなった場合、本 MCU をリセットして、再度ブートモードで起動させてください。

(2) ブートモード (SCI インタフェース) での電源電圧に関する注意事項

500 kbps を超える通信ビットレートを使用する際は、3.0 V 以上で動作させてください。

(3) ブートモードでのオプション設定メモリに関する注意事項

ブートモードではオプション機能選択レジスタ 0 (OFS0)、オプション機能選択レジスタ 1 (OFS1)、エンディアン選択レジスタ (MDE) の設定は無効になります。

(4) スタートアップ領域の切り替えに関する注意事項

スタートアップ領域の切り替えは、セルフプログラミングで実施してください。

40. 電気的特性

40.1 絶対最大定格

表40.1 絶対最大定格

条件 : VSS = AVSS0 = VREFL0 = 0V

項目		記号	定格値	単位
電源電圧		VCC	-0.3 ~ +6.5	V
入力電圧	5V トレラント対応ポート (注1)	V _{in}	-0.3 ~ +6.5	V
	ポート P03 ~ P07、 ポート P40 ~ P47、 ポート PJ6、PJ7		-0.3 ~ AVCC0 + 0.3	V
	上記以外のポート		-0.3 ~ VCC + 0.3	V
			-0.3 ~ AVCC0 + 0.3	V
リファレンス電源電圧		VREFH0	-0.3 ~ AVCC0 + 0.3	V
アナログ電源電圧		AVCC0	-0.3 ~ +6.5	V
アナログ入力電圧	AN000 ~ AN007 使用時	V _{AN}	-0.3 ~ AVCC0 + 0.3	V
	AN016 ~ AN031 使用時		-0.3 ~ VCC + 0.3	V
動作温度 (注2)		T _{opr}	-40 ~ +85 -40 ~ +105	°C
保存温度		T _{stg}	-55 ~ +125	°C

【使用上の注意】

絶対最大定格を超えて MCU を使用した場合、MCU の永久破壊となることがあります。

ノイズによる誤動作を防止するため、各 VCC 端子と VSS 端子間、AVCC0 端子と AVSS0 間、VREFH0 端子と VREFL0 間には周波数特性の良いコンデンサを挿入してください。コンデンサは 0.1μF 程度の容量のものを、できる限り電源端子の近くに配置し、最短距離かつできる限り太いパターンを使用して接続してください。

VCL 端子は、4.7μF のコンデンサを介して VSS に接続してください。コンデンサは端子の近くに配置してください。

詳細は、「40.13.1 VCL コンデンサ、バイパスコンデンサ接続方法」を参照してください。

当該デバイスの電源が OFF 状態の時に、5V トレラントポート以外のポートに入力信号や出入力プルアップ電源を入れないでください。入力信号や出入力プルアップからの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。なお、5V トレラントポートには -0.3 ~ +6.5V の電圧を入力しても MCU 破壊などの問題は発生しません。

注1. ポート P12、P13、P16、P17 は、5V トレラント対応です。

注2. 製品により動作温度の上限が 85°C の製品と 105°C の製品とあります。詳細は、「1.2 製品一覧」を参照してください。

表40.2 推奨動作電圧条件

項目	記号	条件	min	typ	max	単位
電源電圧	VCC(注1、注2、注3)		1.8	—	5.5	V
	VSS		—	0	—	
アナログ電源電圧	AVCC0(注1、注2)		1.8	—	5.5	V
	AVSS0		—	0	—	
	VREFH0		1.8	—	AVCC0	
	VREFL0		—	0	—	

注1. AVCC0とVCCは、次の条件で使用してください。

VCC \geq 2.0Vの時 : AVCC0とVCCは使用範囲内で独立して設定可能

VCC < 2.0Vの時 : AVCC0 = VCC

注2. VCC端子とAVCC0端子の電源投入順序は、同時にしくはVCC端子、AVCC0端子の順になるように投入してください。

注3. VCC < 2.4Vの場合、REMCとCTSUの一部の機能が制限されます。詳細は「28. リモコン信号受信機能 (REMC)」、「32. 静電容量式タッチセンサ(CTSUsa)」を参照してください。

40.2 DC 特性

表40.3 DC 特性(1)

条件 : $2.7V \leq VCC \leq 5.5V$, $2.7V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	記号	min	typ	max	単位	測定条件
シュミット トリガ入力電圧	V_{IH}	$VCC \times 0.7$	—	5.8	V	
		$VCC \times 0.8$	—	5.8		
		$VCC \times 0.8$	—	$VCC + 0.3$		
		$AVCC0 \times 0.8$	—	$AVCC0 + 0.3$		
		-0.3	—	$VCC \times 0.3$		
	V_{IL}	-0.3	—	$AVCC0 \times 0.2$		
		-0.3	—	$VCC \times 0.2$		
		$VCC \times 0.05$	—	—		
	ΔV_T	$VCC \times 0.05$	—	—		
		$AVCC0 \times 0.1$	—	—		
		$VCC \times 0.1$	—	—		
		MD	$VCC \times 0.9$	—	$VCC + 0.3$	V
入力レベル電圧 (シュミット トリガ入力端子 を除く)	V_{IH}	$VCC \times 0.8$	—	$VCC + 0.3$		
		2.1	—	$VCC + 0.3$		
		MD	-0.3	—	$VCC \times 0.1$	
	V_{IL}	EXTAL (外部クロック入力)	-0.3	—	$VCC \times 0.2$	
		RIIC 入力端子 (SMBus)	-0.3	—	0.8	
		RIIC 入力端子 (SMBus)	-0.3	—	—	

表40.4 DC特性(2)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC < 2.7V$, $2.0V \leq AVCC0 < 2.7V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	記号	min	typ	max	単位	測定条件
シュミット トリガ入力電圧	V_{IH}	$VCC \times 0.8$	—	5.8	V	
		$VCC \times 0.8$	—	$VCC + 0.3$		
		$AVCC0 \times 0.8$	—	$AVCC0 + 0.3$		
	V_{IL}	-0.3	—	$AVCC0 \times 0.2$		
		-0.3	—	$VCC \times 0.2$		
	ΔV_T	$AVCC0 \times 0.01$	—	—		
		$VCC \times 0.01$	—	—		
入力レベル電圧 (シュミット トリガ入力端子 を除く)	V_{IH}	$VCC \times 0.9$	—	$VCC + 0.3$	V	
		$VCC \times 0.8$	—	$VCC + 0.3$		
	V_{IL}	-0.3	—	$VCC \times 0.1$		
		-0.3	—	$VCC \times 0.2$		

表40.5 DC特性(3)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	記号	min	typ	max	単位	測定条件
入力リーク電流	$ I_{in} $	—	—	1.0	μA	$V_{in} = 0V, VCC$
スリーステートリーク 電流(オフ状態)	5V トレント対応ポート	$ I_{TSI} $	—	1.0	μA	$V_{in} = 0V, 5.8V$
	5V トレント対応ポート以外		—	0.2		$V_{in} = 0V, VCC$
入力容量	全入力端子 (ポートP35以外)	C_{in}	—	15	pF	$V_{in} = 0mV,$ $f = 1MHz,$ $T_a = 25^{\circ}C$
	ポートP35		—	30		

表40.6 DC特性(4)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	記号	min	typ	max	単位	測定条件
入力プルアップ抵抗	R_U	10	20	50	$k\Omega$	$V_{in} = 0V$

[フラッシュメモリの容量が 128K バイト以下の製品 (100 ピンの製品を除く)]

表40.7 DC 特性(5)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目				記号	typ (注4)	max	単位	測定条件	
消費電流 (注1)	高速動作モード	通常動作モード	周辺動作なし(注2)	ICLK = 32MHz	I_{CC}	3.1	—	mA	
				ICLK = 16MHz		2.1	—		
				ICLK = 8MHz		1.6	—		
			全周辺動作 通常動作(注3)	ICLK = 32MHz		10.0	—		
		スリープモード		ICLK = 16MHz		5.7	—		
				ICLK = 8MHz		3.5	—		
		全周辺動作 最大動作(注3)	ICLK = 32MHz	—		17.5			
			ICLK = 16MHz	1.6		—			
		ディープ スリープモード	周辺動作なし(注2)	ICLK = 16MHz		1.2	—		
				ICLK = 8MHz		1.1	—		
			全周辺動作 通常動作(注3)	ICLK = 32MHz		5.3	—		
				ICLK = 16MHz		3.2	—		
				ICLK = 8MHz		2.0	—		
		フランクシュメモリ書き換え時の増加分(注5)	周辺動作なし(注2)	ICLK = 32MHz		1.0	—		
				ICLK = 16MHz		0.9	—		
				ICLK = 8MHz		0.8	—		
			全周辺動作 通常動作(注3)	ICLK = 32MHz		4.2	—		
				ICLK = 16MHz		2.5	—		
				ICLK = 8MHz		1.7	—		
				フランクシュメモリ書き換え時の増加分(注5)		2.5	—		

項目					記号	typ (注4)	max	単位	測定条件	
消費電流 (注1)	中速動作モード	通常動作モード	周辺動作なし(注6)	ICLK = 12MHz	I _{CC}	1.9	—	mA		
				ICLK = 8MHz		1.2	—			
				ICLK = 4MHz		0.6	—			
				ICLK = 1MHz		0.3	—			
		全周辺動作 通常動作(注7)	ICLK = 12MHz			4.6	—			
			ICLK = 8MHz			3.2	—			
			ICLK = 4MHz			2.0	—			
			ICLK = 1MHz			0.9	—			
		全周辺動作 最大動作(注7)	ICLK = 12MHz			—	8.2			
	スリープモード	周辺動作なし(注6)	ICLK = 12MHz	I _{CC}	1.2	—	mA			
			ICLK = 8MHz		0.8	—				
			ICLK = 4MHz		0.3	—				
			ICLK = 1MHz		0.2	—				
		全周辺動作 通常動作(注7)	ICLK = 12MHz		2.7	—				
			ICLK = 8MHz		1.9	—				
			ICLK = 4MHz		1.2	—				
			ICLK = 1MHz		0.7	—				
		ディープ スリープモード	ICLK = 12MHz		1.0	—				
			ICLK = 8MHz		0.7	—				
			ICLK = 4MHz		0.2	—				
			ICLK = 1MHz		0.1	—				
			ICLK = 12MHz		2.3	—				
			ICLK = 8MHz		1.6	—				
			ICLK = 4MHz		1.0	—				
			ICLK = 1MHz		0.7	—				
			フラッシュメモリ書き換え時の増加分(注5)				2.5	—		
低速動作モード	通常動作モード	周辺動作なし(注6)	ICLK = 32.768kHz	I _{CC}	3.8	—	μA			
			ICLK = 32.768kHz		10.9	—				
		全周辺動作 最大動作(注10)	ICLK = 32.768kHz		—	29.2				
	スリープモード		ICLK = 32.768kHz		2.1	—				
	全周辺動作 通常動作(注9)	ICLK = 32.768kHz	6.0		—					
		ディープ スリープモード			ICLK = 32.768kHz	1.6				—
					ICLK = 32.768kHz	5.0				—

注1. 消費電流値はすべての端子での出力充放電電流を含みません。さらに内蔵プルアップMOSをオフ状態にした場合の値です。

注2. 周辺機能はクロック停止状態。BGO動作は除きます。クロックソースはPLLです。FCLK、PCLKは64分周設定です。

注3. 周辺機能はクロック供給状態。BGO動作は除きます。クロックソースはPLLです。FCLK、PCLKはICLKと同じ周波数です。

注4. VCC = 3.3Vの値です。

注5. プログラム実行中に、ROM、またはデータ格納用フラッシュにデータをプログラム/イレーズを実行した場合の増加分です。

注6. 周辺機能はクロック停止状態。クロックソースはICLK = 12MHzの時はPLL、ICLK = 8MHzの時はHOCO、その他はLOCOです。FCLK、PCLKは64分周設定です。

注7. 周辺機能はクロック供給状態。クロックソースはICLK = 12MHzの時はPLL、ICLK = 8MHzの時はHOCO、その他はLOCOです。FCLK、PCLKはICLKと同じ周波数です。

注8. 周辺機能はクロック停止状態。クロックソースはサブ発振回路です。FCLK、PCLKは64分周設定です。

注9. 周辺機能はクロック供給状態。クロックソースはサブ発振回路です。FCLK、PCLKはICLKと同じ周波数です。

注10. MSTPCRA.MSTPA17(12ビットA/Dコンバータモジュールストップ設定ビット)をモジュールストップ状態に設定した時の値です。




図 40.1 高速動作モードの電圧依存性(参考データ)




図 40.2 中速動作モードの電圧依存性(参考データ)




図 40.3 低速動作モードの電圧依存性(参考データ)

[フラッシュメモリの容量が 256K バイト以上の製品または 100 ピンの製品]

表40.8 DC 特性(5)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目				記号	typ (注4)	max	単位	測定条件	
消費電流 (注1)	高速動作モード	通常動作モード	周辺動作なし(注2)	ICLK = 32MHz	I_{CC}	3.5	—	mA	
				ICLK = 16MHz		2.4	—		
				ICLK = 8MHz		1.8	—		
			全周辺動作 通常動作(注3)	ICLK = 32MHz		12.4	—		
		スリープモード		ICLK = 16MHz		7.0	—		
				ICLK = 8MHz		4.3	—		
		全周辺動作 最大動作(注3)	ICLK = 32MHz	—		25.4			
			ICLK = 16MHz	1.8		—			
		ディープ スリープモード	周辺動作なし(注2)	ICLK = 8MHz		1.4	—		
				ICLK = 32MHz		1.2	—		
				ICLK = 16MHz		6.5	—		
			全周辺動作 通常動作(注3)	ICLK = 8MHz		3.8	—		
		ディープ スリープモード		ICLK = 32MHz		2.5	—		
				ICLK = 16MHz		1.1	—		
				ICLK = 8MHz		0.9	—		
		全周辺動作 通常動作(注3)	ICLK = 32MHz	0.8		—			
			ICLK = 16MHz	5.2		—			
			ICLK = 8MHz	3.0		—			
		フラッシュメモリ書き換え時の増加分(注5)				1.9	—		
		2.5	—						

項目					記号	typ (注4)	max	単位	測定条件		
消費電流 (注1)	中速動作モード	通常動作モード	周辺動作なし(注6)	ICLK = 12MHz	I _{CC}	2.1	—	mA			
				ICLK = 8MHz		1.4	—				
				ICLK = 4MHz		0.7	—				
				ICLK = 1MHz		0.3	—				
			全周辺動作 通常動作(注7)	ICLK = 12MHz		5.5	—				
				ICLK = 8MHz		3.9	—				
				ICLK = 4MHz		2.4	—				
				ICLK = 1MHz		1.1	—				
			全周辺動作 最大動作(注7)	ICLK = 12MHz		—	11.6				
		スリープモード		ICLK = 12MHz	I _{CC}	1.4	—	mA			
		周辺動作なし(注6)	ICLK = 8MHz	0.8		—					
			ICLK = 4MHz	0.3		—					
			ICLK = 1MHz	0.2		—					
		全周辺動作 通常動作(注7)	ICLK = 12MHz	3.2		—					
			ICLK = 8MHz	2.2		—					
			ICLK = 4MHz	1.4		—					
			ICLK = 1MHz	0.8		—					
		ディープ スリープモード	周辺動作なし(注6)	ICLK = 12MHz		1.1	—	μA			
				ICLK = 8MHz		0.7	—				
				ICLK = 4MHz		0.2	—				
				ICLK = 1MHz		0.1	—				
			全周辺動作 通常動作(注7)	ICLK = 12MHz		2.6	—				
				ICLK = 8MHz		1.8	—				
				ICLK = 4MHz		1.1	—				
				ICLK = 1MHz		0.7	—				
			フランシュメモリ書き換え時の増加分(注5)				2.5	—			
低速動作モード	通常動作モード	周辺動作なし(注8)	ICLK = 32.768kHz	I _{CC}	4.3	—	μA				
			ICLK = 32.768kHz		13.4	—					
			ICLK = 32.768kHz		—	51.3					
		周辺動作なし(注8)	ICLK = 32.768kHz		2.2	—					
			ICLK = 32.768kHz		7.2	—					
		周辺動作なし(注8)	ICLK = 32.768kHz		1.7	—					
			ICLK = 32.768kHz		6.0	—					
		周辺動作なし(注8)	ICLK = 32.768kHz	I _{CC}	4.3	—	μA				
			ICLK = 32.768kHz		13.4	—					
			ICLK = 32.768kHz		—	51.3					
			ICLK = 32.768kHz		2.2	—					

注1. 消費電流値はすべての端子での出力充放電電流を含みません。さらに内蔵プルアップMOSをオフ状態にした場合の値です。

注2. 周辺機能はクロック停止状態。BGO動作は除きます。クロックソースはPLLです。FCLK、PCLKは64分周設定です。

注3. 周辺機能はクロック供給状態。BGO動作は除きます。クロックソースはPLLです。FCLK、PCLKはICLKと同じ周波数です。

注4. VCC = 3.3Vの値です。

注5. プログラム実行中に、ROM、またはデータ格納用フランシュにデータをプログラム/イレーズを実行した場合の増加分です。

注6. 周辺機能はクロック停止状態。クロックソースはICLK = 12MHzの時はPLL、ICLK = 8MHzの時はHOCO、その他はLOCOです。FCLK、PCLKは64分周設定です。

注7. 周辺機能はクロック供給状態。クロックソースはICLK = 12MHzの時はPLL、ICLK = 8MHzの時はHOCO、その他はLOCOです。FCLK、PCLKはICLKと同じ周波数です。

注8. 周辺機能はクロック停止状態。クロックソースはサブ発振回路です。FCLK、PCLKは64分周設定です。

注9. 周辺機能はクロック供給状態。クロックソースはサブ発振回路です。FCLK、PCLKはICLKと同じ周波数です。

注10. MSTPCRA.MSTPA17(12ビットA/Dコンバータモジュールストップ設定ビット)をモジュールストップ状態に設定した時の値です。




図 40.4 高速動作モードの電圧依存性(参考データ)




図 40.5 中速動作モードの電圧依存性(参考データ)




図 40.6 低速動作モードの電圧依存性(参考データ)

[フラッシュメモリの容量が 128K バイト以下の製品 (100 ピンの製品を除く)]

表40.9 DC 特性(6)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目		記号	typ (注3)	max	単位	測定条件
消費電流 (注1)	ソフトウェア スタンバイモード (注2)	$T_a = 25^{\circ}C$	I_{CC}	0.37	0.71	
				0.50	1.70	
				1.20	8.00	
				2.30	19.60	
		$T_a = 55^{\circ}C$		0.40	—	RCR3.RTCDV[2:0]はドライブ能力低設定
				1.21	—	RCR3.RTCDV[2:0]はドライブ能力標準設定
	RTC動作の増加分 (注4)	$T_a = 85^{\circ}C$		0.37	—	LPTCR1.LPCNTCKSELは、IWDT専用オンチップオシレータ選択時
				0.37	—	
	ローパワータイマ動作の増加分					
	独立ウォッチドッグタイマ動作の増加分					
	独立ウォッチドッグタイマ動作の増加分					

注1. 消費電流値はすべての出力端子を無負荷状態にして、さらに内蔵プルアップMOSをオフ状態にした場合の値です。

注2. IWDTとLVD、CMPBは動作停止です。

注3. $VCC = 3.3V$ の場合です。

注4. 発振回路を含みます。




図 40.7 ソフトウェアスタンバイモード時の電圧依存性 (参考データ)




図 40.8 ソフトウェアスタンバイモード時の温度依存性(参考データ)

[フラッシュメモリの容量が 256K バイト以上の製品または 100 ピンの製品]

表40.10 DC 特性(6)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	記号	typ (注3)	max	単位	測定条件
消費電流 (注1)	ソフトウェア スタンバイモード (注2)	$T_a = 25^{\circ}C$	0.41	0.98	
		$T_a = 55^{\circ}C$	0.66	2.78	
		$T_a = 85^{\circ}C$	1.69	9.65	
		$T_a = 105^{\circ}C$	4.08	25.04	
	RTC動作の増加分 (注4)	0.40	—		RCR3.RTCDV[2:0]はドライブ能力低設定
		1.21	—		RCR3.RTCDV[2:0]はドライブ能力標準設定
		0.37	—		LPTCR1.LPCNTCKSELは、IWDT専用オンチップオシレータ選択時
	ローパワータイマ動作の増加分	0.37	—		
		0.44 (注4)	—		REMCN1.CSRC[3:0]は、サブクロック選択時 RCR3.RTCDV[2:0]はドライブ能力低設定
		1.34 (注4)	—		REMCN1.CSRC[3:0]は、サブクロック選択時 RCR3.RTCDV[2:0]はドライブ能力標準設定
	REMC動作の増加分	235	—		REMCN1.CSRC[3:0]は、HOCOクロック/512選択時

注1. 消費電流値はすべての出力端子を無負荷状態にして、さらに内蔵ブルアップMOSをオフ状態にした場合の値です。

注2. IWDTとLVD、CMPBは動作停止です。

注3. $VCC = 3.3V$ の場合です。

注4. 発振回路を含みます。




図 40.9 ソフトウェアスタンバイモード時の電圧依存性 (参考データ)




図 40.10 ソフトウェアスタンバイモード時の温度依存性(参考データ)

表 40.11 DC 特性(7)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$

項目	記号	typ	max	単位	測定条件
許容総消費電力(注1)	Pd	—	300	mW	Dバージョン
		—	105		Gバージョン

注. Gバージョンのディレーティングについては、当社営業及び販売店営業へお問い合わせください。
なお、ディレーティングとは、信頼性を改善するために計画的に負荷を定格から軽減することです。

注1. チップ全体(出力電流を含む)の総電力です。

表40.12 DC特性(8)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目		記号	min	typ (注4)	max	単位	測定条件
アナログ電源電流	A/D変換中(高速変換時)	I_{AVCC}	—	0.7	1.7	mA	
	A/D変換中(低電流モード)		—	0.6	1.0		
	D/A変換中(1チャネル当り)(注1)		—	—	1.5		
	A/D、D/A変換待機時(全ユニット)		—	—	0.4	μA	
リファレンス電源電流	A/D変換中(高速変換時)	I_{REFH0}	—	25	150	μA	
	A/D変換待機時(全ユニット)		—	—	60	nA	
LVD0	—	I_{LVD}	—	0.1	—	μA	
LVD1, 2	1チャネル当り		—	0.15	—	μA	
温度センサ(注3)	—	I_{TEMP}	—	75	—	μA	
コンパレータB動作電流(注3)	ウィンドウ機能有効	I_{CMP} (注2)	—	12.5	28.6	μA	
	コンパレータ高速モード(1チャネル当り)		—	3.2	16.2	μA	
	コンパレータ低速モード(1チャネル当り)		—	1.7	4.4	μA	
CTSU動作電流	計測期間中(CPUはスリープ) ベースクロック2MHz 端子容量50pF	I_{CTSU}	—	150	—	μA	

注1. D/Aコンバータは、電源電流にリファレンス電流も含む値です。

注2. コンパレータBモジュールのみの消費電流です。

注3. 電源(VCC)の消費電流です。

注4. $VCC = AVCC0 = 3.3V$ のとき。

表40.13 DC特性(9)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	記号	min	typ	max	単位	測定条件
RAM保持電圧	V_{RAM}	1.8	—	—	V	

表40.14 DC特性(10)

条件 : $0V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	記号	min	typ	max	単位	測定条件
電源投入時VCC立ち上がり勾配	通常起動時(注1)	SrVCC	0.02	—	20	ms/V
	起動時間短縮時(注2)		0.02	—	2	
	起動時電圧監視0リセット有効時(注3、注4)		0.02	—	—	

注1. OFS1.(FASTSTUP, LVDAS) = 11bを設定した場合です。

注2. OFS1.(FASTSTUP, LVDAS) = 01bを設定した場合です。

注3. OFS1.LVDAS = 0を設定した場合です。

注4. ブートモード時はOFS1にて設定したレジスタ設定は読み込まれませんので、通常起動時の立ち上げ勾配にて電源電圧を立ち上げてください。

表40.15 DC特性(11)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$
電源リップルは、VCCの上限と下限は超えない範囲で許容電源リップル周波数 $f_{r(VCC)}$ を満たしてください。VCC変動が
VCC±10%を超える場合は、許容電源変動立ち上がり/立ち下がり勾配 $dt/dVCC$ を満たしてください。

項目	記号	min	typ	max	単位	測定条件
許容電源リップル周波数	$f_{r(VCC)}$	—	—	10	kHz	図 40.11 $V_{r(VCC)} \leq VCC \times 0.2$ の場合
		—	—	1	MHz	図 40.11 $V_{r(VCC)} \leq VCC \times 0.08$ の場合
		—	—	10	MHz	図 40.11 $V_{r(VCC)} \leq VCC \times 0.06$ の場合
許容電源変動立ち上がり / 立ち下がり勾配	$dt/dVCC$	1.0	—	—	ms/V	VCC 変動が VCC±10%を超える場合




図 40.11 電源リップル波形

表40.16 DC特性(12)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	記号	min	typ	max	単位	測定条件
VCL端子外付け容量許容誤差	C_{VCL}	1.4	4.7	7.0	μF	

注. 推奨は $4.7\mu F$ です。端子容量のばらつきは、上記の範囲内にしてください。

表40.17 出力許容電流値(1)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +85^{\circ}C$

項目		記号	max	単位
出力Low レベル許容電流 (1端子あたりの平均値)	ポート P03～P07、 ポート P40～P47、 ポート PJ6、PJ7	I_{OL}	4.0	mA
	それ以外のポート		4.0	
	高駆動出力時		8.0	
出力Low レベル許容電流 (1端子あたりの最大値)	ポート P03～P07、 ポート P40～P47、 ポート PJ6、PJ7		4.0	
	それ以外のポート		4.0	
	高駆動出力時		8.0	
出力Low レベル許容電流	ポート P03～P07、 ポート P40～P47、 ポート PJ6、PJ7 の合計	ΣI_{OL}	40	
	ポート P12～P17、 ポート P20～P27、 ポート P30～P37、 ポート PH2、PH3、 ポート PJ1、PJ3 の合計		40	
	ポート P50～P55、 ポート PB0～PB7、 ポート PC0～PC7、 ポート PH0、PH1 の合計		40	
	ポート PA0～PA7、 ポート PD0～PD7、 ポート PE0～PE7 の合計		40	
	全出力端子の総和		80	
	ポート P03～P07、 ポート P40～P47、 ポート PJ6、PJ7		-4.0	
出力High レベル許容電流 (1端子あたりの平均値)	それ以外のポート		-4.0	
	通常出力時		-4.0	
	高駆動出力時		-8.0	
出力High レベル許容電流 (1端子あたりの最大値)	ポート P03～P07、 ポート P40～P47、 ポート PJ6、PJ7		-4.0	
	それ以外のポート		-4.0	
	高駆動出力時		-8.0	
出力High レベル許容電流	ポート P03～P07、 ポート P40～P47、 ポート PJ6、PJ7 の合計	ΣI_{OH}	-40	
	ポート P12～P17、 ポート P20～P27、 ポート P30～P37、 ポート PH2、PH3、 ポート PJ1、PJ3 の合計		-40	
	ポート P50～P55、 ポート PB0～PB7、 ポート PC0～PC7、 ポート PH0、PH1 の合計		-40	
	ポート PA0～PA7、 ポート PD0～PD7、 ポート PE0～PE7 の合計		-40	
	全出力端子の総和		-80	

注. 許容総消費電流は超えないようにしてください。

表40.18 出力許容電流値(2)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	記号	max	単位
出力Low レベル許容電流 (1端子あたりの平均値)	I_{OL}	4.0	mA
		4.0	
		8.0	
		4.0	
		4.0	
		8.0	
出力Low レベル許容電流 (1端子あたりの最大値)		30	
		30	
		30	
		30	
		60	
出力Low レベル許容電流	ΣI_{OL}	-4.0	
		-4.0	
		-8.0	
		-4.0	
		-4.0	
		-8.0	
出力High レベル許容電流 (1端子あたりの平均値)	I_{OH}	-30	
		-30	
		-30	
		-30	
		-60	
出力High レベル許容電流 (1端子あたりの最大値)		-30	
		-30	
		-8.0	
		-30	
		-30	
出力High レベル許容電流	ΣI_{OH}	-30	
		-30	
		-30	
		-30	
		-60	

注. 許容総消費電流は超えないようにしてください。

表40.19 出力電圧値(1)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC < 2.7V$, $2.0V \leq AVCC0 < 2.7V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目			記号	min	max	単位	測定条件
出力Low レベル	全出力端子 (RIIC以外)	通常出力時	V_{OL}	—	0.8	V	$I_{OL} = 0.5mA$
		高駆動出力時		—	0.8		$I_{OL} = 1.0mA$
出力High レベル	全出力端子	通常出力時	V_{OH}	$AVCC0 - 0.5$	—	V	$I_{OH} = -0.5mA$
		P03 ~ P07, P40 ~ P47, PJ6, PJ7		$VCC - 0.5$	—		
		上記以外		$VCC - 0.5$	—		$I_{OH} = -1.0mA$
高駆動出力時							

表40.20 出力電圧値(2)

条件 : $2.7V \leq VCC < 4.0V$, $2.7V \leq AVCC0 < 4.0V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目			記号	min	max	単位	測定条件
出力Low レベル	全出力端子 (RIIC以外)	通常出力時	V_{OL}	—	0.8	V	$I_{OL} = 1.0mA$
		高駆動出力時		—	0.8		$I_{OL} = 2.0mA$
	RIIC端子	スタンダードモード (通常出力時)		—	0.4		$I_{OL} = 3.0mA$
		ファストモード (高駆動出力選択時)		—	0.4		$I_{OL} = 6.0mA$
出力High レベル	全出力端子	通常出力時	V_{OH}	$AVCC0 - 0.8$	—	V	$I_{OH} = -1.0mA$
		P03 ~ P07, P40 ~ P47, PJ6, PJ7		$VCC - 0.8$	—		
		上記以外		$VCC - 0.8$	—		$I_{OH} = -2.0mA$
高駆動出力時							

表40.21 出力電圧値(3)

条件 : $4.0V \leq VCC \leq 5.5V$, $4.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目			記号	min	max	単位	測定条件
出力Low レベル	全出力端子 (RIIC以外)	通常出力時	V_{OL}	—	0.8	V	$I_{OL} = 2.0mA$
		高駆動出力時		—	0.8		$I_{OL} = 4.0mA$
	RIIC端子	スタンダードモード (通常出力時)		—	0.4		$I_{OL} = 3.0mA$
		ファストモード (高駆動出力選択時)		—	0.6		$I_{OL} = 6.0mA$
出力High レベル	全出力端子	通常出力時	V_{OH}	$AVCC0 - 0.8$	—	V	$I_{OH} = -2.0mA$
		P03 ~ P07, P40 ~ P47, PJ6, PJ7		$VCC - 0.8$	—		
		上記以外		$VCC - 0.8$	—		$I_{OH} = -4.0mA$
高駆動出力時							

40.2.1 標準 I/O 端子出力特性 (1)

図 40.12～図 40.16 に駆動能力制御レジスタで通常出力を選択したときの特性を示します。




図 40.12 通常出力を選択したときの V_{OH}/V_{OL} 、 I_{OH}/I_{OL} 電圧特性 $T_a = 25^\circ\text{C}$ (参考データ)






図 40.13 通常出力を選択したときの V_{OH}/V_{OL} 、 I_{OH}/I_{OL} 温度特性 $V_{CC} = 1.8\text{V}$ (参考データ)

図 40.14 通常出力を選択したときの V_{OH}/V_{OL} 、 I_{OH}/I_{OL} 温度特性 $VCC = 2.7\text{V}$ (参考データ)図 40.15 通常出力を選択したときの V_{OH}/V_{OL} 、 I_{OH}/I_{OL} 温度特性 $VCC = 3.3\text{V}$ (参考データ)




図 40.16 通常出力を選択したときの V_{OH}/V_{OL} 、 I_{OH}/I_{OL} 温度特性 $VCC = 5.5V$ (参考データ)

40.2.2 標準 I/O 端子出力特性 (2)

図 40.17～図 40.21 に駆動能力制御レジスタで高駆動出力を選択したときの特性を示します。




図 40.17 高駆動出力を選択したときの V_{OH}/V_{OL} 、 I_{OH}/I_{OL} 電圧特性 $T_a = 25^{\circ}\text{C}$ (参考データ)




図 40.18 高駆動出力を選択したときの V_{OH}/V_{OL} 、 I_{OH}/I_{OL} 溫度特性 $V_{CC} = 1.8V$ (参考データ)




図 40.19 高駆動出力を選択したときの V_{OH}/V_{OL} 、 I_{OH}/I_{OL} 温度特性 $VCC = 2.7V$ (参考データ)





図 40.20 高駆動出力を選択したときの V_{OH}/V_{OL} 、 I_{OH}/I_{OL} 温度特性 $VCC = 3.3V$ (参考データ)

図 40.21 高駆動出力を選択したときの V_{OH}/V_{OL} 、 I_{OH}/I_{OL} 温度特性 $VCC = 5.5V$ (参考データ)

40.2.3 標準 I/O 端子出力特性 (3)

図 40.22～図 40.25 に RIIC 出力端子の特性を示します。




図 40.22 RIIC 出力端子の V_{OL} 、 I_{OL} 電圧特性 $T_a = 25^{\circ}\text{C}$ (参考データ)






図 40.23 RIIC 出力端子の V_{OL} 、 I_{OL} 溫度特性 $V_{CC} = 2.7V$ (参考データ)

図 40.24 RIIC 出力端子の V_{OL} 、 I_{OL} 温度特性 $VCC = 3.3V$ (参考データ)図 40.25 RIIC 出力端子の V_{OL} 、 I_{OL} 温度特性 $VCC = 5.5V$ (参考データ)

40.3 AC 特性

40.3.1 クロックタイミング

表40.22 動作周波数(高速動作モード)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	記号	VCC			単位	
		$1.8V \leq VCC < 2.4V$	$2.4V \leq VCC < 2.7V$	$2.7V \leq VCC \leq 5.5V$		
最大動作周波数 (注4)	システムクロック (ICLK)	f_{max}	8	16	32	MHz
	FlashIF クロック (FCLK) (注1、注2)		8	16	32	
	周辺モジュールクロック (PCLKB)		8	16	32	
	周辺モジュールクロック (PCLKD) (注3)		8	16	32	

注1. フラッシュメモリ P/E 時、FCLK の下限周波数は 1MHz です。FCLK を 4MHz 未満で使用する場合は、設定可能な周波数は 1MHz、2MHz、3MHz です。例えば 1.5MHz のように整数値でない周波数は設定できません。

注2. FCLK の周波数精度は $\pm 3.5\%$ である必要があります。

注3. A/D コンバータ 使用時の PCLKD の下限周波数は 2.4V 以上では 4MHz、2.4V 未満では 1MHz です。

注4. 最高動作周波数には、HOCO の誤差、PLL ジッタは含んでいません。「表40.25 クロックタイミング」を参照してください。

表40.23 動作周波数(中速動作モード)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	記号	VCC			単位	
		$1.8V \leq VCC < 2.4V$	$2.4V \leq VCC < 2.7V$	$2.7V \leq VCC \leq 5.5V$		
最大動作周波数 (注4)	システムクロック (ICLK)	f_{max}	8	12	12	MHz
	FlashIF クロック (FCLK) (注1、注2)		8	12	12	
	周辺モジュールクロック (PCLKB)		8	12	12	
	周辺モジュールクロック (PCLKD) (注3)		8	12	12	

注1. フラッシュメモリ P/E 時、FCLK の下限周波数は 1MHz です。FCLK を 4MHz 未満で使用する場合は、設定可能な周波数は 1MHz、2MHz、3MHz です。例えば 1.5MHz のように整数値でない周波数は設定できません。

注2. FCLK の周波数精度は $\pm 3.5\%$ である必要があります。

注3. A/D コンバータ 使用時の PCLKD の下限周波数は 2.4V 以上では 4MHz、2.4V 未満では 1MHz です。

注4. 最高動作周波数には、HOCO の誤差、PLL ジッタは含んでいません。「表40.25 クロックタイミング」を参照してください。

表40.24 動作周波数(低速動作モード)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	記号	VCC			単位			
		$1.8V \leq VCC < 2.4V$	$2.4V \leq VCC < 2.7V$	$2.7V \leq VCC \leq 5.5V$				
最大動作周波数	システムクロック (ICLK)	f_{max}	32.768			kHz		
	FlashIF クロック (FCLK) (注1)		32.768					
	周辺モジュールクロック (PCLKB)		32.768					
	周辺モジュールクロック (PCLKD) (注2)		32.768					

注1. フラッシュメモリの P/E はできません。

注2. A/D コンバータ は使用できません。

表40.25 クロックタイミング

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	記号	min	typ	max	単位	測定条件
EXTAL外部クロック入力サイクル時間	t_{Xcyc}	50	—	—	ns	図40.26
EXTAL外部クロック入力パルス幅High レベル	t_{XH}	20	—	—	ns	
EXTAL外部クロック入力パルス幅Low レベル	t_{XL}	20	—	—	ns	
EXTAL外部クロック立ち上がり時間	t_{Xr}	—	—	5	ns	
EXTAL外部クロック立ち下がり時間	t_{Xf}	—	—	5	ns	
EXTAL外部クロック入力待機時間(注1)	t_{XWT}	0.5	—	—	μs	
メインクロック発振器発振周波数 (注2)	f_{MAIN}	2.4 \leq VCC \leq 5.5	1	—	20	MHz
1.8 \leq VCC $<$ 2.4			1	—	8	
メインクロック発振安定時間(水晶振動子)(注2)	$t_{MAINOSC}$	—	3	—	ms	図40.27
メインクロック発振安定時間(セラミック共振子) (注2)	$t_{MAINOSC}$	—	50	—	μs	
LOCOクロック発振周波数	f_{LOCO}	3.44	4.0	4.56	MHz	
LOCOクロック発振安定時間	t_{LOCO}	—	—	0.5	μs	図40.28
IWDT専用クロック発振周波数	f_{ILOCO}	12.75	15	17.25	kHz	
IWDT専用クロック発振安定時間	t_{ILOCO}	—	—	50	μs	図40.29
HOCOクロック発振周波数	f_{HOCO} (32MHz)	31.52	32	32.48	MHz	$T_a = -40 \sim +85^{\circ}C$
		31.68	32	32.32		$T_a = 0 \sim +55^{\circ}C$
		31.36	32	32.64		$T_a = -40 \sim +105^{\circ}C$
HOCOクロック発振安定時間	t_{HOCO}	—	—	30	μs	図40.31
PLL入力周波数(注3)	f_{PLLIN}	4	—	8	MHz	
PLL回路発振周波数(注3)	f_{PLL}	24	—	32	MHz	
PLLクロック発振安定時間	t_{PLL}	—	—	50	μs	図40.32
PLL自励発振周波数	f_{PLLFR}	—	8	—	MHz	
サブクロック発振器発振周波数(注5)	f_{SUB}	—	32.768	—	kHz	
サブクロック発振安定時間(注4)	t_{SUBOSC}	—	0.5	—	s	図40.33

注1. メインクロック発振器停止ビット(MOSCCR.MOSTP)を“0”(動作)にしてから、使用できるまでの時間です。

注2. 8MHzの発振子を使用した場合の参考値です。

メインクロック発振安定時間は、発振子メーカーが推奨する安定時間以上の値を MOSCWTCR レジスタに設定してください。
MOSCCR.MOSTP ビットでメインクロック発振器を動作設定に変更後、OSCOVFSR.MOOVF フラグが“1”になっていることを確認してから、メインクロックの使用を開始してください。

注3. PLLを使用する場合、VCCは2.4～5.5Vにしてください。

注4. 32.768kHzの発振子を使用した参考値です。

SOSCCR.SOSTP ビット、またはRCR3.RTCEN ビットでサブクロック発振器を動作設定に変更後、サブクロック発振安定時間として発振子メーカーが推奨する安定時間以上の時間が経過した後、サブクロックの使用を開始してください。

注5. 32.768kHzのみ使用可能です。




図40.26 EXTAL外部クロック入力タイミング




図 40.27 メインクロック発振開始タイミング




図 40.28 LOCO クロック発振開始タイミング




図 40.29 IWDT 専用クロック発振開始タイミング




図 40.30 HOCO クロック発振開始タイミング (OFS1.HOCOEN ビット “0” 設定時のリセット解除後)




図 40.31 HOCO クロック発振開始タイミング (HOCOCR.HCSTP ビット設定による発振開始)




図 40.32 PLL クロック発振開始タイミング (メインクロック発振安定後に PLL を動作させたとき)




図 40.33 サブクロック発振開始タイミング

40.3.2 リセットタイミング

表40.26 リセットタイミング

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	記号	min	typ	max	単位	測定条件
RES#パルス幅 電源投入時	t_{RESWP}	3	—	—	ms	図 40.34
	t_{RESW}	30	—	—	μs	
RES#解除後待機時間 (電源投入時)	t_{RESWT}	—	8.5	—	ms	図 40.34
	t_{RESWT}	—	560	—	μs	
RES#解除後待機時間 (電源立ち上った状態)	t_{RESWT}	—	120	—	μs	図 40.35
独立ウォッチドッグタイマリセット期間	t_{RESWIW}	—	1	—	IWDT clock cycle	図 40.36
ソフトウェアリセット期間	t_{RESWSW}	—	1	—	ICLK cycle	
独立ウォッチドッグタイマリセット解除後待機時間(注3)	t_{RESWT2}	—	300	—	μs	
ソフトウェアリセット解除後待機時間	t_{RESWT2}	—	170	—	μs	

注1. OFS1.(LVDAS, FASTSTUP) = 11b を設定した場合です。

注2. OFS1.(LVDAS, FASTSTUP) = 11b 以外を設定した場合です。

注3. IWDTCR.CKS[3:0] = 0000b を設定した場合です。






図 40.34 電源投入時リセット入力タイミング



40.3.3 低消費電力状態からの復帰タイミング

表40.27 低消費電力状態からの復帰タイミング(1)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目			記号	min	typ	max	単位	測定条件
ソフトウェア スタンバイ モード解除後 復帰時間(注1)	高速モード	メインクロック 発振器に水晶振 動子を接続	メインクロック発振器動作 (注2)	t_{SBYMC}	—	2	3	ms
			メインクロック発振器、 PLL回路動作(注3)	t_{SBYPC}	—	2	3	ms
		メインクロック 発振器に外部ク ロックを入力	メインクロック発振器動作 (注4)	t_{SBYEX}	—	35	50	μs
			メインクロック発振器、 PLL回路動作(注5)	t_{SBYPE}	—	70	95	μs
		サブクロック発振器動作		t_{SBYSC}	—	650	800	μs
		HOCOクロック動作		t_{SBYHO}	—	40	55	μs
		LOCOクロック動作		t_{SBYLO}	—	40	55	μs

注. PCLKB, PCLKD, FCLKを分周していない設定時の値です。

注1. WAIT命令実行時の各発振器の状態によって復帰時間が異なります。複数の発振器が動作している場合の復帰時間は、システムクロックのクロックソースに選択されていない発振器の動作状態によって異なります。各項目に記載している発振器のみ動作しており、他の発振器は停止している場合です。

注2. 水晶振動子の周波数が20MHzの場合です。

メインクロック発振器ウェイトコントロールレジスタ(MOSCWTCR)に“04h”を設定した場合です。

注3. PLLの周波数が32MHzの場合です。

メインクロック発振器ウェイトコントロールレジスタ(MOSCWTCR)に“04h”を設定した場合です。

注4. 外部クロックの周波数が20MHzの場合です。

メインクロック発振器ウェイトコントロールレジスタ(MOSCWTCR)に“00h”を設定した場合です。

注5. PLLの周波数が32MHzの場合です。

メインクロック発振器ウェイトコントロールレジスタ(MOSCWTCR)に“00h”を設定した場合です。

表40.28 低消費電力状態からの復帰タイミング(2)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目			記号	min	typ	max	単位	測定条件
ソフトウェア スタンバイ モード解除後 復帰時間(注1)	中速モード	メインクロック 発振器に水晶振 動子を接続	メインクロック発振器動作 (注2)	t_{SBYMC}	—	2	3	ms
			メインクロック発振器、 PLL回路動作(注3)	t_{SBYPC}	—	2	3	ms
		メインクロック 発振器に外部ク ロックを入力	メインクロック発振器動作 (注4)	t_{SBYEX}	—	3	4	μs
			メインクロック発振器、 PLL回路動作(注5)	t_{SBYPE}	—	65	85	μs
		サブクロック発振器動作		t_{SBYSC}	—	600	750	μs
		HOCOクロック動作		t_{SBYHO}	—	40	50	μs
		LOCOクロック動作		t_{SBYLO}	—	5	7	μs

注. PCLKB, PCLKD, FCLKを分周していない設定時の値です。

注1. WAIT命令実行時の各発振器の状態によって復帰時間が異なります。複数の発振器が動作している場合の復帰時間は、システムクロックのクロックソースに選択されていない発振器の動作状態によって異なります。各項目に記載している発振器のみ動作しており、他の発振器は停止している場合です。

注2. 水晶振動子の周波数が12MHzの場合です。

メインクロック発振器ウェイトコントロールレジスタ(MOSCWTCR)に“04h”を設定した場合です。

注3. PLLの周波数が24MHzで、ICLKが12MHzの場合です。

メインクロック発振器ウェイトコントロールレジスタ(MOSCWTCR)に“04h”を設定した場合です。

注4. 外部クロックの周波数が12MHzの場合です。

メインクロック発振器ウェイトコントロールレジスタ(MOSCWTCR)に“00h”を設定した場合です。

注5. PLLの周波数が24MHzで、ICLKが12MHzの場合です。

メインクロック発振器ウェイトコントロールレジスタ(MOSCWTCR)に“00h”を設定した場合です。

表40.29 低消費電力状態からの復帰タイミング(3)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目		記号	min	typ	max	単位	測定条件
ソフトウェア スタンバイ モード解除後 復帰時間 (注1)	低速モード	サブクロック発振器動作	t_{SBYSC}	—	600	750	μs 図 40.37

注. PCLKB、PCLKD、FCLK を分周していない設定時の値です。

注1. 低速モード時のソフトウェアスタンバイモードではサブクロックは発振を継続します。




図 40.37 ソフトウェアスタンバイモード復帰タイミング

表40.30 低消費電力状態からの復帰タイミング(4)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目		記号	min	typ	max	単位	測定条件
ディープスリープモード 解除後復帰時間 (注1)	高速モード (注2)	t_{DSLP}	—	2	3.5	μs	図 40.38
	中速モード (注3)	t_{DSLP}	—	3	4	μs	
	低速モード (注4)	t_{DSLP}	—	400	500	μs	

注. PCLKB、PCLKD、FCLK を分周していない設定時の値です。

注1. ディープスリープモードでは発振器は発振を継続します。

注2. システムクロック周波数が32MHzの場合です。

注3. システムクロック周波数が12MHzの場合です。

注4. システムクロック周波数が32.768kHzの場合です。




図 40.38 ディープスリープモード解除タイミング

表40.31 動作モード遷移時間

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

遷移前モード	遷移後モード	ICLK周波数	遷移時間			単位
			min	typ	max	
高速動作モード	中速動作モード	8MHz	—	10	—	μs
中速動作モード	高速動作モード	8MHz	—	37.5	—	μs
低速動作モード	中速動作・高速動作モード	32.768kHz	—	215	—	μs
中速動作・高速動作モード	低速動作モード	32.768kHz	—	185	—	μs

注. PCLKB、PCLKD、FCLKを分周していない設定時の値です。

40.3.4 制御信号タイミング

表40.32 制御信号タイミング

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	記号	min	typ	max	単位	測定条件	
NMIパルス幅	t_{NMIW}	200	—	—	ns	NMI デジタルフィルタ無効設定時 (NMIFLTE.NFLTEN = 0)	$t_{Pcyc} \times 2 \leq 200ns$
		$t_{Pcyc} \times 2$ (注1)	—	—			$t_{Pcyc} \times 2 > 200ns$
		200	—	—		NMI デジタルフィルタ有効設定時 (NMIFLTE.NFLTEN = 1)	$t_{NMICK} \times 3 \leq 200ns$
		$t_{NMICK} \times 3.5$ (注2)	—	—			$t_{NMICK} \times 3 > 200ns$
IRQパルス幅	t_{IRQW}	200	—	—	ns	IRQ デジタルフィルタ無効設定時 (IRQFLTE0.FLTENi = 0)	$t_{Pcyc} \times 2 \leq 200ns$
		$t_{Pcyc} \times 2$ (注1)	—	—			$t_{Pcyc} \times 2 > 200ns$
		200	—	—		IRQ デジタルフィルタ有効設定時 (IRQFLTE0.FLTENi = 1)	$t_{IRQCK} \times 3 \leq 200ns$
		$t_{IRQCK} \times 3.5$ (注3)	—	—			$t_{IRQCK} \times 3 > 200ns$

注. ソフトウェアスタンバイモード時は最小200nsです。


注1. t_{Pcyc} はPCLKBの周期を指します。注2. t_{NMICK} はNMIデジタルフィルタサンプリングクロックの周期です。注3. t_{IRQCK} はIRQ*i*デジタルフィルタサンプリングクロック(*i* = 0 ~ 7)の周期を指します。

図 40.39 NMI 割り込み入力タイミング




図 40.40 IRQ 割り込み入力タイミング

40.3.5 内蔵周辺モジュールタイミング

表40.33 内蔵周辺モジュールタイミング(1)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目		記号	min	max	単位 (注1)	測定条件	
I/Oポート	入力データパルス幅	t_{PRW}	1.5	—	t_{Pcyc}	図40.41	
MTU2	インプットキャプチャ入力 パルス幅	t_{TICW}	1.5	—	t_{Pcyc}	図40.42	
			2.5	—			
	インプットキャプチャ入力 立ち上がり/立ち下がり時間	t_{TICr}, t_{TICf}	—	0.1	$\mu s/V$		
POE2	タイマクロックパルス幅	t_{TCKWH}, t_{TCKWL}	1.5	—	t_{Pcyc}	図40.43	
			2.5	—			
			2.5	—			
	タイマクロック 立ち上がり/立ち下がり時間	t_{TCKr}, t_{TCKf}	—	0.1	$\mu s/V$		
TMR	POE#入力パルス幅	t_{POEW}	1.5	—	t_{Pcyc}	図40.44	
		t_{POEr}, t_{POEf}	—	0.1	$\mu s/V$		
SCI	タイマクロックパルス幅	t_{TMCWH}, t_{TMCWL}	1.5	—	t_{Pcyc}	図40.45	
			2.5	—			
	タイマクロック 立ち上がり/立ち下がり時間	t_{TMCr}, t_{TMCf}	—	0.1	$\mu s/V$		
A/Dコンバータ	入力クロックサイクル時間	t_{Scyc}	4	—	t_{Pcyc}	図40.46	
			6	—			
	入力クロックパルス幅	t_{SCKW}	0.4	0.6	t_{Scyc}		
	入力クロック立ち上がり時間	t_{SCKr}	—	20	ns		
	入力クロック立ち下がり時間	t_{SCKf}	—	20	ns		
	出力クロックサイクル時間	t_{Scyc}	16	—	t_{Pcyc}	図40.47	
			4	—			
	出力クロックパルス幅	t_{SCKW}	0.4	0.6	t_{Scyc}		
	出力クロック立ち上がり時間	t_{SCKr}	—	20	ns		
	出力クロック立ち下がり時間	t_{SCKf}	—	20	ns		
	送信データ遅延時間 (マスタ)	t_{TXD}	—	40	ns		
	送信データ遅延時間 (スレーブ)		—	65	ns		
			—	100	ns		
CAC	受信データセットアップ 時間(マスタ)	t_{RXS}	65	—	ns	図40.48	
			90	—	ns		
	受信データセットアップ 時間(スレーブ)		40	—	ns		
	t_{RXH}	40	—	ns			
	受信データホールド時間	t_{TRGw}	1.5	—	t_{Pcyc}		
CACREF	CACREF入力パルス幅	t_{CACREF}	$4.5 t_{cac} + 3 t_{Pcyc}$	—	ns	図40.48	
			$5 t_{cac} + 6.5 t_{Pcyc}$	—			
	CACREF入力 立ち上がり/立ち下がり時間	$t_{CACREFr}, t_{CACREFf}$	—	0.1	$\mu s/V$		

表40.33 内蔵周辺モジュールタイミング(1)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目		記号	min	max	単位 (注1)	測定条件	
CLKOUT	CLKOUT端子出力サイクル(注4)	t_{Ccyc}	62.5	—	ns	図40.49	
			125				
	CLKOUT端子High レベルパルス幅 (注3)	t_{CH}	15	—	ns		
			30				
	CLKOUT端子Low レベルパルス幅 (注3)	t_{CL}	15	—	ns		
			30				
CLKOUT端子出力立ち上がり時間	VCC = 2.7V以上	t_{Cr}	—	12	ns		
	VCC = 1.8V以上		—	25			
CLKOUT端子出力立ち下がり時間	VCC = 2.7V以上	t_{Cf}	—	12	ns		
	VCC = 1.8V以上		—	25			

注1. t_{Pcyc} : PCLKの周期注2. t_{cac} : CACカウントクロックソースの周期

注3. クロック出力ソースにLOCO選択(CKOCLR.CKOSEL[3:0]ビット = 0000b)の場合は、クロック出力分周比選択を2分周(CKOCLR.CKODIV[2:0]ビット = 001b)に設定してください。

注4. XTAL外部クロック入力または発振子を使用して1分周(CKOCLR.CKOSEL[3:0]ビット = 0010bかつCKOCLR.CKODIV[2:0]ビット = 000b)をCLKOUTより出力する場合は、入力デューティ比45~55%で上記を満たします。

表40.34 内蔵周辺モジュールタイミング(2)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$ 、 $2.0V \leq VCC \leq 5.5V$ 、 $2.0V \leq AVCC0 \leq 5.5V$ 、 $VSS = AVSS0 = 0V$ 、 $T_a = -40 \sim +105^{\circ}C$ 、 $C = 30pF$ 、駆動能力制御レジスタで高駆動出力を選択時

項目			記号	min	max	単位	測定条件	
RSPI	RSPCK クロックサイクル	マスター	t_{SPCyc}	2	4096	t_{Pcyc} (注1)	図40.50	
		スレーブ		8	—			
RSPCK クロック High レベルパルス幅		マスター	t_{SPCKWH}	$(t_{SPCyc} - t_{SPCKr} - t_{SPCKf})/2 - 3$	—	ns		
		スレーブ		$(t_{SPCyc} - t_{SPCKr} - t_{SPCKf})/2$	—			
RSPCK クロック Low レベルパルス幅		マスター	t_{SPCKWL}	$(t_{SPCyc} - t_{SPCKr} - t_{SPCKf})/2 - 3$	—	ns		
		スレーブ		$(t_{SPCyc} - t_{SPCKr} - t_{SPCKf})/2$	—			
RSPCK クロック 立ち上がり/ 立ち下がり時間	出力	2.7V 以上	t_{SPCKr}, t_{SPCKf}	—	10	ns	図40.51 ~ 図40.54	
		1.8V 以上		—	15			
	入力			—	0.1	$\mu s/V$		
データ入力セット アップ時間	マスター	2.7V 以上	t_{SU}	10	—	ns	図40.51 ~ 図40.54	
		1.8V 以上		30	—			
	スレーブ			$25 - t_{Pcyc}$	—			
データ入力ホールド 時間	マスター	RSPCK を PCLKB の2分周以外に設定	t_H	t_{Pcyc}	—	ns		
		RSPCK を PCLKB の2分周に設定	t_{HF}	0	—			
	スレーブ		t_H	$20 + 2 \times t_{Pcyc}$	—			
SSL セットアップ 時間	マスター		t_{LEAD}	$-30 + N$ (注2) $\times t_{SPCyc}$	—	ns		
	スレーブ			2	—			
SSL ホールド時間	マスター		t_{LAG}	$-30 + N$ (注3) $\times t_{SPCyc}$	—	ns		
	スレーブ			2	—			
データ出力遅延時間	マスター	2.7V 以上	t_{OD}	—	14	ns		
		1.8V 以上		—	30			
	スレーブ	2.7V 以上		—	$3 \times t_{Pcyc} + 65$			
		1.8V 以上		—	$3 \times t_{Pcyc} + 105$			
データ出力ホールド 時間	マスター		t_{OH}	0	—	ns		
	スレーブ			0	—			
連続送信遅延時間	マスター		t_{TD}	$t_{SPCyc} + 2 \times t_{Pcyc}$	$8 \times t_{SPCyc} + 2 \times t_{Pcyc}$	ns		
	スレーブ			$4 \times t_{Pcyc}$	—			
MOSI、MISO 立ち上がり/ 立ち下がり時間	出力	2.7V 以上	t_{Dr}, t_{Df}	—	10	ns		
		1.8V 以上		—	15			
	入力			—	1	μs		
SSL立ち上がり/ 立ち下がり時間	出力	2.7V 以上	t_{SSLr}, t_{SSLf}	—	10	ns		
		1.8V 以上		—	15			
	入力			—	1	μs		
スレーブアクセス時間		2.7V 以上	t_{SA}	—	6	t_{Pcyc}	図40.53、 図40.54	
		1.8V 以上		—	7			
スレーブ出力開放時間		2.7V 以上	t_{REL}	—	5	t_{Pcyc}		
		1.8V 以上		—	6			

注1. t_{Pcyc} : PCLKの周期

注2. N : RSPIクロック遅延レジスタ(SPCKD)にて設定可能な1~8の整数

注3. N : RSPIスレーブセレクトネゲート遅延レジスタ(SSLD)にて設定可能な1~8の整数

表40.35 内蔵周辺モジュールタイミング(3)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目		記号	min	max	単位 (注1)	測定条件		
簡易 SPI	SCKクロックサイクル出力(マスタ)	t_{SPcyc}	4	65536	t_{Pcyc}	図40.50 図40.51、 図40.52 図40.53、 図40.54		
	SCKクロックサイクル入力(スレーブ)		6	—	t_{Pcyc}			
	SCKクロック High レベルパルス幅	t_{SPCKWH}	0.4	0.6	t_{SPcyc}			
	SCKクロック Low レベルパルス幅	t_{SPCKWL}	0.4	0.6	t_{SPcyc}			
	SCKクロック立ち上がり/立ち下がり時間	t_{SPCKr}, t_{SPCKf}	—	20	ns			
	データ入力セットアップ時間(マ スタ) 2.7V以上	t_{SU}	65	—	ns			
	1.8V以上		95	—				
	データ入力セットアップ時間(スレーブ)		40	—				
	データ入力ホールド時間	t_H	40	—	ns			
	SSL入力セットアップ時間	t_{LEAD}	3	—	t_{SPcyc}			
	SSL入力ホールド時間	t_{LAG}	3	—	t_{SPcyc}			
	データ出力遅延時間(マスタ)	t_{OD}	—	40	ns			
	データ出力遅延時間(スレーブ) 2.7V以上		—	65				
	1.8V以上		—	100				
	データ出力ホールド時間 (マスタ) 2.7V以上	t_{OH}	-10	—	ns			
	1.8V以上		-20	—				
	データ出力ホールド時間(スレーブ)		-10	—				
	データ立ち上がり/立ち下がり時間	t_{Dr}, t_{Df}	—	20	ns			
	SSL入力立ち上がり/立ち下がり時間	t_{SSLr}, t_{SSLf}	—	20	ns			
	スレーブアクセス時間	t_{SA}	—	6	t_{Pcyc}	図40.53、 図40.54		
	スレーブ出力開放時間	t_{REL}	—	6	t_{Pcyc}			

注1. t_{Pcyc} : PCLKの周期

表40.36 内蔵周辺モジュールタイミング(4)

条件 : $2.7V \leq VCC \leq 5.5V$, $2.7V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	記号	min (注1、注2)	max	単位	測定条件
RIIC (スタンダード モード、SMBus)	SCL サイクル時間	t_{SCL}	$6(12) \times t_{IICcyc} + 1300$	—	ns
	SCL Highパルス幅	t_{SCLH}	$3(6) \times t_{IICcyc} + 300$	—	ns
	SCL Lowパルス幅	t_{SCLL}	$3(6) \times t_{IICcyc} + 300$	—	ns
	SCL、SDA立ち上がり時間	t_{Sr}	—	1000	ns
	SCL、SDA立ち下がり時間	t_{Sf}	—	300	ns
	SCL、SDAスパイクパルス除去時間	t_{SP}	0	$1(4) \times t_{IICcyc}$	ns
	SDAバスフリー時間	t_{BUF}	$3(6) \times t_{IICcyc} + 300$	—	ns
	開始条件ホールド時間	t_{STAH}	$t_{IICcyc} + 300$	—	ns
	再送開始条件セットアップ時間	t_{STAS}	1000	—	ns
	停止条件セットアップ時間	t_{STOS}	1000	—	ns
	データセットアップ時間	t_{SDAS}	$t_{IICcyc} + 50$	—	ns
	データホールド時間	t_{SDAH}	0	—	ns
	SCL、SDAの容量性負荷	C_b	—	400	pF
RIIC (ファストモード)	SCL サイクル時間	t_{SCL}	$6(12) \times t_{IICcyc} + 600$	—	ns
	SCL Highパルス幅	t_{SCLH}	$3(6) \times t_{IICcyc} + 300$	—	ns
	SCL Lowパルス幅	t_{SCLL}	$3(6) \times t_{IICcyc} + 300$	—	ns
	SCL、SDA立ち上がり時間	t_{Sr}	—	300	ns
	SCL、SDA立ち下がり時間	t_{Sf}	—	300	ns
	SCL、SDAスパイクパルス除去時間	t_{SP}	0	$1(4) \times t_{IICcyc}$	ns
	SDAバスフリー時間	t_{BUF}	$3(6) \times t_{IICcyc} + 300$	—	ns
	開始条件ホールド時間	t_{STAH}	$t_{IICcyc} + 300$	—	ns
	再送開始条件セットアップ時間	t_{STAS}	300	—	ns
	停止条件セットアップ時間	t_{STOS}	300	—	ns
	データセットアップ時間	t_{SDAS}	$t_{IICcyc} + 50$	—	ns
	データホールド時間	t_{SDAH}	0	—	ns
	SCL、SDAの容量性負荷	C_b	—	400	pF

注. t_{IICcyc} : RIICの内部基準クロック(IICφ)の周期

注1. ()内の数値は、ICFER.NFE = 1でデジタルフィルタを有効にした状態でICMR3.NF[1:0] = 11bの場合を示します。

注2. C_b はバスラインの容量総計です。

表40.37 内蔵周辺モジュールタイミング(5)

条件 : $2.7V \leq VCC \leq 5.5V$, $2.7V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	記号	min (注1)	max	単位	測定条件
簡易I ² C (スタンダードモード)	SDA立ち上がり時間	t _{Sr}	—	1000	ns
	SDA立ち下がり時間	t _{Sf}	—	300	ns
	SDAスパイクパルス除去時間	t _{SP}	0	$4 \times t_{Pcyc}$	ns
	データセットアップ時間	t _{SDAS}	250	—	ns
	データホールド時間	t _{SDAH}	0	—	ns
	SCL、SDAの容量性負荷	C _b	—	400	pF
簡易I ² C (ファストモード)	SDA立ち上がり時間	t _{Sr}	—	300	ns
	SDA立ち下がり時間	t _{Sf}	—	300	ns
	SDAスパイクパルス除去時間	t _{SP}	0	$4 \times t_{Pcyc}$	ns
	データセットアップ時間	t _{SDAS}	100	—	ns
	データホールド時間	t _{SDAH}	0	—	ns
	SCL、SDAの容量性負荷	C _b	—	400	pF

注. t_{Pcyc} : PCLKの周期注1. C_bはバスラインの容量総計です。

表40.38 内蔵周辺モジュールタイミング(6)

条件 : $2.4V \leq VCC \leq 5.5V$, $2.4V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	min	max	単位	測定条件
REMC	ソフトウェアスタンバイモード遷移時動作クロック周波数変動増加量	—	1.5	% REMC1.CSRC[3:0] = x101b (HOCOクロック /512選択) HOFCR.HOFXIN = 1 (HOCO発振継続設定)
	ソフトウェアスタンバイモード遷移時動作クロック周波数変動期間	—	400	μs




図 40.41 I/O ポート入力タイミング




図 40.42 MTU2 入出力タイミング




図 40.43 MTU2 クロック入力タイミング




図 40.44 POE# 入力タイミング




図 40.45 TMR クロック入力タイミング




図 40.46 SCK クロック入力タイミング




図 40.47 SCI 入出力タイミング / クロック同期式モード




図 40.48 A/D コンバータ外部トリガ入力タイミング




図 40.49 CLKOUT 出力タイミング




図 40.50 RSPI クロックタイミング / 簡易 SPI クロックタイミング




図 40.51 RSPI タイミング (マスタ、CPHA = 0)/ 簡易 SPI クロックタイミング (マスタ、CKPH = 1)




図 40.52 RSPI タイミング (マスタ、CPHA = 1)/ 簡易 SPI クロックタイミング (マスタ、CKPH = 0)




図 40.53 RSPI タイミング (スレーブ、CPHA = 0)/ 簡易 SPI クロックタイミング (スレーブ、CKPH = 1)





図 40.54 RSPI タイミング (スレーブ、CPHA = 1)/ 簡易 SPI クロックタイミング (スレーブ、CKPH = 0)

図 40.55 RIIC バスインターフェース入出力タイミング / 簡易 I²C バスインターフェース入出力タイミング

40.4 A/D 変換特性




図 40.56 AVCC0-VREFH0 電圧範囲

表40.39 A/D変換特性(1)

条件 : $2.7V \leq VCC \leq 5.5V$ 、 $2.7V \leq AVCC0 \leq 5.5V$ 、 $2.7V \leq VREFH0 \leq AVCC0$ 、 $VREFH0$ を基準電圧にしたとき、
 $VSS = AVSS0 = VREFL0 = 0V$ 、 $T_a = -40 \sim +105^{\circ}C$

項目	min	typ	max	単位	測定条件
周波数	1	—	32	MHz	
分解能	—	—	12	ビット	
変換時間(注1) (PCLKD = 32MHz時)	許容信号源 インピーダンス max = $0.3k\Omega$	1.41	—	μs	高精度チャネル ADCSR.ADHSC ビット = 0 ADSSTRn = 0Dh
		2.25	—		通常精度チャネル ADCSR.ADHSC ビット = 0 ADSSTRn = 28h
アナログ入力容量	Cs	—	15	pF	入力端子容量を含む
アナログ入力抵抗	Rs	—	2.5	k Ω	
アナログ入力電圧有効範囲	0	—	VREFH0	V	
オフセット誤差	—	± 0.5	± 4.5	LSB	高精度チャネル
			± 6.0	LSB	上記以外
フルスケール誤差	—	± 0.75	± 4.5	LSB	高精度チャネル
			± 6.0	LSB	上記以外
量子化誤差	—	± 0.5	—	LSB	
絶対精度	—	± 1.25	± 5.0	LSB	高精度チャネル
			± 8.0	LSB	上記以外
DNL 微分非直線性誤差	—	± 1.0	—	LSB	
INL 積分非直線性誤差	—	± 1.0	± 3.0	LSB	

注. A/Dコンバータ入力以外の端子機能を使用していない場合の特性です。絶対精度は、量子化誤差を含みます。オフセット誤差、フルスケール誤差、DNL微分非直線性誤差、INL積分非直線性誤差は、量子化誤差を含みません。

注1. 変換時間はサンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。

表40.40 A/D変換特性(2)

条件 : $2.4V \leq VCC \leq 5.5V$ 、 $2.4V \leq AVCC0 \leq 5.5V$ 、 $2.4V \leq VREFH0 \leq AVCC0$ 、 $VREFH0$ を基準電圧にしたとき、
 $VSS = AVSS0 = VREFL0 = 0V$ 、 $T_a = -40 \sim +105^{\circ}C$

項目	min	typ	max	単位	測定条件
周波数	1	—	16	MHz	
分解能	—	—	12	ビット	
変換時間(注1) (PCLKD = 16MHz時)	許容信号源 インピーダンス max = $1.3k\Omega$	2.82	—	μs	高精度チャネル ADCSR.ADHSC ビット = 0 ADSSTRn = 0Dh
		4.5	—		通常精度チャネル ADCSR.ADHSC ビット = 0 ADSSTRn = 28h
アナログ入力容量	Cs	—	15	pF	入力端子容量を含む
アナログ入力抵抗	Rs	—	2.5	k Ω	
アナログ入力電圧有効範囲	0	—	VREFH0	V	
オフセット誤差	—	± 0.5	± 4.5	LSB	
フルスケール誤差	—	± 0.75	± 4.5	LSB	
量子化誤差	—	± 0.5	—	LSB	
絶対精度	—	± 1.25	± 5.0	LSB	高精度チャネル
			± 8.0	LSB	上記以外
DNL 微分非直線性誤差	—	± 1.0	—	LSB	
INL 積分非直線性誤差	—	± 1.0	± 4.5	LSB	

注. A/Dコンバータ入力以外の端子機能を使用していない場合の特性です。絶対精度は、量子化誤差を含みます。オフセット誤差、フルスケール誤差、DNL微分非直線性誤差、INL積分非直線性誤差は、量子化誤差を含みません。

注1. 変換時間はサンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。

表40.41 A/D変換特性(3)

条件 : $2.7V \leq VCC \leq 5.5V$ 、 $2.7V \leq AVCC0 \leq 5.5V$ 、 $2.7V \leq VREFH0 \leq AVCC0$ 、 $VREFH0$ を基準電圧にしたとき、
 $VSS = AVSS0 = VREFL0 = 0V$ 、 $T_a = -40 \sim +105^{\circ}C$

項目	min	typ	max	単位	測定条件
周波数	1	—	27	MHz	
分解能	—	—	12	ビット	
変換時間(注1) (PCLKD = 27MHz時)	2	—	—	μs	高精度チャネル ADCSR.ADHSC ビット = 1 ADSSTRn = 0Dh
	3	—	—		通常精度チャネル ADCSR.ADHSC ビット = 1 ADSSTRn = 28h
アナログ入力容量	Cs	—	15	pF	入力端子容量を含む
アナログ入力抵抗	Rs	—	2.5	kΩ	
アナログ入力電圧有効範囲	0	—	VREFH0	V	
オフセット誤差	—	± 0.5	± 4.5	LSB	
フルスケール誤差	—	± 0.75	± 4.5	LSB	
量子化誤差	—	± 0.5	—	LSB	
絶対精度	—	± 1.25	± 5.0	LSB	高精度チャネル
	—		± 8.0	LSB	上記以外
DNL微分非直線性誤差	—	± 1.0	—	LSB	
INL積分非直線性誤差	—	± 1.0	± 3.0	LSB	

注. A/Dコンバータ入力以外の端子機能を使用していない場合の特性です。絶対精度は、量子化誤差を含みます。オフセット誤差、フルスケール誤差、DNL微分非直線性誤差、INL積分非直線性誤差は、量子化誤差を含みません。

注1. 変換時間はサンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。

表40.42 A/D変換特性(4)

条件 : $2.4V \leq VCC \leq 5.5V$ 、 $2.4V \leq AVCC0 \leq 5.5V$ 、 $2.4V \leq VREFH0 \leq AVCC0$ 、 $VREFH0$ を基準電圧にしたとき、
 $VSS = AVSS0 = VREFL0 = 0V$ 、 $T_a = -40 \sim +105^{\circ}C$

項目	min	typ	max	単位	測定条件
周波数	1	—	16	MHz	
分解能	—	—	12	ビット	
変換時間(注1) (PCLKD = 16MHz時)	3.38	—	—	μs	高精度チャネル ADCSR.ADHSC ビット = 1 ADSSTRn = 0Dh
	5.06	—	—		通常精度チャネル ADCSR.ADHSC ビット = 1 ADSSTRn = 28h
アナログ入力容量	Cs	—	15	pF	入力端子容量を含む
アナログ入力抵抗	Rs	—	2.5	kΩ	
アナログ入力電圧有効範囲	0	—	VREFH0	V	
オフセット誤差	—	± 0.5	± 4.5	LSB	
フルスケール誤差	—	± 0.75	± 4.5	LSB	
量子化誤差	—	± 0.5	—	LSB	
絶対精度	—	± 1.25	± 5.0	LSB	高精度チャネル
	—		± 8.0	LSB	上記以外
DNL微分非直線性誤差	—	± 1.0	—	LSB	
INL積分非直線性誤差	—	± 1.0	± 3.0	LSB	

注. A/Dコンバータ入力以外の端子機能を使用していない場合の特性です。絶対精度は、量子化誤差を含みます。オフセット誤差、フルスケール誤差、DNL微分非直線性誤差、INL積分非直線性誤差は、量子化誤差を含みません。

注1. 変換時間はサンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。

表40.43 A/D変換特性(5)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$ 、 $2.0V \leq VCC \leq 5.5V$ 、 $2.0V \leq AVCC0 \leq 5.5V$ 、 $1.8V \leq VREFH0 \leq AVCC0$ 、
 $VREFH0$ を基準電圧にしたとき、 $VSS = AVSS0 = VREFL0 = 0V$ 、 $T_a = -40 \sim +105^{\circ}C$

項目		min	typ	max	単位	測定条件
周波数		1	—	8	MHz	
分解能		—	—	12	ビット	
変換時間(注1) (PCLKD = 8MHz時)	許容信号源 インピーダンス max = 5kΩ	6.75	—	—	μs	高精度チャネル ADCSR.ADHSC ビット = 1 ADSSTRn = 0Dh
		10.13	—	—		通常精度チャネル ADCSR.ADHSC ビット = 1 ADSSTRn = 28h
アナログ入力容量	Cs	—	—	15	pF	入力端子容量を含む
アナログ入力抵抗	Rs	—	—	2.5	kΩ	
アナログ入力電圧有効範囲		0	—	VREFH0	V	
オフセット誤差		—	±1.0	±7.5	LSB	
フルスケール誤差		—	±1.5	±7.5	LSB	
量子化誤差		—	±0.5	—	LSB	
絶対精度		—	±3.0	±8.0	LSB	
DNL微分非直線性誤差		—	±1.0	—	LSB	
INL積分非直線性誤差		—	±1.25	±3.0	LSB	

注. A/Dコンバータ入力以外の端子機能を使用していない場合の特性です。絶対精度は、量子化誤差を含みます。オフセット誤差、フルスケール誤差、DNL微分非直線性誤差、INL積分非直線性誤差は、量子化誤差を含みません。

注1. 変換時間はサンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。

表40.44 A/Dコンバータチャネル分類表

分類	対象チャネル	条件	備考
高精度チャネル	AN000～AN007	AVCC0 = 1.8～5.5V	A/Dコンバータ使用時、AN000～AN007端子をデジタル出力として使用することはできません
通常精度チャネル	AN016～AN031		
内部基準電圧入力チャネル	内部基準電圧	AVCC0 = 2.0～5.5V	
温度センサ入力チャネル	温度センサ出力	AVCC0 = 2.0～5.5V	




図 40.57 等価回路




図 40.58 A/D コンバータ特性用語説明図

絶対精度

絶対精度とは、理論的な A/D 変換特性における出力コードと、実際の A/D 変換結果の差です。絶対精度の測定時は、理論的な A/D 変換特性において同じ出力コードを期待できるアナログ入力電圧の幅 (1LSB 幅) の中点の電圧を、アナログ入力電圧として使用します。例えば分解能 12 ビット、基準電圧 ($V_{REFH0} = 3.072V$) の場合、1LSB 幅は $0.75mV$ で、アナログ入力電圧には $0mV$ 、 $0.75mV$ 、 $1.5mV$... を使用します。

絶対精度 = $\pm 5LSB$ とは、アナログ入力電圧が $6mV$ の場合、理論的な A/D 変換特性では出力コード “008h” を期待できますが、実際の A/D 変換結果は “003h” ~ “00Dh” になることを意味します。

積分非直線性誤差 (INL)

積分非直線性誤差とは、測定されたオフセット誤差とフルスケール誤差をゼロにした場合の理想的な直線と実際の出力コードとの最大偏差です。

微分非直線性誤差 (DNL)

微分非直線性誤差とは、理想的な A/D 変換特性における 1LSB 幅と実際に出力された出力コード幅の差です。

オフセット誤差

オフセット誤差とは、理想的な最初の出力コードの変化点と実際の最初の出力コードとの差です。

フルスケール誤差

フルスケール誤差とは、理想的な最後の出力コードの変化点と実際の最後の出力コードとの差です。

40.5 D/A 変換特性

表40.45 D/A 変換特性(1)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目		記号	min	typ	max	単位	測定条件
分解能		—	—	—	8	ビット	
変換時間	VCC = 2.7 ~ 5.5V	t_{DCONV}	—	—	3.0	μs	負荷容量 35pF
	VCC = 1.8 ~ 2.7V		—	—	6.0		
絶対精度	VCC = 2.4 ~ 5.5V	—	—	—	± 3.0	LSB	負荷抵抗 2MΩ
	VCC = 1.8 ~ 2.4V	—	—	—	± 3.5		
	VCC = 2.4 ~ 5.5V	—	—	—	± 2.0	LSB	負荷抵抗 4MΩ
	VCC = 1.8 ~ 2.4V	—	—	—	± 2.5		
RO 出力抵抗		—	—	6.4	—	kΩ	

40.6 温度センサ特性

表40.46 温度センサ特性

条件 : $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	記号	min	typ	max	単位	測定条件
相対精度	—	—	± 1.5	—	°C	2.4V以上
		—	± 2.0	—		2.4V未満
温度傾斜	—	—	-3.65	—	mV/°C	
出力電位($25^{\circ}C$)	—	—	1.05	—	V	$VCC = 3.3V$
温度センサ起動時間	t_{START}	—	—	5	μs	
サンプリング時間	—	5	—	—	μs	

40.7 コンパレータ特性

表40.47 コンパレータ特性

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	記号	min	typ	max	単位	測定条件
CVREFB0～CVREFB1入力基準電圧	VREF	0	—	$VCC - 1.4$	V	
CMPB0～CMPB1入力電圧	VI	-0.3	—	$VCC + 0.3$	V	
オフセット	コンパレータ高速モード	—	—	50	mV	
	コンパレータ高速モード ウィンドウ機能有効	—	—	60	mV	
	コンパレータ低速モード	—	—	40	mV	
コンパレータ 出力遅延時間	コンパレータ高速モード	Td	—	1.2	μs	$VCC = 3V$ 、 入力スルーレート $\geq 50mV/\mu s$
	コンパレータ高速モード ウィンドウ機能有効	Tdw	—	2.0	μs	
	コンパレータ低速モード	Td	—	5.0	μs	
高電位側リファレンス電圧 (コンパレータ高速モード、ウィンドウ機能有効)	VRFH	—	$VCC \times 0.76$	—	V	
低電位側リファレンス電圧 (コンパレータ高速モード、ウィンドウ機能有効)	VRFL	—	$VCC \times 0.24$	—	V	
動作安定待ち時間	Tcmp	100	—	—	μs	




図 40.59 コンパレータ高速モード、低速モードのコンパレータ出力遅延時間




図 40.60 コンパレータ高速モードウィンドウ機能有効のコンパレータ出力遅延時間

40.8 CTSU 特性

表40.48 CTSU特性

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	記号	min	typ	max	単位	測定条件
TSCAP端子外付け容量	C_{tscap}	9	10	11	nF	
TS端子負荷容量	C_{base}	—	—	50	pF	
出力High/Low レベル 許容電流	$ \Sigma I_{OH} + \Sigma I_{OL}$	—	—	24	mA	VXSEL = 0 の時
		—	—	16	mA	フラッシュメモリの容量が128Kバイト以下の製品 (100ピンの製品を除く) VXSEL = 0 の時
		—	—	12	mA	フラッシュメモリの容量が256Kバイト以上の製品または100ピンの製品 VXSEL = 0 の時

40.9 パワーオンリセット回路、電圧検出回路特性

表40.49 パワーオンリセット回路、電圧検出回路特性(1)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目		記号	min	typ	max	単位	測定条件
電圧検出レベル	パワーオンリセット(POR)	V_{POR}	1.35	1.50	1.65	V	図 40.61、図 40.62
	電圧検出回路(LVD0) (注1)	V_{det0_0}	3.67	3.84	3.97	V	図 40.63 VCC 立ち下がり時
		V_{det0_1}	2.70	2.82	3.00		
		V_{det0_2}	2.37	2.51	2.67		
		V_{det0_3}	1.80	1.90	1.99		
	電圧検出回路(LVD1) (注2)	V_{det1_0}	4.12	4.29	4.42	V	図 40.64 VCC 立ち下がり時
		V_{det1_1}	3.98	4.14	4.28		
		V_{det1_2}	3.86	4.02	4.16		
		V_{det1_3}	3.68	3.84	3.98		
		V_{det1_4}	2.99	3.10	3.29		
		V_{det1_5}	2.89	3.00	3.19		
		V_{det1_6}	2.79	2.90	3.09		
		V_{det1_7}	2.68	2.79	2.98		
		V_{det1_8}	2.57	2.68	2.87		
		V_{det1_9}	2.47	2.58	2.67		
		V_{det1_A}	2.37	2.48	2.57		
		V_{det1_B}	2.10	2.20	2.30		
		V_{det1_C}	1.86	1.96	2.06		
		V_{det1_D}	1.80	1.86	1.96		
	電圧検出回路(LVD2) (注3)	V_{det2_0} (注4)	4.08	4.29	4.48	V	図 40.65 VCC 立ち下がり時
		V_{det2_1}	3.95	4.14	4.35		
		V_{det2_2}	3.82	4.02	4.22		
		V_{det2_3}	3.62	3.84	4.02		

注. 電源にノイズが重畠されていない状態での特性です。電圧検出回路(LVD2)の電圧検出レベルとオーバラップする設定を行った場合、LVD1、LVD2のどちらで電圧検出動作するかは特定できません。

注1. 記号 V_{det0_n} のnは、VDSEL1[1:0]ビットの値です。

注2. 記号 V_{det1_n} のnは、LVDLVLR.LVD1LVL[3:0]ビットの値です。

注3. 記号 V_{det2_n} のnは、LVDLVLR.LVD2LVL[1:0]ビットの値です。

注4. V_{det2_0} 選択はCMPA2端子入力電圧選択時のみ使用可能で、電源電圧(VCC)選択時は使用できません。

表40.50 パワーオンリセット回路、電圧検出回路特性(2)

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	記号	min	typ	max	単位	測定条件
パワーオンリセット解除後待機時間	t _{POR}	—	9.1	—	ms	図 40.62
	t _{POR}	—	1.6	—	ms	
電圧監視0リセット解除後待機時間	t _{LVD0}	—	568	—	μs	図 40.63
		—	100	—		
電圧監視1リセット解除後待機時間	t _{LVD1}	—	100	—	μs	図 40.64
電圧監視2リセット解除後待機時間	t _{LVD2}	—	100	—	μs	図 40.65
応答遅延時間	t _{det}	—	—	350	μs	図 40.61
最小VCC低下時間(注3)	t _{VOFF}	350	—	—	μs	図 40.61、VCC = 1.0V 以上
パワーオンリセット有効時間	t _{W(POR)}	1	—	—	ms	図 40.62、VCC = 1.0V 未満
LVD動作安定時間(LVD有効切り替え時)	t _{d(E-A)}	—	—	300	μs	図 40.64、図 40.65
ヒステリシス幅(パワーオンリセット(POR))	V _{PORH}	—	110	—	mV	
ヒステリシス幅(電圧検出回路 (LVD0, LVD1, LVD2))	V _{LVH}	—	70	—	mV	V _{det0_0} ~ V _{det0_3} 選択時
		—	70	—		V _{det1_0} ~ V _{det1_4} 選択時
		—	60	—		V _{det1_5} ~ V _{det1_9} 選択時
		—	50	—		V _{det1_A} ~ V _{det1_B} 選択時
		—	40	—		V _{det1_C} ~ V _{det1_D} 選択時
		—	60	—		LVD2選択時

注. 電源にノイズが重畠されていない状態での特性です。電圧検出回路(LVD1)の電圧検出レベルとオーバラップする設定を行った場合、LVD1、LVD2のどちらで電圧検出動作するかは特定できません。

注1. OFS1.(LVDAS, FASTSTUP) = 11bを設定した場合です。

注2. OFS1.(LVDAS, FASTSTUP) = 11b以外を設定した場合です。

注3. 最小VCC低下時間は、VCCがPOR/LVDの電圧検出レベルV_{POR}、V_{det0}、V_{det1}、V_{det2}のmin値を下回っている時間です。




図 40.61 電圧検出リセットタイミング







図 40.62 パワーオンリセットタイミング

図 40.63 電圧検出回路タイミング (V_{det0})

図 40.64 電圧検出回路タイミング (V_{det1})図 40.65 電圧検出回路タイミング (V_{det2})

40.10 発振停止検出タイミング

表40.51 発振停止検出回路特性

条件 : $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^{\circ}C$

項目	記号	min	typ	max	単位	測定条件
検出時間	t_{dr}	—	—	1	ms	図 40.66




図 40.66 発振停止検出タイミング

40.11 ROM (コード格納用フラッシュメモリ) 特性

表40.52 ROM (コード格納用フラッシュメモリ) 特性(1)

項目	記号	min	typ	max	単位	条件
再プログラム/イレーズサイクル(注1)	N _{PEC}	1000	—	—	回	
データ保持時間	N _{PEC} 1000回後	t _{DRP}	20(注2、注3)	—	—	年 T _a = +85°C

注1. 再プログラム/イレーズサイクルの定義：再プログラム/イレーズサイクルは、ブロックごとの消去回数です。再プログラム/イレーズサイクルがn回(n = 1000回)の場合、ブロックごとにそれぞれn回ずつ消去することができます。例えば、1Kバイトのブロックについて、それぞれ異なる番地に4バイト書き込みを256回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレーズサイクル回数は1回と数えます。ただし、消去1回に対して、同一アドレスに複数回の書き込みを行うことはできません。(上書き禁止)

注2. フラッシュメモリライタを使用時、および当社提供のセルフプログラミングライブラリ使用時の特性です。

注3. 信頼性試験から得られた結果です。

表40.53 ROM (コード格納用フラッシュメモリ) 特性(2)高速動作モード

条件 : 2.7V ≤ VCC ≤ 5.5V, 2.7V ≤ AVCC0 ≤ 5.5V, VSS = AVSS0 = 0V

プログラム/イレーズ時の動作温度範囲 : T_a = -40 ~ +105°C

項目	記号	FCLK = 1MHz			FCLK = 32MHz			単位
		min	typ	max	min	typ	max	
プログラム時間	t _{P4}	—	103	931	—	52	489	μs
イレーズ時間	1Kバイト	t _{E1K}	—	8.23	267	—	5.48	214
	256Kバイト	t _{E256K}	—	407	928	—	39	457
ブランクチェック時間	4バイト	t _{BC4}	—	—	48	—	15.9	μs
	1Kバイト	t _{BC1K}	—	—	1.58	—	0.127	ms
イレーズ処理強制停止時間	t _{SED}	—	—	21.6	—	—	12.8	μs
スタートアップ領域入れ替え設定時間	t _{SAS}	—	12.6	543	—	6.16	432	ms
アクセスウインドウ設定時間	t _{AWS}	—	12.6	543	—	6.16	432	ms
ROMモード遷移待ち時間1	t _{DIS}	2	—	—	2	—	—	μs
ROMモード遷移待ち時間2	t _{MS}	5	—	—	5	—	—	μs

注. ソフトウェアの命令実行からFlashの各動作が起動するまでの時間は含みません。

注. フラッシュメモリP/E時、FCLKの下限周波数は1MHzです。FCLKを4MHz未満で使用する場合は、設定可能な周波数は1MHz、2MHz、3MHzです。例えば1.5MHzのように整数値でない周波数は設定できません。

注. FCLKの周波数精度は±3.5%である必要があります。クロックソースの周波数精度をご確認ください。

表40.54 ROM(コード格納用フラッシュメモリ)特性(3)中速動作モード

条件: $1.8V \leq VCC = AVCC0 < 2.0V$, $2.0V \leq VCC \leq 5.5V$, $2.0V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$ プログラム/イレーズ時の動作温度範囲: $T_a = -40 \sim +85^{\circ}C$

項目	記号	FCLK = 1MHz			FCLK = 8MHz			単位	
		min	typ	max	min	typ	max		
プログラム時間	t_{P4}	—	143	1330	—	96.8	932	μs	
イレーズ時間	1Kバイト	t_{E1K}	—	8.3	269	—	5.85	219	ms
	256Kバイト	t_{E256K}	—	407	928	—	93	520	ms
ブランクチェック時間	4バイト	t_{BC4}	—	—	78	—	—	50	μs
	1Kバイト	t_{BC1K}	—	—	1.61	—	—	0.369	ms
イレーズ処理強制停止時間	t_{SED}	—	—	33.6	—	—	25.6	μs	
スタートアップ領域入れ替え設定時間	t_{SAS}	—	13.2	549	—	7.6	445	ms	
アクセスウィンドウ設定時間	t_{AWS}	—	13.2	549	—	7.6	445	ms	
ROMモード遷移待ち時間1	t_{DIS}	2	—	—	2	—	—	μs	
ROMモード遷移待ち時間2	t_{MS}	3	—	—	3	—	—	μs	

注. ソフトウェアの命令実行からFlashの各動作が起動するまでの時間は含みません。

注. フラッシュメモリP/E時、FCLKの下限周波数は1MHzです。FCLKを4MHz未満で使用する場合は、設定可能な周波数は1MHz、2MHz、3MHzです。例えば1.5MHzのように整数値でない周波数は設定できません。

注. FCLKの周波数精度は±3.5%である必要があります。クロックソースの周波数精度をご確認ください。

40.12 E2 データフラッシュ(データ格納用フラッシュメモリ)特性

表40.55 E2データフラッシュ特性(1)

項目		記号	min	typ	max	単位	条件
再プログラム/イレーズサイクル(注1)	N _{DPEC}		100000	1000000	—	回	
データ保持時間	N _{DPEC} 10000回後	t _{DDRP}	20 (注2、注3)	—	—	年	T _a = +85°C
	N _{DPEC} 100000回後		5 (注2、注3)	—	—	年	
	N _{DPEC} 1000000回後		—	1 (注2、注3)	—	年	T _a = +25°C

注1. 再プログラム/イレーズサイクルの定義：再プログラム/イレーズサイクルは、ブロックごとの消去回数です。再プログラム/イレーズサイクルがn回(n = 100000回)の場合、ブロックごとにそれぞれn回ずつ消去することができます。例えば、1Kバイトのブロックについて、それぞれ異なる番地に1バイト書き込みを1000回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレーズサイクル回数は1回と数えます。ただし、消去1回に対して、同一アドレスに複数回の書き込みを行うことはできません。(上書き禁止)

注2. フラッシュメモリライタを使用時、および当社提供のセルフプログラミングライブラリ使用時の特性です。

注3. 信頼性試験から得られた結果です。

表40.56 E2データフラッシュ特性(2) 高速動作モード

条件 : 2.7V ≤ VCC ≤ 5.5V, 2.7V ≤ AVCC0 ≤ 5.5V, VSS = AVSS0 = 0V

プログラム/イレーズ時の動作温度範囲 : T_a = -40 ~ +105°C

項目	記号	FCLK = 1MHz			FCLK = 32MHz			単位
		min	typ	max	min	typ	max	
プログラム時間	t _{DP1}	—	86	761	—	40.5	374	μs
イレーズ時間	1Kバイト	t _{DE1K}	—	17.4	456	—	6.15	228
	8Kバイト	t _{DE8K}	—	60.4	499	—	9.3	231
ブランクチェック時間	1バイト	t _{DBC1}	—	—	48	—	—	15.9
	1Kバイト	t _{DBC1K}	—	—	1.58	—	—	0.127
イレーズ処理強制停止時間	t _{DSED}	—	—	21.5	—	—	12.8	μs
データフラッシュ STOP解除時間	t _{DSTOP}	5.0	—	—	5	—	—	μs

注. ソフトウェアの命令実行からFlashの各動作が起動するまでの時間は含みません。

注. フラッシュメモリP/E時、FCLKの下限周波数は1MHzです。FCLKを4MHz未満で使用する場合は、設定可能な周波数は1MHz、2MHz、3MHzです。例えば1.5MHzのように整数値でない周波数は設定できません。

注. FCLKの周波数精度は±3.5%である必要があります。

表40.57 E2データフラッシュ特性(3)中速動作モード

条件 : 1.8V ≤ VCC = AVCC0 < 2.0V, 2.0V ≤ VCC ≤ 5.5V, 2.0V ≤ AVCC0 ≤ 5.5V, VSS = AVSS0 = 0V

プログラム/イレーズ時の動作温度範囲 : T_a = -40 ~ +85°C

項目	記号	FCLK = 1MHz			FCLK = 8MHz			単位
		min	typ	max	min	typ	max	
プログラム時間	t _{DP1}	—	126	1160	—	85.4	818	μs
イレーズ時間	1Kバイト	t _{DE1K}	—	17.5	457	—	7.76	259
	8Kバイト	t _{DE8K}	—	60.5	500	—	4.2	66.9
ブランクチェック時間	1バイト	t _{DBC1}	—	—	78	—	—	50
	1Kバイト	t _{DBC1K}	—	—	1.61	—	—	0.369
イレーズ処理強制停止時間	t _{DSED}	—	—	33.5	—	—	25.5	μs
データフラッシュ STOP解除時間	t _{DSTOP}	720	—	—	720	—	—	ns

注. ソフトウェアの命令実行からFlashの各動作が起動するまでの時間は含みません。

注. フラッシュメモリP/E時、FCLKの下限周波数は1MHzです。FCLKを4MHz未満で使用する場合は、設定可能な周波数は1MHz、2MHz、3MHzです。例えば1.5MHzのように整数値でない周波数は設定できません。

注. FCLKの周波数精度は±3.5%である必要があります。


40.13 使用上の注意事項

40.13.1 VCL コンデンサ、バイパスコンデンサ接続方法

本 MCU では、マイコン内部の電源電圧を自動的に最適なレベルに電圧降下するための内部降圧回路を内蔵しています。この内部降圧電源 (VCL 端子) と VSS 端子間には、内部電圧安定用のコンデンサ $4.7\mu F$ を接続する必要があります。外付けコンデンサ接続方法を図 40.67 ~ 図 40.70 に示します。外付けコンデンサは端子の近くに配置してください。VCL 端子には、電源電圧を印加しないでください。

また、電源端子のペアごとに積層セラミックコンデンサをバイパスコンデンサとして入れてください。バイパスコンデンサはできるかぎり MCU の電源端子の近くに実装してください。コンデンサの容量値は $0.1\mu F$ (推奨値) を使用してください。水晶発振関連のコンデンサについては「9. クロック発生回路」も参照してください。アナログ関連のコンデンサについては「33. 12 ビット A/D コンバータ (S12ADE)」も参照してください。

基板設計の注意事項についてはアプリケーションノート「ハードウェアデザインガイド」(R01AN1411JJ) でも説明していますので、最新版をルネサス エレクトロニクスホームページから入手して参照ください。



注. VCL端子には、電源電圧を印加しないでください。
 コンデンサは積層セラミックコンデンサ（4.7µFをVCL端子に1個）を使用し、端子の近くに配置してください。
 バイパスコンデンサの容量は推奨値です。

図 40.67 コンデンサ接続方法 (100 ピン)






図 40.68 コンデンサ接続方法 (80 ピン)



注. VCL端子には、電源電圧を印加しないでください。
 コンデンサは積層セラミックコンデンサ(4.7µFをVCL端子に1個)を使用し、
 端子の近くに配置してください。
 バイパスコンデンサの容量は推奨値です。

図 40.69 コンデンサ接続方法 (64 ピン)



注.
VCL端子には、電源電圧を印加しないでください。
コンデンサは積層セラミックコンデンサ(4.7µFをVCL端子に1個)を使用し、
端子の近くに配置してください。
バイパスコンデンサの容量は推奨値です。

図 40.70 コンデンサ接続方法 (48 ピン)

付録1. 各処理状態におけるポートの状態

表1.1 各処理状態におけるポートの状態 (1/2)

ポート名端子名	リセット	ソフトウェアスタンバイモード	
P03 (DA0)	Hi-z	DA0出力時(DAOE0 = 1)	DA出力保持
		上記以外(DAOE0 = 0)	Keep-O
P05 (DA1)	Hi-z	DA1出力時(DAOE1 = 1)	DA出力保持
		上記以外(DAOE1 = 0)	Keep-O
P04、P06、P07	Hi-z		Keep-O
P12 (IRQ2)	Hi-z		Keep-O (注1)
P13 (IRQ3)	Hi-z		Keep-O (注1)
P14 (IRQ4)	Hi-z		Keep-O (注1)
P15 (IRQ5)	Hi-z		Keep-O (注1)
P16 (IRQ6/RTCOUT)	Hi-z	RTCOUT選択時	RTCOUT出力
		上記以外	Keep-O (注1)
P17 (IRQ7)	Hi-z		Keep-O (注1)
P20～P27	Hi-z		Keep-O
P30 (IRQ0)	Hi-z		Keep-O (注1)
P31 (IRQ1)	Hi-z		Keep-O (注1)
P32 (IRQ2/RTCOUT)	Hi-z	RTCOUT選択時	RTCOUT出力
		上記以外	Keep-O (注1)
P33 (IRQ3)	Hi-z		Keep-O (注1)
P34 (IRQ4)	Hi-z		Keep-O (注1)
P35 (NMI)	Hi-z		Keep (注1)
P36、P37	Hi-z		Keep-O
P40～P47	Hi-z		Keep-O
P50、P53～P55	Hi-z		Keep-O
P51 (PMC0)	Hi-z		Keep-O (注2)
P52 (PMC1)	Hi-z		Keep-O (注2)
PA0、PA1、PA2	Hi-z		Keep-O
PA3 (IRQ6)	Hi-z		Keep-O (注1)
PA4 (IRQ5)	Hi-z		Keep-O (注1)
PA5～PA7	Hi-z		Keep-O
PB0	Hi-z		Keep-O
PB1 (IRQ4/CMPOB1)	Hi-z	CMPOB1選択時	CMPOB1出力
		上記以外	Keep-O (注1)
PB2～PB7	Hi-z		Keep-O
PC0～PC7	Hi-z		Keep-O
PD0 (IRQ0)	Hi-z		Keep-O (注1)
PD1 (IRQ1)	Hi-z		Keep-O (注1)
PD2 (IRQ2)	Hi-z		Keep-O (注1)
PD3 (IRQ3)	Hi-z		Keep-O (注1)
PD4 (IRQ4)	Hi-z		Keep-O (注1)
PD5 (IRQ5)	Hi-z		Keep-O (注1)
PD6 (IRQ6)	Hi-z		Keep-O (注1)
PD7 (IRQ7)	Hi-z		Keep-O (注1)
PE0、PE1	Hi-z		Keep-O

表1.1 各処理状態におけるポートの状態 (2/2)

ポート名端子名	リセット	ソフトウェアスタンバイモード	
PE2 (IRQ7)	Hi-z	Keep-O (注1)	
PE3、PE4 (CLKOUT)	Hi-z	CLKOUT選択時	CLKOUT出力
		上記以外	Keep-O
PE5 (IRQ5/CMPOB0)	Hi-z	CMPOB0選択時	CMPOB0出力
		上記以外	Keep-O (注1)
PE6 (IRQ6)	Hi-z	Keep-O (注1)	
PE7 (IRQ7)	Hi-z	Keep-O (注1)	
PH0	Hi-z	Keep-O	
PH1 (IRQ0)	Hi-z	Keep-O (注1)	
PH2 (IRQ1)	Hi-z	Keep-O (注1)	
PH3	Hi-z	Keep-O	
PJ1、PJ3、PJ6、PJ7	Hi-z	Keep-O	

H : High レベル

L : Low レベル

Keep-O: 出力端子として使用時は直前値を保持、入力端子として使用時はハイインピーダンス

Keep : ソフトウェアスタンバイモードでの端子状態を保持（プルアップ、オーブンドレイン設定も保持されます）

Hi-Z : ハイインピーダンス

注1. 外部端子割り込みとして使用時は、ソフトウェアスタンバイモード解除要因として設定されている場合、入力できます。

注2. REMC外部パルス信号入力端子として使用時は、ソフトウェアスタンバイモードでも入力できます。

付録2. 外形寸法図

外形寸法図の最新版や実装に関する情報は、ルネサス エレクトロニクスホームページの「パッケージ」に掲載されています。





図 A. 100 ピン LFQFP (PLQP0100KB-B)



図B. 80 ピン LFQFP (PLQP0080KB-B)




図 C. 64 ピン LQFP (PLQP0064GA-A)




図 D. 64 ピン LFQFP (PLQP0064KB-C)




図 E. 48 ピン HWQFN (PWQN0048KB-A)




図 F. 48 ピン LFQFP (PLQP0048KB-B)

改訂記録		RX130 グループ ユーザーズマニュアル ハードウェア編	
Rev.	発行日	改訂内容	改訂区分
		ページ	ポイント
1.00	2015.10.30	—	初版発行
2.00	2017.09.01	全体	コードフラッシュメモリ容量が256Kバイト以上の製品を追加 100ピン製品を追加
		5. I/O レジスタ	
		113	表5.1 I/O レジスタアドレス一覧 変更
		11. 消費電力低減機能	
		211、213	OPCCR レジスタ、SOPCCR レジスタの説明 変更
		20. マルチファンクションタイマパルスユニット2 (MTU2a)	
		416	表20.28 TIORU, TIORV, TIORW (MTU5) 変更
		551	20.7.3 動作中の異常などによる端子の初期化手順、モード遷移の概要 変更
		21. ポートアウトプットイネーブル2 (POE2a)	
		585	21.2.2 出力レベルコントロール/ステータスレジスタ1 (OCSR1) の OSF1 フラグ 文章を追加
		24. リアルタイムクロック (RTCC)	
		663	図24.7 アラーム機能の使用方法 文章を追加
		27. シリアルコミュニケーションインターフェース (SCIg, SCIfh)	
		781	27.5.2 CTS、RTS 機能 文章を追加
		846	27.14.15 調歩同期式モードにおけるRTS 機能使用時の受信停止に関する 注意事項 追加
		28. リモコン信号受信機能 (REMC)	
		847～893	新規追加
		30. シリアルペリフェラルインタフェース (RSPIa)	
		1032	30.3.10.1 マスター動作 (a) 送信処理フロー 文章を追加
		32. 静電容量式タッチセンサ(CTSUA)	
		—	仕様追加
		33. 12ビットA/Dコンバータ (S12ADE)	
		1115	33.2.11 A/D コントロール拡張レジスタ (ADCER) DIAGVAL[1:0] ビット (自己診断変換電圧選択ビット) 文章を追加
		1182	33.8.8 12ビットA/Dコンバータを使用する場合の端子の設定 追加
		1183	33.8.10 ADHSC ビットの書き換え手順 注記を削除
		40. 電気的特性	
		1305	表40.2 推奨動作電圧条件 注3追加
		1312～1315	フラッシュメモリの容量が256Kバイト以上の製品または100ピンの製 品の特性を追加
		1318、1319	フラッシュメモリの容量が256Kバイト以上の製品または100ピンの製 品の特性を追加
		1344	表40.34 内蔵周辺モジュールタイミング(2) 変更
		1345	表40.35 内蔵周辺モジュールタイミング(3) 変更
		1347	表40.38 内蔵周辺モジュールタイミング(6) 追加
		1364	表40.48 CTSU 特性 フラッシュメモリの容量が256Kバイト以上の製品または100ピンの製品 の項目を追加
		1366	表40.50 パワーオンリセット回路、電圧検出回路特性(2) Vdet0_0～Vdet0_3選択時の項目を追加
		1370	表40.53 ROM (コード格納用フラッシュメモリ)特性(2)高速動作モード イレーズ時間(128Kバイト)を削除 イレーズ時間(256Kバイト)を追加
		1371	表40.54 ROM (コード格納用フラッシュメモリ)特性(3)中速動作モード イレーズ時間(128Kバイト)を削除 イレーズ時間(256Kバイト)を追加

RX130グループ ユーザーズマニュアル
ハードウェア編

発行年月日 2015年10月30日 Rev.1.00
2017年9月1日 Rev.2.00

発行 ルネサス エレクトロニクス株式会社
〒135-0061 東京都江東区豊洲3-2-24（豊洲フォレシア）



ルネサス エレクトロニクス株式会社

営業お問合せ窓口

<http://www.renesas.com>

営業お問合せ窓口の住所は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス株式会社 〒135-0061 東京都江東区豊洲3-2-24（豊洲フォレシア）

技術的なお問合せおよび資料のご請求は下記へどうぞ。
総合お問合せ窓口：<https://www.renesas.com/contact/>

RX130 グループ



ルネサス エレクトロニクス株式会社

R01UH0560JJ0200