


Bài tập môn Thiết kế hệ thống trên chip (SoC) – HK202

Câu 1. Cho sơ đồ ánh xạ bộ nhớ giữa bộ nhớ chính (Main memory) và bộ nhớ cache (Cache memory) theo phương pháp ánh xạ trực tiếp (Direct mapping) như hình bên dưới:




Cấu trúc địa chỉ bộ nhớ chính như sau:

Tag	Line	Word
T	L	W

Giả sử bộ nhớ chính có dung lượng là 4GB, bộ nhớ cache có dung lượng là 256KB và kích thước line là 32 byte. Xác định số bit **T**, **L**, **W** của các trường **Tag**, **Line**, **Word** tương ứng.

Câu 2. Cho sơ đồ ánh xạ bộ nhớ giữa bộ nhớ chính (Main memory) và bộ nhớ cache (Cache memory) theo phương pháp ánh xạ liên kết toàn phần (Fully associative mapping) như hình bên dưới:




Cấu trúc địa chỉ bộ nhớ chính như sau:



Giả sử bộ nhớ chính có dung lượng là 4GB, bộ nhớ cache có dung lượng là 1MB và kích thước line là 32 byte. Xác định số bit **T**, **W** của các trường **Tag**, **Word** tương ứng.

Câu 3. Cho sơ đồ ánh xạ bộ nhớ giữa bộ nhớ chính (Main memory) và bộ nhớ cache (Cache memory) theo phương pháp ánh xạ liên kết tập hợp (k-way set associative mapping) như hình bên dưới:





Cấu trúc địa chỉ bộ nhớ chính như sau:

Tag	Set	Word
T	d	W

Giả sử bộ nhớ chính có dung lượng là 4GB, bộ nhớ cache có dung lượng là 32KB và kích thước line là 64 byte, 4 line/set ($k=4$). Xác định số bit **T**, **d**, **W** của các trường **Tag**, **Set**, **Word** tương ứng.



Câu 4. Xét mô hình Network-on-chip (NoC) 2D-mesh, 4x4 như hình bên dưới.



Minh họa giải thuật **minimal odd-even routing**

Một gói dữ liệu được gửi đi từ router số 4 đến router số 15 theo thuật toán **minimal odd-even routing**. Có tất cả bao nhiêu khả năng để gói dữ liệu đến được đích? Chỉ ra các đường đi này.

Câu 5. Xét mô hình Network-on-chip (NoC) 2D-mesh, 5x5 như hình bên dưới.




Minh họa giải thuật **Minimal North Last routing**



Một gói dữ liệu được gửi đi từ router số 18 đến router số 6 theo thuật toán **minimal North Last routing**. Có tất cả bao nhiêu khả năng để gói dữ liệu đến được đích? Chỉ ra các đường đi này.

Câu 6. Xét mô hình Network-on-chip (NoC) 2D-mesh, 5x5 như hình bên dưới.



Một gói dữ liệu được gửi đi từ router số 4 đến router số 16 theo thuật toán **minimal odd-even routing**. Biết rằng gói dữ liệu đi qua router số 8 theo ngõ vào hướng Đông. Gói dữ liệu sẽ đi ra khỏi router số 8 theo hướng nào? Giải thích tại sao?

Câu 7.

Phân tích hệ thống SoC của Set-top-Box (thiết bị nhận tín hiệu từ anten và chuyển đổi dữ liệu thành nội dung được hiển thị trên màn hình Tivi) trên công nghệ 65nm, bao gồm các thành phần sau:

Thành phần	Diện tích (Đơn vị: A)
Bộ xử lý: 64b CISC với 48KB bộ nhớ I-cache và 32KB bộ nhớ D-cache	300
DSP (để thu tín hiệu video)	150
SHARC-based DSP (cho hệ thống giải điều chế và sửa lỗi)	185
MPEG-2 (dùng để mã hóa luồng dữ liệu hình ảnh và âm thanh)	215
Bus và bus control	400
Memory cho ứng dụng (512KB)	1024
L2 cache (? KB)	?
1 A = 1481 rbe = $10^6 \times f^2$ (f: feature size in μm)	

Giả sử hiệu suất wafer là 98%, mật độ khiếm khuyết (defect density) là $0.12/\text{cm}^2$ (sử dụng mô hình Poisson). Giả sử 10% diện tích chip dành cho I/O pads và khu vực khung yêu cầu. Đối với bộ nhớ L2 cache: 10% diện tích dành để thiết kế bộ nhớ này được dùng cho việc thiết kế phần tương tác với các thành phần khác trong hệ thống. Tính diện tích thực (net area) (theo đơn vị A) (giá trị gần đúng) và dung lượng (theo KB) tối đa cho khối L2 cache (giả sử 1KB cache chiếm diện tích xấp xỉ 4A).