智控视界——基于 EG4S20 FPGA 的工业设备状态与安全告警显示终端

摘要

本作品基于 HX4S20C 开发板（安路 EG4S20BG256 FPGA），实现一台不依赖处理器和操作系统、上电即运行的工业设备状态与安全告警显示终端。系统从 TF 卡（FAT32）读取设备总览、实时参数、工艺流程、故障说明四页 BMP 画面，经加载时自适应缩放写入片内 SDRAM 的四个常驻帧缓存，以 640×480@60 Hz 通过 HDMI 输出画面与音频；FPGA 内部生成温度、电流、压力、转速四路模拟参数，经双阈值带回差判定为正常、预警、故障三级，一条帧边界锁存的状态总线同时驱动画面告警层、数码管、4 个 LED 和蜂鸣器。

赛题五项扩展全部实现：图层叠加与滚动字幕（状态栏、参数表、仪表、告警边框、热点框）；淡黑转场（16+16 帧，切页不读 TF 卡）；自适应缩放（640×480、800×600、1280×960 3 种 4:3 尺寸，双线性插值，）；亮度 / 对比度各 5 档与夜间预设（默认档逐像素等于原图）；音频可视化（送往 HDMI 的真实 PCM 时域波形与峰值条，告警时随蜂鸣节奏振荡并按等级变色）。此外实现了 TF 卡 WAV 安全须知语音、切页提示音、新故障自动切页且只跳一次、坏素材有界恢复与 Flash 固化自启。

全部逻辑用 Verilog 实现。每一步都以逐像素 / 逐样本自检仿真、反向用例和 26 项全量回归验证，TD 全部时钟建立 / 保持余量为正。

关键词：FPGA；HDMI；帧缓存；OSD；双线性缩放；告警显示；跨时钟域

作品概述

功能与特性

四页常驻显示：上电自动加载 PIC1～4.BMP 到 SDRAM 四个 bank；KEY2 翻页，KEY4 切换自动轮播，切页不读 TF 卡。

状态与告警：四路模拟参数（SW1/SW2 选四种场景），三级判定，KEY3 调阈值；告警时红黄边框、设备热点框、滚动字幕、数码管、LED、蜂鸣器同步提示，KEY4 长按确认消音。

故障自动切页：新故障淡黑跳到故障说明页且只跳一次，人工切走不抢回，告警清除后回原页并恢复轮播。

声音：切页提示音（每页音高不同，随淡入渐强）；SW4 列表中“语音介绍”播放 TF 卡 PAGE.WAV；音量 5 档。

画质与缩放：亮度、对比度各 5 档，SW3 夜间预设；四种分辨率自动适配，状态栏显示源尺寸。

可视化：底部波形条与峰值条显示实际送往 HDMI 的声音，告警时变色并跟随蜂鸣节奏。



图 1 状态栏仿真截图（第 1 页、自动轮播、正常、夜间标记）

1.1 应用领域

作品面向泵站、车间工位、机房等设备现场，用作设备状态与安全告警的本地显示终端：值班人员远距离看屏即可知道设备是否正常、哪一路参数越限；车间噪声大时蜂鸣器和语音可能听不清，告警等级通过颜色、闪烁和波形条同时呈现；昼夜班光照不同，可现场调亮度对比度；图纸与照片来自不同部门、分辨率不一，终端自动适配；现场无人值守，停电恢复后自动重新运行，无需电脑。

同一显示底座与具体设备解耦：更换 TF 卡中的四页画面和阈值参数即可用于机床、仓储、实训教学演示、社区应急信息发布等场景，无需修改 RTL。

边界说明：参数由 FPGA 内部模拟生成，界面标注“模拟数据”；实际部署时数据应由上游 PLC 或采集模块提供，本终端只负责确定性显示与告警呈现。

1.2 主要技术特点

四 bank 常驻帧缓存：四页图像常驻片内 SDRAM，读写经仲裁器互斥；切页只改读 bank，语音播放时翻页不中断。

统一状态总线：状态在帧起点锁存，一帧内不变；画面、数码管、LED、蜂鸣器、波形条由同一份状态驱动，闪烁节拍同源。

加载时缩放：在 BMP 解析后、写帧缓存前缩放，每个 bank 都是标准 640×480，显示链路不改、不增带宽；双线性乘法化为移位加，不占 DSP。

全流水像素链路：调色 → 状态栏 → 页面层 → 波形层 → HDMI 每级寄存；OSD 与告警层位于调色之后，不受亮度、对比度、转场影响。

严格跨时钟域：5 个时钟域，单比特用统一命名的两级同步器并由约束覆盖，多比特用格雷码 FIFO 或“准静态数据 + 限定信号”。

有界错误恢复：坏图 / 尺寸不符 / 截断 / FAT 链错 / 读超时均有错误码，重试一次后跳过该页并保留已显示内容。

1.3 主要性能指标

指标	数值
显示输出	HDMI 640×480@60 Hz，24 位色；HDMI 音频 48 kHz / 16 位
页面 / 帧缓存	4 页常驻，SDRAM 4 个 bank
支持源图尺寸	640×480、800×600、1280×960（24 位 BMP，4:3）
切页响应	按键到开始淡出 ≤ 1 帧；淡出 + 淡入 32 帧 ≈ 0.53 s
上电到首图	约 3 s（上板目测，含显示器识别 HDMI 信号时间）
调节档位	亮度 5 档、对比度 5 档、音量 5 档、夜间预设
时序余量	全部时钟 SWNS +0.128 ns、HWNS +0.003 ns，TNS = 0
资源占用	LUT 13287（67.8%）、BRAM9K 50/64、DSP 11/29

1.4 主要创新点

告警联动 + 声音可视化：一条帧锁存状态总线驱动五类输出；波形条按等级变色并画出蜂鸣节奏，弥补车间噪声下的听觉。

故障自动切页“只跳一次”：兼顾自动提醒与人工接管。

加载时双线性缩放：零 DSP、零显示带宽支持四种分辨率，不合规尺寸拒绝。

验证闭环：每项功能有独立参考模型逐像素自检与反向用例，发现并修正了 SDRAM 从不刷新、刷新后过早激活两处缺陷。

1.5 设计流程

采用“小步实现、逐步上板”的流程：编写 RTL；随后运行自检仿真并读取波形、编写反向用例、跑全量回归，命令行 TD 综合布局布线并修正负余量；最后合并为上板验证点，实测确认后提交版本。

系统组成及功能说明

1.6 整体介绍

系统分为三个时钟域协同工作。**存储域**（sd_card_clk，100 MHz）负责 TF 卡读取：FAT32 扫描器在根目录中找到 PIC1～4.BMP 和 PAGE.WAV，文件流读取器按 FAT 链顺序输出字节；BMP 支路校验文件头、拼装 24 位像素，经缩放模块输出恰好 640×480 个像素；WAV 支路逐块解析 RIFF 结构，把 PCM 样本送入音频缓冲；读图与语音分时共用同一个读取器，读图优先。**SDRAM 域**（ext_mem_clk，125 MHz）经跨域 FIFO 接收像素，按行翻转（BMP 自下而上存储）写入目标 bank；仲裁器保证写入与显示读出互斥，并在刷新期间避让。**视频域**（video_clk，25 MHz）按 640×480 时序读出当前页，依次经过调色、状态栏、页面层、波形层叠加后送 HDMI 发送核。状态核每 100 ms 更新模拟参数并判定告警，在帧起点锁存后作为状态总线分发给各显示层、数码管、LED、蜂鸣器和播放控制。





图 2 系统整体框图（三个时钟域）

1.7 硬件系统介绍

1.7.1 硬件整体介绍

作品使用 HX4S20C V1.0 开发板。主要用到的板上资源如下。

资源	用途	引脚
EG4S20BG256 FPGA（含片内 SDRAM）	全部逻辑；SDRAM 作四页帧缓存	—
50 MHz 晶振	主时钟，经 3 个 PLL 产生各域时钟	R7
TF 卡座（SPI 模式）	读取 BMP 与 WAV	A12～A14、B14
HDMI 接口	640×480 画面 + 48 kHz 音频	C3、E1、F1、G5（差分 P 端）
按键 ×4	复位 / 翻页 / 调节 / 轮播与确认	A2、B2、B1、C1
拨码开关 ×4	模拟场景 / 夜间 / 调节对象	C5～C8
LED ×4	心跳 / 已显示 / 预警 / 故障	A3、A4、C10、B12
6 位数码管	页号、模式、告警码、数值、诊断码	段 A5～A8、B5、B6、C15、C16；位 C13、D11、E10～E12、F10
无源蜂鸣器	告警鸣响（2.7 kHz 方波）	H11
SPI Flash	存放配置镜像，上电自启	专用配置引脚



1.7.2 电路各模块介绍

本作品直接使用开发板点：TF 卡工作在 SPI 模式，初始化阶段低速、完成后 25 MHz；HDMI 由 FPGA 输出 TMDS 差分信号，像素时钟 25 MHz、串行时钟 125 MHz（5 倍，双沿）；蜂鸣器为无源型，由 FPGA 输出方波驱动；数码管为 6 位动态扫描，段码低有效。

1.8 软件系统介绍

1.8.1 软件整体介绍

作品没有 PC 端或云端软件，全部功能由 FPGA 内的 Verilog 逻辑完成。开发使用安路 TD 6.2 综合布局布线，ModelSim 仿真

时钟与复位：三个 PLL 产生 100 MHz（存储）、125 MHz（SDRAM）、25 MHz / 125 MHz（像素 / HDMI 串行）和音频时钟；外部复位与三个 PLL 锁定信号相与，锁定稳定 20 ms 后经各域复位同步器同步释放；SDRAM 初始化完成后才开始扫描 TF 卡。



图 3 页面层仿真截图：PIC3 工艺流程页，压力故障时立式罐热点框变红、红色字幕

1.8.2 软件各模块介绍

（1）TF 卡与文件系统（SD/）




图 4BMP 加载控制状态机

FAT32 扫描器依次读取 MBR、引导扇区、根目录首簇，按 8.3 文件名匹配 PIC1～4.BMP 与 PAGE.WAV，记录首簇号与文件大小。文件流读取器按 FAT 链逐簇读出，检测链环、越界、提前结束。加载控制状态机：

关键输入：load_cluster、load_file_size；关键输出：像素 write_en / write_data、bank_loaded[3:0]、bank_profile（源尺寸）、last_error。错误后重试 1 次，仍失败则置 bank_failed 跳过该页。

（2）自适应缩放（SD/bmp_scale_adapter.v）

按中心对齐坐标 src = (dst + 0.5) • S/D − 0.5，以 1/8 像素定点步进（src8 = K • dst + C）。先横向随输入流插值，结果写入三个轮换行缓存；两行就绪后纵向插值输出，每 8 拍一个像素。插值 $(p \cdot (8-k) + q \cdot k) >> 3$ 。BMP 行尾 4 字节对齐填充按通式跳过；源像素过快导致行缓存冲突时报错码 A。



图 5 四种源尺寸经缩放后的预期画面（参考模型与 RTL 逐像素一致）

（3）帧缓存（fb4/）

写入通路：跨域 FIFO → loader 按 BMP 行序翻转地址，128 字突发写入；第 307200 个像素到达后置完成。仲裁器在写、读之间互斥授权，刷新请求期间暂停发放并保持 4 拍避让。读出通路按行预取到读 FIFO，像素级输出。播放控制只在已加载的 bank 间切换，并在帧起点提交新页号。

（4）状态与告警（alarm/）




图 6 状态与告警数据流

故障未确认：蜂鸣器响 100 ms 停 100 ms，LED4 快闪，红框 2 Hz 闪；确认后只消音，故障仍在时红框常亮；故障在确认前恢复则进入“已恢复待清除”。

（5）OSD 与告警层（osd/）

状态栏 5 级流水、页面层 6 级流水；字库为 8×16 ASCII 与 16×16 汉字点阵，存于 BRAM，状态栏与页面层共用一份双口字库。页面层由显示列表驱动：消隐期按列表把参数、仪表、字幕写入文字缓冲，有效期读出合成；优先级为告警边框 > 热点框 > 调节提示框 > 文字 > 仪表 > 字幕底带 > 背景。

（6）转场与调色（fade/）

转场状态机：空闲 → 淡出（16 帧）→ 全黑（放行切页）→ 淡入（16 帧），请求在忙时挂起一个，全黑超时 4 帧自动淡入防永久黑屏。调色像素级：先对比度 saturate(((x−128) • c)>>>7 + 128)，再乘亮度 × 转场系数 k_eff = k • B>>8 并饱和。先对比度后亮度，保证低对比度档下淡黑仍为全黑。

（7）音频与可视化（audio/、SD/wav_file_reader.v）

WAV 解析器逐 chunk 查找 fmt 与 data，只接受 48 kHz / 16 位 / 单声道 PCM；样本经 2048×16 格雷码异步缓冲进入视频域。音源选择 → 主音量 → HDMI；同一样本抽头给波形层：每帧抽取 32 点双 bank 快照，采满才交换，显示 ×4 放大并饱和，告警时叠加与蜂鸣同节奏的振荡。





图 7 波形条仿真截图（自上而下：满幅正弦、未采满保持、小幅语音、故障未确认亮/暗、蜂鸣中途停止、已确认、回到正常）

完成情况及性能参数

1.9 整体介绍



1.10工程成果









1.11特性成果

（1）功能验证（每项均为仿真自检 + 上板确认）

功能	仿真证据	上板
FAT32 读图、四 bank 常驻、切页	lesson7 FAT32 场景（碎片簇链、诱饵目录项、读超时）；S1c 93 项	上板点① 通过
按键 / 拨码 / 告警 / 数码管 / LED / 蜂鸣器	S2 42 项、S3 99 项 + 波形复核	上板点② 通过
状态栏、页面层、转场、故障自动切页	S4、S5 逐像素复核；S6 9 次转场逐帧 α；S7 55 项	上板点③ 通过
WAV 语音（格式校验 9 类错误）	S8 49 项	上板点④ 通过
切页提示音、波形与峰值条	S9；S10 16 帧逐像素	上板点⑤ 通过
四种分辨率缩放	640×480 完整入口四种尺寸各 307200 像素逐像素一致	上板点⑥ 通过
亮度 / 对比度 / 夜间	18 帧逐像素；全尺寸告警框不受影响	上板点⑦ 通过
告警联动波形、整机	全量回归 26 项	上板点⑧ 通过

（2）验证强度

每个功能步骤都有反向用例：故意改坏 RTL，测试必须报错。例如缩放 15/15、波形 16/16、调色 9/9 全部检出。

时序修改都做逐拍等价比对，例如读图像素判定改写后，与原写法在 28 万个像素字节上逐拍比对，0 失配。

（3）量化指标

项目	实测 / 报告值
时序（终版 TD）	SWNS +0.128 ns，HWNS +0.003 ns，TNS = 0，0 ERROR
资源	LUT 13287 / 19600（67.8%），BRAM9K 50 / 64，DSP 11 / 29
上电到首图	约 3 s（目测）
默认档画质	亮度 2 档、对比度 2 档时与原图逐像素相同
缩放质量（对原 640×480 图 PSNR）	1280×960 → 42.9 dB；800×600 → 42.0 dB；320×240 → 33.6 dB
提示音	四页电平一致（RMS −11.77 dBFS），频率 523 / 659 / 784 / 880 Hz

总结

1.12可扩展之处

数据接入：保留显示与告警底座，增加 UART 或以太网接收上游 PLC / 采集模块的实时数据，替换内部模拟发生器即可成为实用的现场显示终端。

频域分析：在现有 PCM 抽头上增加 FFT，显示频谱能量，用于设备异响辅助判断。

更高分辨率：在 SDRAM 带宽允许的范围内升级 720p 输出，或改为读出时缩放以支持任意宽高比。

多设备、多页：页数与 bank 数量参数化，按设备分组轮播。

1.13心得体会

这个作品最大的体会是：FPGA 上“看起来能跑”和“真的可靠”之间，差的是验证。

开发早期，画面在运行一两轮后开始出现彩色噪点，而且随时间增多，复位后又消失。排查时先排除了 HDMI 串行化的跨时钟问题，然后在可读的 SDRAM 控制器代码里发现，刷新间隔的宏定义没有加括号，展开后为 0，控制器从来不发刷新命令——官方例程只轮播一张图，数据很快就被重写，所以一直

没暴露；四页常驻后，不被读的 bank 数据随时间流失。修正后又出现“每次上电有时一直闪、有时完全不闪”的随机亮点。我们给仿真加入行为级 SDRAM 模型，发现刷新后 3～7 拍就发 ACTIVE，不满足 tRFC，于是在仲裁器加入刷新避让。两次问题都是先用仿真复现、定位到具体时序，再上板确认消失。

第二个体会是时序约束要“真的覆盖到”。我们对所有跨域同步器的第一级统一做了 false_path 约束，但 TD 报告曾出现 −1.5 ns 的保持违例：原因是几处手写同步器的寄存器名不符合约束匹配规则，约束根本没有生效，以前是靠布局碰巧满足。之后全部改用统一的同步器模块，并规定每次改动都跑命令行 TD，负余量必须先修再继续。项目后期即使只改一个提示音常数，布局变化也会暴露原本就紧的路径，我们都用“提前寄存一拍 + 逐拍等价比对”的方法修正，不靠重跑碰运气。

第三个体会是测试要能证明自己有效。我们为每项功能都写了反向用例：故意把 RTL 改坏，测试必须报错。这样多次发现测试本身的漏洞，例如告警颜色“不帧锁存”的错误最初没被测出，因为测试只在帧开头改状态；补上帧中途改变的用例后才能检出。

最后是需求取舍。缩放放在加载时而非显示时，告警只走蜂鸣器、HDMI 音频留给语音和提示音，这些都是在明确现场需求后做的取舍。每次取舍都记录了理由和替代方案，答辩时才能讲清楚“为什么这样做”。

参考文献

[1] 上海安路信息科技股份有限公司. EG4 系列 FPGA 器件数据手册[Z].
[2] 上海安路信息科技股份有限公司. TD 6.2 软件用户手册（TD_User_Guide_V6.2）[Z].
[3] 上海安路信息科技股份有限公司. HDMI 1.4b Transmitter IP 用户手册（APUG092）[Z].
[4] HDMI Licensing, LLC. High-Definition Multimedia Interface Specification Version 1.4b[S]. 2011.
[5] SD Card Association. SD Specifications Part 1: Physical Layer Simplified Specification[S].
[6] Microsoft Corporation. Microsoft Extensible Firmware Initiative FAT32 File System Specification, Version 1.03[S]. 2000.
[7] Microsoft Corporation. Bitmap Storage (BITMAPFILEHEADER / BITMAPINFOHEADER)[EB/OL]. Windows GDI 文档.
[8] Microsoft Corporation, IBM Corporation. Multimedia Programming Interface and Data Specifications 1.0（RIFF / WAVE）[S]. 1991.
[9] VESA. Display Monitor Timing (DMT) Standard（640×480@60 Hz）[S].
[10]Cummings C E. Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog[C]. SNUG Boston, 2008.
[11]Cummings C E. Simulation and Synthesis Techniques for Asynchronous FIFO Design[C]. SNUG San Jose, 2002.
[12]Cummings C E, Mills D, Golson S. Asynchronous & Synchronous Reset Design Techniques — Part Deux[C]. SNUG Boston, 2003.
[13]Cummings C E, Mills D. Synchronous Resets? Asynchronous Resets? I am so confused! How will I ever know which to use?[C]. SNUG San Jose, 2002.
[14]Gonzalez R C, Woods R E. 数字图像处理（第四版）[M]. 阮秋琦等译. 北京: 电子工业出版社, 2020.
[15]IEC 60958-3. Digital audio interface — Part 3: Consumer applications[S].