1.新建一个顶层文件

```
| > 此电脑 > 桌面 > V3_FPGA_2018 > enhance > 20180306 > s6_ddr3_ctrl > rtl
          夕秋
                                 修改日期
                                            类型
                                                      大小
          s6_ddr3_ctrl_top.v
                                 2018/3/11 15:17
                                            V 文件
                                                          0 KB
2.实例化 pll ip 核
//-----pll 实例化-----
clk 333M clk 333M inst(
   .clk 50Mhz (clk), // IN 系统时钟用于锁相环的输入后就不能再驱动其他信号
   .clk 333Mhz (clk 333Mhz), // OUT
   .clk 100Mhz (clk 100Mhz) // OUT
);
```

3.实例化 s6_ddr3 ip 核 (直接使用例化模板)

```
___ « 桌面 > V3_FPGA_2018 > enhance > 20180306 > s6_ddr3_ctrl > ise_prj > ipcore_dir > ddr3_ctrl_mig > user_design > rtl >
                                  修改日期
                                              类型
                                                          大小
           mcb_controller
                                  2018/3/11 15:11 文件夹
           ddr3_ctrl_mig.v
                                2018/3/11 15:11 V 文件
                                                              39 KB
                           2013/10/14 2:17
           infrastructure.v
                                                              11 KB
                                               V 文件
                                                              65 KB
          memc_wrapper.v
                                  2013/10/14 2:17 V 文件
ddr3 ctrl mig #(
    .C1 PO MASK SIZE (4),
    .C1 PO DATA PORT SIZE (32),
    .C1 P1 MASK SIZE(4),
    .C1 P1 DATA PORT SIZE (32),
    .DEBUG EN(0),
    .C1 MEMCLK PERIOD (3000),
    .C1 CALIB SOFT IP ("TRUE"),
    .C1 SIMULATION ("FALSE"),
    .C1 RST ACT LOW(0),
    .C1 INPUT CLK TYPE ("SINGLE ENDED"),
    .C1 MEM ADDR ORDER ("ROW BANK COLUMN"),
    .C1 NUM DQ PINS(16),
    .C1 MEM ADDR WIDTH (14),
    .C1 MEM BANKADDR WIDTH (3)
)
ddr3 ctrl mig inst (
    .cl sys clk (cl sys clk),
    .c1_sys_rst_i
                      (c1 sys rst i),
    .mcb1 dram dq
                       (mcb1 dram dq),
```

```
.mcbl dram a
                (mcb1 dram a),
.mcb1 dram ba
                (mcb1 dram ba),
.mcb1_dram_ras_n (mcb1_dram_ras_n),
.mcb1 dram cas n (mcb1 dram cas n),
.mcb1 dram we n (mcb1 dram we n),
.mcb1_dram_odt (mcb1_dram_odt),
.mcb1_dram_cke (mcb1_dram_cke),
.mcb1 dram ck
               (mcb1 dram ck),
.mcb1 dram ck n (mcb1 dram ck n),
.mcb1 dram dqs (mcb1 dram dqs),
.mcbl dram dqs n (mcbl dram dqs n),
.mcb1 dram udqs
                 (mcb1 dram udqs), // for X16 parts
.mcbl dram udqs n (mcbl dram udqs n), // for X16 parts
                 (mcb1_dram_udm), // for X16 parts
.mcb1 dram udm
.mcb1 dram dm
                 (mcb1 dram dm),
.mcbl dram reset n (mcbl dram reset n),
.c1 clk0
               (c1 clk0),
.cl rst0
               (c1 rst0),
.c1_calib_done (c1_calib_done),
.mcbl rzq
               (rzq1),
.mcb1 zio (zio1),
.c1 p2 cmd clk
                 (c1 p2 cmd clk),
.cl p2 cmd en (cl p2 cmd en),
.cl p2 cmd instr (cl p2 cmd instr),
.c1 p2 cmd bl
                 (c1 p2 cmd bl),
.c1 p2 cmd byte addr(c1 p2 cmd byte addr),
.cl_p2_cmd_empty (cl_p2_cmd_empty),
.c1 p2 cmd full (c1 p2 cmd full),
.c1 p2 wr clk
                 (c1 p2 wr clk),
.c1 p2 wr en
                  (c1 p2 wr en),
.cl p2 wr mask
                 (c1 p2 wr mask),
.c1 p2 wr data
                 (c1 p2 wr data),
.c1 p2 wr full
                 (c1 p2 wr full),
.c1 p2 wr empty
                 (c1 p2 wr empty),
.c1 p2 wr count
                (c1 p2 wr count),
.cl p2 wr underrun (cl p2 wr underrun),
.c1 p2 wr error (c1 p2 wr error),
.c1 p3 cmd clk
                 (c1 p3 cmd clk),
.c1 p3 cmd en
                 (c1_p3_cmd en),
.cl p3 cmd instr (cl p3 cmd instr),
```

```
.c1 p3 cmd bl (c1 p3 cmd bl),
   .cl p3 cmd byte addr(cl p3 cmd byte addr),
   .c1_p3_cmd_empty (c1_p3_cmd_empty),
   .cl_p3_cmd_full (cl_p3_cmd_full),
   .cl p3 rd clk
                   (c1_p3_rd clk),
   .c1_p3_rd_en (c1_p3_rd_en),
   .c1_p3_rd_count (c1_p3_rd_count),
   .cl_p3_rd_overflow (cl_p3_rd_overflow),
   .cl_p3_rd_error (cl_p3_rd_error)
);
复制修改上面的文件得到
//-------ddr3 ctrl mig 实例化------
ddr3 ctrl_mig #(
   .C1 P0 MASK SIZE (4),
   .C1 PO DATA PORT SIZE (32),
   .C1_P1_MASK_SIZE(4),
   .C1 P1 DATA PORT SIZE (32),
   .DEBUG EN(0),
   .C1 MEMCLK PERIOD (3000),
   .C1 CALIB SOFT IP ("TRUE"),
   .C1 SIMULATION ("FALSE"),
   .C1 RST ACT LOW(1),//该参数控制复位信号的有效电平,为1时低复位,为0时高复
位, 所以设置为1
   .C1 INPUT CLK TYPE ("SINGLE ENDED"),
   .C1 MEM ADDR ORDER ("ROW BANK COLUMN"),
   .C1 NUM DQ PINS(16),
   .C1 MEM ADDR WIDTH (14),
   .C1 MEM BANKADDR WIDTH (3)
ddr3 ctrl_mig_inst(
   .c1_sys_clk (clk_333MhZ),
.c1_sys_rst_i (rst_n),
   //控制外部 ddr3 芯片的输出信号
   .mcb1 dram dq (mcb1 dram dq),
   .mcb1_dram_a (mcb1_dram_a),
.mcb1_dram_ba (mcb1_dram_ba),
   .mcb1 dram ras n (mcb1 dram ras n),
   .mcb1_dram_cas_n (mcb1_dram_cas_n),
   .mcbl dram we n (mcbl dram we n),
```

```
.mcb1 dram odt
                  (mcb1 dram odt),
   .mcb1_dram_cke (mcb1_dram_cke),
   .mcb1_dram_ck (mcb1_dram_ck),
   .mcbl dram ck n (mcbl dram ck n),
   .mcbl dram dqs (mcbl dram dqs),
   .mcb1 dram dqs n (mcb1 dram dqs n),
   .mcb1 dram udqs (mcb1_dram_udqs), // for X16 parts
   .mcbl dram udqs n (mcbl dram udqs n), // for X16 parts
   .mcb1_dram_udm (mcb1_dram_udm), // for X16 parts
   .mcb1 dram dm
                  (mcb1 dram dm),
   .mcbl dram reset n(mcbl dram reset n),
   .c1 clk0
                  (c1 clk0),//由 ip 核内部产生,相当 a7 中的 ui clk
                  (c1 rst0),//由 ip 核内部产生,相当 a7 中的
   .cl rst0
ui_clk_sync_rst
                     (c1 calib done),//ddr3 ip 核是否初始化成功,为1
   .cl calib done
时表示成功
                  (mcb1 rzg), //设置终端电阻
   .mcb1 rzq
                   (mcb1_zio), //设置终端电阻
   .mcb1 zio
   //用户控制 ddr3 ip 核的输入信号
   .cl p2 cmd clk (clk 100Mhz),
   .cl p2 cmd en
                   (c1_p2\_cmd\_en),
   .cl p2 cmd instr (3'b000),//配置时该指令只能为写指令,指令参考数据手册
27 页
   .cl p2 cmd bl (cl p2 cmd bl),//突发长度 Burst length
   .cl p2 cmd byte addr(cl p2 cmd byte addr),//数据存储的起始地址
   .cl p2 cmd empty (cl p2 cmd empty),
   .c1 p2_cmd_full
                   (c1_p2_cmd_full),
                    (clk 100Mhz),
   .c1_p2_wr_clk
   .c1 p2 wr en
                    (c1 p2 wr en),
   .c1 p2 wr mask
                   (c1 p2 wr mask),
                   (c1 p2 wr data),
   .cl p2 wr data
   .c1_p2_wr_full (c1_p2_wr_full),
   .c1 p2 wr empty
                   (c1 p2 wr empty),
   .c1 p2 wr count (c1 p2 wr count),
   .cl p2 wr underrun (cl p2 wr underrun),//
   .c1 p2 wr error (c1 p2 wr error),
   .c1 p3 cmd clk
                  (clk 100Mhz),
   .c1 p3 cmd en
                   (c1 p3 cmd en),
   .c1_p3_cmd_instr (3'b001),//配置时该指令只能为读指令
   .c1 p3 cmd bl (c1 p3 cmd bl),
```

```
.cl p3 cmd byte addr(c1 p3 cmd byte addr),
   .cl p3 cmd empty (cl p3 cmd empty),
   .c1_p3_cmd_full
                    (c1 p3 cmd full),
   .c1 p3 rd clk
                     (clk 100Mhz),
   .cl p3 rd en
                     (c1 p3 rd en),
   .cl p3 rd data
                     (c1 p3 rd data),
                     (c1_p3_rd_full),
   .c1_p3_rd_full
                    (c1 p3 rd empty),
   .cl p3 rd empty
   .cl p3 rd count
                    (c1 p3 rd count),
   .cl p3 rd overflow (cl p3 rd overflow),
   .cl p3 rd error (cl p3 rd error)
);
```

4. 顶层的输出信号

```
🧧 《桌面 > V3_FPGA_2018 > enhance > 20180306 > s6_ddr3_ctrl > ise_prj > ipcore_dir > ddr3_ctrl_mig > user_design > rtl >
      ★ ^ 名称
                                                       大小
                                  修改日期
                                            类型
     #
          mcb_controller
                                 2018/3/11 15:11 文件夹
                         2018/3/11 15:11 V 文件
          ddr3_ctrl_mig.v
                                                           39 KB
                          2013/10/14 2:17 V 文件 11 KB
          infrastructure.v
                                 2013/10/14 2:17 V 文件
                                                           65 KB
          memc_wrapper.v
inout [C1 NUM DQ PINS-1:0] mcb1 dram dq,
output [C1 MEM ADDR WIDTH-1:0]
                                      mcb1 dram a,
output [C1 MEM BANKADDR WIDTH-1:0] mcb1 dram ba,
output
                                      mcb1 dram ras n,
output
                                      mcb1 dram cas n,
output
                                      mcb1 dram we n,
                                      mcb1 dram odt,
output
output
                                      mcb1 dram reset n,
output
                                      mcb1 dram cke,
output
                                      mcb1 dram dm,
inout
                                      mcb1 dram udqs,
inout
                                      mcb1 dram udqs n,
inout
                                      mcb1 rzq,
inout
                                      mcb1 zio,
output
                                      mcb1 dram udm,
input
                                      c1 sys clk,
input
                                      c1 sys rst i,
output
                                      c1 calib done,
output
                                      c1 clk0,
output
                                      c1 rst0,
inout
                                      mcb1 dram dqs,
inout
                                      mcb1 dram dqs n,
output
                                      mcb1 dram ck,
```

output

mcb1 dram ck n

复制修改上面的文件得到


//控制外部 ddr3 芯片的输出信号

```
inout wire [15:0] mcb1 dram dq,
output wire [13:0] mcb1 dram a,
output wire
            [2:0] mcb1_dram_ba,
output wire
                     mcb1 dram ras n,
output wire
                     mcb1_dram_cas_n,
output wire
                     mcb1 dram we n,
output wire
                     mcb1 dram odt,
output wire
                     mcb1 dram reset n,
output wire
                     mcb1 dram cke,
output wire
                     mcb1 dram dm,
inout wire
                     mcb1 dram udqs,
inout wire
                     mcb1_dram_udqs_n,
inout wire
                     mcb1 rzq,
inout wire
                     mcb1 zio,
                     mcb1 dram udm,
output wire
inout wire
                     mcb1 dram dqs,
inout wire
                     mcb1 dram dqs n,
                     mcb1 dram ck,
output wire
output wire
                     mcb1 dram ck n
```

5.在顶层文件中定义变量

```
wire c1_clk0;
wire c1_rst0;
wire clk_333Mhz;
wire clk_100Mhz;
wire c1 calib done;
```

6.新建一个 tb 文件



7.在 tb 中实例化顶层文件并连接端口线

```
.mcb1 dram ras n (mcb1 dram ras n),
   .mcb1 dram cas n (mcb1 dram cas n),
   .mcb1 dram we n (mcb1 dram we n),
   .mcb1 dram odt (mcb1 dram odt),
   .mcb1 dram reset n(mcb1 dram reset n),
   .mcb1 dram cke (mcb1 dram cke),
   .mcb1 dram dm (mcb1 dram dm),
   .mcb1_dram_udqs (mcb1_dram_udqs),
   .mcb1 dram udgs n (mcb1 dram udgs n),
   .mcb1 rzq
                    (mcb1 rzq),
   .mcb1 zio
                    (mcbl zio),
   .mcb1 dram udm (mcb1 dram udm),
   .mcb1 dram dqs
                   (mcb1 dram dqs),
   .mcb1 dram dqs n (mcb1 dram dqs n),
   .mcb1_dram_ck
                   (mcb1_dram_ck),
   .mcb1 dram ck n (mcb1 dram ck n)
);
```


8.在 tb 文件中实例化 ddr3 仿真模型文件并连接端口线

```
📙 > 此电脑 > 桌面 > V3_FPGA_2018 > enhance > 20180306 > s6_ddr3_ctrl > ise_prj > ipcore_dir > ddr3_ctrl_mig > user_design > sim
                                         修改日期 类型
                                                                   大小
            名称
            afifo.v
                                         2013/10/14 2:17 V 文件
                                                                        7 KB
      A
                                         2013/10/14 2:17 V 文件
2013/10/14 2:17 V 文件
            cmd_gen.v
                                                                        31 KB
      水
            cmd_prbs_gen.v
                                                                        10 KB
      A
                                         2013/10/14 2:17 V 文件
            data_prbs_gen.v
                                                                         5 KB
            ddr3_ctrl_mig.prj
                                       2018/3/11 15:11 PRJ 文件
                                                                        2 KB
                                      2018/3/11 15:11 V 文件
                                                                      147 KB
            ddr3_model_c1.v
ddr3 model c1(
    rst n,
    ck,
    ck n,
    cke,
    cs n,
    ras n,
    cas_n,
    we n,
    dm tdqs,
    ba,
    addr,
    dq,
    dqs,
    dqs n,
    tdqs n,
    odt
);
```

复制修改上面的文件得到

```
//----ddr3 仿真模型 实例化-----
ddr3 model c1 ddr3 model c1(
   .rst n (mcb1 dram reset n),
   .ck
          (mcb1 dram ck),
   .ck_n (mcb1_dram_ck_n),
          (mcb1 dram cke),
   .cke
   .cs_n (1'b0),
   .ras n (mcb1 dram ras n),
   .cas n (mcb1 dram cas n),
   .we n (mcb1 dram we n),
   .dm tdqs({mcb1 dram udm, mcb1 dram dm}),
         (mcb1 dram ba),
          (mcb1 dram a),
   .addr
          (mcb1_dram_dq),
   .dq
          ({mcb1 dram udqs, mcb1 dram dqs}),
   .dqs
   .dqs n ({mcb1 dram udqs n,mcb1 dram dqs n}),
   .tdqs n(),
   .odt
          (mcb1 dram odt)
);
```

注意: 在信号连线时找不到的信号参考例程设计



9.在 tb 文件中定义变量

```
[15:0] mcb1 dram dq;
wire
      [13:0] mcb1 dram a;
wire
wire [2:0] mcb1 dram ba;
wire
              mcb1 dram ras n;
wire
              mcb1 dram cas n;
wire
              mcb1 dram we n;
wire
              mcb1 dram odt;
wire
              mcb1 dram reset n;
              mcb1 dram cke;
wire
              mcb1 dram dm;
wire
wire
              mcb1 dram udqs;
              mcb1 dram udqs n;
wire
              mcb1 rzq;
wire
              mcb1 zio;
wire
```


```
wire
             mcb1 dram udm;
             mcb1 dram dqs;
wire
            mcb1_dram_dqs_n;
wire
wire
             mcb1 dram ck;
wire
           mcb1 dram ck n;
```

10. 初始化时钟和复位,并生成时钟

```
initial begin
   clk = 1'b1;
   rst n <= 1'b0;
   #200;
   rst n <= 1'b1;
end
always #10 clk = ~clk;
```

11.在 ISE 工程中添加 ddr3 仿真模型和 ddr3 仿真模型的初始化参数文件 (ddr3 model parameters c1.vh 要放在工程目录下,不然找不到)

🔜 《 桌面 〉 V3_FPGA_2018 > enhance > 20180306 > s6_ddr3_ctrl > ise_prj > ipcore_dir > ddr3_ctrl_mig > user_design > sim



12. 启动仿真观察 c1_calib_done 信号是否拉高(0.48ms 左右), 如果拉高说明初始化成功