


1.新建一个顶层文件



3.实例化 a7 ddr3 ip 核



```
// Application interface ports
   .app addr
                     (app addr),
   .app_cmd
                     (app_cmd),
                     (app en),
   .app en
   .app wdf data
                     (app wdf data),
   .app_wdf_end
                     (app_wdf_end),
   .app wdf wren
                      (app wdf wren),
   .app_rd_data
                     (app_rd_data),
                      (app rd data end),//当前突发的最后一个写数据,一次突
   .app rd data end
发一个该信号
   .app rd data valid (app rd data valid),
   .app rdy
                     (app rdy),
   .app_wdf_rdy
                     (app_wdf_rdy),
                     (app sr req),
   .app sr req
   .app_ref_req
                     (app_ref_req),
                     (app zq req),
   .app zq req
   .app sr active
                     (app sr active),
   .app ref ack
                     (app ref ack),
   .app zq ack
                     (app zq ack),
                     (ui clk),//IP 核返回给用户的时钟,为 100Mhz,用于把 128
   .ui clk
位数据读进 IP 核
   .ui_clk_sync rst
                     (ui clk sync rst),
   .app wdf mask
                      (app wdf mask),
   // System Clock Port
   .sys clk i
                     (clk 200Mhz),
   .sys rst
                     (rst n)
   );
4. 顶层的输入输出信号
```



更多资料与技术交流欢迎加入 QQ 群:450843130

```
// Inouts
   inout [15:0]
                  ddr3 dq,
   inout [1:0]
                  ddr3_dqs_n,
   inout [1:0]
                  ddr3 dqs p,
   // Outputs
   output [13:0] ddr3 addr,
   output [2:0]
                ddr3 ba,
   output
                 ddr3 ras n,
   output
                 ddr3 reset n,
   output
                 ddr3 cas n,
   output
                 ddr3 we n,
   output [0:0] ddr3_ck_p,
   output [0:0] ddr3 ck n,
   output [0:0] ddr3_cke,
   output [0:0]
                ddr3 cs n,
   output [1:0] ddr3 dm,
   output [0:0]
                  ddr3 odt
);
```

5.在顶层文件中定义变量

```
« a7_ddr3_ctrl » a7_ddr3_ctrl.srcs » sources_1 » ip » mig_7series_0 » mig_7series_0 » user_design » rtl
                                                                                     v 0
            夕称
                                          修改日期
                                                       类型
                                                                     大小
             clocking
                                          2018/3/9 0:11
                                                       文件夹
             controller
                                          2018/3/9 0:11
                                                       文件夹
                                          2018/3/9 0:11
                                                       文件夹
             ecc
                                          2018/3/9 0:11
                                                       文件夹
             ip_top
             phy
                                          2018/3/9 0:11
                                                       文件夹
                                          2018/3/9 0:11
                                                    文件夹
             mig_7series_0.v
                                          2018/3/9 10:42 V 文件
                                                                         8 KB
             mig_7series_0_mig.v
                                          2018/3/8 14:52
                                                                         59 KB
                                                       V 文件
             mig_7series_0_mig_sim.v
                                          2018/3/8 14:52
                                                       V 文件
                                                                         59 KB
// user interface signals
input [27:0]
                      app addr,
input
         [2:0]
                      app cmd,
input
                      app en,
input [127:0]
                      app wdf data,
input
                      app wdf end,
input
       [15:0]
                      app wdf mask,
input
                      app wdf wren,
output [127:0]
                      app rd data,
output
                      app rd data end,
output
                      app rd data valid,
output
                      app rdy,
output
                      app wdf rdy,
input
                      app sr req,
```

更多资料与技术交流欢迎加入 QQ 群:450843130

```
input
                  app ref req,
input
                  app zq req,
output
                  app_sr_active,
output
                  app ref ack,
output
                  app zq ack,
output
                  ui clk,
                  ui clk sync rst,
output
output
                  init_calib_complete,
                  device temp,
Output [11:0]
`ifdef SKIP_CALIB
output
                  calib tap req,
input
                  calib tap load,
input [6:0]
                  calib_tap_addr,
input [7:0]
                  calib tap val,
input
                  calib_tap_load_done,
`endif
input
                  sys rst
复制修改上面的文件得到
wire
       [27:0]
                  app_addr;
wire
      [2:0]
                  app cmd;
wire
                  app_en;
wire [127:0]
                  app wdf data;
wire
                  app_wdf_end;
wire
     [15:0]
                  app wdf mask;
wire
                  app wdf wren;
wire
      [127:0]
                  app rd data;
                  app_rd_data end;
wire
wire
                  app_rd_data_valid;
wire
                  app rdy;
wire
                  app_wdf_rdy;
wire
                  app sr req;
wire
                  app ref req;
wire
                  app_zq_req;
wire
                  app sr active;
wire
                  app ref ack;
wire
                  app zq ack;
wire
                  ui clk;
wire
                  ui clk sync rst;
wire
                  init calib complete;
```


6.新建一个 tb 文件

			17_ddr3_ctrl > a7_ddr3_ctrl	V 70-7707-770	
* ^	名称	^	修改日期	类型	大小
	tb a7 d	dr3_ctrl_top.v	2018/3/9 14:36	V 文件	1 KB

7.在 tb 中实例化顶层文件并连接端口线

```
a7 ddr3 ctrl top a7 ddr3 ctrl top inst(
   // Inputs
   .clk
                  (clk),
   .rst n
                  (rst_n),
   // Inouts
   .ddr3_dq
                  (ddr3_dq),
    .ddr3 dqs n
                  (ddr3 dqs n),
    .ddr3_dqs_p
                  (ddr3_dqs_p),
   // Outputs
    .ddr3 addr
                  (ddr3 addr),
   .ddr3 ba
                  (ddr3 ba),
    .ddr3_ras_n
                  (ddr3_ras_n),
    .ddr3 reset n (ddr3 reset n),
   .ddr3 cas n
                  (ddr3 cas n),
    .ddr3 we n
                  (ddr3 we n),
   .ddr3_ck_p
                  (ddr3_ck_p),
    .ddr3 ck n
                  (ddr3 ck n),
   .ddr3 cke
                  (ddr3 cke),
    .ddr3 cs n
                  (ddr3 cs n),
    .ddr3 dm
                  (ddr3 dm),
    .ddr3_odt
                  (ddr3_odt)
);
```

8.在 tb 文件中实例化 ddr3 仿真模型文件并连接端口线(参考例程设计)



更多资料与技术交流欢迎加入 QQ 群:450843130


```
ddr3 model u comp ddr3(
   .rst n (ddr3 reset n),
           (ddr3_ck_p_sdram),
   .ck
          (ddr3_ck_n_sdram),
(ddr3_cke_sdram[r]),
   .ck n
   .cke
   .cs n
           (ddr3_cs_n_sdram[r]),
   .ras_n (ddr3_ras_n_sdram),
   .cas_n
           (ddr3_cas_n_sdram),
   .we_n (ddr3_we_n_sdram),
   .dm_tdqs (ddr3_dm_sdram[(2*(i+1)-1):(2*i)]),
           (ddr3 ba sdram[r]),
   .addr (ddr3_addr_sdram[r]),
   .dq
           (ddr3_dq_sdram[16*(i+1)-1:16*(i)]),
           (ddr3 dqs p sdram[(2*(i+1)-1):(2*i)]),
   .dqs
           (ddr3_dqs_n_sdram[(2*(i+1)-1):(2*i)]),
   .dqs_n
   .tdqs n
            (),
         (ddr3 odt sdram[r])
   .odt
);
复制修改上面的文件得到
//-----ddr3 仿真模型 实例化-----
ddr3_model ddr3_model_inst(
   .rst n (ddr3 reset n),
   .ck (ddr3 ck p),
   .ck_n (ddr3_ck_n),
   .cke (ddr3_cke),
   .cs n (ddr3 cs n),
   .ras n (ddr3 ras n),
   .cas n (ddr3 cas n),
   .we_n (ddr3_we_n),
   .dm tdqs (ddr3 dm),
   .ba (ddr3 ba),
   .addr (ddr3 addr),
   .dq (ddr3 dq),
   .dqs
         (ddr3_dqs_p),
   .dqs n (ddr3 dqs n),
   .tdqs_n (),
   .odt (ddr3 odt)
);
9.在 tb 文件中定义变量
reg clk,
reg rst n,
// Inouts
```

更多资料与技术交流欢迎加入 QQ 群:450843130

```
wire [15:0] ddr3 dq;
wire [1:0] ddr3 dqs n;
wire [1:0] ddr3_dqs_p,
// Outputs
wire [13:0] ddr3 addr;
wire [2:0] ddr3 ba;
wire
        ddr3 reset n;
wire
        ddr3 cas n;
wire
        ddr3 we n;
wire [0:0] ddr3 ck p;
wire [0:0] ddr3_ck_n;
wire [0:0] ddr3 cke;
wire [0:0] ddr3_cs_n;
wire [1:0] ddr3 dm;
wire [0:0] ddr3 odt;
10. 初始化时钟和复位,并生成时钟
initial
       begin
   clk = 1'b1;
   rst n <= 1'b0;
   #200;
   rst n <= 1'b1;
end
```

always #10 clk = ~clk;

11.在 vivado 工程中添加 ddr3 仿真模型和 ddr3 仿真模型的初始化参数文件



12.启动仿真观察 init_calib_complete 信号是否拉高 (0.11ms 左右),如果拉高说明初始 化成功



群名称:FPGA技术学习交流

群号:450843130

欢迎加入FPGA 技术学习交流群,本群致 力于为广大FPGAer 提供良好的学习交流环 境,不定期提供各种本行业相关资料。