东南大学电工电子实验中心 实验报告

课程名称: 数字与逻辑电路实验 A

第二次实验

实验名称:	可编程数	字逻辑	设计基	基础	
院 (系):	自动化	_专	业:	自动化	
姓 名:	邹滨阳	学	号:	08022305	
	金智楼电子拉				_ 无
	 无				
评定成绩:					

一、实验目的

- 1、 掌握时序逻辑电路的一般设计过程
- 2、掌握时序逻辑电路的时延分析方法,了解时序电路对时钟信号相关参数的基本要求
- 3、 掌握时序逻辑电路的基本调试方法
- 4、 熟练使用示波器和逻辑分析仪观察波形图

二、实验原理(预习报告内容,如无,则简述相关的理论知识点。)

- 1、 访问 MOOC 平台第四章, 预习和本实验相关的内容
- 2、 广告流水灯 (第 10 周)
- a) 用 D 触发器 7474 分别设计一个模 8 异步行波计数器和模 8 同步计数器,电路包含一个输出信号 F,当计数器计数值为 "7"的时候,F=1,其他计数值则 F=0。在 Quartus 中进行时序仿真验证,并对两个仿真结果进行比较和分析

设计思路: 先列出状态转换表

Q ₂ n	Q ₁ n	Q ₀ n	Q ₂ n+1	Q₁n+1	Q ₀ n+1	CP ₂	CP ₁	CP ₀
0	0	0	0	0	1			1
0	0	1	0	1	0		1	1
0	1	0	0	1	1			1
0	1	1	1	0	0	1	1	1
1	0	0	1	0	1			1
1	0	1	1	1	0		1	1
1	1	0	1	1	1			1
1	1	1	0	0	0	1	1	1

所以需要 3 个 D 触发器


设计模 8 异步行波计数器:

 $Q_0n+1= \# Q_0n(CP_0\uparrow)$


 $Q_1n+1= \ddagger Q_1n(CP_1\uparrow = Q_0\uparrow)$

 $Q_2n+1= \neq Q_2n(CP_2\uparrow = Q_1\uparrow)$


所以可以画出电路图



时序仿真如下:



时序仿真分析:



总延迟接近 15ns 可见延迟很大

设计模 8 同步行波计数器:

绘制卡诺图

$Q_2n \setminus Q_1n Q_0n$	00	01	11	10
0	001	010	100	011
1	101	110	000	111

对于 Q₀n+1

$Q_2n \setminus Q_1n Q_0n$	00	01	11	10
0	1	0	0	1
1	1	0	0	1

可见
$$Q_0^{n+1}=\overline{Q_0^n}(CP\uparrow)$$
 $Q_0^{n+1}=Q_0^n\oplus 1(CP\uparrow)$

对于 Q₁n+1

$Q_2n \setminus Q_1n Q_0n$	00	01	11	10
0	0	1	0	1
1	0	1	0	1


$$_{\overrightarrow{\square}}$$
 $_{\overrightarrow{\square}}$ $_{1}$ $Q_{1}^{n+1}=Q_{0}^{n}\oplus Q_{1}^{n}(CP\uparrow)$

对于 Q₂n+1


Q ₂ n \ Q ₁ n Q ₀ n	00	01	11	10
0	0	0	1	0
1	1	1	0	1

$$_{\overline{\Pi_1^r}|\overline{J_1^r}|}Q_1^{n+1}=\overline{Q_2^n}Q_1^nQ_0^n+Q_2^n(\overline{Q_1^n}+\overline{Q_0^n})=Q_2^n\oplus(Q_0^nQ_1^n)(CP\uparrow)$$


所以可以画出电路图:



时序仿真如下:



时序仿真分析:




延迟接近 2ns 可见延迟很小

综合比较:


模 8 同步行波计数器的时延比异步计数器小很多,会更加准确,所以应该采用同步计数器 b) 完成广告流水灯的设计,包含详细的设计过程和电路原理图

首先要利用原本的模八计数器,在脉冲的条件下实现输出数字从 0 到 7 的变化,从而实现流水灯的基本原理,接着把模八计数器和 74138 结合,根据输出的数字让 8 个端按次序置零,从而实现广告流水灯的效果


完成设计的电路图如下




仿真结果如下:



c) 完成广告流水灯的硬件电路搭接 先重新绘制电路图



完成搭建:



进行验证:



- 3、 序列发生器 (第 11 周)
 - a) 分别用集成计数器 74161 的同步置"0"和异步清"0"功能实现模 10 计数器,
- 在 Quartus 中进行时序仿真验证,并分析比较两种方法的区别
 - b) 分别用集成计数器 74161 和 4 位双向移位寄存器 74194 实现图
 - 3.1 所示的环形计数器,电路必须能自启动,并在 Quartus 中进行时序仿真验证
 - c) 完成两种方法实现序列发生器的设计方案,包含详细的设计过程和电路原理图
 - d) 完成两种方案序列发生器的硬件电路搭接
- 4、 4 位并行输入-串行输出曼切斯特编码电路(第 12 周)
- a) 完成 4 位并行输入-串行输出曼切斯特编码设计方案、包含详细的设计过程和 电路原理图
 - b) 自行设计合理的电路验证方案
 - c) 完成 4 位并行输入-串行输出曼切斯特编码硬件电路搭接

三、实验内容

四、实验使用仪器设备(名称、型号、规格、编号、使用状况)

五、实验总结

六、参考资料 (预习、实验中参考阅读的资料)

《数字集成电路数据手册》,国防工业出版社

《数字逻辑与数字系统》,王银城等编著,清华大学出版社

《数字逻辑与数字系统设计》,陈宏等编著,高等教育出版社