Rapport - SIMJI CPU

Tanguy ROUAUT

19 octobre 2022

Contents

troduction
ravail réalisé
L'entité
Les signaux
Les process
registers
decode_exec
La simulation
Le code complet
simji_core.vhd
simji_core_tb.vhd 1

Introduction

Le CPU simji est un CPU capable de réaliser une différente opération, dans mon cas j'ai pu réaliser :

- 1. L'adition
- 2. La soustraction
- 3. La multiplication
- 4. La division
- 5. Le 'and'
- 6. Le 'or'
- 7. Le '*xor*'

Il est important de prendre en compte que les opérations se font avec des registres signés, soit les valeurs sont sur 16 bits ce qui nous permet de réaliser des calculs avec des valeurs allant de -65536 à 65536.

Travail réalisé

L'entité

- 1. reset_n pour reset les données, il est asynchrone donc immédiat.
- 2. clk pour l'horloge
- 3. data_in pour les données entrantes
- 4. data_out pour les données sortantes

Les signaux

```
architecture archi of simji_core is
   type regs_t is array(0 to 31) of std_logic_vector(31 downto 0);

signal regs_r, regs_c : regs_t;
signal halt_r, halt_c : std_logic;
begin
```

- 1. regs_r, un signal correspondant à une variable tampon pour les données entrantes, donc au début est égale à data_in
- 2. regs_c, un signal correspondant à une variable tampon pour les données sortantes, donc à la fin du process decode_exec donné à data_out

Les process

registers




Figure 1: Diagramme logique du process register

2 fonctionnalités :

- 1. Le *process* register permet de réinitialiser les valeurs d'entrés de manière **asynchrone**, si *reset_n* vaut 1 le programme recommence avec le registre d'entrée initialisée
- 2. À chaque coup de clock, la valeur du registre d'entrée regs_r prend la valeur du registre de sortie regs_c

```
registers: process(reset_n, clk)
begin
  if reset_n='0' then
    for i in 0 to 31 loop
      regs_r(i) <= (others=> '0');
    end loop;
    halt_r <= '0';
  elsif rising_edge(clk) then
    regs_r <= regs_c;
    halt_r <= halt_c;
  end if;
end process;</pre>
```

$decode_exec$




Figure 2: Diagramme logique du process register et decode_exec

Le process decode_exec est la partie principale du code. C'est ici que les opérations seront réalisées.

Le registre instr_in indique quoi faire, ce registre sur 32 bits est distribué au différent registre de couleur rouge sur la figure 2.

La répartition de ce registre correspond au tableau suivant :

	Registre de	
Variable	${\tt instr_in}$	Informations
β	04	Permet de choisir le registre de sortie qui sera utilisé pour le résultat l'opération : $regs_c(\beta)$
α	2226	Permets de choisir le registre d'entrée qui sera utilisé pour l'opération : regs $_r(\alpha)$
reg_o	95	Permet de réaliser le calcul avec un des registres de regs_r(), soit la valeur d'une opération précédente ou de data_in si c'est la première itération
imm_o	520	Permet de réaliser le calcul avec une valeur choisie dans instr_in
immo_flg	21	Si immo_flg vaut 1, l'opération se fait entre regs_r(α) et imm_o, sinon entre regs_r(α) et reg_o
opcode	2731	Permets de choisir le type d'opération à réaliser, exemple $\theta\theta\theta\theta1$ pour l'addition

En s'aidant du schéma de la figure 2 et du code ci-dessous, on peut comprendre :

- 1. On a le choix pour les registres qui devront subirent l'opération :
 - On a le choix de prendre le registre d'entré que l'on souhaite grâce à α (de 0 à 31)
 - Si c'est la première itération, 'regs_r(α) contient un des registres donnée en entrée (regs_r(α)=regs_v(β))
 - Si ce n'est pas la première itération, regs_r(α) contient un des registres donnée en entrée ou un des registres obtenus en sortie d'opération si le registre d'entrée à été écrasé. (regs_r(α)=regs_v(β))
 - Si immo_flg vaut 1, l'opération ce fait entre regs $v(\beta)$ et imm_o
 - Si immo_flg vaut 0, l'opération ce fait entre regs $v(\beta)$ et reg_o
- 2. On a le choix pour l'opération :
 - Adition \rightarrow OPCODE_ADD = "00001"
 - Soustraction → OPCODE SUB = "00010"
 - Multiplication \rightarrow OPCODE_MUL = "00011"
 - Division \rightarrow OPCODE DIV = "00100"
 - and \rightarrow OPCODE AND = "00101"
 - or \rightarrow OPCODE OR = "00110"
 - $xor \rightarrow \texttt{OPCODE} \ \texttt{XOR} = \texttt{"00111"}$
- $3.\,$ On a le choix où placer le registre de sortie :
 - regs_c(β) = regs_v(β), grâce à β (de 1 à 31)

```
decode_exec: process(data_in, instr_in, regs_r, halt_r)
                           : std_logic_vector(4 downto 0) := "00001";
   constant OPCODE ADD
   constant OPCODE SUB
                             : std logic vector(4 downto 0) := "00010";
   constant OPCODE_MUL
                             : std_logic_vector(4 downto 0) := "00011";
   constant OPCODE_DIV
                            : std_logic_vector(4 downto 0) := "00100";
   constant OPCODE_AND
                             : std_logic_vector(4 downto 0) := "00101";
                              : std_logic_vector(4 downto 0) := "00110";
   constant OPCODE_OR
   constant OPCODE_XOR
                              : std_logic_vector(4 downto 0) := "00111";
                          : std_logic_vector(4 downto 0);
   variable opcode
                          : integer range 0 to 31;
   variable alpha
                         : integer range 0 to 31;
   variable beta
   variable imm o
                         : signed(15 downto 0);
   variable reg o
                         : integer range 0 to 31;
                         : std logic vector(31 downto 0);
   variable o
   variable immo_flag
                         : std logic;
   variable regs_v
                         : regs_t;
                         : std_logic;
   variable halt v
   variable instr_v : std_logic_vector(31 downto 0);
     variable data out v : std logic vector(31 downto 0);
     -- variables tampon
   instr_v := instr_in;
   regs_v := regs_r;
```

```
halt_v := halt_r;
-- init variables
 data_out_v := (others=>'0');
opcode := "00000";
            := '0';
immo_flag
            := (others=>'0');
imm_o
            := O;
reg_o
alpha
            := 0;
              := 0;
 beta
  -- set variables
opcode
                                    instr_v(31 downto 27);
            := to_integer(unsigned(instr_v(26 downto 22)));
alpha
beta
             := to_integer(unsigned(instr_v( 4 downto 0)));
immo_flag
            :=
                                    instr_v(21);
                             signed(instr_v(20 downto 5));
imm_o
            := to_integer(unsigned(instr_v(9 downto 5)));
reg_o
 regs_v(beta) := data_in;
if immo flag='1' then
  o := std_logic_vector(resize(imm_o,32));
else
  o := regs_v(reg_o);
end if;
case opcode is
  when OPCODE ADD =>
     report "OPCODE_ADD";
    regs_v(beta) := std_logic_vector(signed(regs_v(alpha)) + signed(o));
  when OPCODE_SUB =>
    report "OPCODE_SUB";
    regs_v(beta) := std_logic_vector(signed(regs_v(alpha)) - signed(o));
  when OPCODE_MUL =>
     report "OPCODE_MUL";
    regs_v(beta) := std_logic_vector(resize(signed(regs_v(alpha)) * signed(o),32));
  when OPCODE_DIV =>
     report "OPCODE DIV";
    regs_v(beta) := std_logic_vector(resize(signe(regs_v(alpha)) / signed(o),32));
  when OPCODE_AND =>
     report "OPCODE_AND";
    regs_v(beta) := regs_v(alpha) and o;
  when OPCODE_OR =>
     report "OPCODE_OR";
    regs_v(beta) := regs_v(alpha) or o;
  when OPCODE_XOR =>
     report "OPCODE_XOR";
    regs_v(beta) := regs_v(alpha) xor o;
  when others =>
    report "ERROR: Unknow operator";
end case;
regs_v(0) := (others =>'0');
  data_out_v := regs_v(beta);
regs_c
       <= regs_v;
halt_c <= halt_v;
```

```
data_out <= data_out_v;
end process;</pre>
```

La simulation

La simulation a été réalisé avec différentes opérations à la suite, mais la première valeur d'entré vaut θ comme la simulation ne fonctionne pas si je donne une valeur différente de θ à data_in.

Pour les opérations suivantes elles ont étaient réalisé avec le résultat de l'opération précédente et imm_o, donc immo_flg vaut 1.

1. Opération 1 - Addition : 0+1=1

N°bits	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7	7 6 5 4 3 2 1 0
instr_in	0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0	0 0 1 0 0 0 0 1

- opcode = $0b00001 \rightarrow Addition$
- alpha = $\theta b \theta \theta \theta \theta \theta \theta \theta \to \text{regs_r(0)} = 0$
- $immo_flg = 0b1$
- $imm_o = 0b00000000000000001 = 1$
- beta = $0b00001 \rightarrow regs_c(1) = 0x00000001$
- 2. Opération 2 Addition : 1+1=2

N°bits	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
instr_in	0	0	0	0	1	0	0	0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	1	0

- opcode = $0b00001 \rightarrow Addition$
- alpha = $0b000001 \rightarrow regs_r(1) = 1$
- $immo_flg = 0b1$
- $imm_o = 0b00000000000000001 = 1$
- beta = $0b00010 \rightarrow regs_c(2) = 0x000000002$
- 3. Opération 3 Soustraction : 2-4=-2

N°bits	30 29 28 27 26 25 24 23 22 21 20 19 18 17 1	16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
instr_in	0 0 1 0 0 0 0 1 0 1 0 0 0 0 0	$\begin{array}{cccccccccccccccccccccccccccccccccccc$

- opcode = $\theta b\theta \theta \theta \theta 1\theta \to \text{Soustraction}$
- alpha = $0b00010 \rightarrow regs_r(2) = 2$
- $immo_flg = 0b1$
- $imm_o = 0b0000000000000001 = 1$
- beta = $0b00011 \rightarrow regs_c(3) = 0xfffffe$
- 4. Opération 4 Multiplication : -2x2=-4

N°bits	31	3	0 :	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
instr_in	0	0		0	1	1	0	0	0	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	1	0	0

- opcode = $0b00011 \rightarrow Multiplication$
- alpha = $0b00011 \rightarrow regs_r(3) = -2$
- $immo_flg = 0b1$
- $imm_o = 0b00000000000000010 = 2$
- beta = $0b00100 \rightarrow regs_c(4) = 0xfffffc$

5. Opération 5 - Division : -4/2=-2

N°bits	3	1	30	29	28	8 2	7	26	25	24	23	22	21	20	19	18	3 17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
instr_in	0)	0	1	0	0		0	0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	1	0	1

- opcode = $0b00100 \rightarrow \text{Division}$
- alpha = $\theta b\theta \theta \theta 1\theta \theta \to \texttt{regs_r(4)} = -4$
- $immo_flg = 0b1$
- $imm_o = 0b00000000000000010 = 2$
- beta = $0b00101 \rightarrow regs_c(5) = 0xfffffe$
- 6. Opération 6 Multiplication : -2x-3=6

N°bits	3	31	30	29	2	8 2	7	26	25	24	23	3 22	2 21	20	19	18	3 17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
instr_in	()	0	0	1	1		0	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	0	0	1	1	0

- opcode = $0b00011 \rightarrow \text{Multiplication}$
- alpha = $0b00101 \rightarrow regs_r(5) = -2$
- $immo_flg = 0b1$
- $imm_o = 0b1111111111111111111 = -3$
- beta = $0b00110 \rightarrow regs_c(6) = 0x000000006$
- 7. Opération 7 and : 0x00000006 and 0x00000002 = 0x00000002

N°bits	,	31	30	29	2	8 2	7 2	26 2	25	24	23	22	21	20	19	18	3 17	16	5 15	5 14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
instr_in	()	0	1	0	1	(0 ()	1	1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	1	1	1

- opcode = $\theta b\theta \theta 1\theta 1 \to and$
- alpha = $0b00110 \rightarrow regs_r(6) = 0x000000006$
- $immo_flg = 0b1$
- beta = $0b00111 \rightarrow regs_c(7) = 0x000000002$
- 8. Opération 8 or : 0x00000002 or 0x0000000b = 0x0000000b

N°bits	;	31	30	29	28	3 27	26	5 25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
instr_in	()	0	1	1	0	0	0	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1	1	0	1	0	0	0

- opcode = $0b00110 \rightarrow \text{or}$
- alpha = $0b001111 \rightarrow regs_r(7) = 0x000000002$
- immo flg = 0b1
- $imm_o = 0b0000000000001011 = 0x00000000b$
- beta = $0b01000 \rightarrow regs_c(8) = 0x00000000b$
- 9. Opération 9 xor : 0x00000000b xor 0x000000003 = 0x00000008

N°bits	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
instr_in	0	0	1	1	1	0	1	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	1	0	0	1

- opcode = $0b001111 \rightarrow xor$
- alpha = $0b01000 \rightarrow \text{regs_r(8)} = 0x00000000b$
- $immo_flg = 0b1$
- $imm_o = 0b0000000000000011 = 0x00000003$
- beta = $0b01001 \rightarrow regs_c(9) = 0x000000008$

Le résultat de la simulation avec les opérations précédente correspond à la figure 3, on constate que les résultats obtenus correspondent à ceux de la théorie :




Figure 3: Résultat de la simulation

Le code complet

```
simji_core.vhd
-- Tanguy ROUDAUT FIPASE24
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity simji_core is
  port (
   reset n
               : in std_logic;
   clk
                 : in std_logic;
   halt
                 : out std_logic;
             : in std_logic_vector(31 downto 0);
    instr_in
                 : in std_logic_vector(31 downto 0);
    \mathtt{data}_{\mathtt{in}}
    data_out
                   : out std_logic_vector(31 downto 0)
  );
end entity;
architecture archi of simji_core is
  type regs_t is array(0 to 31) of std_logic_vector(31 downto 0);
  signal regs_r, regs_c : regs_t;
  signal halt_r, halt_c : std_logic;
begin
  -- process registers, permet une init asynchrone, et de récupérer les valeurs
  -- de sortie du processus pour les données en entré
  registers: process(reset_n, clk)
  begin
    if reset_n='0' then
      for i in 0 to 31 loop
        regs_r(i) <= (others=> '0');
      end loop;
      halt_r <= '0';
    elsif rising_edge(clk) then
      regs_r <= regs_c;</pre>
      halt_r <= halt_c;
    end if;
  end process;
```

```
-- process permettant la réalisation des opérations
decode_exec: process(data_in, instr_in, regs_r, halt_r)
                        : std_logic_vector(4 downto 0) := "00001"; -- addition
 constant OPCODE_ADD
 constant OPCODE SUB
                           : std_logic_vector(4 downto 0) := "00010"; -- soustraction
                          : std_logic_vector(4 downto 0) := "00011"; -- multiplication
  constant OPCODE_MUL
 constant OPCODE DIV
                          : std_logic_vector(4 downto 0) := "00100"; -- division
                           : std_logic_vector(4 downto 0) := "00101"; -- et logique
 constant OPCODE AND
 constant OPCODE OR
                           : std logic vector(4 downto 0) := "00110"; -- ou logique
 constant OPCODE_XOR
                           : std_logic_vector(4 downto 0) := "00111"; -- ou exclusif
                        : std_logic_vector(4 downto 0); -- variable pour l'opération
 variable opcode
 variable alpha
                        : integer range 0 to 31; -- choix du registre d'entrée
 variable beta
                        : integer range 0 to 31; -- choix du registre de sortie
 variable imm_o
                        : signed(15 downto 0); -- calcul à partir du registre instr
 variable reg_o
                       : integer range 0 to 31; -- calcul avec un registre d'entrée
 variable o
                        : std_logic_vector(31 downto 0); -- variable tampon
  variable immo_flag
                        : std_logic; -- 1 si on fait l'opération avec imm_o ou reg_o
 variable regs_v
                       : regs_t; -- registre tampon qui changé à chaque étape du calc
 variable halt_v : std_logic;
variable instr_v : std_logic_vector(31 downto 0);
  variable data_out_v : std_logic_vector(31 downto 0); -- registre contenant le result
begin
  -- variables tampon
  instr_v := instr_in;
           := regs_r;
 regs_v
 halt_v
           := halt_r;
  -- init variables
  data_out_v := (others=>'0');
           := "00000";
  opcode
              := '0';
  immo_flag
              := (others=>'0');
  imm_o
              := 0;
  reg_o
              := 0;
  alpha
               := 0;
  beta
  -- set variables
                                      instr_v(31 downto 27);
  opcode
               := to integer(unsigned(instr v(26 downto 22)));
  alpha
  beta
              := to integer(unsigned(instr v( 4 downto 0)));
  immo_flag
              :=
                                      instr v(21);
  imm o
              :=
                               signed(instr_v(20 downto 5));
               := to_integer(unsigned(instr_v(9 downto 5)));
  regs_v(beta) := data_in;
  -- choix du second argument de l'opération
  if immo_flag='1' then
   o := std_logic_vector(resize(imm_o,32));
  else
   o := regs_v(reg_o);
  end if;
  -- réalisation du calcul signé en fonction de l'opérateur
  case opcode is
   when OPCODE ADD =>
```

```
report "OPCODE_ADD";
        regs_v(beta) := std_logic_vector(signed(regs_v(alpha)) + signed(o));
      when OPCODE_SUB =>
    report "OPCODE_SUB";
        regs_v(beta) := std_logic_vector(signed(regs_v(alpha)) - signed(o));
      when OPCODE MUL =>
    report "OPCODE MUL";
        regs_v(beta) := std_logic_vector(resize(signed(regs_v(alpha)) * signed(o),32));
      when OPCODE_DIV =>
    report "OPCODE_DIV";
          regs_v(beta) := std_logic_vector(resize(signed(regs_v(alpha)) / signed(o),32));
      when OPCODE AND =>
    report "OPCODE_AND";
        regs_v(beta) := regs_v(alpha) and o;
      when OPCODE_OR =>
    report "OPCODE_OR";
        regs_v(beta) := regs_v(alpha) or o;
      when OPCODE_XOR =>
    report "OPCODE_XOR";
        regs_v(beta) := regs_v(alpha) xor o;
      when others =>
        report "ERROR: Unknow operator";
    end case;
    regs_v(0) := (others =>'0'); -- bit 0 à 0
    data_out_v := regs_v(beta); -- on donne à la sortie le résultat
    -- final update of combinatorial signals
           <= regs_v; -- registre de sortie vaut le résultat</pre>
   regs_c
   halt_c
             <= halt_v;
    data_out <= data_out_v;</pre>
  end process;
end architecture;
simji_core_tb.vhd
-- Tanguy ROUDAUT FIPASE24
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity simji_core_tb is
end entity;
architecture behavior of simji_core_tb is
  constant HALF_PERIOD : time :=5 ns;
  signal clk : std_logic := '0';
  signal reset_n : std_logic := '0';
  signal running : boolean := true;
  procedure wait_cycles(n : natural) is
  begin
    for i in 0 to n loop
```

```
wait until rising_edge(clk);
 end loop;
end procedure;
signal instr : std_logic_vector(31 downto 0);
signal data
                : std_logic_vector(31 downto 0);
type addr_instr_paire is record
 addr : std_logic_vector(31 downto 0);
 instr : std_logic_vector(31 downto 0);
end record;
type program_t is array(natural range <>) of addr_instr_paire;
-- partie de gauche, à l'itération x -- partie droite, instruction
constant program : program_t := (
 (x"00000000", x"08200021"),
 -- 0b00001
                       -> addition
                      -> alpha
 -- 0b00000
 -- 0b1
                      -> immo_flg
 -- 0b0000000000000000001 -> imm_o
 -- 0b00001 -> beta
 -- 0+1=1
 (x"0000001", x"08600022"),
 -- 0b00001
                -> addition
 -- 0b00001
                      -> alpha
 -- 0b1
                      -> immo_flg
 -- 0b0000000000000000001 -> imm_o
 -- 0b00010
                       -> beta
 -- 1+1=2
 (x"00000002", x"10a00083"),
 -- 0b00010
              -> Soustraction
 -- 0b00010
                      -> alpha
 -- 0b1
                      -> immo_flg
 -- 0b0000000000000000001 -> imm o
                      -> beta
 -- 0b00011
 -- 2-4=-2
 (x"00000003", x"18e00044"),
 -- 0b00011
                      -> Multiplication
 -- 0b00011
                       -> alpha
 -- 0b1
                       -> immo_flg
 -- 0b00100
              -> beta
 -- -2*2=-4
```

```
(x"00000001", x"21200045"),
            -> Division
   -- 0b00100
                     -> alpha
   -- 0b00100
   -- 0b1
                     -> immo_flg
   -- 0b00101
                      -> beta
   -- -4/2=-2
   (x"00000003", x"197fffa6"),
   -- 0b00011
                     -> Multiplication
                      -> alpha
   -- 0b00101
                     -> immo_flg
   -- 0b1
   -- Ob111111111111111 -> imm_o
   -- 0b00110
              -> beta
   -- -2*-3=6
   (x"00000001", x"29a00047"),
   -- 0b00101 -> and
   -- 0b00110
                     -> alpha
   -- Ob1
                      -> immo_flg
   -- 0b00111
              -> beta
   -- 0x00000006 and 0x00000002 = 0x00000002
   (x"00000001", x"31e00168"),
   -- 0b00110
            -> or
   -- 0b00111
                      -> alpha
   -- 0b1
                      -> immo_flg
   -- 0b000000000001011 -> imm_o
   -- 0b01000
                      -> beta
   -- 0x00000002 or 0x0000000b = 0x0000000b
   (x"0000001", x"3a200069")
   -- 0b00111 -> xor
                     -> alpha
   -- 0b01000
                      -> immo_flg
   -- 0b000000000000011 -> imm_o
              -> beta
   -- 0b01001
   -- 0x0000000b xor 0x00000003 = 0x00000008
 );
begin
 -- clock and reset
 reset_n <= '0','1' after 56 ns;
 clk <= not(clk) after HALF_PERIOD when running else clk;</pre>
```

```
-- Design Under Test
  ______
 dut : entity work.simji_core
   port map (
     reset_n => reset_n,
clk => clk,
     instr_in => instr,
data_in => data
   );
 -- sequential stimuli
 stim : process
 begin
   report "running testbench for simji_core(version_0)";
   report "waiting for asynchronous reset";
             <= (others => '0');
   wait until reset_n='1';
   wait_cycles(5);
   for i in 0 to program'length-1 loop -- pour chaque instruction
     wait until rising_edge(clk);
     report "executing instruction " & integer'image(i);
     instr
                <= program(i).instr; -- on donne l'instruction i</pre>
   end loop;
   wait until rising_edge(clk);
   instr
              <= (others => '0');
   wait_cycles(5);
   report "end of simulation";
   running <= false;</pre>
   wait;
 end process;
end behavior;
```