VAE を用いた画像圧縮,異常検知, (題名もうちょっと良いのないかな)

今村 優希^{†a)} 川崎 大雅^{†b)}

Yuki IMAMURA^{†a)} and Taiga KAWASAKI^{†b)}

キーワード VAE, FPGA, エッジコンピューティング

1. はじめに

近年,無線通信技術は飛躍的に向上しており,5G通信の普及が進んでいる.5Gは従来の4Gなど通信規格と異なり,「高速大容量」「低遅延」「多数同時接続」の3つの特徴を備えており,その中でも「低遅延」と「多数同時接続」は新たな通信環境を構築する上で重要な軸となっている[1].従来の4G通信は,人が使用するスマートフォンや携帯に焦点を当てていた.しかし,5Gでは車両,ドローン,センサなどのIoT機器が大量にネットワークに接続されることを前提としている.

また、今現在のIT業界ではクラウドが主流である.図1の左側の処理のように、エッジデバイスからの処理をクラウドで実施し、その結果をエッジデバイスに通知するという仕組みである。ただ、多くの端末から取得したデータをクラウドのみで処理を行うのはある程度限界があり、またトラヒック量が増加して、5Gの

メリットを享受できないという問題が発生すると考えられる.

このような課題を解決するため、エッジコンピューティングという手法が近年注目され始めている。エッジコンピューティングとは、従来はクラウドで行っていた処理の一部を、ユーザ端末(スマートフォンや IoT機器)の近い位置である基地局やその至近に設置されているサーバなどでデータ処理を行う技術である[2].この手法を用いることでクラウドにかかる処理をエッジコンピューティングで分散することが可能で、通信のトラヒック量、5Gの特徴のひとつである「低遅延」に貢献することも可能である.

そこで、エッジコンピューティングの実現を VAE と FPGA を用いて実現することを考えた. すでに VAE を用いて、道路上の異物を検知するシステムも作成されている. したがって、今回は図1の右側の処理の一部を作成することを目標とし、車載カメラからの情報に対して、画像圧縮や異常を検知するシステム構築を目指した.

2. 方 法

2.1 実行環境

今回のシステム作成において使用したツール及びそのバージョンを表1で示す。また、FPGAの評価ボード

[†]九州工業大学情報工学部情報・通信工学科 3 年 福岡県飯塚市川津 680-4

Kyushu Institute of Technology, School of Computer Science and System Engineering, Department of Computer Science and Networks

a) E-mail: imamura.yuuki475@mail.kyutech.jp

b) E-mail: kawasaki.taiga000@mail.kyutech.jp




図 1: エッジコンピューティングのイメージと 今回のシステムの作成部分

表 1: 使用したツール

用途	使用ツール	
VAE シミュレーション用	MATLAB 2024b	
ハードウェアシミュレーション	MATLAB/Simulink 2022a	
HDL コード生成	HDL Coder	
FPGA 設計ソフトウェア	Vivado 2022.1	
ハードウェアアクセラレーション	Vitis xxxx	
評価ボード	DIGILENT 製 ZYNQ-7010	

として, DIGILENT 製の SoC を搭載した ZYNQ-7010 を使用する.

2.2 システム構造

今回の VAE を搭載したシステムでは、以下 2 つの機能を搭載した.

1 画像圧縮

VAE の特徴のひとつである次元圧縮能力を画像に応用する.

2 異常検知

もう一つの特徴である異常検知を,元画像と生成画像 とを比較して行う.

全体の構想について解説する. 今回使用する画像は、簡単化のためにグレースケール化したものを使用する. また、JPEG のようにブロックに分割して、それぞれのブロック毎に処理を行う. ブロックサイズは 16×16 に設定した.

画像圧縮のアルゴリズムは、ブロック毎に元画像と 圧縮後の画像との比較を PSNR を用いて行う. PSNR が設定した閾値以上だった場合は精度良く圧縮ができ るているので圧縮した潜在空間の値を送信する. それ 以下だった場合は、元の画像データを送信することで 全体としての PSNR を維持する目的にした. 異常検知 のアルゴリズムは、今から通過するであろう部分に対 して PSNR を用いて判定を行い、閾値以下だった場合




図 2: 今回の VAE の構造

は道路以外の可能性が高いので異常と判定する.

上記の機能を実現するために、VAE の構造を 2.2.1 で説明する. また、FPGA の構造の詳細を 2.2.2 にて説明し、最後に SoC FPGA の構造を 2.2.3 にて説明する.

2.2.1 VAE 構 造

VAE の構造の概略を図 2 に示す. 16×16 の画像を使用することから,入力 256 次元,出力 256 次元で設計を行った.潜在空間の次元は,圧縮空いたとしてもある程度判別がつくように 16 次元で作成を行った.エンコーダ部分の活性化関数に関しては,平均では ReLU 関数を使用し,分散ではソフトプラス関数を使用している.また,デコーダ部分ではシグモイド関数を利用している.

$$f(x) = x : ReLU \; \mathbb{E}$$

$$f(x) = \log(1 + e^x) \qquad : Softplus \ \ \, \ \, (2)$$

$$f(x) = \frac{1}{1 + e^{-x}} \qquad : Sigmoid \ \mathbb{B}$$
 (3)

また、VAE の学習方法を図3に示す.まず、道路のみのブロックを大量に用意する.そのブロックを教師データとし、VAE を学習させる.学習の条件を表2にまとめた.今回は道路が映った写真を用意し3、道路のみ映った部分をブロック化することで教師データの用意を行った.また、MATLABで VAE の学習のみ行い、そこから出力された重みやパラメータを使用してLSI 設計を行った.

2.2.2 FPGA 構造

使用したボードは、DIGILENT 製の ZYNQ-7010 で

表 2: 学習条件

epoch	10000
eta	0.0005
Layer2(潜在空間の数)	16




図 3: VAE 学習方法




図 4: FPGA の構造

ある。今回の設計では、図 4 に示すように、入力データとして、X(16)、 $W(16\times 2)$ 、b(16)、出力として Z(16) を用意した(()内は次元数)。赤色の枠で囲われているユニットは出力を $Output_1$ とすると、

$$Output_1 = X_1 \times W1_1 \tag{4}$$

のような、入力と重みのパラメータを乗算する演算を行っている。その演算ユニットを 16 個用意したものが、青色の枠線で囲われているユニットである。最終的な一つの Z の出力は、

$$Z_1 = \sum_{i=0}^{16} X_i \times W1_i + b1 \tag{5}$$

の計算を行っている.

当初は入力 256, 出力 256 の演算を FPGA に載せたかったが、容量に限界があった.したがって、今回設計した $256 \times 16 \times 256$ の VAE を実現しやすい、X の入力が 16 になるように設計を行った.

表 3: FPGA のリソース利用率

Resorce	Utilization	Available	Utilizatio[%]
LUT	3301	17600	18.76
LUTRAM	62	6000	1.03
FF	3297	35200	9.37
DSP	64	80	80.0
IO	12	100	12.0
BUFG	1	32	3.13




図 5: SoC FPGA の構成図

2.2.3 SoC FPGA の構造

SoC FPGA のシステム構造の概要を図 5 にて示す. Processing System ユニットがバスを通って様々な処理を行う.

次に、SoC FPGA の処理の概要を図6にて示す。SD カードに格納されている VAE の学習重みや画像データを CPU が読み取る。その後、作成した FPGA に従って入力データの処理を行い、FPGA にそのデータを送信する。FPGA はデータが格納されると同時に実行し、出力結果を保存する。その出力結果を CPU が読み取りに行き、出力データを処理する。それらの処理を繰り返し行う。

今回の VAE が $256 \times 16 \times 256$ であり、2.2.2 で作成した FPGA の構造が 16×2 である。設計した FPGA でエンコーダを計算する際は、図のような動作を行う必要がある。一つの出力で z_{mean}^2 を、もう一つの出力で z_{var}^2 を計算させる。 1 つの潜在空間を計算させるためには、FPGA を 16 回使用する必要がある。その潜在空間が 16 個あるので、FPGA は合計で $16 \times 16 = 256$ 回稼働する。デコーダ部分を計算する際は、FPGA を一回稼働させるだけで、3 層目 Z_i^3 の出力を 2 つ得られる。したがって、デコーダでは 128 回 FPGA を稼働させる。このような制御を CPU で作成した。

実装した後のリソース利用評価を表3に示す.

2.3 実験方法

今回は、図7のような車載カメラから取得した画像をイメージとしたものを利用する. また, プロトタイプの作成として, 画像の一部のブロックに対して VAE




図 6: SoC FPGA の処理概要





(a) 車載カメラからの イメージ図

(b) 評価対象例 赤枠の部分を VAE にて評価する

図7: 今回のシステムで評価する方法 これいらんかもな





(a) 評価する画像

(b) 評価画像をグレーに変更

図8: 今回テストする評価画像

を活用した画像圧縮,異常検知を行うようにした.一部のブロックの選出については図 7a のように設定しており,車がこれから通過するであろう部分を判定するように設定した.図 7a における赤枠の大きさは, 16×16 である.

実際に、図のようなテスト画像を用意した。実際に VAEで判定させるものは図の白黒画像である。この図は、道路に落下物が落ちていることを想定しており、 今回のシステムにおける異常検知の実施を行う。

3. 実験と考察

3.1 実験方法

3.2 実験結果

えーまだ,この FPGA を使用したメインプログラム が作成できていないので記述できません...

3.3 考 察

出力された画像とシミュレーションした画像の比較 を行う.

4. 結論と今後の展望

結論として、

今回は、エッジコンピューティングを意識し、VAEを FPGAを用いて実装を行った. 5G が浸透していき、様々な IoT 機器がネットに繋がるようになると考えられる. その際に、いかに効率よく伝送し、早く制御を行うかが重要になってくると思う. 今後、VAEや FPGAが自動運転を含む様々な分野で応用されていくと考えられ、今回の開発はこれからの発展の初期的な内容のものであると考えることができる.

使用した評価ボートに載せることのできる回路に制限があり、思うような回路を作成することができなかった。しかし、16入力-2出力の回路を作成し、この回路で VAE のエンコードもデコードもできるようプログラムできたことは良かったと感じる。これからもFPGA を用いた開発を行っていきたいし、高位合成等の FPGA を開発するための技術も日々進化しているので、様々なことに挑戦していきたい。

謝辞 今回のシステム構築に対して、様々な支援を 頂いた方々に感謝する.

文 献

- [1] 森川博之, 5G 次世代移動通信規格の可能性, 岩波書店,
- [2] 田中裕也, 高橋紀之, 河村龍太郎, "IoT 時代を拓くエッジコンピューティングの研究開発", NTT 技法ジャーナル, vol.27, no.8, pp.59-63, 2015.