

図1 エッジコンピューティングのイメージと
今回のシステムの作成部分

表1 使用したツール

用途	使用ツール
VAE シミュレーション用	MATLAB 2024b
ハードウェアシミュレーション	MATLAB/Simulink 2022a
HDL コード生成	HDL Coder
FPGA 設計ソフトウェア	Vivado xxxx
ハードウェアアクセラレーション	Vitis xxxx
評価ボード	DIGILENT 製 ZYNQ-7010

1 画像圧縮

VAE の特徴のひとつである次元圧縮能力を画像に応用する。

2 異常検知

もう一つの特徴である異常検知を、元画像と生成画像とを比較して行う。

上記の機能を実現するために、VAE の構造を 2.2.1 で説明する。また、FPGA の構造の詳細を 2.2.2 にて説明し、最後に SoC FPGA の構造を 2.2.3 にて説明する。

全体の構想について解説する。今回使用する画像は、簡単化のためにグレースケール化したものを使用する。また、JPEG のようにブロックに分割して、それぞれのブロック毎に処理を行う。ブロックサイズは 16×16 に設定した。また、画像圧縮や異常検知の判定は、元画像と圧縮後の画像との比較を PSNR を用いて行い

2.2.1 VAE 構造

VAE の構造の概略を図 2 に示す。 16×16 の画像を使用することから、入力 256 次元、出力 256 次元で設計を行った。潜在空間の次元は、次元圧縮と異常検知という目的を両立させるために、16 次元で設計を行った。エンコーダ部分の活性化関数に関しては、平均で




図2 今回の VAE の構造




図3 VAE 学習方法

は出力そのままであるが、分散に関してはソフトプラス関数を使用している。また、デコーダ部分ではシグモイド関数を利用している。

$$f(x) = \log(1 + e^x) \quad : \text{ソフトプラス関数} \quad (1)$$

$$f(x) = \frac{1}{1 + e^{-x}} \quad : \text{シグモイド関数} \quad (2)$$

また、VAE の学習方法を図 3 に示す。まず、道路のみが映った画像を用意する。その画像に対して、道路のみ映った部分だけで 16×16 のブロックにする。そのブロックらを教師データとし、VAE を学習させる。今回のシステムでは、MATLAB で VAE の学習のみ行わせ、そこから出力された重みやパラメータを使用して LSI 設計を行っていった。

2.2.2 FPGA 構造

今回使用したボードは、DIGILENT 製の ZYNQ-7010 である。FPGA は、エンコーダ部分とデコーダ部分と大きく分けることができる。

まずは、エンコーダ部分を図 4 に示す。入力データとして、 X , w_2 , b_2 を使用する。赤色の枠で囲われているユニットは、

$$Output_1 = X_1 \times w_{2_1} \quad (3)$$




図4 FPGA エンコーダ部分の構造

の演算を行い、パイプライン処理のために遅延を入れている。そのユニットを 16 個用意したものが、青色の枠線で囲われているユニットである。当初は 256 個を FPGA に載せたかったが、容量に限界があったため、16 個で設計を行った。青色のユニットでは、最終的に以下の計算を行っている。

$$Z_{21} = \sum_{i=0}^{16} X_j \times W_{2j} + b_{21} \quad (4)$$

そのユニットを2つ用意することで、2つの取得を得られるように設計した。

次に、デコーダ部分を図 5 に示す.

2.2.3 SoC FPGA の構造

SoC FPGA のシステム構造の概要を図 6 にて示す。Processing System ユニットがバスを通して様々な処理を行う。

次に、SoC FPGA の処理の概要を図 7 にて示す。SD カードに VAE の学習重みや画像データが格納されているため、CPU が読み取る。その後、作成した FPGA に従って入力データの処理を行い、FPGA にそのデータを送信する。FPGA はデータが格納されると同時に実行し、出力結果を保存する。その出力結果を CPU が読み取りに行き、出力データを処理する。それらの処理を繰り返す。

今回の VAE が $256 \times 16 \times 256$ であり, 2.2.2 で作成できた FPGA の構造が $16 \times 2 \times 16$ である. したがって, 設計した VAE を実現するためには, FPGA に $16 \times 16 = 256$ 回稼働してもらう必要がある.




図5 FPGA デコーダ部分




図 6 SoC FPGA の構成図




図7 SoC FPGA の処理概要

3. 実行結果と考察

4. 結論と今後の展望

今回は、エッジコンピューティングを意識した VAE

と FPGA の手法に関して報告を行った。

謝辞 今回のシステム構築に対して、様々な支援を頂いた方々に感謝する。これからも、日本や世界を支えるエンジニアになるために尽力する。

文 献

- [1] 森川博之, 5G 次世代移動通信規格の可能性, 岩波書店,
- [2] 田中裕也, 高橋紀之, 河村龍太郎, "IoT 時代を拓くエッジコンピューティングの研究開発", NTT 技法ジャーナル, vol.27, no.8, pp.59-63, 2015.