

设计图

设计图



各个控制模块



控制模块信息

OP	RegWrite	MemWrite	RegDst	AluSrc1	AluSrc2	AluOp	ExtOp	RegSrc	BrUnit
ADD	1	x	1	0	0	ADD	х	001	х
SUB	1	x	1	0	0	SUB	х	001	х
AND	1	x	1	0	0	AND	х	001	х
OR	1	x	1	0	0	OR	х	001	х
SLT	1	x	1	0	0	SLT	x	001	x
ADDU	1	x	1	0	0	ADD	x	001	х
SUBU	1	X	1	0	0	SUB	х	001	х
XOR	1	x	1	0	0	XOR	х	001	х
SRL	1	х	1	1	0	>>	х	001	х
SLL	1	х	1	1	0	<<	х	001	x
SW	x	1	х	0	1	ADD	无符号扩展	х	х

OP	RegWrite	MemWrite	RegDst	AluSrc1	AluSrc2	AluOp	ExtOp	RegSrc	BrUnit
LW	1	x	0	0	1	ADD	无符号扩展	010	х
BEQ	x	х	х	х	Х	SUB	x	х	BEQ
ADDI	1	x	0	0	1	ADD	符号扩展	001	х
ADDIU	1	x	0	0	1	ADD	符号扩展	001	х
ORI	1	x	0	0	1	OR	无符 号 扩展	001	х
LUI	1	x	0	х	х	х	imm左移16位到高位,其余0	011	х
J	x	x	х	х	х	х	x	х	J
JAL	1	х	\$31	х	х	х	х	100	JAL