

CKS32F030R8 CKS32F030C8


CKS32F030C6 CKS32F030K6 CKS32F030F4

基于 ARM 的 32 位 M C U, 16 到 64 K 字 节 Flash, 多定时器, 包含 ADC 和多种通讯接口, 2.4 到 3.6V 供电电压

功能

- 内核: ARM 32位的Cortex™-M0 CPU, 频率最高可达48MHz
- 存储器
- 从 16K 到 64K 字节的闪存存储器 (FLASH)
- 4K 字节的 SRAM 带硬件校验
- CRC计算单元
- 复位和供电管理
- 2.4~3.6V数字VDD供电
- 模拟VDDA供电: VDD~3.6V
- 上电/掉电复位(POR/PDR)
- 低功耗休眠,停止,和待机模式
- 时钟管理
- 4到32MHz晶体振荡器
- 32kHz RTC用可的校准振荡器
- 内部8MHz RC带6倍频锁相环
- 内部40kHz RC振荡器
- 多达39个高速I/O口
- 全部可映射为外部中断输入
- 多达26个I/O口支持5V容忍
- 5通道DMA控制器
- 1×12 位 ,1.0微 秒 ADC(多至12采样通道)
- 转换范围: 0~3.6V
- 单独的2.4到3.6伏模拟供电
- 多达9个定时器







TSSOP20 (6.4x4.4 mm)

- 一个16位7通道高级控制定时器用于6通道PWM 输出, 带死区时间发生器和紧急刹车功能
- 一个32位和一个16位定时器,每个多达4路输入捕获或输出比较通道,可用于红外控制和解码
- 两个16位定时器,都带输入捕获/输出比较及反极性输出通道,死区时间发生器,紧急刹车功能和IR控制调制门
- 一个16位定时器带一路输入捕获/输出比较
- 独立和系统窗口看门狗定时器
- SysTick定时器: 24位向下计数
- 日历型RTC集成闹钟可周期性自动从Stop/
 Standby状态唤醒
- 通讯接口
- 1个I²C接口:支持极速模式(1 Mbit/s),20mA电流槽,和支持SMBus/PMBus
- 1个USART接口(支持主同步SPI, modem控制功能, 和自动波特率检测功能)
- 1个SPI接口(18Mbit/s)外设支持4到16位可编程字长
- 串行两线调试 (SWD)



目录

以	7能	1
Ħ	录	1
1	介绍	4
2	描述	5
3	功能概述	8
	3.1 基于 ARM®的 Cortex™-M0 内核嵌入闪存 FLASH 和 SRAM	8
	3.2 存储器	8
	3.3 启动模式	9
	3.4 循环冗余校验计算单元(CRC)	9
	3.5 电源管理	
	3.5.1 供电方式	9
	3.5.2 电源监测	9
	3.5.3 稳压器	. 10
	3.5.4 低功耗模式	. 10
	3.6 时钟和启动	. 11
	3.7 通用输入/输出端口(GPIO)	. 12
	3.8 直接存储器访问控制器(DMA)	
	3.9 中断和事件	. 12
	3.9.1 向量嵌套中断控制器(NVIC)	. 12
	3.9.2 扩展中断/事件控制器(EXTI)	. 13
	3.10 模数转换器(ADC)	. 13
	3.10.1 温度传感器	. 13
	3.10.2 内部参考电压(V _{REFINT})	. 13
	3.11 定时器和看门狗	. 14
	3.11.1 高级控制定时器(TIM1)	. 14
	3.11.2 通用定时器(TIM3,1417)	. 15
	3.11.3 基本定时器 TIM6	. 15
	3.11.4 独立窗口看门狗(IWDG)	. 16

CKS32F030xx 数据手册



	3.11.5	系统窗口看门狗(WWDG)	16
	3.11.6	SysTick 定时器	16
	3.12 实	时时钟(RTC)	16
	3.13 内	部集成电路接口(I ² C)	17
	3.14 通	用同步/异步收发器(USART)	18
	3.15 串	行外设接口(SPI)	18
	3.16 两	线串行调试端口(SW-DP)	19
4	引线和	引脚说明	20
5	内存映象	时	30
6	电气特性	生	33
	6.1 参数	女条件	33
	6.1.1	最小和最大数值	33
	6.1.2	典型数值	33
	6.1.3	典型曲线	33
	6.1.4	负载电容	33
	6.1.5	引脚输入电压	33
	6.1.6	供电方案	34
	6.1.7	电流消耗测量	35
		才最大额定值	
	6.3 工作	条件	36
	6.3.1	通用工作条件	36
	6.3.2	上电和掉电时的工作条件	37
	6.3.3	内嵌复位和电源控制模块特性	37
	6.3.4	内置的参照电压	38
	6.3.5	供电电流特性	38
	6.3.6	低功耗唤醒时间	42
	6.3.7	外部时钟源特性	42
	6.3.8	内部时钟源特性	46
	6.3.9	PLL 特性	47
	6.3.10	储存器特性	47
	6.3.11	EMC 特性	48
	6.3.12	电气敏感性	49

CKS32F030xx 数据手册



	6.3.13	I/O 电流注入特性	50
	6.3.14	I/O 端口特性	51
	6.3.15	NRST 引脚特性	56
	6.3.16	12 位 ADC 特性	57
	6.3.17	温度传感器特性	60
	6.3.18	Timer 定时器特性	60
	6.3.19	通信接口	61
7	封装特性		65
	7.1 封装材	几械数据	65
	7.2 热特	寺性	71
	7.2.1 参	考文档	71
8	CKS32 系	阿产品命名规则	72
9	版本历史		73
		CH2	



1 介绍

本文给出了中科芯 CKS32F030xx 微控制器产品的器件的特性。

CKS32F030xx 的数据手册,必须结合 CKS32F030xx 参考手册一起阅读。

有关 Cortex™-M0 核心的相关信息,请参考《Cortex-M0 技术参考手册》,可以在 ARM 公司的网站下载: http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0432c/index.html





2 描述

CKS32F030xx 系列采用高性能的 ARM Cortex $^{\text{TM}}$ -M0 的 32 位 RISC 内核,工作于 48MHz 时钟频率,高速的嵌入式闪存(FLASH 最高可达 32K 字节,SRAM 可达 4K 字节),并广泛集成增强型外设和 I/O 口。所有器件提供标准的通信接口(一个 I2C,一个 SPI,一个 USART),一个 12 位 ADC,多达 4 个通用 16 位定时器,一个 32 位定时器和一个高级控制 PWM 定时器。

CKS32F030xx 系列微控制器工作在-40 至+85℃温度范围, 2.4 至 3.6 V 电源电压。一套为低功耗应用设计准备的全面的省电模式。

CKS32F030xx 系列包括三种不同的封装,从 20 脚到 64 引脚不等的。根据选择的器件,包含不同组合的外设。下面的内容包含了这个产品系列所提供的全部外设的描述。

这些特点使得 CKS32F030xx 微控制器系列适用于广泛的应用,如应用控制和用户界面,手持设备,A/V 接收机和数字电视,PC 外设,游戏和 GPS 平台,工业应用、可编程控制器,逆变器,打印机,扫描仪,报警系统,视频对讲,HVACs。



表 1 CKS32F030xx 器件的功能和外设数量

外设		CKS32F030F4	CKS32F030K6	CKS32F030C6	CKS32F030C8	CKS32F030R8
Flash (Kbytes)		16	32 32		64	64
SRAN	I (Kbytes)	4	4 4 8		8	8
	高级控制		1 (16-bit)			
定时 器	通用	4 (16-bit) ⁽¹⁾	4 (16-bit) (1)	4 (16-bit) (1)	5 (16-bit)	5 (16-bit)
伯	基本	-	-	-	1 (16-bit)	1 (16-bit)
\ > \ →	SPI	1 ⁽²⁾	1 ⁽²⁾	1 ⁽²⁾	2	2
通讯	I ² C	1 ⁽³⁾	1 ⁽³⁾	1 ⁽³⁾	2	2
接口	USART	1 ⁽⁴⁾	1 ⁽⁴⁾	1 ⁽⁴⁾	2	2
12 位[司步 ADC	1	1	-	1	1
(通	直道数)	(11 通道)	(12 通道)	(12 t	(12 通道)	
	GPIO .	15	26	39		55
最大 CPU 频率		48MHz				
工作电压		2.4 ~ 3.6 V				
工作温度		工作环境温度: 40 ℃ ~ 85 ℃ 结温: _40 ℃ ~ 105 ℃				
		TSSOP20	LQFP32 LQFP48			LQFP64

- 1. 没有 TIM15
- 2. 没有 SPI2
- 3. 没有 I2C2
- 4. 没有 USART2






图 1 系统模块框图

1. 只有 CKS32F030x8 上存在 TIMER6, TIMER15, SPI2, USART2 和 I2C2。



3 功能概述

3.1 基于 ARM®的 Cortex™-M0 内核嵌入闪存 FLASH 和 SRAM

ARM®的 Cortex ™-M0 处理器是 ARM 处理器中针对嵌入式系统的最新一代产品。它提供了一种低成本的平台旨在满足使用较少引脚数和低功耗单片机的应用需求,同时提供出色的计算性能和先进的系统响应中断。

ARM 的 Cortex ™ -M0 的 32 位 RISC 处理器,以卓越的代码效率为特点,相比于同等的内存大小的 8 位和 16 位器件,预期 ARM 内核能提供更高性能的表现。

CKS32F030xx 家族采用嵌入式的 ARM 内核,因此与所有的 ARM 工具和软件兼容。图 1 显示了器件的家族的框图。

3.2 存储器

该器件具有以下特点:

- 高达 8K 字节的嵌入式 SRAM, 可使用 CPU 的时钟速度进行无等待的读写访问。并且针对需要 高可靠性的应用提供嵌入式校验检查功能。
- 非易失性内存被分为两个区域:
 - 16 至 64K 字节的程序和数据嵌入式闪存。
 - 选项字节。

选项字节用于对内存(4 KB 的粒度)进行写保护设置和/或对整个内存进行读保护设置,以及下列选项:

- 0级:没有读出保护。
- 1级: FLASH 读保护,不允许在调试功能连接的时候或从 RAM 启动的时候对 FLASH 的读写操作。
- 2级:芯片读保护,完全禁止调试功能(Cortex-M0的串行线)和从RAM启动。



3.3 启动模式

在启动时,引导引脚(boot pin)和引导选择选项位用于选择系统启动模式:

- 从用户闪存引导启动
- 从系统内存引导
- 从嵌入式 SRAM 启动

引导加载程序位于系统内存中。它是通过使用引脚 PA14/PA15 或 PA9/PA10 的 USART 来使 Flash 存储器重新编程。

3.4 循环冗余校验计算单元(CRC)

CRC 计算单元用于从一个 32 位数据码和一个 CRC-32 多项式中获得一个 CRC 码。在很多其他应用中,通常使用循环冗余校验的技术来检查数据传输或存储的完整性。在 EN/IEC 60335-1 功能安全标准范围内,这提供了校验 Flash 存储可靠性的技术手段。CRC 计算单元可随时计算软件签名,使得可以在通讯和存储的时候就地完成签名比较。

3.5 电源管理

3.5.1 供电方式

- V_{DD} = 2.4 至 3.6 V: 为 I/O 和内部稳压器供电的外部电源。由外部通过 VDD 引脚提供。
- V_{DDA} = 从 2.4 至 3.6 V: 外部模拟电源为 ADC, 复位模块, RC 振荡器和 PLL 供电(当 ADC 使用时,最小的模拟供电电压是 2.4V)。V_{DDA} 电压必须总是大于或等于 V_{DD} 电压,而且必须先上电。

如何连接电源引脚的详细信息,请参阅图 10。

3.5.2 电源监测

该器件集成了上电复位(POR)和掉电复位(PDR)电路。它们总处于工作状态,确保器件在 2V 以上时正常运作,在阀值 V_{POR/PDR} 以下器件会保持在复位状态,而不需要外部复位电路来监测电源电压是否



低于指定的阈值。

- 在 POR 只监视 V_{DD}供电电压。在启动阶段,它需要 V_{DDA} 先上电,并高于或等于 V_{DD}。
- 在 PDR 监视 V_{DD} 和 V_{DDA} 供电电压,但 V_{DDA} 电源监测可以被禁用(通过编程专用选项位), 以降低功耗,前提是由应用设计来确保 V_{DDA} 一定高于或等于 V_{DD} 。

3.5.3 稳压器

稳压器有两种工作模式并且在复位之后总是启动。

- MR 是被使用在正常工作模式(运行)。
- LPR 可以被用来在停止模式下当有降低功耗的需求。

断电用于待机模式。在待机模式下: 稳压器的输出是高阻状态: 内核电路断电,使得电流消耗为零(同时寄存器和 SRAM 的内容也将丢失)。

3.5.4 低功耗模式

CKS32F030xx 支持三种低功耗模式以便在功耗低,启动时间短,可用的唤醒源之间实现最佳的折衷:

● Sleep 模式

在 Sleep 模式下,只有 CPU 停止。所有外设继续工作,可以将 CPU 在中断/事件发生时唤醒。

Stop 模式

停止模式实现了非常低的功耗,同时保持 SRAM 和寄存器的内容。在内核电压区域所有的时钟都停止,PLL,HSI的 RC 和 HSE 晶体振荡器被禁用。稳压器也可以置于正常或低功率模式。器件可以用任意的 EXTI 线从 Stop 模式唤醒。EXTI 线源可以是 16 个外部线之一或 RTC 报警。

● Stadby 模式

在待机模式下可实现最低的功耗。内部稳压器被关闭,所以整个内核电压区域断电。PLL, HSI RC 和 HSE 晶体振荡器也被关闭。进入待机模式后,SRAM 和寄存器的内容都将丢失,但 RTC 部分的寄存器和待机电路除外。当发生外部复位(NRST 引脚),IWDG 复位,WKUP 引脚上的上升沿,或 RTC 报警时,器件退出待机模式。

注: RTC, IWDG 和对应的时钟源在进入停机或待机模式时不会停止。



3.6 时钟和启动

系统时钟的选择在启动时执行,然而在复位后,内部 8MHz RC 振荡器被选为默认的 CPU 时钟。可以选择 4-32 MHz 的外部时钟,可以用来监测故障。如果检测到故障时,系统会自动切换回内部 RC 振荡器。如果使能的话,就会产生一个软件中断。同样,必要时对 PLL 时钟的进入也有完整的中断管理(例如一个间接使用外部晶振,谐振器或振荡器故障)。允许应用程序通过几个分频器来配置 AHB 和 APB 的频率。AHB 和 APB 的最高频率为 48MHz。




图 2 时钟树

1. CKS32F030x8上 MCO 没有 LSI/LSE 输出。



3.7 通用输入/输出端口(GPIO)

每个 GPIO 引脚都可以通过软件配置为输出(推挽或漏极开路),输入(带或不带上拉或下拉)或复用的外设功能。多数 GPIO 引脚同时具有有数字或模拟的复用功能。

如有必要, I/O 的配置可以被锁住通过一个特定操作序列,以避免对 I/O 寄存器的意外的写入。

3.8 直接存储器访问控制器(DMA)

5 通道通用 DMA 可以管理存储器到存储器,外设到存储器和存储器到外设的传输。DMA 支持环形缓冲区的管理,在控制器达到缓冲区的末尾时不再需要用户代码的干预。

每个通道连接到专用硬件 DMA 请求,支持软件对每个通道的触发。由软件完成 DMA 的配置,源和目标之间传输的数据量都是独立的。DMA 可以用于主要的外设: SPI, I2C, USART, 所有 TIMx 的定时器(除了 TIM14)和 ADC。

3.9 中断和事件

3.9.1 向量嵌套中断控制器(NVIC)

CKS32F030xx 家族嵌入了向量嵌套的中断控制器,能处理多达 32 个可屏蔽中断通道(不包括 Cortex ™-M0 的 16 线中断)和 4 个优先级。

- 紧密耦合的 NVIC 能够快速中断处理
- 中断向量入口地址直接传递到内核
- 紧密耦合的 NVIC 内核接口
- 允许中断的早期处理
- 优先处理晚到的更高优先级的中断
- 支持末尾连锁
- 自动保存处理器状态
- 异常返回机制不会产生指令开销

这个硬件模块以最小的中断延迟提供灵活的中断管理功能。



3.9.2 扩展中断/事件控制器(EXTI)

外部中断/事件控制器包含 24 条沿检测线,用于产生中断/事件请求和唤醒系统。每一路可以独立配置选择触发事件(上升沿,下降沿,两者),也可独立屏蔽。挂起寄存器维持中断请求的状态。EXTI可以在外部线路上检测到比内部时钟周期短的窄脉冲。可以连接到 16 个外部中断线路多达 39 个 GPIO。

3.10 模数转换器 (ADC)

12 位模拟数字转换器有多达 16 个外部和 2 个内部(温度传感器,参考电压测量)通道,可执行单次或扫描模式的转换。 在扫描模式下,自动转换会按照选定的一组模拟输入来执行。ADC 接口可接受 DMA 控制器的服务。

模拟看门狗功能允许非常精确的监测一个、几个或全部的选择通道的转换电压。转换结果超出设定的阈值电压时,会产生一个中断。

3.10.1 温度传感器

温度传感器(TS)产生一个随温度线性变化的电压 Vsense。

温度传感器内部连接到 ADC_IN16 的输入通道,用于将传感器的输出电压转换成数字值。

该传感器具有良好的线性度,但必须进行校准才能获得良好的温度测量精度。由于工艺过程中温度传感器的偏移量因芯片而异,因此未校准的内部温度传感器适用于仅检测温度变化的应用。

校准值名称	描述	内存地址
TS_CAL1	TS_CAL1 TS ADC 原始数据在温度 30 ℃ 得到, V _{DDA} =3.3V	
TS_CAL2	TS ADC 原始数据在温度 110 ℃ 得到, V _{DDA} =3.3V	0x1FFF F7C2 – 0x1FFF F7C3

表 2 温度传感器校准值

3.10.2 内部参考电压(V_{REFINT})

内部参考电压(V_{REFINT})提供了一个稳定的(带隙)电压输出对于 ADC。V_{REFINT} 是内部连接到 ADC_IN17 的输入通道。



表 3 内部参考电压校准值

校准值名称	校准值名称 描述 内存地址	
VREFINT_CAL	原始数据在温度 30 ℃ 得到,V _{DDA} =3.3V	0x1FFF F7BA – 0x1FFF F7BB

3.11 定时器和看门狗

CKS32F030xx 系列器件包括多达 6 个通用定时器和一个高级控制定时器。表 4 比较了高级控制定时器和通用定时器的特征。

定时 **DMA** 计数器类 互补 计数器的 捕获/比 器类 定时器 预分频因子 请求产 分辨率 型 较通道 输出 生 1和65536之间的 高级控 TIM1 16位 上,下,上/下 是 是 4 制 任何整数 1和65536之间的 上,下,上/ 16 位 是 否 TIM3 4 任何整数 下 1和65536之间的 TIM14 16 位 上 否 1 否 任何整数 通用 1和65536之间的 $TIM15^{(1)}$ 16位 上 是 2 是 任何整数 TIM16 1和65536之间的 16 位 是 是 1 任何整数 TIM17 1和65536之间的 基础 $TIM6^{(1)}$ 上 是 16 位 0 否 任何整数

表 4 定时器功能比较

3.11.1 高级控制定时器(TIM1)

高级控制定时器(TIM1)可以被看作是 6 通道三相 PWM 发生器。它具有互补的 PWM 输出,可编程 死区时间插入。它也可以被看作是一个完整的通用定时器。4 个独立的通道,可用于:

- 输入捕捉
- 输出比较
- PWM 生成(边缘或中心对齐模式)
- 单脉冲模式输出

^{1.} 仅在 CKS32F030x8 中使用。



如果作为一个标准的 16 位定时器配置,和 TIMx 定时器具有相同的功能。如果配置为 16 位 PWM 发生器,它具有全调制能力(0-100%)。

在调试模式下, 计数器可以被冻结。

很多功能与那些有相同的架构的标准计时器相同。高级的控制定时器还可以通过定时器链接功能和其他定时器协同工作。

3.11.2 通用定时器(TIM3, 14...17)

在 CKS32F030xx 设备中有五个同步的通用定时器 (差异见表 4)。每个通用定时器可以用来产生 PWM 输出,或作为简单的时基。

TIM3

CKS32F030xx 器件具有一个同步的 4 通道通用定时器。TIM3 基于一个 16 位的自动加载的递加/递减计数器和一个 16 位的预分频器。TIM3 设有 4 个独立的输入捕捉/输出比较,PWM 或单脉冲模式输出的通道。可提供最多 12 个输入捕捉/输出比较/PWM 通道上的最大化的组合。

TIM3 通用定时器可以与 TIM1 的高级控制定时器通过定时器链接功能,同步或事件链接在一起,协同工作。TIM3 提供独立的 DMA 请求产生。这些定时器能够处理正交(增量)的编码器信号和数字输出从 1 到 3 个霍尔效应传感器。在调试模式下,计数器可以被冻结。

TIM14

基于一个 16 位的自动加载的递加计数器和一个 16 位的预分频器。TIM14 设有一个单一通道输入捕/输出比较,PWM 或单脉冲模式输出。在调试模式下,计数器可以被冻结。

TIM15, TIM16 和 TIM17

这些定时器是基于一个 16 位的自动加载的递加计数器和一个 16 位的预分频器。TIM15 有两个独立的 通道而 TIM16 和 TIM17 只有单通道输入捕捉/输出比较,PWM 和单脉冲模式输出。TIM15,TIM16 和 TIM17 可以一起工作,其中 TIM15 还可以与 TIM1 的高级控制定时器通过定时器链接功能,同步或事件链接在一起。TIM15 也可以与 TIM16 和 TIM17 同步。TIM15, TIM16, TIM17 有互补输出死区时间生成和独立的 DMA 请求产生。在调试模式下,计数器可以被冻结。

3.11.3 基本定时器 TIM6

此定时器主要用于产生 DAC 触发。 它也可以被用来作为一种通用的 16 位时基。



3.11.4 独立窗口看门狗(IWDG)

独立的窗口看门狗基于一个 8 位预分频器和 12 位的递减计数器和用户定义的刷新窗口。它由一个独立的 40kHz 的内部 RC 时钟驱动,因为它独立于主时钟运作,所以它可以在停机和待机模式保持运行。它可以用来作为一个看门狗在出现问题时重置设备,或作为自由运行定时器为应用程序提供超时管理。它可通过选项字节由硬件配置或软件配置。在调试模式下,计数器可以被冻结。

3.11.5 系统窗口看门狗(WWDG)

系统窗口看门狗基于一个 7 位的递减计数器,可以设置成自由运行。它可以用来作为看门狗在出现问题时重置设备。它的时钟取自 APB 时钟(PCLK)。它有一个预警中断功能,计数器在调试模式下可以被冻结。

3.11.6 SysTick 定时器

这个定时器是实时操作系统专用的,但也可以作为一个标准的递减计数器使用。它的特点:

- 24 位递减计数器。
- 自装填能力。
- 计数器达到0时,有可屏蔽的系统中断的产生。
- 可编程时钟源(HCLK 或 HCLK/8)。

3.12 实时时钟(RTC)

RTC 是一个独立的 BCD 定时/计数器。其主要特点如下:

- 子秒, 秒, 分钟, 小时(12 或 24 格式), 星期, 日, 月, 年, 在 BCD(二进制编码的十进制)格式的日历。
- 每个月自动校正为 28, 29 (闰年), 30 日和 31 日。
- 更加更加更加可编程同分可分
- 从1到32767 RTC 时钟脉冲的动态校正。这可以用来与主时钟同步。
- 分辨率为 1 ppm 的数字校准电路,来补偿石英晶体误差。



- 2个防篡改检测引脚带可编程滤波器。MCU 可以被篡改事件检测从停机和待机模式唤醒。
- 时间戳功能,可用于保存日历内容。此功能可以通过事件时间戳引脚,或通过篡改事件触发。MCU 可以被时间戳事件从停机和待机模式唤醒。
- 参考时钟检测:一个更精确的秒源时钟(50或60赫兹)可以用来提高日历精度。

RTC 时钟源可以是:

- 一个 32.768 kHz 的外部晶振。
- 一个谐振器或振荡器。
- 内部低功耗 RC 振荡器(典型频率为 40 kHz)。
- 高速的外部时钟除以32。

3.13 内部集成电路接口(I²C)

多至两个 I2C 接口(I2C1 和 I2C2)可以在多主或从模式运作。既可以支持标准模式(高达 100 千比特/秒)也可以支持快速模式(高达 400 千比特/秒),I2C1 更支持超快速模式 Plus(高达 1 兆位/秒),20 mA输出驱动能力。

都支持 7 位和 10 位寻址模式,多个 7 位从地址(2 地址,其中一个功能可屏蔽)。它们还包括可编程的模拟和数字噪声滤波器。

表 5 I2C 模拟和数字滤波器的比较

	模拟滤波器	数字滤波器
抑制尖峰脉冲宽度 ≥50 纳秒		可编程长度从 1 到 15 个 I2C 外设时钟
好处	可在停止模式使用	 额外的过滤能力超过标准的要求。 稳定长度
缺点	受温度, 电压和工艺的变化影响	从停止模式唤醒时会自动禁用

此外,I2C1 的提供 SMBus 2.0 及 1.1 的 PMBus 硬件支持: ARP 功能, 主机通知协议, 硬件 CRC (PEC) 的生成/校验, 超时核查和警报协议管理。I2C1 还拥有独立于 CPU 时钟的时钟域, 允许 I2C1 根据从地址匹配事件将 MCU 从停止模式唤醒。I2C 接口可接受 DMA 控制器的服务。I2C1 和 I2C2 之间的差异请参考表 6。

SMBus



X

表 6 CK3521 050AX [1] 12C 共行。	7110	
I2C 的功能 ⁽¹⁾	I2C1	I2C2
7 位寻址模式	X	X
10 位寻址模式	X	X
标准模式(高达 100 千比特/秒)	X	X
快速模式(高达 400 千比特/秒)	X	X
快速模式 Plus 20mA 输出驱动器的 I/O(高达 1 兆位/秒)	X	-

表 6 CKS32F030xx 的 I2C 具体功能(1)

3.14 通用同步/异步收发器(USART)

器件內置多达两个通用同步/异步收发器(USART1 和 USART2),通信速度可达 6Mbit/s。它们提供硬件管理的 CTS 和 RTS 信号,多处理器通信模式,主同步通信和单线半双工通信模式。USART1 的还支持自动波特率功能。USART 接口可接受 DMA 控制器的服务。下表给出了USART1 和 USART2 之间的区别。

te / Classification of the Sea		
USART 模式/特征	USART1	USART2
调制解调器硬件流控制	X	X
使用 DMA 持续通信	X	X
多处理器通信	X	X
同步模式	X	X
单线半双工通信	X	X
接收超时中断	X	-
自动波特率检测	X	-

表 7 CKS32F030xx USART 设备(1)

3.15 串行外设接口(SPI)

多达两个 SPI 能够实现高达 18Mbit/s 的通信,在主模式和从模式,在全双工和半双工通信模式中。3 位分频器提供 8 主模态频率和帧大小配置从 4 位至 16 位。SPI1 和 SPI2 的区别请参考表 8。

70 CR5521 050AX 51 1 1/2	• 坦	
SPI 特征 ⁽¹⁾	SPI1	SPI2
调制 CRC 计算	X	X
Rx/Tx FIFO	X	X

表 8 CKS32F030xx SPI 设备

^{1.} X 代表支持的功能。

^{1.} X 代表支持的功能。



NSS 脉冲模式	X	X
TI 模式	X	X

1. X 代表支持的功能。


3.16 两线串行调试端口(SW-DP)

ARM 的 SW-DP 接口允许通过串行线调试工具连接到单片机。





4 引线和引脚说明








图 5 LQFP32 引脚封装脚位图






图 6 TSSOP20 引脚封装脚位图

表 9 引出线表中使用的缩写

W > 1100W W/1111/111/1			
名称	缩写		定义
引脚名	除非在指定的 功能与引脚名称		下面有括号说明,在复位期间和之后,引脚作为实际使用的
	S		电源引脚
引脚类型	I		仅作为输入
	I/O		输入/输出引脚
	FT		5 Y 容忍的 1/O
	FTf		5V容忍 I/O,FM+能力
710 /41/4	TTa		3.3V 容忍的 I/O 直接连接到 ADC
I/O 结构	TC		标准的 3.3V I/O
	В		专用的 BOOT0 脚
	RST		带弱上拉电阻的双向复位引脚
注	除非另有说明指定,所		有的 I/O 在复位期间和复位之后,都会设置为浮空输入。
71 1417-1.46	备用功能	通过 GP	YOx_AFR 寄存器选择功能
引脚功能	附加功能	功能直接	妾通过外设寄存器来选择/启用



表 10 引脚定义

	引馬	却号						引脚功	能
LQFP64	LQFP48	LQFP32	TSSOP20	引脚名称(复位后的 功能)	引脚类型	I/O 结构	注	备用功能	附加功能
1	1	-	-	VDD	S			备用电源	
2	2	1	ı	PC13	I/O	TC	(1)	-	RTC_TAMP1, RTC_TS, RTC_OUT, WKUP2
3	3	-	1	PC14_OSC32_IN (PC14)	I/O	TC	(1)	-	OSC32_IN
4	4	-	1	PC15_OSC32_OUT (PC15)	I/O	TC	(1)	-	OSC32_OUT
5	5	2	2	PF0_OSC_IN(PF0)	I/O	FT	XX	-	OSC_IN
6	6	3	3	PF1_OSC_OUT (PF1)	I/O	FI		-	OSC_OUT
7	7	4	4	NRST	I/O	RST	1	器件复位输入/内部复位输出(低电 平有效)	
8	-	-	-	PC0	I/O\	TTa		EVENTOUT	ADC_IN10
9	-	-	-	PC1	I/O	TTa		EVENTOUT	ADC_IN11
10	-	-	-	PC2	I/O	TTa		EVENTOUT	ADC_IN12
11	-	-	-	PC3	I/O	TTa		EVENTOUT	ADC_IN13
12	8	-	-	VSSA	S			模拟	也
13	9	5	5	VDDA	S			模拟电	源
14	10	6	6	PA0	I/O	TTa		USART1_CTS ⁽²⁾ USART2_CTS ⁽³⁾	ADC_IN0, RTC_TAMP2, WKUP1
15	11	7	7	PA1	I/O	ТТа		USART1_RTS ⁽²⁾ , USART2_RTS ⁽³⁾ , EVENTOUT	ADC_IN1
16	12	8	8	PA2	I/O	ТТа		USART1_TX ⁽²⁾ USART2_TX ⁽³⁾ TIM15_CH1 ⁽³⁾	ADC_IN2



表 10 引脚定义 (续 1)

	引用	却号		7,010	71/24/C			引脚功	能
LQFP64	LQFP48	LQFP32	TSSOP20	引脚名称(复位后 的功能)	引脚类型	I/O 结构	注	备用功能	附加功能
17	13	9	9	PA3	I/O	ТТа		USART1_RX ⁽²⁾ USART1_RX ⁽³⁾ TIM15_CH2 ⁽³⁾	ADC_IN3
18	-	-	-	PF4	I/O	FT		EVENTOUT	-
19	-	1	1	PF5	I/O	FT		EVENTOUT	-
20	14	10	10	PA4	I/O	ТТа		SPI1_NSS, USART1_CK ⁽²⁾ , USART1_CK ⁽³⁾ TIM14_CH1	ADC_IN4
21	15	11	11	PA5	I/O	ТТа	χ_{λ}	SPI1_SCK	ADC_IN5
22	16	12	12	PA6	1/0	тта		SPI1_MISO, TIM3_CH1, TIM1_BKIN, TIM16_CH1, EVENTOUT	ADC_IN6
23	17	13	13	PA7	I/O	TTa		SPI1_MOSI, TIM3_CH2, TIM14_CH1, TIM1_CH1N, TIM17_CH1, EVENTOUT	ADC_IN7
24	-	-	-	PC4	I/O	TTa		EVENTOUT	ADC_IN14
25	-	-	-	PC5	I/O	ТТа		-	ADC_IN15
26	18	14	-	PB0	I/O	ТТа		TIM3_CH3, TIM1_CH2N, EVENTOUT	ADC_IN8
27	19	15	14	PB1	I/O	ТТа		TIM3_CH4, TIM14_CH1, TIM1_ CH3N	ADC_IN9
28	20	1	-	PB2	I/O	FT	(4)	-	-
29	21	-	-	PB10	I/O	FT		I2C1_SCL ⁽²⁾ I2C2_SCL ⁽³⁾	-



表 10 引脚定义(续 2)

				衣 10 与	脚正又	(-), L /	П	I	
	引力	脚号			=11			引脚功	能
LQFP64	LQFP48	LQFP32	TSSOP20	引脚名称(复位后 的功能)	引脚类型	1/0 结构	注	备用功能	附加功能
30	22	-	-	PB11	I/O	FT		I2C1_SDA ⁽²⁾ , I2C2_SDA ⁽³⁾ EVENTOUT	-
31	23	16	-	VSS	S			数字:	地
32	24	17	16	VDD	S			数字电	上源
33	25	-	-	PB12	I/O	FT		SPI1_NSS ⁽²⁾ , SPI2_NSS ⁽³⁾ TIM1_BKIN EVENTOUT	-
34	26	-	-	PB13	I/O	FT		SPI1_SCK ⁽²⁾ SPI2_SCK ⁽³⁾ TIM1_CH1N	-
35	27	-1	1	PB14	1/0	E		SPI1_MISO ⁽²⁾ , SPI1_MISO ⁽³⁾ TIM1_CH2N, TIM15_CH1 ⁽³⁾	-
36	28	-	-	PB15	I/O	FT		SPI1_MOSI ⁽²⁾ , SPI2_MOSI ⁽³⁾ TIM1_CH3N, TIM15_CH1N ⁽³⁾ TIM15_CH2 ⁽³⁾	RTC_REFIN
37	_	_	_	PC6	I/O	FT		TIM3_CH1	-
38	_	_	_	PC7	I/O	FT		TIM3_CH2	-
39	_	_	_	PC8	I/O	FT		TIM3_CH3	-
40	_	_	_	PC9	I/O	FT		TIM3_CH4	-
41	29	18	-	PA8	I/O	FT		USART1_CK, TIM1_CH1, EVENTOUT, MCO	-
42	30	19	17	PA9	I/O	FT		USART1_TX, TIM1_CH2, TIM15_BKIN ⁽³⁾ I2C1_SCL ⁽²⁾	-



表 10 引脚定义(续 3)

	引用	却号		10 T				引脚功	能
LQFP64	LQFP48	LQFP32	TSSOP20	引脚名称(复位后 的功能)	引脚类型	I/O 结构	注	复用功能	附加功能
43	31	20	18	PA10	I/O	FT		USART1_RX, TIM1_CH3, TIM17_ BKIN, I2C1_SDA ⁽²⁾	-
44	32	21	1	PA11	I/O	FT		USART1_CTS, TIM1_CH4, EVENTOUT	-
45	33	22	1	PA12	I/O	FT		USART1_RTS, TIM1_ETR, EVENTOUT	-
46	34	23	19	PA13 (SWDIO)	I/O	FT	(5)	IR_OUT, SWDIO	-
47	35	-	-	PF6	I/O	FT		I2C1_SCL ⁽²⁾ , I2C2_SCL ⁽³⁾	-
48	36	-	-	PF7	I/O	FT		I2C1_SDA ⁽²⁾ , I2C2_SDA ⁽³⁾	-
49	37	24	20	PA14(SWCLK)	1/0	FT	(5)	USART1_TX ⁽²⁾ , USART2_TX ⁽³⁾ SWCLK	-
50	38	25	-	PA15	I/O	FT		SPI1_NSS, USART1_ RX ⁽²⁾ , USART2_ RX ⁽³⁾ EVENTOUT	-
51	-	-	-	PC10	I/O	FT		-	-
52	-	-	-	PC11	I/O	FT		-	-
53	-	-	-	PC12	I/O	FT		-	-
54	-	-	-	PD2	I/O	FT		-	-
55	39	26	-	PB3	I/O	FT		SPI1_SCK, EVENTOUT	-
56	40	27	-	PB4	I/O	FT		SPI1_MISO, TIM3_CH1, EVENTOUT	-
57	41	28	-	PB5	I/O	FT		SPI1_MOSI, I2C1_ SMBA, TIM16_BKIN, TIM3_CH2	-



58	42	29	-	PB6	I/O	FTf		I2C1_SCL, USART1_TX, TIM16_ CH1N	-
59	43	30	-	PB7	I/O	FTf		I2C1_SDA, USART1_RX, TIM17_ CH1N	
60	44	31	1	BOOT0	I	В		引导存储器	
61	45	-	-	PB8	I/O	FTf	(5)	I2C1_SCL, TIM16_ CH1	-
62	46	-		PB9	I/O	FTf		I2C1_SDA, IR_OUT, TIM17_CH1, EVENTOUT	-
63	47	32	15	VSS	S			数字	地
64	48	1	16	VDD	S			数字电	源

- 1. PC13, PC14和PC15的供电要通过一个电源开关。由于开关只能够吸收有限大小的电流(3mA), PC15, PC13的GPIO 输出模式是受限的:
 - 速度不应超过2兆赫兹与30pF的最大负荷
 - 这些个 GPIO 不能被用来作为电流源(例如:驱动 LED)。
- 2. 该功能仅在 CKS32F030x6 和 CKS32F030x4 中可使用。
- 3. 该功能仅在 CKS32F030x8 中可使用。
- 4. 在 LQFP32 封装, PB2 和 PB8 视作不连接的引脚(即使它们在该封装不可用,不通过硬件强制规定)。
- 5. 复位后,这些引脚被配置为SWDIO和SWCLK备用功能,对SWDIO引脚的内部上拉和对SWCLK脚的内部下拉功能是打开的。



表 11 选择交替功能通过寄存器 GPIOA_AFR 对于接口 A

	•	K 11 217 C					
引脚 名称	AF0	AF1	AF2	AF3	AF4	AF5	AF6
		USART1_CTS ⁽¹⁾					
PA0	-	USART2_CTS ⁽²⁾	-	-	-	-	-
		USART1_RTS ⁽¹⁾					
PA1	EVENTOUT	USART2_RTS ⁽²⁾	-	-	-	-	-
		USART1_TX ⁽¹⁾					
PA2	TIM15_CH1 ⁽²⁾	USART2_TX ⁽²⁾	-	-	-	-	-
		USART1_RX ⁽¹⁾					
PA3	TIM15_CH2 ⁽²⁾	USART2_RX ⁽²⁾	-	-	-	-	-
		USART1_CK ⁽¹⁾					
PA4	SPI1_NSS	USART2_CK ⁽²⁾	-	-	TIM14_CH1	-	-
PA5	SPI1_SCK	-	-	-	-	-	-
PA6	SPI1_MISO	TIM3_CH1	TIM1_BKIN	-	-	TIM16_CH1	EVENTOUT
PA7	SPI1_MOSI	TIM3_CH2	TIM1_CHIN	-	TIM14_CH1	TIM17_CH1	EVENTOUT
PA8	MCO	USART1_CK	TIM1_CH1	EVENTOUT	, -	-	-
PA9	TIM15_BKIN ⁽²⁾	USART1_TX	TIM1_CH2	- 1	12C1_SCL ⁽¹⁾	-	-
PA10	TIM17_BKIN	USART1_RX	TIM1_CH3	ZZ	12C1_SDA ⁽¹⁾	-	-
PA11	EVENTOUT	USART1_CTS	TIM1_CH4		-	-	-
PA12	EVENTOUT	USART1_RTS	TIM1_ETR	(- D)	-	-	-
PA13	SWDIO	IR_OUT	- /x	K -	-	-	-
DA 1.4	CWCLV	USART1_TX ⁽¹⁾					
PA14	SWCLK	USART2_TX ⁽²⁾	- ///	-	-	-	-
DA 15	CDI1 NCC	USART1_RX ⁽¹⁾	5	EVENTOUT			
PA15	SPI1_NSS	USART2_RX ⁽²⁾	-	EVENTOUT	-	-	-

- 1. 该功能仅在 CKS32F030x6 和 CKS32F030x4 中可使用。
- 2. 该功能仅在 CKS32F030x8 中可使用。



表 12 选择交替功能通过寄存器 GPIOB_AFR 对于接口 B

					
引脚名称	AF0	AF1	AF2	AF3	
PB0	EVENTOUT	TIM3_CH3	TIM1_CH2N	-	
PB1	TIM14_CH1	TIM3_CH4	TIM1_CH3N	-	
PB2	-	-	-	-	
PB3	SPI1_SCK	EVENTOUT	-	-	
PB4	SPI1_MISO	TIM3_CH1	EVENTOUT	-	
PB5	SPI1_MOSI	TIM3_CH2	TIM16_BKIN	I2C1_SMBA	
PB6	USART1_TX	I2C1_SCL	TIM16_CH1N	-	
PB7	USART1_RX	I2C1_SDA	TIM17_CH1N	-	
PB8	-	I2C1_SCL	TIM16_CH1	-	
PB9	IR_OUT	I2C1_SDA	TIM17_CH1	EVENTOUT	
DD 10		I2C1_SCL ⁽¹⁾			
PB10	-	I2C2_SCL ⁽²⁾	-	-	
DD 11		I2C1_SDA ⁽¹⁾			
PB11	EVENTOUT	I2C2_SDA ⁽²⁾	-	-	
DD 12	SPI1_NSS ⁽¹⁾		TO AL DIZDI		
PB12	SPI2_NSS ⁽²⁾	EVENTOUT	LIMI_BKIN	-	
DD 12	SPI1_SCK ⁽¹⁾		TIM1_BKIN - TIM1_CH1N -		
PB13	SPI2_SCK ⁽²⁾		TIMI_CHIN	-	
DD 1.4	SPI1_MISO(1)	TIMALE OF LINE	TIM1 CHON		
PB14	SPI2_MISO(2)	TIM15_CH1®	TIM1_CH2N	-	
DD 15	SPI1_MOSI ⁽¹⁾	TIME CHOO	TIM1 CHON	TIM15 CHING	
PB15	SPI2_MOSI ⁽²⁾	TIM15 CH2 ⁽²⁾	TIM1_CH3N	TIM15_CH1N ⁽²⁾	

- 1. 该功能仅在 CKS32F030x6 和 CKS32F030x4 中可使用。
- 2. 该功能仅在 CKS32F030x8 中可使用。



5 内存映射




图 7 CKS32F030xx 内存映射



表 13 CKS32F030xx 外设寄存器起始地址


总线	起始地址	尺寸	外设
	0x4800 1800 – 0x5FFF FFFF	~384 MB	Reserved
	0x4800 1400 – 0x4800 17FF	1KB	GPIOF
	0x4800 1000 – 0x4800 13FF	1KB	Reserved
	0x4800 0C00 – 0x4800 0FFF	1KB	GPIOD
AHB2	0x4800 0800 – 0x4800 0BFF	1KB	GPIOC
	0x4800 0400 – 0x4800 07FF	1KB	GPIOB
	0x4800 0000 – 0x4800 03FF	1KB	GPIOA
	0x4002 4400 – 0x47FF FFFF	~128 MB	Reserved
	0x4002 3400 – 0x4002 43FF	4 KB	Reserved
	0x4002 3000 – 0x4002 33FF	1 KB	CRC
	0x4002 2400 – 0x4002 2FFF	3 KB	Reserved
4 VID 1	0x4002 2000 – 0x4002 23FF	1 KB	FLASH Interface
AHB1	0x4002 1400 – 0x4002 1FFF	3 KB	Reserved
	0x4002 1000 – 0x4002 13FF	KB	RCC
	0x4002 0400 – 0x4002 0FFF	3 KB	Reserved
	0x4002 0000 – 0x4002 03FF	1 KB	DMA
	0x4001 8000 – 0x4001 FFFF	32 KB	Reserved
	0x4001 5C00 – 0x4001 7FFF	9 KB	Reserved
	0x4001 5800 – 0x4001 5BFF	1 KB	DBGMCU
	0x4001 4C00 – 0x4001 57FF	3 KB	Reserved
	0x4001 4800 – 0x4001 4BFF	1 KB	TIM17
	0x4001 4400 – 0x4001 47FF	1 KB	TIM16
	0x4001 4000 – 0x4001 43FF	1 KB	TIM15 ⁽¹⁾
APB	0x4001 3C00 – 0x4001 3FFF	1 KB	Reserved
Arb	0x4001 3800 – 0x4001 3BFF	1 KB	USART1
	0x4001 3400 – 0x4001 37FF	1 KB	Reserved
	0x4001 3000 – 0x4001 33FF	1 KB	SPI1
	0x4001 2C00 – 0x4001 2FFF	1 KB	TIM1
	0x4001 2800 – 0x4001 2BFF	1 KB	Reserved
	0x4001 2400 – 0x4001 27FF	1 KB	ADC
	0x4001 0800 – 0x4001 23FF	7 KB	Reserved



表 13 CKS32F030x 外设寄存器起始地址(续)

总线	起始地址	尺寸	外设
	0x4001 0400 – 0x4001 07FF	1 KB	EXTI
APB	0x4001 0000 – 0x4001 03FF	1 KB	SYSCFG
	0x4000 8000 – 0x4000 FFFF	32 KB	Reserved
	0x4000 7400 – 0x4000 7FFF	3 KB	Reserved
	0x4000 7000 – 0x4000 73FF	1 KB	PWR
	0x4000 5C00 – 0x4000 6FFF	5 KB	Reserved
	0x4000 5800 – 0x4000 5BFF	1 KB	I2C2 ⁽¹⁾
	0x4000 5400 – 0x4000 57FF	1 KB	I2C1
	0x4000 4800 – 0x4000 53FF	3 KB	Reserved
	0x4000 4400 -0x4000 47FF	1 KB	USART2 ⁽¹⁾
	0x4000 3C00 - 0x4000 43FF	2 KB	Reserved
	0x4000 3800 – 0x4000 3BFF	1 KB	SPI2 ⁽¹⁾
	0x4000 3400 – 0x4000 37FF	1 KB	Reserved
APB	0x4000 3000 – 0x4000 33FF	l KB	IWDG
	0x4000 2C00 – 0x4000 2FFF	1 KB	WWDG
	0x4000 2800 – 0x4000 2BFF	1 KB	RTC
	0x4000 2400 – 0x4000 27FF	1 KB	Reserved
	0x4000 2000 - 0x4000 23FF	1 KB	TIM14
	0x4000 1400 – 0x4000 1FFF	3 KB	Reserved
	0x4000 1000 – 0x4000 13FF	1 KB	TIM6 ⁽¹⁾
	0x4000 0800 – 0x4000 0FFF	2 KB	Reserved
	0x4000 0400 – 0x4000 07FF	1 KB	TIM3
	0x4000 0000 – 0x4000 03FF	1 KB	Reserved

^{1.} 该功能仅在 CKS32F030x8 中可使用,对于 CKS32F030x6 和 CKS32F030x4,该区域是保留位。



6 电气特性

6.1 参数条件

除非特别说明,所有电压的都以 Vss 为基准。

6.1.1 最小和最大数值

除非特别说明,在生产线上通过对 100%的产品在环境温度 $T_A=25$ $\mathbb C$ 和 $T_A=T_A$ max 下执行的测试(T_A max 与选定的温度范围匹配),所有最小和最大值将在最坏的环境温度、供电电压和时钟频率条件下得到保证。

在每个表格下方的注解中说明为通过综合评估、设计模拟和/或工艺特性得到的数据,不会在生产线上进行测试;在综合评估的基础上,最小和最大数值是通过样本测试后,取其平均值再加减三倍的标准分布(平均±3σ)得到。

6.1.2 典型数值

除非特别说明,典型数据是基于 $T_A=25$ \mathbb{C} 和 $V_{DD}=V_{DDA}=3.3V$ 。这些数据仅用于设计指导而未经测试。 典型的 ADC 精度数值是通过对一个标准的批次采样,在所有温度范围下测试得到,95%产品的误差小于等于给出的数值(平均 $\pm 2\sigma \Sigma$)。

6.1.3 典型曲线

除非特别说明,典型曲线仅用于设计指导而未经测试。


6.1.4 负载电容

测量引脚参数时的负载条件示于图 8中。

6.1.5 引脚输入电压

引脚上输入电压的测量方式示于图 8 中。





6.1.6 供电方案





图 10 供电方案

注: 每个供电对(V_{DD}/V_{SS}, V_{DDA}/V_{SSA}等)必须如上图所示,与滤波陶瓷电容器解耦。这些电容器必须尽可能靠近或低于 PCB 底部的适当引脚,以确保器件的功能良好。



6.1.7 电流消耗测量




图 11 电流消耗测量方案

6.2 绝对最大额定值

加在器件上的载荷如果超过绝对最大额定值列表(表 14, 表 15, 表 16)中给出的值,可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷,并不意味在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。

表 14 电压特性(1)

符号	描述	最小值	最大值	单 位
$V_{DD} - V_{SS}$	外部主供电电压(包含 VDDA 和 VDD)	-0.3	4.0	
$V_{\mathrm{DD}} - V_{\mathrm{DDA}}$	允许电压不同对于 $V_{DD} > V_{DDA}$	-	0.4	
	在引脚 FT 和 FTf 上的输入电压	V _{SS} -0.3	$4.0 \\ 0.4 \\ V_{DD} + 4.0^{(3)} \\ 4.0 \\ V_{DD} + 4.0^{(3)} \\ 4.0 \\ 50 \\ 50$	v
$V_{IN}^{(2)}$	在引脚 TTa 上的输入电压	V _{SS} -0.3	4.0	V
V IN	BOOT0	0	V _{DD} +4.0 ⁽³⁾	
	在其它引脚上的输入电压	V _{SS} -0.3	4.0	
$ \Delta V_{DDx} $	不同供电引脚之间的电压差		50	mV
$\left V_{SSX}-V_{SS}\right $	不同接地引脚之间的电压差	-	50	mV
V _{ESD(HBM)}	ESD 静电放电电压(人体模型)	参见	L第 6.3.12 节	

- 1. 所有的电源(V_{DD}, V_{DDA})和地(V_{SS}, V_{SSA})引脚必须始终连接到外部允许范围内的供电系统上。
- 2. V_{IN}绝对不可以超过它的极限。根据表 15 为最大允许注入电流值。



表 15 电流特性

符号	描述	最大值	单位
ΣI_{VDD}	经过所有 VDD 电源线的总电流(供应电流)(1)	120	
ΣI_{VSS}	经过所有 VSS 地线的总电流(流出电流)(1)	-120	
I _{VDD(PIN)}	经过每个 VDD 电源引脚的最大电流(供应电流) ⁽¹⁾	100	
I _{VSS(PIN)}	经过每个 VSS 地线引脚的最大电流(流出电流)(1)	-100	
Ţ	任意 I/O 和控制引脚上的输出灌电流	25	
$I_{IO(PIN)}$	任意 I/O 和控制引脚上的输出电流	-25	A
21	所有 I/O 和控制引脚上的总输出灌电流 ⁽²⁾	80	mA
$\Sigma I_{IO(PIN)}$	所有 I/O 和控制引脚上的总输出电流 ⁽²⁾	-80	
	FT 和 FTf 引脚的注入电流 ⁽³⁾	-5/+0	
I _{INJ(PIN)} (3)	TC 和 RST 引脚的注入电流 ⁽⁴⁾	±5	
	TTa 引脚的注入电流 ⁽⁵⁾	±5	
∑I _{INJ(PIN)}	总注入电流(所有 I/O 和控制引脚上的和) ⁽⁶⁾	±25	

- 1. 所有的电源(VDD, VDDA)和地(VSS, VSSA)引脚必须始终连接到外部允许范围内的供电系统上。
- 2. 此电流消耗必须正确地分布在所有的 I/O 口和控制引脚上。总输出电流不能供应/流出在两个连续供电引脚中间适用于高引脚数 OFP 封装。
- 3. 如果 $V_{IN} > V_{DDIOx}$ 会引发正向注入,而 $V_{IN} < V_{SS}$ 则会引发反向注入。 $I_{INJ(PIN)}$ 绝对不可以超过它的极限。根据表 14,对于最大值允许输入电压值。
- 4. 正向注入是不可能在这些 I/O 上并且也不可能出现在输入电压低于特定最大值。
- 5. 在这些 I/O 正向注入是由于 $V_{IN} > V_{DDA}$ 引起的。反向注入会干扰器件上模拟的性能。请参考表 49 下面的注释 2。
- 6. 当几个 I/O 口同时有注入电流时, $\sum I_{INJ(PIN)} \sum I_{INJ(PIN)}$ 的最大值为正向注入电流与反向注入电流的即时绝对值之和(瞬时值)。

表 16 温度特性

符号	描述	数值	单位
T_{STG}	储存温度范围	-65~+150	${\mathcal C}$
T_{J}	最大结温	150	$\mathcal C$

6.3 工作条件

6.3.1 通用工作条件

表 17 通用工作条件

符号	参数	条件	最小值	最大值	单位
f_{HCLK}	内部 AHB 时钟频率	-	0	48	MHz
f_{PCLK}	内部 APB 时钟频率	-	0	48	MITIZ



V_{DD}	标准工作电压	-	2.4	3.6	V
V_{DDA}	模拟工作电压	必须大于或等于 V _{DD}	2.4	3.6	V
		TC和RST引脚	-0.3	V _{DDIOX} +0.3	
V	 引脚绘》由压	在 TTa 引脚	-0.3	$V_{DDA} + 0.3^{(2)}$	v
VIN	V _{IN} 引脚输入电压	在FT和FTf引脚	-0.3	5.5(2)	V
		BOOT0	0	5.5	
		LQFP48	-	364	
P_D	功率耗散在温度标号 6 TA =85 ℃ ⁽¹⁾	LQFP32	-	357	mW
		TSSOP20	-	263	
т	环 控 泪 庇 / 泪 庇 标 二 C / C / C / C / C / C / C / C / C / C	最大功率耗散	-40	85	
T_A	环境温度(温度标号 6)	低功率耗散(2)	-40	105	${\mathcal C}$
T_{J}	结温范围	温度标号6	-40	105	

- 1. 如果 T_A 降低,更高的 P_D 值可以被允许只要 T_J 没有超过 T_{Jmax} 。
- 2. 在低功耗散状态, T_A 可以扩展到这个范围,只要 T_J 不超过 T_{Jmax} 。(可以参见 7.2.1 热特性)

6.3.2 上电和掉电时的工作条件

下表 18 中给出的参数是在表 17 中总结的一般工作条件下测试得出。

表 18 上电和掉电时的工作条件

符号	参数	条件	最小值	最大值	单位
t	V _{DD} 上升速率	\mathbf{C}	0	8	
$t_{ m VDD}$	V _{DD} 下降速率		20	8	ug/M
4	V _{DDA} 上升速率		0	8	μs/V
t_{VDDA}	V _{DDA} 下降速率	-	20	∞	

6.3.3 内嵌复位和电源控制模块特性

下表 19 中给出的参数是依据表 17 列出的环境温度下和 VDD 供电电压下测试得出。

表 19 内嵌复位和电源控制模块特性

符号	参数	条件	最小值	典型值	最大值	单位
V (1)	上电/掉电复位阀值	下降沿	1.80(2)	1.88	2.06	V
V _{POR/PDR} ⁽¹⁾	上 电/挥电 友	上升沿	1.84 ⁽³⁾	1.90	2.10	V
$V_{PDRhyst}^{(1)}$	PDR 迟滞		-	40	-	mV
T _{RSTTEMPO} ⁽³⁾	· · · · · · · · · · · · · · · · · · ·		1.50	2.50	4.50	ms

- 1. POR 检测器监督 V_{DD}和 V_{DDA}(如果保持在选项字节中启用)。POR 检测器只监督 V_{DD}。
- 2. 产品的特性由设计保证至最小的数值 VPOR/PDR。
- 3. 由设计保证,不在生产中测试。



6.3.4 内置的参照电压

下表 20 中给出的参数是依据表 17 列出的环境温度下和 VDD 供电电压下测试得出。

表 20 内置的参照电压

符号	参数	条件	最小值	典型值	最大值	单位
V _{REFINT}	内置参照电压	$-40 \text{C} < \text{T}_{\text{A}} < +85 \text{C}$	1.194	1.20	1.228(1)	V
4	当读出内部参考电压时,			<i>5</i> 1	17.1 ⁽²⁾	
t _{S_vrefint}	ADC 的采样时间		-	5.1	17.1(3)	μs
Α.	内部参考电压在所有温	V 2V +10m2V			10 ⁽²⁾	
$\Delta_{ m VREFINT}$	度范围内	$V_{DDA} = 3V \pm 10mV$	-	-	10(-7	mv
T _{Coeff}	温度系数		-	-	100(2)	ppm/ °C

- 1. 数据基于表征结果,未在生产中测试。
- 2. 由设计保证,不在生产中测试。

6.3.5 供电电流特性

电流消耗是多种参数和因素的综合指标,这些参数和因素包括工作电压、环境温度、I/O 引脚的负载、产品的软件配置、工作频率、I/O 脚的翻转速率、程序在存储器中的位置以及执行的代码等。

电流消耗的测量方法说明,详见图 11。

本节中给出的所有运行模式下的电流消耗测量值,都是在执行一套精简的代码,能够得到 CoreMark 代码等效的结果。

典型和最大电流消耗

微控制器处于下列条件:

- 所有的 I/O 引脚都处于模拟输入模式。
- 所有的外设都处于关闭状态,除非特别说明。
- 闪存存储器的访问时间调整到 f_{HCLK} 的频率
 - 0~24MHz 时为 0 个等待周期
 - 超过 24MHz 时为 1 个等待周期
- 当开启外设时: f_{PCLK} = f_{HCLK}。

表 21 中给出的参数,是依据表 17 列出的环境温度下和 VDD 供电电压下测试得出。



表 21 V_{DD} 提供的典型和最大电流消耗在 V_{DD} =3.6 $V^{(1)}$

				戶	f有外设	X
符号	参数	条件	f_{HCLK}	典型值	Max @ TA ⁽¹⁾	単位
				典望徂	85 ℃	111.
	运行模式下的供应	HSI 或 HSE 时钟,PLL 开	48MHz	11.1	22.8	
	电流,从 Flash 执行	not 蚁 not 町 秤,PLL /	24MHz	12.2	13.2	
	代码	HSI 或 HSE 时钟,PLL 关	8MHz	4.4	5.2	
	运行模式下的供应	HSI 或 HSE 时钟,PLL 开	48MHz	11.4	23.2	
I_{DD}	电流,从 RAM 执行	nsi 或 nsc 町町, FLL /	24MHz	11.2	12.2	mA
	代码	HSI 或 HSE 时钟,PLL 关	8MHz	4.0	4.5	
	睡眠模式下的供应	HSI 或 HSE 时钟,PLL 开	48MHz	14	15.3	
	电流,从 Flash 或	24MHz	7.3	7.8		
	RAM 执行代码	HSI 或 HSE 时钟,PLL 关	8MHz	2.6	2.9	

1. 由综合评估得出,不在生产中测试。

表 22 V_{DDA} 提供的典型和最大电流消耗

			ZXX	$V_{\rm D}$	_{DA} =3.6V	
符号	参数	条件 ⁽¹⁾	f HCLK	典型值	Max @ TA ⁽²⁾	单位
		X	ナノ	典空阻	85 ℃	单位 μA
	运行模式下的	HSE 旁路, PLL 开	48MHz	175	215	
	世 17 模式下的 供应电流,从	HSE 旁路, PLL 美	8MHz	3.9	4.9	
	Flash 或 RAM	HSL 方町, FLL 大	1MHz	2.8	4.1	
	执行代码	HSI时钟, PLL 开	48MHz	244	275	
I_{DDA}	1) [[] (]	HSL时钟, PLL 关	8MHz	85	105	
1DDA	睡眠模式下的	HSE 旁路, PLL 开	48MHz	174	215	μΑ
	世 供应电流,从	HSE 旁路, PLL 关	8MHz	3.9	4.9	
	Flash 或 RAM	HSL 方时, FLL 大	1MHz	3.9	4.9	
	执行代码	HSI 时钟, PLL 开	48MHz	244	299	
	ር-ዛን 1 1 ነላር	HSI 时钟, PLL 关	8MHz	85	105	

- 1. 电流消耗从 V_{DDA} 电源与电子外设的关闭与否,运行或睡眠模式,或者从 Flash 或者 RAM 执行程序都无关。此外,当 PLL 关闭, I_{DDA} 与频率无关。
- 2. 数据基于特征结果,而非生产中测试。



表 23 在停机和待机模式下典型和最大的 VDD 消耗

			典型值@V _{DD}	最大值	
符号	参数	条件	$(V_{DD}=V_{DDA})$	取八诅	单位
			3.6V	$T_A = 85 \mathrm{C}$	
		运行模式下稳压器,所有振荡	19	48	
	停止模式下的供电电流	器关	19	40	
I_{DD}	行业疾入下的点电电机	低功耗模式下稳压器, 所有振	4.7	32	μΑ
		荡器关	4.7	32	
	待机模式下的供电电流	LSI 开并且 IWDG 开	2.6	-	

1. 除非特别提及,数据基于特征结果,而非生产中测试。

表 24 在停机和待机模式下典型和最大的 VDDA 消耗

	か口 分果			典型值@V _{DD}	最大值	
符号	参数		条件	$(V_{DD}=V_{DDA})$		单位
				3.6V	$T_A = 85 \text{C}$	
	停机模式下的供	并	稳压器处于运行或低功耗模	2.86	3.5	
	电电流	LE 佐控	式下,所有振荡器关	2.00	3.3	
	待机模式下的供	V _{DDA} 监控开	LSI 开并且 IWDG 并	2.28	-	
T	电电流	$V_{\rm I}$	LSI 关并且 IWDG 关	2.8	3.5	
I_{DDA}	停机模式下的供	*	稳压器处于运行和低功耗模	1.7		μΑ
电电	电电流	监控	式下, 所有振荡器关	1.7	-	
	待机模式下的供	V _{DDA} 监控关	LSI 开并且 IWDG 开	2.3	-	
	电电流	$^{ m I}\Lambda$	LSI 关并且 IWDG 关	1.4	-	

1. 数据基于特征结果,而非生产中测试。

典型的电流消耗

MCU 处于下述条件下:

- $V_{DD}=V_{DDA}=3.3V$
- 所有的 I/O 引脚都处于输入模拟模式
- 闪存存储器的访问时间调整到 f_{HCLK} 的频率
 - 0~24MHz 时为 0 个等待周期
 - 超过为1个等待周期
- 当开启外设时预取功能开启,否则关闭
- 当开启外设时,f_{PCLK}=f_{HCLK}
- PLL 的频率大于 8MHz
- 2, 4, 8 和 16 的预定标器分别用于频率 4MHz, 2MHz, 1MHz, 500kHz



表 25 运行模式下的典型电流消耗,数据处理代码从内部 Flash 中运行

符号	参数条件		t	典型	型值	单位
打与	少 级	余 什	f _{HCLK}	使能外设	关闭外设	半亚
T	从 V _{DD} 提供运行模		48MHz	23.3	11.5	A
I_{DD}	式下的供应电流	从 HSE 晶振 8MHz 运	8MHz	4.5	3.0	mA
T	从 V _{DDA} 提供运行模	行,代码从 Flash 执行	48MHz	158	158	4
I_{DDA}	式下的供应电流		8MHz	2.43	2.43	μΑ

I/O 系统的电流消耗

I/O 系统的电流消耗有两个部分:静态和动态。

I/O 静态电流消耗

当引脚外部保持低电平时,所有用作上拉输入的I/O都会产生电流消耗。该电流消耗值可以通过使用表43中给出的上拉/下拉电阻值来简单计算。对于输出引脚,还必须考虑任何外部下拉或外部负载来估算电流消耗。

如果从外部施加中间电压,则额外的I/O电流消耗是由于将LO配置为输入引起的。此电流消耗是由于输入施密特触发器电路用于区分输入值引起的。除非应用程序需要此特定配置,否则可通过在模拟模式下配置这些I/O为模拟模式来避免此电源电流消耗。尤其是ADC输入引脚应配置为模拟输入的情况。

注意: 由于外部电磁噪声,任何浮动输入引脚也可能会陷入中等电压或无意中切换。为了避免与浮动引脚相关的电流消耗,它们必须配置为模拟模式,或者内部强制为一个确定的数值。这可以通过使用上拉/下拉电阻或通过配置引脚输出模式来完成。

I/O 动态电流消耗

除了之前测量的内部外设电流消耗之外,应用程序的 I/O 也会影响电流消耗。当 I/O 引脚切换时,它使用从来自 I/O 供电电压的电流到电流为 I/O 引脚电路供电,并对连接到该引脚的电容性负载(内部或外部)进行充电/放电:

$$I_{SW} = V_{DDIOx} \times f_{SW} \times C$$

其中:

Isw 是开关 I/O 对电容负载充电/放电的电流, VDD 是 I/O 供电电压。

fsw 是 I/O 开关频率。

C 是 I/O 引脚的总电容: $C = C_{INT} + C_{EXT} + C_S$, C_S 是 PCB 板电容,包括引脚。



测试引脚配置为推挽输出模式,并通过软件以固定频率切换。

表 26 切换输出 I/O 电流消耗

符号	参数	条件 ⁽¹⁾	I/O 切换频率(f _{sw})	典型值	单位
			4 MHz	0.18	
		$V_{DD} = 3.3V$	8 MHz	0.37	
		$C_{EXT} = 0pF$	16 MHz	0.76	
		$C = C_{INT} + C_{EXT} + C_S \label{eq:control}$	24 MHz	1.39	
			48 MHz	2.188	
	I/O 电流	V 2.2V	4 MHz	0.49	
I_{SW}	消耗	$V_{DD} = 3.3V$	8 MHz	0.94	mA
	刊力在	$C_{EXT} = 22 \text{ pF}$ $C = C_{INT} + C_{EXT} + C_{S}$	16 MHz	2.38	
		$C = C_{INT} + C_{EXT} + C_{S}$	24 MHz	3.99	
		$V_{DD} = 3.3V$	4 MHz	0.81	
		$C_{EXT} = 47 pF$	8 MHz	1.7	
		$C = C_{INT} + C_{EXT} + C_{S}$ $C = C_{int}$	16 MHz	3.67	

1. C_S = 7pF(估值)

6.3.6 低功耗唤醒时间

表27给出的唤醒时间是事件与第一条用户指令执行之间的等待时间。器件在WFE(等待事件)指令后进入低功耗模式,在WFI(等待中断)指令的情况下,由于Cortex MO架构中的中断延迟,必须将16个CPU周期添加到以下时序中。

从休眠模式唤醒后,SYSCLK时钟源设置保持不变。在从停止或待机模式唤醒期间,SYSCLK采用默认设置: HSI 8MHz。来自睡眠和停止模式的唤醒源是在配置的EXTI线路为事件模式下。从待机模式唤醒的来源是WKUP1引脚(PA0)。所有的时序都来自在环境温度和V_{DD}电源电压条件下进行的测试,总结在表17中。

表 27 低功耗模式唤醒时序

符号	参数	条件	典型值@V _{DD} = V _{DDA} = 3.3V	最大值	单位
twustop	从停机模式唤醒	运行模式下稳压器	2.8	5	
twustandby	从待机模式唤醒	-	51	-	μs
twusleep	从睡眠模式唤醒	-	4 个系统时钟周期	-	

6.3.7 外部时钟源特性

外部振荡源产生的高速外部用户时钟




在旁路模式下,HSE 振荡器关闭,输入引脚为标准 GPIO。

在 6.3.14 节中,外部信号时钟必须遵循 I/O 特性。而推荐的时钟输入波形见图 12。

表 28 高速外部用户时钟特性

符号	参数 ⁽¹⁾	最小值	典型值	最大值	单位
f _{HSE_ext}	用户外部时钟频率	1	8	32	MHz
V_{HSEH}	OSC_IN 输入引脚高电平电压	$0.7V_{DDIOx}$	1	V_{DDIOx}	V
V_{HSEL}	OSC_IN 输入引脚低电平电压	V_{SS}	1	$0.3V_{\rm DDIOx}$	V
$t_{w(HSEH)}$ $t_{w(HSEL)}$	OSC_IN 高或低的时间	15	-	-	40.0
$t_{r(HSE)}$ $t_{f(HSE)}$	OSC_IN 上升或下降的时间 ⁽¹⁾	-	-	20	ns

1. 由设计保证,不在生产中测试。



来自外部振荡源产生的低速外部用户时钟

在旁路模式下,LSE 振荡器关闭,输入引脚为标准 GPIO。在 6.3.14 节中,外部信号时钟必须遵循 I/O 特性。而推荐的时钟输入波形见图 13。

表 29 低速外部用户时钟特性

符号	参数 ⁽¹⁾	最小值	典型值	最大值	单位
f_{LSE_ext}	用户外部时钟频率	-	32.768	1000	kHz
V_{LSEH}	OSC32_IN 输入引脚高电平电压	$0.7V_{DDIOx}$	1	V_{DDIOx}	V
V_{LSEL}	OSC32_IN 输入引脚低电平电压	V_{SS}	-	$0.3V_{DDIOx}$	V
$t_{w(LSEH)}$ $t_{w(LSEL)}$	OSC32_IN 高或低的时间	450	-	-	
$t_{r(LSE)}$ $t_{f(LSE)}$	OSC32_IN 上升或下降的时间 ⁽¹⁾	-	-	50	ns

1. 由设计保证,不在生产中测试。






图 13 低速外部时钟源交流时序图

使用一个晶体/陶瓷谐振器产生的高速外部时钟

高速外部时钟(HSE)可以由一个 4~32MHz 的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息都是基于使用下表 30 中列出的典型外部元器件得到的仿真结果。在应用中,谐振器和负载电容必须尽可能地靠近振荡器的引脚,以减小输出失真和启动时的稳定时间。关于谐振器特性(频率, 封装, 精度)的更多细节请参考晶体谐振器手册。

		V				
符号	参数	条件(1)	最小值(2)	典型值	最大值(2)	单位
fosc_in	振荡器频率		4	8	32	MHz
R_{F}	反馈电阻		1	200	1	kΩ
		在启动期间(3)	1		8.5	
		$V_{DD}=3.3V$, $R_m=45 \text{ k}\Omega$		0.5		
I_{DD}	HSE 电流消耗	C _L =20pF @8MHz	-	0.3	-	mA
		$V_{DD}=3.3V$, $R_m=30 \text{ k}\Omega$		1.5		
		C _L =20pF @32 MHz	1	1.3	-	
g _m	振荡器的跨导	启动	10	-	-	mA/V
t _{SU(HSE)} ⁽⁴⁾	启动时间	V _{DD} 稳定	-	2	-	ms

表 30 HSE 振荡器特性

- 1. 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。
- 2. 由设计保障,不在生产中测试。
- 3. 该消耗级别发生在启动时间 tsu(HSE)的前 2/3 期间。
- 4. t_{SU(HSE)}是启动时间,测量从软件使能 HSE 开始直至得到稳定的 8MHz 振荡时钟。表格里的这个数值是在一个标准的晶体谐振器上测量得到,它可能因晶体制造商的不同而变化较大。

对于 C_{L1} 和 C_{L2} ,建议使用 5pF 至 20pF 范围(典型值)的高质量外部陶瓷电容,专为高频应用而设计,并根据晶体或谐振器的要求进行选择(见图 14)。 C_{L1} 和 C_{L2} 的尺寸通常相同。晶体制造商通常指定 C_{L1} 和 C_{L2} 的串联组合的负载电容。在确定 C_{L1} 和 C_{L2} 的大小时,必须包含 PCB 和 MCU 引脚电容(10pF 可用作引脚和电路板组合的粗略估计值)。






图 14 使用 8MHz 晶体的典型应用

1. REXT 数值由晶体的特性决定。

使用一个晶体/陶瓷谐振器产生的低速外部时钟

低速外部时钟(LSE)可以使用一个 32.768kHz 的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用表 31 中给出的典型外部元器件的参数通过综合特性评估得到的结果。在应用中,谐振器和负载电容必须尽可能地靠近振荡器的引脚,以减小输出失真和启动时的稳定时间。关于谐振器特性(频率,封装,精度)的更多细节请参考晶体谐振器手册。

かた ロ	分. 坐	次 31 LSL 派初船付圧(IL			目上压(1)	
符号	参数	条件	最小值(1)	典型值	最大值(1)	单位
		LSEDRV[1: 0] = 06 较低驱动能力	_	0.5	0.9	
T		LSEDRV[1: 0] = 01 中低驱动能力	-	-	1	A
$I_{ m DD}$	LSE 电流消耗	LSEDRV[1: 0] = 10 中高驱动能力	-	-	1.3	μΑ
		LSEDRV[1: 0] = 11 较高驱动能力	-	1	1.6	
		LSEDRV[1: 0] = 00 较低驱动能力	5	1	-	
	振荡器的跨导	LSEDRV[1: 0] = 01 中低驱动能力	8	-	-	A /5.7
g _m	1)以初始训练寸	LSEDRV[1: 0] = 10 中高驱动能力	15	-	-	μA /V
		LSEDRV[1: 0] = 11 较高驱动能力	25	-	-	
t _{SU(HSE)} ⁽²⁾	启动时间	V _{DD} 稳定	-	2	-	S

表 31 LSE 振荡器特性(fLSE=32.768kHz)

- 1. 由设计保障,不在生产中测试。
- 2. t_{SU(HSE)}是启动时间,是从软件使能 HSE 开始测量,直至得到稳定的 32.768kHz 振荡这段时间。这个数值 是在一个标准的晶体谐振器上测量得到,它可能因晶体制造商的不同而变化较大。






图 15 使用 32.768kHz 晶体的典型应用

注: OSC32_IN 和 OSC32_OUT 之间不需要添加外部电阻,并且禁止添加一个电阻。

6.3.8 内部时钟源特性

下表 32 中给出的特性参数是使用环境温度和供电电压符合表 17 的条件测量得到。提供的图像是表征结果,未在生产中进行测试。

高速内部(HSI)RC 振荡器

表 32 HSI 振荡器特性⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
f _{HSI}	频率		-	8		MHz
TRIM	HSI 用户修整步骤	17-	-	1	1 ⁽²⁾	%
DuCy _(HSI)	占空比	-	45(2)	-	55(2)	%
ACC _{HSI}	HSI 振荡器的精度	TA= -10~85 ℃	-	±5	ı	%
ACCHSI	(工厂校准)(3)	TA= 25 ℃	-	±1	-	%
t _{SU(HSI)}	HSI 振荡器启动时间	-	1 ⁽²⁾	-	$2^{(2)}$	μs
I _{DDA(HSI)}	HSI 振荡器功耗	-	-	80	-	μΑ

- 1. V_{DD} = 3.3V, T_A= -40~85 ℃, 除非特别说明。
- 2. 由设计保证,不在生产中测试。
- 3. 与用户校准。

高速内部 14MHz (HSI14)RC 振荡器 (ADC 专用)

表 33 HSI14 振荡器特性(1)

符号	参数	条件	最小值	典型值	最大值	单位
f _{HSI14}	频率		-	14		MHz
TRIM	HSI14 用户修整步骤		-	-	1(2)	%
DuCy _(HSI14)	占空比		45(2)	-	55(2)	%
ACC _{HSI14}	HSI14 振荡器的精度(工	TA= -40~85 ℃	-	±5	-	%



	厂校准)				
t _{SU(HSI14)}	HSI14 振荡器启动时间	1 ⁽²⁾	-	2 ⁽²⁾	μs
I _{DDA(HSI14)}	HSI14 振荡器功耗	-	100	-	μΑ

- 1. V_{DD} = 3.3V, T_A= -40~85℃, 除非特别说明。
- 2. 由设计保证,不在生产中测试。

低速内部(LSI)RC 振荡器

表 34 LSI 振荡器特性⁽¹⁾

符号	参数	最小值	典型值	最大值	单位
f_{LSI}	频率	40	42	44	kHz
t _{SU(LSI)} (2)	LSI 振荡器启动时间	-	-	85	μs
I _{DDA(LSI)} ⁽²⁾	LSI 振荡器功耗	-	0.75	-	μΑ

- 1. V_{DDA} = 3.3V, T_A= -40~85℃, 除非特别说明。
- 2. 由设计保证,不在生产中测试。

6.3.9 PLL 特性

表 35 列出的参数是使用环境温度和供电电压符合表 17 的条件测量得到。

表 35 PLL 特性

符号	参数		数值		单位
47.5	少	最小值	典型值	最大值	半世
r.	PLL 输入时钟 ⁽¹⁾	1 ⁽²⁾	80	24(2)	MHz
f _{PLL_IN}	PLL输入时钟占空比	40(2)	-	60(2)	%
f _{PLL_OUT}	PLL 倍频输出时钟	16(2)	-	48	MHz
t _{LOCK}	PLL 锁相时间	-	-	200(2)	μs
Jitter _{PLL}	周期间抖动	-	-	300(2)	ps

- 1. 需要注意使用正确的倍频系数,从而根据 PLL 输入时钟频率使得 fPLL_OUT 处于允许范围内。
- 2. 由综合评估得出,不在生产中测试。

6.3.10 存储器特性

闪存存储器

除非特别说明,所有特性参数是在 T_A=-40~85°C 得到。



表 36 闪存存储器特性

符号	参数	条件	最小值	最大值(1)	单位
t _{prog}	16 位的编程时间	T _A = -40 ~ +85°C	20	-	μs
t _{ERASE}	页(1K 字节)擦除时间	T _A = -40 ~ +85°C	2	ı	ms
t _{ME}	整片擦除时间	T _A = -40 ~ +85°C	10	ı	ms
	供电电流	写模式	4	-	mA
I _{DD}	供电电机	擦除模式	4	-	mA
V_{prog}	编程电压		2.4	-	V

1. 由设计保证,不在生产中测试。

表 37 闪存存储器寿命和数据保存期限

符号	参数	条件	最小值	单位
N _{END}	寿命	T_A = -40 ~ +85 °C	100	千次
t _{RET}	数据保存期限	1 千次 ⁽²⁾ 在 T _A = 85 ℃ 时	10	年

- 1. 由综合评估得出,不在生产中测试。
- 2. 在整个温度范围内循环。

6.3.11 EMC 特性

敏感性测试是在产品的综合评估时抽样进行测试的

功能性 EMS(电磁敏感性)

当运行一个简单的应用程序时(通过 IO 端口闪烁 2 个 LED),测试样品被施加 2 种电磁干扰直到产生错误, LED 闪烁指示了错误的产生。

- **静电放电(ESD)**(正放电和负放电)施加到芯片所有的引脚直到产生功能性错误。这个测试遵从于 IEC 61000-4-2 标准。
- **FTB:** 一个瞬变电压的脉冲群(正向和反向)通过一个 100pF 的电容施加在 V_{DD} 和 V_{SS} 上,直到产生功能性错误。这个测试符合 IEC 61000-4-4 标准。

芯片复位可以使系统恢复正常操作。测试结果列于下表 38 中。

表 38 EMS 特性

符号	参数	条件	级别/类型	
V	施加到任一 I/O 脚,从而导致功能错误的	$V_{DD} = 3.3V$, LQFP48, $T_A = +25$ °C,	2D	
V_{FESD}	电压极限。	f _{HCLK} = 48MHz。符合 IEC 61000-4-2	3B	
V	在 V _{DD} 和 V _{SS} 上通过 100pF 的电容施加	$V_{DD} = 3.3V$, LQFP48, $T_A = +25$ °C,	4B	
V _{EFTB}	的、导致功能错误的瞬变脉冲群电压极限	f _{HCLK} = 48MHz。符合 IEC 61000-4-4	4B	

设计牢靠的软件以避免噪声的问题

在器件级进行 EMC 的评估和优化,是在典型的应用环境和优化的软件中进行的。应该注意的是,好的



EMC 性能与用户应用和具体的软件密切相关。因此,建议用户对软件实行 EMC 优化和进行与对用户的应用来说 EMC 相关的预测试。

软件建议

软件的流程中必须包含程序跑飞的控制,如:

- 被破坏的程序计数器
- 意外的复位
- 关键数据被破坏(控制寄存器等.....)

认证前的试验

很多常见的失效(意外的复位和程序计数器被破坏),可以通过人工地在 NRST 上引入一个低电平或在晶振引脚上引入一个持续 1 秒的低电平而重现。

在进行 ESD 测试时,可以把超出应用要求的电压直接施加在芯片上,当检测到意外动作的地方,软件部分需要加强以防止发生不可恢复的错误。

电磁干扰(EMI)

在运行一个简单的应用程序时(通过 I/O 端口闪烁 2个 LED),监测芯片发射的电磁场。这个发射测试符合 IEC 61967-2 标准,这个标准规定了测试板和引脚的负载。

最大值(fHSE/fHCLK) 符号 参数 监测的频段 单位 8/48MHz 0.1~30MHz -3 $V_{DD} = 3.3 \text{ V}, T_{A} =$ 30~130MHz 23 $dB\mu V$ 峰值 25℃, LQFP48 封装, S_{EMI} 130MHz~1GHz 17 符合 IEC 61967-2 SAM EMI 级别 4

表 39 EMI 特性

6.3.12 电气敏感性

基于三个不同的测试(ESD, LU),使用特定的测量方法,对芯片进行强度测试以决定它的电气敏感性方面的性能。

静电放电(ESD)

静电放电(一个正的脉冲然后间隔一秒钟后一个负的脉冲)施加到所有样品的所有引脚上,样品的大小与芯片上供电引脚数目相关(3 片 x (n+1)供电引脚)。这个测试符合 JESD22-A114/C101 标准。



表 40 ESD 绝对最大值

符号	参数	条件	封装	类型	最大值(1)	单位
V _{ESD(HBM)}	静电放电电压(人体模型)	T=+25 ℃,符合 JESD22-A114	全部	2	2000	V
V _{ESD(CDM)}	静电放电电压(充电设备模型)	T=+25 ℃,符合 ANSI/ESD	全部	II	500	v

1. 由综合评估得出,不在生产中测试。

静态栓锁

为了评估栓锁性能,需要在6个样品上进行2个互补的静态栓锁测试:

- 为每个电源引脚,提供超过极限的供电电压。
- 在每个输入、输出和可配置的 I/O 引脚上注入电流。

这个测试符合 EIA/JESD 78A 集成电路栓锁标准。

表 41 电气敏感性

符号	参数	条件	类型
LU	静态栓锁类	T = +105 ℃,符合 JESD78A	II类A

6.3.13 I/O 电流注入特性

通常,在正常的产品操作期间,应避免由于外部电压低于V_{SS}或高于V_{DDIOx}(对于标准的3V I/O引脚)而导致的I/O引脚电流注入。然而,为了在异常注入事件发生时给出微控制器的稳健性指示,在器件特性分析期间以样品为基础进行敏感性测试。

I/O 电流注入的功能的敏感性

在器件上执行一个简单的应用程序时,在悬空输入模式下器件受到注入电流到编程的I/O引脚的压力。 当电流被注入I/O脚时,一次一个,检测器件是否发生功能故障。

超出范围参数指示故障: ADC误差超出待定限制(超过5LSB TUE),超出传统相邻引脚上的电流注入限制(超过-5 μA)或其他功能故障(例如,复位发生或振荡器偏差)。表42给出了表征结果。负引起的泄露电流是由负向注入引起的,正向引起的泄露电流是由正向注入引起的。



表 42 I/O 电流注入功能感性

ケケ: ロ.	44.7-4	功能易感性		单位
付与	符号描述		正注入	半世
	在 BOOT0 和 PF1 引脚上注入电流	-0	NA	
	在PA9,PB3,PB13,PF1 引脚上注入电流,相邻	-5	NA	
	引脚上的感应泄露电流小于 50 µA	-ي	NA	
T	在 PA11, PA12 引脚上注入电流, 相邻引脚上的感	-5	NA	mA
$I_{\rm INJ}$	应泄露电流小于-1mA	-5	NA	IIIA
	在所有 FT 和 FTf 引脚上注入电流	-5	NA	
	在 PB0 和 PB1 引脚上注入电流	-5	NA	
	在所有 TTa, TC 和 RST 引脚上注入电流	-5	+ 5	

6.3.14 I/O 端口特性

通用输入/输出特性

除非特别说明,下表 43 列出的参数是按照表 17 的条件测量得到。所有的 I/O 端口都是兼容 CMOS-和TTL-(除了 BOOT0)。

表 43 I/O 静态特性

符号	参数	条件	最小值	典型 值	最大值	单位
		TC和TTa的I/O脚	-	_	$0.3V_{DDIOx} + 0.07^{(1)}$	
	加山亚松	FT和FTf的I/O脚	-	-	0.475V _{DDIOx} - 0.2 ⁽¹⁾	
V_{IL}	低电平输 入电压	втоото	-	-	0.3V _{DDIOx} - 0.3 ⁽¹⁾	
	八屯压	所有 I/O 口,除了 BTOOT0	-	-	$0.3V_{\rm DDIOx}$	
		TC和TTa的I/O脚	$0.445V_{DDIOx} + \\ 0.398^{(1)}$	-	-	V
3.7	高电平输	FT和FTf的I/O脚	$0.5V_{DDIOx} + 0.2^{(1)}$	-	-	
V_{IH}	入电压	BTOOT0	$0.2V_{DDIOx} + 0.95^{(1)}$	-	-	
		所有 I/O 口,除了 BTOOT0	$0.7V_{\mathrm{DDIOx}}$	-	-	
	施密特触	TC和TTa的I/O脚	-	200(1)	-	
V_{hys}	发器电压	FT和FTf的I/O脚	-	100(1)	-	mV
	迟滞	втоото	-	300(1)	-	
I_{lkg}	输入漏电 流 ⁽²⁾	TC, FT 和 FTf I/O TTa 在数字模式 V _{SS} ≤ V _{IN} ≤ V _{DDIOX}	-	-	±0.1	μΑ
		TTa 在数字模式	-	_	1	



		$V_{DDIOX}\!\!\leq\!V_{IN}\!\!\leq\!$				
		$V_{ m DDA}$				
		TTa 在模拟模式			JO 2	
		$V_{SS} \leq V_{IN} \leq V_{DDA}$	-	-	±0.2	
		FT和FTfI/O ⁽³⁾			10	
		$V_{DDIOX} \le V_{IN} \le 5V$	-	-	10	
R_{PU}	弱上拉等	$ m V_{IN} = m V_{SS}$	25	40	55	
Кр	效电阻(4)	V IN— V SS	23	40	33	kΩ
R_{PD}	弱下拉等	$V_{IN} = V_{DDIOX}$	25	40	55	K52
KPD	效电阻(4)	V IN— V DDIOX	23	40	55	
C_{IO}	I/O 引脚			5		рF
CIO	的电容		-	3	-	pF

- 1. 数据仅基于设计仿真得出,不在生产中测试。
- 2. 如果在相邻引脚有反向电流倒灌,则漏电流可能高于最大值,详见表 42。
- 3. 为维持高于 VDDIOx + 0.3V 的电压,必须禁用内部上/下拉电阻。
- 4. 上拉和下拉电阻是设计为一个真正的电阻串联一个可开关的 PMOS NMOS 实现。这个 PMOS/NMOS 开 关的电阻很小(约占 10%)。

所有 I/O 端口都是 CMOS 和 TTL 兼容(不需软件配置),它们的特性考虑了多数严格的 CMOS 工艺或 TTL 参数。这些要求的覆盖范围对于标准 I/O 详见图 16,对于 5V 容忍的 I/O 见图 17。以下曲线是设计模拟结果,未在生产中测试。






图 16 TC 和 TTa 的 I/O 口输入特性




图 17 5V 容忍(FT 和 FTf)的 I/O 输入特性



输出驱动电流

GPIO(通用输入/输出端口)可以吸收或输出多达+/-8mA 电流,并且吸收或输出+/-20mA 电流(不严格的 V_{OL}/V_{OH})。

在用户应用中, I/O 脚的数目必须保证驱动电流不能超过 6.2 节给出的绝对最大额定值:

- 所有 I/O 端口从 V_{DDIOx} 上获取的电流总和,加上 MCU 在 V_{DD} 上获取的最大运行电流,不能超过绝对最大额定值 ΣI_{VDD} (参见表 15)。
- 所有 I/O 端口吸收并从 Vss 上流出的电流总和,加上 MCU 在 Vss 上流出的最大运行电流,不能超过绝对最大额定值 ΣIvss(参见表 15)。

输出电压水平

除非特别说明,表 44 列出的参数是使用环境温度和 V_{DD} 供电电压符合表 17 的条件测量得到。所有的 I/O 端口都是兼容 CMOS-和 TTL-(FT, Tta 或 TC, 除非特别说明)的。

	水 寸 				
符号	参数	条件	最小值	最大值	单位
V_{OL}	1个引脚输出低电平	$ \mathbf{I}_{IO} = 8 \text{mA}$	1	0.4	
V_{OH}	1个引脚输出高电平	$V_{\rm DDIOx} \ge 2.7 \text{V}$	V _{DDIOx} -0.4	-	
$V_{OL}^{(2)}$	1个引脚输出低电平	I _{IO} = 20mA	-	1.3	
$V_{OH}^{(2)}$	1个引脚输出高电平	V _{DDIOx} ≥2.7V	V _{DDIOx} -1.3	-	
$V_{OL}^{(2)}$	1个引脚输出低电平	I 6m A	-	0.4	V
$V_{OH}^{(2)}$	1个引脚输出高电平	$ I_{IO} =6mA$	V _{DDIOx} -0.4	-	
	输出低电平,当 1 个 FTf 引脚在在 FM+	$I_{IO} = 20 \text{ mA}$		0.4	
$V_{OLFm+}^{(2)}$	棚面似电干,当1个FII 分牌往往 FMF 模式	$V_{DDIOx} \ge 2.7V$	-	0.4	
	1天八	$ I_{IO} =10mA$	-	0.4	

表 44 输出电压特性(1)

- 1. 芯片吸收的电流 I_{IO} 必须始终遵循表 15 中给出的绝对最大额定值。并且,所有的 I/O(I/O 端口和控制引脚)源汇入的电流总和必须始终符合绝对最大额定值 ΣI_{IO} 。
- 2. 由综合评估得出,不在生产中测试。

输入输出交流特性

输入输出交流特性的定义和数值分别在图 18 和表 45 给出。

除非特别说明,列出的参数是使用环境温度和供电电压 Vpp符合表 17 的条件测量得到。




表 45 输入输出交流特性(1)(2)

OSPEEDRy [1:0]值 ⁽¹⁾	符号	参数	条件	最小值	最大值	单位
	f _{max(IO)out}	最大频率(3)		-	2	MHz
x0	$t_{\rm f(IO)out}$	输出的下降时间 C _L = 50 pF,		-	125	
XU	$t_{r(IO)out}$	输出低至高电平的上升 时间	$V_{DDIOx} \ge 2.4V$	-	125	ns
	f _{max(IO)out}	最大频率(3)		-	10	MHz
01	$t_{f(IO)out}$	输出高至低电平的下降 时间	$C_{L}=50 \text{ pF},$ $V_{DDIOx} \ge 2.4 \text{V}$	-	25	ns
	$t_{r(IO)out}$	输出低至高电平的上升 时间	V DDIOX ≥ 2.4 V	-	25	115
			C_L =30 pF, $V_{DDIOx} \ge 2.7V$	-	50	
	$f_{max(IO)out} \\$	· max(IO)out 最大频率 ⁽³⁾	C _L =50 pF, V _{DDIOX} 2.7V	-	30	MHz
			C _L =50 pF, 2.4V≤V _{DDIOx} <2.7V	-	20	
		1	$C_L=30 \text{ pF},$ $V_{DDIOx} \ge 2.7 \text{V}$	-	5	
11	载 t _{f(IO)out}	输出高至低电平的 下 降 时间	CL= 50 pF, $V_{DDIOx} \ge 2.7V$	-	8	
			C_L =50 pF, 2.4V \leq V _{DDIOx} \leq 2.7V	-	12	
			$C_L=30 \text{ pF},$ $V_{DDIOx} \ge 2.7 \text{V}$	-	5	ns
	$t_{r({\rm IO}){ m out}}$	输出低至高电平的上升 时间	$C_L=50 \text{ pF},$ $V_{DDIOx} \ge 2.7 \text{V}$	- 8		
			C_L =50 pF, 2.4V \leq V _{DDIOx} \leq 2.7V	-	12	
	f _{max(IO)out}	最大频率(3)		-	2	MHz
FM+ 配置 ⁽⁴⁾	t _{f(IO)out}	输出高至低电平的下降 时间	C_{L} = 50 pF, $V_{DDIOx} \ge 2.4V$	-	12	***
乱.直.``	$t_{r(IO)out}$	输出低至高电平的上升 时间	v DDIOx ≤ 2.4 v	-	34	ns
	$t_{\rm EXTIpw}$	EXTI 控制器检测到外部 信号的脉冲宽度	_	10	-	ns



- 1. I/O 端口的速度可以通过 OSPEEDRx[1:0]配置。详情请见参考手册中有关 GPIO 端口配置寄存器的说明。
- 2. 由设计保证,不在生产中测试。
- 3. 最大频率在图 18 中定义。
- 4. 当设置 FM+配置时,绕过 I/O 速度控制。



如果 t_r+t_f(≤2/3)T , 并且占空比为 (45-55%) 当负载为50pF 时, 达到最大频率

图 18 输入输出交流特性定义

6.3.15 NRST 引脚特性

NRST 引脚输入驱动使用 CMOS 工艺,它连接了一个不能断开的上拉电阻 Rpu。

除非特别说明,下表列出的参数是使用环境温度和 Voo 供电电压符合表 17 的条件测量得到。

典 单 符号 参数 型 最小值 最大值 付. 值 NRST 输入低电平电压 $0.3V_{DD} + 0.07^{(1)}$ V_{IL(NRST)} V NRST 输入高电平电压 $0.455V_{DD} + 0.398^{(1)}$ $V_{IH(NRST)}$ NRST 施密特触发器电 200 mV $V_{hys(NRST)}$ 压迟滞 弱上拉等效电阻(2) $V_{IN} = V_{SS}$ 40 55 $k\Omega$ R_{PU} 25 $100^{(1)}$ NRST 输入滤波脉冲 $V_{F(NRST)}$ ns $2.7 < V_{DD} < 3.6$ $300^{(3)}$ NRST 输入非滤波脉冲 V_{NF(NRST)} ns $500^{(3)}$ $2.4 < V_{DD} < 3.6$

表 46 NRST 引脚特性

- 1. 由设计保证,不在生产中测试。
- 2. 上拉电阻是设计为一个真正的电阻串联一个可开关的 PMOS 实现。这个 PMOS 开关的电阻很小(约占 10%)。
- 3. 由设计保证,不在生产中测试。






图 19 建议的 NRST 引脚保护

- 1. 额外的电容是为了防止寄生复位。
- 2. 用户必须保证 NRST 引脚的电位能够低于表 46 中列出的最大 $V_{IL(NRST)}$ 以下,否则 MCU 不能得到复位。

6.3.16 12 位 ADC 特性

除非特别说明,表 47 的参数是使用符合表 17 的条件的环境温度、f_{PCLK2} 频率和 V_{DDA} 供电电压测量得到。

注意: 建议在每次上电时执行一次校准。

表 47 ADC 特性

		AC 17 NOO MA				
符号	参数	条件	最小值	典 型 值	最大值	单位
V_{DDA}	模拟供电电压	<u> </u>	2.4	-	3.6	V
I _{DDA(ADC)}	ADC 的电流消耗(1)	$V_{DD} = V_{DDA} = 3.3V$		0.9	-	mA
f_{ADC}	ADC 时钟频率	-	0.6	-	14	MHz
fs ⁽²⁾	采样速率	-	0.05	-	1	MHz
$f_{\mathrm{TRIG}}^{(2)}$	50. 如 40. 华西玄	f _{ADC} =14MHz	-	-	823	kHz
1TRIG ⁽⁻⁾	外部触发频率	-	-	-	17	$1/f_{ADC}$
V_{AIN}	转换电压范围	-	0	-	V_{DDA}	V
R _{AIN} ⁽²⁾	外部输入阻抗	参见 <u>公式 1</u> 和表 48	-	-	50	kΩ
R _{ADC} ⁽²⁾	采样开关电阻	-	-	-	1	kΩ
C _{ADC} ⁽²⁾	内部采样和保持电 容	-	-		8	pF
4 (2)	校准时间	f _{ADC} = 14MHz		5.9		μs
t _{CAL} ⁽²⁾	仪在时间	-		83		1/f _{ADC}
			1.5ADC		1.5ADC	
	ADC_CR 寄存器写	ADC clock=HSI14	cycles		cycles	
W _{LATENCY} ⁽²⁾	ADC_CR 奇存裔与 入延迟	ADC CIOCK=IISI14	+2f _{PCLK}		+3f _{PCLK}	
	八些心		cycles		cycles	
		ADC clock=PCLK/2	-	4.5	-	f_{PCLK}



						cycle
		ADC clock= PCLK/4	-	8.5	1	f _{PCLK} cycle
		$f_{ADC} = f_{PCLK}/2 = 14MHz$		0.196		μs
		$f_{ADC} = f_{PCLK}/2$		5.5		1/f _{PCLK}
$t_{latr}^{(2)}$	常规触发转换时延	$f_{ADC} = f_{PCLK}/4 = 12MHz$		0.219		μs
		$f_{ADC} = f_{PCLK}/4$	10.5		1/f _{PCLK}	
		$f_{ADC} = f_{HSI14} = 14MHz$	0.188	-	0.259	μs
Jitter _{ADC}	ADC 触发转换抖动	$f_{ADC} = f_{HSI14}$	-	1	1	$1/f_{HSI14}$
ts ⁽²⁾	 采样时间	f _{ADC} =14MHz	0.107	-	17.1	μs
LS` /	不行的问		1.5	-	239.5	$1/f_{ADC}$
t _{STAB} ⁽²⁾	上电时间		0	0	1	μs
	当的蚌埠时间	f _{ADC} =14MHz	1	-	18	μs
t _{CONV} ⁽²⁾	总的转换时间 (包括采样时间)		14~252(采样 t _S +逐步逼近 +12.5)		1/f _{ADC}	

1. 在采样值转换过程中(12.5 x ADC 时钟周期), I_{DDA} 应额外消耗 100μ A 电流, I_{DD} 需要额外消耗 60μ A。

2. 由设计保证,不在生产中测试。

公式 1: 最大 RAIN 公式

$$R_{AIN} < \frac{T_{S}}{f_{ADC} \times C_{ADC} \times In(2^{N+2})} - R_{ADC}$$

上述公式(公式1)用于决定最大的外部阻抗,使得误差可以小于1/4 LSB。其中N=12(表示12位分辨率)。

表 48 f_{ADC}=14MHz 时的最大 R_{AIN}

T _S (周期)	$t_{S}(\mu s)$	最大 R _{AIN} (kΩ) ⁽¹⁾
1.5	0.11	0.4
7.5	0.54	5.9
13.5	0.96	11.4
28.5	2.04	25.2
41.5	2.96	37.2
55.5	3.96	50
71.5	5.11	NA
239.5	17.1	NA

1. 由设计保证,不在生产中测试。



表 49 ADC *	精度(1)(2)(3)
------------	-------------

符号	参数	测试条件	典型值	最大值(4)	单位
ET	综合误差	C 40 MH	±3.3	<u>±</u> 4	
ЕО	偏移误差	$f_{PCLK} = 48 \text{ MHz}$	±1.9	±2.8	
EG	增益误差	$f_{ADC} = 14 \text{ MHz}, R_{AIN} < 10 \text{ k}\Omega,$	±2.8	±3	LSB
ED	微分线性误差	$V_{\rm DDA} = 2.7 \sim 3.6 \text{V},$ $T_{\rm A} = -40 \sim 85 ^{\circ}\!$	±0.7	±1.3	
EL	积分线性误差	1 _A 40 ~ 63 C	±1.2	±1.7	

- 1. ADC 的直流电压的精度数值是在经过内部校准后测量的。
- 2. ADC 精度与反向注入电流的关系:需要避免在任何标准的模拟输入引脚上注入反向电流,因为这样会显著地降低另一个模拟输入引脚上正在进行的转换精度。建议在可能产生反向注入电流的标准模拟引脚上,(引脚与地之间)增加一个肖特基二极管。

如果正向的注入电流,只要处于第 6.3.12 中给出的 $I_{INJ(PIN)}$ 和 $\Sigma I_{INJ(PIN)}$ 范围之内,就不会影响 ADC 精度。

- 3. 最佳的性能可以在受限的 V_{DDA}、频率、V_{REF} 和温度范围下实现。
- 4. 由综合评估保证,不在生产中测试。




图 20 ADC 精度特性

- (1) 为实际 ADC 转换曲线的例子
- (2) 理想转换曲线
- (3) 终点连线

Er 综合误差: 实际转换曲线与理想转换曲线间的最大偏离。

Eo 偏移误差:实际转换曲线上的第一次跃迁与理想转换曲线上的第一次跃迁之间的差值。

E_G增益误差:实际转换曲线上的最后一次跃迁与理想转换曲线上的最后一次跃迁之间的差值。

ED 微分线性误差:实际转换曲线上步距与理想步距(1LSB)之差。

EL 积分线性误差: 实际转换曲线上的跃迁与终点连线间的最大偏离。






图 21 使用 ADC 典型的连接图

- 1. 有关 R_{AIN}、R_{ADC} 和 C_{ADC} 的数值,参见表 47。
- 2. C_{parasitic} 表示 PCB(与焊接和 PCB 布局质量相关)与焊盘上的寄生电容(大约 7pF)。较大的 C_{parasitic} 数值将降低 转换的精度,解决的办法是减小 f_{ADC}。

PCB 设计建议

电源的去藕必须按照图 10 连接。图中的 10nF 电容必须是瓷介电容,它们应该尽可能地靠近 MCU 芯片。

6.3.17 温度传感器特性

表 50 温度传感器特性

符号	参数	最小值	典型值	最大值	单位
$T_L^{(1)}$	V _{SENSE} 相对于温度的线性度	-	±1	<u>+2</u>	\mathcal{C}
Avg_Slope ⁽¹⁾	平均斜率	4.0	4.3	4.6	mV/℃
V_{25}	在 25 ℃(±5 ℃)时的电压 ⁽²⁾	1.553	1.43	1.666	V
t _{START} (1)	建立时间	4	-	10	μs
$t_{S_temp}^{(1)}$	当读取温度时,ADC 采样时间	17.1	-	-	μs

- 1. 由设计保证,不在生产中测试。
- 2. 在 $V_{DDA} = 3.3V \pm 10 \text{mV}$ 测量, V_{30} 的 ADC 转化结果存储在 TS_CAL1 字节里面。

6.3.18 Timer 定时器特性

表 51 列出的参数由设计保证。

有关输入输出复用功能引脚(输出比较、输入捕获、外部时钟、PWM 输出)的特性详情,参第 6.3.14 节。

表 51 TIMx 特性

符号参数	条件 :	最小值	最大值	单位
------	------	-----	-----	----



	定时器分辨时间		1	-	t _{TIMxCLK}
t _{res(TIM)}	是的 爺刀 <u></u>	$f_{TIMxCLK} = 48MHz$	20.8	-	ns
f	CH1至CH4的定时器		0	$f_{TIMxCLK}/2$	MHz
$ m f_{EXT}$	外部时钟频率	$f_{TIMxCLK} = 48MHz$	0	24	MHz
Res _{TIM}	定时器分辨率	TIMx	-	16	bit
4	当选择了内部时钟时,		1	65536	t _{TIMxCLK}
tcounter	16 位计数器时钟周期	$f_{TIMxCLK} = 48MHz$	0.0208	1365	μs
4	32 位计数器最大可能		-	65536 x 65536	t _{TIMxCLK}
t _{MAX_COUNT}	的计数	$f_{TIMxCLK} = 48MHz$	-	89.48	S

表 52 40kHz(LSI)时 IWDG 的最小最大超时时间⁽¹⁾

预分频驱动器	PR[2:0]位	RL[11:0]=0x000 最小超时	RL[11:0]=0x000 最大超时	单位
/4	0	0.1	409.6	
/8	1	0.2	819.2	
/16	2	0.4	1638.4	
/32	3	0.8	3276.8	ms
/64	4	1.6	6553.6	
/128	5	3.2	13107.2	
/256	6或7	6.4	26214.4	

1. 这些给出时序是基于 40kHz 的时钟来得比的,但微控制器内部的 RC 频率可以在 30 至 60kHz 之间变化。此外,如果给定一个精确的 RC 振荡器频率,确定的时序仍然取决于 APB 接口时钟相对于 LSI 时钟的相位,从而始终存在一个完整的 RC 不确定时段。

表 53 WWDG 的最小最大超时时间值@40kHz (PCLK)

预分频	WDGTB	最小超时时间值	最大超时时间值	单位
1	0	0.0853	5.4613	
2	1	0.1706	10.9226	***
4	2	0.3413	21.8453	ms
8	3	0.6826	43.6906	

6.3.19 通信接口

I2C 接口特性

I2C 接口符合标准 I2C 总线规范和用户手册的时序要求:

- Standard-mode(Sm):比特率高达 100kbit/s
- Fast-mode(Fm): 比特率高达 400kbit/s



● Fast-mode Plus(Fm+):比特率高达 1Mbit/s

当 I2C 外设正确配置时, I2C 时序要求由设计保证(根据用户手册)。

SDA 和 SCL I/O 要求满足以下限制: SDA 和 SCL I/O 引脚不是"真的"开漏。当配置为漏极开路时,连接在 I/O 引脚和 V_{DDIOx}之间的 PMOS 被禁止,但仍然存在。只有 FTf I/O 引脚支持 Fm+低电平输出电流最大要求。根据 6.3.14 节,I2C I/O 特性。所有 I2C SDA 和 SCL I/O 嵌入一个模拟滤波器。模拟滤波器特征见下表:

表 54 12C 特性

符号	参数	最小值	最大值	单位
t _{AF}	由模拟滤波器抑制的尖峰脉冲宽度	50(2)	260(3)	ns

- 1. 由设计保证,没有在生产中测试。
- 2. 宽度低于 tAF(min)的尖峰被过滤。
- 3. 宽度高于 tAF(max)的尖峰没有被过滤。

SPI 接口特性

除非另有说明,表中给出的测试 SPI 参数来自环境温度,频率 fpcLkx 和电源电压条件见表 17。

更多有关输入输出复用功能特性详情,参见第6.3.14 节

表 55 SPI 特性(1)

& 33 SPI 14117						
参数	条件	最小值	最大值	单位		
CDI 叶钟振奏	主模式	-	18	MII		
SPI的钾频率	从模式	-	18	MHz		
SPI时钟上升和下降时间	负载电容: C=15pF	-	6	ns		
NSS 建立时间	从模式	4T _{pclk}	-			
NSS 保持时间	从模式	2 T _{pclk} +10	-			
SCK 高和低的时间	主模式,f _{PCLK} = 36MHz, 预分频系数=4	T _{pclk} /2-2	T _{pclk} /2+1			
数据於) 建立时间	主模式	4	-			
製 据 制 八 连 丛 时 问	从模式	5	-			
数据检》但挂时间	主模式	4	-			
数据制入保持时间 	从模式	5	-	ns		
数据输出访问时间	从模式,f _{PCLK} =20MHz	0	3T _{pclk}			
数据输出禁止时间	从模式	0	18			
数据输出有效时间	从模式(使能边沿之后)		22.5			
数据输出有效时间	主模式(使能边沿之后)	-	6			
粉据绘山伊持时间	从模式(使能边沿之后)	11.5	-			
数据制出体付时间	主模式(使能边沿之后)	2	-			
	SPI 时钟频率 SPI 时钟上升和下降时间 NSS 建立时间 NSS 保持时间 SCK 高和低的时间 数据输入建立时间 数据输入建立时间 数据输入保持时间 数据输出访问时间 数据输出访问时间 数据输出禁止时间 数据输出有效时间	参数 案件 主模式 从模式 人模式 SPI 时钟上升和下降时间 负载电容: C = 15pF NSS 建立时间 从模式 NSS 保持时间 从模式 SCK 高和低的时间 主模式, f _{PCLK} = 36MHz, 预分频系数=4 数据输入建立时间 上模式 数据输入保持时间 从模式 数据输出访问时间 从模式, f _{PCLK} = 20MHz 数据输出禁止时间 从模式(使能边沿之后) 数据输出有效时间 上模式(使能边沿之后) 数据输出保持时间 从模式(使能边沿之后) 数据输出保持时间 从模式(使能边沿之后)	参数 条件 最小值 主模式 - 从模式 - SPI 时钟上升和下降时间 负载电容: C = 15pF - NSS 建立时间 从模式 4Tpclk NSS 保持时间 从模式 2 Tpclk+10 SCK 高和低的时间 主模式, fpclk = 36MHz, 预分频系数=4 Tpclk/2-2 数据输入建立时间 主模式 4 从模式 5 数据输入保持时间 上模式 4 从模式 5 数据输出访问时间 从模式 5 数据输出等止时间 从模式 0 数据输出有效时间 从模式(使能边沿之后) - 数据输出有效时间 主模式(使能边沿之后) - 数据输出保持时间 从模式(使能边沿之后) - 数据输出保持时间 从模式(使能边沿之后) -	参数 条件 最小值 最大值 SPI 时钟频率 主模式 - 18 SPI 时钟上升和下降时间 负载电容: C = 15pF - 6 NSS 建立时间 从模式 4Tpclk - NSS 保持时间 从模式 2 Tpclk + 10 - SCK 高和低的时间 主模式, fpclk = 36MHz, 预分频系数=4 Tpclk/2-2 Tpclk/2+1 数据输入建立时间 主模式 4 - 数据输入保持时间 从模式 5 - 数据输出访问时间 从模式 5 - 数据输出持止时间 从模式 0 3Tpclk 数据输出有效时间 从模式(使能边沿之后) - 22.5 数据输出有效时间 上模式(使能边沿之后) - 6 数据输出保持时间 从模式(使能边沿之后) - 6		



- 1. 由综合评估得出,不在生产中测试。
- 2. 最小值表示驱动输出的最小时间,最大值表示正确获得数据的最大时间。
- 3. 最小值表示关闭输出的最小时间,最大值表示把数据线置于高阻态的最大时间。





图 23 SPI 时序图- 从模式和 CPHA=1⁽¹⁾

1. 测量点设置于 CMOS 电平: 0.3V_{DD}和 0.7V_{DD}。





1. 测量点设置于 CMOS 电平: 0.3V_{DD} 和 0.7V_{DD}。



7 封装特性

7.1 封装机械数据






图 25 LQFP48-10x10mm, 64 脚低剖面方形扁平封装图

表 56 LOFP48-10x10mm 64 脚低剖面方形扁平封装机械数据

表 36 LQFF46-JUX10IIIII 04 PP队时间万形用于到表机恢复招					
 标号		毫米			
4小 石	最小值	典型值	最大值		
A	-	-	1.60		
A1	0.05	-	0.15		
A2	1.35	1.40	1.45		
b	0.17	0.22	0.27		
С	0.09		0.20		
D	11.80	12.00	12.20		
D1	9.80	10.00	10.20		
D.		7.50			
E	11.80	12.00	12.20		
E1	9.80	10.00	10.20		
е		0.50			
k	0°	3.5°	7°		



L	0.45	0.60	0.75
L1		1.00	
ссс		0.08	



- 1. 图不是按照比例绘制。
- 2. 尺寸以 mm 为单位。




图 27 LQFP48-7x7mm, 48 脚低剖面方形扁平封装图



表 57	LOFP48-7x7mm	48 脚低剖面方形扁平封装机械数据	

1- [毫米		
标号	最小值	典型值	最大值
A	-	-	1.60
A1	0.05	-	0.15
A2	1.35	1.40	1.45
b	0.17	0.22	0.27
С	0.09	-	0.20
D	8.80	9.00	9.20
D1	6.80	7.00	7.20
D3		5.50	
Е	8.80	9.00	9.20
E1	6.80	7.00	7.20
E3		5.50	
е		0.50	
L	0.45	0.60	0.75
L1		1,00	
θ	0°	3.5°	7°
ссс		0.08	




图 28 LQFP48 推荐封装

- 2. 图不是按照比例绘制。
- 3. 尺寸以 mm 为单位。







图 29 LQFP32-7x7 mm, 32 脚低剖面方形扁平封装图

表 58 LQFP32-7x7mm 32 脚低剖面方形扁平封装机械数据

	12 36 LQTF 32-7X Mill 32	2 呼风时阻力/沙州 1 到表机像	198 1/1
标号		毫米	
	最小值	典型值	最大值
A	-	-	1.60
A1	0.05	-	0.15
A2	1.35	1.40	1.45
b	0.30	0.37	0.45
С	0.09	-	0.20
D	8.80	9.00	9.20
D1	6.80	7.00	7.20
D3		5.60	
Е	8.80	9.00	9.20
E1	6.80	7.00	7.20
E3		5.60	
e		0.80	
L	0.45	0.60	0.75



L1		1.00	
k	0°	3.5°	7°
θ			0.10




图 31 TSSOP20-20 脚薄细封装图



表 59	TSSOP20-20	脚薄细封装数据
1X J	1000120-20	1141 (4) 11 11 12 12 12 13 11 11 11 11 11 11 11 11 11 11 11 11

	• • • • • • • • • • • • • • • • • • • •		
标号	毫米		
	最小值	典型值	最大值
A	-	-	1.20
A1	0.05	-	0.15
A2	0.80	1.00	1.05
b	0.19	-	0.30
С	0.09	-	0.2
D	6.40	6.50	6.60
E1	4.30	4.40	4.50
Е	6.20	6.40	6.60
e		0.65	
L	0.45	0.60	0.75
L1		1.00	
K	0.0°	7	8.0°
aaa			0.10




图 32 TSSOP20 推荐封装

1. 尺寸单位为毫米。



76

热特性 7.2

芯片的最大结温(T₁max)一定不能超过表 17 给出的数值范围。

芯片的最大结温(T_Jmax)用摄氏温度表示,可用下面的公式计算:

 $T_J max = T_A max + (P_D max x \Theta_{JA})$

其中:

- T_{A} max 是最大的环境温度,用 ℃ 表示,
- Θ_{JA} 是封装中结到环境的热阻抗,用 ℃/W 标示,
- P_Dmax 是 P_{INT}max 和 P_{I/O}max 的和(P_Dmax=P_{INT}max+P_{I/O}max),
- P_{INT}max 是 I_{DD} 和 V_{DD} 的乘积,用瓦特(Watt)表示,是芯片的最大内部功耗。

P_{I/O}max 是所有输出引脚的最大功率消耗:

 $P_{I/O}$ max= $\Sigma(V_{OL} \times I_{OL}) + \Sigma((V_{DD} - V_{OH}) \times I_{OH})$,

考虑在应用中 I/O 上低电平和高电平的实际的 Vol/IoL和 Yoh/IoL

符号 参数 数值 单位 结到环境的热阻抗 **LOFP**48–7x7mm 55 结到环境的热阻抗-C/W -LQFP32–7x7mm 56 Θ_{JA} 结到环境的热阻抗一

-TSSOP20-6.5x6.4mm

封装的热特性 表 60

7.2.1 参考文档

JESD51-2 集成电路热测量环境条件-自然对流(空气静止)。参见 www.jedec.org。



8 CKS32 系列产品命名规则



72



9 版本历史

表 61 文档的修订历史

日期	版本	修改部分
2018.04.09	1	最初版本

