# Міністерство освіти і науки України НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА»

Інститут комп'ютерних технологій, автоматики та метрології

Кафедра ЕОМ



## Звіт

# 3 лабораторної роботи № 2

3 дисципліни: «Моделювання комп'ютерних систем» На тему: «Структурний опис цифрового автомата. Перевірка роботи автомата за допомогою стенда Elbert V2 - Spartan 3A FPGA»

Виконав: ст. гр. КІ-202

Панасюк Т.Ю.

Прийняв: старший викладач Козак Н.Б. **Meтa:** на базі стенда Elbert V2 - Spartan 3A FPGA реалізувати цифровий автомат світлових ефектів згідно наступних вимог:

- 1. Інтерфейс пристрою та функціонал реалізувати згідно отриманого варіанту завдання.
- 2. Логіку переходів реалізувати з використанням мови опису апаратних засобів VHDL. Заборонено використовувати оператори if, switch, for, when.
- 3. Логіку формування вихідних сигналів реалізувати з використанням мови опису апаратних засобів VHDL. Заборонено використовувати оператори if, switch, for, when.
- 4. Згенерувати Schematic символи для VHDL описів логіки переходів та логіки формування вихідних сигналів.
- 5. Зінтегрувати всі компоненти (логіку переходів, логіку формування вихідних сигналів та пам ять станів) в єдину систему за допомогою ISE WebPACK Schematic Capture. Пам'ять станів реалізувати за допомогою графічних компонентів з бібліотеки.
- 6. Промоделювати роботу окремих частин автомата та автомата вцілому за допомогою симулятора Isim.
- 7. Інтегрувати створений автомат зі стендом Elbert V2 Spartan 3A FPGA (додати подільник частоти для вхідного тактовового сигналу, призначити фізичні виводи на FPGA).
- 8. Згенерувати ВІТ файал та перевірити роботу за допомогою стенда Elbert V2 Spartan 3A FPGA.
- 9. Підготувати і захистити звіт

#### Вхідне завдання:

#### Варіант 1:

• Пристрій повинен реалізувати 8 комбінацій вихідних сигналів згідно таблиці:

Стан#	LED_0	LED_1	LED_2	LED_3	LED_4	LED_5	LED_6	LED_7
0	1	0	0	0	0	0	0	0
1	0	1	0	0	0	0	0	0
2	0	0	1	0	0	0	0	0
3	0	0	0	1	0	0	0	0
4	0	0	0	0	1	0	0	0
5	0	0	0	0	0	1	0	0
6	0	0	0	0	0	0	1	0
7	0	0	0	0	0	0	0	1


- Інтерфейс пристрою повинен мати вхід синхронного скидання (RESET).
- Інтерфейс пристрою повинен мати вхід керування режимом роботи (MODE):
  - $\circ$  Якщо MODE=0 то стан пристрою інкрементується по зростаючому фронту тактового сигналу пам'яті станів (0->1->2->3->4->5->6->7->0...).
  - $\circ$  Якщо *MODE=1* то стан пристрою декрементується по зростаючому фронту тактового сигналу пам'яті станів (0->7->6->5->4->3->2->1->0...).
- Інтерфейс пристрою повинен мати однорозрядний вхід керування швидкістю роботи(*SPEED*):
  - Якщо *SPEED=0* то автомат працює зі швидкістю, визначеною за замовчуванням.
  - $\circ$  Якщо *SPEED=1* то автомат працює зі швидкістю, <u>В 2 РАЗИ ВИЩОЮ</u> ніж в режимі (*SPEED=0*).
- Для керування сигналом MODE використати будь який з 8 DIP перемикачів (див. Додаток – 1).
- Для керування сигналами *RESET/SPEED* використати будь якI з *PUSH BUTTON* кнопок (див. **Додаток** 1).

### Хід роботи:

- 1. У середовищі Xilinx ISE створив новий проєкт. Налаштував цільову FPGA, обрав інструменти для синтезу і симуляції.
- 2. Додав VHDL файл Output\_Logic до проєкту та імплементувалв інтерфейс логіки формування вихідних сигналів, а також логічні вирази для формування кожного вихідного сигналу, залежно від поточного стану автомата.

```
2
   library IEEE;
 3 use IEEE.STD LOGIC 1164.ALL;
 5 entity Output Logic intf is
 6 Port (IN BUS : in std logic vector( 2 downto 0 );
          OUT BUS : out std logic vector ( 7 downto 0 )
 7
 8
9
   end Output Logic intf;
10
11
    architecture Output Logic arch of Output Logic intf is
12
13 begin
      OUT BUS(0) <= (not(IN BUS(2)) and not(IN BUS(1)) and not(IN BUS(0)));
14
      OUT BUS(1) <= (not(IN BUS(2)) and not(IN BUS(1)) and IN BUS(0));
15
      OUT BUS(2) <= (not(IN BUS(2)) and IN BUS(1) and not(IN BUS(0)));
16
      OUT BUS(3) <= (not(IN BUS(2)) and IN BUS(1) and IN BUS(0));
17
      OUT BUS(4) <= (IN BUS(2) and not(IN BUS(1)) and not(IN BUS(0)));
18
      OUT_BUS(5) <= (IN_BUS(2) and not(IN_BUS(1)) and IN_BUS(0));
19
      OUT_BUS(6) <= (IN_BUS(2) and IN_BUS(1) and not(IN_BUS(0)));
20
      OUT_BUS(7) <= (IN_BUS(2) and IN_BUS(1) and IN_BUS(0));
21
22
   end Output Logic arch;
23
```

3. За допомогою симулятора Isim провів моделювання роботи схеми при всіх можливих комбінаціях сигналів на входах.




4. Додав до проєкту VHDL файл Transition\_Logic, в якому реалізував логіку формування переходів.


```
Transition Logic intf is
    entity
       Port (CUR_STATE : in std logic_vector (2 downto 0);
6
             MODE : in std logic;
             NEXT_STATE : out std_logic_vector (2 downto 0)
    end Transition_Logic_intf;
11
   architecture Transition_Logic_arch of Transition_Logic_intf is
12
13
14
15
       NEXT STATE(0) <= (MODE and not (CUR STATE(2)) and not (CUR STATE(1)) and not (CUR STATE(0))) or
16
                         (MODE and not (CUR_STATE(2)) and (CUR_STATE(1)) and not (CUR_STATE(0))) or
                         (MODE and (CUR_STATE(2)) and not (CUR_STATE(1)) and not (CUR_STATE(0))) or
17
                         (MODE and (CUR_STATE(2)) and (CUR_STATE(1)) and not (CUR_STATE(0))) or
                         (not (MODE) and not (CUR_STATE(2)) and not(CUR_STATE(1)) and not (CUR_STATE(0))) or
19
20
                         (not (MODE) and not (CUR_STATE(2)) and (CUR_STATE(1)) and not (CUR_STATE(0))) or
                         (not (MODE) and (CUR_STATE(2)) and not(CUR_STATE(1)) and not (CUR_STATE(0))) or
21
                         (not (MODE) and (CUR_STATE(2)) and (CUR_STATE(1)) and not (CUR_STATE(0)));
22
23
      NEXT_STATE(1) <= (MODE and not (CUR_STATE(2)) and not (CUR_STATE(1)) and not (CUR_STATE(0))) or
24
                         (MODE and (CUR_STATE(2)) and (CUR_STATE(1)) and (CUR_STATE(0))) or
25
                         (MODE and (CUR_STATE(2)) and not (CUR_STATE(1)) and not (CUR_STATE(0))) or
27
                         (MODE and not (CUR_STATE(2)) and (CUR_STATE(1)) and (CUR_STATE(0))) or
28
                         (not (MODE) and not (CUR_STATE(2)) and not(CUR_STATE(1)) and (CUR_STATE(0))) or
                         (not (MODE) and not (CUR_STATE(2)) and (CUR_STATE(1)) and not (CUR_STATE(0))) or
29
                         (not (MODE) and (CUR_STATE(2)) and not (CUR_STATE(1)) and (CUR_STATE(0))) or
30
                         (not (MODE) and (CUR_STATE(2)) and (CUR_STATE(1)) and not (CUR_STATE(0)));
31
32
       NEXT STATE(2) <= (MODE and not (CUR STATE(2)) and not(CUR STATE(1)) and not (CUR STATE(0))) or
33
                         (MODE and (CUR_STATE(2)) and (CUR_STATE(1)) and (CUR_STATE(0))) or
                         (MODE and (CUR_STATE(2)) and (CUR_STATE(1)) and not (CUR_STATE(0))) or
35
36
                         (MODE and (CUR_STATE(2)) and not (CUR_STATE(1)) and (CUR_STATE(0))) or
                         (not (MODE) and not (CUR_STATE(2)) and (CUR_STATE(1)) and (CUR_STATE(0))) or
                         (not (MODE) and (CUR_STATE(2)) and not(CUR_STATE(1)) and not (CUR_STATE(0))) or
                         (not (MODE) and (CUR_STATE(2)) and not(CUR_STATE(1)) and (CUR_STATE(0))) or
                         (not (MODE) and (CUR_STATE(2)) and (CUR_STATE(1)) and not (CUR_STATE(0)));
   end Transition_Logic_arch;
43
```

5. За допомогою симулятора Isim провів моделювання роботи схеми при всіх можливих комбінаціях сигналів на входах.







6. Додав до проєкту Schematic файл Light\_Controller, виконав для нього команду Set as Top Module. Згенерував Schematic символи для файлів Output\_Logic i Transition\_Logic. Використовуючи новостворені символи та елементи з бібліотеки, реалізував у файлі Light\_Controller.sch пам'ять стану автомата.




7. За допомогою симулятора Isim провів моделювання роботи схеми при всіх можливих комбінаціях сигналів на входах.



8. Додав до проєкту Schematic файл Top\_Level, виконав для нього команду Set as Top Module. Згенерував Schematic символ для файлу Light\_Controller. Використовуючи новостворений символ та елементи з бібліотеки, реалізував у файлі подільник вхідної частоти та логіку сигналу SPEED.



9. За допомогою симулятора Isim провів моделювання роботи схеми з різними значеннями сигналів MODE, RESET та SPEED при подачі на вхід CLOCK тактового сигналу 12 MHz.



10. Додав до проєкту Constraint файл та призначила виводам схеми фізичні виводи цільової FPGA.

```
CONFIG VCCAUX = "3.3";
1
2
    # Clock 12 MHz
3
                        LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz:
4
    NET "CLK"
5
   6
                                LED
  8
9
                                   | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
      NET "OUT_BUS(0)"
                           LOC = P46
10
                                   | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
      NET "OUT_BUS(1)"
                           LOC = P47
11
12
      NET "OUT BUS (2)"
                           LOC = P48
                          LOC = P49 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

LOC = P50 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

LOC = P51 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

LOC = P54 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

LOC = P55 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
      NET "OUT_BUS(3)"
13
      NET "OUT_BUS (4)"
14
     NET "OUT_BUS(5)"
15
     NET "OUT_BUS(6)"
16
     NET "OUT_BUS (7)"
17
18
  19
                             DP Switches
20
  21
22
      NET "MODE"
                   LOC = P70
                           | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
23
24
  25
                             Switches
27
  28
      NET "SPEED"
                      LOC = P80 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
29
      NET "RESET"
                     LOC = P79 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
30
31
```

11.Відкрив директорію проєкту у файловому менеджері та переконався, що файли прошиття успішно згенерувалися.

top_level.bin	05.05.2022 16:38	Файл BIN	54 KB
top_level.bit	05.05.2022 16:38	Файл BIT	54 KB

**Висновок:** під час виконання цієї лабораторної роботи я реалізував цифровий автомат світлових ефектів у середовищі Xilinx ISE і стендом Elbert V2 - Spartan 3A FPGA. Я реалізував схему автомату та провів симуляцію його роботи.