VHDL: Modelagem RTL Engenharia Eletrônica

Prof. Renan Augusto Starke

Instituto Federal de Santa Catarina – IFSC Campus Florianópolis renan.starke@ifsc.edu.br

30 de março de 2020



Ministêrio da Educação Secretaria de Educação Profissional e Tecnológica INSTITUTO FEDERAL DE SANTA CATARINA

Tópico

- Introdução
- Processos: latches e registradores
- Máquinas de estados
- 4 Referências


Objetivos

- ► Tópicos da aula de hoje:
 - Recapitulação modelagem RTL
 - Processos síncronos
 - Latches
 - Registradores
 - Máquinas de estado


Modelagem RTL

Modelagem RTL

Modelagem comportamental que implica ou infere hardware. Descreve-se a funcionalidade e implica-se na estrutura do circuito.



Síntese RTL



5/30

Tópico

- Introdução
- Processos: latches e registradores
- Máquinas de estados
- 4 Referências

6/30

Tipos de processos

Processos combinacionais


- Lista de sensibilidade apresenta todas as entradas
- Exemplo:


```
process (a, b, sel)
```

- Processos sequenciais
 - Sensíveis a um clock e sinais assíncronos de controle
- Exemplo:

```
process (aclr_n, clk)
```

A lista de sensibilidade não inclui a entrada "d"






```
library ieee;
use ieee.std_logic_1164.all;
entity latch1 is
 port (
    data : in std logic;
    gate : in std logic;
    q : out std_logic
                                   inferido
                                            data
                                                      Transparent
end entity latch1;
                                                                     q
                                                        Latch
                                            gate)
architecture logic of latch1 is
begin
  label_1: process (data, gate)
  begin
    if gate = '1' then
                                      Lista de sensibilidade inclui ambas entradas
      σ <= data:
    end if:
  end process label 1;
end architecture behavior;
                                     O que acontece quando gate = '0'? Memória
```

Flip FLop D

```
library ieee;
use ieee.std logic 1164.all;
entity dff1 is
 port (
    d : in std logic;
                                                                 dff1
    clk : in std_logic;
    q : out std logic
                                                        d
                                          inferido
end entity dff1;
                                                      clk
architecture logic of dff1 is
                                                                ENA
begin
 process (clk)
 begin
    if clk'event and clk = '1' then
      a <= d:
    end if;
  end process;
                                                   clk é o nome do sinal
end architecture behavior;
                                                     'EVENT é um atributo VHDL
                                                      (mudanca do estado)
                                                   clk=1 significa borda de subida
```

Flip FLop D




Flip FLop D – clear assíncrono

```
library ieee;
use ieee.std logic 1164.all:
entity dff clrn is
  port (
    d : in std logic:
    clr n : in std logic;
    clk : in std logic;
    q : out std_logic
                                                         d
end entity dff clrn;
                                         inferido
                                                       clk
architecture logic of dff_clrn is
                                                                  FΝΔ
begin
                                                                   CL RN
  process (clk, clr n)
                                                      clr n
  begin
    if clr n = '0' then
      a <= '0':
    elsif rising edge(clk) then
      q <= d;
                                                   Implementação correta de sinais
    end if;
                                                      de controle assíncronos
  end process:
                                                      Sinal assíncrono está na lista de
end architecture logic:
                                                      sensibilidade e é verificado
                                                      antes do clock
                                                   cirn n='0' n\u00e3o depende do
                                                      clock
```

VHDL

11/30

Flip FLop D – clear síncrono



12/30

Número de registradores

```
library ieee;
use ieee.std logic 1164.all;
entity reg1 is
 port
    d : in std logic:
    clk : in std_logic;
    q : out std logic
 );
end entity reg1;
                                 inferido
architecture logic of regl is
                                          clk
                                                           clk
  signal a, b : std_logic;
                                                  ENA
                                                                   FΝΔ
                                                                                     FΝA
                                                                                      CLRN
                                                   CLRN
                                                                   CLRN
begin
  process (clk)
 begin
    if rising_edge (clk) then
      a <= d;
      b <= a:
      a <= b:
    end if;
  end process;
end architecture logic;
```

Atribuição de sinais dentro de um bloco if-then síncrono infere registradores

Número de registradores

```
library ieee;
use ieee.std logic 1164.all;
entity reg2 is
 port (
    d : in std logic;
   clk : in std_logic;
   q : out std logic
);
end entity reg2;
                                inferido
architecture logic of reg2 is
                                         clk
  signal a, b : std logic;
                                                FΝΔ
                                                 CLRN
begin
 process (clk)
 begin
    if rising_edge (clk) then
      a <= d:
      b <= a:
    end if:
 end process;
  q <= b; 💌
end architecture logic;
```

Atribuição de b para q não é mais sensível ao clock: **um registrador a menos**

clk

ENA CLRN

14/30

Número de registradores

```
library ieee;
use ieee.std logic 1164.all;
entity reg3 is
  port (
  d : in std logic;
  clk : in std_logic;
  q : out std logic
  );
end entity reg3;
                                  inferido
                                          clk
architecture logic of reg3 is
                                                  FΝΔ
begin
                                                   CLRN
  process (clk)
    variable a, b : std logic;
  begin
    if rising_edge (clk) then
      a := d:
      b := a:
      q <= b;
    end if;
  end process;
end architecture logic:
```

Variáveis são atribuídas imediatamente: apenas um registrador

Atribuição de variáveis em lógica sequencial

 Variáveis são armazenamentos temporários que normalmente não geram hardware

- Atribuição de variáveis podem ser utilizadas em expressões para atualizar um valor imediatamente
 - Uma variável pode ser atribuída a um sinal para inferir hardware


Exemplo: contador

```
library ieee:
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity counter is
 port (
    clk, aclr, clk ena : in std logic;
    q : out std_logic_vector (15 dowto 0);
end entity counter;
architecture logic of counter is
begin
 process (clk, aclr)
    variable q_var : std_logic_vector(15 dowto 0)
 begin
    if aclr = '1' then
     g var := (others => '0');
    elsif rising_edge (clk) then
      if clk ena = '1' then
         g var := g var + 1;
     end if:
    end if:
    q <= q_var;
 end process;
end architecture logic;
```

Expressão aritmética atribuída à variável antes da escrita do valor conhecido

Variável atribuída à um sinal para geração de hardware

- Escreva o código para um registrador de n-bits (GENERICS).
 - Todas as operações ocorrem na subida de clk, com exceção de sclr_n.
 - Se sclr_n é baixo, limpe a saída (prioridade mais alta).
 - Na subida do clock, verifique se clk_ena é alto.
 - Se clk ena é alto, as saídas são atribuídas às entradas
 - Se clk ena é baixo, nada é feito.
 - Simule.



Exercício

- Escreva o código para um contador de 2 bits com controle assíncrono
 - A saída vai para "00" imediatamente quando aclr_n é baixo
 - Se aclr_n não é baixo, o contador é incrementado em 1 na subida do clock
 - Use uma variável
 - aclr_n tem prioridade sobre a verificação da subida do clk
- Use pacotes STD_LOGIC_1164 e STD_LOGIC_UNSIGNED
- Simule e sintetize. Verifique o hardware RTL sintetizado na ferramenta de síntese




Tópico

- Introdução
- Processos: latches e registradores
- Máquinas de estados
- 4 Referências

Máquinas de estados

É um circuito sequencial que transita em uma sequência conhecida de estados.

- A transição de entre estados é comandada por um sinal de controle.
- O estado atual pode ser definido por registradores.
- Estados futuros são determinados com base no estado atual e pela situação das entradas.




Máquinas de estados em VHDL

Estados de uma máquina de estados devem ser declarados um tipo enumerados.

```
TYPE state_type IS (IDLE, TAP1, TAP2, TAP3, TAP4 );
```

Após a declaração, um sinal deve ser instanciado utilizando o tipo criado:

```
SIGNAL filter : state_type;
```



Prof. Renan (IFSC) VHDL 30 de março de 2020 22/30


Máquinas de estados em VHDL

- Lógica de transição dos estados:
 - Construção CASE dentro de um processo sequencial (clk)

- Há dois métodos para determinar as saídas de uma máquina:
 - Processo combinacional com CASE
 - Atribuição selecional e/ou atribuição condicional para cada saída

Máquinas de estados em VHDL


```
library ieee:
use ieee. std logic 1164.all;
entity filter sm is
 port (
    clk, reset, nw : in std logic;
    select : out std logic vector
      (1 downto 0):
    nxt, first : out std logic
end entity filter_sm;
architecture logic of filter sm is
  type state_type is (IDLE, TAP1, TAP2,
    TAP3, TAP4);
  signal filter : state type;
begin
  (...)
```



- Declaração de tipo
- Instância do sinal com o novo tipo


Máquinas de estados: transição dos estados

```
process (reset, clk)
begin
 if reset = '1' then
    filter <= idle;
  elsif clk' event and clk = '1' then
    case filter is
      when idle =>
        if nw = '1' then
         filter <= TAP1:
        end if;
      when TAP1 =>
         filter <= TAP2:
      when TAP2 =>
         filter <= TAP3;
      when TAP3 =>
         filter <= TAP4:
      when TAP4 =>
         if n_W = '1' then
            filter <= TAP1:
         else
            filter <= idle:
         end if:
    end case;
  end if;
end process;
```




Máquinas de estados: saídas (CASE)

```
output: process (filter)
 begin
   nxt <= '0';
   first <= '0';
   select <= "00";
   case filter is
   when idle =>
   when TAP1 =>
     first <= '1';
   when TAP2 =>
     select <= "01";
   when TAP3 =>
     select <= "10";
   when TAP4 =>
     select <= "11";
     nxt <= '1';
   end case:
  end process output;
```



Máquinas de estados: saídas (atribuição de sinais)





Tópico

- Introdução
- Processos: latches e registradores
- Máquinas de estados
- 4 Referências

Referências

Introduction to Altera Devices and Design Software

- D'AMORE, Roberto. VHDL: descrição e síntese de circuitos digitais. 2. ed. Rio de Janeiro: Livros Técnicos e Científicos, 2012. 292 p., il. ISBN 9788521620549.
- ▶ PEDRONI, Volnei A. Eletrônica digital moderna e VHDL. Rio de Janeiro: Elsevier, 2010. 619 p., ISBN 9788535234657.