# VHDL: Sinais e operadores Engenharia Eletrônica

Prof. Renan Augusto Starke

Instituto Federal de Santa Catarina – IFSC Campus Florianópolis renan.starke@ifsc.edu.br

16 de setembro de 2019



Ministério da Educação Secretaria de Educação Profissional e Tecnológica INSTITUTO FEDERAL DE SANTA CATARINA

# Tópico

- Introdução
- Constantes
- Sinais
- Operadores
- Sinais: atribuição condicional e selecionável
- Referências

## Objetivos

- ► Tópicos da aula de hoje:
  - Constantes
  - Sinais
  - Atribuição de sinais
  - Operadores

Vhsic (Very High Speed Integrated Circuit)
Hardware
Description
Language

#### O que é VHDL?

- Padrão industrial IEEE para linguagem de descrição de hardware
- Linguagem de descrição em alto nível para simulação e síntese

### Objetos VHDL e suas classes

- Objetos:
  - Usados para descrever a funcionalidade de um módulo
  - Atribuídos valores e tipos
- Classes de objetos:
  - Define o comportamento do objeto e que operações podem ser realizadas
  - Tipos:
    - CONSTANT
    - SIGNAL
    - VARIABLE
    - ► FILE

# Tópico

- Introdução
- Constantes
- Sinais
- Operadores
- 5 Sinais: atribuição condicional e selecionável
- 6 Referências

#### Constantes

- Associam um valor a um nome
- Declaração:
  - Pode ser declarada em uma ENTITY, ARCHITECTURE ou PACKAGE

```
constant <nome> : <tipo_de_dado> := <valor>;
constant bus_width : integer := 16;
```

- Não podem ser alteradas em tempo de execução
  - Note que generics s\u00e3o constantes (par\u00e1metros) que podem ser sobrescritos passando novos valores durante compila\u00e7\u00e3o, mas n\u00e3o em execu\u00e7\u00e3o


- Melhora-se legibilidade do código
- Melhora-se flexibilidade do código

# Tópico

- Introdução
- Constantes
- Sinais
- 4 Operadores
- Sinais: atribuição condicional e selecionável
- 6 Referências

#### **Sinais**

 Sinais representam interconexões físicas (fios) que se comunicam entre processos (funções)



- Declaração:
  - Pode ser declarada em uma ENTITY, ARCHITECTURE ou PACKAGE

```
signal temp : std_logic_vector(7 downto 0);
```

# Atribuição de valores ao sinais

```
signal temp : std_logic_vector(7 downto 0);
```

- ► Atribuição de sinais utiliza o operador: <=
- Exemplos:
  - Todos os bits:

- Parcial:

```
temp (7 downto 4) <= "1010";
```

Bit:

```
temp(7) <= '1';
```

 Use aspas normais (" ") para atribuição multi-bit e apas simples (' ')para bit único

#### Sinais como interconexão

```
library ieee;
use ieee.std logic 1164.all;
entity simp is
  port (
   r, t, q, h : in std_logic;
    qb : out std_logic
end entity simp;
architecture logic of simp is
  signal qa : std_logic;
begin
  ga <= r or t;
  gb <= (ga and not (g xor h));</pre>
end architecture logic;
```

```
r — dp
```

Declaração de sinal dentro da arquitetura

```
r, t, g, h, e qb são sinais por padrãoqa precisa ser declarado como conexão intermediária
```


## Atribuição de sinais concorrentes

- Atribuição de sinais usando expressões
- Representam um processo implícito concorrente
  - Estas atribuições são sensíveis a todos os sinais à direita da atribuição
- ► Três tipos:
  - Atribuição simples
  - Atribuição condicional
  - Atribuição seletiva

## Atribuição simples

- Formato: < nome\_sinal ><=< expressao >;
- Exemplo:

```
-- 2 processos implícitos
qa <= r or t;
qb <= (qa and not (g xor h));
--- parenteses dão a ordem de precedência</pre>
```



Expressões utilizam operadores VHDL para descrever comportamento

# Tópico


- Introdução
- Constantes
- Sinais
- 4 Operadores
- Sinais: atribuição condicional e selecionável
- 6 Referências

## Operadores VHDL

Tipo		Nome/Símbolo	Prioridade
Lógico		not and or nand nor xor xnor	Mais alta
Relacional		= /= < <= > >=	
Shift (1)(2)		sll srl sla sra rol ror	
	Adição e sina	+ -	
Aritmético	Concatenação	&	
	Multiplicação	* / mod rem	
Outros		** abs	Mais baixa

- \*\*: Exponencial
- abs: Valor absoluto
- (1): Não suportado no VHDL'97
- (2): Suportado pelo pacote NUMETIC\_STD para tipos SIGNED/UNSIGNED

### Operadores VHDL



# Funções aritméticas

```
entity opr is
  port (
    a : in integer range 0 to 16;
    b : in integer range 0 to 16;
    sum : out integer range 0 to 32
);
end entity opr;

architecture example of opr is
begin
  sum <= a + b;
end architecture example;

O compilador VHDL entende esta operação
porque o operador '+' é automaticamente
definido para o tipo INTEGER.</pre>
```

Note que a biblioteca STD e o pacote STANDARD não precisam ser referenciados.


# Sobrecarga de operadores

- A linguagem VHDL define operações aritméticas e lógicas apenas para tipos definidos no pacote STANDARD
- Para usar outros tipos, deve-se converter utilizando funções.
- Antigamente utilizava-se pacotes que sobrecarregam operadores na biblioteca IEEE, mas estão desatualizados.
  - STD LOGIC ARITH: funções aritméticas
  - STD\_LOGIC\_SIGNED: funções aritméticas sinalizadas

18/35

 STD\_LOGIC\_UNSIGNED: funções aritméticas não sinalizadas

## Conversão de tipos



## Conversão de tipos

A não ser que seja necessário utilizar **std\_logic\_vector**, é preferível utilizar os tipos **signed** ou **unsgigned** diretamente, especialmente para **sinais** mas também para **portas**. Evita-se execesso de conversão e mehora-se a documentação.

- Valores numéricos positivos (contadores, endereços): unsigned.
- Valores positivos e negativos (dados): signed.
- Valores não numéricos (sinais de controle, agredados): std\_logic(\_vector)

#### Uso de operadores

```
Inclusão das bibliotecas para impementar
library ieee;
use ieee.std logic 1164.all;
                                                       os operadores.
use ieee.numeric std.all;
entity overload is
   port (
        a : in std logic vector (4 downto 0);
                                                       Tipos IEE
        b : in std logic vector (4 downto 0);
        sum : out std logic vector (4 downto 0)
   );
end entity overload;
architecture example of overload is
                                                       Deve-se converter para operar. Este código
begin
    sum <= a + b;
                                                       está incorreto
end architecture example;
```

Corrija o somador de 4-bits.

Simule no ModelSim e verfique o funcionamento.

- Objetivos:
  - Construir um somador com o operador '+'
  - Praticar a estrutura ENTITY-ARCHITECTURE
  - Verificar o efeito das bibliotecas na compilação
- Escreva o código para um somador de n-bits
  - Use GENERICS para mudar o tamanho da portas de acordo com a necessidade
  - Use os nomes conforme o diagrama abaixo (bloco, portas, e caixa minúscula)
  - Entradas e saídas devem ser declaradas como unsigned
  - Use o pacote ieee.numeric\_standard.all para operações aritméticas.



- Objetivos:
  - Construir um multiplicador com o operador '\*'
  - Praticar a estrutura ENTITY-ARCHITECTURE
  - Verificar o efeito das bibliotecas na compilação
- Escreva o código para um somador de n-bits
  - Use GENERICS para mudar o tamanho da portas de acordo com a necessidade
  - Use os nomes conforme o diagrama abaixo (bloco, portas, e caixa minúscula)
  - Entradas e saídas devem ser declaradas como unsigned
  - Use o pacote ieee.numeric\_standard.all para operações aritméticas.




# Tópico


- Introdução
- Constantes
- Sinais
- Operadores
- Sinais: atribuição condicional e selecionável
- 6 Referências

## Atribuição condicional

#### Formato:

#### Exemplo:





## Atribuição condicional – exemplos

Construção composta

```
entity mux_1 is
   port (
      i0, i1, i2, i3 : in bit;
      s0, s1 : in bit;
      ot : out bit);
end mux_1;


achitecture test of mux_1 is
begin
   ot <= i0 when s1 = '0' and s0='0' else
      i1 when s1 = '0' and s0='1' else
      i2 when s1 = '0' and s0='0' else
      i3;
end teste;</pre>
```

Mux

# Atribuição selecionável

Formato:

Exemplo:



- ► Todas as condições **devem** ser consideradas
- WHEN OTHERS considera todas as condições não consideradas nas cláusulas anteriores

Prof. Renan (IFSC) VHDL 16 de setembro de 2019 28/35

### Atribuição condicional – exemplos

```
with s0 select — s0 é tipo caracter
  x0 <= i0 and i1 when 'a',
      i0 or i1 when 'b' | 'c',
      i0 xor i1 when 'd' to 'g',
      i0 when 'x' downto 'k'
      i1 when others;

with b1 and b0 select — b1 e b0 tipo bit
  x1 <= i0 when '0',
      i1 when '1';</pre>
```

```
entity mux 2 is
 port (
   i0, i1, i2, i3 : in bit;
   s0, s1 : in bit;
    ot : out bit);
end mux 1:
achitecture test of mux 1 is
  signal sel : bit vector(1 downto 0);
begin
sel <= s1 & s2;
 with sel select
 ot <= i0 when "00",
       il when "01",
       i2 when "10".
       i3 when "11";
end teste;
```

Construção composta

Mux

## Atribuição condicional – exemplos

```
library ieee;
use ieee.std logic 1164.all;
entity cmpl_sig is
 port
    a, b, sel : in std logic;
    z : out std_logic
end entity cmpl sig;
                                             sel é STD_LOGIC
architecture logic of cmpl_sig is
begin
  with sel select
     z <= a when '0',
                                        Possíveis valores de STD LOGIC são '0', '1', 'X',...
          b when '1',
                                        portanto WHEN OTHERS é necessário para 'X'....
         '0' when others;
end architecture logic;
```

#### Atribuição concorrente de sinais

```
library ieee:
use ieee.std_logic_1164.all;
entity cmpl_sig is
   port (
      a, b, sel : in std logic;
     x, v, z : out std logic
end entity cmpl sig;
architecture logic of cmpl_sig is
begin
 - atribução simples
 x <= (a and not sel) or (b and sel);
 - atribuição condicional
 v <= a when sel='0' else
     b:
- atribuição selecionada
 with sel select
  z <= a when '0',
      b when '1',
      'x' when others:
end architecture logic;
```

Atribuição de sinais acontece em paralelo, portanto a ordem das cláusulas não afeta o funcionamento

## Comparação entre "when else" e "with select"

- Na construção "WHEN ELSE":
  - ordem das cláusulas indica precedência
  - a última cláusula tem **menor** prioridade
- Na construção "WITH SELECT":
  - Todas as condições possuem a mesma prioridade
  - Todas possíveis entradas devem ser avaliadas
- Sem otimização, circuitos mais eficientes podem ser projetados
- Na síntese, ferramentas mais modernas podem gerar a mesma construção

- Construa um multiplexador de 4-bits:
  - Crie uma versão com SELECT.
  - Crie outra versão com WHEN.
  - Entradas e saídas devem ser declaradas como unsigned (compatível com o somador).



- Construa componente MUXs e DEMUX com palavras variáveis (generics).
- Pesquise se é possível fazer um MUX completamente genérico: número de postas e bits das palavras.
- Lista Moodle.

# Tópico

- Introdução
- Constantes
- Sinais
- Operadores
- Sinais: atribuição condicional e selecionáve
- 6 Referências

#### Referências

Introduction to Altera Devices and Design Software

▶ PEDRONI, Volnei A. Eletrônica digital moderna e VHDL. Rio de Janeiro: Elsevier, 2010. 619 p., ISBN 9788535234657.