
I salvataggi nei registri erano alterati

Il problema osservato sulla CPU: un trasferimento previsto poteva diventare una scrittura indesiderata.




La parola di microcodice corretta descrive lo stato finale delle uscite.
I registri, però, reagiscono anche ai fronti che compaiono durante il passaggio.

Soluzione realizzata: due 74377 davanti agli ingressi di indirizzo delle EEPROM.

Da leggere: Avevo un problema nei salvataggi dei registri. La causa è coerente con i transitori della CU: un impulso breve poteva essere interpretato come un nuovo clock.

Perché un glitch può diventare un clock

Esempio qualitativo: CK locale = CK principale AND enable di scrittura, con enable attivo alto.




Anche con un clock lento, l’impulso può comparire mentre CK è già alto.

Da leggere: La AND non distingue un enable corretto da un glitch. Se il clock è alto, una salita dell’enable diventa una salita sul clock locale del registro.

Il 74377: pinout e collegamenti

DIP a 20 pin, visto dall'alto: la tacca identifica il lato dei pin 1 e 20.



Pin 1 - /G → GND

Sempre a zero: abilita la copia di D su Q al fronte positivo del clock del chip.

Pin 11 - CK ← NOT CK originale

Prelevato prima della AND di HLT: la discesa del clock originale fa acquisire i due 74377.


D: ingressi dalle sorgenti
Q: uscite verso le EEPROM

Ogni coppia conserva il suo bit: 1D → 1Q, 2D → 2Q, …, 8D → 8Q.
Pin 20 = VCC; pin 10 = GND. 100 nF tra alimentazione e massa, vicino a ogni chip.

Da leggere: Ogni 74377 contiene otto registri a un bit. Collego le sorgenti ai pin D e gli indirizzi delle EEPROM ai corrispondenti Q. /G è a massa e il pin 11 riceve il clock originale invertito.

Clock invertito: acquisizione alla discesa

Il 74377 acquisisce sul fronte di salita del proprio clock. Il suo clock è NOT CK.



Salita di CK

I registri dati eseguono il trasferimento previsto.

Discesa di CK

I 74377 copiano l’indirizzo per la CU.

Da leggere: Il 74377 resta un registro a fronte positivo. Invertendo il clock, il suo fronte positivo corrisponde alla discesa del clock della CPU, con il piccolo ritardo dell’inverter.

Texas Instruments, SN74LS377: fronte positivo e abilitazione /G attiva bassa. Diagramma non in scala.

Quali informazioni vengono registrate

Il bus indirizzi della CU documentato nel progetto contiene 13 bit; due 74377 ne offrono 16.


Indirizzi EEPROM	Sorgente	Funzione
A0, A1, A2	μSTEP[2], [1], [0]	Selezionano il microstep T1..T8
A3..A7	IR[3]..IR[7]	Selezionano il gruppo di opcode
A8..A11	C, Z, N, O	Selezionano la pagina dei flag
A12	BOOT_RUN	Seleziona il banco BOOT oppure RUN

Esempio di ripartizione logica: 8 bit in un chip e 5 nell’altro.
L’ordine dei fili tra D e Q conserva la mappatura originale degli indirizzi.

Da leggere: I due chip bastano per tutti i tredici indirizzi. Registro microstep, opcode, flag e banco: così nessuna di queste sorgenti può modificare direttamente le EEPROM durante la fase alta.

Un ciclo, tre momenti: perché il glitch non scrive

Segui da sinistra a destra: copio gli indirizzi, lascio assestare la CU, poi salvo il dato.



1. I 74377 copiano D su Q.
Cambia l’indirizzo della CU.

2. Le uscite possono cambiare.
CK = 0: la AND resta a zero.

3. L’enable è ormai valido.
Il registro dati acquisisce.

Da leggere: Alla discesa i 74377 aggiornano l’indirizzo. La EEPROM può produrre transitori, ma CK è basso: la AND non genera clock di scrittura. Alla salita successiva l’enable è stabile e il registro salva il dato previsto.

CK registro dati = CK originale AND enable attivo alto. Tempi illustrativi: inverter, Q e accesso EEPROM ingranditi.

Esempio: il fetch aggiorna IR senza disturbare la CU

IR originale e copia verso le EEPROM hanno ora due momenti di aggiornamento distinti.

1. Salita: fetch

IR carica il nuovo opcode.
La copia di IR nei 74377 conserva ancora il vecchio valore.

→

2. Discesa: copia

I 74377 acquisiscono il nuovo IR insieme agli altri bit di indirizzo.

→

3. Salita successiva

La CPU esegue il trasferimento selezionato dalla CU assestata.

Lo stesso principio vale per i flag: un risultato dell'ALU può aggiornare i flag originali alla salita; la CU vede la loro copia dalla discesa successiva.

Microstep: al campionamento deve essere già valido il valore desiderato.
Contatore e 74377 sullo stesso fronte fanno acquisire il valore precedente del contatore.

Da leggere: Durante il fetch cambia IR, ma l'indirizzo delle EEPROM resta fermo per tutta la fase alta. Alla discesa aggiorno la copia; nella fase bassa la CU prepara i comandi per il trasferimento successivo.

Il punto da ricordare nel prossimo video

Alla discesa preparo il controllo. Alla salita eseguo il trasferimento.

Indirizzi stabili durante CK alto

Due 74377 isolano gli ingressi della CU dalle variazioni immediate delle sorgenti.

Il funzionamento osservato sulla CPU è stato ripristinato dopo la modifica.
La spiegazione temporale è: gli enable hanno tempo di assestarsi prima del fronte utile.

Dettagli da spiegare con precisione

/G è a zero nel circuito realizzato. Il 377 non ha un ingresso di clear.
Reset manuale verificato: tengo RESET premuto, do un impulso CK completo, poi rilascio RESET.
La discesa copia lo zero del microstep nei 74377; il clock dei 377 resta disponibile anche in HLT.

La protezione descritta riguarda i clock locali qualificati da CK. Per RAM e altri comandi asincroni serve una verifica del loro timing.

Da leggere: La soluzione non cancella fisicamente ogni transitorio: tiene fermo l’indirizzo nel momento in cui la CPU salva i dati. È la separazione tra preparazione del controllo ed esecuzione a risolvere il problema osservato.