
CPU a 8 bit - schema a blocchi

Simboli hardware: ALU a trapezio con incavo, registri rettangolari, buffer triangolari e bus multipli.


Linee blu: dati a 8 bit. Linee verdi: indirizzi a 16 bit. Una sola sorgente attiva su ogni bus.



Per leggibilità, i carichi di MAR/IDX dal bus e le linee di controllo sono sviluppati nelle tavole successive.

ALU, registri operando e risultato

La sagoma della ALU evidenzia i due ingressi A/B e l'uscita del risultato.




Operazioni: AND, OR, XOR, NOR, NAND, XNOR, NOT, ADD, SUB e CMP.

Risultato: ALU -> bus -> MDR, poi MDR -> bus -> RA. I due trasferimenti avvengono in microstep distinti.

CMP aggiorna soltanto i flag: non sovrascrive RA o MDR. RB non pilota il bus dati.

Registri di indirizzo e selezione del bus

I registri a 16 bit ricevono i byte dal bus dati a 8 bit; il PC può caricare MAR in parallelo.




ADDR_SEL: 00=IDX; 01=PC; 10=MAR; 11=nessuna uscita. I buffer evitano sorgenti simultanee sul bus.

Gli indirizzi sono little-endian: prima il byte basso, poi il byte alto. LDAI/STAI non incrementano IDX.

Control Unit e sequenza di controllo

Le tre EEPROM condividono l’indirizzo e producono insieme i segnali di comando della CPU.



Indirizzo fisico microstep: A0=step[2], A1=step[1], A2=step[0]. Le uscite totali sono 24: 23 segnali e un bit riservato.

IR[2:0] seleziona direttamente R0...R7; IR[3:0] seleziona la ALU. Non serve una EEPROM di dispatch.

HLT: SYS_STEP_n OR IR2 OR IR1 OR IR0 controlla l’enable del microstep. NEXT_FETCH usa /LOAD; reset usa /CLR.

Fonti: docs/isa.md; docs/control-unit-microcode.md; docs/control-unit-eeprom-wiring.md; config/architecture.h.