CPU 8 bit - Somma 4 + 1

Tabella passo per passo per il clock manuale

Punto	Istruzione	Step	Operazione
1	`LDI R6, 4`	T1	Legge l’istruzione in IR; PC passa a 1
2	`LDI R6, 4`	T2	Carica 4 in MDR; PC passa a 2
3	`LDI R6, 4`	T3	Copia MDR in R6: R6 = 4
4	`LDI R6, 4`	T4	Torna al fetch
5	`LDI R7, 1`	T1	Legge l’istruzione in IR; PC passa a 3
6	`LDI R7, 1`	T2	Carica 1 in MDR; PC passa a 4
7	`LDI R7, 1`	T3	Copia MDR in R7: R7 = 1
8	`LDI R7, 1`	T4	Torna al fetch
9	`MOV RA, R7`	T1	Legge l’istruzione in IR; PC passa a 5
10	`MOV RA, R7`	T2	Copia R7 in RA: RA = 1
11	`MOV RA, R7`	T3	Torna al fetch
12	`MOV RB, R6`	T1	Legge l’istruzione in IR; PC passa a 6
13	`MOV RB, R6`	T2	Copia R6 in RB: RB = 4
14	`MOV RB, R6`	T3	Torna al fetch
15	`ADD`	T1	Legge l’istruzione in IR; PC passa a 7
16	`ADD`	T2	La ALU presenta 1 + 4 = 5 sul bus
17	`ADD`	T3	Salva 5 in MDR e i flag C/Z/N/O = 0000
18	`ADD`	T4	MDR presenta 5 sul bus
19	`ADD`	T5	Copia MDR in RA: RA = 5
20	`ADD`	T6	Mantiene 5 sul bus e torna al fetch
21	`HLT`	T1	Legge HLT in IR; PC passa a 8
22	`HLT`	T2	CPU ferma: nessun impulso necessario

Step: T1 = 000, T2 = 001, T3 = 010, T4 = 011, T5 = 100, T6 = 101.

Uso: ogni punto da 1 a 21 corrisponde a un impulso basso-alto-basso. Il punto 22 descrive lo stato fermo dopo HLT.

Risultato: RA = MDR = 5; R6 = RB = 4; R7 = 1; flag C/Z/N/O = 0000. Valori numerici in decimale, codici degli step in binario.