

Akademia Górniczo-Hutnicza im. S. Staszica w Krakowie Katedra Automatyki i Inżynierii Biomedycznej LABORATORIUM Aparatury Automatykacji			
Ćwiczenie 3: <i>Sterowniki PLC - realizacja algorytmu PID.</i>			
Wydz. EAIiB kier. AiR rok II		Wtorek 11:00	Zespół 1
Lp.	Imię i nazwisko	Ocena	Data zaliczenia
1.	Adrian Jałoszewski		
2.	Tomasz Kotowski		
Data wykonania ćwiczenia:		22.03.2016	Podpis:


## 1 Cel ćwiczenia

Celem tego ćwiczenia jest zapoznanie się z zasadami programowania sterowników PLC na przykładzie realizacji algorytmu regulacyjnego PID IND na sterowniku GE FANUC VERSAMAX MICRO.

## 2 Opis stanowiska

Stanowisko składa się z dwóch głównych części:

- Komputer PC z oprogramowaniem VERSAPRO 1.1 pozwalającym na programowanie sterownika PLC, połączony z nim przez łącze szeregowe RS232
- Sterownik PLC z zespołem przełączników cyfrowych



## 3 Wstęp

### 3.1 Sterownik PLC

Sterowniki PLC są urządzeniami mikroprocesorowymi przeznaczonymi do sterowania pracą urządzenia technologicznego. Do działania sterownik PLC potrzebuje wgranego algorytmu dopasowanego do wymaganego zastosowania. Sterownik PLC posiada cykliczny obieg pamięci programu - po zakończeniu działania algorytm jest przeprowadzany od nowa.

Metody programowania są opisywane normą IEC 61131-3. W tym ćwiczeniu do programowania sterownika PLC używaliśmy logiki drabinkowej. Wiele programów zaprojektowanych do programowania sterowników PLC posiada również możliwość podglądu wykonywanego algorytmu.

### 3.2 Algorytm PID

Ze względu na cyfrową naturę sterowników PLC, mamy tu do czynienia z dyskretnym algorytmem PID. Ponieważ algorytm PID operuje w pętli sprzężenia zwrotnego, na wejściu podany jest uchyb, a na wyjściu znajduje się sterowanie wyprowadzone do układu. Dyskretne algorytmy PID dzielimy ze względu na:

- formę realizacji:
  - pozycyjna – mamy do czynienia z pełnymi wartościami

$$u_n = ke_{n-1} + \frac{kT_p}{T_i} \sum_{i=0}^{n-1} e_i + kT_d \frac{e_{n-1} - e_{n-2}}{T_p}$$

Wadą tej formy algorytmu jest łatwość w przepełnieniu części całkującej, co prowadzi do zakłamania sterowania. Zaletą natomiast jest możliwość realizacji wszystkich wersji algorytmu - P, PI, PD, PID.

- przyrostowa – mamy do czynienia z przyrostami, jest to różnica kolejnych dwóch kroków algorytmu pozycyjnego

$$\Delta u = k\Delta e_{n-1} + \frac{kT_p}{T_i} e_{n-1} + \frac{kT_d}{T_p} \Delta^2 e_{n-1}$$

gdzie:

$$\Delta u_n = u_n - u_{n-1}$$

$$\Delta e_{n-1} = e_{n-1} - e_{n-2}$$

$$\Delta^2 e_{n-1} = e_{n-1} - 2e_{n-2} + e_{n-3}$$

Dużą przewagą tej realizacji algorytmu jest zmniejszenie szans na przepełnienie bufora całkowania. Wadą tego rozwiązania jest konieczność występowania członu całkującego w każdym z algorytmów, więc można przeprowadzić tylko regulację PI oraz PID. Dzieje się tak, gdyż w pozostałych przypadkach tracimy informację na temat wartości zadanej na skutek takiej samej liczby dodań jak i odejmowań uchybu w wyznaczaniu każdej różnicy.

- dobór parametrów:
  - IND (INDependent algorithm) – wszystkie współczynniki są niezależne od siebie, algorytm PID wygląda wtedy następująco:


$$u_n = K_p e_{n-1} + K_i T_p \sum_{i=0}^{n-1} e_i + K_d \frac{e_{n-1} - e_{n-2}}{T_p}$$

- ISA (Ideal Standard Algorithm) – współczynniki są podane jako czas wyprzedzenia  $T_d$ , czas zdwojenia  $T_i$  oraz wzmocnienie  $k$ :


$$u_n = k \left( e_{n-1} + \frac{T_p}{T_i} \sum_{i=0}^{n-1} e_i + T_d \frac{e_{n-1} - e_{n-2}}{T_p} \right)$$

## 4 Wykonanie ćwiczenia

Ćwiczenie rozpoczęliśmy od zbudowania układu, który pozwoliłby nam na przeprowadzenie algorytmu PID oraz na zmianę sygnału cyfrowego pochodzącego od przełączników na sygnał skoku jednostkowego. W celu tego wybraliśmy blok realizujący algorytm PID IND, gdyż o wiele wygodniej byłoby móc zmieniać poszczególne parametry algorytmu niezależnie od siebie (mimo tego, że w treści były podane przykładowe nastawy dla regulatora PID ISA).



Podłączenia regulatora PID IND



Dzięki takiemu podłączeniu mogliśmy sterować zarówno ręcznie, jak i korzystając z regulatora PID. Po zaprogramowaniu układu zgraliśmy algorytm na sterownik PLC i uruchomiliśmy go dla różnych nastaw.

## 5 Przykładowy przebieg

**PID %R00010 - PLC Values**

Loop No:  Update Folder Close

Manual Command:  Update PLC Help

Control

☒ Enable ☒ Up

☐ Override ☐ Down

☒ Manual

Tuning

Proportional:  % / %

Derivative:  sec

Integral:  rep/sec

SP/PV Range

SP Value:  Clamp Integral ☐

Sample Period:  sec Bias:

Dead Band Upper  Dead Band Lower

Upper Clamp (+):  Lower Clamp (-):

Error Term:  Min Slew Time:  sec

Derivative Action:  Output Polarity:

50% 50% 39%

SP PV CV

16000 16000 12746

## 6 Wnioski

Ćwiczenie te pozwoliło nam na zapoznanie się z funkcjami oraz blokami funkcyjnymi oraz z różnicą między nimi w logice drabinkowej, jak i nauczyło nas korzystać z logiki drabinkowej na oprogramowaniu VERSAPRO 1.1. Opanowaliśmy przy tym podstawy programowania sterowników PLC, które są obecnie często używane w różnego rodzaju układach automatyki ze względu na możliwości jakie udostępniają osobie programującej (choćby bezpośredni dostęp do adresów pamięci) oraz ze względu na swoją wytrzymałość, która znaczenie przerasta tę zwykłych komputerów.

Język drabinkowy jest wygodny w użyciu, jeżeli chodzi o programowanie sterowników PLC, gdyż pozwala na zachowanie intuicji jaką się posiada z projektowania układów elektronicznych, pozwalając jednocześnie na pełne zastosowanie analogii do przepływu wody przez zawory. Jest to język przyjazny dla oka i prosty w debugowaniu ze względu na możliwość prostego podziału programu na mniejsze moduły, z których każdy zajmuje się czymś innym. Pomimo tylu zalet język ten może jednak sprawiać problemy dla osób, które znaczną część swojej przygody z programowaniem spędziły pisząc kod.

Zapoznaliśmy się z blokiem funkcyjnym PID. Blok tren posiada sześć wejść: Enable (zezwól), Setpoint (wartość zadana), Process Variable (zmienna procesu), Man (sterowanie ręczne), Up Down oraz dwa wyjścia: OK, Control Variable. Zapoznaliśmy się tym samym z jednymi z naj-

ważniejszych pojęć automatyki w języku angielskim, w którym udostępniana jest znaczna część dokumentacji do wszelkiego rodzaju rozwiązań technologicznych.

Oprogramowanie z którym mieliśmy do czynienia pozwalało nam na podgląd realizacji sterowania, co pozwalało nam szybko weryfikować błędne połączenia i je naprawiać, a podświetlanie poszczególnych podzespołów i wyświetlanie wyjść ze wszystkich blozków użytych znacznie ułatwiło debugowanie połączeń oraz pozwoliło nam na intuicyjne śledzenie rejestrów wraz z cewkami oraz stykami.

Wynieśliśmy z tego laboratorium teoretyczną wiedzę na temat dyskretnej realizacji algorytmu PID w różnych jego wersjach oraz wiedzę praktyczną z jego implementacji w logice drabinkowej wraz ze sprzężeniem zwrotnym. Mechanizm rejestrów i mechanizm cyklicznego obiegu pamięci programu znacznie nam to ułatwił, gdyż pozwalało nam to na zapisywanie wartości w jednym cyklu pracy i odczytywaniu jej przez maszynę na wejściu w następnym.

Nauczyliśmy się bardziej restrykcyjnego zarządzania pamięcią niż mamy z tym do czynienia w wysokopoziomowych językach programowania lub też niskopoziomowych ograniczonych przez system operacyjny. W przypadku projektowania algorytmów na kontrolerach PLC nie mamy wygody korzystania z mechanizmów ochrony pamięci, przez co można bardzo łatwo nadpisać istotne dane, takie jak któryś z 40 kolejnych rejestrów wewnętrznych zajmowanych przez blok funkcyjny PID.