



5

21

2520 sp

نظري

كلية الهندسة المعلوماتية

السنة الثالثة

التوارد Pipelining



RB InformatICS; 04/11/2024

د. سيرا أستور

محتوى مجاني غير مخصص للبيع التجاري

بنیان الحاسوب ٢

Pipelining

درسنا في المحاضرة السابقة:

- تصميم وحدة التحكم CU
- والآلات منتهية الحالات FSM
- ورأينا تصميم معالجات MIPS

في هذه المحاضرة سنتحدث عن أهم التقنيات المستخدمة في تحسين أداء المعالج والتي تدعى الـ **Pipelining**
المحاضرة مليئة بالمخططات التي ستسهل عليك الفهم (Don't worry)

مقدمة : قلنا سابقا أنه :

▪ إذا كان المعالج **Multi Cycle** فإن التعليمات الواحدة تمر بخمس مراحل .

وكانت أطول تعليمة هي تعليمة الـ **load** (والتي تأخذ 5 نبضات $CPI = 5$)

▪ لنفكر، لو كنا نعمل بـ **Single Cycle** ونريد تنفيذ تعليمتين متتاليتين فإننا نحتاج لكل تعليمة نبضة (لأن $CPI = 1$)

أي أننا نحتاج نبضتين لتنفيذ تعليمتين، ولكن إذا انتقلنا إلى **Multi Cycle** فإنه لتنفيذ هاتين التعليمتين المتتاليتين نحتاج 10 نبضات وهو زمن كبير نسبياً

▪ **فكان الحل** هو أن يكون في تنفيذ التعليمات نوع من التوازي، وهو التراكب أي أنه

عندما يتم تنفيذ مرحلة من تعليمة ما فإنه في نفس النبضة يتم تنفيذ مرحلة

مختلفة من تعليمة أخرى



ILP: Instruction Level Parallelism

- نعلم أنه في حالتي Single cycle و Multi cycle فإنه في المسار الذي تمر به التعليمات لا يمكن أن تمر ومعها تعليمات أخرى في نفس الزمن أي أنه يتم تنفيذ تعليمات واحدة في وحدة الزمن وهذا يخفض من الأداء

لتحسين الأداء يجب تنفيذ تعليمات متعددة في واحدة الزمن، ويتم ذلك عن طريق:

- Parallelism (التوازي): جلب عدة تعليمات معاً خلال كل دورة (نبضة).
- Pipelining (التوارب): وهو التراكب لتحسين Multi cycle يتم فيها جلب تعليمات واحدة في كل نبضة.
- ويسمى هذا التراكب (التداخل) بين التعليمات ب (التوازي على مستوى التعليمات ILP)
- ليس الهدف تقصير الزمن لتنفيذ المهمة الواحدة وإنما زيادة عدد التعليمات المنتهية في واحدة الزمن عن طريق هذا التداخل والذي يعطي إنتاجية (Throughput) أفضل.

مثال 1: Team assembly

مثال من الحياة العملية يوضح عملية التراكب:

- كما نعلم أن غسيل الملابس كعملية كاملة تتم على عدة مراحل:



- فرضاً أريد الغسل مرتين متتاليتين فسيكون الأداء كالتالي:




- كما نرى أننا احتجنا إلى ثماني فترات لإنهاء مرتين غسيل، حيث أن الدفعة الثانية لم تبدأ حتى تنتهي الأولى.

- الوقت المطلوب لإتمام عملية ما {مثلاً A} = (n) (عدد المراحل الفرعية المقسمة للعملية)
حيث n : وحدة الزمن التي تنجز فيها مرحلة واحدة من العملية

- "عملية في واحدة الزمن" $(1/n) = \text{الإنتاجية (Throughput)}$

- حيث أن الإنتاجية تعبر عن كم العمليات المنجزة خلال واحدة الزمن

مثال 2 : Assembly line



- أما هنا فكما نرى في المخطط أعلاه، عندما تنتهي مرحلة من العملية A تبدأ المرحلة المشابهة لها من العملية B، فعندما بدأت العملية A في اللحظة 1 بدأت بعدها مباشرة B في اللحظة 2 و C في اللحظة 3 وهكذا
- نتيجة لهذا التراكم ولأن العملية الكاملة تستغرق أربع مراحل زمنية، انتهت العملية الأولى A في اللحظة الزمنية 4 وانتهت B في اللحظة 5 لأنها بدأت بعد A بمرحلة واحدة

(عدد العمليات الكاملة التي تمت في زمن T) $T - n + 1 =$
حيث n الزمن المستغرق لإتمام العملية الأولى وهو ما يعرف ب (latency)

$$\text{Throughput (الإنتاجية)} = (1 - ((n - 1)/T))$$

تذكيرة: إن مقدار التحسين يساوي:

$$\text{Speedup} = \frac{\text{Original Execution}}{\text{New Execution}}$$

وعلى مستوى الإنتاجية يكون:

$$\text{Speedup} = \frac{\text{Throughput (assembly line) بعد التراكم}}{\text{Throughput (team assembly) التسلسلي}}$$

$$= \frac{1 - \frac{(n-1)}{T}}{\frac{1}{n}} = n - \frac{(n-1)}{T} \rightarrow n$$

نرى أن مقدار التحسين هو n وهذا يعني أنه عند كل لحظة زمنية تكون قد تمت عملية كاملة.

Features of Pipelined Processor

- تعمل جميع الوحدات الوظيفية بشكل مستقل، حيث أن هناك مهام تعمل بنفس الوقت مستخدمة مصادر مختلفة فإذا كان هناك ترابط سيحدث خلل
- لا علاقة للتوارد Pipelining بتقليل زمن تنفيذ المهمة الواحدة وإنما لزيادة الإنتاجية الكلية
- التحسين المحتمل = عدد مراحل التوارد (Potential speedup = Number of pipe stages)
- يحدد معدل التوارد Pipelining بـ:

1. مرحلة التوارد الأبطأ (الأكثر زمناً):

مثلاً في المخطط المجاور هناك عملية ما تتم على ثلاث مراحل، فيتم تحديد معدل التوارد حسب المرحلة 2 التي تستغرق ثلاث فترات زمنية وذلك لأنه لو حددناه بمرحلة أخرى أقل منها تستغرق فترة واحدة فإن هذه المرحلة لن تكتمل



(لأن المراحل الأقصر زمناً ستكون مجبرة على انتظار المرحلة الأطول)

2. الوقت اللازم لتعبئة pipeline خط التوارد لعملية من عدة مراحل:

الوقت المستغرق والوقت الضائع في النبضات الأولى يقللان من تحسين الإنتاجية

3. أطوال مراحل التوارد غير المتوازنة:


إن اختلاف الوقت المستغرق لكل عملية (على مستوى الحاسوب عدد نبضات كل مرحلة من تعليمة ما) يقلل من السرعة

مثلاً إذا استغرقت washer وقتاً أطول من dryer فيجب على المجفف الانتظار

4. التوقف بسبب الترابط (التضارب):

لأن جميع الوحدات الوظيفية يجب أن تعمل بشكل مستقل.

Easy ...



ing in a computer

ل تطبيق التوارد Pipelining يتطلب ذلك:

1. تقسيم ممر البيانات (Divide datapath)

- تقسيم ممر البيانات datapath إلى مهام متساوية الطول تقريباً، وتتطلب مصادر غير متداخلة ليتم تنفيذها بشكل تسلسلي

2. إدراج السجلات عند حدود المهمة (Insert registers at task boundaries)

- إضافة سجلات (ذاكر مؤقتة) إلى حواف نهاية كل مهمة في ممر المعطيات، حيث أن السجلات تحتفظ بخرج مهمة ما لتعيده كدخل للمهمة التي تليها

تذكرة: في التعليمات الرياضية التي تعتمد على نواتج بعضها، فرضاً استخدمنا ضمن الدارة بوابة and أعطتنا خرج عملية ما و نريد عمل عملية على الناتج فهنا يأتي دور السجلات التي تحتفظ بناتج الخرج وتعطيه إلى المرحلة المرتبطة بها **3. مزامنة المهام مع الزمن (Synchronize tasks with a clock)** التي تليها وهكذا..

كمثال من المهام التي يمكن نقلها إلى وحدة تقسيم التوارد Pipelining تبعاً للمرحلة الأطول

مثلاً: في المخطط التالي نصمم التوارد تبعاً للمرحلة 2 بحيث يكون طول كل نبضة هو ثلاث ثواني

4. تقسيم كل تعليمة (Break each instruction down)

قسم التعليمة لعدة مهام بحيث يتم تنفيذها بنسق متناوب.

- ما المعالجات الأمثل للتوارد!!



بالتأكيد معالجات MIPS

MIPS pipelining

2- كل تعليمات MIPS لها نفس الطول، وذلك يسهل جلب التعليمات في المرحلة الأولى وفك تشفيرها في المرحلة الثانية.

3- نستخدم معاملات الذاكرة فقط في تعليمات التحميل و التخزين في MIPS، وهذا يعني أنه يمكننا أن نستخدم مرحلة التنفيذ (execute) لحساب عنوان الذاكرة و الوصول إلى الذاكرة في المرحلة التالية.

4- المعاملات تكون مرتبة في الذاكرة، فلا يوجد داعي لأكثر من عملية نقل للبيانات التي تتطلب وصولين في الذاكرة، أي يمكن نقل البيانات المطلوبة بين المعالج والذاكرة في مرحلة واحدة

1- لمعالجات MIPS أنماط تعليمات قليلة، حيث أن حقل السجل المصدر (rs) يقع في نفس المكان لكل التعليمات (J-Type , I-Type , R-Type)

- هذا التناظر يعني أنه في المرحلة الثانية يمكن البدء بقراءة ملف السجل بنفس الوقت الذي يتم فيه تحديد نوع التعليمات التي تم جلبها

- لو لم تكن متناظرة لكان علينا قسمة هذه المرحلة إلى اثنتين، فيصبح لدينا 6 مراحل.

Pipelining a Single-Cycle Datapath

الجدول التالي مثال يوضح العديد من التعليمات ومراحل تنفيذها في ال Single cycle


Instruction class	Instr. fetch (IF)	Instr. Decode (also reg. file read) (ID)	Execution (ALU Operation) (EX)	Data access (MEM)	Write Back (Reg. file write) (WB)	Total time
lw	2ns	1ns	2ns	2ns	1ns	8ns
sw	2ns	1ns	2ns	2ns		8ns
R-format add, sub, and, or, slt	2ns	1ns	2ns		1ns	8ns
B-format beq	2ns	1ns	2ns			8ns

ماذا تلاحظ ! :

- نلاحظ منه أن أطول تعليمة هي تعليمة ال Load لأنها تمر بكل الأقسام
- تعليمة Store نلاحظ أن $CPI = 4$ ، حيث أنها تخزن في الذاكرة فقط ولا تعيد التحميل لذلك آخر مرحلة لا تمر بها
- نلاحظ أن تعليمات R-type لا تمر بالذاكرة
- تعليمات التفرع والقفز هي أقصر التعليمات و $CPI = 3$
- على الرغم من أن كل التعليمات عدا Load تنتهي بأقل من 8 نانو ثانية وإن أطول تعليمة تستغرق 8 ، إلا أننا نتعامل بـ Single cycle لذلك فإن كل التعليمات الباقية سيكون زمن نبضتها 8 نانو ثانية.

(دراسة تأثير الـ Pipelining على التنفيذ قبل - بعد)

Execution Time: Single-Cycle without Pipelining



لنفرض كما نرى في المخطط أنه لدينا ثلاث تعليمات (lw) متتالية.

- زمن كل منها هو $8ns$ Clock cycle time =

- إذا زمن التعليمات الثلاث إذا تم تنفيذها بشكل متسلسل هو $24ns$

هذا الزمن سيكون كبير نسبياً إذا ما كان عدد التعليمات أكثر

Single cycle بعد التوارد Pipelining:

Pipelined Datapath "Single Cycle"

Instruction class	Instr. fetch (IF)	Instr. Decode (also reg. file read) (ID)	Execution (ALU Operation) (EX)	Data access (MEM)	Write Back (Reg. file write) (WB)	Total time
lw	2ns	1ns 2ns	2ns	2ns	1ns 2ns	10ns
sw	2ns	1ns 2ns	2ns	2ns	1ns 2ns	10 ns
R-format: add, sub, and, or, slt	2ns	1ns 2ns	2ns	2ns	1ns 2ns	10 ns
B-format: beq	2ns	1ns 2ns	2ns	2ns	1ns 2ns	10 ns


ماذا تلاحظ! :

- درسنا أننا في التوارد نعتمد الزمن الأطول، حيث نلاحظ في الجدول أن كل $1ns$ أصبحت $2ns$
- الأمكان الفارغة أصبحت ممتلئة وذلك بسبب التوارد فإذا لم تكن التعليمات تعمل فهناك تعليمات أخرى تعمل
- نلاحظ أيضاً أن الزمن الكلي للتعليمات ازداد $10 ns$ Total Time =

- صحيح أن زمن تنفيذ التعليمات ازداد من 8 إلى 10 ولكن التحسين يتمثل في الإنتاجية الكلية

يجب مقارنة التنفيذ ليتضح الأمر.

Execution Time: Single-Cycle with Pipelining



- كما نلاحظ إذا، صحيح أن زمن تنفيذ التعليمة ازداد بمقدار 2 ns،
- لكن الوقت اللازم لتنفيذ تعليمات الـ Load الثلاث هو 14 ns أي قللناه بمقدار 10 ns

نسبة التحسين :

$$\text{Performance ratio} = \frac{\text{Single cycle time}}{\text{Pipeline time}} = \frac{24}{14} = 1.7$$

- النسبة المئوية للتحسين هي 70%


يعطى قانون الـ Speed up في الـ Pipeline كالتالي :

$$\text{Time between instructions pipelined} = \frac{\text{Time between instruction nonpipelined}}{\text{Number of pipe stages}}$$

لم نبدأ بعد..



Pipelined Single Cycle Processor Design



تم تقسيم الـ **Hard ware** لخمس أقسام كما في المخطط أعلاه إلى:
(IF , ID , EX , MEM , WB) . ونضع بين كل قسمين سجلات

1. مرحلة IF :

تحتاج الذاكرة الخاصة بالتعليمة وتزيد على الـ pc

2. مرحلة ID :

مرحلة ID إن معالج MIPS ينفذ الـ Decode في الـ Hard ware أي أن الخطوط موصولة دائماً للسجلات rs و rt ويقرأ السجلات بنفس المرحلة، حتى لو كان هناك تعليمات لا تحتاج لقراءة السجلين لأن احدهما رقم فهو يقرأهما كليهما لكي يحافظ على التسلسل لكل التعليمات.

3. مرحلة EX :

تتم فيها الـ ALU.


4. مرحلة MEM :

إما نقوم بـ save أو read.

5. مرحلة WB :

نكتب في سجل rd الناتج.

Pipelined Single Cycle Registers Adding



كما نرى المسجلات جزئين، جزء يخزن من المرحلة الأولى وجزء يعطي input للمرحلة التالية

تمت تسميتهم بحسب المراحل فمثلا IF/ID أي هو المسجل الموجود بين مرحلة الجلب ومرحلة فك الترميز

كما نلاحظ File register ملون بلونين وذلك للتمييز أنه يمكن أن نقرأ منه ونكتب عليه ولكن ليس بنفس المرحلة أما إذا كان بنبضتين مختلفتين فيمكن ذلك

تصميم وحدة التحكم بتقنية التوارد، مخطط الحالات FSM:


Instruction Fetch

ID/Reg. Rd


Exe/Address

Memory Rd/ Wrt

Reg. Wrt (WB)



وبتنفيذ مخطط الحالات ينتج لدينا الشكل النهائي لوحدة التحكم بتقنية التوارد :




الجدول التالي يوضح ما تخزنه السجلات في كل مرحلة:

Register Name	Data Held
IF/ID	PC+4, Instruction Word (IW)
ID/EX	PC+4, R1 , R2, IW(0-15) sign ext. , IW(11-15), IW(16-20)
EX/MEM	PC+4, zero , ALUResult , R2,IW(11-15) OR IW(16-20)
MEM/WB	M[ALUResult] , ALUResult , IW(11-15)OR IW(16-20)



Multiple Cycle VS. Pipeline :



- في الـ Multi cycle

- فقط قسمنا النبضة

- لخمسة نبضات ونلاحظ

- أنه بقي الزمن طويل

- أما بعد تطبيق التوارد

مثال

زمن النبضة في آلة Single cycle هو 45 ns ، وفي آلة Multi cycle و Pipelined هو 10 ns ومتوسط CPI تبعاً لمزيج تعليمات داخل البرنامج في حالة Multi cycle هو 4.6 - ما هو زمن التنفيذ لكل نوع من الآلات لـ 100 تعليمة:
الحل:

-Single Cycle Machine:

$$CPU_{Time} = IC \times CPI \times \text{clock cycle time} = 100 \times 1 \times 45(\text{ns/cycle}) = 4500 \text{ ns}$$

-Multi Cycle Machine:

$$CPU_{Time} = 100 \times 4.6 \times 10(\text{ns/cycle}) = 4600 \text{ ns}$$


-Pipelined Machine:

$$CPU_{Time} = ((100 \times 1) + 4[\text{cycle drain}]) \times 10(\text{ns/cycle}) = 1040 \text{ ns}$$

دورات التعبئة (cycle drain): وهي تساوي (n-1) حيث n عدد المراحل المقسمة لها العملية وبعد دورات التعبئة مع كل نبضة تنفذ تعليمة.

هنا $CPI = 1$ لأنه بعد الدورة الرابعة أي بعد مرور دورات التعبئة مع كل نبضة ساعة تنفذ تعليمة

Graphical Representation - Single cycle



Pipeline Hazards

: Hazard

الخطر (أو الصعوبة) الذي سيواجهه التوارد وهو حالة عندما لا تستطيع التعليمات التالية أن تنفذ في النبضة التالية للتعليمات السابقة

هناك ثلاثة أنواع للـ Hazard وهي : (1.Structural Hazard 2.Data Hazard 3.Control Hazard)

مثال على التضارب، ليكن لدينا تسلسل التعليمات التالي:

$A = B + C$ هنا تتم الكتابة على A بعد إيجاد الناتج في النبضة الخامسة

$D = A + X$ هنا نحتاج A في النبضة الثانية قبل إيجاد قيمتها فهنا حصل تضارب

1. Structural Hazard (الخطر الهيكلي)

تعليمتين لا يمكن تنفيذهما بسبب تعارض المصادر.

مثلاً:

لدينا عدة تعليمات تحتاج الوصول لذاكرة التعليمات مثلاً الدورة الرابعة من تعليمة `Lw` تتطلب وصول الذاكرة (memory read).

وبنفس الوقت هناك التعليمة الرابعة فيها النبضة الأولى وهي إحضار التعليمة وتحتاج أيضاً الوصول للذاكرة (memory read).

وهذا يسبب تعارض

الحلول :

1. تزويد الـ Hardware بمصادر مزدوجة في ممر المعطيات
2. يمكن أن تضيف وحدة التحكم أو الـ Compiler (نبضات NOP) للتأخير بين التعليمات وهذه العملية تعرف بـ bubble أو pipeline stall

■ هنا نلاحظ أن التوارد لم يعد مثالي ، فيحدث تغيير بمعادلة الأداء (رأيناها بمثال سابق) :

■
$$\text{The pipelined CPI with stalls} = \text{Ideal CPI} + \text{Stall clock cycles per instruction}$$

Structural Hazard Solutions

يمكن الحد أو التقليل من هذه التضاربات عن طريق استخدام:

1. Stall Operation: عملية إيقاف

(ستؤثر على الأداء وتضعفه)


2. Additional Multiple Functional Units: وحدات وظيفية متعددة إضافية

(مكلفة أكثر لأنها تحتاج قطع عتادية أكثر)

Still easy ...



1. Stalls Solution



One memory for Instruction and Data => hazard is solved by inserting a Stall (bubble)

- كما نلاحظ أنها Multi cycle في التعليمات الأولى (Instr 1) في النبضة الرابعة (CC4) يتم الكتابة على الذاكرة بنفس النبضة تريد التعليمات الرابعة الجلب من الذاكرة قبل الكتابة عليها لذلك يحصل Stall لحين الكتابة على الذاكرة وتبدأ التعليمات الرابعة في النبضة الخامسة بدل الرابعة

مثال لتأثير هذا الحل على الأداء

لنفرض أن التعليمات المرجعية للبيانات تشكل 40% من عدة تعليمات أخرى، والمعالج فيه خطر بنيوي (structural hazard) وفيه معدل النبضة يساوي 1.05 من معدل النبضة للمعالج دون structural hazard ما هو معدل وقت تنفيذ كل تعليمة :

$$\text{The Average Instruction time} = \text{CPI} \times \text{Clock Cycle Time}$$

$$= (1 + 0.4 \times 1) \times \text{Clock Cycle Time ideal} / (1.05)$$

$$= (1.4 / 1.05) \times \text{Clock Cycle Time ideal}$$

$$= 1.3 \text{ Clock Cycle Time ideal}$$

- نلاحظ: المعالج الذي لا يحتوي structural hazard أسرع ب (1.3) مرة من المعالج الذي يحوي structural hazard

2. Adding Functional units Solution

مثال لفهم تأثير الحل الثاني على الأداء

- لدينا آلتين A وB:

- A (Dual ported memory)
- B (Single ported memory and pipelined) "1.05 times faster clock rate"
- Ideal CPI = 1 for both

بفرض أن هناك تعليمات Stores/Loads تشكل 40% من التعليمات المنفذة يكون:

$$\text{Speedup (A)} = \frac{\text{Pipeline Depth}}{(1 + 0) \times \frac{\text{clockunpipe}}{\text{clockpipe}}} = \text{Pipeline Depth} .$$

وهنا لا يوجد توارد

$$\text{Speedup (B)} = \frac{\text{Pipeline Depth}}{(1 + 0.4 \times 1) \times \frac{\text{clockunpipe}}{(\text{clockunpipe} / 1.05)}}$$

▪ Pipeline Depth : عدد المراحل

$$= (\text{Pipeline Depth}) / 1.4 \times 1.05 = 0.75 \times \text{Pipeline Depth} .$$

$$\text{SpeedUp(A) / SpeedUp(B)} = \frac{\text{Pipeline Depth}}{0.75 \times \text{Pipeline Depth}} = 1.33$$

▪ A أسرع من B بـ 1.33 مرة

معالجة الخطر بطريقة Adding Functional:

1. Memory structural Hazard

▪ تتم إزالتها باستخدام وحدتي ذاكرة مؤقتة (cache memory):

- Instruction memory
- Data memory

2. Register File structural hazard

- مدخلي كتابة في ملف السجلات يسمح للمرحلة 4 و 5 بأن يعملوا بتوارد.
- الوصول لملف السجلات وأخذ معلومة منه أسرع من تنفيذ الـ ALU.
- حيث تكون الكتابة على ملف السجل في النصف الأول من النبضة وتتم القراءة في النصف الثاني.
- يصبح بإمكاننا القراءة والكتابة في ملف السجلات (كما في تعليمات MIPS).

2. Data Hazard (خطر البيانات)

و هو يعني أن تعليمة ما لا يمكن أن يتم تنفيذها بسبب ارتباطها بتعليمة قبلها ستأخذ منها معلومات لتنفيذ، وبسبب التوارد و هي حاليا غير متاحة بعد.

مثال بسيط

```
add $s0, $t0, $t1
sub $t2, $s0, $t3 # needs $s0
```

كما ترى تعليمة الطرح تحتاج السجل \$s0


مثال ثان للتوضيح

- 1: Add R1, R2, R3
- 2: Sub R4, R1, R3
- 3: And R6, R1, R7
- 4: Or R8, R1, R9
- 5: Xor R10, R1, R11

One of the solutions




توضيح المثال الثاني :



- كما لاحظنا أعلاه أن المعلومات التي نحتاجها للقيام بالتعليمات 2,3,4 لا يمكن الحصول عليها حتى نهاية النبضة الخامسة ونحتاجها في النبضات التي تسبقها

- لحل هذه المشكلة في Data Hazard هناك أحد الحلين:
- Stall solution
- Forwarding solution

1. Stalls Solution



يتم عمل stall أو bubble حتى نهاية النبضة التي تعيق العمل وذلك يؤدي لزيادة عدد النبضات لحين انتهاء البرنامج.


Keep going ...



2. Forwarding Solution or "By passing"

"Forward" result from one stage to another
From the EX/MEM pipeline register to Sub ALU stage,
MEM/WB pipeline register to And ALU stage

As register is written in
the first half and read
in the second half cycle



- نلاحظ من خرج الـ ALU يمكن أن نأخذ الناتج حتى قبل أن يخزن في السجلات
- لذلك نجد وصلة من خرج الـ ALU إلى مدخلها في كل من التعليمات التي تليها وتحتاجها وهذا ما يعرف بالـ Forwarding

■ ملخص:

- لا Data Hazard حلان: Forwarding و Stalls
- خرج بعض المصادر يتم توجيهه لدخل مصادر أخرى.
- التوجيه يمكن أن يحد من بعض Data Hazard و ليس كلها .


ماذا لو كانت تعليمة تقرأ من الـ Memory (load) وتضع بالـ register والتعليمة التي تليها تريد محتوى الـ register , فهل يحدث تعرض !! استمر ..



Data Hazard: Load-Use

شكل خاص من أشكال الـ Data Hazard :

حيث يتم طلب معلومة بواسطة تعليمة Load وهذه المعلومة ليست متاحة عندما تُلَبَّت.




• **نلاحظ** ترابط الزمن وهذا معناه يوجد Hazard:

في هذه الحالة لا نستطيع بالتوجيه (Forwarding) فقط.

بل يجب إيقاف أو تأخير التعليمات المعتمدة على تعليمة Load.


• **لتصبح كالتالي :**



• حيث أن خرج النبضة الرابعة نريده في التعليمة الثانية لمدخل ALU فنؤخر نبضة ونعمل

Forwarding من خرج الـ Memory إلى دخل الـ ALU

Forwarding Unit Hardware



- نرى أن وحدة التحكم للـ Forwarding تستقبل مداخل من كل أماكن التخزين الممكنة وذلك لتحكم بتوجيه البيانات التي يتم جلبها وفيها مخرج لـ دخل الـ ALU
- Forwarding unit يجب عليها التعامل مع كل أنواع الـ Hazard وحلها

مثال آخر عن Load-use : Load-use

```
lw R1, 0(R2)
Sub R3, R4, R5
Add R6, R1, R3
```

- هنا نريد موجه بين الأولى والثالثة
وموجه بين الثانية والثالثة أو Stall

See You soon ...

