

TRƯỜNG ĐẠI HỌC KHOA HỌC TỰ NHIÊN, ĐHQG-HCM  
ĐỀ THI KẾT THÚC HỌC PHẦN (Hệ CLC)  
Học kỳ 1 – Năm học 2023-2024

MÃ LƯU TRỮ  
(do phòng KT-ĐBCL ghi)  
CLC\_CK2324.1  
CSC10009

- Câu 1** Sắp xếp thứ tự ra đời của các dòng máy tính:  
a. IBM 7094, IBM 360, ENIAC, XT Computer, Apple Macbook  
b. IBM 360, IBM 7094, ENIAC, XT Computer, Apple Macbook  
c. ENIAC, IBM 7094, IBM 360, XT Computer, Apple Macbook  
d. ENIAC, IBM 360, IBM 7094, XT Computer, Apple Macbook
- Câu 2** IBM 7094 là máy tính sử dụng công nghệ:  
a. Đèn chân không  
b. Linh kiện bán dẫn  
c. Vi mạch tích hợp  
d. Vi xử lý
- Câu 3** CPU ngày nay là một:  
a. Chip  
b. Chipset  
c. Mạch tích hợp  
d. Vi mạch tích hợp
- Câu 4** "Số lượng transistor (tích hợp trong một IC) tăng gấp đôi sau mỗi chu kỳ 18 tháng" là phát biểu của:  
a. Gordon Moore  
b. Steve Jobs  
c. John Von Newmann  
d. Bill Gates
- Câu 5** Giá trị ở hệ thập lục phân của số nhị phân 1111010110010001 là:  
a. F59D  
b. D59F  
c. D95F  
d. Tất cả đều sai
- Câu 6** Biểu diễn số 0 trong phương pháp dấu lượng là:  
a. 0000000  
b. 1000000  
c. Cả a và b đều đúng  
d. Tất cả đều sai
- Câu 7** Biểu diễn số thập phân -127 ở dạng bù 2 là:  
a. 10000001  
b. 11111111  
c. 10000000  
d. Tất cả đều sai
- Câu 8** Kết quả phép chia 2 số nhị phân 01100111 và 1101101 biểu diễn ở dạng bù 2 là:  
a. Nguyên: 11111011  
b. Nguyên: 01111011  
c. Nguyên: 11111011  
d. Nguyên: 10001000  
Dư: 00001000  
Dư: 00001000  
d. Tất cả đều sai
- Câu 9** Sau khi thực hiện thuật toán nhân 2 số nguyên có dấu theo thuật toán Booth  
a. Thừa số thứ nhất (M) còn nguyên giá trị và thừa số thứ hai (Q) còn nguyên giá trị  
b. Thừa số thứ nhất (M) còn nguyên giá trị và thừa số thứ hai (Q) mất giá trị  
c. Thừa số thứ nhất (M) mất giá trị và thừa số thứ hai (Q) mất giá trị  
d. Thừa số thứ nhất (M) mất giá trị và thừa số thứ hai (Q) còn nguyên giá trị
- Câu 10** Xét trong hệ số nguyên, để gán giá trị bit 1 vào vị trí i của x gồm N bit có thể sử dụng biểu thức (SHL: Shift Left; SHR: Shift Right):  
a.  $x = x \text{ XOR } [1 \text{ SHL } (N - 1 - i)]$   
b.  $x = x \text{ AND } [1 \text{ SHR } (N - 1 - i)]$   
c.  $x = x \text{ OR } [1 \text{ SHR } (N - 1 - i)]$   
d.  $x = x \text{ AND } [1 \text{ SHL } (N - 1 - i)]$
- Câu 11** Trong hệ số chấm động chính xác đơn 32 bit, số dương có thể chuẩn hoá (normalized) lớn nhất là:  
a.  $+1.[23 \text{ số } 1] * 2^{127}$   
b.  $+1.[23 \text{ số } 1] * 2^{126}$   
c.  $+0.[23 \text{ số } 1] * 2^{127}$   
d.  $+0.[23 \text{ số } 1] * 2^{126}$
- Câu 12** Theo cách biểu diễn số chấm động IEEE 754, dãy bit 0 10001000 011011000010000000000000 có giá trị là:  
a. +728.25  
b. +525.75  
c. +619.5  
d. +678.125

Họ tên người ra đề/MSCB:  
Họ tên người duyệt đề:

Chữ ký:  
Chữ ký:

(Đề thi gồm 6 trang)  
[Trang 3/6]

TRƯỜNG ĐẠI HỌC KHOA HỌC TỰ NHIÊN, ĐHQG-HCM  
ĐỀ THI KẾT THÚC HỌC PHẦN (HỆ CLC)  
Học kỳ 1 – Năm học 2023-2024

MÃ LƯU TRỮ  
(do phòng KT-ĐBCL ghi)  
CLC\_CK2324.1  
CSC10009

- Câu 13** Kết quả phép dịch phải số học của dãy bit 10100100 là:  
a. 01010010  
b. 11010010  
c. 10100100  
d. Tất cả đều sai
- Câu 14** Trên máy tính hiện nay, phương pháp biểu diễn số có dấu nào thường được dùng nhất:  
a. Dấu lượng  
b. Số quá k  
c. Số bù 1  
d. Số Bù 2
- Câu 15** Theo cách biểu diễn số chấm động IEEE 754 hệ chính xác đơn, số +10.125 có biểu diễn nhị phân là  
a. 0 1000010 0000000000000000000000010001  
b. 0 10000100 100010000000000000000000  
c. 0 00000011 100010000000000000000000  
d. 0 10000010 010001000000000000000000
- Câu 16** Cho biết 1000000000110000000000000000000000 là dạng biểu diễn của số thực đặc biệt nào?  
a. Số không thể chuẩn hóa  
b. Số vô cùng  
c. Số báo lỗi  
d. Tất cả đều sai
- Câu 17** Ngôn ngữ máy là:  
a. Ngôn ngữ lập trình bậc thấp  
b. Là bộ lệnh trong bộ vi xử lý  
c. Là ngôn ngữ lập trình bậc cao  
d. Tất cả đều sai
- Câu 18** MIPS được thiết kế theo trường phái:  
a. Complete Instruction Set Computer  
b. Một trường phái khác  
c. Reduced Instruction Set Computer  
d. Tất cả đều đúng
- Câu 19** Trong kiến trúc xử lý của bộ vi xử lý. Thanh ghi PC làm nhiệm vụ gì?  
a. Lưu địa chỉ của lệnh sắp được nạp  
b. Lưu địa chỉ (address) sẽ được output ra Address bus  
c. Lưu giá trị (value) sẽ được input / output từ Data bus  
d. Lưu mã lệnh sẽ được xử lý tiếp.
- Câu 20** Quá trình xử lý lệnh của một chip vi xử lý được thực hiện thông qua các quá trình tuần tự:  
a. Đọc lệnh, giải mã lệnh, xử lý lệnh.  
b. Giải mã lệnh, xử lý lệnh, đọc lệnh.  
c. Đọc lệnh, xử lý lệnh, giải mã lệnh.  
d. Giải mã lệnh, xử lý lệnh
- Câu 21** Trong kiến trúc MIPS. thanh ghi \$sp làm nhiệm vụ gì?  
a. Trỏ đến đỉnh STACK.  
b. Trỏ đến đáy STACK.  
c. Trỏ đến địa chỉ con trỏ lệnh.  
d. Trỏ đến địa chỉ OFFSET của đoạn lệnh
- Câu 22** Trong kiến trúc MIPS thanh ghi \$ra làm nhiệm vụ gì?  
a. Trỏ đến địa chỉ vùng nhớ STACK  
b. Lưu địa chỉ lệnh kế tiếp sau khi kết thúc hàm  
c. Trỏ đến địa chỉ của hàm  
d. Trỏ đến địa chỉ con trỏ lệnh.
- Câu 23** Trong kiến trúc MIPS lệnh move \$t0, \$t1 được hiểu là:  
a. moving \$t0 to \$t1  
b. storing \$t0 to \$t1  
c. moving \$t1 to \$t0  
d. storing \$t1 to \$t0

Câu 24 Trong kiến trúc MIPS, lệnh đọc 1 byte từ dữ liệu nguồn có thể được viết:

- a. lb \$t0,1(\$sp)
- b. st \$t0,0(\$sp)
- c. lb \$t0,0(\$sp)
- d. st \$t0,1(\$sp)

Câu 25 Trong kiến trúc MIPS, lệnh nhảy đến địa chỉ trả về khi kết thúc hàm là:

- a. jl \$ra
- b. jr \$ra
- c. jump \$ra
- d. jmp \$ra

Câu 26 Trong kiến trúc MIPS câu lệnh thực hiện lệnh tại địa chỉ L1 khi \$s0 khác giá trị trong \$s1 là:

- a. beq \$s0,\$s1, L1
- b. bne \$s0,\$s1, L1
- c. bql \$s0,\$s1, L1
- d. bq \$s0,\$s1, L1

Câu 27 if(\$s2 < \$s3) \$s1 = 1; else \$s1 = 0; có thể được viết bằng lệnh MIPS:

- a. sll \$s1,\$s2,\$s3
- b. slt \$s1,\$s2,\$s5
- c. sll \$s1,\$s2,\$s4
- d. slt \$s1,\$s2,\$s3

Câu 28 Biên dịch lệnh ngôn ngữ C  $g = h + A[8]$ ; bằng hợp ngữ MIPS sẽ là:

- a. mul \$t0,8(\$s3); add \$s1,\$s2,\$t0
- b. lw \$t0,8(\$s3); sub \$s1,\$s2,\$t0
- c. add \$t0,8(\$s3); add \$s1,\$s2,\$t0
- d. lw \$t0,32(\$s3); add \$s1,\$s2,\$t0

Câu 29 Trong hợp ngữ x86 - 32 bit, khai báo biến chưa được khởi tạo giá trị trong segment:

- a. .data
- b. .bss
- c. .text
- d. Không câu nào đúng

Câu 30 Trong hợp ngữ x86 32 bit, khi sử dụng lệnh lặp, thanh ghi nào được mặc định giữ số lần lặp:

- a. EAX
- b. EBX
- c. ECX
- d. EDX

Câu 31 Trong hợp ngữ x86 32 bit, sau khi thực hiện các lệnh sau đây thì EAX mang giá trị nào?

MOVE EAX, 0F

SHL EAX, 1

- a. 1E
- b. 1F
- c. F0
- d. EF

Câu 32 Sau khi một thủ tục con thực hiện lệnh RET, con trỏ lệnh sẽ chỉ tới đâu?

- a. Tới lệnh ngay sau lệnh RET
- b. Tới thủ tục chính của chương trình
- c. Tới lệnh đầu tiên của thủ tục kế tiếp
- d. Tới lệnh ngay sau lệnh gọi thủ tục đó

Câu 33 Trong hợp ngữ x86 32 bit, khi viết hàm có tham số ta lấy tham số thứ nhất của hàm tại địa chỉ:

- a. [EBP]
- b. [EBP + 4]
- c. [EBP + 8]
- d. [EBP + 12]

Câu 34 Bảng đồ Cac-no sau cho kết quả là biểu thức logic nào? (NOT x kí hiệu là  $\bar{x}$ )

cd ab	00	01	11	10
00	0	1	1	0
01	1	0	0	1
11	1	0	0	1
10	0	1	1	0



- a.  $c'd'b+cd'b+a'b'd+ab'd$   
b.  $ab+bc+cd+da$

- c.  $bd'+db'$  ✓  
d.  $ab'+bc'+cd'+da'$

Câu 35 Cho  $F(A,B) = A'(A+B) + (B+AA)(A+B')$  sẽ có hàm rút gọn tối giản là (NOT(x) ký hiệu là  $x'$ ):

- a.  $F = A + B'$   
b.  $F = A + A'B$   
c.  $F = A + B$  ✓  
d. Tất cả đều sai

Câu 36 Trong 1 hệ thống máy tính có các thông số về bộ nhớ như sau:

- Không gian địa chỉ bộ nhớ chính = 1 GB =  $2^{30}$  byte
- Dung lượng cache = 512 KB =  $2^{19}$  byte
- Kích thước 1 Line = 1 Block = 32 byte =  $2^5$  byte

Giả sử bộ nhớ trên máy được tổ chức theo kiểu Direct-mapping, suy ra số bit của các trường Tag (T), Line (L), Word(W) theo thứ tự là:

- a. T = 14; L = 8; W = 8  
b. T = 11; L = 14; W = 5 ✓  
c. T = 14; L = 11; W = 5  
d. T = 8; L = 14; W = 8

Câu 37 Giả sử bộ nhớ trên máy được tổ chức theo kiểu 8-way Associative-mapping, để tìm ra được 1 ô nhớ (trường Tag = T) đang nằm trong cache (cache hit) cần thực hiện **tối đa** bao nhiêu lần phép so sánh giữa các trường Tag trong cache với T:

- a. 1  
b. 3  
c. 4  
d. 8 ✓

Câu 38 Trong các thuật toán thay thế Line trong cache, thuật toán LFU là phương pháp:

- a. Thay thế Line nào nằm lâu nhất trong Cache  
b. Thay thế Line nào trong Cache có số lần truy cập ít nhất trong cùng 1 khoảng thời gian ✓  
c. Thay thế Line nào trong Cache có thời gian lâu nhất không được tham chiếu đến  
d. Thay thế ngẫu nhiên

Câu 39 Trong các thuật toán thay thế Line trong cache, thuật toán thay thế line nào nằm trong cache lâu nhất là phương pháp:

- a. LRU  
b. LFU  
c. FIFO ✓  
d. Cả 3 đều sai

Câu 40 Giả sử bộ nhớ trên máy có kích thước 1GB được tổ chức theo kiểu 4-way Associative-mapping, để tìm ra được 1 ô nhớ (trường Tag = T) đang nằm trong cache (cache hit) cần thực hiện tối đa bao nhiêu lần phép so sánh giữa các trường Tag trong cache với T:

- a. 1  
b. 3  
c. 4 ✓  
d.  $2^4$