

Tài liệu ôn thi học kì

Hệ thống máy tính (Đại học Khoa học Tự nhiên, Đại học Quốc gia Thành phố Hồ Chí Minh)



Scan to open on Studeersnel

Phần 1: Tổng quan	về máy tính:	123.375(decimal) trong hệ 2?	Operand (Toán hạng) : Cho biết ALU	
△ Các thành phần củ		Phần nguyên(8 bits): 123 = 0111 1011	toán hạng các đối tượng bị tác động bỏ	
Don vị xử lý trung tâm (Central Processor		Phần thực(8 bits) 0.375 = 0110 0000	thao tác chứa trong mã lệnh	
Unit – CPU)		\Rightarrow Result: 0 0111 1011 0110 0000	*Có 2 trường phái thiết kế bộ lệnh:	
Bộ nhớ chính: RAM	& ROM	n = 8 bits → số nguyên Max có thể biểu	Complete Instruction Set Computer	
Hệ thống vào ra (Inp		diễn: 255, phần thực Min có thể biểu	(CISC): bộ lệnh gồm rất nhiều lệnh, từ	
Liên kết hệ thống (B		diễn: 0.001(\$2^{-8}\$)	đơn giản đến phức tạp	
bus dữ liệu hoặc bus		Bị giới hạn → dùng dấu chấm động	Reduced Instruction Set Computer	
△ Các thế hệ máy tín	<u>h:</u>	*Biểu diễn bằng dấu chấm động	(RISC): bộ lệnh chỉ gồm các lệnh đơn	
-1940 - 1956: Vacuu	m Tubes, ngôn ngữ	Biểu diễn dưới dạng: $\pm F.2^E$	giản	
máy (Ex: ENIAC, U	NIVAC, EDVAC,	IEEE 754: máy tính hiện đại biểu diễn	Cisc sẽ nhấn mạnh trên Hardware hơn	
EDSAC) (Đèn chân	không)	dưới dạng: $V = (-1)^S$. F . 2^E	Risc thường sử dụng cho các hệ thống	
-1956 - 1963: Transi	stor, ngôn ngữ	Gồm 3 phần: sign, exponent, significand	nhúng như MIPS	
Assembly (Ex: FOR'	TRAN, COBOL)	sign	Để chạy những tập tin mã máy cần <i>Lin</i>	
-1964 - 1971: Integra	ated Circuits (Ex:	exponent: lưu dưới dạng n bits, biểu diễn	& Loader.	
PDP8, IBM 360, ICI		theo quá K	KL: Code => Compiler => Hop ngữ	
	í đầu tiện ra đời(intel	+ độ chính xác đơn (32 bits): K = 127	Assembler => Object file, Linker liên	
4004), GUI cũm dc p		+ độ chính xác kép(64 bits): K = 1023	những cái Object file đó thành file Thụ	
này (Ex: IBM, STAF		significand(fraction)	thi .exe ; File .exe đó sẽ được Loader đ	
-2010 - now: sự ra đồ	ời của AI	Ex: -5.25 (decimal) $\rightarrow -101.01 = -1.0101$	vào Bộ nhớ để cho CPU đọc instructio	
Các loại máy tính:		$=2^{2} (E=2)$	để thực hiện.	
Super Computer: xử		Exponent: $E + 127 = 129 = 1000\ 0001$		
	ng một người sử dụng		Phân 4: Hợp ngữ MIPS	
Microcomputer:cho	cá nhân sử dụng	Res: 1 1000 0001 0101	-Cấu trúc bộ vi xử lý MIPS	
<u>△ Câu tạo:</u>		*Các loại giá trị chẩm động	Được xây dựng theo kiến trúc (RISC)	
*Processing devices:		Quy ước số 0 là dãy toàn bit 0	4 nguyên tắc:	
processer, RAM, RO	M, switched mode	- Dạng không chuẩn: Phần mũ toàn bit	đơn giản, ôn định, nhỏ gọn, xử lý nhan	
power supply.	ru à à	0, phần trị không toàn bit 0	Tăng tốc xử lý cho những trường hợp	
Phân cứng	Phân mêm	MAX: (1-2^(-23))*2^(-126)	thường xuyên xảy ra	
4 loại: thiết bị	2 loại: phân	MIN: 2^(-149)	Thiết kế đòi hỏi sự thỏa hiệp tốt	
vào/ra,	mêm ứng dụng,	- Dạng chuẩn: Phần mũ không toàn bit 0	-Câu trúc cơ bản của chương trình hợp	
Secondary	phần mềm hệ	MAX: (2-2^(-23))*2^127	ngữ trên MIPS: .data # khai báo các data label (có thể hiểu là các bi	
storage device,	thống	MIN: 2^(-126)	# sau chỉ thị này	
Internal		- Số vô cực: Phần mũ toàn bit 1, phần	label1: <kiểu lưu="" trữ=""> <giá khởi="" trị="" tạo=""></giá></kiểu>	
component.		định trị toàn bit 0 - Số báo lỗi: Phần mũ toàn bit 1, phần trị	label2: <kiểu lưu="" trữ=""> <giá khởi="" trị="" tạo=""></giá></kiểu>	
Định luật Moore:		không toàn bit 0	.text # việt các lệnh sau chỉ thị này	
gấp đôi mỗi 2 năm (2	rên một microchip sẽ		.globl <các các="" có="" cục,="" file="" khác="" label="" text="" thể="" toàn="" truy="" từ="" xuất=""></các>	
Khoảng của các biể		Phần 3: Tổ chức bộ vi xử lý	.globl main # Đây là text label toàn cục bắt buộc của progr	
Không dấu: $0 \rightarrow 2^n - 1$		Các thành phần của bộ vi xử lý: 3	main: # diểm text label bắt đầu của program	
Dấu lượng: $-(2^{n-1} -$		-Control unit : - Dùng để ra các tín hiệu	444	
Bù 1: $-(2^{n-1}-1) \to$		điều khiển cho ALU, giải mã các câu	-Tập thanh ghi	
Bù 2: $-2^{n-1} \rightarrow 2^{n-1}$	- 1	lênh.	Là đơn vị lưu trữ data duy nhất trong	
Số quá: $0 - K \rightarrow 2^{n-1}$	-K-1	-ALU (Đơn vị toán học luận lí) :	CPU. Trong kiến trúc MIPS: 32 thanh	
		Chịu trách nhiệm trong các nhiệm vụ thực	đánh số từ \$0 ⇒ \$31	
Phần 2: Tính toán số nguyên		hiện các câu lệnh, phép tính.	truy xuất thanh ghi qua tên, mỗi thanh	
$x SHL y = x \cdot 2y$; $x SHR y = x / 2y$		Đọc các toán hạng từ Tập thanh ghi, Sau	có kích thước cổ định 32 bit	
x AND 0 = 0; x XOR x = 0		đó hoặc là lưu lại vào Tập thanh ghi,	Trong kiến trúc MIPS không tồn tại kh	
AND dùng để tắt bit (AND với 0 luôn =		hoặc là ghi vào trong bộ nhớ.	niệm biến, thay vào đó là thanh ghi t	
0) OP dùng để bật bịt (OP với 1 luận – 1)		-Registers (Tập thanh ghi)	hạng. Ex:	
OR dùng để bật bit (OR với 1 luôn = 1)		Cách hoạt động của bộ vi xử lý	+Save register:	
XOR, NOT dùng để đảo bit (XOR với 1 = đảo bit đó)			MIPS lấy ra 8 thanh ghi (\$16 - \$23) dừ	
dao bit do) Lãy giá trị tại bit thứ i của x: (x SHR i) AND 1		High-level language Compiler Assembly What is it? Assembly language Assembler Laguage	để thực hiện các phép tính số học, đượ	
Gán giá trị 1 tại bit thứ i của x: (1 SHL i) OR x		temp = v[k]; lw st0, 0(s2) 0000 1001 1100	đặt tên tương ứng là \$s0 - \$s7	
Gán giá trị 0 tại bit thứ i của x: NOT(1 SHL i) AND x		*Instructions(lênh/chỉ thi/ mã máy)	Tương ứng trong C, để chứa giá trị biế	
Dào bit thứ i của x: (1 SHL i) XOR x		Là 1 cái chuỗi bit chứa yêu cầu gửi đến	(variable)	
Vấn đề tràn số:		CPU (ALU) thực hiện	+Temporary register:	
$x + y < -2^{w-1}$ negative overflow		Gồm 2 thành phần chính :	MIPS lấy ra 8 thanh ghi (\$8 - \$15) dùn	
$x + y > 2^{w-1} - 1$: p		Opcode (Mã lệnh) : Cho ALU biết thao	để chứa kết quả trung gian, được đặt tế tương ứng là \$t0 - \$t7	
Diểu diễn nhi nhân cho số thược				

tác cần thực hiện

sw \$t0, 48 (\$s0)

Biểu diễn nhị phân cho số thực:

#temporary register t0=h + A[8]

number)

*Biểu diễn dấu chấm tĩnh (fixed point

Opcode (Mã lệnh): Cho ALU biết thao tương ứng là \$t0 - \$t7 Tương ứng trong C, để chứa giá trị biến tam (Point pocum out is the schikbaar op Tên Thanh ghi Ý nghĩa #store h + \(\Delta \) \(\Del

biết Szero Thanh ghi này luôn bằng (Assembler Temporary Lưu giá trị trả về của hàm \$s0-\$s7 Laru biến Như các \$t ở trên Được dùng cho nhân HDH Frame pointer Return address -Các lệnh số học/logic Trong MIPS, lệnh thao tác với số nguyên có dấu được biểu diễn dưới dạng bù 2 *Arithmetic operation (Thao tác số học): Syntax (R-format): |op(6-bit) rd, rs, rt op: Tên thao tác rd: Thanh ghi đích (chứa kết quả) rs: Thanh ghi (toán hạng nguồn 1) rt: Thanh ghi(toán hạng nguồn 2)/const Công có dấu: add \$s0, \$s1, \$s2 Cộng không dấu: addu \$s0, \$s1, \$s2 (u: unsigned) Công với hằng số: addi \$s0, \$s1, 3 Trừ với hằng số: addi \$s0, \$s1, -3 Diễn giải: \$s0 ← \$s1 + \$s2 MIPS cung cấp 2 loại lệnh số học: add, addi, sub: Phát hiện tràn số addu, addiu, subu: Ko p.hiện tràn số Trù (Subtract): Trừ có dấu: sub \$s0, \$s1, \$s2 Trừ không dấu: subu \$s0,\$s1,\$s2 Diễn giải: \$s0 ← \$s1 - \$s2 Gán $a = b \Rightarrow add $t1, $t0, $zero$ Phép Nhân (Multiply) và Chia (Division) Kết quả Nhân/Chia sẽ lưu trong cặp 2 thanh ghi là \$hi(lwu 32 bit cao (32-63) và \$10 (*lưu 32 bit thấp (0-31)*) Trong phép Chia thì phần Dư sẽ lưu trong \$hi và phần Thương lưu trong \$10 Để truy xuất giá trị trong 2 thanh ghi \$hi h ghi và \$10 thì dùng 2 cặp lệnh mf10 (move from lo), mfhi (move from hi) - mtlo h ghi (move to lo), mthi (move to high) Vidu: mflo \$s0 (\$s0 = \$lo); mfhi\$s0 (\$s0 = \$hi)Phép Nhân có 2 cú pháp : mult rs, rt hoặc multu rs, rt (nhân ko dấu)⇒K.quả lưu trong \$hi&\$lo mul rd, rs, rt ⇒ Sẽ lưu 32 bit thấp của kết quả vào rd Phép chia : Cú pháp: div rs, rt/divu rs, rt (divu dùng cho phép chia ko dầu) Ý nghĩa là lấy rs chia cho rt , lưu kết quả vào \$hi và \$lo Lưu ý là phép chia ko có check vấn đề Tuần số hay là Chia cho 0 (mà đó là do **estudee**rsnel

MIPS sử dụng 32 thanh ghi dấu phẩy Dịch phải (sra – shift right arithmetic): động (\$f0 - \$f31) để biểu diễn $d\hat{o}$ Thêm vào bên trái các bit = giá trị bit dấu chính xác đơn của số thực. Vídu:sra \$s1, \$s2, 2 Để biểu diễn độ chính xác kép thì MIPS \$s2 = 1111 1111 1111 1111 1111 1111 sử dụng sự ghép đôi của 2 thanh ghi có độ 1111 0000 = -16 chính xác đơn. ⇒ \$s1 = 1111 1111 1111 1111 1111 1111 Và những cái lệnh thao tác với Số chấm $1111\ 1100 = -4$ (Sign-extended) động chỉ hoạt động trên các thanh ghi Các lệnh truy xuất bộ nhớ dấu phẩy động là \$f* Di chuyển dữ liệu từ bộ nhớ vào thanh thi, Single-precision: từ cpu vào bô nhớ,... add.s \$f0, \$f1, \$f2 *Có 2 thao tác chính: Double-precision: Load (Lấy dữ liệu từ Bộ nhớ vào reg) add.d \$f0, \$f1, \$f2 Store (Lưu dữ liệu từ reg vào bộ nhớ) Logical operation (Thao tác logic/Luân Syntax (I-format): op rt, (constant/address)rs Operation MIPS op: Tên thao tác (Load / Save) Java Shift left << << sll rt: Thanh ghi nguồn (đối với store) / Shift right >>> Thanh ghi đích (đối với load) Constant Bitwise AND & and, andi $-2^{15} \rightarrow 2^{15} - 1$ Address: offset Bitwise OR or, ori Bitwise NOT added to base address in rs (offset is Phép toán luân lý: always a multiple of 4)[Độ dời] -Cúpháp: opt opr, opr1, opr2 rs: thanh ghi cơ sở chứa địa chỉ vùng opt (operator): Tên thao tác nhớ cơ sở (địa chỉ nền) opr (operand): Thanh ghi toán hạng đích + lw (Load Word) : Nap 1 word, từ bộ (chứa kết quả) nhớ, vào 1 thanh ghi trên CPU opr1 (operand 1): Thanh ghi (toán hạng $Vi du: lw $t0, 12 ($s0) \Rightarrow Nap 1$ nguồn 1) word có địa chỉ (\$s0 + 12) chứa vào opr2 (operand 2): Thanh ghi (toán hang thanh ghi \$t0 nguồn 2) / hằng số + sw (Store Word): Luu 1 word, từ +MIPS hỗ trợ 2 nhóm lệnh cho các phép thanh ghi trên CPU, ra bộ nhớ toán luận lý trên bit: $Vidu: sw $t0, 12 ($s0) \Rightarrow Luu$ and, or, nor: Toán hạng nguồn thứ 2 giá tri trong thanh ghi \$t0 vào ô nhớ có (opr2) phải là thanh ghi địa chỉ (\$s0 + 12) andi, ori: Toán hạng nguồn thứ 2 + \$s0 được gọi là thanh ghi cơ sở (base (opr2) là hằng số register) thường dùng để lưu địa chỉ bắt +Lưu ý: MIPS không hỗ trợ lệnh cho các đầu của mảng / cấu trúc phép luận lý NOT, XOR, NAND... Vì Ví dụ: Giả sử A là mảng chứa 100 word với 3 phép toán luận lý and, or, nor ta có với địa chỉ bắt đầu (địa chỉ nền - base thể tạo ra tất cả các phép luận lý khác ⇒ address) chứa trong thanh ghi \$s0. Giá trị Tiết kiệm thiết kế cổng mạch của biến g, h lần lượt chứa trong các Vi du : not (A) = not (A or 0) = A nor 0thanh ghi \$s1 và \$s2. [Mỗi phần tử là 1 *Phép dịch luận lý: word = 4 byte ⇒Độ dời sẽ là i * 4] Cú pháp (R-format): $+Code\ trong\ C: g = A[2]$ op rd, rs, shamt *Trong MIPS là gì* ? lw \$t0, 8(\$s0) op: Tên thao tác ⇒ Load dữ liệu A[2] vào thanh ghi \$t0 rd: Thanh ghi toán hang đích (chứa kg) add \$s1, \$t0,\$zero⇒Lưu dữ liệu rs: Thanh ghi (toán hạng nguồn 1) đó vào g shamt: Hằng số < 32 (Số bit dịch) $+Code\ trong\ C:g=h+A[8]$ MIPS hỗ trơ 2 nhóm lệnh cho các phép Trong MIPS là gì? dịch luận lý trên bit : lw \$t0, 32(\$s0) +Dịch luận lý: add \$s1, \$s2, \$t0 Dich trái (sll – shift left logical): Thêm $+Code\ trong\ C: A[12] = h+A[8].$ vào các bit 0 bên phải Trong MIPS là gì? Vidu:sll \$s0, \$s1, 2 # Dichlw \$t0, 32(\$s0) trái \$s1 2bit → lưu vào \$s0 #load A[8] to the register \$t0 Dich phải (srl – shift right logical): add \$t0, \$s2,\$t0 Thêm vào các bit 0 bên trái Ví du: srl \$s0, \$s1, 2 # Dich

phải \$s1 2bit → lưu vào \$s0

+Dich số học:

Không có dịch trái số học

 $+Code\ trong\ C: A[12] = h - A[8]$ Gán các tham số của dịch vụ vào các thanh ghi \$a0 → \$a3 (Nếu là số chấm Trong MIPS là gì? lw \$t0, 32(\$s3) động thì \$f12) # Chứa A[8] vào \$t0 Thanh ghi \$v0 lưu trữ kết quả trả về với

⇒ Tất cả các bit từ phải sang sẽ có giá trị

= bit dấu của giá trị 1 byte vừa nạp (sign-

Nếu muốn các bit còn lai từ phải sang có

giá trị không theo bit dấu (=0) thì dùng

+ Load, Save 2 byte $(1/2 \text{ Word}) \Rightarrow \text{Load}$

op rs , rt , target address

Target Address: the address of the

rs: the first source register number rt:

Target Address: the address of the

j label #goto label Có thể viết

*So sánh Lón hơn/Bé hơn (Set less than)

Nếu (rs < rt) thì rd = 1,ngược lại thì rd = 0

Nếu (rs < constant) thì rd = 1, ngược lại

*So sánh với Hằng số (Set less than

Các lời gọi hệ thống (system call)

System Call là chỉ thị yêu cầu đến Hệ

Nhập/Xuất, hoặc những dịch vụ mà

điều hành cung cấp những cái dịch vụ cần

thiết như là Tương tác đến những thiết bị

chương trình người dùng không thể thực

Gán Code của dịch vụ đó vào thanh ghi

the second source register number

rs: Thanh ghi (toán hạng nguồn 1)

rt: Thanh ghi (toán hạng nguồn 2)

beg opr1, opr2, label

=>if (opr1 == opr2) goto label

bne opr1, opr2, label

 \Rightarrow if (opr1 != opr2) goto label

*Rẽ nhánh Không điều kiện:

lệnh: 1bu (load byte unsigned)

half: lh và Store half: sh

Syntax (I-format):

next instruction

Syntax (J-format):

next instruction

lai thành:

immediate):

thì rd = 0

op TargetAddress

beq \$0, \$0, label

Syntax: slti rd, rs, constant

hiện mà phải nhờ HĐH

Muốn gọi dịch vụ thì:

Syntax: slt rd, rs, rt

*Rẽ nhánh Có điều kiên:

XXXX XXXX XXXX XXXX

sub \$t0, \$s2, \$t0

XZZZ ZZZZ

extended)

Số nguyên, Thanh ghi \$£0 đối với Số sw \$t0,48(\$s3) # Kết quả vào A[12] chấm đông + 1b (Load byte), sb (Save byte)

+ 1b (Load byte), sb (Save byte)	Name	Rields						
Giả sử nap 1 byte có giá trị xzzz zzzz	Filed size	6 bits	5 bits	5 bits	5 bits	5 bits	6 bits	All MIPS instruction 32 bits
vào thanh ghi trên CPU (x: bit dấu của	R-format	ор	rs	rt	rd	sham t	funct	Arithmetic instruction format
byte đó hoặc là Most-Significant Bit) bằng lênh 1b Thì Giá tri thanh ghi trên		ор	15	п	Addre	ss/ Imm	ediate	Transfer, branch, immediate format
		ор	Target address			Jump instruction format		
CPU (32 bit) sau khi nap có dang : xxxx	====	===	===	===	===	===	==:	

Phần 5: Hợp ngữ X86

Size Lệnh từ 1 -16 bytes (lệnh dài I 15) l toán hạng vừa là nguồn và là đích 1 toán hạng có thể đến từ bộ nhớ Mỗi segment có kích thước 64 KB Overlapped segments là 16 bytes Tập thanh ghi

*Thanh ghi đoạn 16 bits(segment register): CS, SS, DS, ES

segm	offset	Meaning
ent		
CS	IP	Địachỉlệnh
SS	SP or BP	Địachistack
DS	BX,DI,SI,8	Địachiđoạndữl
	/16bits	iệu
ES	DI	Địachichứadữl
		iệuthêm

*Thanh ghi đa dụng 16 bits(general register): AX, BX, CX, DX 8088/8086 đến 80286: 16 bits 80386 trở lên: 32bits EAX,EBX,...

Y86-64: 64bits RAX, RBX,...

*Thanh ghi cò: chứa kq tính toán 2 nhóm:

+Trạng thái:

C/CF (carry flag): CF = 1: khi có số nhớ hoặc mượn từ MSB trong phép cộng hoặc trừ (tràn không dấu)

P/PF (parity flag): PF = 1 (0) khi số bit 1 trong kết quả là chẵn (lẻ)

A/AF (auxilary carry flag): giống với CF, nhưng vi trí nhớ ra là bit thứ tư trong nhóm 4 bit

Z/ZF (zero flag): ZF = 1: khi kết quả của một phép tính bằng 0

S/SF (sign flag): SF = 1 khi kết quả phép

tính là âm (MSB=1)

O/OF (overflow flag): OF = 1: nếu kết quả vượt quá khả năng tính toán của CPU +Điều khiển:

T/TF (trap flag): TF = 1: cho phép chương trình chạy từng bước I/IF (Interrupt enable flag): IF = 1: cho

phép ngắt phần cứng D/DF (direction flag): DF = 1 -> chiều

xuất của string từ địa chỉ lớn đến địa chỉ

Cấu trúc lệnh:

Chiều dài tối đa của 1 lênh X86 là 16 bytes, lệnh dài nhất chỉ chiếm 15 bytes Tiền tố (4 bytes), Mã lệnh tối đa 2 bytes Toán hạng 1 byte, Độ dời 4 bytes Hằng số 4 bytes Cấu trúc lãnh trong X86

au truc içini trong Aðo					
64-bit reg	32-bit reg	16-bit reg	8-bit reg		
%rax	%eax	%ax	%al		
%rbx	%ebx	%bx	%bl		
%rcx	%ecx	%сх	%cl		
%rdx	%edx	%dx	%dl		
%rsi	%esi	%si	%sil		
%rdi	%edi	%di	%dil		
%rbp	%ebp	%bp	%bpl		
%rsp	%esp	%sp	%spl		
	Intol	ATS	-T		

	Intel	AT&T
Comments	;	//
instructions	Untagged add	Tagged with operand size: addq
Register	eax, ebx,	%eax, %ebx,
Immediate	0x100	\$0x100
Operand order	Mnemonic des, scr	Mnemonic scr, des
Indirect	[eax]	(%eax)
General Indirect	[base + reg*scale+displacement]	Displacement(reg,reg,scale)
*Lênh mov	ze dîr liên	

+MOV: sao chép dữ liêu ở toán hang thứ 2 vào toán hang thứ 1, Syntax:

Mov <reg/mem>, <reg,mem,const> +Push: đưa toán hạng vào trong stack Syntax: push <reg32/mem/con32>

+Pop: bỏ 4 byte data của stack và đưa vào toán hạng chỉ định

Syntax: pop <reg32/mem> +LEA: nạp địa chỉ Syntax: lea <reg32> <mem>

*Các lệnh số học/logic ADD: lưu kg vào operand đầu tiên

Syntax: add<reg/mem><reg/mem/con> SUB. INC/DEC

Syntax: inc/dec<reg/mem>

iMUL : syntax :

imul <reg32><reg32/mem>(<con>) iDIV: EAX: res, EDX:remainder, EDX:EAX/reg/32/mem content

syntax : idiv <reg32/mem> CMP:

Cmp <reg/mem><reg/mem/con>

o Đích = nguồn: CF=0, ZF=1

o Đích>nguồn: CF=0, ZF=0 o Đích<nguồn: CF=1, ZF=0

AND,OR, XOR(syntax giống cmp)

SHL,SHR: opcode<reg/mem><con8/cl>

Các lệnh truy xuất bộ nhớ Immediate, Direct, Indirect

Register direct, Register indirect Indexed

Assume the following are

	d as an i	showing the indicated or		
Address	Value	Register	Value	Operand
0x100	0xFF	%rax	0x100	%rax
0x104	0xAB	%rcz	0x1	0x104
0x108	0x13	%rdx	0x3	\$0x108
0x10C	0x11			(%rax)
*LU		thức ở trên để ng có scale th 0, 1, 2 ,3		4(%rax) 9(%rax,%rdx) 260(%rcx,%rdx 0xFC(,%rcx,4)

9(%rax,%rdx) $0x100 + (2^0 \times 0x3) + 9 = 0x10C$ Các lệnh điều khiển JMP: short/near/far. Conditional: JE, JNE,... LOOP: DEC+CX+JNZ decrement CX while CX!=0

Phần 6: Mạch Logic

Mạch tổ hợp mỗi output chỉ phụ thuộc vào input của một thời điểm +3 cách biểu diễn : Bảng chân tri. Sơ đồ mạch,Hàm đại số bool. +các bước thiết kế : Bước 1: Lập bảng chân tri Bước 2: Vẽ bản đồ Karnaugh

Bước 3: Vẽ mạch Ex: f(x, y, z) = 3 + 5 + 6 + 73: 011,5: 101,6: 110,7: 111 co 3 te bao: yz, xz, xy f = yz + xz + xy

+Môt số mạch tổ hợp cơ bản: Half adder: 2 ngõ vào, 2 ngõ ra Full adder:3 ngõ vào, 2 ngõ ra

Mach mã hóa:2n input và n output. Tai 1 thời điểm, chỉ có 1 input có giá tri l 1. Nếu input thứ k có giá trị 1 thì output sẽ trả về kết quả là k.

Mach giải mã: n input và 2n output. Nếu input có giá trị là k thì output thứ k sẽ + Các phương thức truy cập cache: có giá trị là 1.


Mach dồn(multiplexer) Có 2ⁿ input, n ngõ điều khiển và 1

Khi s1, s0 có giá trị là 0 thì ngõ i0 quyết đinh giá tri ngõ ra. Khi s1, s0 có giá tri 1 thì ngõ il quyết định giá trị ngõ ra. *Mach tách(demultiplexer):*

2ⁿ output, n ngõ điều khiển và 1 input. +ứng dung: adder/ substractor, ALU...

Phần 7: Bô nhớ

Mô hình phân cấp bô nhớ



Bô nhớ trong +Thông tin:

Primary storage/ internal memory: Thanh ghi, cache, ROM, RAM,...

Cần nguồn điện để duy trì nội dung (trừ ROM)

+Các ví du:

Fill in the following ta

Register: Đơn vị lưu trữ nhỏ nhất, có tốc độ truy xuất nhanh nhất Nằm trong CPU: lưu trữ lệnh và dữ liệu được nạp từ bộ nhớ Được làm bằng mạch tuần tư (flip-flops) Được tổ chức thành "Register file" ROM: Bộ nhớ chỉ đọc, bộ nhớ này đã chứa sẵn các chương trình từ trước. Với ROM các dữ liêu được dữ lai kể cả khi máy bị tắt nguồn

Doan code trong 1886 by Ng?c Hoàng 1880 Mng Bross and 1880 Mn

Cho phép lập trình 1 lần sau khi tạo xong Thường được sử dụng trong hệ thống BIOS của máy tính EPROM - Erasable PROM: Có thể xóa và lập trình lại mà không cần thay thế chip mới, tiếp xúc với tia UV. EEPROM - Electrically EPROM: Thay đổi dữ liêu ở mức byte – level, có thể xóa và lập trình lại = cách sử dụng điện tích. Bộ nhớ flash là một loại EEPROM có mật đô cao hơn và số chu kỳ ghi thấp hơn => Cần nhiều thời gian ghi hơn đọc FlashROM: Xóa ở mức block – level. Đọc ghi dữ liệu tốc độ cao

RAM

Static RAM – SRAM: mach lât Dynamic RAM – DRAM: tụ điện Main memory: làm từ DRAM,tao ra bởi các ma trân bit nhớ SDR - SDRAM: một chu kì-một lần dữ liệu, Data bus: 64 bit.DDR - SDRAM (cåi tiến của SDR -SDRAM): 1 chu kì-2 lần dữ liêu CPU và cache là truy xuất theo từ nhớ Cache vs main truy xuất theo khối nhớ. Cấu trúc chung gồm 3 phần:

Tag Index Byte offset (W) Các thông tin đề sẽ cho: Main memory size, block size = line size; 1 word = ?bytes: cache size.

Các bước tính toán:

1. Main size = 2^k bytes \rightarrow K bytes address 2. Cache size / Line size = 2^L bytes $\rightarrow L$ bytes index (Line) (nếu là set associative chia thêm cho số lượng line trong mỗi set) 3. Line size = 2^W bytes \rightarrow W bytes offset 4. Tag = K - L - W@ Nếu cho chuyển đổi word=?byte, tính

lại W=Line size(tính theo đơn vị word) Direct mapping: Tag – Line – Word Associative: Tag – Word Set associative: Tag – Set – Word. Thứ tư đò:

Direct: Line \rightarrow Tag \rightarrow Word Associative: Tag → Word Set associative: Set \rightarrow Tag \rightarrow Word. =>Tî lệ cache hit cao, giảm thời gian so sánh, khó thực thị → tiền nhiều +Cache friendly code

Làm cho những trường hợp phổ biến diễn ra nhanh chóng, Giảm tối thiểu số lương cache miss bên trong vòng lặp:

Tổng số lượng loads and stores, loops với tỉ lê hit cao sẽ chay nhanh hơn⇒sử dung đối tượng dữ liệu 1 cách liên tục⇒ Đảm bảo tính cục bộ về không gian, đọc đối tương dữ liêu tuần tư, theo thứ tư chúng được lưu trữ trong bộ nhớ

*Bộ nhớ ngoài

Đĩa mềm(floppy disk) Đĩa cứng(Hard disk driver) SSD,Đĩa quang(optical disc),USB,CD

*Bộ nhớ lưu trữ dung lượng lớn

gồm hai hay nhiều ổ đĩa cứng vật lý ghép lai thành 1 đĩa logic toring data in distributed physical disk

Using parity bits/ check byte to check data errors

RAID types: 0, 1, 0+1, 1+0, 2, 3, 4, 5, 5+0, 6...

RAID 0: ít nhất 2 ổ đĩa. Tốc độ đọc ghi nhanh (gấp đôi bình thường). Tính an toàn thấp: một đĩa hư thì tất cả đĩa còn lai ko dùng được. 2 ổ cứng phải cùng dung lượng(khác dung lượng thì lấy ổ thấp

RAID 1: An toàn vì được ghi vào 2 ổ giống nhau, khi 1 trong 2 bị hồng thì ở còn lại vẫn xài được. Hiệu suất thấp, chi phí cao

RAID 1 + 0: 4 ổ cứng(2 ổ striping(raid 0), 2 ổ mirroring(raid 1), an toàn, nhanh, năng suất cao, chi phí cao

RAID 5: dùng kĩ thuật stripe và parity tối thiểu 3 ổ cứng. 1 ổ cứng chết tại 1 thời điểm nếu nhìu ổ cứng chết tại cùng thời điểm thì mất hết dữ liêu. Chi phí thấp hơn Raid 1+0, thao tác châm

RAID 6: 4 ổ và chịu được 2 ổ đồng thời hỏng bảo mật, thao tác chậm

Phần 8: Hệ thống nhập xuất

Chức năng: trao đổi thông tin giữa máy tính với thế giới bên Ngoài Do các thiết bị ngoại vị đa dạng, đề châm hơn CPU và RAM → Cần có Mô-đun I/O Mô-đun I/O: điều khiển, trao đổi thông tin vs CPU, nơi nhớ đêm, phát hiện lỗi

Đia chỉ hóa cổng vào-ra: -Vào-ra riêng biệt: k.gian đ.chỉ riêng biệt -Vào-ra theo bản đồ bộ nhớ: đánh địa chỉ theo k.gian đ.chỉ bô nhớ → truy xuất giống bộ nhớ, lệnh truy xuất bộ nhớ. Các phương pháp điều khiển:

-Vào-ra (V-R) băng chương trình: CPU điều khiển V-R bằng chương trình → Cần lập trình vào ra; 4 tín hiệu đ.khiển:

+Điều khiển: kích hoạt TBNV +Kiểm tra: kiểm tra trang thái

+Đoc: TBNV→Đêm module→ CPU

+Ghi: Bus→Đêm module→TBNV Cách này cần đợi TBNV → Tốn time.

-V-R bằng ngắt:

công bằng mã độc.

+CPU gửi tín hiệu đoc – ghi → Không cần chờ TBNV → Nào TBNV sẵn sàng thì gửi tín hiệu ngắt để đọc ghi dữ liệu → Sau đó tiếp tục c.trình đang dừng. Truy cập bộ nhớ trực tiếp – DMA

CPU nói cho DMAC (DMA controller): ra hay vào, đ.chỉ thiết bi, đ.chỉ đầu ngăn nhớ, số từ nhớ → CPU làm việc khác(DMA trao đổi dữ liêu) → ngắt CPU @DMA không bảo mật do quá trình đọc ghi ko được CPU quản lý, có thể bị tấn