

Acelerador Matricial Sistólico — Caminho de Dados e Controle (systolic_accelerator.v)

Entrega Parcial II | Buffers Locais A/B, Gerador de Skew com Subtratores em V, Malha T×T de PEs (MAC) e Multiplexador de Leitura de C





Legenda de Componentes RTL: Somador / Mult / ULA (em V) | Multiplexador (MUX) | Registrador / Memória (▽ clk) | Extensor de Sinal (Extnd) | Unidade de Controle (Control)