
Diagrama Temporal Ilustrativo — Acelerador Sistólico (Teste 1: Malha 2×2, 3T−2 = 4 ciclos)

Entrega Parcial II | Estímulos do BFM aplicados na borda de descida (negedge clk) e atualizações do RTL na borda de subida (posedge clk)



Notas do Diagrama Temporal Ilustrativo (alinhado aos instantes do VCD de tb_systolic_accelerator.sv):

1. Os estímulos do BFM (acc_clear, buf_a/b_we, acc_start, buf_c_row/col) mudam na borda de descida do clock (negedge clk: 50 ns, 60 ns, ..., 100 ns).
2. Em t = 100 ns (negedge de C5), acc_start sobe para 1; na borda de subida C6 (105 ns), acc_busy sobe para 1 (cycle_cnt = 0) e inicia a janela ativa C6..C9.
3. Durante os 4 períodos ativos C6..C9 (105 ns a 145 ns), ocorrem as 4 atualizações MAC nas bordas de subida C7 (115 ns), C8 (125 ns), C9 (135 ns) e C10 (145 ns).
4. Na 4ª atualização MAC (borda C10 = 145 ns), acc_busy cai para 0 e acc_done sobe para 1 por 1 ciclo (145..155 ns); buf_c_rdata lê C combinacionalmente.