Arquitetura Geral do Sistema — Integração Planejada (CPU RV32I + AXI4 + DMA + Acelerador)

Entrega Parcial I | Borda contínua: módulo existente no repositório · Borda tracejada: módulo planejado para as próximas entregas

irq_done (DMA → CPU, conexão direta fora da ponte — planejada; ainda não existe no núcleo)

IMEM
256 × 32 bits (1 KB)
imem.hex
instanciada dentro de rv32i_core; separada aqui para mostrar o Harvard

pc
instr

Núcleo RISC-V RV32I
rv32i_core.v
Sem pipeline, com espera nos acessos de dados (dmem_valid / dmem_ready)
Configura o DMA por MMIO e aguarda DONE / irq_done; não copia elementos de A, B ou C por software.
existente (rv32i/)

dmem_valid, dmem_write
dmem_addr[31:0]
dmem_wdata[31:0]
dmem_wstrb[3:0]

dmem_ready, dmem_error
dmem_rdata[31:0]

Ponte CPU → AXI4
cpu_axi4_bridge
1 transação por vez
LEN = 0 (1 palavra)
não repete escrita
erro → dmem_error
planejado

AXI4 mestre 0

Interconexão AXI4 (CPU e DMA como mestres)

Árbitro
prioridade fixa ao DMA, sem preempção

M0
MUX
M1

Decodificador de endereços
compara a faixa completa de addr
S0 DMEM:
0x0000_0000 – 0x0000_3FFF
S1 MMIO:
0x4000_0000 – 0x4000_002F
demais endereços:
DECERR (sem acesso)
ex.: 0x0000_4000 → DECERR

planejado

S0

DMEM compartilhada
16 KB · escravo AXI4 S0
0x0000–0x0FFF dados/pilha
0x1000–0x1FFF A (int8)
0x2000–0x2FFF B (int8)
0x3000–0x3FFF C (int32)
bases configuráveis em DMA_ADDR_A / _B / _C
planejado

AXI4 mestre 1 (DMA)

S1 (escravo MMIO)

Acelerador matricial (systolic_accelerator.v)

Malha T×T de mac_pe
PE(0,0) … PE(0,T−1)
PE(T−1,0) … PE(T−1,T−1)

a_edge
t-i
T·T×8
T×8
Skew A: T MUXes

b_edge
t-j
T·T×8
T×8
Skew B: T MUXes

Buffer A (T×T int8)
Buffer B (T×T int8)

buf_a_we, buf_a_row, buf_a_col
buf_a_wdata[7:0]

buf_b_we, buf_b_row, buf_b_col
buf_b_wdata[7:0]

Controle
3T – 2 ciclos por tile
cycle_cnt (t)

acc_clear, acc_start
acc_busy, acc_done
clear_acc, clear_pipe, en

buf_c_row, buf_c_col (seleção de C)

T²×32
acc_flat[T²·32−1:0]

MUX C

32
buf_c_rdata[31:0]

implementado (Entrega II)

Interface mestre AXI4
rajadas INCR
LEN = L−1

Registradores MMIO
0x4000_0000 – 0x4000_002F
DMA_CTRL: START, IRQ_EN, SOFT_RST
DMA_STATUS: BUSY, DONE, ERR
DMA_ADDR_A / _B / _C
DMA_DIM_M / _K / _N
PERF_TOTAL_CYCLES
PERF_COMP_CYCLES
PERF_MEM_READS
HW_ARRAY_SIZE

FSM de tiling (ti, tj, tk)
valida config. → DMA_STATUS.ERR
carrega tiles com zero-padding
acc_clear em tk = 0, acc_start
espera acc_done; grava C
DONE / irq_done (se IRQ_EN)

4·(i·cols + j)
DMA_ADDR_x
+
endereço do elemento

32
addr[31:0]

planejado

Controlador de DMA (mestre AXI4 + escravo MMIO + tiling)

Legenda: Somador / Mult / Subtrator (em V) · Multiplexador (MUX) · Registrador / Memória (▽ clk) · Extensor de Sinal (Extnd) · Controle / Decodificação · Módulo planejado · acc_flat

Detalhes internos do acelerador: Datapath_MAC_PE e Datapath_Systolic_Accelerator. Interfaces e protocolo completos: seção 5 da especificação.