
Elemento de Processamento MAC — Caminho de Dados RTL (mac_pe.v)

Entrega Parcial II | Produto int8 × int8 → 16 bits, extensão de sinal para 32 bits e acumulador int32 (output-stationary)



Prioridade em cada registrador (idêntica ao bloco always @(posedge clk or negedge rst_n) do RTL):

1. rst_n = 0 (assíncrono):	zera a_out, b_out e acc_out imediatamente, sem esperar a borda de clk
2. clear_acc = 1:	zera a_out, b_out e acc_out na borda de subida
3. clear_pipe = 1:	zera a_out e b_out; acc_out é mantido, mesmo com en = 1 (por isso a seleção do acumulador é en & ~clear_pipe)
4. en = 1:	a_out ← a_in, b_out ← b_in, acc_out ← acc_out + prod_ext
5. caso contrário:	retenção — os três registradores mantêm o valor (caminho de realimentação na entrada 0)

clk separado da habilitação: não há clock gating; a retenção é feita pelos MUXes.

Legenda: Somador / Mult / Subtrator (em V) · Multiplexador (MUX) · Registrador / Memória (▽ clk) · Extensor de Sinal (Extnd) · Controle / Decodificação