2019/02/03

	ニーモニック	オペコート		アド	レッシ	ングモ	- F (	数値は	ステー	ト数)		フラグ		T
命令	命令 オペラント		Drct	Index		FP RI		Imm4		B Indi	Othr	変化	説明	
No Operation	NO	00h 0h 0h									3	×	何もしない	1
Load	LD Rd,EA	08h Rd EA	7	7	5	7	4	4	6	6		×	Rd ← [EA]	1
Load	LD Rd,FLAG	10h Rd 0h					4					×	Rd ← FLAG	注
Store	ST Rd,EA	10h Rd EA	6	6		6			5	5		×	[Dsp] ← EA	1
Add	ADD Rd.EA	18h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd + [EA]	1
Subtract	SUB Rd,EA	20h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd - [EA]	1
Compare	CMP Rd,EA	28h Rd EA	7	7	5	7	5	4	6	6		0	Rd - [EA]	1
Logical And	AND Rd,EA	30h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd and [EA]	1
Logical Or	OR Rd,EA	38h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd or [EA]	1
Logical Xor	XOR Rd,EA	40h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd xor [EA]	1
Add with Scale	ADDS Rd,EA	48h Rd EA	8	8	6	8	6	5	7	7		0	Rd ← Rd + [EA]*2	1
Multiply	MUL Rd,EA	50h Rd EA	57	57	55	57	55	54	56	56		0	$Rd \leftarrow Rd \times [EA]$	1
Divide	DIV Rd,EA	58h Rd EA	73	73	71	73	71	70	72	72		0	Rd ← Rd / [EA]	1
Modulo	MOD Rd,EA	60h Rd EA	73	73	71	73	71	70	72	72		0	Rd ← Rd % [EA]	1
Multiply Long	MULL Rd.EA	680h Rd EA	57	57	55	57	55	54	56	56		0	$(Rd+1,Rd) \leftarrow Rd \times [EA]$	注:
	,				<u> </u>								Rd ← (Rd+1,Rd) / [EA],	1
Divide Long	DIVL Rd,EA	70h Rd EA	73	73	71	73	71	70	72	72		0	Rd+1 ← (Rd+1,Rd) % [EA]	注:
Shift Left Arithmetic	SHLA Rd,EA	80h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	Rd ← Rd << [EA]	1
Shift Left Logical	SHLL Rd,EA	88h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	Rd ← Rd << [EA]	1
Shift Right Arithmetic	SHRA Rd,EA	90h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	Rd ← Rd >> [EA]	1
Shift Right Logical	SHRL Rd,EA	98h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	Rd ← Rd >>> [EA]	1
Jump on Zero	JZ EA	A0h 0h EA	4/5	4/5					4/5			×	If (Z) PC ← EA	1
Jump on Carry	JC EA	A0h 1h EA	4/5	4/5					4/5			×	If (C) PC ← EA	1
Jump on Minus	JM EA	A0h 2h EA	4/5	4/5	<u> </u>				4/5			×	If (S) PC ← EA	-
Jump on Overflow	JO EA	A0h 3h EA	4/5	4/5					4/5			×	if (V) PC ← EA	-
Jump on greater than	JGT EA	A0h 4h EA	4/5	4/5					4/5			×	If (not (Z or (S xor V))) PC ← EA	-
Jump on greater or equal	JGE EA	A0h 5h EA	4/5	4/5					4/5			×	if (not (S xor V)) PC ← EA	-
Jump on less or equal	JLE EA	A0h 6h EA	4/5	4/5					4/5			×	If (Z or (S xor V)) PC ← EA	-
Jump on less than	JLT EA	A0h 7h EA	4/5	4/5					4/5			×	If (S xor V) PC ← EA	-
Jump on Non Zero	JNZ EA	A0h 8h EA	4/5	4/5					4/5			×	If (not Z) PC ← EA	-
Jump on Non Carry	JNC EA	A0h 9h EA	4/5	4/5					4/5			×	If (not C) PC ← EA	4
Jump on Non Minus	JNM EA	A0h Ah EA	4/5	4/5					4/5			×	If (not S) PC ← EA	4
Jump on Non Overflow	JNO EA	A0h Bh EA	4/5	4/5					4/5			×	If (not V) PC ← EA	-
Jump on higher	JHI EA	A0h Ch EA	4/5	4/5					4/5			×	If (not (Z or C)) PC ← EA	-
Jump on lower or same	JLS EA	A0h Eh EA	4/5	4/5					4/5			×	If (Z or C) PC ← EA	-
Jump on lower or same	JMP EA	A0h Fh EA	5	5					5			×	PC ← EA	-
			6	6	1				6					-
Call subroutine	CALL EA IN Rd.EA	A8h 0h EA	7						6	6		×	[SP] ← PC, PC ← EA	-
Input	IN Rd,EA OUT Rd,EA	B0h Rd EA	6						5	5		×	Rd ← IO[EA]	-
Output Buch Beginter	PUSH Rd	B8h Rd EA							5	5		×	IO[EA] ← Rd	-
Push Register	POP Rd	C0h Rd 0h C4h Rd 0h											[SP] ← Rd	-
Pop Register											6	×	Rd ← [SP++]	-
Return from Subroutine	RET	D0h 0h 0h									_	×	PC ← [SP++]	-
Return from Interrupt	RETI	D4h 0h 0h									9	×	FLAG ← [SP++], PC ← [SP++]	4
Enable Interrupt	EI	E0h 0h 0h									5	×	割込み許可	4
Disable Interrupt	DI	E4h 0h 0h									5	×	割込み禁止	4
Supervisor Call	SVC	F0h 0h 0h									12	×	システムコール	4
Halt	HALT	FFh 0h 0h									5	×	CPU停止	

#### アドレッシングモード(上の表中EAの詳細)に付いて

アドレッシングモード	略記	ニーモニック	命令フォーマット		EA(実効アドレス)の決め方			
アトレッシングモート	哈記	(EA部分の標記方法)	第1ワード	第2ワード	略記	解説		
Direct	Drct	OP Rd, <u>Dsp</u>	OP+0 Rd0h	Dsp	[Dsp]	Dsp番地		
Indexed	Index	OP Rd, <u>Dsp,Rx</u>	OP+1 RdRx	Dsp	[Dsp+Rx]	(Dsp+Rxレジスタの内容)番地		
Immediate	lmm	OP Rd, <u>#Imm</u>	OP+2 Rd0h	lmm	lmm	lmmそのもの		
FP Rerative	FP RIt	OP Rd, <u>Dsp4,FP</u>	OP+3 RdD4		[Dsp4+FP]	(D4を符号拡張した値×2 + FPレジスタの内容)番地(D4=Dsp	注	
Register	Reg	OP Rd, <u>Rs</u>	OP+4 RdRs		Rs	Rsレジスタの内容		
4bit Signed Immediate	lmm4	OP Rd, <u>#Imm4</u>	OP+5 RdI4		lmm4	I4を符号拡張した値そのもの	注	
Register Indirect	Indr	OP Rd <u>.0,Rx</u>	OP+6 RdRx		[Rx]	Rxレジスタの内容番地	ĺ	
Byte Regsiter Indirect	B Indr	OP Rd, <u>@Rx</u>	OP+7 RdRx		[Rx]	Rxレジスタの内容番地(但し番地の内容は 8 bitデータ)	Ì	
Other	Othr	OP Rd	OP Rd0h			なし	ĺ	
Other	Othr	OP	OP 0h0h			なし		

注4

※アセンブリ言語でDspとDsp4、ImmとImm4の標記は同じ(値によりアセンブラが自動判定)。 ※FP相対で、Dsp4は-16~+14の偶数 注 0:フラグからレジスタへの転送命令、オペコードは14h

注1:MUL、DIV命令ではRdは偶数番号のレジスタ

注 2 : D4はDsp4(4bitディスプレースメント)の1/2の値

注3:I4はImm4 (4bit即値)のこと

注4:アドレッシングモードによりOPの値が変化する

データ形式	15		0
データ		16ビットデータ	

7 0 8 ビットデータ メモリ・I/Oでのみ使用

アドレス 16ビットアドレス

メモリ空間	+0	+1
0000H		
0002H		
0004H		
•••		
FFFCH		
FFFEH		

I/O空間	+0	+1
00H		
02H		
04H		
•••		
FCH		
FEH		
,		-

#### レジスタ構成

	15 0
G0	
G1	
G2	
G3	
G4	
G5	
G6	
<b>G</b> 7	
G8	
G9	
G10	
G11	
G12(FP)	
P(SSP/USP)	
USP	
•	CPIIレジスタ

	レシ	スタの	意味				
CPU	G0-12	GO-12 汎用レジスタ					
レジス	FP	フレー	ムポインタ				
-	SSP システムスタック		ムスタックポイ				
タ	USP	ユーザ	スタックポイン				
	PC	プログ	ラムカウンタ				
		フラグ					
		Е	割込み許可				
		Р	特権モード				
PSW	FLAG	I	I/O特権モード				
	FLAG	٧	オーバフロー				
		С	キャリー				
		S	符号				
		Z	ゼロ				
	15		0				
ъ.							

FLAG 0000 0000 EPI0 VCSZ

ダイ	レク	<b>ト</b> (	<b>*</b> 0	1
~ 1	- /		·	1

0 P	Rd	0H	Dsp

# ショートイミディエイト(\*5)

-				•
	0 P	1	Rd	Imm4

#### インデクスド(\*1)

0 P	Rd	Rx	Dsp
• .	Itu	IVX	БЭР

## レジスタインダイレクト(\*6)

-		-	-	-	-	•	•		
	0	Р			Ro	ı		Rx	

#### イミディエイト(\*2)

0 P	Rd	0H	Imm
		•	

# バイト・レジスタインダイレクト(\*7) OP Rd Rx

#### FP相対(\*3)

D D	DΑ	Dom/
O I	r Ku	DSD4

#### レジスタ(\*8)

0 P	Rd	0H

#### レジスタレジスタ(\*4)

O P	Rd	Rs

### オペランドなし(\*9)

	0 P	00H
--	-----	-----

OP

OP_					OP下位	<b>ヹ</b> 3ビット			
		0	1	2	3	4	5	6	7
	00000	NO(*9)							
	00001	LD(*0)	LD(*1)	LD(*2)	LD(*3)	LD(*4)	LD(*5)	LD(*6)	LD(*7)
	00010	ST(*0)	ST(*1)		ST(*3)	LD(*8)※1		ST(*6)	ST(*7)
	00011	ADD(*0)	ADD(*1)	ADD(*2)	ADD(*3)	ADD(*4)	ADD(*5)	ADD(*6)	ADD(*7)
	00100	SUB(*0)	SUB(*1)	SUB(*2)	SUB(*3)	SUB(*4)	SUB(*5)	SUB(*6)	SUB(*7)
	00101	CMP(*0)	CMP(*1)	CMP(*2)	CMP(*3)	CMP(*4)	CMP(*5)	CMP(*6)	CMP(*7)
	00110	AND(*0)	AND(*1)	AND(*2)	AND(*3)	AND(*4)	AND(*5)	AND(*6)	AND(*7)
	00111	OR(*0)	OR(*1)	OR(*2)	OR(*3)	OR(*4)	OR(*5)	OR(*6)	OR(*7)
	01000	XOR(*0)	XOR(*1)	XOR(*2)	XOR(*3)	XOR(*4)	XOR(*5)	XOR(*6)	XOR(*7)
	01001	ADDS(*0)	ADDS(*1)	ADDS(*2)	ADDS(*3)	ADDS(*4)	ADDS(*5)	ADDS(*6)	ADDS(*7)
	01010	MUL(*0)	MUL(*1)	MUL(*2)	MUL(*3)	MUL(*4)	MUL(*5)	MUL(*6)	MUL(*7)
	01011	DIV(*0)	DIV(*1)	DIV(*2)	DIV(*3)	DIV(*4)	DIV(*5)	DIV(*6)	DIV(*7)
	01100	MOD(*0)	MOD(*1)	MOD(*2)	MOD(*3)	MOD(*4)	MOD(*5)	MOD(*6)	MOD(*7)
	01101	MULL(*0)	MULL(*1)	MULL(*2)	MULL(*3)	MULL(*4)	MULL(*5)	MULL(*6)	MULL(*7)
OP上位5ビット	01110	DIVL(*0)	DIVL(*1)	DIVL(*2)	DIVL(*3)	DIVL(*4)	DIVL(*5)	DIVL(*6)	DIVL(*7)
ט ת	01111								
T A	10000	SHLA(*0)	SHLA(*1)	SHLA(*2)	SHLA(*3)	SHLA(*4)	SHLA(*5)	SHLA(*6)	SHLA(*7)
ے	10001	SHLL(*0)	SHLL(*1)	SHLL(*2)	SHLL(*3)	SHLL(*4)	SHLL(*5)	SHLL(*6)	SHLL(*7)
0	10010	SHRA(*0)	SHRA(*1)	SHRA(*2)	SHRA(*3)	SHRA(*4)	SHRA(*5)	SHRA(*6)	SHRA(*7)
	10011	SHRL(*0)	SHRL(*1)	SHRL(*2)	SHRL(*3)	SHRL(*4)	SHRL(*5)	SHRL(*6)	SHRL(*7)
	10100	JMP(*0)	JMP(*1)					JMP(*6)	
	10101	CALL(*0)	CALL(*1)					CALL(*6)	
	10110	IN(*0)						IN(*6)	IN(*7)
	10111	OUT(*0)						OUT(*6)	OUT(*7)
	11000	PUSH(*8)				POP(*8)			
	11001								
	11010	RET(*9)				RETI(*9)			
	11011			_			_		
	11100	EI(*9)				DI(*9)			
	11101								
	11110	SVC(*9)							
	11111								HALT(*9)

特権命令

※1:フラグからレジスタへの転送命令

	,	,		,	,	,
	>	>=	=	!=	<=	<
符号あり	JGT	JGE	JZ	JNZ	JLE	JLT
符号無し	JHI	JNC	JZ	JNZ	JLS	JC

FLAGのビット割り (00000000EP00VCSZ)

R	d/Rs/Rx
値	意味
0	G0
1	G1
2	G2
3	G3
4	G4
5	G5
6	G6
7	<b>G</b> 7
8	G8
9	G9
Α	G10
В	G11
С	G12(FP)
D	SP(SSP/USP)
Е	USP
F	PC

SPの意味はPフラグで変 化

IP命令のRd
意味
JZ
JC
JM
JO
JGT
JGE
JLE
JLT
JNZ
JNC
JNM
JNO
JHI
JLS
JMP

#### メモリマップ

	+0番地	+1番地	
0000h			
0002h			
0004h			
	RAMO	(56kB)	RAM
DFFEh			
E000h	予約		
•••	(アトリビュー	VRAM(2kB)	
EFFEh	<b>F</b> )		
F000h			
•••	IPL(4064B)		ROM
FFDEh	<del></del>		
FFE0h	·····	ner0	
FFE2h		ner1	
FFE4h	INT2		
FFE6h		Т3	
FFE8h		受信	
FFEAh	SIO	***************************************	II <del>III</del>
FFECh	PS2		割り込みベクタ
FFEEh		送信	<u>&amp;</u> ∑£
FFF0h	นร์	SD	5.
FFF2h		DC .	73
FFF4h	******************************	<b>)アドレス</b>	
FFF6h		・レス違反	
FFF8h	ゼロ除算		
FFFAh	特権違反		
FFFCh	未定義命令	詅(※1)	
FFFEh	SVC (	<b>※1</b> )	

※1:マイクロプログラムにより発生

TeCコンソー	ル操作ビット
A:BREAK-SW	G:DECA-SW
B:STEP-SW	H:WRITE-SW
C:RUN-SW	I:ENABLE
D:STOP-SW	J:RESET-SW
E:SETA-SW	K:LEFT-SW
F:INCA-SW	L:RIGHT-SW

# IOマップ

00h     Timer0(In:現在値/Out:周期)       02h     Timer0(In:フラグ/Out:コントロール       04h     Timer1(In:現在値/Out:周期)       06h     Timer1(In:フラグ/Out:コントロール       08h     00H       SIO-Data
04h     Timer1(In:現在値/Out:周期)       06h     Timer1(In:フラグ/Out:コントロール       08h     00H       SIO-Data
06h Timer1(In:フラグ/Out:コントロール 08h 00H SIO-Data
08h 00H SIO-Data
0Ah 00H SIO-Stat/Ctrl
0Ch 00H PS2-Data
0Eh 00H PS2-Stat/Ctrl
10h 00H uSD-Stat/Ctrl
12h 00H uSD-MemAddr
14h 00H uSD-BlkAddrH -
16h 00H uSD-BlkAddrL
18h   00H 拡張ポート(In/Out)   端
1Ah 00H ADC参照電圧(Out)
1Ch 00H 拡張ポートHi(Out)
1Eh 00H モード(In)
20h 00H ACD予約
28h 00H RN4020予約
30h 00H TeC(DLed)
32h 00H TeC(DSw)
34h 00H Tec(Fnc)
36h 00H TeC(Ctl)
38h 00H 00H H3
0#
F0h 00H b0=Enable MMU
F2h 00H 00H 54h ベースレジスタ(Out)/0000H(IN)
F6h リミットレジスタ(Out)/0000H(IN)
F8h データレジスタ(Out)/データSW(IN) ப
F8h   アーダレシスタ(OUI// アーヌSW(IN)
FCh 00H ロータリーSW(IN)
FEh 00H 機能レジスタ(IN)

※2:拡張ポートHi(M000 VVVV)

M(0:入力, 1:出力), VVVV(I7~I4に出力)

( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( )		
TeCコンソールI/Oアドレス		
	Read	Write
Dled (30h)	データランプ	空き
Dsw (32h)	00H	データスイッチ
Fnc (34h)	00H	ABCD EFGH
Ctl (36h)	RS	IJKL

R=Reset-SW(IN),S=SETA-SW(IN)