何もしない

Rd ← [EA]

Rd ← FLAG

[Dsp] ← EA

Rd - [FA]

 $Rd \leftarrow Rd + [EA]$ 

 $Rd \leftarrow Rd - [EA]$ 

Rd ← Rd and [EA]

Rd ← Rd or [EA]

Rd ← Rd xor [EA]

 $Rd \leftarrow Rd + [EA]*2$  $Rd \leftarrow Rd \times [EA]$ 

 $Rd \leftarrow Rd / [EA]$ 

 $Rd \leftarrow Rd \% [EA]$ 

 $Rd \leftarrow Rd << [EA]$ 

 $Rd \leftarrow Rd << [EA]$  $Rd \leftarrow Rd \gg [EA]$ 

 $Rd \leftarrow Rd >>> [EA]$ 

If (Z) PC ← EA

If (C) PC ← EA

If (S) PC ← EA

if (V) PC ← EA

 $(Rd+1,Rd) \leftarrow Rd \times [EA]$ 

 $Rd \leftarrow (Rd+1,Rd) / [EA],$ 

 $Rd+1 \leftarrow (Rd+1,Rd) \% [EA]$ 

If (not (Z or (S xor V))) PC ← EA

if (not (S xor V)) PC ← EA

If (Z or (S xor V)) PC ← EA

If (S xor V) PC ← EA

If (not Z) PC ← EA

If (not C) PC ← EA

If (not S) PC ← EA

If (not V) PC ← EA

If (Z or C) PC ← EA

 $\textbf{PC} \leftarrow \textbf{EA}$ 

Rd ← IO[EA]

 $IO[EA] \leftarrow Rd$ 

[--SP] ← Rd

 $Rd \leftarrow [SP++]$ 

 $PC \leftarrow [SP++]$ 

割込み許可

割込み禁止

CPU停止

解説

(D4を符号拡張した値×2 + FPレジスタの内容)番地(D4=Dsp4/2)

注1:MULL、DIVL命令ではRdは偶数番号のレジスタ

注2:D4はDsp4(4bitディスプレースメント)の1/2の値

注4:アドレッシングモードによりOPの値が変化する

Rxレジスタの内容番地(但し番地の内容は 8 bitデータ)

注3:I4はImm4 (4bit即値)のこと

システムコール

If (not (Z or C)) PC ← EA

 $[--SP] \leftarrow PC, PC \leftarrow EA$ 

 $FLAG \leftarrow [SP++], PC \leftarrow [SP++]$ 

フラク

×

説明

2019/9/5

注1

注1

注2

注3

命수

No Operation

Load

Load

Store

Add

Subtract

Compare

Logical And

Logical Xor

Add with Scale

Long

Logical Or

Multiply

Divide

Modulo

Multiply

Divide Long

Shift Left Arithmetic

Shift Right Arithmetic

Shift Left Logical

Shift Right Logical

Jump on Zero

Jump on Carry

Jump on Minus

Jump on Overflow

Jump on greater than

Jump on less or equal

Jump on less than

Jump on Non Zero

Jump on Non Carry

Jump on Non Minus

Jump on higher

Call subroutine

Push Register

Pop Register

Jump

Input

Output

lump on Non Overflow

lump on lower or same

**Return from Subroutine** 

アドレッシングモード

Direct

FP Rerative

Register 4bit Signed Immediate

Register Indirect

※FP相対で、Dsp4は-16~+14の偶数

Byte Register Indirect

Indexed

Immediate

Other

Return from Interrupt

Enable Interrupt

Disable Interrupt

Supervisor Call

Halt

Jump on greater or equal

٠_	^	_	^	·耒	
а	ι.	ОΠ	-	'ato	

ニーモニック 命令 オペラン

Rd,EA

Rd.EA

Rd,EA

Rd.FA

Rd.FA

Rd.EA

Rd,EA

Rd,EA

Rd,EA

ADDS Rd.EA

MOD Rd,EA

MULL Rd, EA

DIVL Rd,EA

SHLA Rd,EA

SHLL Rd,EA

SHRA Rd.EA

SHRL Rd,EA

EΑ

EΑ

EΑ

Rd.EA

Rd,EA

Rd

JΖ EΑ

JC FΑ

JM FΑ

IO FΑ

IGT FΑ

JGE

IJΕ

JLT EΑ

JNZ EΑ

INC FΑ

JNM EΑ

JNO EΑ

JHI EΑ

JLS

IMP EΑ

IN

OUT

POP

RFT

RETI

ΕI

DΙ

アドレッシングモード(上の表中EAの詳細)に付いて

svc

HALT

略記

Drct

Imm

Reg

Indr

PUSH Rd

CALL EΑ

Rd,FLAG

NO

LD

LD

ST

ADD

SUB

CMP

AND

XOR

MUI Rd.EA

DIV

OR

オペコート

OP Rd Rx

00h 0h 0h

08h Rd EA

14h Rd 0h

10h Rd EA

18h Rd EA

20h Rd EA

28h Rd FA

30h Rd EA

38h Rd FA

40h Rd EA

48h Rd EA

50h Rd EA

58h Rd EA

60h Rd FA

680h Rd EA

70h Rd EA

80h Rd EA

88h Rd EA

90h Rd EA

98h Rd EA

A0h 0h EA

A0h 1h EA

A0h 2h EA

A0h 3h FA

A0h 4h EA

A0h 5h EA

A0h 6h FA

A0h 7h EA

A0h 8h EA

A0h 9h EA

A0h Ah EA

A0h Bh EA

A0h Ch EA

A0h Eh EA

A0h Fh EA

A8h 0h EA

B0h Rd EA

B8h Rd EA

C0h Rd 0h

C4h Rd 0h

D0h 0h 0h

D4h 0h 0h

E0h 0h 0h

E4h 0h 0h

F0h 0h 0h

FFh 0h 0h

ニーモニック

(EA部分の標記方法)

OP Rd<u>,Dsp</u>

Index OP Rd, Dsp, Rx

FP Rlt OP Rd, Dsp4, FP

OP Rd,<u>Rs</u>

OP Rd<u>.0.Rx</u>

※アセンブリ言語でDspとDsp4、ImmとImm4の標記は同じ(値によりアセンブラが自動判定)。

Imm4 OP Rd,<u>#Imm4</u>

B Indr OP Rd,@Rx

OP

OP Rd

OP Rd,#Imm

アドレッシングモード

Imm

--

5

5

5

----

--

--------

--------

----

--------5 ----×

FP RI

6

7

7 5 4 6

7

73 71

----

\_\_ \_\_ \_\_ 4/5 \_\_ \_\_

------

----

Index

7

7

Drct

7 7 5 7

----------------4

6 6

7

7 7 5 7 5 4 6 6

7 7

7 7 5 7 5

7

7 7 5 7 5 4 6 6 \_\_

8 8 6 8 6 5 7 7

57 57 55 57 55 54 56 56 --

73 73 71 73 71 70 72 72 --

73 73 71

57 57 55 57 55 54 56 56

73 73 71 73 71 70 72 72 \_\_

8+n 8+n 6+n 8+n 6+n 5+n 7+n 7+n

8+n 8+n6+n 8+n

8+n 8+n 6+n 8+n 6+n 5+n 7+n 7+n

8+n 8+n 6+n 8+n

4/5 4/5

4/5 4/5

4/5

4/5 4/5

4/5 4/5

4/5 4/5 ------

4/5

4/5 4/5

4/5 4/5

4/5 4/5

4/5 4/5 --------4/5 ----

4/5 4/5

4/5 4/5 ----

4/5 4/5

5

6 6 ----

7 ----

6 \_\_ \_\_ \_\_ \_\_ \_\_ 5 5 \_\_ ×

----------------6 ×

----

----\_\_ ------\_\_ \_\_ 9 ×

------------

--\_\_ \_\_ \_\_ \_\_

---

命令フォ

OP+0 Rd0h

OP+1 RdRx

OP+2 Rd0h

OP+3 RdD4

OP+4 RdRs

OP+5 RdI4

OP+6 RdRx

OP+7 RdRx

OP Rd0h

OP 0h0h 注4

第1ワード 第2ワード

ーマット

Dsp

Dsp

Imm

--

.....

4/5

4/5

5

(数値はステート数)

Indr

5 5

6 6 --

B Indr Othi 変化

> 6 --

7+n

7+n

----×

--

----×

7+n

4/5

4/5

4/5

4/5

4/5

4/5

4/5

4/5

4/5

4/5

6 6 \_\_

\_\_

\_\_

略記

[Dsp]

[Dsp+Rx]

Imm

[Dsp4+FP]

Rs

Imm4

[Rx]

[Rx]

--

--4/5

--

--6 3 ×

--×

--

--

--

--×

--

--

--×

--

5

5

12

5 X

--6 ×

--5 ×

\_\_

Immそのもの

なし

Rsレジスタの内容

Rxレジスタの内容番地

I4を符号拡張した値そのもの

×

×

×

×

×

スρμ 哲地 (Dsp+Rxレジスタの内容) 番地

EA(実効アドレス)の決め方

lmm4

4 6 6

4

70 72 72

Reg

4

----


5 4 6 6

5 4 6 6

6+n 5+n 7+n

6+n 5+n

----4/5 ----×



イミディニ	エイト(*2	2)							バイト・	レジスタ・	インダ
0	Р	Rd	0H		In	nm		]	0	Р	Ro
FP相対(*		I	Ī	T.					レジスタ	` '	ı
0	P	Rd	Dsp4	<u> </u>					0	Р	Ro
レジスタ		· ·	Г	ī						ドなし(*9	))
0	P	Rd	Rs	<u> </u>					0	Р	
ОР		Г								Ī	
				,	OP下位	23ビット		,			
		0	1	2	3	4	5	6	7		値
	00000	NO(*9)									0
	00001	LD(*0)	LD(*1)	LD(*2)	LD(*3)	LD(*4)	LD(*5)	LD(*6)	LD(*7)		1
	00010	ST(*0)	ST(*1)		ST(*3)	LD(*8)※1		ST(*6)	ST(*7)		2
	00011	ADD(*0)	ADD(*1)	ADD(*2)	ADD(*3)	ADD(*4)	ADD(*5)	ADD(*6)	ADD(*7)		3
	00100	SUB(*0)	SUB(*1)	SUB(*2)	SUB(*3)	SUB(*4)	SUB(*5)	SUB(*6)	SUB(*7)		4

CMP(\*0)

AND(\*0)

OR(\*0)

XOR(\*0)

ADDS(\*0)

MUL(\*0)

DIV(\*0)

MOD(\*0)

MULL(\*0)

DIVL(\*0)

SHLA(\*0)

SHLL(\*0)

SHRA(\*0)

SHRL(\*0)

JMP(\*0)

CALL(\*0)

IN(\*0)

OUT(\*0)

PUSH(\*8)

RET(\*9)

EI(\*9)

SVC(\*9)

特権命令

**JGE** 

JNC

00101

00110

00111

01000

01001

01010

01011

01100

01101

01110

01111

10000

10001

10010

10011

10100

10101

10110

10111

11000

11001

11010

11011

11100

11101

11110

11111

JGT

JHI

符号あり

符号無し

OP上位5ビット

CMP(\*1)

AND(\*1)

OR(\*1)

XOR(\*1)

ADDS(\*1)

MUL(\*1)

DIV(\*1)

MOD(\*1)

MULL(\*1)

DIVL(\*1)

SHLA(\*1)

SHLL(\*1)

SHRA(\*1)

SHRL(\*1)

JMP(\*1)

CALL(\*1)

CMP(\*2)

AND(\*2)

OR(\*2)

XOR(\*2)

ADDS(\*2)

MUL(\*2)

DIV(\*2)

MOD(\*2)

MULL(\*2)

DIVL(\*2)

SHLA(\*2)

SHLL(\*2)

SHRA(\*2)

SHRL(\*2)

CMP(\*3)

AND(\*3)

OR(\*3)

XOR(\*3)

ADDS(\*3)

MUL(\*3)

DIV(\*3)

MOD(\*3)

MULL(\*3)

DIVL(\*3)

SHLA(\*3)

SHLL(\*3)

SHRA(\*3)

SHRL(\*3)

<=

JLE

JLS

JNZ

JNZ

JΖ

JΖ

CMP(\*4)

AND(\*4)

OR(\*4)

XOR(\*4)

ADDS(\*4)

MUL(\*4)

DIV(\*4)

MOD(\*4)

MULL(\*4)

DIVL(\*4)

SHI A(\*4)

SHLL(\*4)

SHRA(\*4)

SHRL(\*4)

POP(\*8)

RETI(\*9)

DI(\*9)

JLT

JC

CMP(\*5)

AND(\*5)

OR(\*5)

XOR(\*5)

ADDS(\*5)

MUL(\*5)

DIV(\*5)

MOD(\*5)

MULL(\*5)

DIVL(\*5)

SHLA(\*5)

SHLL(\*5)

SHRA(\*5)

SHRL(\*5)

CMP(\*6)

AND(\*6)

OR(\*6)

XOR(\*6)

ADDS(\*6)

MUL(\*6)

DIV(\*6)

MOD(\*6)

MULL(\*6)

DIVL(\*6)

SHLA(\*6)

SHLL(\*6)

SHRA(\*6)

SHRL(\*6)

JMP(\*6)

CALL(\*6)

IN(\*6)

OUT(\*6)

※1:フラグからレジスタへの転送命令

FLAGのビット割り

(0000000EP00VCSZ)

MUL(\*7)

DIV(\*7)

MOD(\*7)

MULL(\*7)

DIVL(\*7)

SHLA(\*7)

SHLL(\*7)

SHRA(\*7)

SHRL(\*7)

IN(\*7)

OUT(\*7)

HALT(\*9)

	R	d/Rs/Rx
7	値	意味
	0	G0
LD(*7)	1	G1
ST(*7)	2	G2
ADD(*7)	3	G3
SUB(*7)	4	G4
CMP(*7)	5	G5
AND(*7)	6	G6
OR(*7)	7	G7
XOR(*7)	8	G8
ADDS(*7)	9	G9

Α

В

С

Ε

F

値

0

1

2

3

4

5

6

7

8

9

Α

В

С

D

Ε

F

G10

G11

G12(FP)

SP(SSP/USP)

**USP** 

PC

意味

JΖ

JC

JM

JO

**JGT** JGE

JLE

JLT JNZ

JNC

JNM

JNO JHI

JLS

JMP

SPの意味はPフラグで変

化

JMP命令のRd

06h

08h

0Ah

0Ch

0Eh

10h

12h

14h

16h

18h

1Ah

1Ch

1Eh

20h

22h

24h

26h

28h

2Ah

2Ch

2Eh

30h

32h

34h

36h

38h

...

F0h

F2h

F4h F6h

F8h

FAh

**FCh** 

FEh

T=Transmitter Ready, R=Reciver Ready

E=INT\_ENA, I=INIT, R=READ, W=WRITE

I=IDLE, E=ERROR,C=Card Detection(Active=0)

I=Enable Interrupt, S=Start

I=Enable Interrupt, S=Start

Dled (30h)

(32h)

(34h)

(36h)

Dsw

Fnc

Ctl

セット直後はIPL(ROM

割り込みべク

RAM(56KiB)

RAM(8160B)

Timer0

Timer1

RN4020 受信

RN4020 送信

FT232RL 受信

FT232RL 送信

TeC 受信 TeC 送信

マイクロSD

PIO

不正(奇数)アドレス

メモリ保護違反 ゼロ除算(※1)

特権違反(※1)

未定義命令(※1)

SVC (※1)

ビット

TR00 0000

TR00 0000

1000 ··· 000S

1000 ··· 000S

E000 0IRW

IE00 000C

0000 0MMM

0000 FHCS

**000S SSSS** 

0000 FFFF

-ル操作ビット

I:ENABLE

G:DECA-SW

H:WRITE-SW

J:RESET-SW

L:RIGHT-SW

K:LEFT-SW

※1:マイクロプログラムにより発生

1/0ポート

\*-Ctrl(OUT)

\*-Stat(IN)

Timer0 コントール

Timer1 コントール

uSD-Ctrl

uSD-Stat

モード

ロータリーSW(IN)

機能レジスタ(IN)

TeCコンソ

RN4020-Cmd

A:BREAK-SW

B:STEP-SW

C:RUN-SW

D:STOP-SW

E:SETA-SW

F:INCA-SW

メモリマップ

+1番地		_

RAN

1 0 マ	ツフ
	+0番地
00h	Timer0(In:現在値/Ou

Timer1(In:現在値/Out:周期)

00H

意味

拡張ポートHi(M000 VVVV)

T=Enable Transmitter Interrupt, R=Enable Reciver Interrupt

MMM: 000=TeC,001=TaC,010=DEMO1,011=DEMO2,111=RN4020FactoryReset

0=G0,1=G1,···11=G11,12=FP,13=SP,14=PC,15=FLAG,16=MD,17=MA

0=ReadReg, 1=WriteReg, 13=ReadMem, 14=WriteMem

RN4020(F=Flow Control, H=Hw Pin, C=Cmd Pin, S=Sw Pin (初期值=0001))

Read

データランプ

00H

00H ---- --RS

TeCコンソールI/Oアドレス

R=Reset-SW(IN),S=SETA-SW(IN)

Timer1(In:フラグ/Out:コントロール)

uSD-MemAddr

uSD-BlkAddrH

uSD-BlkAddrL

 タイ
시

FT232RL

TeC

マイクロSD

入出力ポー

RN4020

TeCコンソール

空き

MMU

ロソソー

FT232RL-Data

FT232RL-Stat/Ctrl

TeC-Data

TeC-Stat/Ctrl

uSD-Stat/Ctrl

I/Oポート(In/Out)

ADC参照電圧(Out)

I/OポートHi(Out)

モード(In)

SPI-Data(In/Out)

SPI-Stat/Sclk

PIO-Mask

PIO-Xor

RN4020-Data

RN4020-Stat/Ctrl

RN4020-Cmd

RN4020-RAM

TeC(DLed)

TeC(DSw)

Tec(Fnc)

TeC(CtI)

00H

b0=IPL切離し

b0=Enable MMU

ロータリーSW(IN)

機能レジスタ(IN)

Write

空き

データスイッチ

**ABCD EFGH** 

I--- -JKL

ベースレジスタ(Out)/0000H(IN)

リミットレジスタ(Out)/0000H(IN)

アドレスレジスタ(IN)

M (0: 入力, 1: 出力), VVVV (I7~I4に出力) RN4020-RAM: リセットの影響を受けない8bitレジスタ

-タレジスタ(Out)/データSW(IN)

 タイ

2019/9/5

	+0番地	+1番地	<u> </u>		+0番地	+1番地	
000h			0	0h	Timer0(In:現在値/Οι	ıt:周期)	Ź
002h			Ō	2h	TimerO(In・フラグ/Ou	ナコントロール)	2

	+0番地	+1畨
0000h		

0004h

BFFEh

E000h

•••

**FFDEh** 

FFE0h

FFE2h

FFE4h

FFE6h

FFE8h

**FFEAh** 

**FFECh** 

**FFEEh** 

FFF0h

FFF2h

FFF4h

FFF6h

FFF8h

**FFFAh** 

**FFFCh** 

**FFFEh** 

02h

06h

11h

11h

1Fh

2Dh

FDh

FFh

I/Oポート詳細 番地