	ニーモニック	オペコート	1	マピ	1	ングモ	_ <b>L</b> ' (	粉估1+	ステー	L */r\		フラグ	2019/9/5	, 7
命令	命令 オペラント		Drct	Index	Imm	FP RIt	Reg	数順は lmm4	Indr	ト数) B Indr	Othr	変化	説明	
No Operation	m n カベノント NO	00h 0h 0h					rreg			B IIIui	3	X	何もしない	-
Load	LD Rd,EA	08h Rd EA	7	7	5	7	4	4	6	6		×	Rd ← [EA]	-
Load		14h Rd 0h									4	×	Rd ← FLAG	-
Store	ST Rd.EA	10h Rd EA	6	6		6			5	5		×	[Dsp] ← EA	-
Add	ADD Rd,EA	18h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd + [EA]	-
Subtract	SUB Rd,EA	20h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd - [EA]	-
Compare	CMP Rd,EA	28h Rd EA	7	7	5	7	5	4	6	6		0	Rd - [EA]	-
Logical And	AND Rd,EA	30h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd and [EA]	-
Logical Or	OR Rd,EA	38h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd or [EA]	4
Logical Xor	XOR Rd,EA	40h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd xor [EA]	-
Add with Scale	ADDS Rd,EA	48h Rd EA	8	8	6	8	6	5	7	7		0	Rd ← Rd + [EA]*2	-
Multiply	MUL Rd,EA	50h Rd EA	57	57	55	57	55	54	56	56		0	Rd ← Rd × [EA]	-
Divide	DIV Rd,EA	58h Rd EA	73	73	71	73	71	70	72	72		0	Rd ← Rd / [EA]	4
Modulo	MOD Rd,EA	60h Rd EA	73	73	71	73	71	70	72	72		0	Rd ← Rd % [EA]	4
	MULL Rd,EA	680h Rd EA	57	57	55	57	55	54	56	56		0	(Rd+1,Rd) ← Rd × [EA]	注 <sub>1</sub>
Multiply Long	WOLL RU,EA	DOUII KU EA	37	31	55	31	33	34	30	30		0	. ,	- <sup>/± 1</sup>
Divide Long	DIVL Rd,EA	70h Rd EA	73	73	71	73	71	70	72	72		0	Rd ← (Rd+1,Rd) / [EA], Rd+1 ← (Rd+1,Rd) % [EA]	注1
Shift Left Arithmetic	SHLA Rd.EA	80h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	·	-
	SHLL Rd.EA						_	_					$Rd \leftarrow Rd << [EA]$ $Rd \leftarrow Rd << [EA]$	-
Shift Left Logical		88h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n 7+n		0		-
Shift Right Arithmetic	SHRA Rd,EA	90h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n			0	Rd ← Rd >> [EA]	-
Shift Right Logical	SHRL Rd,EA	98h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	Rd ← Rd >>> [EA]	4
Jump on Zero	JZ EA	A0h 0h EA	4/5	4/5					4/5			×	If (Z) PC ← EA	4
Jump on Carry	JC EA	A0h 1h EA	4/5	4/5					4/5			×	If (C) PC ← EA	4
Jump on Minus	JM EA	A0h 2h EA	4/5	4/5					4/5			×	If (S) PC ← EA	4
Jump on Overflow	JO EA	A0h 3h EA	4/5	4/5					4/5			×	if (V) PC ← EA	-
Jump on greater than	JGT EA	A0h 4h EA	4/5	4/5					4/5			×	If (not (Z or (S xor V))) PC ← EA	4
Jump on greater or equal	JGE EA	A0h 5h EA	4/5	4/5					4/5			×	if (not (S xor V)) PC ← EA	4
Jump on less or equal	JLE EA	A0h 6h EA	4/5	4/5					4/5			×	If (Z or (S xor V)) PC ← EA	-
Jump on less than	JLT EA	A0h 7h EA	4/5	4/5					4/5			×	If (S xor V) PC ← EA	-
Jump on Non Zero	JNZ EA	A0h 8h EA	4/5	4/5					4/5			×	If (not Z) PC ← EA	-
Jump on Non Carry	JNC EA	A0h 9h EA	4/5	4/5					4/5			×	If (not C) PC ← EA	4
Jump on Non Minus	JNM EA	A0h Ah EA	4/5	4/5					4/5			×	If (not S) PC ← EA	4
Jump on Non Overflow	JNO EA	A0h Bh EA	4/5	4/5					4/5			×	If (not V) PC ← EA	4
Jump on higher	JHI EA	A0h Ch EA	4/5	4/5					4/5			×	If (not (Z or C)) PC ← EA	4
Jump on lower or same	JLS EA	A0h Eh EA	4/5	4/5					4/5			×	If (Z or C) PC ← EA	4
Jump	JMP EA	A0h Fh EA	5	5					5			×	PC ← EA	_
Call subroutine	CALL EA	A8h 0h EA	6	6					6			×	[SP] ← PC, PC ← EA	_
Input	IN Rd,EA	B0h Rd EA	7						6	6		×	Rd ← IO[EA]	_
Output	OUT Rd,EA	B8h Rd EA	6						5	5		×	IO[EA] ← Rd	_
Push Register	PUSH Rd	C0h Rd 0h									5	×	[SP] ← Rd	1
Pop Register	POP Rd	C4h Rd 0h									6	×	Rd ← [SP++]	1
Return from Subroutine	RET	D0h 0h 0h									6	×	PC ← [SP++]	1
Return from Interrupt	RETI	D4h 0h 0h									9	×	FLAG ← [SP++], PC ← [SP++]	1
Enable Interrupt	EI	E0h 0h 0h									5	×	割込み許可	_
Disable Interrupt	DI	E4h 0h 0h									5	×	割込み禁止	1
Supervisor Call	svc	F0h 0h 0h									12	×	システムコール	_
Halt	HALT	FFh 0h 0h									5	×	CPU停止	

## アドレッシングモード (上の表由FAの詳細) に付いて

アドレッシングモード(上の	クスキロ			,	1	TA (ctable on 10) and a Mary do	1
アドレッシングモード	略記	ニーモニック	命令フォーマット		EA(実効アドレス)の決め方		
)	МППГ	(EA部分の標記方法)	第1ワード	第2ワード	略記	解説	
Direct	Drct	OP Rd <u>,Dsp</u>	OP+0 Rd0h	Dsp	[Dsp]	Dsp番地	
Indexed	Index	OP Rd <u>,Dsp,Rx</u>	OP+1 RdRx	Dsp	[Dsp+Rx]	(Dsp+Rxレジスタの内容)番地	
Immediate	Imm	OP Rd <u>,#Imm</u>	OP+2 Rd0h	Imm	Imm	Immそのもの	]
FP Rerative	FP Rlt	OP Rd <u>,Dsp4.FP</u>	OP+3 RdD4		[Dsp4+FP]	(D4を符号拡張した値×2 + FPレジスタの内容)番地(D4=Dsp4/2)	注2
Register	Reg	OP Rd <u>,Rs</u>	OP+4 RdRs		Rs	Rsレジスタの内容	]
4bit Signed Immediate	Imm4	OP Rd <u>,#Imm4</u>	OP+5 RdI4		Imm4	I4を符号拡張した値そのもの	注3
Register Indirect	Indr	OP Rd <u>.0,Rx</u>	OP+6 RdRx		[Rx]	Rxレジスタの内容番地	
Byte Register Indirect	B Indr	OP Rd <u>,@Rx</u>	OP+7 RdRx		[Rx]	Rxレジスタの内容番地(但し番地の内容は 8 bitデータ)	
0.1	04	OP Rd	OP Rd0h		[	なし	
Other	Othr	OP	OP 0h0h			なし	Ĩ

注4

※アセンブリ言語でDsp と Dsp 4、 Imm と Imm 4の標記は同じ(値によりアセンブラが自動判定)。 ※FP相対で、Dsp4は-16~+14の偶数

注 1:MULL、DIVL命令ではRdは偶数番号のレジスタ

注2:D4はDsp4(4bitディスプレースメント)の1/2の値

注3:I4はImm4(4bit即値)のこと

注4:アドレッシングモードによりOPの値が変化する

データ形式 15 0 データ 16ビットデータ

7 0 8 ビットデータ (メモリ・I/Oでのみ使用)

アドレス 16ビットアドレス

メモリ空間	+0	+1
0000H		
0002H		
0004H		
FFFCH		
FFFEH		

I/O空間	+0	+1
00H	1	
02H	1	
04H	1	
••	•	
FCH		
FEH	1	

## レジスタ構成

	15	0
G0		
G1		
G2		
G3		
G4		
G5		
G6		
G7		
G8		
G9		
G10		
G11		
FP		
SP(SSP/USP)		
USP		
	CPUレジスタ	•

	レジ	スタの	意味		
CPU	G0-11 汎用レジスタ				
レジス	FP	フレー	ムポインタ		
タ	SSP	システム	スタックポインタ		
<b>×</b>	USP	ユーザス	タックポインタ		
	PC	プログ	ラムカウンタ		
		フラグ			
		E	割込み許可		
		Р	特権モード		
PSW	EL 4.0	I	I/O特権モード		
	FLAG	٧	オーバフロー		
		С	キャリー		
		S	符号		
		Z	ゼロ		
	15		0		
РС					
FLAG	0000	0000	EPI0 VCSZ		

PSW

ダイ	レク	<b>ト</b> (	<b>*</b> 0	1

* 1 * * 1 ( -/			
0 P	Rd	0H	Dsp

ショートイミディエイト(\*5) OP Rd Imm4

インデクスド(\*1)

0.0		_	D
01	Rd	Rx	Dsp

レジスタインダイレクト(\*6) OP Rd Rx

イミディエイト(\*2)

0 P	Rd	0H	lmm

バイト・レジスタインダイレクト(\*7) O P Rd Rx

FP相対(\*3)

0 P	Rd	Dsp4

レジスタ(\*8)

0 P	Rd	0H

レジスタレジスタ(\*4)

-	-	-		-	-	 `	-,	
			0	Р			Rd	Rs

オペランドなし(\*9)

OP	00H

OP

0 NO(*9) LD(*0) ST(*0) ADD(*0) SUB(*0)	1 LD(*1) ST(*1)	2 LD(*2)	3	4	5	6	7
LD(*0) ST(*0) ADD(*0) SUB(*0)		LD(*2)				Ū	,
ST(*0) ADD(*0) SUB(*0)		LD(*2)					
ADD(*0) SUB(*0)	ST(*1)		LD(*3)	LD(*4)	LD(*5)	LD(*6)	LD(*7)
SUB(*0)			ST(*3)	LD(*8)※ 1		ST(*6)	ST(*7)
	ADD(*1)	ADD(*2)	ADD(*3)	ADD(*4)	ADD(*5)	ADD(*6)	ADD(*7)
	SUB(*1)	SUB(*2)	SUB(*3)	SUB(*4)	SUB(*5)	SUB(*6)	SUB(*7)
CMP(*0)	CMP(*1)	CMP(*2)	CMP(*3)	CMP(*4)	CMP(*5)	CMP(*6)	CMP(*7
AND(*0)	AND(*1)	AND(*2)	AND(*3)	AND(*4)	AND(*5)	AND(*6)	AND(*7)
OR(*0)	OR(*1)	OR(*2)	OR(*3)	OR(*4)	OR(*5)	OR(*6)	OR(*7)
XOR(*0)	XOR(*1)	XOR(*2)	XOR(*3)	XOR(*4)	XOR(*5)	XOR(*6)	XOR(*7)
ADDS(*0)	ADDS(*1)	ADDS(*2)	ADDS(*3)	ADDS(*4)	ADDS(*5)	ADDS(*6)	ADDS(*7
MUL(*0)	MUL(*1)	MUL(*2)	MUL(*3)	MUL(*4)	MUL(*5)	MUL(*6)	MUL(*7)
DIV(*0)	DIV(*1)	DIV(*2)	DIV(*3)	DIV(*4)	DIV(*5)	DIV(*6)	DIV(*7)
MOD(*0)	MOD(*1)	MOD(*2)	MOD(*3)	MOD(*4)	MOD(*5)	MOD(*6)	MOD(*7
MULL(*0)	MULL(*1)	MULL(*2)	MULL(*3)	MULL(*4)	MULL(*5)	MULL(*6)	MULL(*7
DIVL(*0)	DIVL(*1)	DIVL(*2)	DIVL(*3)	DIVL(*4)	DIVL(*5)	DIVL(*6)	DIVL(*7
SHLA(*0)	SHLA(*1)	SHLA(*2)	SHLA(*3)	SHLA(*4)	SHLA(*5)	SHLA(*6)	SHLA(*7
SHLL(*0)	SHLL(*1)	SHLL(*2)	SHLL(*3)	SHLL(*4)	SHLL(*5)	SHLL(*6)	SHLL(*7
SHRA(*0)	SHRA(*1)	SHRA(*2)	SHRA(*3)	SHRA(*4)	SHRA(*5)	SHRA(*6)	SHRA(*7
SHRL(*0)	SHRL(*1)	SHRL(*2)	SHRL(*3)	SHRL(*4)	SHRL(*5)	SHRL(*6)	SHRL(*7
JMP(*0)	JMP(*1)					JMP(*6)	
CALL(*0)	CALL(*1)					CALL(*6)	
IN(*0)						IN(*6)	IN(*7)
OUT(*0)						OUT(*6)	OUT(*7)
PUSH(*8)				POP(*8)			
RET(*9)				RETI(*9)			
EI(*9)				DI(*9)			
SVC(*9)							
							HALT(*9
	SVC(*9)		SVC(*9)	SVC(*9)	SVC(*9)	SVC(*9)	SVC(*9)

<b>%1</b>	:	フラグからレジスタへの転送命令	
-----------	---	-----------------	--

	>	>=	=	!=	<=	<
符号あり	JGT	JGE	JZ	JNZ	JLE	JLT
符号無し	JHI	JNC	JZ	JNZ	JLS	JC

FLAGのビット割り (00000000EP00VCSZ)

F	Rd/Rs/Rx
値	意味
0	G0
1	G1
2	G2
3	G3
4	G4
5	G5
6	G6
7	G7
8	G8
9	G9
Α	G10
В	G11
С	G12(FP)
D	SP(SSP/USP)
Е	USP
F	PC

SPの意味はPフラグで変 化

JMP命令のRd				
意味				
JZ				
JC				
JM				
10				
JGT				
JGE				
JLE				
JLT				
JNZ				
JNC				
JNM				
JNO				
JHI				
JLS				
JMP				

IOマップ

メモリマ			
	+0番地 +1番地		1
0000h			
0002h			
0004h			
	RAM(56KiB)	RAM	
BFFEh			
E000h		П	
•••	RAM(8160B)	RAM	
FFDEh		<b>S</b>	
FFE0h	Timer0		
FFE2h	Timer1		
FFE4h	RN4020 受信		IJ
FFE6h	RN4020 送信		4
FFE8h	FT232RL 受信		7
FFEAh	FT232RL 送信	ᅖ	画
FFECh	TeC 受信	IJ IJ	後
FFEEh	TeC 送信	ζĶ	‡
FFF0h	マイクロSD	割り込みベク	リセット直後はIPL(ROM)
FFF2h	PIO	<b>%</b>	RC
FFF4h	・・・。 不正(奇数)アドレス	Ø	ĬŠ I
FFF6h	メモリ保護違反		
FFF8h	ゼロ除算(※1)		
FFFAh			
FFFCh	特権違反(※1) 未定義命令(※1)		
FFFEh	<b>SVC</b> (※1)		
	※1:マイクロプログラムにより発生		

※1:マイクロプログラムにより発生

1番地	104					
Timer0(in:フラグ/Out:コントロール)		+0番地				
Timer0(In:フラグ/Out:コントロール)   A   A   Dimer1(In:現在値/Out:周期)   Dimer1(In:フラグ/Out:コントロール)   Dimer1(In:フラグ/Out:Dimer1(In:Dimer1))   Dimer1(In:Dimer1)   Dimer1(	L			W		
Section	02h			7		
1   1   1   1   1   1   1   1   1   1	L			<u>ا</u>		
OCh	06h	Timer1(In:フラグ/O				
OCh	08h	00H		FT23		
10h 00H uSD-Stat/Ctrl uSD-MemAddr uSD-BlkAddrH uSD-BlkAddrH uSD-BlkAddrL 18h 00H I/Oポート(In/Out) 1Ah 00H ADC参照電圧(Out) 1Ch 00H I/OポートHi(Out) 1Ch 00H I/OポートHi(Out) 1Ch 00H SPI-Data(In/Out) 2Ch 00H SPI-Data(In/Out) 22h 00H SPI-Stat/Sclk 24h 00H PIO-Xor 28h 00H RN4020-Data 2Ah 00H RN4020-Data 2Ah 00H RN4020-Cmd 2Ch 00H RN4020-Cmd 2Ch 00H RN4020-Cmd 2Ch 00H RN4020-RAM 30h TeC(DLed) 32h 00H TeC(DLed) 32h 00H TeC(DLed) 32h 00H TeC(Ctl) 33h 00H TeC(Ctl) 38h 00H TeC(Ctl) 38h 00H DOH MRM 10H TeC(Ctl) 38h 00H DOH MRM 10H TeC(Ctl) 36h 00H TeC(Ctl) 38h 00H 00H 00H MRM 10H	0Ah	00H	FT232RL-Stat/Ctrl			
10h 00H uSD-Stat/Ctrl uSD-MemAddr uSD-BlkAddrH uSD-BlkAddrH uSD-BlkAddrL 18h 00H I/Oポート(In/Out) 1Ah 00H ADC参照電圧(Out) 1Ch 00H I/OポートHi(Out) 1Ch 00H I/OポートHi(Out) 1Ch 00H SPI-Data(In/Out) 2Ch 00H SPI-Data(In/Out) 22h 00H SPI-Stat/Sclk 24h 00H PIO-Xor 28h 00H RN4020-Data 2Ah 00H RN4020-Data 2Ah 00H RN4020-Cmd 2Ch 00H RN4020-Cmd 2Ch 00H RN4020-Cmd 2Ch 00H RN4020-RAM 30h TeC(DLed) 32h 00H TeC(DLed) 32h 00H TeC(DLed) 32h 00H TeC(Ctl) 33h 00H TeC(Ctl) 38h 00H TeC(Ctl) 38h 00H DOH MRM 10H TeC(Ctl) 38h 00H DOH MRM 10H TeC(Ctl) 36h 00H TeC(Ctl) 38h 00H 00H 00H MRM 10H	0Ch	L		Те		
12h	0Eh	00H		C		
18h		l		マ		
18h	12h			7		
18h	14h	uSD-BI	kAddrH	7 🗆		
TAh	16h	uSD-BI	kAddrL	SD		
1Ch	18h	00H				
22h   00H   SPI-Stat/ScIk   7	1Ah	00H	ADC参照電圧(Out)			
22h   00H   SPI-Stat/ScIk   7	1Ch	00H	I/OポートHi(Out)	}		
22h   00H   SPI-Stat/ScIk   7	1Eh	00H	モード(In)	t!		
24h   00H   PIO-Mask   PIO-Xor	20h	00H		<u>ት</u>		
26h   00H   PIO-Xor   28h   00H   RN4020-Data   2Ah   00H   RN4020-Stat/Ctrl   2Ch   00H   RN4020-Cmd   2Eh   00H   RN4020-RAM   30h   TeC(DLed)   32h   00H   TeC(DLed)   32h   00H   TeC(Fnc)   36h   00H   TeC(Ctl)   38h   00H   00H   10H   1	22h	00H	SPI-Stat/Sclk	7		
28h 00H RN4020-Data 2Ah 00H RN4020-Stat/Ctrl 2Ch 00H RN4020-Cmd 2Eh 00H RN4020-Cmd 30h TeC(DLed) 32h 00H TeC(DSw) 34h 00H TeC(Ctl) 36h 00H TeC(Ctl) 38h 00H 00H ゆのH いい	24h	00H	PIO-Mask			
2Ah	26h	00H	PIO-Xor			
30h	28h	00H	RN4020-Data	ZI.		
30h	2Ah	00H	RN4020-Stat/Ctrl	Ñ		
30h	2Ch	00H	RN4020-Cmd	02		
38h   00H   00H   日本	2Eh	00H	RN4020-RAM	0		
38h   00H   00H   日本			)	Te		
38h   00H   00H   日本		00H		CI V		
38h   00H   00H   日本	34h	00H		ソー		
III	36h	00H	TeC(CtI)	ıμ		
F0h 00H b0=IPL切離し F2h 00H b0=Enable MMU F4h ベースレジスタ(Out)/0000H(IN) F6h リミットレジスタ(Out)/0000H(IN) F8h データレジスタ(Out)/データSW(IN) FAh アドレスレジスタ(IN) FCh 00H ロータリーSW(IN)	38h	00H	00H			
F2h         00H         b0=Enable MMU         MU           F4h         ベースレジスタ(Out)/0000H(IN)         上           F6h         リミットレジスタ(Out)/0000H(IN)         上           F8h         データレジスタ(Out)/データSW(IN)         上           FAh         アドレスレジスタ(IN)         上           FCh         00H         ロータリーSW(IN)         上	•••	•	••	OH.		
F6h   リミットレジスタ(Out)/0000H(IN)   F8h   データレジスタ(Out)/データSW(IN)   以	F0h	00H	b0=IPL切離し			
F6h   リミットレジスタ(Out)/0000H(IN)   F8h   データレジスタ(Out)/データSW(IN)   以	F2h			M		
F8h   データレジスタ(Out)/データSW(IN)   以   FAh   アドレスレジスタ (IN)   ドCh   OOH   ロータリーSW(IN)	F4h	ベースレジスタ(	Out)/0000H(IN)	2		
FAh アドレスレジスタ(IN) FCh 00H ロータリーSW(IN)	F6h	F6h リミットレジスタ(Out)/0000H(IN)				
FAh     アドレスレジスタ (IN)     く       FCh     00H     ロータリーSW(IN)       FEh     00H     機能レジスタ(IN)	F8h	データレジスタ(Out)/データSW(IN)				
FCh         00H         ロータリーSW(IN)         1           FEh         00H         機能レジスタ(IN)         さ	FAh	アドレスレ		Š		
FEh 00H 機能レジスタ(IN) 🖯	1	00H	\	ì		
	FEh	00H	機能レジスタ(IN)	1		

拡張ポートHi(M000 VVVV)

M (0:入力, 1:出力), VVVV (I7~I4に出力) RN4020-RAM: リセットの影響を受けない8bitレジスタ

## 1/0ポート詳細

1/ 〇小一 下計和			MM4020-MAIMI. グピクトの影音を文がないのIIIレクスク
番地 I/Oポート		ビット	意味
*-Ctrl(OUT)		TR00 0000	T=Enable Transmitter Interrupt, R=Enable Reciver Interrupt
	*-Stat(IN)	TR00 0000	T=Transmitter Ready, R=Reciver Ready
02h	Timer0 コントール	1000 ··· 000S	I=Enable Interrupt, S=Start
06h	Timer1 コントール	1000 ··· 000S	I=Enable Interrupt, S=Start
11h	uSD-Ctrl	E000 0IRW	E=INT_ENA, I=INIT, R=READ, W=WRITE
11h	uSD-Stat	IE00 000C	I=IDLE, E=ERROR,C=Card Detection(Active=0)
1Fh	モード	0000 0MMM	MMM: 000=TeC,001=TaC,010=DEMO1,011=DEMO2,111=RN4020FactoryReset
2Dh	RN4020-Cmd	0000 FHCS	RN4020(F=Flow Control, H=Hw Pin, C=Cmd Pin, S=Sw Pin (初期值=0001))
FDh	ロータリーSW(IN)	000S SSSS	0=G0,1=G1,···11=G11,12=FP,13=SP,14=PC,15=FLAG,16=MD,17=MA
FFh	機能レジスタ(IN)	0000 FFFF	0=ReadReg, 1=WriteReg, 13=ReadMem, 14=WriteMem

TeCコンソール操作ビット				
A:BREAK-SW	G:DECA-SW			
B:STEP-SW	H:WRITE-SW			
C:RUN-SW	I:ENABLE			
D:STOP-SW	J:RESET-SW			
E:SETA-SW	K:LEFT-SW			
F:INCA-SW	L:RIGHT-SW			

TeCコンソールI/Oアドレス						
	Read	Write				
Dled (30h)	データランプ	空き				
Dsw (32h)	00H	データスイッチ				
Fnc (34h)	00H	ABCD EFGH				
Ctl (36h)	RS	IJKL				

R=Reset-SW(IN),S=SETA-SW(IN)