## レビュー会

## 1. 目的

データパスの設計を確認し、問題点が存在しないか確認する。問題点が訂正された後に、次の工程に進む。「後工程で問題が発見され手戻りが発生することを防ぐ」 ことを目的とする。設計のリファインはあくまでも「おまけ」とする。

## 2. 方法

- (1) 役割分担
  - a. 司会 (重村)
  - b. 資料作成者 (レビューを受ける班)
  - c. レビュアー (その他の班)
- (2) チェックするポイント
  - a. 組合せ回路と順序回路は区別できている。

c. メモリとのインタフェースが適切である。

(順序回路にクロック入力があることが分かる目印などを付ける)

- b. 命令セットアーキテクチャに必要な全てのレジスタとフラグが存在する。
  - (G0, G1, G2, SP, PC, C, S, Z)
- (アドレス、データ(、制御)) バス
- (プロセン、プラン、「町岬のラン
- d. 命令フェッチが可能である。
  - (1バイト命令、2バイト命令、PCの更新、フェッチした命令の置き場所)
- e. JMP/CALL/RET 命令の実行が可能である。
  - (JMP、CALL にもアドレッシングモードがあるので要注意)
  - (SP の操作に関しては j が担当する。)
- f. LD 命令、計算命令(ADD ~ XOR)の実行が可能である。
  - (SP のことを忘れていないか?)
- g. 全アドレッシングモードで e.f. が可能である。
- h. ST 命令の実行が可能である。
  - (アドレッシングモードがあるのでその点にも注意)
  - (アドレスとデータが同時に指定できる必要がある)
  - (SP のことを忘れていないか?)
- i. シフト命令(特殊な演算命令)の実行が可能である。

- i. PUSH/POP 命令の実行が可能である。
- k. 組み合わせ回路だけからなるループが存在しない。
- 1. 長い組合せ回路のパスが存在しない。

ALU をデータ・アドレス兼用にした場合のアドレスデータは、以下のパスを通過する。ここまでで10ns 以内に収まりそうか?

(IR または ステート)→制御回路→読み出しレジスタ変更→ALU→メモリ

レビュアー1: a, b, c, k, l (全体概要)

レビュアー2:d,e,g (命令フェッチ, PC 周辺)

PC++,

【PC→メモリアドレス、メモリデータ→命令第2バイト】.

実効アドレス→PC (JMP, CALL),

レビュアー3:f,g,i (LD 命令, 計算命令 (ADD, SUB,...), ALU 周辺)実効アドレスの計算(全アドレッシングモード),

【実効アドレス $\rightarrow$ メモリアドレス、メモリ $\rightarrow$ GR】(LD)、

【実効アドレス→メモリアドレス、メモリデータ→ALU】(計算)、

GR→ALU, ALU→GR, ALU の機能 (シフトなど) SP 注意

レビュアー4:h,j (ST 命令, スタック操作)

SP++, SP--,

【実効アドレス $\rightarrow$ メモリアドレス,  $GR \rightarrow$ メモリデータ】(ST),

【SP→メモリアドレス,メモリデータ→GR】(POP),SP注意

## (3) 手順

- a. 資料の配布、資料の特徴、資料を読むための注意事項説明 (ディスプレイ上で説明)
- b. レビューアが担当の観点 (チェックポイント) から資料を確認
- c. 資料作成者への質問 (問題点の指摘、反論)
- d. 修正が必要な点の確定

IJĿ