VHDL による実装

- 1. VDI の利用準備
 - 1) 資料「0020_徳山高専仮想デスクトップ…」を読み、VDIの概要を理解する.
 - 2) VDI クライアントのインストールと接続
 - ▶ 自身のデバイスが Windows の場合 資料「0050 徳山工業高等専門学校…」に従う。
 - ▶ 自身のデバイスが Mac の場合 資料「0030_HorizonClient のインストール…」に従う。(インストール) 資料「0040_HorizonClient 実行 (Mac).pdf」に従う。(接続方法)
- 2. ISE の操作方法

資料「0060_仮想 PC 上での Xilinx ISE…」に従う.

なお、資料通りに操作すると本実験で用いる「設計データ雛形」の準備も完了する.

- 3. 設計データ雛形
 - ・ GitHub(https://github.com/tctsigemura/TeC7CE)の READ.md をよく読む.
 - ▶注意に書いてある以外の警告は無視しないで原因を追求する.
 - ▶ VhdlExample に実装例(ある意味解答?)がある.

VHDL の書き方の参考にして欲しい.

- ◆ Cpu.vhd と Sequencer.vhd の2つのファイルに実装してある.
- ◆ Cpu.vhd はデータパス設計で作成した図を VHDL で記述したもの.
- ◆ Sequencer.vhd はステートマシン設計で作成した状態遷移図を VHDL で記述したもの.
- ➤ TeC7CE のブロック図

配布した雛形データの全体像をブロック図で表現したものである.

- ◆ ブロック図中のブロックや信号線は TeC トップレベル(TeC.vhd)で実際に 使用されている名前で記載されている. TeC.vhd とブロック図を見比べて 確認して欲しい. (VHDLの復習にもなる)
- ◆ DCM(Dcm.vhd)は TeC7 ボード上のクロック IC が発生する 9.8304MHz の クロック信号から, 今回実装する高速な TeC 用の 49.1520MHz を生成する. (本物の低速な TeC では、DCM で 2.4576MHz を作っている.)
- ◆ Console(Console.vhd)は TeC7 ボード上のスイッチ, ランプとスピーカに接続され本物の TeC のコンソールと同様な機能を提供する. CPU のリセット・停止/実行, CPU のレジスタやメモリの読み書きができる. リセット

信号は RESET スイッチが押された時の他に電源投入時にも出力される.

- ◆ RAM(Ram.vhd)はコンソール用と CPU 用の二組のアドレス・データ・書き 込み制御線を持つデュアルポート RAM である. 動作タイミングは第2回の 資料に掲載した通りである.
- ◆ CPU(Cpu.vhd)は途中まで実装した TeC-CPU である. コンソールの機能を 確認できる最低限の記述がしてある. CPU は機械語命令の第1バイトをフェッチした時に Li 信号を出力しなければならない (IR の Ld 信号を Li に接続すれば良い). STEP(または BREAK)モードで実行する際, Console は Li 信号を目印に命令が実行されたことを認識し停止状態になる.

4. VHDL の復習

本実験は「設計してから実装する」重要性を理解することを目的としている。VHDLの記述方法をおぼえることは目的ではない。自分の設計で必要な部品の記述方法は、配布したサンプルを大いに参考にすれば良い。但し、サンプルと必要以上に似せる必要はない。例えば、Sequencer.vhdでは、状態番号を一旦デコードした(53 行の DecSt)上で使用しているが、状態番号を直接使用(例えば73 行の DecSt(0)='1'を Stat="000")しても何も悪くない、メリットが理解できない記述は自分なりの記述に直せばよい。

(ア)トランジスタ技術 SPECIAL for フレッシャーズ ロジック回路設計はじめの一歩

第2章 回路設計手法の変化と HDL

第3章 VHDLの基礎

第4章 VHDLによる組み合わせ論理回路の記述

4-3 エンコーダ

4-4 \vec{r} \vec{r}

第5章 VHDLによる順序回路の記述 (P.73~79)

第7章

7-2 ラッチの生成回避 ($\underline{\mathbf{e}}$ 要!! よく理解すること)

(イ)配布物のソースコード(自分の設計を実装するときに参考にすれば良い)

マルチプレクサ VhdlExample/Cpu.vhd 129-130, 134, 184-185, 187

♦ ALU VhdlExample/Cpu.vhd 136-146

◆ コンパレータ VhdlExample/Cpu.vhd 148 (計算結果と 0 を比較)

◆ レジスタファイル VhdlExample/Cpu.vhd 189-218

◆ ステートマシン VhdlExample/Sequencer.vhd 94-101

以上