														_
命令	ニーモニック	オペコート			レッシ						1	フラグ	説明	
	命令 オペランド	OP Rd Rx	Drct	Index	Imm	FP Rlt	Reg	Imm4	Indr B	B Indr	Othr	変化		
No Operation	NO	00h 0h 0h									3	×	何もしない	_
Load	LD Rd,EA	08h Rd EA	7	7	5	7	4	4	6	6		×	Rd ← [EA]	_
Load		14h Rd 0h									4	×	Rd ← FLAG	_
Store	ST Rd,EA	10h Rd EA	6	6		6			5	5			$[Dsp] \leftarrow EA$	_
Add	ADD Rd,EA	18h Rd EA	7	7	5	7	5	4	6	6		0	$Rd \leftarrow Rd + [EA]$	_
Subtract	SUB Rd,EA	20h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd - [EA]	_
Compare	CMP Rd,EA	28h Rd EA	7	7	5	7	5	4	6	6		0	Rd - [EA]	_
Logical And	AND Rd,EA	30h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd and [EA]	
Logical Or	OR Rd,EA	38h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd or [EA]	
Logical Xor	XOR Rd,EA	40h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd xor [EA]	
Add with Scale	ADDS Rd,EA	48h Rd EA	8	8	6	8	6	5	7	7		0	$Rd \leftarrow Rd + [EA]^2$	
Multiply	MUL Rd,EA	50h Rd EA	57	57	55	57	55	54	56	56		0	$Rd \leftarrow Rd \times [EA]$	
Divide	DIV Rd,EA	58h Rd EA	73	73	71	73	71	70	72	72		0	$Rd \leftarrow Rd / [EA]$	
Modulo	MOD Rd,EA	60h Rd EA	73	73	71	73	71	70	72	72		0	Rd ← Rd % [EA]	
Multiply Long	MULL Rd,EA	680h Rd EA	57	57	55	57	55	54	56	56		0	$(Rd+1,Rd) \leftarrow Rd \times [EA]$	注1
Divide Long	DIVL Rd,EA	70h Rd EA	73	73	71	73	71	70	72	72	- 1	0	$Rd \leftarrow (Rd+1,Rd) / [EA],$ $Rd+1 \leftarrow (Rd+1,Rd) \% [EA]$	注1
Shift Left Arithmetic	SHLA Rd,EA	80h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	$Rd \leftarrow Rd \ll [EA]$	-
Shift Left Logical	SHLL Rd,EA	88h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	$Rd \leftarrow Rd \ll [EA]$	-
Shift Right Arithmetic	SHRA Rd,EA	90h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	$Rd \leftarrow Rd \gg [EA]$	-
Shift Right Logical	SHRL Rd,EA	98h Rd EA		8+n	1	8+n	6+n	5+n		7+n			$Rd \leftarrow Rd \gg [EA]$ $Rd \leftarrow Rd \gg [EA]$	-
Jump on Zero	JZ EA	A0h 0h EA	8+n 4/5	4/5	6+n	0+11	0+11	3+II	7+n 4/5	7+11			If (Z) PC ← EA	-
Jump on Carry	JC EA		4/5	4/5					4/5			×	If (C) PC ← EA	-
Jump on Carry Jump on Minus	JM EA	A0h 1h EA A0h 2h EA	4/5	4/5					4/5			×	If (S) $PC \leftarrow EA$	-
Jump on Overflow	JO EA	A0h 3h EA	4/5	4/5					4/5				if (V) $PC \leftarrow EA$	-
Jump on greater than	JGT EA	A0h 4h EA	4/5	4/5					4/5				If (v) $PC \leftarrow EA$ If (not (Z or (S xor V))) $PC \leftarrow EA$	-
Jump on greater than Jump on greater or equal	JGE EA	A0h 5h EA	4/5	4/5					4/5				if (not (S xor V)) $PC \leftarrow EA$	-
	JLE EA		4/5	4/5					4/5				1 1	-
Jump on less or equal		A0h 6h EA											If $(Z \text{ or } (S \text{ xor } V)) \text{ PC} \leftarrow EA$	-
Jump on less than	JLT EA	A0h 7h EA	4/5	4/5					4/5				If $(S \times V) PC \leftarrow EA$	-
Jump on Non Zero	JNZ EA JNC EA	A0h 8h EA	4/5	4/5					4/5			×	If (not Z) $PC \leftarrow EA$ If (not C) $PC \leftarrow EA$	-
Jump on Non Carry		A0h 9h EA	4/5	4/5					4/5				· · · · · · · · · · · · · · · · · · ·	-
Jump on Non Minus	JNM EA	A0h Ah EA	4/5	4/5					4/5			×	If (not S) $PC \leftarrow EA$	-
Jump on Non Overflow	JNO EA	A0h Bh EA	4/5	4/5					4/5			×	If (not V) $PC \leftarrow EA$	-
Jump on higher	JHI EA	A0h Ch EA	4/5	4/5					4/5				If (not (Z or C)) $PC \leftarrow EA$	-
Jump on lower or same	JLS EA	A0h Eh EA	4/5	4/5					4/5			×	If $(Z \text{ or } C) PC \leftarrow EA$	_
Jump	JMP EA	A0h Fh EA	5	5					5			×	PC ← EA	_
Call subroutine	CALL EA	A8h 0h EA	6	6					6			×	[SP] ← PC, PC ← EA	4
Input	IN Rd,EA	B0h Rd EA	7						6	6		×	Rd ← IO[EA]	_
Output	OUT Rd,EA	B8h Rd EA	6						5	5		×	IO[EA] ← Rd	_
Push Register	PUSH Rd	C0h Rd 0h									5	×	[SP] ← Rd	_
Pop Register	POP Rd	C4h Rd 0h									6	×	$Rd \leftarrow [SP++]$	_
Return from Subroutine	RET	D0h 0h 0h									6	×	$PC \leftarrow [SP++]$	4
Return from Interrupt	RETI	D4h 0h 0h									9	×	$FLAG \leftarrow [SP++], PC \leftarrow [SP++]$	4
Enable Interrupt	EI	E0h 0h 0h									5	×	割込み許可	4
Disable Interrupt	DI	E4h 0h 0h									5	×	割込み禁止	4
Supervisor Call	SVC	F0h 0h 0h									12	×	システムコール	4
Halt	HALT	FFh 0h 0h									5	×	CPU停止	╝

アドレッシングモード (上の表中EAの詳細) に付いて

アドレッシングモード	m& ⇒¬	ニーモニック	命令フォ	ーマット	EA(実効アドレス)の決め方			
	略記	(EA部分の標記方法)	第1ワード	第2ワード	略記	解説		
Direct	Drct	OP Rd <u>,Dsp</u>	OP+0 Rd0h	Dsp	[Dsp]	Dsp番地		
Indexed	Index	OP Rd <u>,Dsp,Rx</u>	OP+1 RdRx	Dsp	[Dsp+Rx]	(Dsp+Rxレジスタの内容)番地]	
Immediate	Imm	OP Rd <u>,#Imm</u>	OP+2 Rd0h	Imm	Imm	Immそのもの]	
FP Rerative	FP Rlt	OP Rd <u>,Dsp4,FP</u>	OP+3 RdD4		[Dsp4+FP]	(D4を符号拡張した値×2 + FPレジスタの内容)番地(D4=Dsp4/2)	注:	
Register	Reg	OP Rd <u>,Rs</u>	OP+4 RdRs		Rs	Rsレジスタの内容		
4bit Signed Immediate	Imm4	OP Rd <u>,#Imm4</u>	OP+5 RdI4		Imm4	I4を符号拡張した値そのもの	注:	
Register Indirect	Indr	OP Rd <u>.0.Rx</u>	OP+6 RdRx		[Rx]	Rxレジスタの内容番地		
Byte Register Indirect	B Indr	OP Rd <u>,@Rx</u>	OP+7 RdRx		[Rx]	Rxレジスタの内容番地(但し番地の内容は 8 bitデータ)		
Other		OP Rd	OP Rd0h]	なし	1	
	Othr	OP	OP 0h0h		Ī	なし	Ĭ	

注4

※アセンブリ言語でDspとDsp4、ImmとImm4の標記は同じ(値によりアセンブラが自動判定)。 ※FP相対で、Dsp4は-16~+14の偶数

注1:MUL、DIV命令ではRdは偶数番号のレジスタ

注2:D4はDsp4(4bitディスプレースメント)の1/2の値

注3:I4はImm4(4bit即値)のこと

注4:アドレッシングモードによりOPの値が変化する