2019/02/10

	ニーモニック	オペコート		アドリ	رې در ر	ングモ	- ド (数値/+	ステー	・ト数)		フラグ	2019/02/10	7
命令	命令 オペラント		Drct	Index		FP RI		Imm4		B Indi	Othr	変化	説明	
No Operation	NO	00h 0h 0h									3	×	何もしない	†
Load	LD Rd,EA	08h Rd EA	7	7	5	7	4	4	6	6		×	Rd ← [EA]	†
Load	· · · · · · · · · · · · · · · · · · ·	10h Rd 0h					4					×	Rd ← FLAG	注0
Store	ST Rd,EA	10h Rd EA	6	6		6			5	5		×	[Dsp] ← EA	†″-
Add	ADD Rd.EA	18h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd + [EA]	†
Subtract	SUB Rd.EA	20h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd - [EA]	+
Compare	CMP Rd,EA	28h Rd EA	7	7	5	7	5	4	6	6		0	Rd - [EA]	†
Logical And	AND Rd,EA	30h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd and [EA]	†
Logical Or	OR Rd.EA	38h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd or [EA]	ŧ
Logical Xor	XOR Rd,EA	40h Rd EA	7	7	5	7	5	4	6	6		0	Rd ← Rd xor [EA]	†
Add with Scale	ADDS Rd,EA	48h Rd EA	8	8	6	8	6	5	7	7		0	Rd ← Rd + [EA]*2	-
Multiply	MUL Rd,EA	50h Rd EA	57	57	55	57	55	54	56	56		0	Rd ← Rd × [EA]	-
Divide	DIV Rd,EA	58h Rd EA	73	73	71	73	71	70	72	72		0	Rd ← Rd / [EA]	1
Modulo	MOD Rd,EA	60h Rd EA	73	73	71	73	71	70	72	72		0	Rd ← Rd % [EA]	1
Multiply Long	MULL Rd,EA	680h Rd EA	57	57	55	57	55	54	56	56		0	(Rd+1,Rd) ← Rd × [EA]	注1
manapiy Long	WOLL HU,LY	occii ita Eri				-		-					Rd ← (Rd+1,Rd) / [EA],	
Divide Long	DIVL Rd,EA	70h Rd EA	73	73	71	73	71	70	72	72		0	Rd+1 ← (Rd+1,Rd) % [EA]	注1
Shift Left Arithmetic	SHLA Rd,EA	80h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+n		0	Rd ← Rd << [EA]	1
Shift Left Logical	SHLL Rd,EA	88h Rd EA	8+n	8+n	0+n	8+n	0+n	5+n	7+n	7+n		0	Rd ← Rd << [EA]	+
Shift Right Arithmetic	SHRA Rd,EA	90h Rd EA	8+n	8+n	6+n	8+n	6+n	5+n	7+n	7+11 7+n		0	$Rd \leftarrow Rd << [EA]$ $Rd \leftarrow Rd >> [EA]$	┧
Shift Right Logical	SHRL Rd,EA	98h Rd EA	8+n	8+n	0+11 6+n	8+n	6+n	5+n	7+n	7+11 7+n		0	$Rd \leftarrow Rd \gg [EA]$ $Rd \leftarrow Rd \gg [EA]$	┧
Jump on Zero	JZ EA	A0h 0h EA	4/5	4/5	0+N	0+II	0+II	5+n	7+n 4/5	/+n		×	If (Z) PC ← EA	┧
	JC EA	A0h 1h EA	4/5	4/5					4/5			×	If (C) PC ← EA	4
Jump on Carry	JM EA	A0h 2h EA	4/5	4/5					4/5			×	If (S) PC ← EA	4
Jump on Minus	JO EA	A0h 3h EA	4/5	4/5					4/5			×	if (V) PC ← EA	4
Jump on Overflow	JGT EA	A0h 4h EA	4/5	4/5					4/5			×	If (not (Z or (S xor V))) PC ← EA	4
Jump on greater than	JGE EA	A0h 5h EA	4/5	4/5					4/5				if (not (S xor V))) PC ← EA	4
Jump on greater or equal	JLE EA	A0h 6h EA	4/5	4/5					4/5			×	If (Z or (S xor V)) PC ← EA	4
Jump on less or equal		ļ	<u> </u>										` ' '/	4
Jump on less than	JLT EA JNZ EA	A0h 7h EA	4/5 4/5	4/5 4/5					4/5 4/5			×	If (S xor V) PC ← EA If (not Z) PC ← EA	4
Jump on Non Zero	JNC EA	A0h 8h EA	4/5	4/5					4/5			×		+
Jump on Non Carry		A0h 9h EA A0h Ah EA	4/5	4/5		1			4/5			×	If (not C) PC ← EA If (not S) PC ← EA	4
Jump on Non Minus		ļ	<u> </u>	4/5					4/5			×	` '	4
Jump on Non Overflow	JNO EA	A0h Bh EA	4/5									×	If (not V) PC ← EA	4
Jump on higher	JHI EA	A0h Ch EA	4/5	4/5					4/5			×	If (not (Z or C)) PC ← EA	4
Jump on lower or same	JLS EA	A0h Eh EA	4/5	4/5					4/5			×	If (Z or C) PC ← EA	4
Jump	JMP EA	A0h Fh EA	5	5					5			×	PC ← EA	4
Call subroutine	CALL EA	A8h 0h EA	6	6					6			×	[SP] ← PC, PC ← EA	4
Input	IN Rd,EA	B0h Rd EA	7						6	6		×	Rd ← IO[EA]	4
Output	OUT Rd,EA	B8h Rd EA	6						5	5		×	IO[EA] ← Rd	4
Push Register	PUSH Rd	C0h Rd 0h									5	×	[SP] ← Rd	4
Pop Register	POP Rd	C4h Rd 0h									6	×	Rd ← [SP++]	4
Return from Subroutine	RET	D0h 0h 0h									6	×	PC ← [SP++]	4
Return from Interrupt	RETI	D4h 0h 0h									9	×	FLAG ← [SP++], PC ← [SP++]	4
Enable Interrupt	EI	E0h 0h 0h									5	×	割込み許可	1
Disable Interrupt	DI	E4h 0h 0h									5	×	割込み禁止	4
Supervisor Call	SVC	F0h 0h 0h									12	×	システムコール	4
Halt	HALT	FFh 0h 0h									5	×	CPU停止	1

アドレッシングモード(上の表中EAの詳細)に付いて

→ 1*:	m4x ===	ニーモニック	命令フォーマット		EA(実効アドレス)の決め方		
アドレッシングモード	略記	(EA部分の標記方法)	第1ワード	第2ワード	略記	解説	
Direct	Drct	OP Rd, <u>Dsp</u>	OP+0 Rd0h	Dsp	[Dsp]	Dsp番地	
Indexed	Index	OP Rd, <u>Dsp,Rx</u>	OP+1 RdRx	Dsp	[Dsp+Rx]	(Dsp+Rxレジスタの内容)番地	
Immediate	lmm	OP Rd, <u>#Imm</u>	OP+2 Rd0h	lmm	lmm	lmmそのもの	
FP Rerative	FP RIt	OP Rd, <u>Dsp4,FP</u>	OP+3 RdD4		[Dsp4+FP]	(D4を符号拡張した値×2 + FPレジスタの内容)番地(D4=Dsp	注2
Register	Reg	OP Rd, <u>Rs</u>	OP+4 RdRs		Rs	Rsレジスタの内容]
4bit Signed Immediate	lmm4	OP Rd, <u>#Imm4</u>	OP+5 RdI4		Imm4	4を符号拡張した値そのもの	注:
Register Indirect	Indr	OP Rd <u>.0,Rx</u>	OP+6 RdRx		[Rx]	Rxレジスタの内容番地	
Byte Regsiter Indirect	B Indr	OP Rd, <u>@Rx</u>	OP+7 RdRx		[Rx]	Rxレジスタの内容番地(但し番地の内容は 8 bitデータ)	Ì
Other	Othr	OP Rd	OP Rd0h			なし	Ì
		OP	OP 0h0h			なし	

注4

※アセンブリ言語でDspとDsp4、ImmとImm4の標記は同じ(値によりアセンブラが自動判定)。 ※FP相対で、Dsp4は-16~+14の偶数 注 0:フラグからレジスタへの転送命令、オペコードは14h

注1:MUL、DIV命令ではRdは偶数番号のレジスタ

注2:D4はDsp4(4bitディスプレースメント)の1/2の値

注3:I4はImm4 (4bit即値)のこと

注4:アドレッシングモードによりOPの値が変化する

データ形式	15		0
データ		16ビットデータ	

	7	
8 ビットデータ		メモリ・I/Oでのみ使用

アドレス 16ビットアドレス

メモリ空間	+0	+1
0000H		
0002H		
0004H		
•••		
FFFCH		
FFFEH		

I/O空間	+0	+1
00H		
02H		
04H		
•••		
FCH		
FEH		
		_

レジスタ構成

	15 0
G0	
G1	
G2	
G3	
G4	
G5	
G6	
G 7	
G8	
G9	
G10	
G11	
G12(FP)	
P(SSP/USP)	
USP	
•	CPIIレジスタ

	レシ	スタの	意味		
CPU	G0-12	汎用レ	ジスタ		
	FP	フレー	ムポインタ		
レジス	SSP	システ	ムスタックポイ		
タ	USP	ユーザスタックポイン			
	PC		ラムカウンタ		
	FLAG	フラグ			
		E	割込み許可		
		Р	特権モード		
PSW		I	I/O特権モード		
		٧	オーバフロー		
		С	キャリー		
		S	符号		
		Z	ゼロ		
	15		0		
ъ-					

0000 EPI0 VCSZ

PSW

FLAG 0000

ダイ	レク	ト (*0)	
~ 1	-	1 (0)	

0 P	Rd	0H	Dsp

ショートイミディエイト(*5)

-			 		
	0	Р		Rd	Imm4

インデクスド(*1)

0 P	Rd	Rx	Dsp

レジスタインダイレクト(*6)

OP Rd Rx

イミディエイト(*2)

O P Rd OH Imm

 バイト・レジスタインダイレクト(*7)

 OP
 Rd
 Rx

FP相対(*3)

0 P	Rd	Dsp4

レジスタ(*8)

0 P	Rd	0H

レジスタレジスタ(*4)

0 P	Rd	Rs

オペランドなし(*9)

0 P	00H

OP

\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\					OP下位	ヹ゚゚゚ヹット			
`		0	1	2	3	4	5	6	7
	00000	NO(*9)							
	00001	LD(*0)	LD(*1)	LD(*2)	LD(*3)	LD(*4)	LD(*5)	LD(*6)	LD(*7)
	00010	ST(*0)	ST(*1)		ST(*3)	LD(*8)※ 1		ST(*6)	ST(*7)
	00011	ADD(*0)	ADD(*1)	ADD(*2)	ADD(*3)	ADD(*4)	ADD(*5)	ADD(*6)	ADD(*7)
	00100	SUB(*0)	SUB(*1)	SUB(*2)	SUB(*3)	SUB(*4)	SUB(*5)	SUB(*6)	SUB(*7)
	00101	CMP(*0)	CMP(*1)	CMP(*2)	CMP(*3)	CMP(*4)	CMP(*5)	CMP(*6)	CMP(*7)
	00110	AND(*0)	AND(*1)	AND(*2)	AND(*3)	AND(*4)	AND(*5)	AND(*6)	AND(*7)
	00111	OR(*0)	OR(*1)	OR(*2)	OR(*3)	OR(*4)	OR(*5)	OR(*6)	OR(*7)
	01000	XOR(*0)	XOR(*1)	XOR(*2)	XOR(*3)	XOR(*4)	XOR(*5)	XOR(*6)	XOR(*7)
	01001	ADDS(*0)	ADDS(*1)	ADDS(*2)	ADDS(*3)	ADDS(*4)	ADDS(*5)	ADDS(*6)	ADDS(*7)
	01010	MUL(*0)	MUL(*1)	MUL(*2)	MUL(*3)	MUL(*4)	MUL(*5)	MUL(*6)	MUL(*7)
	01011	DIV(*0)	DIV(*1)	DIV(*2)	DIV(*3)	DIV(*4)	DIV(*5)	DIV(*6)	DIV(*7)
	01100	MOD(*0)	MOD(*1)	MOD(*2)	MOD(*3)	MOD(*4)	MOD(*5)	MOD(*6)	MOD(*7)
	01101	MULL(*0)	MULL(*1)	MULL(*2)	MULL(*3)	MULL(*4)	MULL(*5)	MULL(*6)	MULL(*7)
O P 上位5ビット	01110	DIVL(*0)	DIVL(*1)	DIVL(*2)	DIVL(*3)	DIVL(*4)	DIVL(*5)	DIVL(*6)	DIVL(*7)
5 Ľ	01111								
ΕŒ	10000	SHLA(*0)	SHLA(*1)	SHLA(*2)	SHLA(*3)	SHLA(*4)	SHLA(*5)	SHLA(*6)	SHLA(*7)
_ _	10001	SHLL(*0)	SHLL(*1)	SHLL(*2)	SHLL(*3)	SHLL(*4)	SHLL(*5)	SHLL(*6)	SHLL(*7)
0	10010	SHRA(*0)	SHRA(*1)	SHRA(*2)	SHRA(*3)	SHRA(*4)	SHRA(*5)	SHRA(*6)	SHRA(*7)
	10011	SHRL(*0)	SHRL(*1)	SHRL(*2)	SHRL(*3)	SHRL(*4)	SHRL(*5)	SHRL(*6)	SHRL(*7)
	10100	JMP(*0)	JMP(*1)					JMP(*6)	
	10101	CALL(*0)	CALL(*1)					CALL(*6)	
	10110	IN(*0)						IN(*6)	IN(*7)
	10111	OUT(*0)						OUT(*6)	OUT(*7)
	11000	PUSH(*8)				POP(*8)			
	11001								
	11010	RET(*9)				RETI(*9)			
	11011								
	11100	EI(*9)				DI(*9)			
	11101								
	11110	SVC(*9)							
	11111								HALT(*9)
,		特権命令				×1 · ¬	ニガムこ	. 257 A A	の転送命

4+	4	^	^
特	ΊŒ	HIJ	77

※1:フラグからレジスタへの転送命令

	>	>=	=	!=	<=	<
符号あり	JGT	JGE	JZ	JNZ	JLE	JLT
符号無し	JHI	JNC	JZ	JNZ	JLS	JC

FLAGのビット割り (00000000EP00VCSZ)

R	Rd/Rs/Rx
値	意味
0	G0
1	G1
2	G2
3	G3
4	G4
5	G5
6	G6
7	G7
8	G8
9	G9
Α	G10
В	G11
С	G12(FP)
D	SP(SSP/USP)
E	USP
F	PC
CD 0 #5	ナルDコニ がっ亦

SPの意味はPフラグで変 化

命令のRd
意味
JZ
JC
JM
JO
JGT
JGE
JLE
JLT
JNZ
JNC
JNM
JNO
JHI
JLS
JMP

メモリマップ

+0番地 +1番地

+0番地	+1番地	
RAM((56kB)	RAM
予約		
	VRAM(2kB)	
() () ()		
		콨
IPL(4	064B)	ROM
T:	0	
ıım	ieru	
Tim	.o.r1	
	ner1	
IN	T2	
IN IN	T2 T3	
IN IN SIO	T2 T3 受信	wing.
IN IN SIO SIO	T2 T3 受信 送信	割り
IN IN SIO SIO PS2	T2 T3 受信 送信 受信	割り込
IN IN SIO SIO PS2 PS2	T2 T3 受信 送信 受信 送信	割り込みへ
IN IN SIO SIO PS2 PS2	T2 T3 受信 送信 受信	割り込みベク
IN IN SIO SIO PS2 PS2 us	T2 T3 受信 送信 送信 BD DC	割り込みベクタ
IN IN SIO SIO PS2 PS2 uS AI 不正(奇数	T2 T3 受信 送信 受信 送信	割り込みベクタ
IN IN SIO SIO PS2 PS2 uS AI 不正(奇数	T2 T3 受信 送信 受信 ひC) アドレス ジレス違反	割り込みベクタ
IN IN SIO SIO PS2 PS2 US AI 不正(奇数	T2 T3 受信 送信 受信) アドレス シアドレス ジレス違反 [(※1)	割り込みベクタ
IN IN SIO SIO PS2 PS2 US AI 不正(奇数 上下限アト	T2 T3 受信 送信 受信 送信 SD OC) アドレス ・ レス違反 [(※1)	割り込みベクタ
	予約 (アトリビュート) IPL(4	I VRAM(2kB) I

※1:マイクロプログラムにより発生

IOマップ

	+0番地	+1番地		
00h	Timer0(In:現在値/Out:周期)			
02h	Timer0(In:フラグ/Out:コントロール)			
04h	Timer1(In:現在値/Out:周期)			
06h	Timer1(In:フラグ/Out:コントロール)			
08h	00H	SIO-Data		
0Ah	00H	SIO-Stat/Ctrl		
0Ch	00H	PS2-Data		
0Eh	00H	PS2-Stat/Ctrl		
10h	00H	uSD-Stat/Ctrl		
12h	00H	uSD-MemAddr		
14h	00H	uSD-BlkAddrH		
16h	00H	uSD-BlkAddrL	/0装置	
18h	00H	拡張ポート(In/Out)	羰	
1Ah	00H	ADC参照電圧(Out)	間	
1Ch	00H	拡張ポートHi(Out)		
1Eh	00H	モード(In)		
20h	00H	ACD予約		
•••	•••	•••		
28h	00H	RN4020予約		
•••	•••	•••		
30h	00H	TeC(DLed)		
32h	00H	TeC(DSw)		
34h	00H	Tec(Fnc)		
36h	00H	TeC(CtI)		
38h	00H	00H	空き	
	•••			
F0h	00H	b0=Enable MMU		
F2h	00H 00H		MMU	
F4h	ベースレジスタ(Out)/0000H(IN)			
F6h	リミットレジスタ(Out)/0000H(IN)			
F8h	データレジスタ(Out)/データSW(IN)		Ш	
FAh	アドレスレジスタ(IN)		コンソール	
FCh	00H	ロータリーSW(IN)	ソ-	
FEh	00H	機能レジスタ(IN)	ار –	
W 2 · ·		10000		

※2:拡張ポートHi(M000 VVVV)

M(0:入力, 1:出力) , V' VVVV(I7~I4に出力)

I/Oポート詳細			RN4020-RAM: リセットの影響を受けない8bitレジスタ	
番地	l/Oポート	ビット	意味	
	*-Ctrl(OUT)	TR00 0000	T=Enable Transmitter Interrupt, R=Enable Reciver Interrupt	
	*-Stat(IN)	TR00 0000	T=Transmitter Ready, R=Reciver Ready	
02h	Timer0 コントール	1000 ··· 000S	I=Enable Interrupt, S=Start	
04h	Timer1 コントール	1000 ··· 000S	I=Enable Interrupt, S=Start	
11h	uSD-Ctrl	E000 0IRW	E=INT_ENA, I=INIT, R=READ, W=WRITE	
11h	uSD-Stat	IE00 000C	I=IDLE, E=ERROR,C=Card Detection(Active=0)	
1Fh	モード	0000 0MMM	MMM: 000=TeC,001=TaC,010=DEMO1,011=DEMO2,111=RN4020FactoryReset	
FDh	ロータリーSW(IN)	000S SSSS	0=G0,1=G1,···11=G11,12=FP,13=SP,14=PC,15=FLAG,16=MD,17=MA	
FFh	機能レジスタ(IN)	0000 FFFF	0=ReadReg, 1=WriteReg, 13=ReadMem, 14=WriteMem	

TeCコンソール操作ビット				
A:BREAK-SW	G:DECA-SW			
B:STEP-SW	H:WRITE-SW			
C:RUN-SW	I:ENABLE			
D:STOP-SW	J:RESET-SW			
E:SETA-SW	K:LEFT-SW			
F:INCA-SW	L:RIGHT-SW			

TeCコンソールI/Oアドレス					
	Read	Write			
Dled (30h)	データランプ	空き			
Dsw (32h)	00H	データスイッチ			
Fnc (34h)	00H	ABCD EFGH			
Ctl (36h)	RS	IJKL			

R=Reset-SW(IN),S=SETA-SW(IN)