作品名称

（不要出现任何涉及学校名称等内容）

摘要

本作品设计并实现了一套基于高云 FPGA 的纯硬件实时多音色电子乐器系统。针对传统单片机音频合成中存在的软件延迟高、复音能力弱等痛点，本系统在 FPGA 硬件逻辑层搭建了专属的实时音频合成引擎。系统采用 4x4 矩阵键盘作为交互输入，通过 FPGA 内部并行流水线，实现了多达 14 路独立相位累加器（DDS）与 ADSR 包络状态的并发运算。硬件内部集成了“一键和弦生成器”与数字混音器，支持三角波与锯齿波双音色切换及多声部和弦演奏。所有音频均由硬件逐样本实时计算，通过标准 I2S 接口直驱 PCM5102 DAC 解码发声，彻底杜绝了预录音频的播放。实测表明，该系统具备极高复音并发能力，演奏延迟低至微秒级，构建了一套低延迟、高表现力的纯硬件实时电子乐器系统，充分展现了 FPGA 在音频硬核算力上的巨大优势。

第一部分 作品概述

1.1 功能与特性

400 字内（可加重要图）；


本作品是一套以 FPGA 为运算核心的实时电子乐器，主打纯硬件并行计算带来的极速响应与丰富和声。其核心功能特性如下：

多维度交互：采用 4x4 矩阵键盘，通过行列扫描与消抖算法，精准采集演奏指令。

双音色引擎：内置“三角波”（音色柔和、适合伴奏）与“锯齿波”（谐波丰富、穿透力强、适合主音）两种波形发生器，实现左右手分区多音色演奏。

智能一键和弦：基于 FPGA 并行优势，用户只需按下一个按键，硬件逻辑可瞬间触发 3-4 个具有特定音程关系的独立振荡器，发出华丽的硬件和弦。

丰富的包络处理：内置硬件 ADSR 状态机，模拟真实乐器发声时的渐入、衰减与延音过程，消除按键切换带来的爆音与杂音。



1.2 应用领域

本作品由于具备超低延迟、高并发和纯硬件稳定的特点，可广泛应用于以下领域：

新型电子乐器研发：作为 MIDI 键盘或合成器的底层硬件发声引擎，替代传统高延迟的软件合成器。

音乐教育硬件：开发低成本的电子琴、教学合成器。

音频 DSP 算法验证：作为数字信号处理（如 FM 调频、混响、滤波等）的 FPGA 纯硬件测试平台。

1.3 主要技术特点

DDS 直接数字频率合成：利用 32 位相位累加器，通过极高精度的频率控制字（freq_step）直接生成精准音高。

并行流水线运算架构：所有波形发生器、包络状态机及混音器均运行在独立的硬件逻辑中，数据流并行处理。

饱和限幅混音技术：采用高位宽符号扩展与饱和截断技术，将多达 14 路音频流完美叠加，防止音量溢出导致失真削波。

标准 I2S 高保真输出：纯硬件生成 I2S 时序，无缝对接高保真 DAC 芯片，保障音频信号质量。

1.4 主要性能指标

性能指标	参数规格
系统主时钟	27MHz
音频采样率	44.1kHz
波形发生器数量	14 路独立 DDS 振荡器（7 路三角波 + 7 路锯齿波）
复音并发能力	最大支持 14 路同时发声混音
音频输出接口	标准 I2S（BCLK / LRCK / SDATA）
控制信号到输出延迟	极小（微秒级/硬件流水线周期）

1.5 主要创新点

1. “纯硬件+智能和弦”设计：摒弃软件软核，利用 FPGA 的 LUT 资源实现“一键和弦”生成器，单次触发并行激活多个振荡器。
2. 全链路 ADSR 硬件封装：将复杂的音量包络控制逻辑完全固化在硬件状态机中，实现媲美真实乐器的自然触感。
3. 多功能双分区演奏：在单板平台上实现左伴奏（多音和弦）、右主音（单音旋律）的实时并行混音输出。

1.6 设计流程

需求分析：确定 I2S 音频输出格式与 4x4 键盘交互方式。

硬件底层搭建：编写 I2S 发送模块，验证与 PCM5102 DAC 的通信。

发声引擎构建：实现 DDS 相位累加器、波形查找表与 ADSR 状态机。

系统集成与优化：引入 chord_generator 与 mixer 混音器，配置物理引脚约束文件（CST），完成综合与下板调试。

第二部分　系统组成及功能说明

阐述具体的设计细节（图文结合）


2.1 整体介绍

给出系统整体框图，各子模块标注清楚，并进行整体的文字说明，需要表达出各模块之间的关系。

系统由四大核心模块构成：人机交互模块（矩阵键盘及扫描消抖）、合成控制模块（和弦生成与音符分配）、振荡器与效果模块（DDS 波形生成与 ADSR 包络）、音频输出模块（混音器与 I2S 发送）。

按键信号被矩阵扫描捕获后，送入 chord_generator 解析为特定的频率

控制字。这些频率字被分配给独立的振荡器，生成波形并附加包络后，最终在 mixer 中进行并流混音，通过 I2S 协议发送给 DAC 发声。



2.2 硬件系统介绍


2.2.1 硬件整体介绍；

硬件系统以高云 Tang Nano 20K (或你们实际使用的型号) FPGA 开发板为控制核心。外接 4x4 矩阵键盘作为演奏面板，通过杜邦线将板载 I2S 引脚（BCLK、LRCK、SDATA）连接至 PCM5102 音频解码模块，最终输出至 3.5mm 耳机接口或音响。“如图所示为核心计算板（Sipeed Tang Nano 20K）的功能标注图。该开发板搭载高云 GW2AR-18 FPGA 芯片，具备充足的逻

辑单元（LUT）与 DSP 资源，能够完美支撑 14 路独立 DDS 振荡器的并行运算。板载的 27MHz 有源晶振为整个音频合成引擎提供了精准的时钟源，保障了音频采样率的稳定。”

FUNCTION ANNOTATION

引脚标注




2.2.2 机械设计介绍（如果有的话，从总体到局部，逐级给出各组件的具体设计图，可以是 CAD 文件截图或者手绘图片）；

本作品机械结构主要针对 4x4 矩阵键盘的固定。为模拟真实琴键触感，键盘采用独立轴体，并通过面板固定，确保按压回弹顺畅。

2.2.3 电路各模块介绍（从总体到局部，逐级给出各模块的具体设计图，并标记出关键的输入、输出信号线，可以是电路图、SCH 原理图、PCB 版图等截图）；


FPGA 核心板：提供 27MHz 系统时钟，负责所有数字逻辑运算。如图所示为核心板引脚分配规划图。本系统基于高云 GW2AR-18 核心板进行开发，充分

利用了板载的物理引脚资源。在设计中，严格按照 FPGA 的 Bank 电压域与时钟引脚特性，规划了 8 个 GPIO 用于矩阵键盘行/列扫描，以及 3 个高速引脚用于 I2S 音频时钟与数据输出，确保了硬件底层的电气稳定性。



矩阵键盘接口：占用 8 个 I/O 口（4 行 + 4 列），配置内部上拉（PULL_MODE=UP），通过扫描电平状态确定按键位置。

产品原理图




如图所示为系统采用的 PCM5102 音频解码模块的硬件原理图与引脚定义。该模块内置 112dB 高保真立体声 DAC，支持标准 I2S 音频格式。在本系统中，FPGA 核心板输出的三根核心信号线 BCK（位时钟）、LRCK（左右声道时钟）与 DIN（音频数据） 分别对应连接该模块的 BCK、LRCK、DIN 引脚。

为了确保芯片正常工作并输出 I2S 格式音频，根据其引脚定义表，我们对硬件配置引脚进行了如下处理：

FMT（格式选择）：接地（Low），强制选择标准 I2S 格式，与 FPGA 内部 i2s_tx 模块的时序匹配。

XSMT（软静音）：接高电平（3.3V），解除芯片静音状态，允许音频输出。

DEMP（去加重）：接地（Low），关闭 44.1kHz 采样率下的去加重功能。来保持声音原汁原味。



此外，模块自带 3.5mm 耳机接口与滤波电路，可将 FPGA 发送的数字信号实时转换为模拟音频，驱动耳机或音响发声。

2.3 软件系统介绍

2.3.1 软件整体介绍（含 PC 端或云端，结合关键图片）；

系统采用自顶向下的模块化设计，顶层文件（newtop.v）负责信号的实例化与连线。各底层模块均运行在 posedge clk 的同步时钟域下，保障了时序的稳定性。

2.3.2 软件各模块介绍（根据总体框图，给出各模块的具体设计说明。从顶层到底层逐次给出各函数的流程图及其关键输入、输出变量）；

键盘扫描模块（key_debounce.v）：通过列扫描（Col）与行读取（Row），结合计数器实现 10ms 硬件消抖，输出 16 位按键掩码 key_mask。

和弦生成器（chord_generator.v）：纯组合逻辑，根据输入的 key_mask，通过 case-if 判定，输出对应按键预设的和弦频率 freq_step。


DDS 振荡器模块（square_osc.v / osc_adsr.v）：内部包含 phase 累加器与 ADSR 状态机。根据 freq_step 在 sample_clk 使能下累加相位，并根据波形算法生成数据，附加音量包络后输出。

混音器（mixer.v）：将 14 路 16 位有符号音频信号进行符号位扩展（扩展至 20 位）后相加，并进行上下限钳位饱和处理，最终截取为 16 位音频输出。

第三部分 完成情况及性能参数


阐述最终实现的成果（图文结合，实物照片为主）

3.1 整体介绍（整个系统实物的正面、斜 45° 全局性照片）




3.2 工程成果（分硬件实物、软件界面等设计结果）


3.2.1 机械成果；（实物照片）




3.2.2 电路成果；（实物照片）



3.2.3 软件成果；（界面照片）





3.3 特性成果（逐个展示功能、性能参数等量化指标）

极低延迟测试：按键按下到耳机发声无任何软件卡顿感，响应即按即出。

多复音与和弦测试：同时按下多个按键，能清晰听到多声部叠加，且未产生混音失真（饱和限幅生效）。

双音色切换测试：左手区域触发三角波多音和弦，右手区域触发锯齿波单音旋律，音色差异极度明显。

第四部分 总结

4.1 可扩展之处

增加数字效果器：在 I2S 输出前利用 FPGA 内部的 BRAM 资源，添加简单的 Delay（延迟）或 Reverb（混响）效果，丰富听觉体验。

多交互维度拓展：利用板载或外接的 ADC 模块，采集光敏电阻或压力传感器的数据，实现力度感应（Velocity）与滑音（Pitch Bend）控制。

可视化反馈：将音频数据或按键状态映射到 WS2812 RGB 灯带或 OLED 屏幕上，实时显示演奏波形或频谱跳动。

4.2 心得体会

在本次 FPGA 电子乐器的研发过程中，团队经历了从“单片机思维”到“硬件并行思维”的深刻转变。起初，我们试图用类似 C 语言的逻辑去处理按键和发声，遭遇了无声、死锁、包络不连贯等诸多问题。通过不断排查，我们最终深刻理解了硬件时钟域、非阻塞赋值以及综合器优化（swept）的底层逻辑。

在解决“高复音”和“和弦”功能时，我们发现如果直接在顶层堆砌代码，极易导致逻辑混乱。后来引入了独立的“和弦生成器”模块与“饱和限幅混音器”，才真正发挥出 FPGA 并行运算的威力。看着仅仅一个按键，就能让 4 个独立的 DDS 振荡器同时启动，并混流出极其浑厚的硬件和弦，那种成就感是软件编程无法比拟的。

在硬件调试阶段，引脚分配错误和模块位宽截断导致的无声音问题，让我们吃尽了苦头。这也让我们明白，FPGA 开发不仅要求严谨的代码逻辑，还需要具备极强的硬件底层意识。通过这次项目，我们不仅掌握了 DDS 频率合成和 I2S 音频协议，更建立起了一套解决复杂数字系统问题的工程思维。

第五部分 参考文献

[1] 闫华, 何志豪. 基于 FPGA 的基带信号发生器 IP 核设计与验证[J]. 电子与封装, 2024, 24(8): 69-75.

[2] 高精度音效调节与空间模拟系统[J]. 物联网技术, 2026(2): 122-125,130.

[3] Texas Instruments. PCM510xA 2.1 VRMS, 112/106/100 dB Audio Stereo DAC with PLL and 32-bit, 384 kHz PCM Interface (SLAS859C)[Z]. 2012-2015.

[4] Sipeed. Tang Nano 20K 点灯 [EB/OL]. GitHub, 2026. https://github.com/sipeed/sipeed_wiki