Block

File: Block.kicad_sch

Alimentacion

File: Alimentacion.kicad_sch

Power

File: Power.kicad_sch

ESP32

File: ESP32S3.kicad_sch

Expansion

File: Expansion.kicad_sch

XMOS

File: XMOS.kicad_sch

DAC

File: DAC.kicad_sch

LED & Connector

File: LED & Connector.kicad_sch

Copyright Nabu Casa 2025.
This project and the files contained within describe Open Hardware and is licensed under the CERN-OHL-P v2.
You may redistribute and modify this documentation and make products using it under the
terms of the CERN-OHL-P v2 (https://cern.ch/cern-ohl). This documentation is distributed
WITHOUT ANY EXPRESS OR IMPLIED WARRANTY, INCLUDING OF MERCHANTABILITY, SATISFACTORY QUALITY
AND FITNESS FOR A PARTICULAR PURPOSE. Please see the CERN-OHL-P v2 for applicable conditions.


NEO v2 (techmiguel), diseño derivado de Home Assistant Voice Preview Edition (Nabu Casa, CERN-OHL-P v2).
Hojas de Nabu Casa: Block, ESP32, XMOS, DAC, Power, LED & Connector (cambios mínimos documentados en
hardware/neo-v2/docs/fase3-esquematico.md). Hojas propias de NEO v2: Alimentacion y Expansion.

Licensed under CERN-OHL-P v2

Sheet: /
File: NEO_v2.kicad_sch

Title:

Size: A3 | Date: | **Rev:**
KiCad E.D.A. 9.0.9 | Id: 1/9





Licensed under CERN-OHL-P v2


Sheet: /Block/
File: Block.kicad_sch


Title:


Size: A3	Date:	**Rev:**
KiCad E.D.A. 9.0.9		Id: 3/9
















Licensed under CERN-OHL-P v2


Sheet: /Power/ File: Power.kicad_sch		
Title:		
Size: A3	Date:	**Rev:**
KiCad E.D.A. 9.0.9		Id: 4/9


+3V3
ESP_3V3
FB10
120R
2A
TP11
C132
100nF
25V,X7R
TP21
GND
X2
40MHz
10ppm
C59
12pF
50V,NPO
C77
12pF
50V,NPO
R34
2 0R
5%
ESP_TXO
499R
R87
C108
100nF
25V,X7R
ESP_IO42
ESP_IO41
ESP_IO40
I2C2_SCL
I2C2_SDA
ESP_IO46
WS2812_PWR
ESP_RXO
ANT2
M01-X01210U230
L3
3.3pF
C101
1.2pF
±0.25pF
C42
4.3nH
Layout Note: Close to Pin 2,3
C75
10uF
10V,X5R
C76
1uF
10V,X5R
L4
2.2nH
1A
C91
100nF
25V,X7R
C95
100nF
25V,X7R
C7
2.4pF
50V,NPO
C82
1uF
10V,X5R
C86
10nF
50V,X7R
U1
ESP32-S3R8
GPIO45:Pull-Down
GPIO46:Pull-Down
ANT1
U.FL-R-SMT-1
R126
0R
R127
2 0R
ANT
L6
2.2nH
600mA
RF_IN
C96
0.8PF
C97
1.2pF
±0.25pF
L7
2.2nH
600mA
C102
0.5pF
±0.25pF
LNA_IN
VDD3P3@1
VDD3P3@2
CHIP_PU
GPIO0
GPIO1
GPIO2
GPIO3
GPIO4
GPIO5
GPIO6
GPIO7
GPIO8
GPIO9
ESP_RST
ESP_BOOT
CHG_PG
ESP_IO2
ESP_MUTE_DET
XU316_RST
I2C_SDA
I2C_SCL
I2S_LRCK
I2S_BCLK
I2S_MCLK
R93 5% 2 0R
R94 2 0R
R95 2 0R
C114 12pF 50V,NPO
C115 12pF 50V,NPO
C116 12pF 50V,NPO
I2S_DIN_SEC
I2S_DIN_ESP
R96 5% 2 0R
R97 2 0R
R146 2 0R
I2S2_MCLK
I2S2_BCLK
I2S2_LRCLK
I2S2_DATA
R9 2 0R
R92 2 0R
R101 2 0R
R102 2 0R
C126 12pF 50V,NPO
C8 12pF 50V,NPO
C124 12pF 50V,NPO
GPIO37/DQS/DM
GPIO36/DQ7
GPIO35/DQ6
GPIO34/DQ5
GPIO33/DQ4
SPICLK_P
SPICLK_N
SPID/DQ0
SPIQ/DQ1
SPICLK/CLK
SPICS0
SPIWP/DQ2
SPIHD/DQ3
VDD_SPI
AUDIO_PA_EN
ESP_IO48
R81 2 0R SPI_D
R76 2 0R SPI_Q
R74 2 0R SPI_CLK
SPI_CS0
R69 2 0R SPI_WP
R68 2 0R SPI_HD
C105
100nF
25V,X7R
C106
1uF
10V,X5R
ESP_WS2812
ESP_USB_P
ESP_USB_N
ECO_B
Audio_DET
ECO_A
C109
100nF
25V,X7R
R123
4.7K
5%
R128
4.7K
5%
R129
4.7K
5%
R130
4.7K
5%
U15
ZB25VQ128DSJG
/CS
DO(IO1)
/WP(IO2)
GND
VCC
/HOLD(IO3)
CLK
DI(IO0)
C107
100nF
25V,X7R
U16
W25Q256JVEIQ
Flash
D11
LRB520S-30T1G
R51
10K
1%
TP20
C112
1uF
10V,X5R
R89
10K
1%
TP10
C113
12pF
50V,NPO
Licensed under CERN-OHL-P v2
Sheet: /ESP32/
File: ESP32S3.kicad_sch
Title:
Size: A3
Date:
Rev:
KiCad E.D.A. 9.0.9
Id: 5/9



Licensed under CERN-OHL-P v2

Sheet: /XMOS/	
File: XMOS.kicad_sch	
Title:	
Size: A3	Date:
KiCad E.D.A. 9.0.9	Id: 6/9
	Rev:



MIC	Q2_D	AMP_CTL
1	1	0
0	0	1

AMP_CTRL	AMP Status
0-0.5V	Shutdown
1.55V-	Class AB


Licensed under CERN-OHL-P v2

Sheet: /DAC/
File: DAC.kicad_sch


Title:

Size: A3 | Date: | **Rev:**
KiCad E.D.A. 9.0.9 | Id: 7/9


RGB



GROVE




Encoder



Licensed under CERN-OHL-P v2

Sheet: /LED & Connector/ File: LED & Connector.kicad_sch		
Title:		
Size: A3	Date:	**Rev:**
KiCad E.D.A. 9.0.9		Id: 8/9

NEO v2 — bloque nuevo (diseño propio). Cálculos: tools/calc_power_v2.py; decisiones: docs/fase2-propuesta-bloques-nuevos.md



PROTECCIÓN DE CELDA (fase 2 §4.4)
Q203: inversión de polaridad. Puerta al borne − de la celda: VGS = −VBAT con la
celda bien puesta: con la celda invertida VGS > 0 y bloquea antes que nada.
DW01A: VOC 4,30 V, VOD 2,50 V, VEDI 150 mV (130–170).
2× FS8205A en paralelo: Rds serie 2×10,5 mΩhm → disparo 4,06 A min. (3,04 A pico).
R202/C201: filtro de VCC del DW01A. R203: resistencia de CS (hoja PUOLOP).

CARGADOR BQ25170 (SLUSDJ8A, fase 2 §4.3)
ICHG = KISET/RISET = 300 A0hm / 604 Ohm = 497 mA (447–546 mA). Precarga 20 %, fin 10 %.
RVSET 27 k → ≥ 4,20 V. NTC 10 k B3380: 0 °C = 1,073 V (VCOLD 1,04 V); 45 °C = 0,186 V (VHOT 0,188 V).
STAT → GPIO42 (ESP_IO42), /PG → GPIO1 (CHG_PG). Sin VIN-DPM: ver histéresis del multiplexor.

MEDIDOR MAX17048: VDD y CELL a PACK+, CTG y QSTRT a GND, ALRT → GPIO48 (ESP_IO48).
Dirección 0x36: sin colisión con AIC3204 0x18, OLED 0x3C, XU316 0x42.

ELEVADOR TPS61022 (SLVSDX7D, fase 2 §4.2)
VOUT = 0,6 V × (1 + 732k/100k) = 4,992 V. MODE alto = PWM forzado (R211 0 Ohm; R212 DNP = PFM).
L201 1 uH: IL pico 5,26 A a 2,7 V y 2 A < Isat 12 A; valle 3,44 A < ILIM mín. 6,5 A.
COUT 3×22 uF (~30 uF efectivos): eq. B pide 21,6 uF para 50 mV pp.
R214: puente 1206 de 0 Ohm: huella prevista para ferrita si la medida lo pide.

INTERRUPTOR SW201 (señal): OFF = EN a GND y OV1 forzado desde VBUS (corta USB y batería);
el cargador sigue cargando. ON = EN a PACK+. R213 fija EN durante el recorrido.

MULTIPLEXOR TPS2121 (SLVSEA3F, fase 2 §4.1). Sustituye a U13 (SGM2594B).
Modo XREF: IN1 (VBUS) si PR1 > CP2. CP2 = 4,992 × 31,6/131,6 = 1,199 V (> VREF máx. 1,10 V).
PR1 100k/36,5k → 2,2 M desde ST: a batería con VBUS < 4,39 V, vuelve con VBUS > 4,54 V.
OV1 43,2k/10k: corte a 5,64 V. ILIM 44,2 k: 2,0–3,0 A. SS 100 nF: 780 V/s.
Error evitado: PR1 y CP2 con el mismo divisor = VBUS frente a VBOOST, sin prioridad real.



PWR_FLAG de GND y +3V3: en las bibliotecas de Seeed la fuente de estos carriles es un pin pasivo
(conector USB, bobina del buck), así que el ERC no sabe que están alimentados. No cambian ninguna neta.
Los demás carriles heredados se marcan en su propia hoja (fase 5): KiCad no cuenta un PWR_FLAG
como conexión si en la hoja no hay otro pin real del carril.

Bloque nuevo de NEO v2 (no forma parte del diseño de Nabu Casa)
Licensed under CERN-OHL-P v2
NEO v2 — techmiguel


Sheet: /Alimentacion/
File: Alimentacion.kicad_sch

Title: NEO v2 — Alimentación: batería, carga, elevador y multiplexor


Size: A2	Date:	**Rev:**
KiCad E.D.A. 9.0.9		Id: 8/9

NEO v2 — bloque nuevo (diseño propio)


















CONECTOR OLED (fase 2 §4.7)
Pines en el orden más común de los módulos SSD1306: GND, VCC, SCL, SDA.
R227/R228: segundo par de pull-ups. Con el MAX17048 y 10 cm de cable, el bus llega a ~112 pF: 4,7 k solos dan tr = 446 ns (> 300 ns); con 2,35 k, 223 ns.
D201/D202: 0,5 pF para no consumir el margen de capacidad.

PUNTOS DE PRUEBA (fase 2 §4.8): pad SMD Ø1.0 mm sobre la propia pista, sin derivación.
I2S: ~0,3 pF por pad, despreciable incluso para MCLK de 24,576 MHz.
Si en la fase 4 no cabe un pad, el acceso será el pad de la cara de COM en el conector.

Diseñado entero desde cero para NEO v2 (no forma parte del diseño de Nabu Casa)
Licencia CERN-OHL-S-2.0

NEO v2 — techmiguel		
Sheet: /Expansion/		
File: Expansion.kicad_sch		
Title: NEO v2 — Conector OLED, pull-ups I2C y puntos de prueba		
Size: A3	Date:	**Rev:**
KiCad E.D.A. 9.0.9		Id: 9/9