Unité INF-4101C

Optimisation des temps de calcul et processeur RISC

Mohamed AKIL

Département Informatique ESIEE Paris

akilm@esiee.fr

Laboratoire d'Informatique (Unité Mixte de Recherche CNRS-UMLV-ESIEE - UMR 8049).

http://www.esiee.fr/dept-info/



Contenu


- Performances des architectures
- > Structures de programme & performances
- Méthodes de conception d'implantation temps réel : Adéquation Algorithme Architecture
- □ Parallélisme et Processeur RISC
- Parallélisme d'Instruction : Processeurs RISC, processeurs VLIW, RISC Multi-core/multi-thread
- ☐ Hiérarchie mémoire et optimisation des temps de calcul
- Mémoire Virtuelle
- Mémoire Cache

Les compétences à acquérir

- ☐ Analyser la complexité d'un algorithme en termes d'opérations
- ☐ Optimiser (réduire) cette complexité pour respecter la contrainte temporelle de l'application
- Exploiter le parallélisme d'instructions et appliquer les techniques d'optimisation du code pour réduire le temps d'exécution

Projet Vision sur carte SABRE i.MX_6


Processeur RISC – ARM – Cortex A9 Multi-core/multi-Thread




- Optimiser les algorithmes de l'application
- Optimiser le code de l'application
- Exploiter le parallélisme des instructions
- Gérer les threads
- Gérer les accès aux données

Contextes: quelques exemples d'applications - projets


- Applications → satisfaire la contrainte temporelle
- Exemples d'Applications :
 - **❖** Téléphone mobile − NxP/ESIEE
 - **Sécurité**:
 - Détection de visages CAOR (ENSMP)/ESIEE
 - Vérification d'identité THALES/ESIEE








Reduce Instruction Set Computer
Digital Signal Processor





Digital Signal Processor

Processeur RISC


Détection de visage sur système Sur Puce (SoC)







Processeur DSP




OMAP5910

Processeur RISC - ARM

Projet VINSI (THALES):

Vérification d'Identité Numérique Sécurisée Itinérante



Processeur RISC - ARM

ETM9 Interface

ARM

ARM9EJ-S™

Control Logic and Bus Interface Unit

Data

TCM interface

Data

cache

MMU

Write buffer

Instruction

TCM interface

Instruction cache

MMU

Optimisation des temps de calcul et processeur RISC

Objectifs du cours (1):

Implantation « temps réel » d'algorithmes (code généré) sur des architectures informatiques à base de processeur RISC

les techniques étudiées dans le cadre des processeurs s'appliquent et s'étendent aux processeurs RISC Multi-core/multi-Thread

Implantation optimisée d'algorithmes : traitement des données en temps réel -> respecter les contraintes de latence ou de cadence

Optimisation des temps de calcul et processeur RISC

Objectifs du cours (2):

- 1. Comprendre le fonctionnement et l'organisation des processeurs :
 - généralistes de type RISC
- 2. Mettre en œuvre des techniques logicielles d'optimisation de code pour obtenir une implantation optimisée (respectant la contrainte temporelle) d'un algorithme

Optimisation des temps de calcul et processeur RISC

Évaluation du coût d'une implantation — à partir de l'algorithme à implanter :

- coût en termes de nombres d'opérations (+,x,..) à implanter
- coût en termes de cycles d'accès aux données à traiter
- coût en termes de taille (encombrement) : traitement, mémoire


Traitement d'images : Exemples

- 1. Filtrage spatial d'une image :
 - filtre linéaire (Sobel)
 - filtre non linéaire (Médian)


Contexte (4): Exemple du filtre de Sobel (*c*=2)

Calcul des dérivées directionnelles en x et y :

 \rightarrow Convolution avec 2 noyaux $\mathbf{H}_{\mathbf{x}}$ et \mathbf{H}




$$H_{X} = \begin{bmatrix} +1 & +c & +1 \\ +0 & +0 & +0 \\ -1 & -c & -1 \end{bmatrix} H_{y} = \begin{bmatrix} +1 & 0 & -1 \\ +c & 0 & -c \\ +1 & 0 & -1 \end{bmatrix}$$





Module du gradient de Sobel






Norme du Gradient

$$\begin{split} & \|\nabla f[i,j]\|_{2} = \sqrt{f_{x}[i,j]^{2} + f_{y}[i,j]^{2}} \\ & \|\nabla f[i,j]\|_{1} = |f_{x}[i,j]| + |f_{y}[i,j]| \\ & \|\nabla f[i,j]\|_{\infty} = \max\{|f_{x}[i,j]|, |f_{y}[i,j]|\} \end{split}$$

Contexte (5): Exemple du filtre spatiale – cas général



$$I_5(t+1) = I_1 * m_1 + I_2 * m_2 + \dots + I_9 * m_9$$

Contexte (6): Exemple du filtre – cas général

- \square Cet algorithme effectue pour un pixel : k^2 multiplications et $(k^2 1)$ additions
- \square cet algorithme effectue pour une image de taille N*N pixels (N = taille d'une ligne) :
 - N^2 [k^2 multiplications + (k^2 1) additions]
 - \rightarrow On dit que la complexité de l'algorithme est de l'ordre de N^2 (noté $O(N^2)$)
- \square pour un noyau (masque) de taille 3*3, on a ≈ 18 opérations
- \square pour un noyau (masque) de taille 31*31, on a \approx 1900 opérations
- \square pour une image avec N=512 et k=3, on a :
 - 9 multiplications par pixel
 - ❖ 2.4 M de multiplications par Image
 - ❖ 59 M de multiplications pour une cadence de 25 images par seconde
 - → soit une multiplication (8*8 bits) tout les 16 ns e


Contexte (7): Exemple du filtre – cas général

- \square Implantation séquentiel, pour un masque de taille k, une ligne image de taille N:
- calcul:
 - * T_k = temps de calcul d'un masque = $[k^2 multiplications + (k^2 1) additions]$
 - T_{im} temps de calcul d'image = $T_k * N^2$
- mémoire :

 - ❖ 2 bancs mémoire :mémoire (image originale) et mémoire −résultat soit une taille de 2* N² Pixels (2*N² octets)

Contexte (8): Exemple du filtre – Sobel





Filtrage en
$$x = (I_1 + 2*I_2 + I_3) - (I_7 + 2*I_8 + I_9)$$


Filtrage en
$$y = (I_3 + 2*I_5 + I_9) - (I_1 + 2*I_4 + I_7)$$

Contexte (9): Exemple du filtre – Sobel

☐ Filtre séparable : N = taille d'une ligne

$$H_{X} = \begin{bmatrix} -1 & -2 & -1 \\ 0 & 0 & 0 \\ -1 & 2 & 1 \end{bmatrix} = \begin{bmatrix} -1 \\ 0 \\ 1 \end{bmatrix} * \begin{bmatrix} 1 & 2 & 1 \\ 1 \end{bmatrix}$$

$$H_{X} = (1 + 2*z^{-1} + z^{-2})(1 - z^{-2N})X$$



☐ Filtre séparable → factorisable


$$H_{X} = (1 + z^{-1})^2 (1 - z^{-2N})X$$

$$\overrightarrow{x(i)}$$
 $\overrightarrow{Z^{-N}}$ $\overrightarrow{x(i-N)}$

Contexte (10): Exemple du filtre Médian



Image originale



i la liste des niveaux de gris d'un pixel est: [64,64,64,64,255,255,64,64,255].






Image filtrée par le Médian

TRI: ordre croissant **→**[64,64,64,64,64,255,255,255]

la valeur du pixel courant devient donc la 5 ème valeur de la liste soit 64





18

Contexte (11): Exemple du filtre Médian

Le filtre médian repose sur l'utilisation d'un algorithme de tri :

- tri par sélection
- tri par insertion
- * tri à bulles
 - \rightarrow Complexité en $O(n^2)$: n^2 comparaisons pour trier n valeurs
- tri rapide
 - \rightarrow Complexité en O(nlog(n)): nlog(n) comparaisons pour trier n valeurs

La valeur médiane = valeur se trouvant en n/2 des n valeurs triées

Contexte (12): Exemple du filtre Médian

Médian rapide : soit k la taille de matrice, k est un carré

Étape 1 : trier chaque ligne

Étape 2 : trier chaque colonne

Étape 3 : trier la diagonale secondaire

1	4	2		1	2	4	6 2	1	2	4	
8	7	<i>5</i>	Étape 1	5	7	8	Etape	1	3	6	
3	6	1		1	3	6		<i>5</i>	7	8	
			3 4 5	<	Ét	<mark>ape 3</mark>	N 1 3 6 8		20		

Contexte (13): Exemple du filtre Médian

Implantation du Tri:

Soit mM opérateur minMax tel que mM(a,b) = (min(a,b), max(a,b)) mM(a,b) = (b,a) si b < a= (a,b) sinon


L'opérateur mM \rightarrow simple permutation

Trier a, b, c consiste à :

- 1. Trier a,b : mM(a,b)
- 2. Trier b,c : mM(b,c)
- 3. Trier a,b : mM(a,b)



min en a, max en c la valeur médiane au milieu



Processeur RISC


Plan:

- 1. Architecture des ordinateurs et performance
- 2. Architecture des processeurs RISC


Cours 1: Architecture et performances

- 1. Evolution tehnologique : taux de croissance rapide
- 2. Performance relative
- 3. La loi d'Amdahl
- 4. Propriété de la localité des Références
- 5. Temps UC: Performance du processeur (UC)

Organisation d'un ordinateur – rappel (1)




Organisation d'un ordinateur (2)



- Pipeline : résolution des aléas, Réordonnacement des Instructions, Déroulage de Boucles, optimisation de code
- 2. Processeurs: Superpipeline, superscalaire, VLIW, DSP

Evaluation des Performances (1)



Evaluation des Performances (2)

- Deux paramètres peuvent être utilisés pour mesurer la performance d'un processeur:
 - le temps de réponse ou temps d'exécution d'une certaine tâche: temps écoulé entre le début et la fin d'exécution de la tâche
 - throughput: quantité total de travail réalisé dans un certain temps
- L'amélioration du temps de réponse implique toujours une amélioration du throughput. Toutefois, le contraire n'est pas toujours vrai: une augmentation du nombre de processeurs d'un ordinateur augmente le throughput, sans améliorer nécessairement le temps de réponse
- Nous allons considérer le temps d'exécution comme paramètre principal pour le calcul de la performance d'un processeur

Evaluation des Performances (3): Débit

• Débit : nombre d'opérations (tâches, instructions,) exécutées par unité de temps

Exemples:

- millions d'instructions / sec (MIPS)
- millions d'instructions-flottantes/ sec (MFLOPS)
- millions d'octets / sec (MBytes/sec)
- millions de bits / sec (Mbits/sec)
- images / sec
- Échantillons (samples) / sec
- transactions / sec (TPS)

Evaluation des performances (4) : temps d'exécution - performance

• X est n fois plus rapide qu'Y \rightarrow :

ExTime(Y)/ ExTime(X)= Performance(X)/ Performance(Y)

• Soit un programme s'exécutant sur la machine X :

 $Performance_X = 1 / Execution time_X$

• X est n fois plus rapide qu'Y \rightarrow :

 $Performance_{x} / Performance_{y} = n$

Evaluation des performances (5) : Loi d'Amdahl

ExTime_{new} = ExTime_{old} x
$$(1 - Fraction_{enhanced}) + Fraction_{enhanced}$$

Speedup_{enhanced}


$$Speedup_{overall} = \frac{ExTime_{old}}{ExTime_{new}} = \frac{1}{(1 - Fraction_{enhanced}) + Fraction_{enhanced}}$$

$$Speedup_{enhanced}$$

Speedup_{maximum} =
$$\frac{1}{(1 - Fraction_{enhanced})}$$

Evaluation des performances (6) : Loi d'Amdahl

• Instructions Flottantes : amélioration = 2 et seulement 10% des instructions sont des instructions Flottantes



Evaluation des performances (8): Temps d'exécution

- ◆ Le temps d'exécution dépend de trois facteurs:
 - le nombre d'instructions machine exécutées,
 - le nombre moyen de cycles d'horloge par instruction machine et
 - la période d'horloge



- augmenter la fréquence d'horloge
- améliorer l'organisation interne pour diminuer le CPI
- améliorer le compilateur pour diminuer le IC ou pour augmenter le taux d'utilisation des instructions avec un CPI moindre

Evaluation des performances (9) : nombre de Cycles Par Instruction

• Nombre de Cycles moyen par Instruction :

CPI = Cycles / Instruction Count
= (CPU Time * Clock Rate) / Instruction Count
CPU time = CycleTime *
$$\sum_{i=1}^{n}$$
 CPI_i * I_i

• Fréquence d'Instruction :


$$CPI = \sum_{i=1}^{n} CPI_{i} * F_{i} \quad où \quad F_{i} = \underbrace{I_{i}}_{Instruction Count}$$

- Temps d'exécution : $T_{ex} = NI * CPI * T_{C}$
- CPI = CPIprocesseur + CPImémoire + CPIe/s


Evaluation des performances (10) : Mesure du temps d'exécution

	Inst Count	CPI	Clock Rate
Programme	X		D _O
Compilateur	X	(X)	Archaine
Jeu d'Inst.	X	Х	Titech de
Organisation	X		X
Technologie			X


Instruction: différentes phases d'exécution




Processeur : chemin de données (Datapath)



Processeur : chemin de contrôle (Contolpath)



Phases d'exécution d'une instruction de type UAL



Phases d'exécution d'une instruction : Types : UAL, Mémoire et Branchement

ALU Instructions
Instruction Fetch
PC update
Decoding
Operand fetch
Execution
Write Back


Memory instructions Instruction fetch PC update Decoding Address computation Memory access Write back

Branch instructions
Instruction fetch
PC update
Decoding
Branch address
computation
Execute


- Integer Instructions
 IF/PC ID/RF EX WB
- FP Instructions
 IF/PC ID/RF EX1 EX2 ... WB
- Memory Instructions
 IF/PC ID/RF AC MA WB
- Branch Instructions de IF/PC ID/BAC/EX

Processeur : chemin de données (Datapath)

Instruction Decoding
Operand fetch



Exemples de modèles de Processeurs : Registre-mémoire, Load-Store




Processeur RISC

Caractéristiques générales d'un processeur RISC :

- Pipeline d'exécution des instructions
- Instructions de longueur fixe
- Format d'instructions à 3 adresses
- Codage simple et homogène des instructions
- Accès mémoire : uniquement par les instructions Load/Store
- Modes d'adressage simples

Exemple de Processeur Pentium (Intel)



Optimisation des temps de calcul et processeur RISC

Cours 2 : Architecture des processeurs RISC


1. Processeurs CISC : rappels sur les caractéristiques générales

2. Processeur RISC:

- 1. Technique du pipeline
- 2. Traitements des aléas
 - 1. Aléas structurels
 - 2. Aléas de données
 - 3. Aléas de Contrôle

Modèle d'exécution en pipeline (1)

Non-pipeliné (séquentiel)



 On dispose de n instructions à exécuter, chacune étant divisée en 5 sous-traitements nécessitant \(\tau\) unités de temps.

•
$$T_{\text{seq}} = 5n\tau$$

$$T_{\text{par}} = 5\tau + (n-1)\tau$$

$$A = \frac{^{T} \text{seq}}{^{T} \text{par}} = 5$$

• Cas - Idéal :
$$T_{pipeline} = \frac{T_{séquentiel}}{Profondeur-Pipeline}$$

Notion de latence d'un traitement

- Le programme comprend n opérations, l'opérateur pipeline est formé de k étages, et le temps de traversée d'un étage dure t
- \Rightarrow temps total : kt + (n-1)t.
- Une instruction décodée par unité de temps. Fin de la première instruction à la date kt. Toutes les t unités de temps, fin d'une nouvelle instruction.
- **D**urée totale : kt + (n-1)t = (k-1)t + nt.
- (k-1)t est appelé temps de latence. Temps durant lequel aucun résultat n'est disponible.

Accélération ou speed-up : A_k ou S_k

le facteur d'accélération ou speed-up : nombre de fois plus vite qu'en séquentiel.

$$S_k = \frac{t_1}{t_k} = \frac{nkt}{(k-1+n)t} \sim k$$
 lorsque n est grand.

le débit : fréquence de sortie du pipeline des instructions.


$$d = \frac{1}{t_{ExecInst}} = \frac{n}{(k-1+n)t} \sim \frac{1}{t}$$

 $\frac{1}{t}$ est souvent le cycle machine.

Accélération – pipeline (1): A_p

Processeur séquentiel:

Temps d'exécution moyen d'une instruction = Cycle d'horloge x CPI moyen



Processeur pipeline

 \rightarrow cycle d'horloge 11ns (10+1)

→ vitesse de l'étage le plus long

 $A_p = \frac{Tps \ moyen \ d'exécution \ d'une \ instruction \ sans \ pipeline}{temps \ moyen \ d'exécution \ d'une \ instruction \ avec \ pipeline}$

 $A_p = 44$ ns/11ns = 4 \rightarrow Le processeur avec pipeline est 4 fois plus rapide que le processeur séquentiel

Accélération – pipeline (2):

Processeur séquentiel : temps de cycle est égal à la somme des temps d'exécution de chaque étape :


1 1 0		1.0	10	
I IIInc I	I Xnc	I ()nc	l IIInc I	l /nc l
	-0119	10113	10112	/ 113

Processeur pipeline : temps de cycle = temps de traversée du plus long étage + le surcoût = 10ns + 1ns = 11ns


$$A_p = \frac{Tps \ moyen \ d'exécution \ d'une instruction sans pipeline}{temps moyen \ d'exécution \ d'une instruction avec pipeline}$$

A_p = 4,1 le processeur est 4,1 fois plus rapide que le processeur séquentiel Technique du pipeline → moyen d'améliorer le CPI, d'améliorer la fréquence d'horloge et parfois de faire les deux

Chemin de données (Datapath) du processeur DLX : 5 étapes



Chemin de données (Datapath)



Les différents cycles des instructions DLX

1. Cycle de lecture de l'Instruction : IF

```
RI \leftarrow M[CP]
CP_N \leftarrow CP + 4
```

2. Cycle de décodage de l'instruction/lecture registre : ID

```
A \leftarrow Regs [RI_6 - _{10}]
B \leftarrow Regs [RI_{11} - _{16}]
Imm \leftarrow ((RI_{16}))^{16} \# RI_{16} - _{11})
```

3. Cycle d'exécution/adresse effective : EX

3.1 Accès mémoire :

Sortie UAL ← A + Imm Instruction UAL Registre – Registre Sortie UAL ← A op B

3.2 Instruction UAL registre-Immédiat

Sortie UAL ← A op Imm

3.3 Branchement

Sortie UAL \leftarrow CP_N + Imm Cond. \leftarrow (A op 0)

Les différents cycles des instructions DLX

4. Cycle d'accès mémoire et de fin de branchement : MEM

4.1 Accès mémoire :

LMD ← Mem [SortieUAL] ou Mem [SortieUAL] ←B

4.2 Branchement:

Si (cond.) $CP \leftarrow SortieUAL sinon CP \leftarrow CP_N$

5. Cycle d'écriture du résultat : WB

5.1 Instruction UAL Registre-Registre:

Regs $[RI_{16} - {}_{20}] \leftarrow SortieUAL$


5.2 Instruction UAL Registre-Immédiat :

Regs $[RI_{11} - {}_{15}] \leftarrow SortieUAL$


5.3 Instruction de chargement :

 $Regs[RI_{11} - _{15}) \leftarrow LMD$


Pipeline de base du DLX



Exécution des Instructions : évolution du Pipeline




Aléa structurel : conflit de ressources




Aléa structurel : un seul port mémoire

Time (clock cycles)




Aléa structurel : un seul port mémoire

Time (clock cycles)




Aléa structurel - un seul port mémoire :


Solution \rightarrow architecture Harvard : double ports : MI et MD




Aléa de Données : exemple type lecture avant écriture (RAW)



Les aléas de données sur r1



Différentes types d'aléas de Données



RAW: Read After Write

WAR: Write After Read

WAW: Write After Write

RAR: Read After Read (n'est pas un aléa)

Dépendance de type RAW

• Instr_J présente une dépendance de donnée par rapport à l'Instr_I. L'Instr_J essaie de lire r1 <u>avant</u> que l'Instr_I ne l'écrive.

I: add r1,r2,r3 J: sub r4,r1,r3

 Cette dépendance est appelée une "dépendance vraie" (True Dependence) en compilation.

Dépendance de type WAR

Instr_J écrit dans r1 <u>avant</u> que l'Instr_I ne le lit.

```
I: sub r4,r1,r3
J: add r1,r2,r3
K: mul r6,r1,r7
```

• Elle est appelée "anti-dépendance" en compilation.

Dépendance de type WAW

• Instr_J écrit **r1** <u>avant</u> que l'Instr_I ne l'écrit.

```
I: sub r1,r4,r3
J: add r1,r2,r3
K: mul r6,r1,r7
```


 Elle est appelée "dépendance de sortie (output dependence) en compilation.

Résumé: Types de Dépendances


- RAW (Read After Write) : vraie dépendance.
- WAW (Write After Write): risque d'écriture dans le désordre (fausse dépendance).
- WAR (Write After Read): risque d'écriture avant lecture, i.e., avant qu'une donnée n'ait été utilisée (fausse dépendance).
- Pipeline simple : toutes les instructions sont exécutées dans l'ordre, on ne s'intéresse qu'aux dépendances RAW
- Si on décidait d'exécuter dans un autre ordre, il faudrait gérer les dépendances **WAR** et **WAW** pour être correct

Aléa de Données – gel du pipeline (suspension)

Exemple 1:




Lecture de l'ancienne valeur de r0



Aléa de Données – gel du pipeline (suspension)

Exemple 2:



Stalls ou NOP (No Opérations): insérer NOP

Performance du pipeline avec suspension

A_{p =} temps moyen d'une instruction sans pipeline temps moyen d'une instruction avec pipeline

- = <u>CPI non pipeliné x Temps de cycle non pipeliné</u> CPI pipeliné x Temps de cycle pipeliné
- = <u>CPInon pipeliné</u> x <u>Temps de cycle non pipeliné</u> <u>CPI pipeliné</u> Temps de cycle pipeliné

Pipeline -> Comme un moyen pour diminuer soit CPI soit le Temps de cycle

CPI pipeliné = CPI idéal + Cycles de suspension du pipeline/Instruction = 1 + Cycles de suspension du pipeline/Instruction

Si on néglige le surcoût de cycle lié au pipeline et si on suppose que les étages sont parfaitement équilibrés \rightarrow les temps de cycle des 2 processeurs peuvent être égaux :

 $A_p = CPI$ non pipeliné/ 1 + Cycles de suspension du pipeline /instruction

Performance du pipeline avec suspension

Cas - toutes les instructions prennent le même nombre de cycles :

- →CPI non pipeliné = profondeur du pipeline (soit P_P)
- \rightarrow A_p = P_P/ (1+cycles de suspension du pipeline/instruction)

S'il n'y a pas de suspensions du pipeline alors $A = P_P$

Si le pipeline est un moyen d'amélioration du temps de cycle, alors on peut supposer que CPI non pipeliné = CPI pipeline = 1

→A_p= CPI non pipeliné x Cycle d'h. sans pipeline CPI pipeliné Cycle d'h. avec pipeline

 $A_p = [1/(1 + \text{Cycle de suspension du pipeline/Instruction})] \times [\text{Cycle d'h. sans pipeline/Cycle d'h. avec pipeline}]$

Performance du pipeline avec suspension

Cas où les étages sont parfaitement équilibrés (pas de suroût) alors le temps de cycle du processeur pipeliné est plus petit que celui du processeur séquentiel (processeur non pipeline) :


Temps de cycle pipeliné = temps de cycle non pipeliné/ P_P = temps de cycle non pipeliné/ temps de cycle pipeliné

Si CPI idéal est de 1 mais les fréquences d'horloge diffèrent :


- $A_p = [1/(1 + \text{cycles de susp. du pipeline/Instr.}] \times (\text{Cycles d'h.sans pipeline} / \text{Cycle d'h. avec pipeline})$
 - = $[1/(1+ \text{ cycles de susp. du pipeline /Instr.}) \times P_P$

Amélioration - Aléa de Données : création - renvoi (bypath)

- solution matérielle : Ajout de chemins supplémentaires (renvois)



Amélioration - Aléa de données - solution : utilisation de chemins de renvoi (Forwarding)




moitié du cycle

moitié du cycle

Solution matérielle : verrouillage du pipeline + chemins de renvoi (forwarding paths)


Time (clock cycles)




Pour sub le résultat envoyé arrive trop tard (fin du cycle). Le délai ou latence du load ne peut être éliminé par le seul envoi \rightarrow Ajout d'un verrouillage du pipeline

Aléa de données - solution : verrouillage du pipeline + utilisation de chemins de renvoi (Forwarding)


Time (clock cycles)



Aléa de données - chemins de renvoi (Forwarding)



Solution matérielle : chemins de renvoi (forwarding paths)



Forwarding paths:


- $\cdot E \rightarrow E, M \rightarrow E$
- W**→**D

- Durant W les registres sont modifiés dans la 1ère moitié du cycle
- Durant D les registres sont lus lors de la deuxième phase du cycle

Regiter-file forwarding:

• W→D

Solution matérielle : chemins de renvoi (forwarding paths)



Aléas de données – solution : réordonnancement des instructions


Le compilateur réorganise le code pour éliminer les aléas, par exemple éviter qu'un chargement (load) soit suivi par une utilisation immédiate de la valeur chargée

Soit le calcul suivant :

$$a = b + c$$
;


$$d = e - f$$
;

Soit les variables a, b, c, d ,e, et f allouées en mémoire.




Aléas de données – solution : réordonnancement des instructions

- a = b + c; d = e + f
- -- load retardé:




Aléas de données – solution : réordonnancement des instructions

• Après réordonnancement :




Pas de suspensions


MIPS-Datapath avec les renvois(Forwarding)




Aléa de contrôle




Aléa de contrôle




Aléa de contrôle




Aléa de contrôle – solutions : insertion de nop / réordonnancement des instructions



Datapath du MIPS : réduction des suspensions dûs au branchement



Ordonnancement du délai de branchement



Le délai est remplacé par une instruction indépendante

Branchement pris₉
Avec un grande probabilité

Evaluation de l'accélération : cas du Branchement

 $A_p = P_P/(1 + Cycles de susp. du pipeline dus aux branchements$


Comme les cycles de susp. dus aux branchements sont fonction de la Fréquence des branchements

on obtient:

 $A_p = P_P/[1 + (Fréq. des branchements x Pénalité de branchement)]$

Parallélisme d'Instruction: analyse des dépendances

- 1. Les dépendances vraies (true dependence/flow dependence) : Il existe une dépendance vraie d'une instruction I1 vers une instruction I2 si I2 est placée après I1 et si I2 accède en lecture à un emplacement mémoire modifié par I1. On la note I1 δ f I2
- 2. Les anti-dépendances (anti depedence) : Il existe une anti-dépendance d'une instruction I1 vers une instruction I2 si I2 est placée après I1 et si I2 accède en écriture à un emplacement mémoire qui est lu par I1. On la note I1 δ I2.
- 3. Les dépendances de sortie (output dependence) : Il existe une dépendance de sortie d'une instruction I1 vers une instruction I2 si I2 est placée après I1 et si I2 modifie un emplacement mémoire précédemment modifié par I1. On la note I1 δ ° I2.



Dépendance de contrôle

- 1. Si la condition C conditionne l'exécution de I2, on dit qu'il y a une dépendance de contrôle de C vers I2, que l'on note C δ c I2.
- 2. Analyse des dépendances : suivant le résultat du test, Il existe :
 - une dépendance de sortie entre l1 et l2, car ces deux instructions modifient A
 - ou il existe une dépendance vraie entre l1 et l3, car l3 utilise A précédemment modifié par l1.

I1:
$$A=B+C$$

I2:
$$A=D+E$$

$$I3: F = A + G$$

Les boucles : dépendances au sein d'une boucle

- Les dépendances indépendantes des boucles (loop independent dependences), lorsque celles-ci existent sans la boucle,
- Les dépendances portées par les boucles (loop carried dependences), lorsqu'une instruction a besoin d'un emplacement mémoire modifié par l'itération précédente

- 1. Analyse de dépendance des données
- 2. Optimisation des instructions en supprimant certaines dépendances, permettant une parallélisation des instructions
- 3. Ordonnancement ou organisation des instructions en fonction de l'architecture cible.

Ces opérations d'optimisation sont effectuées sur le code intermédiaire fourni par la partie frontale du compilateur.


Les nouvelles techniques de compilation permettent aux compilateurs de générer un code optimal assurant un taux d'utilisation maximal des unités fonctionnelles du microprocesseur et une accélération des programmes

Le renommage

Le Renommage permet de renommer des variables afin de supprimer deux types de dépendances de données :

- les anti-dépendances
- les dépendances de sorties

La suppression de ces dépendances fait apparaître du parallélisme au niveau des instructions, c'est-à-dire des instructions indépendantes.



Renommage de variables

- La variable y de I1 est renommée en y' ce qui supprime la dépendance de sortie.
- Afin de ne pas modifier le résultat du programme, les variables y de I3 et I4, sont aussi renommées en y' et une instruction de compensation I5, sera ajoutée.
- Ce renommage a permis de supprimer deux dépendances.
- Le code séquentiel fait apparaître un parallélisme de 1 alors que le code séquentiel renommé fait apparaître un parallélisme de 2 car les instructions I1 et I2 sont exécutables en parallèle ainsi que I3 et I4

Le déroulement de boucle (Loop Unrolling)

Paralléliser les opérations contenues dans une boucle, s'il n'y a pas de dépendance entre les itérations.


Pour extraire un maximum de parallélisme, la technique du déroulement de boucle, consiste à travailler sur plusieurs itérations en même temps, c'est-à-dire à dupliquer le traitement de la boucle d fois.

Si une boucle répète un traitement N fois sur des données, le nombre d'itération de la boucle sera de N/d (partie entière de la division).

Les traitements restants seront réalisés en dehors de la boucle et le nombre sera égal au reste de la division N/d.

La nouvelle boucle pourra subir des transformations comme, le renommage des registres, etc...., afin de supprimer le plus de dépendances possible.

Le déroulement de boucle (Loop Unrolling)



Le code intermédiaire de la boucle doit subir des transformations pour que les traitements dupliqués dans la boucle soient indépendants.

Cela passe par une utilisation accrue des registres du microprocesseur, car il va falloir dupliquer tous les registres utilisés par la boucle d'origine, à savoir :

- Le registre mémorisant la valeur de A[i]
- Le registre mémorisant le résultat A[i]*B
- Le registre mémorisant le résultat A[i]*B+C

Cette indépendance va permettre aux copies 1 et 2 de s'exécuter en parallèle.

Pour déterminer le temps d'exécution de la boucle en cycle/itération, on admet qu'une instruction s'exécute en un seul cycle. Il faut 4 cycles pour exécuter les copies, étant donné qu'elles sont parallélisées et 2 cycles pour le test de fin de boucle, ce qui donne 6 cycles pour 2 itérations, soit 3 cycles par itération sur un processeur superscalaire de degré deux.

On peut remarquer que l'exécution du code intermédiaire non optimisé, de cette boucle, sur un processeur superscalaire de degré deux, n'améliore pas son temps d'exécution, faute de parallélisme. L'accélération du programme est de 6/3 soit 2.

Exercice:

Le corps de chaque itération est indépendant donc c'est une boucle parallèle.

Exécution de la boucle sans ordonnancement

		Démarre au cycle
LD	F0,0(R1)	1
nop		2
ADD	F4,F0,F2	3
nop		4
nop		5
SD	0(R1),F4	6
SUBI	R1,R1,#8	7
BNEZ	R1,BOU	8
nop		9
	nop ADD nop nop SD SUBI BNEZ	nop ADD F4,F0,F2 nop nop SD 0(R1),F4 SUBI R1,R1,#8 BNEZ R1,BOU

on a donc 9 cycles par itération.

Bou:	LD	F0,0(R1)	1
	nop		2
	ADD	F4,F0,F2	3
	SUBI	R1,R1,#8	4
	BNEZ	R1,BOU	5
	SD	8(R1),F4	6

Le temps d'exécution a été réduit de 9 à 6 cycles. On termine une itération et on range un élément du vecteur tous les 6 cycles, le traitement à proprement dit (chargement, addition et rangement) ne prend que 3/6 cycles. Les 3 cycles restants sont dus à la gestion de la boucle (SUBI, BNEZ) et une suspension.

Le déroulage de boucle permet d'augmenter le nombre d'instructions par rapport au branchement et aux Instructions de gestion de boucle.

Le déroulage de boucle permet d'augmenter le nombre d'instructions par rapport au branchement et aux Instructions de gestion de boucle.

Donc le déroulage de boucle consiste à dupliquer le corps de la boucle puis à adapter le code de terminaison de boucle.

BOU:	LDF ADDD SD	0,0(R1) F4,F0,F2 0(R1),F4	2 cycles 3 cycles 1 cycle	6 cycles
	LD ADDD SD	F6,-8(R1) F8,F6,F2 -8(R1),F8		6 cycles
	LD ADDD SD	F10,-16(R1) F12,F10,F2 -16(R1),F12		6 cycles
	LD ADDD SD	F14,-24(R1) F16,F14,F2 -24(R1),F16	2 cycles 3 cycles 1 cycle	6 cycles
	SUBI BNEZ	R1,R1,#32 R1, BOU	1 cycle 2 cycles	3 cycles


On a éliminé 3 branchements et 3 décrémentations de R1. Les adresses des chargements et des rangements ont été rectifiées pour permettre la fusion des instructions SUBI sur R1.

Sans ordonnancement cette boucle s'exécute en 27 cycles (4*6 +3). Soit 6.8 cycles pour chacun des quatre éléments.


BOU:	LD LD LD LD	F0,0(R1) F6,-8(R1) F10,-16(R1) F14,-24(R1)	Démarre au cycle 1 2 3 4
	ADDD	F4,F0,F2	5
	ADDD	F8,F6,F2	6
	ADDD	F12,F10,F2	7
	ADDD	F16,F14,F2	8
	SD	0(R1),F4	9
	SD	-8(R1),F8	10
	SD	-16(R1),F12	11
	SUB	R1,R1,#32	12
	BNEZ	R1,BOU	13
	SD	8(R1),F16	14

Le temps d'exécution de la boucle déroulée est de 14 cycles (soit 3.5 cycles par élément/ à 6.8 cycles avant ordonnancement et à 6 cycles avec ordonnancement pour la boucle non déroulée.


Annexe - Mémoire (1): temps d'accès (nsec)



Annexe - Mémoire (2) : Evolution des prix (\$/Mbyte)



Annexe - Consommation d'Energie (3)



Annexe - Récapulatif (4) : Evolution de la technologie

Processeur

- Densité: 30% par an
- Horloge: 20% par an

Mémoire

- DRAM capacité : 60% par an (4x tout les 3 ans)
- Vitesse: 10% par an
- Coût/bit : 25% par an

• Disque


Capacité : 60% par an

Annexe - Récapulatif (5) : Evolution de la technologie


Year of First Shipment Minimum Feature Size (µm)	1995 0.35	1998 0.25	2001 0.18	2004 0.13	2007 0.10	2010 0.07
					0.10	
Memory						
Bits/chip	64Mb	256Mb	1Gb	4Gb	16Gb	64Gb
Cost/bit (millicents)	0.017	0.007	0.003	0.001	0.005	0.0002
Microprocessor logic						
(high volume)						
Transistors/cm ²	4M	7M	13M	25M	50M	90M
Memory cache (bits/cm ²)	2M	6M	20M	50M	100M	300M
Cost/transistor (millicents)	1	0.5	0.2	0.1	0.05	0.02
ASIC logic (low volume)						
Transistors/cm ²	2M	4M	7 M	12 M	25M	40M
Design cost/transistor (millicents)	0.3	0.1	0.05	0.03	0.02	0.01

Source: National Technology Roadmap for Semiconductors, 1994.


Annexe - Récapitulatif (5) : Comparaison Processeur – Mémoire (Latence en ns)



Annexe - Récapitulatif (6) : Loi de MOORE




Annexe - Récapitulatif (7) : Hiérachie Mémoire



	Registres	Cache	Mémoire	Disque
Taille:	200 B	32 KB / 4MB	128 MB	20 <i>G</i> B
Latence:	3 ns	6 ns	60 ns	8 ms
\$/Mbyte:		\$100/MB	\$1.50/MB	\$0.05/MB
Taille-bloc	:: 8 B	32 B	8 KB	

large, petit, cher

Annexe Organisation d'un ordinateur Mono processeur (2) : architecture d'une carte mère



Annexe

microprocesseurs CISC (4):

```
IF ID EX MEM WB

IF ID EX MEM WB

IF ID EX MEM WB

IF ID EX MEM WB
```

```
80386: 8 cycles d'horloge par instruction
```

80486: 2 cycles d'horloge par instruction

80386: 1/8 (nbre d'instr. par cycle d'horloge)

80486: 1/2 (nbre d'instr. par cycle d'horloge)

80386 : F = 16 Mhz - P = 3w

80486 : F = 33 Mhz - P = 6w

J 2

Microprocesseurs RISC (5): Pipeline simple

IF	ID	EX	MEM	WB				
↓ <i>i</i>	IF	ID	EX	MEM	WB			
<i>t</i> →		IF	ID	EX	MEM	WB		
			IF	ID	EX	MEM	WB	
				IF	ID	EX	MEM	WB

Microprocesseurs RISC (13): Superscalaire

	IF	ID	EX	MEM	WB				
	IF	ID	EX	MEM	WB				
Ţ	,	IF	ID	EX	MEM	WB			
		IF	ID	EX	MEM	WB			
	,		IF	ID	EX	MEM	WB		
			IF	ID	EX	MEM	WB		
				IF	ID	EX	MEM	WB	
				IF	ID	EX	MEM	WB	
					IF	ID	EX	MEM	WB
					IF	ID	EX	MEM	WB

Microprocesseurs RISC (17): Vectoriel



Les processeurs vectoriels utilisent une architecture SIMD (Single Instruction Multiple Data). Il sont capables d'effectuer la même opération sur plusieurs données différentes en même temps.

Les processeurs actuels intègrent des unités de calcul vectoriel dédiées au multimédia :

- •MMX (Multi-Media eXtension) intégrée au Pentium MMX (registres 64 bits, entiers)
- •SSE (Streaming Simd Extension) apparu sur les Pentium III (128 bits, entiers ou flottants 32 bits)
- •SSE2 évolution du SSE sur le Pentium 4 (floattants 64 bits)
- •3D Now! version MMX/SSE des processeurs AMD apparue sur les K6-II (64 bits)


116 54

Microprocesseurs RISC (18): VLIW

IF	ID	EX	MEM	WB		
↓ <i>i</i>		EX				
t		EX				
		EX				
	IF	ID	EX	MEM	WB	
			EX			
			EX			
			EX			
		IF	ID	EX	MEM	WB

Annexe

Microprocesseurs RISC (19): VLIW



5818