

Sistemas secuenciales

Ejercitación

Sistemas secuenciales: ejercicios del libro


- Estos ejercicios permiten hacer una ejercitación básica e inmediata para afirmar los conceptos, después de leer el libro en el capítulo 8, haber presenciado la clase del lunes 1 de Junio y haber revisado las filminas de dicha clase en su primera parte (filmimas 1 a 28).
- *Latches SR*: 8.1, 8.2, 8.3
- *Gated latches SR*: 8.4, 8.5, 8.6, 8.7
- *Flip-flops D*: 8.8, 8.9, 8.10, 8.11
- *Flip-flops JK*: 8.12, 8.13, 8.14, 8.15, 8.16. 8.17

Sistemas secuenciales

Ejercicios adicionales
solo intentar hacer luego de afirmar los conceptos
con los ejercicios anteriores

Sistemas secuenciales: E01

- Complete el diagrama de tiempos correspondiente a un flip-flop D por flanco positivo, donde **e** es la entrada D y **s** es la salida Q.



Sistemas secuenciales: E02

- Considere la filmina 19 de la clase sobre Sistemas Secuenciales, en la cual se muestra cómo construir un *flip-flop* D en función de un *flip-flop* RS.
 - a) Realice la tablas de verdad y de transición del *flip-flop* D basado en las tablas del *flip-flop* RS.
 - b) Tomando el diagrama de tiempo de la filmina 20, muestre el diagrama de tiempo de R, S y Q del *flip-flop* RS

Sistemas secuenciales: E03


- Considere la filmina 21 de la clase sobre Sistemas Secuenciales, en la cual se muestra como construir un *flip-flop* T en base a un *flip-flop* RS
 - Realice la tablas de verdad y de transición del *flip-flop* T basado en las tablas del *flip-flop* RS.
 - Tomando el diagrama de tiempos de E01 y considerando que la señal **e** es la entrada T y que la entrada **clk** es la misma, realice los diagramas de R, S y Q.

Sistemas secuenciales: E04

- Considere la filmina 23 de la clase sobre Sistemas Secuenciales, en la cual se muestra como construir un *flip-flop* JK en base a un *flip-flop* RS (suponga que el flanco de *clk* activo es positivo).
 - Realice la tablas de verdad y de transición del *flip-flop* JK basado en las tablas del *flip-flop* RS.
 - Tomando el diagrama de tiempos de la filmina 24, realice los diagramas de R y S

Sistemas secuenciales: E05



- Complete el diagrama de tiempos correspondiente al flip-flop D por flanco positivo que se muestra en la filmina 27, donde **e** es la entrada D y **s** es la salida Q.



Sistemas secuenciales: E06

- En el circuito lógico secuencial siguiente, se muestra un multiplexer de dos entradas comandadas por la señal **L** de tal forma que cuando **L = 1**, se conecta **e con D** y cuando **L = 0**, se conecta **s con D**.
- Complete el diagrama de tiempos que se muestra, completando la evolución de la señal **s** (que, como se observa, al comienzo del diagrama se encuentra en nivel alto)

Sistemas secuenciales: E06 (2)



Sistemas secuenciales: E07

- Estudiando el funcionamiento de cada uno de los registros explicados, a saber: *PIPO*, *SISO*, *SIPO*, *PISO*
 - Explique con palabras que realiza cada uno de ellos
 - ¿Qué utilidad puede tener cada uno?
 - Investigue la utilidad de cada uno de estos registros

Sistemas secuenciales: E08

- Considere el *registro* presentado en la filmina 33 de la clase; se trata de un *registro SISO*
- Explique detalladamente cómo funciona y cómo se obtiene la tabla que aparece en la misma filmina.
- Suponga ahora que se reinicia el circuito en t_0 donde Q_0 , Q_1 , Q_2 y Q_3 son todos 0.
- Realice una tabla equivalente a la que se encuentra en la misma filmina con la siguiente secuencia de datos en D_{in} :
 - 1,1,1,1,0,1,0,1
- Muestre que, si se considera como un número binario al conjunto Q_0 , Q_1 , Q_2 y Q_3 , donde Q_0 es el dígito menos significativo y Q_3 es el dígito más significativo, el número t_{n+1} es el doble del número en t_n en módulo 2^4 o 16.

Sistemas secuenciales: E09

Considere el *ripple* counter de la filmina 40

- El diagrama de tiempo mostrado corresponde a un *up counter* donde se ha tenido en cuenta (quizás en forma exagerada para hacerlo evidente) el tiempo de propagación entre el flanco positivo de cada *Clk* a su respectiva salida *Q*. ¿Qué pasaría, teniendo en cuenta la escala adoptada, si se graficase también el diagrama temporal de *Q3*?
- Rehaga lo mostrado en la filmina 40 si en vez de estar conectado Q_{negado} de cada *flip-flop* al siguiente *Clk*, estuviese conectado *Q*