01076006 Digital System Fundamentals 2563/1

ภาควิชาวิศวกรรมคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

การทดลองที่ 7 วงจรจับเวลาโดยใช้วิธี Schematic บนบอร์ด FPGA วัตถูประสงค์

- 1. เพื่อให้นักศึกษาฝึกใช้งานโปรแกรมช่วยการออกแบบวงจรดิจิตอลให้เก่งขึ้น
- 2. เพื่อให้นักศึกษาฝึกการใช้งาน FPGA ให้คล่องตัว
- 3. เพื่อให้นักศึกษาฝึกการออกแบบวงจรดิจิตอลอย่างเป็นระบบ

การทดลอง

- 1. ให้นักศึกษานำเอกสารใบตรวจการทดลองให้อาจารย์หรือผู้ควบคุมการทดลองเซ็นรับรองเอกสารก่อน เริ่มทำการทดลองภายใน 1 ชม. แรกของตารางชั่วโมงปฏิบัติของอาทิตย์ที่ทำการทดลองนี้
- 2. ให้นักศึกษาสร้างนาฬิกาจับเวลาโดยมีข้อกำหนดดังนี้
 - 1.1 ให้มีปุ่มกดเพื่อให้เวลาเริ่มเดินเมื่อเริ่มจับเวลา และกดอีกหนึ่งครั้ง(ปุ่มเดิม) เพื่อหยุดเวลาชั่วคราว (กดอีกครั้งเพื่อนับต่อ สลับกันไปเรื่อยๆ)
 - 1.2 ให้มีปุ่มกดเพื่อลบเวลาให้เป็น 00:00 ขณะที่เวลาหยุดเดิน (ขณะกำลังจับเวลาไม่สามารถกดลบ เวลาได้)
 - 1.3 แสดงผลเวลาการนับเป็นหน่วยนาทีและวินาทีบนตัวเลขแสดงผลเจ็ดส่วน (7-segment) จำนวน อย่างละ 2 หลัก (นาที 00 – 99, วินาที 00 - 59)
 - 1.4 ให้มีจุดหนึ่งจุดตรงกลางระหว่างนาทีและวินาทีกระพริบทุกวินาที (ติดครึ่งวินาที ดับครึ่งวินาที) เหมือนนาฬิกาโดยทั่วไป
- 3. ให้นักศึกษาออกแบบวงจรแบบ Top-Down Design ในกระดาษก่อน แล้วจึงทำวงจรนาฬิกาใน คอมพิวเตอร์เพื่อ Download as FPGA ในส่วนที่เป็น PROM

หมายเหตุ กรุณาอ่านหมายเหตุท้ายใบตรวจการทดลองให้ละเอียด

ใบตรวจการทดลองที่ 7

วัน/เดือน/ปี [🗌 กลุ่มเช้า 🔲 กลุ่มบ่าย 🔲 กลุ่มเย็น
รหัสนักศึกษา ชื่อ-นามส	កុត
การตรวจการทดลอง	🗌 บันทึกคะแนนแล้ว
การทดลองข้อ 1 ลายเซ็นผู้ควบคุมการท 🔲 ไม่หักส่งช้า	
การทดลองข้อ 3 ลายเซ็นอาจารย์	(Top-Down Design)
	ดลอง (Perfect circuit) ป็น 20% 🔲 หักเพิ่มเป็น 30% 🔲 หักเพิ่มเป็น 40%
🗆 หักเพิ่มเป็น 50% 🛭 หักเพิ่มเ	ป็น 60% 🛘 หักเพิ่มเป็น 70% 🔲 หักเพิ่มเป็น 80%
🗌 หักเพิ่มเป็น 90%	

<u>หมายเหตุ</u>

- 1. <u>ตั้งแต่การทดลองที่ 6 เป็นต้นไป ไม่รับใบตรวจการทดลองที่มีร่องรอย</u> การแก้ไข ขูด ลบ ขีด ฆ่า เปลี่ยนแปลงทุกชนิด
- 2. หากไม่ทำตามข้อกำหนดในการทดลองข้อที่ 1 หัก 50%
- 3. หากส่งวงจรตามข้อ 3 ให้ตรวจแล้วผิดพลาด หักเพิ่มครั้งละ 10%
- 4. การทดลองนี้จำกัดการหักคะแนนไม่เกิน 90%