



Описание на Verilog/SystemVerilog



Ветвь синтеза

Синтезатор Yosys



Список соединений (JSON)

Конвертер (Go)

Модуль разбора списка соединений (yosys.go)

Модуль генерации моделей ячеек (cellgen.go)

Модуль размещения и трассировки (layout.go)

Модуль RTL-абстракции (abstractor.go)

Модуль формирования выходного файла (falstad.go)

Вентильная схема (файл Falstad)


RTL-схема (файл Falstad)

Интерактивная симуляция вентильной схемы (Falstad)


Интерактивная симуляция RTL-схемы (Falstad)

Ветвь поведенческой симуляции

Компилятор Verilator



Среда исполнения SystemC



Временная диаграмма (файл VCD)

Просмотр временных диаграмм (GTKWave)