

Результаты функционального тестирования

<i>№</i>	<i>Название</i>	<i>Описание теста</i>	<i>Результат</i>
<i>1</i>	<i>TestLoadVerilog</i>	<i>Загрузка Verilog / SystemVerilog</i>	<i>Пройден</i>
<i>2</i>	<i>TestSynthesis</i>	<i>Логический синтез нетлиста</i>	<i>Пройден</i>
<i>3</i>	<i>TestBehavioralSim</i>	<i>Поведенческая симуляция</i>	<i>Пройден</i>
<i>4</i>	<i>TestGateLevelSchema</i>	<i>Вентильная схема Falstad</i>	<i>Пройден</i>
<i>5</i>	<i>TestRtlSchema</i>	<i>Структурное RTL-представление</i>	<i>Пройден</i>
<i>6</i>	<i>TestWaveformView</i>	<i>Просмотр временных диаграмм</i>	<i>Пройден</i>
<i>7</i>	<i>TestLevelSwitch</i>	<i>Переключение уровней абстракции</i>	<i>Пройден</i>

№	Тестовая схема	Время /convert, с	Время /simulate, с	Результат
1	counter	0,42	0,12	Норма
2	shiftreg	0,52	0,14	Норма
3	fsm	0,68	0,16	Норма
4	alu	1,45	0,21	Норма
5	uart_tx	2,31	0,34	Норма

Копировал Формат A1