ПРАВИТЕЛЬСТВО РОССИЙСКОЙ ФЕДЕРАЦИИ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ «ВЫСШАЯ ШКОЛА ЭКОНОМИКИ»

Факультет компьютерных наук Департамент программной инженерии

Утверждаю

Академический руководитель

образовательной программы «Программная инженерия»

Согласовано

Научный сотрудник

программирования

института системного

				-	партамен [.] нд. техн. н	га программной аук
		Батузов К. А.			Шилов	B. B.
	" ————————————————————————————————————	2018 г	,, ,, 		2018 г	
	АЛГОРИТ	М ДЛЯ ГЛОБАЛЬНО ЭМУЛЯТОРЕ QEM	ГО РАСПР ИU И ЕГО I	ЕДЕЛЕ РЕАЛИ	НИЯ РЕ ЗАЦИЯ	ГИСТРОВ В
та		Поясни	тельная запи	іска		
и да		лист	/ТВЕРЖДЕН	RN		
Подп. и дата		RU.17701	729.509000 8	1 01-1		
убл.]					
Ø				Ступс	OUT FOVEEL	БПИ 151 НИУ ВШЭ
Инв.						Абрамов А.М.
Взам. инв. № Инв. № дубл.]			" "		2018 г
т. ине						
Взал						
дата						
Подп. и дата						
			2018			
№ подл.			2010			
8						

УТВЕРЖДЕНО RU.17701729.509000 81 01-1

АЛГОРИТМ ДЛЯ ГЛОБАЛЬНОГО РАСПРЕДЕЛЕНИЯ РЕГИСТРОВ В ЭМУЛЯТОРЕ QEMU И ЕГО РЕАЛИЗАЦИЯ

Пояснительная записка

RU.17701729.509000 81 01-1

Листов 17

Инв. № подл. и дата Взам. инв. № Инв. № дубл. Подл. и дата

2018

Содержание

1	Введение	3
	1.1 Наименование	 3
	1.2 Краткая характеристика	 3
	1.3 Основание для разработки	 3
2	Назначение разработки	4
	2.1 Функциональное назначение	 4
	2.2 Эскплутационное назначение	 4
3	Технические характеристики	5
	3.1 Постановка задачи на разработку программы	 5
	3.2 Описание алгоритма и функционирования программы	 5
	3.2.1 Выбор алгоритма	 5
	3.2.2 Основные определения и структуры данных	 8
	3.2.3 Описание алгоритма	 11
	3.3 Метод организации входных и выходных данных	 13
	3.3.1 Описание метода входных и выходных данных	 13
	3.4 Выбор состава технических средств	 13
	3.4.1 Состав технических и програмных средств	 13
4	Технико-экономические показатели	14
	4.1 Оринтировочная экономическая эффективность	 14
	4.2 Экономические преимущества разработки	 14
5	Источники, используемые при разработке	15
	5.1 Список используемой литературы	 15
6	Приложение 1. Терминология	16
	6.1 Терминология	 16

Изм.	Лист	№ докум.	Подп.	Дата
RU.17701729.509000 81 01-1				
Инв. №подл.	Подп. и дата	Взам. инв. №	Инв. №дубл.	Подп. и дата

1. Введение

1.1. Наименование

Наименование: «Алгоритм для глобального распределения регистров в эмуляторе QEMU и его реализация».

Наименование на английском: «Algorithm for global management of registers in the QEMU emulator and its implementation».

1.2. Краткая характеристика

Цель работы - составить и реализовать алгоритм для глобального распределения регистров в эмуляторе QEMU. В задачи работы вошло рассмотрение уже существующих алгоритмов, разработка алгоритма и его реализация. Рассмотрение уже существующих алгоритмов для глобального распределения регистров позволило выявить их характеристики. Основываясь на анализе разработан алгоритм для глобального распределения регистров. В состав работы также вошло создание демонстрационных исходных данных (файлов) для проверки работы алгоритма. Входной для эмулятора файл программы в формате ELF, удовлетворяющий требованиям входных данных, может быть получен в результате компиляции исходного кода одним из компиляторов, например gcc или Ilvm.

1.3. Основание для разработки

Разработка программы ведется на основании приказа декана факультета компьютерных наук Национального исследовательского университета «Высшая школа экономики» №2.3-02/1112-01 от 12.12.2017 «Об утверждении тем, руководителей курсовых работ студентов образовательной программы Программная инженерия факультета компьютерных наук».

Изм.	Лист	№ докум.	Подп.	Дата
RU.17701729.509000 81 01-1				
Инв. №подл.	Подп. и дата	Взам. инв. №	Инв. №дубл.	Подп. и дата

2. Назначение разработки

2.1. Функциональное назначение

Функциональным назначением разработки является предоставление пользователю возможности ускорить работу эмулятора QEMU.

2.2. Эскплутационное назначение

Реализованный алгоритм предназначен для включения в сборку программы QEMU на операционной системе Linux. Алгоритм может использоватся любым пользователем желающем ускорить работу эмулятора QEMU. Исходный код может использоваться в учебных целях как пример реализации алгоритма тесно взаимодействующего с внутренними механизмами QEMU.

Изм.	Лист	№ докум.	Подп.	Дата
RU.17701729.509000 81 01-1				
Инв. №подл.	Подп. и дата	Взам. инв. №	Инв. №дубл.	Подп. и дата

3. Технические характеристики

3.1. Постановка задачи на разработку программы

Цель работы - составить и реализовать алгоритм для глобального распределения регистров в эмуляторе QEMU.

Задачи работы:

- 1. Изменение алгоритма анализа жизни переменных.
- 2. Определение наиболее подходящих переменных для помещения их на регистры во время пересечения границы базовых блоков.
- 3. Изменение логики сохранения регистров в память.
- 4. Изменение логики поиска свободных регистров и освобождения регистров.
- 5. Изменение логики работы аллокатора регистров.
- 6. Внедрение дополнительного прохода по массиву инструкций для определения точек для загрузки регистров из памяти и сброса их в память.

3.2. Описание алгоритма и функционирования программы

3.2.1.Выбор алгоритма

Одной из актуальных задач в области програмной эмуляции является увеличение ее производительности.

Эмулятор QEMU - это полносистемный эмулятор с открытым исходным кодом позволяющий виртуализировать вычислительные системы с процессором, памятью и периферийными устройствами. В часности QEMU позволяет, например, воспроизводить работу программы скомпилированой для архитектуры процессоров ARM на другой архитектуре, например, на x86_64.

QEMU использует динамическую двоичную трансляцию, компилируя код для исполнения в процессе работы. На данный момент алгоритмы оптимизации, в частности, алгоритм распределения регистров, являются локальными. Они работают только в пределах одного базового блока.

Данная курсовая работа нацелена на написание алгоритма глобального распределения регистров. Алгоритм должен распределить и назначить регистры переменным внутри одного блока трансляции.

Алгоритм заключается в определении точек программы наиболее подходящих с точки зрения производительности работы эмулятора для загрузки переменных на регистры и для сохранения регистров в память. Для этого алгоритм оценивает влияние каждой переменной на производительность (вес переменной). Далее основываясь на очередности инструкций внутреннего представления QEMU производится поиск точек для загрузки и сохранения переменных в регистры. Более трудоемкие алгоритмы основанные, например, на раскраске графа не подходят для QEMU из за их относительно

Изм.	Лист	№ докум.	Подп.	Дата
RU.17701729.509000 81 01-1				
Инв. №подл.	Подп. и дата	Взам. инв. №	Инв. №дубл.	Подп. и дата

долгого времени работы, с другой стороны алгоритмы основанные на линейном сканировании в действительности оказались сложны в реализации так как требовали работы не только самого алгоритма для распределения регистров, но и реализации анализа достижимых переменных.

Для оценки веса переменной используется один из наиболее простых способов. Оценивается частота встречаемости переменной в качестве входного или выходного параметра в инструкциях текущего блока трансляции.

Некоторые операции имеют ограничения по использованию регистров, которые необходимо принимать во внимание. Например, INDEX_op_exit_tb или INDEX_op_call, обозначающие выход из блока трансляции или вызов функции требуют чтобы перед их выполнением значения регистров были сохранены в память а сами регистры были свободны для использования.

Результаты работы алгоритма хранятся в структуре TCGOp, там же где хранятся результаты работы анализа жизни переменных. Таким образом результаты работы алгоритмов доступны аллокатору регистров, который использует информармацию и от анализа жизни переменных, и от алгоритма глобального распределения регистров, для того чтобы выбрать наиболее подходящие с точки зрения производительности точки для сохранения и загрузки переменных в регистры.

Алгоритм глобального распределения регистров работает во время перевода кода из внутреннего представления QEMU в коды команд для основной архитектуры. А именно при вызове функции tcg gen code файла tcg/tcg.c

Изм.	Лист	№ докум.	Подп.	Дата
RU.17701729.509000 81 01-1				
Инв. №подл.	Подп. и дата	Взам. инв. №	Инв. №дубл.	Подп. и дата




Рис. 1: Цикл трансляции и выполнения. Алгоритм распределения регистров запускается из фунцкции tcg gen code

Изм.	Лист	№ докум.	Подп.	Дата
RU.17701729.509000 81 01-1				
Инв. №подл.	Подп. и дата	Взам. инв. №	Инв. №дубл.	Подп. и дата

При разработке алгоритма необходимо было учесть особенности инструкций внутреннего представления QEMU, в особенности те что влияют на переходы между базовыми блоками и входами/выходами из блоков трансляции. Некоторые инструкции, такие как саll в рамках договора о вызове на платформе x86_64 требуют синхронизировать переменные в регистрах с памятью.

BR	Branch somewhere?	
BRCOND	Test two operands and conditionally branch to a label	if (arg1 <condition> arg2) goto label</condition>
CALL	Call a helper function	
GОТО_ТВ	Goto translation block	
EXIT_TB	Exit translation block	
SETCOND	Compare two operands	ret = arg1 <condition> arg2</condition>
SET_LABEL	Mark the current location with a label	label:

Рис. 2: Инструкции внутреннего представления QEMU для перехода между блоками

3.2.2. Основные определения и структуры данных

Структура TCGContext используется для хранения информации при генерации кодов команд. Данная структура содержит массив с инструкциями текущего блока трансляции во внутреннем представлении QEMU gen_op_buf, аргументы для каждой инструкции содержится в отдельном массиве gen_opparam_buf. Ниже приведено ее полное определение:

```
struct TCGContext {
  uint8 t *pool cur, *pool end;
  TCGPool *pool first, *pool current, *pool first large;
  int nb_labels;
  int nb globals;
  int nb temps;
  int nb indirects;
  /* goto tb support */
  tcg insn unit *code buf;
  uint16 t *tb jmp reset offset; /* tb->jmp reset offset */
  uintptr_t *tb_jmp_insn_offset; /* tb->jmp_target_arg if direct_jump */
  uintptr_t *tb_jmp_target_addr; /* tb->jmp_target_arg if !direct_jump */
  TCGRegSet reserved regs;
  intptr\_t\ current\_frame\_offset;
  intptr_t frame_start;
  intptr t frame end;
  TCGTemp *frame temp;
  tcg insn unit *code ptr;
  // choose a temporary (local temp or global) to be placed on the register and kept there
  GAVar drag through [REGS FOR GLOBAL ALLOC];
  int drag_through_len;
  int exits_count;
#ifdef CONFIG PROFILER
```

Изм.	Лист	№ докум.	Подп.	Дата
RU.17701729.509000 81 01-1				
Инв. №подл.	Подп. и дата	Взам. инв. №	Инв. №дубл.	Подп. и дата

```
/* profiling info */
  int64 t tb count1;
  int64 t tb count;
  int64 t op count; /* total insn count */
  int op count max; /* max insn per TB */
  int64_t temp_count;
  int temp_count_max;
  int64_t del_op_count;
  int64_t code_in_len;
  int64_t code_out_len;
  int64_t search_out_len;
  int64\_t interm\_time;
  int64_t code_time;
  int64 t la time;
  int64 t opt time;
  int64_t restore_count;
  int64_t restore_time;
#endif
\# if def\ CONFIG\_DEBUG\_TCG
  int temps_in_use;
  int goto_tb_issue_mask;
\# endif
  int gen next op idx;
  int gen next parm idx;
  /* Code generation. Note that we specifically do not use tcg insn unit
    here, because there's too much arithmetic throughout that relies
    on addition and subtraction working on bytes. Rely on the GCC
    extension that allows arithmetic on void*. */
  void *code_gen_prologue;
  void *code_gen_epilogue;
  void *code gen buffer;
  size t code gen buffer size;
  void *code gen ptr;
  void *data_gen_ptr;
   /* Threshold to flush the translated code buffer. */
  void *code gen highwater;
  TBContext tb ctx;
   /* Track which vCPU triggers events */
  CPUState *cpu;
                                 /* * trans */
                                   /* * exec */
  TCGv env tcg env;
   /* These structures are private to tcg-target.inc.c. */
#ifdef TCG TARGET NEED LDST LABELS
  struct TCGLabelQemuLdst *ldst labels;
\# endif
#ifdef TCG TARGET NEED POOL LABELS
  struct TCGLabelPoolData *pool labels;
#endif
  TCGTempSet free temps[TCG TYPE COUNT * 2];
  TCGTemp temps[TCG MAX TEMPS]; /* globals first, temps after */
  /* Tells which temporary holds a given register.
    It does not take into account fixed registers */
```

Изм.	Лист	№ докум.	Подп.	Дата
RU.17701729.509000 81 01-1				
Инв. №подл.	Подп. и дата	Взам. инв. №	Инв. №дубл.	Подп. и дата

```
TCGTemp *reg_to_temp[TCG_TARGET_NB_REGS];

TCGOp gen_op_buf[OPC_BUF_SIZE];

TCGArg gen_opparam_buf[OPPARAM_BUF_SIZE];

uint16_t gen_insn_end_off[TCG_MAX_INSNS];
target_ulong gen_insn_data[TCG_MAX_INSNS][TARGET_INSN_START_WORDS];
};
```

Структура ТСGOр хранит в себе информацию об инструкции, о ее параметрах и типе. В ней содержится информация полученная в ходе работы алгоритма для анализа жизни переменных и информация полученная в ходе работы алгоритма глобального распределения регистров. В частности результаты анализа жизни переменных используются чтобы подсказать аллокатору регистров, что переменная больше не используется в данном базовом блоке, а результаты алгоритма по глобальному распределению регистров используются для того чтобы подсказать аллокатору регистров, когда переменную стоит протащить в следующий базовый блок, а когда их стоит сохранить в память и освободить регистры.

```
typedef struct TCGOp {
  TCGOpcode opc : 8;
                              /* 8 */
   /* Index of the prev/next op, or 0 for the end of the list. */
  unsigned prev : 10;
                          /* 18 */
                            /* 28 */
  unsigned next : 10;
   /* The number of out and in parameter for a call. */
                         /* 32<sup>*</sup>/
  unsigned calli: 4;
                           /* 34 */
  unsigned callo : 2;
   /* Index of the arguments for this op, or 0 for zero-operand ops. */
  unsigned args : 14;
                           /* 48 */
  /* Lifetime data of the operands. */
  unsigned life : 16;
                         /* 64 */
  bool\ ga\_pre\_load\_regs;
  bool ga_post_load_regs;
  bool ga_sync_regs;
  bool ga free regs;
} TCGOp;
```

Структура GAVar (Global Allocator Variable) используется на этапе оценки веса переменных. Осуществляется проход по массиву инструкций, подчитывается какие переменных наиболее часто выступают в роли входных или выходных параметров. Эта информация храниться в массиве структур GAVar.

```
typedef struct GAVar {
#ifdef CONFIG_DEBUG_TCG
char* name; //< name of variable as assigned by QEMU
#endif
int count; //< weight of var
TCGTemp *ts; //< pointer to actual temp
} GAVar;
```

Изм.	Лист	№ докум.	Подп.	Дата
RU.17701729.509000 81 01-1				
Инв. №подл.	Подп. и дата	Взам. инв. №	Инв. №дубл.	Подп. и дата

B QEMU есть набор инструкций внутреннего представления для записи и чтения памяти. Они приведены ниже. Однако в связи с тем что алгоритм распределения регистров работает только с глобальными переменными для загрузки переменной на регистр и для созранения ее в память использовалась команда MOV.

LD8S	Load an 8bit quantity from host memory and sign extend
LD8U	Load an 8bit quantity from host memory and zero extend
LD16S	Load a 16bit quantity from host memory and sign extend
LD16U	Load a 16bit quantity from host memory and zero extend
LD32S	Load a 32bit quantity from host memory and sign extend
LD32U	Load a 32bit quantity from host memory and zero extend
LD64	Load a 64bit quantity from host memory
LD	Alias to target native sized load
ST8	Store a 8bit quantity to host memory
ST16	Store a 16bit quantity to host memory
ST32	Store a 32bit quantity to host memory
ST	Alias to target native sized store

Рис. 3: Инструкции внутреннего представления QEMU для чтения и записи памяти

3.2.3. Описание алгоритма

Первым этапом работы алгоритма является запуск алгоритма для анализа жизни переменных. Анализ жизни переменных используется для того чтобы снизить количество одновременно используемых регистров. Если становится понятно, что аргумент операции далее в базовом блоке не используется, алгоритм анализа жизни переменных помечает аргумент либо как кандидата на синхронизацию, в случае если это глобальная или локальная переменная, либо как мертвого в случае если это простая переменная или константа.

Определение веса переменных осуществляется в процессе прохода по массиву инструкций текущего блока трансляции и подсчета количества использований для каждой из глобальных переменных. Внутреннее представление QEMU различает несколько типов переменных: переменные, глобальные переменные, локальные переменные и константы. Простые переменные существуют только внутри базового блока, их значение не используется после выхода из блока. Локальные переменные мало используются в теку-

Изм.	Лист	№ докум.	Подп.	Дата
RU.17701729.509000 81 01-1				
Инв. №подл.	Подп. и дата	Взам. инв. №	Инв. №дубл.	Подп. и дата

щей реализации QEMU. Алгоритм глобального распределения регистров рассматривает только глобальные переменные.

После просмотра всех параметров для всех инструкций данного блока трансляции и подсчета веса для каждой переменной, выбираются несколько самых часто встречаемых переменных. Ниже приведен фрагмент кода для выбора нескольких самых весомых переменных:

```
// for each variable
for (int i=0; i < metas_len; i++) {
    // find current smallest occurence in drag_through
    int min_known_idx = 0;

    for (int k=0; k < REGS_FOR_GLOBAL_ALLOC; k++) {
        if (s->drag_through[k].count < s->drag_through[min_known_idx].count) {
            min_known_idx = k;
        }
    }

    // check if current var is larger
    if (metas[i].count > s->drag_through[min_known_idx].count) {
        s->drag_through[min_known_idx] = metas[i];
    }

}

// choose whichever is smaller
s->drag_through_len = (metas_len < REGS_FOR_GLOBAL_ALLOC) ? metas_len : REGS_FOR_GLOBAL_ALLOC;</pre>
```

Следующим шагом является определение тех инструкций когда переменные должны занять регистры и когда они должны их освободить. Для этого производится еще один проход по массиву инструкций текущего блока трансляции и с учетом контекста и внутреннего состояния операции помечаются флагами. Упрощенный фрагмент кода отвечающий за расставление флагов приведен ниже:

```
for (oi = s->gen op buf[0].next; oi != 0; oi = oi next) {
  TCGOp * const op = \&s->gen_op_buf[oi];
  TCGOpcode opc = op->opc;
  const TCGOpDef *def = &tcg op defs[opc];
  TCGArg * const args = \&s->gen opparam buf[op->args];
  oi next = op->next;
  switch (opc) {
  case INDEX op insn start:
     if (! has global reg alloc init) {
        has global reg alloc init = true;
        op->ga pre load regs = true;
     break;
  case INDEX_op_set_label:
     if (arg label(args[0]) == early exit label) {
        dont spill on next exit tb = true;
     break;
  case INDEX op call:
```

Изм.	Лист	№ докум.	Подп.	Дата
RU.17701729.509000 81 01-1				
Инв. №подл.	Подп. и дата	Взам. инв. №	Инв. №дубл.	Подп. и дата

```
// before the call must sync and free regs
op->ga_sync_regs = true;
op->ga_free_regs = true;
op->ga_post_load_regs = true;
break;
}
```

После этого контроль переходит непосредственно к механизму аллокации регистров, который основываясь на работе анализа жизни переменных и алгоритма глобального распределения регистров решает когда и какую переменную поместить из памяти на регистр, а когда поместить обратно в память. Собственно механизм аллокации регистров также занимается и вызовом функций для генерации кодов команд.

3.3. Метод организации входных и выходных данных

3.3.1. Описание метода входных и выходных данных

Входными данными для работы алгоритма является массив инструкций для блока трансляции в формате внутреннего представления эмулятора QEMU. Для работы алгоритма необходима исполняемая программа, которая может быть запущена в эмуляторе QEMU. Входной файл исполняемой программы может быть создан в любой среде разработки на платформе которую поддерживает эмулятор QEMU, например, x86_64 с операционной системой Linux.

- 1. Файл программы должен представлять собой исполняемый файл предназначенный для запуска в userspace операционной системы Linux на архитектуре x86_64.
- 2. Файл программы должен быть предоставлен в формате ELF.

Выходными данными для алгоритма являются коды команд для архитектуры х86 64.

3.4. Выбор состава технических средств

3.4.1. Состав технических и програмных средств

Для работы алгоритма в эмуляторе QEMU необходимо учесть следующие системные требования:

- 1. Компьютер, оснащенный:
 - (а) 64-разрядный (х86 64) процессор с тактовой частотой 1 гигагерц (ГГц) или выше;
 - (b) 2 ГБ оперативной памяти (ОЗУ);
 - (с) 1.5 ГБ свободного места на жестком диске;
- 2. Монитор
- 3. Мышь
- 4. Клавиатура

Изм.	Лист	№ докум.	Подп.	Дата
RU.17701729.509000 81 01-1				
Инв. №подл.	Подп. и дата	Взам. инв. №	Инв. №дубл.	Подп. и дата

4. Технико-экономические показатели

4.1. Оринтировочная экономическая эффективность

Оринтировочная экономическая эффективность не рассчитывается.

4.2. Экономические преимущества разработки

Оринтировочны экономические преимущества разработки не рассчитывается.

Изм.	Лист	№ докум.	Подп.	Дата
RU.17701729.509000 81 01-1				
Инв. №подл.	Подп. и дата	Взам. инв. №	Инв. №дубл.	Подп. и дата

5. Источники, используемые при разработке

5.1. Список используемой литературы

- 1. Bellard Fabrice. QEMU, a Fast and Portable Dynamic Translator Proceedings of the Annual Conference on USENIX Annual Techinal Conference. 2005.
- 2. Smith J., Nair R. Virtual Machines: Versatile Platrofms for Systems and Processes 500 Sansome Strees, Suite 400, San Francisco Morgan, CA 94111: Elsevier Inc., 2005
- Quality and Speed in Linear-scan Register Allocation
 Omri Traub, Glenn Holloway, Michael D. Smith
 Harvard University, Division of Engineering and Applied Sciences Cambridge, MA 02138
- REGISTER ALLOCATION & SPILLING VIA GRAPH COLORING G. J. Chaitin IBM Research, P.O.Box 218, Yorktown Heights, NY 10598
- Linear Scan Register Allocation MASSIMILIANO POLETTO, Laboratory for Computer Science, MIT VIVEK SARKAR IBM Thomas J. Watson Research Center

Изм.	Лист	№ докум.	Подп.	Дата
RU.17701729.509000 81 01-1				
Инв. №подл.	Подп. и дата	Взам. инв. №	Инв. №дубл.	Подп. и дата

6. Приложение 1. Терминология

6.1. Терминология

- **Блок трансляции** Множество базовых блоков подлежащие трансляции в коды команд основной системы.
- **Базовый блок, англ. basic block** Максимальная последовательность следующих друг за другом команд, обладающих следующими свойствами: 1) поток управления может входить в базовый блок только через первую команду блока. 2) управление покидает блок без останова или ветвления, за исключением возможно в последней команде блока.
- **Граф потока, англ. flow graph** Граф узлами которого являются базовые блоки, а ребра которого указывают порядок следования блоков.
- **Распределение регистров, англ. register allocation** Задача определения множества переменных, которые будут находится в регистрах в каждой точке программы.
- **Назначение регистров, англ. register assignement** Задача выбора конкретных регистров для размещения в них переменных.
- **Сохранение или сброс регистра, англ. register spilling** Cохранение (сброс spilled) содержимого регистра в ячейку памяти для освобождения регистра. Необходимо когда для вычисления требуется регистр, а все доступные регистры уже используются.

Изм.	Лист	№ докум.	Подп.	Дата
RU.17701729.509000 81 01-1				
Инв. №подл.	Подп. и дата	Взам. инв. №	Инв. №дубл.	Подп. и дата

Лист регистрации изменений

	Номера листов (страниц)								
Изм.	изменен- ных	заменен-	новых	аннули- рованных	Всего листов (страниц) в докум.	№ докум.	Входя- щий № сопрово- дительно- го докум. и дата	Подпись	Дата

Изм.	Лист	№ докум.	Подп.	Дата
RU.17701729.509000 81 01-1				
Инв. №подл.	Подп. и дата	Взам. инв. №	Инв. №дубл.	Подп. и дата