Pin#	6809	6809E
		** BUSY[OUT]**: BUSYは、リード-モディファイ-ライト命
33	しいれ、Brequist Domarbic Q 人力は、図 12 にがりよりに、実行を一時停止し、MPU バスを別の用途のために使用するためのものである。代表的な用途は、DMA やダイナミック・メモリ・リフレッシュである。DMA/BREQの遷移はQ中に発生する。このピンがLレベルになると現在のサイクルの最後で命令実行を停止する。MPUはBAとBSをハイレベルにすることによりDMA/BREQを認識します。HD6809で実行されたオートリフレッシュはHD6309では実行されません。図13を参照してください。通常、DMA コントローラは E の立ち上がりエッジでDMA/BREQ 端子をロー・アサートしてバス の使用を要求し、MPU が BA、BS を 1 にして応答すると、そのサイクルは DMA コントローラにバスのマスタリングを移すための	令のリードサイクルおよびモディファイサイクル、ならびにダブルバイト演算(LDX、STD、ADDDなど)の最初のバイトのアクセス中に "High"になります。また、間接命令やその他のベクタフェッチ(ジャンプ拡張命令、SWI間接命令など)の最初
	デッド・サイクルとなる。 BAが変化したサイクルでLowになるシステムDMÄVMA信号を開発することで、デッドサイクル中の偽メモリアクセスを防ぐことができる。 とができる。 と、MPUがメモリにアクセスする前に別のデッド・サイクルが経過し、競合なしにバスのマスタシップを転送できるようになる。 DMA/BREQ入力はリセット状態の間Highに接続する。	タイミング情報を図 13 に示す。ビジーはQの立ち上がりエッ
36	**MRDY[IN]:** この入力制御信号により、EとQを伸ばして	**AVMA[OUT]:** AVMAはAdvanced VMA信号で、MPUが次
	データ・アクセス時間を延長することができます。MRDY がHの間、EとQは正常に動作します。MRDY がローの時、EとQはハーフ(1/2)バス・サイクルの整数倍で伸張することができ、図11に示すように低速メモリへのインターフェイスが可能になります。最大ストレッチは5マイクロ秒である。非有効メモリ・アクセス(VMAサイクル)の間、MRDYはEとQの伸張に影響しない。これは、「don't care」バス・アクセスの間にプロセッサを遅くすることを抑制する。MRDYは、バス制御が(HALTやDMA/BREQを使用して)外部デバイスに転送された場合に、(低速メモリ用に)クロックをストレッチするために使用することもできる。MRDY はまた、デッドサイクル中にEとQをストレッチします。	
38	**EXTAL[IN]**: これらの2つのピンは、並列抵抗基本水晶振	** LIC[OUT]:** LIC(Last Instruction Cycle)は、各命令の最終
	動子、ATカットで接続されます。また、EXTALピンは、XTALをフローティングにして外部タイミング用のTTLレベル入力として使用することもできます。水晶振動子または外部周波数はバス周波数の4倍です。図 4 を参照。プリント回路基板のレイアウトには、適切なRFレイアウト技術を遵守する必要があります。	
39	**XTAL[IN]:** 外部クロック使用時はOPENにする。	**TSC[IN]:** TSC(スリーステートコントロール)はMOSアドレス、データ、R/Wバッファをハイインピーダンス状態にする。制御信号(BA、BS、BUSY、AVMA、LIC)はハイインピーダンス状態にならない。TSC は、1 つのバスを他のバスマスタ(プロセッサまたは DMA コントローラ)と共有できるようにするためのものである。 Eが "Low "の間、TSCはアドレスバッファとR/Wを直接制御する。書き込み動作中のデータバスバッファは、Qが立ち上がるまでハイインピーダンス状態にある。TSCがEの立ち上がりエッジを超えて保持された場合、TSCは内部でラッチされ、バスドライバはバスサイクルの残りの期間、ハイインピーダンス状態を維持する。図14を参照。