

## 11.7. List of Registers

The PIO0 and PIO1 registers start at base addresses of 0x50200000 and 0x50300000 respectively (defined as PIO0\_BASE and PIO1\_BASE in SDK).

Table 980. List of PIO registers

<b>0x000</b>	CTRL	PIO control register
<b>0x004</b>	FSTAT	FIFO status register
<b>0x008</b>	FDEBUG	FIFO debug register
<b>0x00c</b>	FLEVEL	FIFO levels
<b>0x010</b>	TXF0	<p>Direct write access to the TX FIFO for this state machine. Each write pushes one word to the FIFO. Attempting to write to a full FIFO has no effect on the FIFO state or contents, and sets the sticky <code>FDEBUG_TXOVER</code> error flag for this FIFO.</p> <p>このステートマシンの TX FIFO への直接書き込みアクセス。各書き込みは、FIFO に 1 ワードをプッシュする。満杯の FIFO に書き込みを試みても、FIFO の状態や内容には何の影響もなく、この FIFO に対してスティッキーな <code>FDEBUG_TXOVER</code> エラーフラグが設定される。</p>
<b>0x014</b>	TXF1	<p>Direct write access to the TX FIFO for this state machine. Each write pushes one word to the FIFO. Attempting to write to a full FIFO has no effect on the FIFO state or contents, and sets the sticky <code>FDEBUG_TXOVER</code> error flag for this FIFO.</p> <p>(同上)</p>
<b>0x018</b>	TXF2	<p>Direct write access to the TX FIFO for this state machine. Each write pushes one word to the FIFO. Attempting to write to a full FIFO has no effect on the FIFO state or contents, and sets the sticky <code>FDEBUG_TXOVER</code> error flag for this FIFO.</p> <p>(同上)</p>
<b>0x01c</b>	TXF3	<p>Direct write access to the TX FIFO for this state machine. Each write pushes one word to the FIFO. Attempting to write to a full FIFO has no effect on the FIFO state or contents, and sets the sticky <code>FDEBUG_TXOVER</code> error flag for this FIFO.</p> <p>(同上)</p>
<b>0x020</b>	RXF0	<p>Direct read access to the RX FIFO for this state machine. Each read pops one word from the FIFO. Attempting to read from an empty FIFO has no effect on the FIFO state, and sets the sticky <code>FDEBUG_RXUNDER</code> error flag for this FIFO. The data returned to the system on a read from an empty FIFO is undefined.</p> <p>このステートマシンの RX FIFO への直接読み出しアクセス。各読み取りは、FIFO から 1 ワードをポップします。空の FIFO から読み出そうとしても FIFO の状態には影響せず、この FIFO のスティッキーな</p>

		FDEBUG_RXUNDER エラーフラグが設定されます。空の FIFO からの読み取りでシステムに返されるデータは未定義である。
0x024	RXF1	<p>Direct read access to the RX FIFO for this state machine. Each read pops one word from the FIFO. Attempting to read from an empty FIFO has no effect on the FIFO state, and sets the sticky FDEBUG_RXUNDER error flag for this FIFO. The data returned to the system on a read from an empty FIFO is undefined.</p> <p>(同上)</p>
0x028	RXF2	<p>Direct read access to the RX FIFO for this state machine. Each read pops one word from the FIFO. Attempting to read from an empty FIFO has no effect on the FIFO state, and sets the sticky FDEBUG_RXUNDER error flag for this FIFO. The data returned to the system on a read from an empty FIFO is undefined.</p> <p>(同上)</p>
0x02c	RXF3	<p>Direct read access to the RX FIFO for this state machine. Each read pops one word from the FIFO. Attempting to read from an empty FIFO has no effect on the FIFO state, and sets the sticky FDEBUG_RXUNDER error flag for this FIFO. The data returned to the system on a read from an empty FIFO is undefined.</p> <p>(同上)</p>
0x030	IRQ	<p>State machine IRQ flags register. Write 1 to clear. There are eight state machine IRQ flags, which can be set, cleared, and waited on by the state machines. There's no fixed association between flags and state machines --- any state machine can use any flag.</p> <p>Any of the eight flags can be used for timing synchronisation between state machines, using IRQ and WAIT instructions. Any combination of the eight flags can also routed out to either of the two system-level interrupt requests, alongside FIFO status interrupts --- see e.g. IRQ0_INTE.</p> <p>ステートマシン IRQ フラグレジスタ。クリアするには 1 を書き込む。ステートマシン IRQ フラグは 8 つあり、ステートマシンによってセット、クリア、待機させることができる。フラグとステートマシンの間に固定的な関連はない。--- どんなステートマシンでも、どんなフラグでも使うことができる。</p> <p>IRQ 命令と WAIT 命令を使用して、8 つのフラグのいずれかをステートマシン間のタイミング同期に使用できます。8 つのフラグの組み合わせは、FIFO ステータス割り込みと並んで、2 つのシステムレベル割り込み要求のいずれかにルーティングすることもできます。例えば、IRQ0_INTE を参照のこと。</p>
0x034	IRQ_FORCE	Writing a 1 to each of these bits will forcibly assert the

		<p>corresponding IRQ. Note this is different to the INTF register: writing here affects PIO internal state. INTF just asserts the processor-facing IRQ signal for testing ISRs, and is not visible to the state machines.</p> <p>これらの各ビットに1を書き込むと、対応する IRQ が強制的にアサートされる。これは INTF レジスタとは異なることに注意。ここに書き込むと PIO の内部状態に影響する。INTF は、ISR をテストするためのプロセッサ向け IRQ 信号をアサートするだけで、ステートマシンからは見えない。</p>
<b>0x038</b>	INPUT_SYNC_BYPASS	<p>There is a 2-flipflop synchronizer on each GPIO input, which protects PIO logic from metastabilities. This increases input delay, and for fast synchronous IO (e.g. SPI) these synchronizers may need to be bypassed. Each bit in this register corresponds to one GPIO.</p> <p>0 → input is synchronized (default) 1 → synchronizer is bypassed If in doubt, leave this register as all zeroes.</p> <p>各 GPIO 入力には2フリップフロップのシンクロナイザがあり、PIO ロジックをメタスタビリティから保護します。これは入力遅延を増加させ、高速同期 IO (例えば SPI) ではこれらのシンクロナイザをバイパスする必要があるかもしれません。このレジスタの各ビットは1つの GPIO に対応する。</p> <p>0 → 入力は同期される (デフォルト) 1 → 同期器はバイパスされる</p> <p>疑わしい場合は、このレジスタをすべてゼロのままにしてください。</p>
<b>0x03c</b>	DBG_PADOUT	<p>Read to sample the pad output values PIO is currently driving to the GPIOs. On RP2040 there are 30 GPIOs, so the two most significant bits are hardwired to 0.</p> <p>PIO が現在 GPIO にドライブしているパッド出力値をサンプリングするために読み出します。RP2040 には 30 個の GPIO があるので、最上位2ビットは0にハードワイヤされています。</p>
<b>0x040</b>	DBG_PADOE	<p>Read to sample the pad output enables (direction) PIO is currently driving to the GPIOs. On RP2040 there are 30 GPIOs, so the two most significant bits are hardwired to 0.</p> <p>PIO が現在 GPIO を駆動しているパッド出力イネーブル (方向) をサンプリングするために読み出します。RP2040 には 30 個の GPIO があるので、最上位2ビットは0にハードワイヤされています。</p>
<b>0x044</b>	DBG_CFGINFO	<p>The PIO hardware has some free parameters that may vary between chip products. These should be provided in the chip datasheet, but are also exposed here.</p> <p>PIO ハードウェアには、チップ製品によって異なる自由パラメータがあります。これらはチップのデータシートに記載されているはずですが、ここでも公開しています。</p>

<b>0x048</b>	INSTR_MEM0	Write-only access to instruction memory location 0 命令メモリのロケーション 0 への書き込み専用アクセス
<b>0x04c</b>	INSTR_MEM1	命令メモリのロケーション 1 への書き込み専用アクセス
<b>0x050</b>	INSTR_MEM2	命令メモリのロケーション 2 への書き込み専用アクセス
<b>0x054</b>	INSTR_MEM3	命令メモリのロケーション 3 への書き込み専用アクセス
<b>0x058</b>	INSTR_MEM4	命令メモリのロケーション 4 への書き込み専用アクセス
<b>0x05c</b>	INSTR_MEM5	命令メモリのロケーション 5 への書き込み専用アクセス
<b>0x060</b>	INSTR_MEM6	命令メモリのロケーション 6 への書き込み専用アクセス
<b>0x064</b>	INSTR_MEM7	命令メモリのロケーション 7 への書き込み専用アクセス
<b>0x068</b>	INSTR_MEM8	命令メモリのロケーション 8 への書き込み専用アクセス
<b>0x06c</b>	INSTR_MEM9	命令メモリのロケーション 9 への書き込み専用アクセス
<b>0x070</b>	INSTR_MEM10	命令メモリのロケーション 10 への書き込み専用アクセス
<b>0x074</b>	INSTR_MEM11	命令メモリのロケーション 11 への書き込み専用アクセス
<b>0x078</b>	INSTR_MEM12	命令メモリのロケーション 12 への書き込み専用アクセス
<b>0x07c</b>	INSTR_MEM13	命令メモリのロケーション 13 への書き込み専用アクセス
<b>0x080</b>	INSTR_MEM14	命令メモリのロケーション 14 への書き込み専用アクセス
<b>0x084</b>	INSTR_MEM15	命令メモリのロケーション 15 への書き込み専用アクセス
<b>0x088</b>	INSTR_MEM16	命令メモリのロケーション 16 への書き込み専用アクセス
<b>0x08c</b>	INSTR_MEM17	命令メモリのロケーション 17 への書き込み専用アクセス
<b>0x090</b>	INSTR_MEM18	命令メモリのロケーション 18 への書き込み専用アクセス
<b>0x094</b>	INSTR_MEM19	命令メモリのロケーション 19 への書き込み専用アクセス
<b>0x098</b>	INSTR_MEM20	命令メモリのロケーション 20 への書き込み専用アクセス
<b>0x09c</b>	INSTR_MEM21	命令メモリのロケーション 21 への書き込み専用アクセス
<b>0x0a0</b>	INSTR_MEM22	命令メモリのロケーション 22 への書き込み専用アクセス
<b>0x0a4</b>	INSTR_MEM23	命令メモリのロケーション 23 への書き込み専用アクセス
<b>0x0a8</b>	INSTR_MEM24	命令メモリのロケーション 24 への書き込み専用アクセス
<b>0x0ac</b>	INSTR_MEM25	命令メモリのロケーション 25 への書き込み専用アクセス
<b>0x0b0</b>	INSTR_MEM26	命令メモリのロケーション 26 への書き込み専用アクセス
<b>0x0b4</b>	INSTR_MEM27	命令メモリのロケーション 27 への書き込み専用アクセス
<b>0x0b8</b>	INSTR_MEM28	命令メモリのロケーション 28 への書き込み専用アクセス
<b>0x0bc</b>	INSTR_MEM29	命令メモリのロケーション 29 への書き込み専用アクセス
<b>0x0c0</b>	INSTR_MEM30	命令メモリのロケーション 30 への書き込み専用アクセス
<b>0x0c4</b>	INSTR_MEM31	命令メモリのロケーション 31 への書き込み専用アクセス
<b>0x0c8</b>	SM0_CLKDIV	ステートマシン用分周器レジスタ 0  Frequency = clock freq / (CLKDIV_INT + CLKDIV_FRAC / 256)
<b>0x0cc</b>	SM0_EXECCTRL	Execution/behavioural settings for state machine 0 ステートマシン 0 の実行/動作設定
<b>0x0d0</b>	SM0_SHIFTCTRL	Control behaviour of the input/output shift registers for state machine 0 ステートマシン 0 の入出力シフトレジスタの制御動作
<b>0x0d4</b>	SM0_ADDR	Current instruction address of state machine 0 ステートマシン 0 の現在の命令アドレス

<b>0x0d8</b>	SM0_INSTR	Read to see the instruction currently addressed by state machine 0's program counter Write to execute an instruction immediately (including jumps) and then resume execution.  ステートマシン 0 のプログラムカウンタが現在アドレス指定している命令を確認するための読み出し。命令を即座に実行し (ジャンプを含む)、その後実行を再開するための書き込み。
<b>0x0dc</b>	SM0_PINCTRL	State machine pin control ステートマシン 0 のピン制御
<b>0x0e0</b>	SM1_CLKDIV	ステートマシン 1 用分周レジスタ。  $\text{Frequency} = \text{clock freq} / (\text{CLKDIV\_INT} + \text{CLKDIV\_FRAC} / 256)$
<b>0x0e4</b>	SM1_EXECCTRL	ステートマシン 1 の入出力シフトレジスタの実行/動作設定
<b>0x0e8</b>	SM1_SHIFTCTRL	ステートマシン 1 の入出力シフトレジスタの制御動作
<b>0x0ec</b>	SM1_ADDR	ステートマシン 1 の現在の命令アドレス
<b>0x0f0</b>	SM1_INSTR	ステートマシン 1 のプログラムカウンタが現在アドレス指定している命令を確認するための読み出し。命令を即座に実行し (ジャンプを含む)、その後実行を再開するための書き込み。
<b>0x0f4</b>	SM1_PINCTRL	ステートマシン 1 のピン制御
<b>0x0f8</b>	SM2_CLKDIV	ステートマシン 2 用分周レジスタ。  $\text{Frequency} = \text{clock freq} / (\text{CLKDIV\_INT} + \text{CLKDIV\_FRAC} / 256)$
<b>0x0fc</b>	SM2_EXECCTRL	ステートマシン 2 の入出力シフトレジスタの実行/動作設定
<b>0x100</b>	SM2_SHIFTCTRL	ステートマシン 2 の入出力シフトレジスタの制御動作
<b>0x104</b>	SM2_ADDR	ステートマシン 2 の現在の命令アドレス
<b>0x108</b>	SM2_INSTR	ステートマシン 2 のプログラムカウンタが現在アドレス指定している命令を確認するための読み出し。命令を即座に実行し (ジャンプを含む)、その後実行を再開するための書き込み。
<b>0x10c</b>	SM2_PINCTRL	ステートマシン 2 のピン制御
<b>0x110</b>	SM3_CLKDIV	ステートマシン 3 用分周レジスタ。  $\text{Frequency} = \text{clock freq} / (\text{CLKDIV\_INT} + \text{CLKDIV\_FRAC} / 256)$
<b>0x114</b>	SM3_EXECCTRL	ステートマシン 3 の入出力シフトレジスタの実行/動作設定
<b>0x118</b>	SM3_SHIFTCTRL	ステートマシン 3 の入出力シフトレジスタの制御動作
<b>0x11c</b>	SM3_ADDR	ステートマシン 3 の現在の命令アドレス
<b>0x120</b>	SM3_INSTR	ステートマシン 3 のプログラムカウンタが現在アドレス指定している命令を確認するための読み出し。命令を即座に実行し (ジャンプを含む)、その後実行を再開するための書き込み。
<b>0x124</b>	SM3_PINCTRL	ステートマシン 2 のピン制御
<b>0x128</b>	RXF0_PUTGET0	Direct read/write access to entry 0 of SM0's RX FIFO, if SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET is set. SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET が設定されている場合、SM0 の RX FIFO のエントリ 0 へ直接リード/ライトを行う。

<b>0x12c</b>	RXF0_PUTGET1	SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET が設定されている場合、SM0 の RX FIFO のエントリ 1 へ直接リード/ライトを行う。
<b>0x130</b>	RXF0_PUTGET2	SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET が設定されている場合、SM0 の RX FIFO のエントリ 2 へ直接リード/ライトを行う。
<b>0x134</b>	RXF0_PUTGET3	SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET が設定されている場合、SM0 の RX FIFO のエントリ 3 へ直接リード/ライトを行う。
<b>0x138</b>	RXF1_PUTGET0	SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET が設定されている場合、SM1 の RX FIFO のエントリ 0 へ直接リード/ライトを行う。
<b>0x13c</b>	RXF1_PUTGET1	SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET が設定されている場合、SM1 の RX FIFO のエントリ 1 へ直接リード/ライトを行う。
<b>0x140</b>	RXF1_PUTGET2	SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET が設定されている場合、SM1 の RX FIFO のエントリ 2 へ直接リード/ライトを行う。
<b>0x144</b>	RXF1_PUTGET3	SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET が設定されている場合、SM1 の RX FIFO のエントリ 3 へ直接リード/ライトを行う。
<b>0x148</b>	RXF2_PUTGET0	SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET が設定されている場合、SM2 の RX FIFO のエントリ 0 へ直接リード/ライトを行う。
<b>0x14c</b>	RXF2_PUTGET1	SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET が設定されている場合、SM2 の RX FIFO のエントリ 1 へ直接リード/ライトを行う。
<b>0x150</b>	RXF2_PUTGET2	SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET が設定されている場合、SM2 の RX FIFO のエントリ 2 へ直接リード/ライトを行う。
<b>0x154</b>	RXF2_PUTGET3	SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET が設定されている場合、SM2 の RX FIFO のエントリ 3 へ直接リード/ライトを行う。
<b>0x158</b>	RXF3_PUTGET0	SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET が設定されている場合、SM3 の RX FIFO のエントリ 0 へ直接リード/ライトを行う。
<b>0x15c</b>	RXF3_PUTGET1	SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET が設定されている場合、SM3 の RX FIFO のエントリ 1 へ直接リード/ライトを行う。
<b>0x160</b>	RXF3_PUTGET2	SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET が設定されている場合、SM3 の RX FIFO のエントリ 2 へ直接リード/ライトを行う。
<b>0x164</b>	RXF3_PUTGET3	SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET が設定されている場合、SM3 の RX FIFO のエントリ 3 へ直接リード/ライトを行う。
<b>0x168</b>	GPIOBASE	<p>Relocate GPIO 0 (from PIO's point of view) in the system GPIO numbering, to access more than 32 GPIOs from PIO. Only the values 0 and 16 are supported (only bit 4 is writable).</p> <p>PIO から 32 個以上の GPIO にアクセスするために、システム GPIO ナンバリングで (PIO から見て) GPIO 0 を再配置する。値 0 と 16 だけがサ</p>

ポートされています (ビット 4 だけが書き込み可能です)。

<b>0x16c</b>	INTR	Raw Interrupts 生の割込み
<b>0x170</b>	IRQ0_INTE	Interrupt Enable for irq0
<b>0x174</b>	IRQ0_INTF	Interrupt Force for irq0
<b>0x178</b>	IRQ0_INTS	Interrupt status after masking & forcing for irq0
<b>0x17c</b>	IRQ1_INTE	Interrupt Enable for irq1
<b>0x180</b>	IRQ1_INTF	Interrupt Force for irq1
<b>0x184</b>	IRQ1_INTS	Interrupt status after masking & forcing for irq1

Table 981. CTRL Register

<b>31:27</b>	Reserved.	—	—
<b>26</b>	<p><b>NEXTPREV_CLKDIV_RESTART:</b> Write 1 to restart the clock dividers of state machines in neighbouring PIO blocks, as specified by <b>NEXT_PIO_MASK</b> and <b>PREV_PIO_MASK</b> in the same write. This is equivalent to writing 1 to the corresponding <b>CLKDIV_RESTART</b> bits in those PIOs' CTRL registers.</p> <p><b>NEXTPREV_CLKDIV_RESTART:</b> 同じ書き込みで <b>NEXT_PIO_MASK</b> と <b>PREV_PIO_MASK</b> で指定された、隣接する PIO ブロックのステートマシンのクロック分周を再開するために 1 を書き込む。これは、これらの PIO の CTRL レジスタの対応する <b>CLKDIV_RESTART</b> ビットに 1 を書き込むことと同じである。</p>	SC	0x0
<b>25</b>	<p><b>NEXTPREV_SM_DISABLE:</b> Write 1 to disable state machines in neighbouring PIO blocks, as specified by <b>NEXT_PIO_MASK</b> and <b>PREV_PIO_MASK</b> in the same write. This is equivalent to clearing the corresponding <b>SM_ENABLE</b> bits in those PIOs' CTRL registers.</p> <p><b>NEXTPREV_SM_DISABLE:</b> 同じ書き込みで <b>NEXT_PIO_MASK</b> と <b>PREV_PIO_MASK</b> で指定される、隣接する PIO ブロックのステートマシンを無効にするために 1 を書き込む。これは、それらの PIO の CTRL レジスタの対応する <b>SM_ENABLE</b> ビットをクリアすることと同じである。</p>	SC	0x0
<b>24</b>	<p><b>NEXTPREV_SM_ENABLE:</b> Write 1 to enable state machines in neighbouring PIO blocks, as specified by <b>NEXT_PIO_MASK</b> and <b>PREV_PIO_MASK</b> in the same write. This is equivalent to setting the corresponding <b>SM_ENABLE</b> bits in those PIOs' CTRL registers. If both <b>OTHERS_SM_ENABLE</b> and <b>OTHERS_SM_DISABLE</b> are set, the disable takes precedence.</p> <p><b>NEXTPREV_SM_ENABLE:</b> 同じ書き込みで <b>NEXT_PIO_MASK</b> と <b>PREV_PIO_MASK</b> で指定される、隣接する PIO ブロックのステートマシンをイネーブルにするために 1 を書き込む。これは、それらの PIO の CTRL レジスタの対応する <b>SM_ENABLE</b> ビットを設定することと同じである。</p> <p><b>OTHERS_SM_ENABLE</b> と <b>OTHERS_SM_DISABLE</b> の両方が設定されている場合、ディセーブルが優先される。</p>	SC	0x0
<b>23:20</b>	<p><b>NEXT_PIO_MASK:</b> A mask of state machines in the neighbouring higher-numbered PIO block in the system (or PIO block 0 if this is the highest-numbered PIO block) to which to apply the operations specified by <b>NEXTPREV_CLKDIV_RESTART</b>, <b>NEXTPREV_SM_ENABLE</b>, and</p>		

	<p>NEXTPREV_SM_DISABLE in the same write. This allows state machines in a neighbouring PIO block to be started/stopped/clock-synced exactly simultaneously with a write to this PIO block's CTRL register. Note that in a system with two PIOs, NEXT_PIO_MASK and PREV_PIO_MASK actually indicate the same PIO block. In this case the effects are applied cumulatively (as though the masks were OR'd together). Neighbouring PIO blocks are disconnected (status signals tied to 0 and control signals ignored) if one block is accessible to NonSecure code, and one is not.</p> <p>NEXT_PIO_MASK: NEXTPREV_CLKDIV_RESTART, NEXTPREV_SM_ENABLE, NEXTPREV_SM_DISABLE で指定されたオペレーションを同じ書き込みで適用する、システム内の隣接する上位番号の PIO ブロック (これが最上位番号の PIO ブロックの場合は PIO ブロック 0) のステートマシンのマスク。これにより、隣接する PIO ブロックのステートマシンを、この PIO ブロックの CTRL レジスタへの書き込みと正確に同時に開始/停止/クロック同期させることができる。PIO が 2 つあるシステムでは、NEXT_PIO_MASK と PREV_PIO_MASK は実際には同じ PIO ブロックを示すことに注意。この場合、効果は累積的に適用される (あたかもマスクが OR されたかのように)。一方のブロックが NonSecure コードからアクセス可能で、もう一方がそうでない場合、隣接する PIO ブロックは切断される (ステータス信号は 0 に結ばれ、制御信号は無視される)。</p>	SC	0x0
19:16	<p>PREV_PIO_MASK: A mask of state machines in the neighbouring lower-numbered PIO block in the system (or the highest-numbered PIO block if this is PIO block 0) to which to apply the operations specified by OP_CLKDIV_RESTART, OP_ENABLE, OP_DISABLE in the same write. This allows state machines in a neighbouring PIO block to be started/stopped/clock-synced exactly simultaneously with a write to this PIO block's CTRL register. Neighbouring PIO blocks are disconnected (status signals tied to 0 and control signals ignored) if one block is accessible to NonSecure code, and one is not.</p> <p>PREV_PIO_MASK: OP_CLKDIV_RESTART、OP_ENABLE、OP_DISABLE で指定された操作を同じ書き込みで適用する、システム内の隣接する下位番号の PIO ブロック (これが PIO ブロック 0 の場合は最上位番号の PIO ブロック) のステートマシンのマスク。これにより、この PIO ブロックの CTRL レジスタへの書き込みと正確に同時に、隣接する PIO ブロックのステートマシンを開始/停止/クロック同期させることができます。一方のブロックが NonSecure コードからアクセス可能で、もう一方がそうでない場合、隣接する PIO ブロックは切断される (ステータス信号は 0 に結ばれ、制御信号は無視される)。</p>	SC	0x0
15:12	Reserved.	-	-
11:8	<p>CLKDIV_RESTART: Restart a state machine's clock divider from an initial phase of 0. Clock dividers are free-running, so once started, their output (including fractional jitter) is completely determined by the integer/fractional divisor configured in SMx_CLKDIV. This means that, if multiple clock dividers with the same divisor are restarted simultaneously, by writing multiple 1 bits to this field, the execution clocks of those state machines will run in precise lockstep. Note that setting/clearing SM_ENABLE does not stop the clock divider from running, so once multiple state machines' clocks are synchronised, it is safe to disable/reenable a state machine, whilst keeping the clock dividers in sync. Note also that CLKDIV_RESTART can be written to whilst the state</p>		



	<p>machine is running, and this is useful to resynchronise clock dividers after the divisors (SMx_CLKDIV) have been changed on-the-fly.</p> <p>CLKDIV_RESTART: ステートマシンのクロック分周器を初期位相 0 からリスタートします。クロック分周器はフリーランニングであるため、スタートすると出力(分数ジッタを含む)は SMx_CLKDIV で設定された整数/分数分周器で完全に決定されます。このことは、同じ分周器を持つ複数のクロック分周器が同時に再起動される場合、このフィールドに複数の 1 ビットを書き込むことで、それらのステートマシンの実行クロックが正確にロックステップして動作することを意味する。SM_ENABLE を設定/クリアしてもクロック分周器の実行は停止しないため、複数のステートマシンのクロックが同期すれば、クロック分周器の同期を維持したままステートマシンをディセーブル/リーナブルにしても安全であることに注意してください。これは、分周器(SMx_CLKDIV)がオンザフライで変更された後にクロック分周器を再同期するのに便利です。</p>	SC	0x0
<b>7:4</b>	<p>SM_RESTART: Write 1 to instantly clear internal SM state which may be otherwise difficult to access and will affect future execution. Specifically, the following are cleared: input and output shift counters; the contents of the input shift register; the delay counter; the waiting-on-IRQ state; any stalled instruction written to SMx_INSTR or run by OUT/MOV EXEC; any pin write left asserted due to OUT_STICKY. The contents of the output shift register and the X/Y scratch registers are not affected.</p> <p>SM_RESTART: 1 を書き込むと、アクセスが困難で将来の実行に影響する SM 内部の状態が即座にクリアされる。具体的には、入力および出力シフトカウンタ、入力シフトレジスタの内容、遅延カウンタ、IRQ 待機状態、SMx_INSTR に書き込まれた、または OUT/MOV EXEC によって実行されたストール中の命令、OUT_STICKY によってアサートされたままのピン書き込みがクリアされる。出力シフトレジスタと X/Y スクラッチレジスタの内容は影響を受けない。</p>	SC	0x0
<b>3:0</b>	<p>SM_ENABLE: Enable/disable each of the four state machines by writing 1/0 to each of these four bits. When disabled, a state machine will cease executing instructions, except those written directly to SMx_INSTR by the system. Multiple bits can be set/cleared at once to run/halt multiple state machines simultaneously.</p> <p>SM_ENABLE: この 4 つのビットに 1/0 を書き込むことで、4 つのステートマシンをそれぞれイネーブル/ディセーブルにする。ディセーブルにすると、システムによって SMx_INSTR に直接書き込まれた命令を除き、ステートマシンは命令の実行を停止する。複数のビットを一度にセット/クリアして、複数のステートマシンを同時に実行/停止することができる。</p>	RW	0x0

## PIO: FSTAT Register

Offset: 0x004

Description: FIFO status register

Table 982. FSTAT Register

<b>31:28</b>	Reserved.	—	—
<b>27:24</b>	TXEMPTY: State machine TX FIFO is empty	RO	0xf

<b>23:20</b>	Reserved.	—	—
<b>19:16</b>	TXFULL: State machine TX FIFO is full	RO	0xf
<b>15:12</b>	Reserved.	—	—
<b>11:8</b>	RXEMPTY: State machine RX FIFO is empty	RO	0xf
<b>7:4</b>	Reserved.	—	—
<b>3:0</b>	RXFULL: State machine RX FIFO is full	RO	0xf

## PIO: FDEBUG Register

Offset: 0x008

Description: FIFO debug register

Table 983. FDEBUG Register

<b>31:28</b>	Reserved.	—	—
<b>27:24</b>	TXSTALL: State machine has stalled on empty TX FIFO during a blocking WC 0x0 PULL, or an OUT with autopull enabled. Write 1 to clear.  TXSTALL: ステートマシンが、ブロッキング WC 0x0 PULL 中、またはオートプルが有効な OUT 中、空の TX FIFO でストールした。クリアするには 1 を書き込む。	WC	0x0
<b>23:20</b>	Reserved.	—	—
<b>19:16</b>	TXOVER: TX FIFO overflow (i.e. write-on-full by the system) has occurred. WC 0x0 Write 1 to clear. Note that write-on-full does not alter the state or contents of the FIFO in any way, but the data that the system attempted to write is dropped, so if this flag is set, your software has quite likely dropped some data on the floor.  TXOVER: TX FIFO のオーバーフロー (システムによるライトオンフル) が発生した。WC 0x0 クリアするために 1 を書き込む。ライトオンフルは FIFO の状態や内容を一切変更しないが、システムが書き込もうとしたデータはドロップされるので、このフラグがセットされている場合、ソフトウェアが何らかのデータをフロアにドロップした可能性が高いことに注意。	WC	0x0
<b>15:12</b>	Reserved.	—	—
<b>11:8</b>	RXUNDER: RX FIFO underflow (i.e. read-on-empty by the system) has occurred. Write 1 to clear. Note that read-on-empty does not perturb the state of the FIFO in any way, but the data returned by reading from an empty FIFO is undefined, so this flag generally only becomes set due to some kind of software error.  RXUNDER: RX FIFO アンダーフロー (システムによるリードオンエンプティ) が発生した。クリアするには 1 を書き込む。Read-on-empty は FIFO の状態に何ら影響を与えないが、空の FIFO からの読み出しによって返されるデータは未定義であるため、このフラグが設定されるのは一般に何らかのソフトウェアエラーが発生した場合のみであることに注意。	WC	0x0
<b>7:4</b>	Reserved.	—	—
<b>3:0</b>	da	WC	0x0

## PIO: FLEVEL Register

Offset: 0x00c

Description: FIFO levels

Table 984. FLEVEL Register

<b>31:28</b>	RX3	RO	0x0
<b>27:24</b>	TX3	RO	0x0
<b>23:20</b>	RX2	RO	0x0
<b>19:16</b>	TX2	RO	0x0
<b>15:12</b>	RX1	RO	0x0
<b>11:8</b>	TX1	RO	0x0
<b>7:4</b>	RX0	RO	0x0
<b>3:0</b>	TX0	RO	0x0

## PIO: TXF0, TXF1, TXF2, TXF3 Registers

Offsets: 0x010, 0x014, 0x018, 0x01c

Table 985. TXF0, TXF1, TXF2, TXF3 Registers

<b>31:0</b>	Direct write access to the TX FIFO for this state machine. Each write pushes one word to the FIFO. Attempting to write to a full FIFO has no effect on the FIFO state or contents, and sets the sticky <code>FDEBUG_TXOVER</code> error flag for this FIFO.  このステートマシンの TX FIFO への直接書き込みアクセス。各書き込みは、FIFO に 1 ワードをプッシュする。満杯の FIFO に書き込みを試みても、FIFO の状態や内容には何の影響もなく、この FIFO に対してスティッキーな <code>FDEBUG_TXOVER</code> エラーフラグが設定される。	WF	0x00000000
-------------	---	----	------------

## PIO: RXF0, RXF1, RXF2, RXF3 Registers

Offsets: 0x020, 0x024, 0x028, 0x02c

Table 986. RXF0, RXF1, RXF2, RXF3 Registers

<b>31:0</b>	Direct read access to the RX FIFO for this state machine. Each read pops one word from the FIFO. Attempting to read from an empty FIFO has no effect on the FIFO state, and sets the sticky <code>FDEBUG_RXUNDER</code> error flag for this FIFO. The data returned to the system on a read from an empty FIFO is undefined.  このステートマシンの RX FIFO への直接読み出しアクセス。各読み出しは、FIFO から 1 ワードをポップします。空の FIFO から読み出そうとしても、FIFO の状態には影響せず、この FIFO に対してスティッキーな <code>FDEBUG_RXUNDER</code> エラーフラグが設定されます。空の FIFO からの読み取りでシステムに返されるデ
-------------	---

ータは未定義である。

RF —

## PIO: IRQ Register

Offset: 0x030 Bits

Description:

Table 987. IRQ Register

<b>31:8</b>	Reserved.	—	—
<b>7:0</b>	<p>State machine IRQ flags register. Write 1 to clear. There are eight state machine IRQ flags, which can be set, cleared, and waited on by the state machines. There's no fixed association between flags and state machines — any state machine can use any flag. Any of the eight flags can be used for timing synchronisation between state machines, using IRQ and WAIT instructions. Any combination of the eight flags can also be routed out to either of the two system-level interrupt requests, alongside FIFO status interrupts — see e.g. IRQ0_INTE.</p> <p>ステートマシン IRQ フラグレジスタ。クリアするには1を書き込む。8つのステートマシン IRQ フラグがあり、ステートマシンによってセット、クリア、待機させることができる。フラグとステートマシンの間に固定的な関連はなく、どのステートマシンでもどのフラグでも使用できる。IRQ 命令と WAIT 命令を使用して、8つのフラグのどれでもステートマシン間のタイミング同期に使用できます。8つのフラグの組み合わせは、FIFO ステータス割り込みと並んで、2つのシステムレベル割り込み要求のいずれかにルーティングすることもできます。</p>	WC	0x00

## PIO: IRQ\_FORCE Register

Offset: 0x034

Table 988. IRQ\_FORCE Register

<b>31:8</b>	Reserved.	—	—
<b>7:0</b>	<p>Writing a 1 to each of these bits will forcibly assert the corresponding IRQ. Note this is different to the INTF register: writing here affects PIO internal state. INTF just asserts the processor-facing IRQ signal for testing ISRs, and is not visible to the state machines.</p> <p>これらの各ビットに1を書き込むと、対応する IRQ が強制的にアサートされる。これは INTF レジスタとは異なることに注意。ここに書き込むと PIO の内部状態に影響する。INTF は、ISR をテストするためのプロセッサ向け IRQ 信号をアサートするだけで、ステートマシンからは見えない。</p>	WF	0x00

## PIO: INPUT\_SYNC\_BYPASS Register

Offset: 0x038 Bits

Table 989. INPUT\_SYNC\_BYPASS Register

<b>31:0</b>	<p>There is a 2-flipflop synchronizer on each GPIO input, which protects PIO logic from metastabilities. This increases input delay, and for fast synchronous IO (e.g. SPI) these synchronizers may need to be bypassed. Each bit in this register corresponds to one GPIO.</p> <p>0 → input is synchronized (default)  1 → synchronizer is bypassed  If in doubt, leave this register as all zeroes.</p> <p>各 GPIO 入力には 2 フリップフロップのシンクロナイザがあり、PIO ロジックをメタスタビリティから保護します。これは入力遅延を増加させ、高速同期 IO (例えば SPI) ではこれらのシンクロナイザをバイパスする必要があるかもしれません。このレジスタの各ビットは 1 つの GPIO に対応する。</p> <p>0 → 入力は同期される (デフォルト)  1 → 同期器はバイパスされる  疑わしい場合は、このレジスタをすべてゼロのままにしておいてください。</p>	RW	0x00000000
-------------	--	----	------------

## PIO: DBG\_PADOUT Register

Offset: 0x03c

Table 990. DBG\_PADOUT Register

<b>31:0</b>	<p>Read to sample the pad output values PIO is currently driving to the GPIOs. On RP2040 there are 30 GPIOs, so the two most significant bits are hardwired to 0.</p> <p>PIO が現在 GPIO にドライブしているパッド出力値をサンプリングするために読み出します。RP2040 には 30 個の GPIO があるので、最上位 2 ビットは 0 にハードワイヤされています。</p>	RO	0x00000000
-------------	--	----	------------

## PIO: DBG\_PADOE Register

Offset: 0x040

Table 991. DBG\_PADOE Register

<b>31:0</b>	<p>Read to sample the pad output enables (direction) PIO is currently driving to the GPIOs. On RP2040 there are 30 GPIOs, so the two most significant bits are hardwired to 0.</p> <p>PIO が現在 GPIO を駆動しているパッド出力イネーブル (方向) をサンプリングするために読み出します。RP2040 には 30 個の GPIO があるので、最上位 2 ビットは 0 にハードワイヤされています。</p>	RO	0x00000000
-------------	---	----	------------

## PIO: DBG\_CFGINFO Register

Offset: 0x044

Description: The PIO hardware has some free parameters that may vary between chip products. These should be provided in the chip datasheet, but are also exposed here.

PIO ハードウェアには、チップ製品によって異なる自由パラメータがあります。これらはチップのデータシートに記載されているはずですが、ここでも公開しています。

Table 992. DBG\_CFGINFO Register

<b>31:28</b>	VERSION: Version of the core PIO hardware. Enumerated values: 0x0 → V0: Version 0 (RP2040) 0x1 → V1: Version 1 (RP2350)  VERSION: コア PIO ハードウェアのバージョン。a 列挙値: 0x0 → V0: バージョン 0 (RP2040) 0x1 → V1: バージョン 1 (RP2350)	RO	0x1
<b>27:22</b>	Reserved.	—	—
<b>21:16</b>	IMEM_SIZE: The size of the instruction memory, measured in units of one instruction  IMEM_SIZE: 命令メモリのサイズ。	RO	—
<b>15:12</b>	Reserved.	—	—
<b>11:8</b>	SM_COUNT: The number of state machines this PIO instance is equipped  SM_COUNT: この PIO インスタンスが備えているステートマシンの数	RO	—
<b>7:6</b>	Reserved.	RO	—
<b>5:0</b>	FIFO_DEPTH: The depth of the state machine TX/RX FIFOs, measured in words. Joining fifos via SHIFTCTRL_FJOIN gives one FIFO with double this depth. -  FIFO_DEPTH: ステートマシンの TX/RX FIFO の深さ。SHIFTCTRL_FJOIN を介して FIFO を結合すると、この 2 倍の深さの 1 つの FIFO が得られる。	RO	—

## PIO: INSTR\_MEM0, INSTR\_MEM1, ..., INSTR\_MEM30, INSTR\_MEM31 Registers

Offsets: 0x048, 0x04c, ..., 0x0c0, 0x0c4

Table 993. INSTR\_MEM0, INSTR\_MEM1, ..., INSTR\_MEM30, INSTR\_MEM31 Registers

<b>31:16</b>	Reserved.	—	—
<b>15:0</b>	Write-only access to instruction memory location N	WO	0x0000

## PIO: SM0\_CLKDIV, SM1\_CLKDIV, SM2\_CLKDIV, SM3\_CLKDIV Registers

Offsets: 0x0c8, 0x0e0, 0x0f8, 0x110

Description: Clock divisor register for state machine N  $\text{Frequency} = \text{clock freq} / (\text{CLKDIV\_INT} + \text{CLKDIV\_FRAC} / 256)$  Bits Description

Table 994. SM0\_CLKDIV, SM1\_CLKDIV, SM2\_CLKDIV, SM3\_CLKDIV Registers

<b>31:16</b>	INT: Effective frequency is $\text{sysclk}/(\text{int} + \text{frac}/256)$ . Value of 0 is interpreted as 65536. If INT is 0, FRAC must also be 0.
--------------	--

	INT: 有効周波数は $\text{sysclk}/(\text{int} + \text{frac}/256)$ 。0 は 65536 と解釈される。INT が 0 の場合、FRAC も 0 でなければならない。	RW	0x0001
15:8	FRAC: Fractional part of clock divisor	RW	0x00
7:0	Reserved.	—	—

## PIO: SM0\_EXECCTRL, SM1\_EXECCTRL, SM2\_EXECCTRL, SM3\_EXECCTRL

### Registers

Offsets: 0x0cc, 0x0e4, 0x0fc, 0x114

Description: Execution/behavioural settings for state machine N

Table 995. SM0\_EXECCTRL, SM1\_EXECCTRL, SM2\_EXECCTRL, SM3\_EXECCTRL Registers

31	EXEC_STALLED: If 1, an instruction written to SMx_INSTR is stalled, and latched by the state machine. Will clear to 0 once this instruction completes.  EXEC_STALLED: 1 の場合、SMx_INSTR に書き込まれた命令はストールされ、ステートマシンにラッチされる。この命令が完了すると 0 にクリアされる。	RO	0x0
30	SIDE_EN: If 1, the MSB of the Delay/Side-set instruction field is used as side-set enable, rather than a side-set data bit. This allows instructions to perform side-set optionally, rather than on every instruction, but the maximum possible side-set width is reduced from 5 to 4. Note that the value of PINCTRL_SIDESET_COUNT is inclusive of this enable bit.  SIDE_EN: 1 の場合、遅延/サイドセット命令フィールドの MSB は、サイドセットデータビットではなく、サイドセットイネーブルとして使用される。PINCTRL_SIDESET_COUNT の値はこのイネーブルビットを含むことに注意してください。	RW	0x0
29	SIDE_PINDIR: If 1, side-set data is asserted to pin directions, instead of pin values  SIDE_PINDIR: 1 の場合、サイドセットデータがピン値ではなくピン方向にアサートされる	RW	0x0
28:24	JMP_PIN: The GPIO number to use as condition for JMP PIN. Unaffected by input mapping.  JMP_PIN: JMP PIN の条件として使用する GPIO 番号。入力マッピングの影響を受けない。	RW	0x00
23:19	OUT_EN_SEL: Which data bit to use for inline OUT enable  OUT_EN_SEL: インライン OUT イネーブルに使用するデータビット	RW	0x00
18	INLINE_OUT_EN: If 1, use a bit of OUT data as an auxiliary write enable When used in conjunction with OUT_STICKY, writes with an enable of 0 will deassert the latest pin write. This can create useful masking/override behaviour due to the priority ordering of state machine pin writes (SM0 < SM1 < ...)		

	<p>INLINE_OUT_EN: 1 の場合、補助書き込みイネーブルとして OUT データのビットを使用する。OUT_STICKY と組み合わせて使用すると、イネーブルが 0 の書き込みは最新のピン書き込みをデアサートする。これは、ステートマシンのピン書き込みの優先順位 (SM0 &lt; SM1 &lt; ...) により、有用なマスキング/オーバーライド動作を作り出すことができる。</p>	RW	0x0
17	<p>OUT_STICKY: Continuously assert the most recent OUT/SET to the pins</p> <p>OUT_STICKY: 最新の OUT/SET をピンにアサートし続ける。</p>	RW	0x0
16:12	<p>WRAP_TOP: After reaching this address, execution is wrapped to wrap_bottom. If the instruction is a jump, and the jump condition is true, the jump takes priority.</p> <p>WRAP_TOP: このアドレスに達した後、実行は wrap_bottom にラップされる。命令がジャンプで、ジャンプ条件が真の場合、ジャンプが優先される。</p>	RW	0x1f
11:7	<p>WRAP_BOTTOM: After reaching wrap_top, execution is wrapped to this address.</p> <p>WRAP_BOTTOM: wrap_top に達した後、実行はこのアドレスにラップされる。</p>	RW	0x00
6:5	<p>STATUS_SEL: Comparison used for the MOV x, STATUS instruction. Enumerated values: 0x0 → TXLEVEL: All-ones if TX FIFO level &lt; N, otherwise all-zeroes 0x1 → RXLEVEL: All-ones if RX FIFO level &lt; N, otherwise all-zeroes 0x2 → IRQ: All-ones if the indexed IRQ flag is raised, otherwise all-zeroes</p> <p>STATUS_SEL: MOV x, STATUS 命令で使用される比較。列挙値:  0x0 → TXLEVEL: 0x0 → TXLEVEL: TX FIFO レベル&lt;N の場合はオール 1、それ以外の場合はオール 0  0x1 → RXLEVEL: RX FIFO レベル&lt;N の場合はオール 1、それ以外の場合はオール 0:  &gt;0x2 → IRQ: インデックス付き IRQ フラグが立っている場合はオール 1、それ以外はオール 0</p>	RW	0x0
4:0	<p>STATUS_N: Comparison level or IRQ index for the MOV x, STATUS instruction. If STATUS_SEL is TXLEVEL or RXLEVEL, then values of STATUS_N greater than the current FIFO depth are reserved, and have undefined behaviour. Enumerated values:  0x00 → IRQ: Index 0-7 of an IRQ flag in this PIO block  0x08 → IRQ_PREVPIO: Index 0-7 of an IRQ flag in the next lower-numbered PIO block  0x10 → IRQ_NEXTPIO: Index 0-7 of an IRQ flag in the next higher-numbered PIO block</p> <p>STATUS_N: MOV x, STATUS 命令の比較レベルまたは IRQ インデックス。STATUS_SEL が TXLEVEL または RXLEVEL の場合、現在の FIFO 深度より大きい STATUS_N の値は予約され、未定義の動作をする。  列挙値:  0x00 → IRQ: この PIO ブロックの IRQ フラグのインデックス 0～7  0x08 → IRQ_PREVPIO: 次の下位番号の PIO ブロックの IRQ フラグのインデックス 0～7  0x10 → IRQ_NEXTPIO: 次の上位番号の PIO ブロックの IRQ フラグのインデッ</p>		



## PIO: SM0\_SHIFTCTRL, SM1\_SHIFTCTRL, SM2\_SHIFTCTRL, SM3\_SHIFTCTRL Registers

Offsets: 0x0d0, 0x0e8, 0x100, 0x118

Description: Control behaviour of the input/output shift registers for state machine N

Table 996. SM0\_SHIFTCTRL, SM1\_SHIFTCTRL, SM2\_SHIFTCTRL, SM3\_SHIFTCTRL Registers

<b>31</b>	<p>FJOIN_RX: When 1, RX FIFO steals the TX FIFO's storage, and becomes twice as deep. TX FIFO is disabled as a result (always reads as both full and empty). FIFOs are flushed when this bit is changed.</p> <p>FJOIN_RX: 1 の時、RX FIFO は TX FIFO のストレージを奪い、2 倍の深さになる。その結果、TX FIFO は無効になる(常に満杯と空の両方として読み出される)。このビットが変更されると、FIFO はフラッシュされる。</p>	RW	0x0
<b>30</b>	<p>FJOIN_TX: When 1, TX FIFO steals the RX FIFO's storage, and becomes twice as deep. RX FIFO is disabled as a result (always reads as both full and empty). FIFOs are flushed when this bit is changed.</p> <p>JOIN_TX: 1 の場合、TX FIFO は RX FIFO のストレージを奪い、2 倍の深さになる。その結果、RX FIFO は無効になる(常に満杯と空の両方で読み取られる)。このビットが変更されると、FIFO はフラッシュされる。</p>	RW	0x0
<b>29:25</b>	<p>PULL_THRESH: Number of bits shifted out of OSR before autopull, or conditional pull (PULL IFEMPTY), will take place. Write 0 for value of 32.</p> <p>PULL_THRESH: オートプルまたは条件付きプル (PULL IFEMPTY) が行われる前に OSR からシフトアウトされるビット数。32 の場合は 0 を書き込む。</p>	RW	0x00
<b>24:20</b>	<p>PUSH_THRESH: Number of bits shifted into ISR before autopush, or conditional push (PUSH IFFULL), will take place. Write 0 for value of 32.</p> <p>PUSH_THRESH: 自動プッシュまたは条件付きプッシュ (PUSH IFFULL) が行われる前に ISR にシフトされるビット数。32 の場合は 0 を書き込む。</p>	RW	0x00
<b>19</b>	<p>OUT_SHIFTDIR: 1 = shift out of output shift register to right. 0 = to left.</p> <p>OUT_SHIFTDIR: 1 = 出力シフトレジスタを右にシフトアウト。0 = 左シフト。</p>	RW	0x1
<b>18</b>	<p>IN_SHIFTDIR: 1 = shift input shift register to right (data enters from left). 0 = to left.</p> <p>IN_SHIFTDIR: 1 = 入力シフトレジスタを右へシフト (データは左から入力)。0 = 左シフト。</p>	RW	0x1
<b>17</b>	<p>AUTOPULL: Pull automatically when the output shift register is emptied, i.e. on or following an OUT instruction which causes the output shift counter to reach or exceed PULL_THRESH.</p> <p>AUTOPULL : 出力シフトレジスタが空になると自動的にプル。すなわち、出力シフトカウンタが PULL_THRESH 以上になる OUT 命令の実行時または実行後</p>		

	にプル。	RW	0x0
<b>16</b>	<p>AUTOPUSH: Push automatically when the input shift register is filled, i.e. on an IN instruction which causes the input shift counter to reach or exceed PUSH_THRESH.</p> <p>AUTOPUSH: 入力シフトレジスタが満たされたとき、つまり入力シフトカウンタが PUSH_THRESH 以上になった IN 命令で自動的にプッシュする。</p>	RW	0x0
<b>15</b>	<p>FJOIN_RX_PUT: If 1, disable this state machine's RX FIFO, make its storage available for random write access by the state machine (using the put instruction) and, unless FJOIN_RX_GET is also set, random read access by the processor (through the RXFx_PUTGETy registers). If FJOIN_RX_PUT and FJOIN_RX_GET are both set, then the RX FIFO's registers can be randomly read/written by the state machine, but are completely inaccessible to the processor. Setting this bit will clear the FJOIN_TX and FJOIN_RX bits.</p> <p>FJOIN_RX_PUT: 1 の場合、このステートマシンの RX FIFO を無効にし、そのストレージをステートマシンによるランダムな書き込みアクセス (put 命令を使用) に使用できるようにし、FJOIN_RX_GET も設定されていない限り、プロセッサによるランダムな読み出しアクセス (RXFx_PUTGETy レジスタを使用) に使用できるようにする。FJOIN_RX_PUT と FJOIN_RX_GET の両方が設定されている場合、RX FIFO のレジスタはステートマシンによってランダムに読み書きできるが、プロセッサからは完全にアクセスできない。このビットを設定すると、FJOIN_TX ビットと FJOIN_RX ビットはクリアされる。</p>	RW	0x0
<b>14</b>	<p>FJOIN_RX_GET: If 1, disable this state machine's RX FIFO, make its storage available for random read access by the state machine (using the get instruction) and, unless FJOIN_RX_PUT is also set, random write access by the processor (through the RXFx_PUTGETy registers). If FJOIN_RX_PUT and FJOIN_RX_GET are both set, then the RX FIFO's registers can be randomly read/written by the state machine, but are completely inaccessible to the processor. Setting this bit will clear the FJOIN_TX and FJOIN_RX bits.</p> <p>FJOIN_RX_GET: FJOIN_RX_PUT_GET: FJOIN_RX_PUT と FJOIN_RX_GET の両方が設定されている場合、RX FIFO のレジスタはランダムアクセスが可能である。FJOIN_RX_PUT と FJOIN_RX_GET の両方が設定されている場合、RX FIFO のレジスタはステートマシンによってランダムに読み書きできるが、プロセッサからは完全にアクセスできない。このビットを設定すると、FJOIN_TX ビットと FJOIN_RX ビットはクリアされる。</p>	RW	0x0
<b>13:5</b>	Reserved.	—	—
<b>4:0</b>	<p>IN_COUNT: Set the number of pins which are not masked to 0 when read by an IN PINS, WAIT PIN or MOV x, PINS instruction. For example, an IN_COUNT of 5 means that the 5 LSBs of the IN pin group are visible (bits 4:0), but the remaining 27 MSBs are masked to 0. A count of 32 is encoded with a field value of 0, so the default behaviour is to not perform any masking. Note this masking is applied in addition to the masking usually performed by the IN instruction. This is mainly useful for the MOV x, PINS instruction, which otherwise has no way of masking pins.</p> <p>IN_COUNT: IN PINS 命令、WAIT PIN 命令、または MOV x, PINS 命令で読み</p>		

出されたときに 0 にマスクされないピンの数を設定します。例えば、IN\_COUNT が 5 の場合、IN ピングループの 5 つの LSB は見えるが (ビット 4:0)、残りの 27 の MSB は 0 にマスクされることを意味する。このマスキングは、通常 IN 命令で行われるマスキングに加えて行われることに注意。これは主に MOV x, PINS 命令に有効で、これ以外ではピンをマスキングする方法がない。

RW 0x00

## PIO: SM0\_ADDR, SM1\_ADDR, SM2\_ADDR, SM3\_ADDR Registers

Offsets: 0x0d4, 0x0ec, 0x104, 0x11c

Table 997. SM0\_ADDR, SM1\_ADDR, SM2\_ADDR, SM3\_ADDR Registers

<b>31:5</b>	Reserved.	—	—
<b>4:0</b>	Current instruction address of state machine N	RO	0x00

## PIO: SM0\_INSTR, SM1\_INSTR, SM2\_INSTR, SM3\_INSTR Registers

Offsets: 0x0d8, 0x0f0, 0x108, 0x120

Table 998. SM0\_INSTR, SM1\_INSTR, SM2\_INSTR, SM3\_INSTR Registers

<b>31:16</b>	Reserved.	—	—
<b>15:0</b>	Read to see the instruction currently addressed by state machine N's program RW counter. Write to execute an instruction immediately (including jumps) and then resume execution. -	—	—

Table 999. SM0\_PINCTRL, SM1\_PINCTRL, SM2\_PINCTRL, SM3\_PINCTRL Registers

<b>31:29</b>	SIDASET_COUNT: The number of MSBs of the Delay/Side-set instruction field which are used for side-set. Inclusive of the enable bit, if present. Minimum of 0 (all delay bits, no side-set) and maximum of 5 (all side-set, no delay).  SIDASET_COUNT: サイドセットに使用される Delay/Side-set 命令フィールドの MSB 数。イネーブルビットが存在する場合はそれを含む。最小値は 0(すべての遅延ビット、サイドセットなし)、最大値は 5(すべてのサイドセット、遅延なし)。	RW	0x0
<b>28:26</b>	SET_COUNT: The number of pins asserted by a SET. In the range 0 to 5 inclusive.  SET_COUNT: SET によってアサートされたピンの数。0～5 の範囲で指定。	RW	0x5
<b>25:20</b>	OUT_COUNT: The number of pins asserted by an OUT PINS, OUT PINDIRS or MOV PINS instruction. In the range 0 to 32 inclusive.  OUT_COUNT: OUT PINS、OUT PINDIRS、または MOV PINS 命令によってアサートされるピンの数。0～32 の範囲で指定。	RW	0x00
<b>19:15</b>	IN_BASE: The pin which is mapped to the least-significant bit of a state machine's IN data bus. Higher-numbered pins are mapped to consecutively more-significant data bits, with a modulo of 32 applied to pin number.		

	IN_BASE: ステートマシンの IN データバスの最下位ビットにマッピングされるピン。ピン番号の大きいピンは、ピン番号に 32 のモジュロを適用して、連続して上位のデータビットにマッピングされる。	RW	0x00
<b>14:10</b>	SIDASET_BASE: The lowest-numbered pin that will be affected by a side-set operation. The MSBs of an instruction's side-set/delay field (up to 5, determined by SIDASET_COUNT) are used for side-set data, with the remaining LSBs used for delay. The least-significant bit of the side-set portion is the bit written to this pin, with more-significant bits written to higher-numbered pins.  SIDASET_BASE: サイドセット動作の影響を受ける最下位ピン。命令のサイドセット/遅延フィールドの MSB (SIDASET_COUNT で決まる最大 5) がサイドセットデータに使用され、残りの LSB が遅延に使用されます。サイドセット部分の最下位ビットがこのピンに書き込まれ、上位ビットが上位ピンに書き込まれます。	RW	0x00
<b>9:5</b>	SET_BASE: The lowest-numbered pin that will be affected by a SET PINS or SET PINDIRS instruction. The data written to this pin is the least-significant bit of the SET data.  SET_BASE: SET PINS または SET PINDIRS 命令によって影響を受ける最下位ピン。このピンに書き込まれるデータは SET データの最下位ビットです。	RW	0x00
<b>4:0</b>	OUT_BASE: The lowest-numbered pin that will be affected by an OUT PINS, RW 0x00 OUT PINDIRS or MOV PINS instruction. The data written to this pin will always be the least-significant bit of the OUT or MOV data.  OUT_BASE: OUT PINS, RW 0x00 OUT PINDIRS または MOV PINS 命令によって影響を受ける最下位番号のピン。このピンに書き込まれるデータは常に OUT または MOV データの最下位ビットとなります。	RW	0x00

## PIO: RXF0\_PUTGET0 Register

Offset: 0x128

Table 1000. RXF0\_PUTGET0 Register

<b>31:0</b>	Direct read/write access to entry 0 of SM0's RX FIFO, if SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET is set.	RW	0x00000000
-------------	--	----	------------

## PIO: SM0\_PINCTRL, SM1\_PINCTRL, SM2\_PINCTRL, SM3\_PINCTRL Registers

Offsets: 0x0dc, 0x0f4, 0x10c, 0x124

Description: State machine pin control

<b>31:29</b>	SIDASET_COUNT: The number of MSBs of the Delay/Side-set instruction field which are used for side-set. Inclusive of the enable bit, if present. Minimum of 0 (all delay bits, no side-set) and maximum of 5 (all side-set, no delay).  SIDASET_COUNT: サイドセットに使用される Delay/Side-set 命令フィールドの
--------------	--

	MSB 数。イネーブルビットが存在する場合はそれを含む。最小値は 0(すべての遅延ビット、サイドセットなし)、最大値は 5(すべてのサイドセット、遅延なし)。	RW	0x0
<b>28:26</b>	SET_COUNT: The number of pins asserted by a SET. In the range 0 to 5 inclusive.  SET_COUNT: SET によってアサートされたピンの数。0～5 の範囲で指定。	RW	0x5
<b>25:20</b>	OUT_COUNT: The number of pins asserted by an OUT PINS, OUT PINDIRS or MOV PINS instruction. In the range 0 to 32 inclusive.  OUT_COUNT: OUT PINS、OUT PINDIRS、または MOV PINS 命令によってアサートされるピンの数。0～32 の範囲で指定。	RW	0x00
<b>19:15</b>	IN_BASE: The pin which is mapped to the least-significant bit of a state machine's IN data bus. Higher-numbered pins are mapped to consecutively more-significant data bits, with a modulo of 32 applied to pin number.  IN_BASE: ステートマシンの IN データバスの最下位ビットにマッピングされるピン。ピン番号の高いピンは、ピン番号に 32 のモジュロが適用され、連続して上位のデータビットにマップされる。	RW	0x00
<b>14:10</b>	SIDASET_BASE: The lowest-numbered pin that will be affected by a side-set operation. The MSBs of an instruction's side-set/delay field (up to 5, determined by SIDASET_COUNT) are used for side-set data, with the remaining LSBs used for delay. The least-significant bit of the side-set portion is the bit written to this pin, with more-significant bits written to higher-numbered pins.  SIDASET_BASE: サイドセット動作の影響を受ける最下位ピン。命令のサイドセット/遅延フィールドの MSB (SIDASET_COUNT で決まる最大 5) がサイドセットデータに使用され、残りの LSB が遅延に使用されます。サイドセット部分の最下位ビットがこのピンに書き込まれ、上位ビットが上位ピンに書き込まれます。	RW	0x00
<b>9:5</b>	SET_BASE: The lowest-numbered pin that will be affected by a SET PINS or SET PINDIRS instruction. The data written to this pin is the least-significant bit of the SET data.  SET_BASE: SET PINS または SET PINDIRS 命令によって影響を受ける最下位ピン。このピンに書き込まれるデータは SET データの最下位ビットです。	RW	0x00
<b>4:0</b>	OUT_BASE: The lowest-numbered pin that will be affected by an OUT PINS, OUT PINDIRS or MOV PINS instruction. The data written to this pin will always be the least-significant bit of the OUT or MOV data.  OUT_BASE: OUT PINS、OUT PINDIRS、MOV PINS 命令の影響を受ける最下位ピン。このピンに書き込まれるデータは常に OUT または MOV データの最下位ビットとなります。	RW	0x00

## PIO: RXF0\_PUTGET1 Register

Offset: 0x12c

Table 1001. RXF0\_PUTGET1 Register

<b>31:0</b>	Direct read/write access to entry 1 of SM0's RX FIFO, if SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET is set.	RW	0x00000000
-------------	--	----	------------

## PIO: RXF0\_PUTGET2 Register

Offset: 0x130 Bits

Table 1002. RXF0\_PUTGET2 Register

<b>31:0</b>	Direct read/write access to entry 2 of SM0's RX FIFO, if SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET is set.	RW	0x00000000
-------------	--	----	------------

## PIO: RXF0\_PUTGET3 Register

Offset: 0x134 Bits

Table 1003. RXF0\_PUTGET3 Register

<b>31:0</b>	Direct read/write access to entry 3 of SM0's RX FIFO, if SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET is set.	RW	0x00000000
-------------	--	----	------------

## PIO: RXF1\_PUTGET0 Register

Offset: 0x138 Bits

Table 1004. RXF1\_PUTGET0 Register

<b>31:0</b>	Direct read/write access to entry 0 of SM1's RX FIFO, if SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET is set.	RW	0x00000000
-------------	--	----	------------

## PIO: RXF1\_PUTGET1 Register

Offset: 0x13c Bits

Table 1005. RXF1\_PUTGET1 Register

<b>31:0</b>	Direct read/write access to entry 1 of SM1's RX FIFO, if SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET is set.	RW	0x00000000
-------------	--	----	------------

## PIO: RXF1\_PUTGET2 Register

Offset: 0x140 Bits

Table 1006. RXF1\_PUTGET2 Register

<b>31:0</b>	Direct read/write access to entry 2 of SM1's RX FIFO, if SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET is set.	RW	0x00000000
-------------	--	----	------------

## PIO: RXF1\_PUTGET3 Register

Offset: 0x144

Table 1007. RXF1\_PUTGET3 Register

<b>31:0</b>	Direct read/write access to entry 3 of SM1's RX FIFO, if SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET is set.	RW	0x00000000
-------------	--	----	------------

## PIO: RXF2\_PUTGET0 Register

Offset: 0x148 Bits

Table 1008. RXF2\_PUTGET0 Register

<b>31:0</b>	Direct read/write access to entry 0 of SM2's RX FIFO, if SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET is set.	RW	0x00000000
-------------	--	----	------------

## PIO: RXF2\_PUTGET1 Register

Offset: 0x14c Bits

Table 1009. RXF2\_PUTGET1 Register

<b>31:0</b>	Direct read/write access to entry 1 of SM2's RX FIFO, if SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET is set.	RW	0x00000000
-------------	--	----	------------

## PIO: RXF2\_PUTGET2 Register

Offset: 0x150 Bits

Table 1010. RXF2\_PUTGET2 Register

<b>31:0</b>	Direct read/write access to entry 2 of SM2's RX FIFO, if SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET is set.	RW	0x00000000
-------------	--	----	------------

## PIO: RXF2\_PUTGET3 Register

Offset: 0x154

Table 1011. RXF2\_PUTGET3 Register

<b>31:0</b>	Direct read/write access to entry 3 of SM2's RX FIFO, if SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET is set.	RW	0x00000000
-------------	--	----	------------

## PIO: RXF3\_PUTGET0 Register

Offset: 0x158 Bits

Table 1012. RXF3\_PUTGET0 Register

<b>31:0</b>	Direct read/write access to entry 0 of SM3's RX FIFO, if SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET is set.	RW	0x00000000
-------------	--	----	------------

## PIO: RXF3\_PUTGET1 Register

Offset: 0x15c

Table 1013. RXF3\_PUTGET1 Register

<b>31:0</b>	Direct read/write access to entry 1 of SM3's RX FIFO, if SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET is set.	RW	0x00000000
-------------	--	----	------------

Table 1015. RXF3\_PUTGET3 Register

## PIO: RXF3\_PUTGET2 Register

Offset: 0x160 Bits

Table 1014. RXF3\_PUTGET2 Register

<b>31:0</b>	Direct read/write access to entry 2 of SM3's RX FIFO, if SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET is set.	RW	0x00000000
-------------	--	----	------------

## PIO: RXF3\_PUTGET3 Register

Offset: 0x164 Bits

Table 1015: RXF3\_PUTGET3 Register

<b>31:0</b>	Direct read/write access to entry 3 of SM3's RX FIFO, if SHIFTCTRL_FJOIN_RX_PUT xor SHIFTCTRL_FJOIN_RX_GET is set.	RW	0x00000000
-------------	--	----	------------

## PIO: GPIOBASE Register

Offset: 0x168

Table 1016. GPIOBASE Register

<b>31:5</b>	Reserved.	—	—
<b>4</b>	Relocate GPIO 0 (from PIO's point of view) in the system GPIO numbering, to access more than 32 GPIOs from PIO. Only the values 0 and 16 are supported (only bit 4 is writable).  PIO から 32 個以上の GPIO にアクセスするために、システム GPIO ナンバリングで (PIO から見て) GPIO 0 を再配置する。値 0 と 16 だけがサポートされています (ビット 4 だけが書き込み可能です)。	RW	0x0
<b>3:0</b>	Reserved.	—	—



## PIO: INTR Register

Offset: 0x16c

Description: Raw Interrupts

Table 1017. INTR Register

<b>31:16</b>	Reserved.	—	—
<b>15</b>	SM7	RO	0x0
<b>14</b>	SM6	RO	0x0
<b>13</b>	SM5	RO	0x0
<b>12</b>	SM4	RO	0x0
<b>11</b>	SM3	RO	0x0
<b>10</b>	SM2	RO	0x0
<b>9</b>	SM1	RO	0x0
<b>8</b>	SM0	RO	0x0
<b>7</b>	SM3_TXNFULL	RO	0x0
<b>6</b>	SM2_TXNFULL	RO	0x0
<b>5</b>	SM1_TXNFULL	RO	0x0
<b>4</b>	SM0_TXNFULL	RO	0x0
<b>3</b>	SM3_RXNEMPTY	RO	0x0
<b>2</b>	SM2_RXNEMPTY	RO	0x0
<b>1</b>	SM1_RXNEMPTY	RO	0x0
<b>0</b>	SM0_RXNEMPTY	RO	0x0

## PIO: IRQ0\_INTE Register

Offset: 0x170

Description: Interrupt Enable for irq0

Table 1018. IRQ0\_INTE Register

<b>31:16</b>	Reserved.	—	—
<b>15</b>	SM7	RW	0x0
<b>14</b>	SM6	RW	0x0
<b>13</b>	SM5	RW	0x0
<b>12</b>	SM4	RW	0x0
<b>11</b>	SM3	RW	0x0
<b>10</b>	SM2	RW	0x0
<b>9</b>	SM1	RW	0x0
<b>8</b>	SM0	RW	0x0
<b>7</b>	SM3_TXNFULL	RW	0x0
<b>6</b>	SM2_TXNFULL	RW	0x0
<b>5</b>	SM1_TXNFULL	RW	0x0
<b>4</b>	SM0_TXNFULL	RW	0x0
<b>3</b>	SM3_RXNEMPTY	RW	0x0

<b>2</b>	SM2_RXNEMPTY	RW	0x0
<b>1</b>	SM1_RXNEMPTY	RW	0x0
<b>0</b>	SM0_RXNEMPTY	RW	0x0

## PIO: IRQ0\_INTF Register

Offset: 0x174

Description: Interrupt Force for irq0

Table 1019. IRQ0\_INTF Register

<b>31:16</b>	Reserved.	—	—
<b>15</b>	SM7	RW	0x0
<b>14</b>	SM6	RW	0x0
<b>13</b>	SM5	RW	0x0
<b>12</b>	SM4	RW	0x0
<b>11</b>	SM3	RW	0x0
<b>10</b>	SM2	RW	0x0
<b>9</b>	SM1	RW	0x0
<b>8</b>	SM0	RW	0x0
<b>7</b>	SM3_TXNFULL	RW	0x0
<b>6</b>	SM2_TXNFULL	RW	0x0
<b>5</b>	SM1_TXNFULL	RW	0x0
<b>4</b>	SM0_TXNFULL	RW	0x0
<b>3</b>	SM3_RXNEMPTY	RW	0x0
<b>2</b>	SM2_RXNEMPTY	RW	0x0
<b>1</b>	SM1_RXNEMPTY	RW	0x0
<b>0</b>	SM0_RXNEMPTY	RW	0x0

## PIO: IRQ0\_INTS Register

Offset: 0x178

Description: Interrupt status after masking & forcing for irq0

Table 1020. IRQ0\_INTS Register

<b>31:16</b>	Reserved.	—	—
<b>15</b>	SM7	RO	0x0
<b>14</b>	SM6	RO	0x0
<b>13</b>	SM5	RO	0x0
<b>12</b>	SM4	RO	0x0
<b>11</b>	SM3	RO	0x0
<b>10</b>	SM2	RO	0x0
<b>9</b>	SM1	RO	0x0
<b>8</b>	SM0	RO	0x0
<b>7</b>	SM3_TXNFULL	RO	0x0

<b>6</b>	SM2_TXNFULL	RO	0x0
<b>5</b>	SM1_TXNFULL	RO	0x0
<b>4</b>	SM0_TXNFULL	RO	0x0
<b>3</b>	SM3_RXNEMPTY	RO	0x0
<b>2</b>	SM2_RXNEMPTY	RO	0x0
<b>1</b>	SM1_RXNEMPTY	RO	0x0
<b>0</b>	SM0_RXNEMPTY	RO	0x0

## PIO: IRQ1\_INTE Register

Offset: 0x17c

Description: Interrupt Enable for irq1

Table 1021. IRQ1\_INTE Register

<b>31:16</b>	Reserved.	—	—
<b>15</b>	SM7	RW	0x0
<b>14</b>	SM6	RW	0x0
<b>13</b>	SM5	RW	0x0
<b>12</b>	SM4	RW	0x0
<b>11</b>	SM3	RW	0x0
<b>10</b>	SM2	RW	0x0
<b>9</b>	SM1	RW	0x0
<b>8</b>	SM0	RW	0x0
<b>7</b>	SM3_TXNFULL	RW	0x0
<b>6</b>	SM2_TXNFULL	RW	0x0
<b>5</b>	SM1_TXNFULL	RW	0x0
<b>4</b>	SM0_TXNFULL	RW	0x0
<b>3</b>	SM3_RXNEMPTY	RW	0x0
<b>2</b>	SM2_RXNEMPTY	RW	0x0
<b>1</b>	SM1_RXNEMPTY	RW	0x0
<b>0</b>	SM0_RXNEMPTY	RW	0x0

## PIO: IRQ1\_INTF Register

Offset: 0x180

Description: Interrupt Force for irq1

Table 1022. IRQ1\_INTF Register

<b>31:16</b>	Reserved.	—	—
<b>15</b>	SM7	RW	0x0
<b>14</b>	SM6	RW	0x0
<b>13</b>	SM5	RW	0x0
<b>12</b>	SM4	RW	0x0
<b>11</b>	SM3	RW	0x0

<b>10</b>	SM2	RW	0x0
<b>9</b>	SM1	RW	0x0
<b>8</b>	SM0	RW	0x0
<b>7</b>	SM3_TXNFULL	RW	0x0
<b>6</b>	SM2_TXNFULL	RW	0x0
<b>5</b>	SM1_TXNFULL	RW	0x0
<b>4</b>	SM0_TXNFULL	RW	0x0
<b>3</b>	SM3_RXNEMPTY	RW	0x0
<b>2</b>	SM2_RXNEMPTY	RW	0x0
<b>1</b>	SM1_RXNEMPTY	RW	0x0
<b>0</b>	SM0_RXNEMPTY	RW	0x0

## PIO: IRQ1\_INTS Register

Offset: 0x184

Description: Interrupt status after masking & forcing for irq1

Table 1023. IRQ1\_INTS Register

<b>31:16</b>	Reserved.	—	—
<b>15</b>	SM7	RO	0x0
<b>14</b>	SM6	RO	0x0
<b>13</b>	SM5	RO	0x0
<b>12</b>	SM4	RO	0x0
<b>11</b>	SM3	RO	0x0
<b>10</b>	SM2	RO	0x0
<b>9</b>	SM1	RO	0x0
<b>8</b>	SM0	RO	0x0
<b>7</b>	SM3_TXNFULL	RO	0x0
<b>6</b>	SM2_TXNFULL	RO	0x0
<b>5</b>	SM1_TXNFULL	RO	0x0
<b>4</b>	SM0_TXNFULL	RO	0x0
<b>3</b>	SM3_RXNEMPTY	RO	0x0
<b>2</b>	SM2_RXNEMPTY	RO	0x0
<b>1</b>	SM1_RXNEMPTY	RO	0x0
<b>0</b>	SM0_RXNEMPTY	RO	0x0