Junior Deogracias MAMBO MOTSOU

Ingénieur FPGA & SoC — VHDL, Vivado, Vitis

motsoujunior17@gmail.com | +33 6 01 16 86 06 | France | Disponible immédiatement
teo1747.github.io/Portfolio | github.com/teo1747 | linkedin.com/in/teo1747

Profil

Ingénieur systèmes embarqués (Polytech Dijon, 2026) orienté conception numérique sur FPGA et SoC Zynq : RTL en VHDL, interfaces AXI4-Lite et AXI4-Stream, intégration d'IP et block design sous Vivado, et le logiciel bare-metal qui pilote le matériel depuis Vitis. Je vérifie le RTL contre des modèles C bit-exacts avec des bancs de test auto-vérifiants. Une année de mise en route firmware automobile chez FORVIA m'apporte la vision système.

Compétences techniques

HDL & conception	VHDL (RTL synthétisable, bancs de test VHDL-2008), Verilog (bases) ; machines d'états, chemins de données pipelinés, line buffers, gestion de la croissance en bits, handshakes AXI avec back-pressure, E/S bidirectionnelles
Flot AMD/Xilinx	Vivado : block design sous IP integrator, packaging d'IP, synthèse, implémentation, XDC, rapports de timing et d'utilisation, bitstream, ILA et Hardware Manager ; Vitis HLS ; applications bare-metal Vitis ; scripts TCL du flot
Composants & cartes	Zynq-7000 (ZedBoard, xc7z020), Artix-7 (Nexys 4 DDR, xc7a100t)
Interfaces & IP	AXI4-Lite, AXI4-Stream, AXI DMA, PS7 Zynq (ports GP/HP), Video Timing Controller, Clocking Wizard, FIFO Generator ; VGA, I²C, UART, SPI, SRAM ZBT
Vérification	Bancs de test auto-vérifiants, modèles C de référence bit-exacts, injection de blocages aléatoires ; GHDL, XSim, ModelSim ; simulation en CI sur GitHub Actions
Logiciel embarqué	C (bare-metal, drivers standalone Xilinx, CMSIS), FreeRTOS, Zephyr ; Python, TCL
Debug	ILA, JTAG / Hardware Manager, J-Link, GDB, consoles série

Expérience professionnelle

Ingénieur systèmes embarqués — contrat de professionnalisation

sept. 2025 – sept. 2026

FORVIA – Faurecia Interior Systems département Surface Activation, France

Mise en route firmware : contrôleur d'élément chauffant piloté en LIN (TCU)

- Développement du firmware C sur Infineon TLD4020-3ET (Arm Cortex-M23 avec LIN intégré) : commandes ON/OFF par LIN, PWM de chauffe via le périphérique LDRV, régulation de température par CTN, protections, architecture en machine d'états.
- Diagnostic des blocages de mise en route : HardFault à l'initialisation causé par une révision de silicium différente sur la carte d'évaluation (registre absent) ; perte du debug liée au cavalier de boot et à l'alimentation USB.
- Le pont diviseur de la CTN étant alimenté par la sortie de chauffe commutée, le nœud ADC est un signal carré à 100 Hz pendant la PWM : échantillonnage synchronisé sur le temps haut (ISR à mi-impulsion, moyenne sur 16 mesures), qui a ramené la dispersion dans les limites du besoin de régulation.

Environnement : carte TLD4020-3STD_EVAL, IAR Embedded Workbench, Infineon MCU Configuration Wizard, J-Link embarqué, printf sur LIN (MobaXterm, 19 200 bauds 8N1)

Portage du driver LED MeLiBu : Melexis MLX81116 vers MLX81143

- Portage d'un driver MeLiBu 1.x existant sur RP2040 vers le MLX81143 : encodage de sous-adresse en mode étendu (14 LED par nœud), encodage PWM linéaire 15 bits vérifié sur datasheet et sur matériel ; panneau 22 × 7 (154 LED RVB).
- Correction des défauts de timing bus : génération du break en attente active sous interruptions masquées, section critique réduite au seul break pour ne plus perdre d'octets en réception UART, vidage de la FIFO TX avant chaque trame pour éviter les collisions ; correction de la broche de retour bus.
- Correction du câblage désordonné des LED dans la couche de mapping matériel, séparée de la convention d'entrée ; récepteur PIO utilisé pour confirmer les acquittements des esclaves.

Environnement : RP2040, Raspberry Pi Pico SDK, machines d'états PIO, C, MeLiBu 1.x

Démonstrateur d'éclairage d'ambiance intérieur (responsable logiciel)

- Extension du logiciel de pilotage d'un buck de démonstration intérieur automobile, de quelques afficheurs LED à neuf gateways UART STM32 pilotant des rubans WS2812 répartis en plusieurs zones.
- Application Python/PyQt5 multithread : décodage des animations MP4 avec OpenCV, correspondance entre identifiants LED et pixels de la frame, envoi de chaque frame par un thread par gateway à 921 600 bauds, synchronisés par une barrière ; trames série propriétaires (ASCII avec compression delta).
- Application tablette Android (Kotlin, Jetpack Compose) qui pilote zones, couleurs et presets de luminosité en Bluetooth série, via un protocole de commandes JSON avec codes d'erreur ; mode de secours au clavier.
- Adaptation minimale du firmware des gateways STM32 (filtrage par décalage d'ID si deux gateways partagent une UART).

Environnement : Python 3, PyQt5, OpenCV, Kotlin/Jetpack Compose, STM32 (C), WS2812, UART, Bluetooth SPP, Git

Stagiaire systèmes embarqués avr. – août 2025
KMUTT — MDT Lab Bangkok, Thaïlande

- Traitement d'image pour un projet d'agriculture de précision : classification de fruits par transfer learning sur VGG16 (Keras/TensorFlow), 98,4 % de bonnes classifications sur un jeu de test de 4 599 images (Fruits-360, 131 classes), et chaîne de détection OpenCV par contours et couleurs.
- Montée en compétence FPGA : conception d'un microcontrôleur 8 bits en VHDL (unité de contrôle fetch–decode–execute à 12 états, ALU avec drapeaux NZVC, ROM/RAM/E-S mappées en mémoire) d'après l'architecture de référence de LaMeres ; simulé sous Vivado 2024.2 / XSim.

Environnement : Python, TensorFlow/Keras, OpenCV, VHDL, Vivado 2024.2

Projets FPGA & SoC

Personnel

Projets personnels. Je fixe l'architecture et le plan de vérification ; l'implémentation est assistée par des outils de programmation IA. Vérifiés en simulation et en émulation, pas encore sur cartes physiques.

Accélérateur de filtrage d'image pour Zynq-7000 avec DMA AXI personnel oct. 2026
github.com/teo1747/zynq-image-filter-accelerator

- IP de filtrage 3×3 en flux en VHDL (moyenneur, gaussien, Sobel), un pixel par cycle : line buffers, pipeline à 4 étages, back-pressure AXI4-Stream complète, tramage TLAST/TUSER ; registres de contrôle et d'état AXI4-Lite ; IP packagée pour IP integrator.
- Block design PS7 Zynq + DMA AXI scripté en TCL jusqu'au bitstream et au XSA ; application Vitis bare-metal qui envoie les images depuis la DDR, vérifie chaque pixel contre le modèle C et compare les temps matériel et logiciel.
- Bit-exact face à une référence C dans un banc de test GHDL auto-vérifiant avec blocages aléatoires sur les deux flux (14 images, exécuté en CI). Essai sur ZedBoard à venir.

Environnement : VHDL, C, TCL, Vivado, Vitis, GHDL, Zynq-7000 (xc7z020)

EmbSIM — simulateur de microcontrôleurs et de circuits personnel depuis oct. 2026
github.com/EmbLinkOs/EmbSIM

- Simulateurs de jeux d'instructions et modèles de périphériques (Cortex-M, AVR ; GPIO, timers, USART, SPI, I²C, ADC, DMA des STM32F1/F4) couplés à un solveur de circuit par analyse nodale ; la CI exécute des exemples STM32Cube, Arduino et Pico SDK non modifiés. Stade précoce.

Polytech Dijon

Chaîne vidéo VGA temps réel sur ZedBoard Polytech, binôme 2025 – 2026
github.com/teo1747/zedboard-vga-video-pipeline

- Chaîne 640 × 480 assemblée sous IP integrator : Clocking Wizard, Video Timing Controller, IP vidéo AXI4-Stream, inverseur VHDL et IP d'incrustation Vitis HLS. Synchros vérifiées sur carte à l'ILA ; la démo finale n'affichait pas d'image faute de maître AXI-Lite pour démarrer les IP HLS, depuis rendues autonomes (nouveau test sur carte à faire).

Environnement : Zynq-7000 (xc7z020), Vivado/Vitis HLS 2022.2, ILA, contraintes XDC

Contrôleur de SRAM ZBT en VHDL cours SoC Polytech, binôme 2025 – 2026
github.com/teo1747/vhdl-zbt-sram-controller

- Contrôleur à machine d'états pour une SRAM ZBT Micron 512K × 36 : lectures/écritures simples et en rafale de 4 mots sur un bus bidirectionnel de 36 bits (IOBUF Xilinx) ; banc de test auto-vérifiant contre le modèle Micron.

Environnement : VHDL, Vivado, cible Zynq-7000, modèle de simulation Micron

Filtre d'image 3×3 sur FPGA Polytech, seul nov. 2024 – janv. 2025
github.com/teo1747/vhdl-2d-image-filter

- Filtres moyenneur et gaussien (1-2-1/2-4-2/1-2-1) en flux sur pixels 8 bits : line buffers sur l'IP FIFO Generator, arbre d'additionneurs pipeliné avec croissance en bits explicite (9, 10 puis 11 bits) ; simulation complète sur l'image Lena, sorties comparées à une référence logicielle.

Environnement : VHDL, Vivado 2024.1, Artix-7 (xc7a100t), XSim, MATLAB

Moniteur de température sur FPGA Polytech, binôme 2024 – 2025
github.com/teo1747/nexys4ddr-temperature-monitor

- Intégration de cœurs I²C (400 kHz) et UART (115 200 bauds) pour lire l'ADT7420 de la carte et l'afficher sur les afficheurs 7 segments ; timing tenu à 100 MHz (WNS +5,4 ns, 1 936 LUT) sur Nexys 4 DDR.

Formation & langues

Diplôme d'ingénieur (Bac+5) — Systèmes embarqués 2023 – sept. 2026
Polytech Dijon Dijon
Diplômé. Dernière année en alternance chez FORVIA. Enseignements : conception numérique, SoC sur Zynq (Vivado, Vitis, Vitis HLS), temps réel.

Classes préparatoires (2 ans) — mathématiques, physique, électronique 2021 – 2023
IUC Cameroun

Langues Anglais : langue maternelle (anglophone), TOEIC C1 (2024) | Français : courant (B2)
Certification Cisco CCNA 1 (juillet 2024)