



# Progetto Ingegneria Informatica

Progettazione di un acceleratore hardware per cifratura autenticata mediante sintesi di alto livello

## Introduzione



## Introduzione: Ascon




Ascon's S Box

Ascon is a family of authenticated encryption and hashing algorithms designed to be lightweight and easy to implement, even with added countermeasures against side-channel attacks.


#### Introduzione: Vitis HLS

Vitis HLS è uno strumento di sintesi, sviluppato dalla Xilinx, che consente di sintetizzare un flusso RTL ad alto livello partendo da un algoritmo scritto in C, C++ o Open CL.




# **Scopo del Progetto**

Lo scopo del nostro progetto è stato quindi, avendo come punto di partenza l'implementazione software in C di Ascon, quello di generare un flusso HLS valido.



# **Svolgimento del Progetto**




## Sintesi e cosimulazione

#### **Sintesi**

Per poter sintetizzare il codice C, a questo devono essere applicate alcune modifiche, al fine di rispettare le limitazioni intrinseche della sintesi hardware:

 Eliminare ogni dinamicità di memoria, esplicitando al momento della sintesi le dimensioni dei vettori di interfaccia.





Riferimento a 4 char tramite unsigned char v[4];

## Sintesi e cosimulazione

#### **Sintesi**

Per poter sintetizzare il codice C, a questo devono essere applicate alcune modifiche, al fine di rispettare le limitazioni intrinseche della sintesi hardware:

 Definire i puntatori dell'interfaccia specificando la direttiva volatile, per garantire consistenza in caso di letture consecutive.

## Sintesi e cosimulazione

#### Sintesi

Per poter sintetizzare il codice C, a questo devono essere applicate alcune modifiche, al fine di rispettare le limitazioni intrinseche della sintesi hardware:

 Ridefinizione dello stato per assicurare la correttezza dei cast e rendere il codice visivamente più compatto.

```
typedef struct {
   unsigned long x[5];
}state;
```

#### Tipi di ottimizzazione

L'ottimizzazione di diversi aspetti dell'implementazione finale si può ottenere usando due diversi approcci:

- Modifiche strutturali al codice.
- Applicazione di direttive di ottimizzazione di Vitis HLS in maniera mirata.

#### Modifiche al codice

Alcune rifiniture vengono applicate al codice al fine di migliorare diversi aspetti della sintesi risultante:

 Ridurre la dimensione delle variabili di interfaccia da 64 ad 8 bit per ridurre i pin utilizzati.

#### Modifiche al codice

Alcune rifiniture vengono applicate al codice al fine di migliorare diversi aspetti della sintesi risultante:

 Implementare vettori a 32 bit nell'interfaccia per velocizzare operazioni di lettura.

Modifica poi rimossa perché richiede un numero eccessivo di pin.

#### Modifiche al codice

Alcune rifiniture vengono applicate al codice al fine di migliorare diversi aspetti della sintesi risultante:

 Definire ricorsivamente le permutazioni per ridurre i componenti utilizzati, aumentando la latenza.

Questa modifica porta differenze solo a livello di sintesi, nessun cambiamento nell'implementazione finale.

#### **Direttive**

Nome direttiva	Breve spiegazione
INLINE	Rimuove gli overhead causati da una chiamata a funzione.
PIPELINE	Scompone le istruzioni inserendole in una pipeline, miglioramenti notevoli se usato all'interno dei loop.
DATAFLOW	Predispone un'intera funzione all'inserimento in una pipeline scomponendola in sotto sezioni.

## Analisi dei risultati: Dati raccolti

FPGA: xc7k160tfbv484-2

# Lunghezza messaggi : 16 byte

So	lution index	C code alterations	Description	Vitis Directives	Latency (cycles)			Synthesis (clock in ns)			Implementation (clock in ns)				
50	rution index	C code alterations	Description	vitis Directives	Avg	Max	Min	LUT	FF	Target	Reach	LUT	FF	Target	Reach
	a	VHDL reference	VHDL implementation	-	100	-	-	-	-	-	-	1459	666	10	10
	b	Standard version	Debloat of uselsess ports (baseline)	-	120	146	94	9213	3654	15	15	4590	3438	10	8.5
С	1	Standard version	Directives on permutations.h	INLINE RECOURSIVE	129	160	99	42969	5259	10	3	11361	4984	10	7.5
	2	Directives on permutations.n		(P6, P8, P12)	253	307	198	43265	12473	3	3	13252	10393	3	2.9
	d	Standard version	Directives on round.h	PIPELINE	147	181	113	11492	3420	13	13	3701	3147	10	8.4
	ď			(ROR)	141	101	110	11432	3420	10	15	3701	3147	10	0.4
	e	Pipelined permutations	Recursive permutation definition		120	146	94	9213	3654	15	14	4590	3438	10	8.5
	е		$(P12 \rightarrow P8 \rightarrow P6)$	-											
	f	Standard version	Directives on round.h	DATAFLOW	403	510	293	9908	7302	13.5	13.5	6352	7174	10	6.4
	1			(ROUND)	400	310	293	9300	1302	15.5	15.5	0332	1114	10	0.4
a	1	- Standard version	Directives on permutations.h	DATAFLOW	157	196	120	50401	18665	10	3	23275	21029	10	7.9
g	2			(P6, P8, P12)	297	344	231	50823	22821	3	3	23375	21029	10	7.9
h	1	Standard version Directives	Directives on permutations.h	PIPELINE	130	161	99	43052	6671	10	3	11057	6399	10	7.4
11	2	Standard version	Directives on permutations.ii	(P6, P8, P12)	297	350	231	43723	19057	3	3	11057	6399	3	7.4
	1			PIPELINE	124	153	97	43081	6219	10	3	11407	5947	10	9
i	2	Standard version Di	Directives on permutations.h	INLINE RECURSIVE	251	303	199	43504	13903	3	3	11407	5947	3	9
	2			(P6, P8, P12)	201	303	199	45504	19903	0	3	11407	0947	3	Э

## Analisi dei risultati: Estrapolazione dati


Valori di LUT, FF, Max reachable clock presi post implementazione con ottimizzazione Place & Route


- FPGA area → LUT + FF
- Time of Computing (per word)
   → Average Latency \* Max reachable clock
- Performance →1s / Time of Computing
- Efficienza →performance / FPGA area

# Analisi dei risultati: Estrapolazione dati

	FPGA Area	Time (ns)	Performance (W/s)	Performance (%)	Efficiency	Efficiency (%)	Perfomance	Balanced	Efficiency	Total
a	2125	1000	1000000	73,37	470.59	100	79.70	86.69	94.67	86.69
b	8028	1020	980392.16	71,93	122.12	25.95	62.74	48.94	35.15	48.94
c.1	16345	967.5	1033591.73	75,83	63.36	13.44	63.36	56.12	25.92	56.12
c.2	23645	733.7	1362954.89	100	57.64	12.25	82.45	56.12	29.80	56.12
d	6848	1234.8	809847.75	59.42	118.26	25.13	52.56	42.27	31.99	42.27
e	8028	1020	980392.16	71.93	122.12	25.95	62.74	48.94	35.15	48.94
f	13526	2579.2	387717.12	28.45	28.66	6.09	23.98	17.27	10.56	17.27
g.1	44304	1240.3	806256.55	59.16	18.20	3.87	48.10	31.51	14.92	31.51
g.2	44404	2346.3	426202.96	31.27	9.60	2.04	25.42	16.66	7.89	16.66
h.1	17456	962	1039501.04	76.27	59.55	12.65	63.55	44.46	25.38	44.46
h.2	17456	2197.8	455000.46	33.38	26.07	5.54	27.81	19.46	11.11	19.46
i.1	17354	1116	896057.35	65.74	51.63	10.97	54.79	38.36	21.93	38.36
i.2	17354	2259	442673.75	32.48	25.51	5.42	27.07	18.95	10.83	18.95

# Analisi dei risultati: Performance e Efficienza






# Analisi dei risultati: indexing per casi d'uso

#### Grafico orientato alle performance :


 $\rightarrow$  8/10 \* performace + 2/10 \* efficienza.



# Analisi dei risultati: indexing per casi d'uso

#### Grafico bilanciato:


 $\rightarrow$  5/10 \* performace + 5/10 \* efficienza.



# Analisi dei risultati: indexing per casi d'uso

#### Grafico orientato all'efficienza:

 $\rightarrow$  2/10 \* performace + 8/10 \* efficienza.



# Analisi dei risultati: prima analisi sulle implementazioni

- implementazione VHDL ottima :
  - seconda in performance
  - prima in efficienza (75 % di vantaggio su tutte le altre)
- buona prima implementazione di Vitis HLS :
  - prestazioni vicine a VHDL campione
  - migliore implementazione in termini di efficienza

# Analisi dei risultati: confronto con CPU

#### CPU utilizzate:

Processor	Base clock (GHz)	Clock period (ns)	Clock cycles per byte	Performance (W/s)	Performance (%)
Intel Core i5-6300U	2.4	0.41667	35	4285714.28571	314.44285
ARM1176JZF-S (ARMv6)	1	1	167	374251.497	27.45883
Intel Core i5-4200U	1.6	0.625	49	2040816.51351	149.73469
Cortex-A7 (NEON)	0.55	1.81819	148	232263.51351	17.04117
Amd Ryzen 5600X	3.7	0.27027	21.9	10559360.73059	774.74029
Amd Ryzen 5600X (Optimized compile time)	3.7	0.27027	240.5	961538.46154	70.54807

# Analisi dei risultati: confronto con CPU




Grafico confronto tra CPU e FPGA

## Analisi dei risultati: considerazioni finali e confronto con CPU

- ❖ Le CPU dominano lato performance
  - analisi sui consumi necessari per stabilire eventuale trade-off
- Le CPU mobile sono molto più lente
  - possibilità di accoppiare processore più vecchio insieme ad un integrato rispetto ad un processore più potente, analisi dei costi necessaria

# Esempi di utilizzo:

CCTV camera, componenti di domotica.

# Conclusioni

Tipo implementazione	Software C	Flusso HLS	Hardware VHDL
Software Dev ready			X
Ad Hoc Implementation		×	
FPGA ready	X		

# Grazie!