INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA
DO SUDESTE DE MINAS GERAIS
CAMPUS JUIZ DE FORA
ENGENHARIA MECATRÔNICA

Terêncio Francisco Lira Ribeiro

Experimentos Computacionais para a Síntese Evolutiva de Decodificadores de Display 7 Segmentos

JUIZ DE FORA
2026

Terêncio Francisco Lira Ribeiro

Experimentos Computacionais para a Síntese Evolutiva de Decodificadores de Display 7 Segmentos

Trabalho de Conclusão de Curso apresentado ao Instituto Federal de Educação, Ciência e Tecnologia do Sudeste de Minas Gerais – Campus Juiz de Fora, como requisito parcial para obtenção do grau de Bacharel em Engenharia Mecatrônica.

Orientador: Prof. Dr. Francisco Augusto Lima Manfrini

JUIZ DE FORA
2026

RESUMO

Este trabalho investiga a síntese evolutiva de decodificadores BCD para display de sete segmentos por Programação Genética Cartesiana (CGP), dando continuidade à proposta de exploração do espaço de busca apresentada no TCC1. O objetivo é analisar a influência das bibliotecas de portas, da conectividade e dos protocolos evolutivos na obtenção de circuitos funcionais e na redução de portas ativas. O domínio de equivalência compreende os dígitos 0 a 9; as combinações 10 a 15 são tratadas como *don't care*. A rodada principal utiliza SAM iterativo, 40 nós, 20.000 gerações, estratégia (1 + 4), os 127 subconjuntos não vazios de sete tipos de porta, três configurações de conectividade e 27 seeds por configuração. Foram concluídas 10.287 execuções, das quais 4.949 atingiram equivalência funcional, correspondendo a 48,11%. O menor resultado possui 14 portas, enquanto mediana e moda são 20, e o máximo funcional é 35. A conectividade completa apresentou a maior taxa agregada de sucesso, de 59,81%. No recorte comum com os experimentos anteriores, o SAM apresentou maior frequência observada de sucesso, mas a mutação direta manteve o recorde do projeto, com 13 portas. As diferenças de inicialização, seleção e parada impedem atribuir essa comparação exclusivamente à mutação. Foram confirmadas 14 reproduções de seed e preparados 15 projetos Verilog para a DE2-115, aprovados em simulação HDL do núcleo e do adaptador do display. A compilação no Quartus e o teste físico permanecem pendentes de execução e registro. Os resultados indicam a importância de interpretar conjuntamente equivalência, frequência de sucesso, complexidade e custo de execução, mantendo a rastreabilidade dos circuitos e as limitações do protocolo.

Palavras-chave: programação genética cartesiana; circuitos combinacionais; decodificador BCD; síntese evolutiva; espaço de busca.

ABSTRACT

This work investigates the evolutionary synthesis of BCD-to-seven-segment decoders using Cartesian Genetic Programming (CGP), continuing the search-space study proposed in the first stage of the project. It examines how gate libraries, connectivity and evolutionary protocols affect functional success and active gate counts. Equivalence is evaluated for decimal digits 0–9; input patterns 10–15 are treated as don't care. The main experiment uses iterative single active mutation, 40 nodes, 20,000 generations, a $(1+4)$ strategy, all 127 nonempty subsets of seven gate types, three connectivity settings and 27 seeds per configuration. All 10,287 runs were completed, with 4,949 functional circuits (48.11%). The minimum gate count was 14, the median and mode were 20, and the maximum among functional circuits was 35. Full connectivity had the highest pooled success rate, 59.81%. In the subset shared with previous experiments, iterative mutation had the highest observed success frequency, while direct active mutation retained the project's best individual circuit, with 13 gates. Differences in initialization, selection and stopping rules prevent interpreting this comparison as an isolated mutation effect. Fourteen seed replays were confirmed. Fifteen Verilog projects for the DE2-115 passed HDL simulation of both their logic cores and display adapters. Quartus compilation and physical FPGA testing remain pending. The results support interpreting functional equivalence, success frequency, structural complexity and execution cost together, while preserving traceability and stating the limits of the experimental protocol.

Keywords: Cartesian genetic programming; combinational circuits; BCD decoder; evolutionary synthesis; search space.

Lista de Figuras

Figura 1 – Funcionamento do decodificador BCD para sete segmentos 14
Figura 2 – Distribuição das portas ativas entre os 4.949 circuitos funcionais 18
Figura 3 – Taxa descritiva de sucesso por conectividade 19
Figura 4 – Sucesso agregado por tamanho da biblioteca e conectividade 19
Figura 5 – Circuito SAM de 14 portas, E8274, seed 31 21
Figura 6 – Protocolos no recorte comum; diagramas de caixa somente entre sucessos . 22

Lista de Tabelas

Tabela 1 – Tabela-verdade especificada, com 1 indicando segmento aceso 13
Tabela 2 – Indicadores da rodada SAM com 40 nós 17
Tabela 3 – Resultados por conectividade; portas e profundidade somente entre funcionais 18
Tabela 4 – Circuitos recomendados para iniciar o ensaio físico 23

LISTA DE ABREVIATURAS E SIGLAS

CGP *Cartesian Genetic Programming*
FPGA *Field-Programmable Gate Array*

SUMÁRIO

1	**INTRODUÇÃO**	**8**
1.1	OBJETIVO GERAL	8
1.2	OBJETIVOS ESPECÍFICOS	9
1.3	ORGANIZAÇÃO DO TRABALHO	9
2	**APORTES TEÓRICOS**	**10**
2.1	CONTEXTO HISTÓRICO E EVOLUÇÃO DA PROGRAMAÇÃO GENÉTICA	10
2.2	FUNDAMENTOS DA PROGRAMAÇÃO GENÉTICA CARTESIANA	10
2.3	DECODIFICADOR BCD E EQUIVALÊNCIA FUNCIONAL	11
2.4	FITNESS E MEDIDAS DE COMPLEXIDADE	11
2.5	ESPAÇO DE BUSCA E MUTAÇÃO	11
3	**MATERIAIS E MÉTODOS**	**13**
3.1	PROBLEMA E FUNÇÃO DE AVALIAÇÃO	13
3.2	REPRESENTAÇÃO E PROTOCOLOS EVOLUTIVOS	13
3.3	DELINEAMENTO DA RODADA PRINCIPAL	14
3.4	MÉTRICAS E INCERTEZA	15
3.5	RASTREABILIDADE E VALIDAÇÃO	15
4	**RESULTADOS E DISCUSSÃO**	**17**
4.1	SÍNTESE DA RODADA PRINCIPAL	17
4.2	EFEITO DA CONECTIVIDADE	17
4.3	BIBLIOTECAS DE PORTAS E LIMITAÇÕES EXPRESSIVAS	18
4.4	REDUÇÃO APÓS A PRIMEIRA EQUIVALÊNCIA	20
4.5	COMPARAÇÃO COM OS PROTOCOLOS ANTERIORES	20
4.6	DESEMPENHO E REPRODUTIBILIDADE	22
4.7	PREPARAÇÃO PARA QUARTUS E FPGA	22
4.8	LIMITAÇÕES E RELAÇÃO COM A WIKI	23
5	**CONCLUSÃO**	**24**
	REFERÊNCIAS	**25**

1 INTRODUÇÃO

Os circuitos digitais combinacionais estão presentes em diferentes sistemas eletrônicos e executam funções definidas por suas entradas. Um exemplo é o decodificador BCD para display de sete segmentos, que transforma a representação binária de um dígito decimal nos sinais responsáveis por acender o display. Embora sua função seja simples de observar, diferentes combinações de portas podem produzir o mesmo resultado. Encontrar uma implementação funcional com menos portas é, assim, um problema de busca entre alternativas.

A Programação Genética Cartesiana (CGP) permite explorar essas alternativas automaticamente. Nessa abordagem, circuitos são codificados por grafos, avaliados em relação a uma função desejada e modificados ao longo de gerações (MILLER; THOMSON, 2000; MILLER, 2011). A qualidade do resultado depende tanto da função de avaliação quanto das possibilidades oferecidas pela representação: número de nós, portas disponíveis, conectividade e mecanismo de mutação.

Este trabalho dá continuidade à proposta apresentada no TCC1, mantendo como problema o decodificador BCD para sete segmentos e como foco a exploração do espaço de busca. A ampliação consiste em organizar experimentos reproduzíveis, comparar configurações e documentar seus resultados. O estudo não se limita a registrar o menor circuito: considera também frequência de sucesso, distribuição de portas, profundidade, custo de execução e repetição das seeds.

A necessidade dessa análise aparece quando duas configurações encontram circuitos com a mesma contagem mínima, mas apresentam comportamentos distintos. Uma pode alcançar equivalência em quase todas as execuções, enquanto outra depende de poucas seeds bem-sucedidas. Da mesma forma, a ausência de sucesso pode decorrer de uma biblioteca incapaz de expressar a função ou de uma busca insuficiente dentro dos recursos disponíveis. Distinguir essas situações ajuda a interpretar os resultados e evita conclusões baseadas apenas em um caso favorável.

O trabalho utiliza Python para os experimentos e Verilog para descrever os circuitos selecionados. A validação é organizada em etapas: conferência da tabela-verdade, reprodução de seeds, simulação HDL, compilação no Quartus e teste na placa FPGA. A versão consolidada apresenta os resultados computacionais e a simulação HDL; a compilação e o teste físico permanecem pendentes de registro. A wiki complementa o documento com tabelas completas, gráficos, arquivos de circuitos e informações de rastreabilidade.

1.1 OBJETIVO GERAL

Investigar como a configuração do espaço de busca e os procedimentos evolutivos empregados na CGP influenciam a síntese de decodificadores BCD para display de sete segmentos, buscando equivalência funcional e redução de portas lógicas ativas.

1.2 OBJETIVOS ESPECÍFICOS

Avaliar bibliotecas de portas e diferentes restrições de conectividade; comparar os protocolos de mutação direta, SAM iterativo e referência clássica; analisar sucesso, contagem de portas, profundidade e tempo de execução; preservar a origem dos circuitos por meio de configurações e seeds; e preparar circuitos selecionados para síntese no Quartus e verificação funcional na FPGA. O domínio de equivalência adotado compreende os dígitos 0–9, com 10–15 tratados como *don't care*.

1.3 ORGANIZAÇÃO DO TRABALHO

O Capítulo 2 apresenta os fundamentos da CGP e do problema lógico. O Capítulo 3 descreve os protocolos, métricas e critérios de validação. O Capítulo 4 reúne os resultados e suas limitações. O Capítulo 5 apresenta as conclusões computacionais e as etapas necessárias para encerrar a validação experimental na placa.

2 APORTES TEÓRICOS

Este capítulo apresenta os conceitos necessários à compreensão da Programação Genética Cartesiana (CGP) e de sua aplicação à síntese de circuitos lógicos combinacionais. Inicialmente, é apresentado um breve contexto histórico; em seguida, são abordados a representação dos indivíduos, a síntese lógica e os mecanismos de exploração do espaço de busca.

2.1 CONTEXTO HISTÓRICO E EVOLUÇÃO DA PROGRAMAÇÃO GENÉTICA

A programação genética (PG) integra o campo da computação evolutiva e se caracteriza pela busca de programas por meio de operações inspiradas em processos evolutivos. Nas abordagens tradicionais, os programas eram representados principalmente por árvores sintáticas. Durante a década de 1990, surgiram propostas que empregavam outras estruturas, incluindo grafos, ampliando as possibilidades de representação e de reutilização de resultados intermediários (KALKREUTH; CUSSAT-BLANC; WILSON, 2025).

Nesse contexto, os estudos voltados à evolução automática de circuitos digitais contribuíram para o desenvolvimento da Programação Genética Cartesiana. Os primeiros trabalhos relacionados à CGP foram realizados no fim da década de 1990; posteriormente, Miller e Thomson (2000) apresentaram uma abordagem em que os programas são codificados por conexões entre nós de uma estrutura cartesiana. Sua representação por grafos dirigidos acíclicos permite que diferentes operações compartilhem resultados e que parte dos nós codificados não participe da saída efetiva do programa (KALKREUTH; CUSSAT-BLANC; WILSON, 2025).

Nas décadas seguintes, a CGP passou a ser investigada sob diferentes aspectos, como redundância da representação, neutralidade, operadores de mutação e recombinação, além da escolha de parâmetros evolutivos. Embora a síntese de circuitos lógicos permaneça uma aplicação importante, o método também passou a ser utilizado em outras áreas, incluindo processamento de imagens e aprendizagem de máquina (KALKREUTH; CUSSAT-BLANC; WILSON, 2025).

Para este trabalho, essa evolução é relevante sobretudo porque a estrutura da representação e as decisões sobre os operadores evolutivos influenciam quais soluções podem ser geradas e como a busca é conduzida. As seções seguintes aprofundam esses aspectos, com foco na exploração do espaço de busca durante a síntese de circuitos combinacionais.

2.2 FUNDAMENTOS DA PROGRAMAÇÃO GENÉTICA CARTESIANA

A CGP representa um programa por um grafo dirigido acíclico. Cada nó codifica uma função e suas conexões; genes de saída indicam quais sinais são observados. Na organização de uma linha, as conexões apontam para entradas primárias ou nós anteriores, evitando realimentação. O cromossomo pode conter nós que não chegam a nenhuma saída. Esses nós são inativos; sua presença permite alterações do genótipo sem necessariamente alterar o circuito observado

(MILLER, 2011).

O genótipo é o conjunto de genes armazenados. O fenótipo é o circuito que efetivamente produz as saídas. Assim, um cromossomo de 40 nós pode representar um circuito de 14 portas ativas. Contar todos os nós disponíveis como portas implementadas produziria uma comparação incorreta. Nesta pesquisa, cada nó ativo vale uma porta, inclusive NOT, independentemente da função e do custo tecnológico de sua implementação.

2.3 DECODIFICADOR BCD E EQUIVALÊNCIA FUNCIONAL

O código BCD representa cada dígito decimal por quatro bits. As entradas A, B, C e D possuem pesos 8, 4, 2 e 1. O decodificador determina quais dos sete segmentos, identificados de a a g, devem acender. Por exemplo, o dígito 1 acende apenas b e c, enquanto 8 acende os sete segmentos. Esta é uma função combinacional: suas saídas dependem das entradas presentes, sem memória ou clock no modelo lógico adotado.

Há 16 combinações de quatro bits, mas somente dez representam dígitos BCD. O protocolo deste trabalho verifica 0–9 e trata 10–15 como *don't care*: essas entradas não possuem saídas exigidas nem contribuem para o fitness. Equivalência funcional significa, portanto, concordância no domínio especificado, e não igualdade irrestrita nas 16 combinações.

2.4 FITNESS E MEDIDAS DE COMPLEXIDADE

O fitness mede a concordância com a tabela-verdade. Para os dez dígitos e as sete saídas, seu máximo é 70. Um indivíduo com fitness 69 ainda tem um bit incorreto e não é funcional segundo o protocolo. A redução de portas só é interpretada como melhoria de um circuito válido quando o fitness é 70. Isso impede que uma solução menor, mas incorreta, seja apresentada como melhor decodificador.

A profundidade lógica é o maior número de portas atravessadas entre uma entrada e uma saída. Portas e profundidade descrevem propriedades distintas: menos portas não implica necessariamente menor profundidade. Nenhuma dessas medidas, isoladamente, representa o atraso ou a área física de uma FPGA. Esses valores dependem do mapeamento e da implementação tecnológica.

2.5 ESPAÇO DE BUSCA E MUTAÇÃO

Os tipos de porta disponíveis definem quais funções cada nó pode executar. O parâmetro *levels-back* limita as conexões internas às entradas primárias e aos L nós anteriores. A conectividade completa permite todos os nós anteriores. Restringir as conexões reduz o espaço de genótipos, mas pode também dificultar a composição e o compartilhamento de resultados. Espaço menor não significa, por si só, busca mais fácil.

Mutações em genes inativos podem conservar o fenótipo. A literatura discute o custo de avaliar descendentes cuja estrutura funcional não foi modificada (GOLDMAN; PUNCH, 2013). Neste projeto, distinguem-se a escolha direta de um gene ativo, o SAM iterativo e a mutação pontual da referência clássica. São procedimentos diferentes, mesmo quando compartilham representação e fitness. O capítulo seguinte explicita essas decisões para permitir a interpretação dos experimentos.

3 MATERIAIS E MÉTODOS

3.1 PROBLEMA E FUNÇÃO DE AVALIAÇÃO

O circuito possui quatro entradas e sete saídas ativas em nível alto no modelo lógico. A Tabela 1 define integralmente o domínio avaliado. A codificação interna das entradas é $i_0 = D$, $i_1 = C$, $i_2 = B$ e $i_3 = A$. A conversão para nível baixo ocorre somente na adaptação à placa.

Tabela 1 – Tabela-verdade especificada, com 1 indicando segmento aceso

Dígito	ABCD	a	b	c	d	e	f	g
0	0000	1	1	1	1	1	1	0
1	0001	0	1	1	0	0	0	0
2	0010	1	1	0	1	1	0	1
3	0011	1	1	1	1	0	0	1
4	0100	0	1	1	0	0	1	1
5	0101	1	0	1	1	0	1	1
6	0110	1	0	1	1	1	1	1
7	0111	1	1	1	0	0	0	0
8	1000	1	1	1	1	1	1	1
9	1001	1	1	1	1	0	1	1

Fonte: especificação do projeto.

A Figura 1 ilustra a relação entre o código BCD e os segmentos. A figura foi elaborada pelo próprio projeto.

O fitness é calculado por

$$F = \sum_{x=0}^{9} \sum_{s \in \{a,b,c,d,e,f,g\}} [y_s(x) = t_s(x)], \tag{3.1}$$

em que y_s é a saída produzida, t_s é a saída esperada e os colchetes valem 1 quando a condição é verdadeira e 0 caso contrário. A equivalência exige $F = 70$. Os padrões 10–15 não entram na soma. A escolha dos desenhos de 6 e 9, explicitada na tabela, integra a especificação e deve ser mantida nas comparações.

3.2 REPRESENTAÇÃO E PROTOCOLOS EVOLUTIVOS

Cada nó possui dois genes de conexão e um de função. Há sete genes de saída; o valor de fitness armazenado não é um gene mutável. NOT utiliza somente a primeira conexão na avaliação. Para 40 nós, existem 127 posições estruturais: $3 \times 40 + 7$. O cromossomo permanece com tamanho fixo durante cada execução. Não se reduz seu tamanho após encontrar circuitos menores, nem se impõe um limite descendente de portas à geração de indivíduos.

Os protocolos empregam a estratégia $(1+4)$: um pai produz quatro filhos. No modo direto, escolhe-se um gene ativo mutável. No SAM iterativo, sorteiam-se genes e acumulam-se alterações




Figura 1 – Funcionamento do decodificador BCD para sete segmentos

Fonte: elaboração própria.

inativas até ocorrer uma alteração ativa. Alteração ativa não garante mudança na tabela-verdade, pois pode haver redundância funcional. Nos modos direto e SAM, a busca continua após obter equivalência, com preferência por menor contagem ativa entre soluções funcionais, respeitando o orçamento fixado.

A referência clássica é baseada no procedimento descrito por Miller (2011). Inicializa cinco indivíduos, seleciona por fitness, emprega mutação pontual em uma posição estrutural por filho e favorece descendentes empatados. Não há desempate por portas. O protocolo registrado para esse estudo encerra na primeira equivalência. Portanto, essa implementação constitui uma referência metodológica explicitada, sem alegar reprodução do circuito histórico de 22 portas.

3.3 DELINEAMENTO DA RODADA PRINCIPAL

A rodada V8.0.1 utiliza exclusivamente SAM iterativo, 40 nós, 20.000 gerações e seeds 20 a 46. Foram examinados todos os 127 subconjuntos não vazios de sete funções: AND, OR, NAND, NOR, XOR, XNOR e NOT. O número de bibliotecas resulta de $2^7 - 1$; não é o número de circuitos possíveis. Cada biblioteca foi combinada com conectividade completa, $L = 5$ e $L = 10$, produzindo 381 configurações e 10.287 execuções.

As entradas primárias permanecem acessíveis em todos os níveis. As saídas podem

apontar para entradas ou qualquer nó do cromossomo; o *levels-back* restringe somente as conexões internas. Cada execução SAM realiza uma avaliação inicial e quatro por geração: 80.001 avaliações. A rodada soma 822.970.287 avaliações e 205.740.000 gerações. Não houve interrupção antecipada após equivalência.

Os experimentos históricos são comparados em 1.728 casos comuns: 40 nós, bibliotecas de quatro a sete funções, conectividade completa, seeds 20–46 e teto de 80.001 avaliações. Na referência clássica, as cinco avaliações iniciais contam nesse teto, permitindo até 19.999 gerações completas; o encerramento na primeira equivalência pode reduzir o trabalho efetivo. Os resultados SAM desse recorte pertencem à rodada principal, não são novas réplicas independentes. Como inicialização, seleção e parada diferem, a comparação é entre protocolos completos e não isola apenas a mutação.

3.4 MÉTRICAS E INCERTEZA

A taxa de sucesso é a fração de execuções que atingem fitness 70. Portas mínimas, máximas, mediana, moda e profundidade são calculadas somente entre circuitos funcionais. A moda indica a contagem mais frequente, não necessariamente um circuito repetido. A profundidade atribui custo unitário a cada porta e não estima atraso tecnológico.

Cada configuração possui 27 seeds. Para indicar a incerteza da proporção de sucesso dentro de uma configuração, utiliza-se o intervalo de Wilson de 95% (WILSON, 1927). Mesmo 27 sucessos em 27 execuções resultam em um intervalo aproximado de 87,5% a 100%, sem garantir sucesso futuro. Os gráficos agregados por biblioteca ou conectividade são descritivos: reúnem problemas de busca distintos, não constituindo uma amostra homogênea para inferência sobre uma probabilidade universal. A escolha de configurações de destaque usa os próprios dados observados e deve ser lida como exploração.

O tempo de parede mede a duração observada do programa. A soma dos tempos individuais representa trabalho acumulado e não duração em execução paralela. Foram utilizados quatro processos no computador informado pelo projeto, com processador Ryzen 5 5500. Não houve cálculo de speedup por ausência de uma execução serial equivalente, nem evidência de uso da GPU na busca. Diferenças de backend e ambiente impedem atribuir diferenças históricas de tempo exclusivamente ao operador de mutação.

3.5 RASTREABILIDADE E VALIDAÇÃO

Os resultados preservam configuração, seed, genótipo final, fitness, portas ativas e profundidade. Foram confirmadas 14 reproduções de seed, incluindo soluções escolhidas e casos de controle. Reproduzir uma seed é um teste de determinismo e integridade; não amplia a amostra experimental. A reconstrução escalar independente confere os genótipos finais e os domínios de conexão, sem substituir a reprodução integral de todas as buscas.

A seleção para FPGA preserva os 11 empates atuais de 14 portas e um representante da moda de 20 portas, sorteado com gerador independente e seed 20261109. Acrescentam-se um circuito SAM de 15 portas e dois representantes históricos da mutação direta, com 13 e 18 portas. Todos os 15 núcleos e seus adaptadores foram testados em Icarus Verilog 11.0 para as dez entradas especificadas. Os testbenches verificam também a ordem e a inversão dos segmentos do display.

Para a DE2-115, o projeto utiliza as chaves SW[3:0] e o display HEX0. Os pinos e as tensões seguem o manual do fabricante (TERASIC,). O nível alto interno é convertido para nível baixo no adaptador, pois o display é de ânodo comum. A compilação no Quartus e o teste físico devem ser registrados separadamente. Os projetos e formulários preparados não constituem evidência de que essas duas etapas já ocorreram.

4 RESULTADOS E DISCUSSÃO

4.1 SÍNTESE DA RODADA PRINCIPAL

A rodada principal concluiu as 10.287 execuções previstas, sem erros técnicos registrados. Foram obtidos 4.949 circuitos funcionais, correspondentes a 48,11% do total. O menor circuito possui 14 portas, observado em 11 execuções. Entre os funcionais, a mediana é 20, a moda é 20, com 706 ocorrências, e o maior resultado possui 35 portas. Esses valores descrevem a rodada SAM e não substituem o recorde histórico de 13 portas obtido anteriormente com mutação direta.

Tabela 2 – Indicadores da rodada SAM com 40 nós

Indicador	Resultado
Configurações / execuções	381 / 10.287
Execuções funcionais	4.949 (48,11%)
Menor / maior contagem funcional	14 / 35
Mediana / moda de portas	20 / 20
Ocorrências da moda / do mínimo	706 / 11
Configurações com algum sucesso	331 de 381
Bibliotecas com algum sucesso	112 de 127
Reproduções de seeds confirmadas	14 de 14
Tempo de parede medido	5 h 11 min 36 s

Fonte: resultados computacionais do projeto.

A distribuição da Figura 2 mostra por que o mínimo isolado não representa todo o experimento. A maioria dos circuitos funcionais possui mais de 14 portas, e a contagem de 20 aparece com maior frequência. As 706 ocorrências dessa contagem não demonstram que um mesmo circuito foi encontrado 706 vezes: topologias e funções internas podem diferir.

O fitness separa a aproximação da solução funcional. Das 5.338 execuções sem equivalência, 2.949 terminaram com fitness 69. Esses casos acertam 69 dos 70 bits especificados, mas permanecem incorretos. Não devem ser incluídos na distribuição de portas funcionais nem considerados aprovados para o ensaio do decodificador.

4.2 EFEITO DA CONECTIVIDADE

Cada conectividade foi avaliada em 3.429 execuções. A conectividade completa apresentou a maior taxa agregada de sucesso, seguida por $L = 10$ e $L = 5$, conforme a Tabela 3 e a Figura 3. Nessa rodada, limitar fortemente as conexões não facilitou a busca, apesar da redução do espaço de genótipos permitidos.

Também se observa menor profundidade mediana na conectividade completa. Esse resultado é compatível com maior liberdade de reutilizar sinais anteriores, mas o experimento não isola esse mecanismo como causa. As contagens de portas e profundidade consideram somente




Figura 2 – Distribuição das portas ativas entre os 4.949 circuitos funcionais

Fonte: elaboração própria a partir do CSV consolidado.

Tabela 3 – Resultados por conectividade; portas e profundidade somente entre funcionais

Conectividade	Sucessos	Taxa (%)	Mín.–máx.	Mediana	Prof. med.
Completa	2.051	59,81	14–30	19	7
$L = 5$	1.098	32,02	14–33	22	11
$L = 10$	1.800	52,49	14–35	21	9

Fonte: resultados computacionais do projeto.

as execuções que tiveram sucesso; cada grupo pode conter subconjuntos distintos de soluções. Logo, não se conclui que toda execução com conectividade completa produzirá circuito menor ou mais rápido fisicamente.

4.3 BIBLIOTECAS DE PORTAS E LIMITAÇÕES EXPRESSIVAS

O número de tipos de porta influencia quais construções estão disponíveis. A Figura 4 apresenta a taxa de sucesso por tamanho da biblioteca e conectividade. A taxa agregada cresce de 11,99% nas bibliotecas unitárias para 81,48% na biblioteca completa. Entretanto, as categorias contêm quantidades e composições diferentes de bibliotecas: são 567 execuções no grupo unitário e apenas 81 no conjunto completo. O gráfico não demonstra que adicionar qualquer porta a qualquer biblioteca melhora necessariamente a busca.

Quinze bibliotecas não produziram soluções funcionais. Em 13 delas há uma limitação demonstrável no próprio domínio avaliado. Qualquer circuito formado exclusivamente por AND, OR e XOR preserva zero: entradas todas iguais a zero produzem zero. Entretanto, para BCD 0000 a especificação exige seis segmentos acesos. Portanto, os sete subconjuntos não vazios




Figura 3 – Taxa descritiva de sucesso por conectividade

Fonte: elaboração própria a partir do CSV consolidado.

dessa família não expressam a função desejada.

A família XOR, XNOR e NOT produz funções afins sobre bits. Para uma saída afim, a paridade de seus valores nos padrões 0000, 0001, 0010 e 0011 é zero. O segmento *a* exigido apresenta os valores 1, 0, 1 e 1, cuja paridade é um. Os sete subconjuntos dessa segunda família



Figura 4 – Sucesso agregado por tamanho da biblioteca e conectividade

Fonte: elaboração própria a partir do CSV consolidado.

também não expressam a função. Como XOR pertence às duas famílias, o total de bibliotecas distintas cobertas pelos argumentos é $7 + 7 - 1 = 13$.

As outras duas bibliotecas sem sucesso são AND+NOT e OR+NOT. Ambas são funcionalmente completas quando há recursos suficientes, pois permitem construir NAND ou NOR. Sua ausência de sucesso nas 81 execuções de cada biblioteca indica uma dificuldade sob os limites adotados, não uma impossibilidade lógica. Em contraste, bibliotecas unitárias NAND e NOR obtiveram, respectivamente, 37 e 31 sucessos em 81 execuções cada.

Entre as configurações com destaque, OR+NAND+XOR com conectividade completa teve 27 sucessos em 27 seeds, mínimo de 15 portas e mediana de 17. A biblioteca completa com conectividade completa também teve 27 sucessos, mas mínimo de 16 e mediana de 17. OR+NAND+NOR+XOR com conectividade completa teve 26 sucessos, mínimo de 15 e mediana de 16. Assim, a biblioteca com mais funções não dominou todos os critérios. Esses destaques foram identificados após examinar os dados e não constituem validação independente de uma configuração escolhida previamente.

4.4 REDUÇÃO APÓS A PRIMEIRA EQUIVALÊNCIA

Em 4.922 das 4.949 execuções funcionais, a contagem final de portas foi menor do que na primeira equivalência; nas demais 27, permaneceu igual. Não houve aumento líquido entre esses dois pontos. Isso evidencia a contribuição da continuação da busca para o resultado final neste protocolo. Não se alterou fisicamente o tamanho de 40 nós do cromossomo.

O circuito E8274, seed 31, alcançou a primeira equivalência na geração 11.512, com 22 portas, terminando com 14 e profundidade 5. Sua biblioteca contém AND, OR, NAND, XOR e NOT, com conectividade completa. Outro circuito de 14 portas, E8063, tem profundidade 9 e $L = 5$. A mesma contagem de portas não determina uma estrutura única nem a mesma profundidade.

A Figura 5 apresenta esse circuito de 14 portas. Os sinais A–D seguem os pesos 8, 4, 2 e 1; saídas a–g são ativas em nível alto. As entradas 10–15 não participam da especificação.

4.5 COMPARAÇÃO COM OS PROTOCOLOS ANTERIORES

No recorte comum de 1.728 casos, o SAM apresentou 1.337 sucessos (77,37%), a mutação direta 1.102 (63,77%) e a referência clássica 685 (39,64%). A Figura 6 reúne sucesso e distribuição de portas no fim de cada protocolo. Os mínimos foram, respectivamente, 14, 13 e 17 portas. A mediana final foi 18 nos modos SAM e direto e 25 no clássico.

O SAM teve maior frequência observada de sucesso, enquanto o melhor circuito individual continua sendo o histórico de 13 portas da mutação direta, E1563, seed 43. Nenhum desses fatos, isoladamente, estabelece superioridade geral de um operador. Além da mutação, diferem a inicialização, a seleção e a parada. O clássico encerra na primeira solução, enquanto os outros modos prosseguem reduzindo portas. A mediana de portas na primeira equivalência é 25 nos três




Figura 5 – Circuito SAM de 14 portas, E8274, seed 31

Fonte: geração do próprio projeto a partir do genótipo registrado.

protocolos, entre seus respectivos sucessos, o que reforça a importância de distinguir solução inicial e final.

Os resultados não comprovam um mínimo global de 13 ou 14 portas. A busca é estocástica e limitada por orçamento, bibliotecas e conectividade. As referências de 22 portas e de 15 portas do histórico do projeto são mantidas como contagens contextuais, conforme os registros anteriores (ALMEIDA et al., 2026; RIBEIRO, 2026). Sem netlist e especificação equivalente para cada referência, não se declara validação funcional independente desses circuitos. O circuito SAM de 15 portas selecionado nesta versão é um resultado atual, não a reconstrução da referência histórica de 15.

O CI 7447 é uma referência funcional complementar, sem conversão de seu diagrama interno em contagem homogênea de portas. Sua folha de dados inclui controles auxiliares e saídas de acionamento, além de convenções de desenho que devem ser confrontadas com a tabela do projeto (TEXAS INSTRUMENTS,). Na tabela funcional do SN7447A, após alinhar as entradas pelos pesos e normalizar a polaridade, há duas diferenças em relação ao alvo do projeto: o segmento *a* fica apagado no dígito 6, e o segmento *d* fica apagado no 9. Portanto, mesmo no domínio 0–9 não se declara identidade bit a bit com esse CI. Os nomes das entradas também exigem cuidado: no CI, *A* tem peso 1 e *D* tem peso 8, enquanto neste projeto se adota a ordem inversa. A comparação usa os controles auxiliares em operação normal.

O ensaio principal continua definido pela Tabela 1, com 10–15 fora da especificação.




Figura 6 – Protocolos no recorte comum; diagramas de caixa somente entre sucessos

Fonte: dados históricos e recorte da rodada SAM.

4.6 DESEMPENHO E REPRODUTIBILIDADE

O tempo de parede registrado foi 18.696,44 segundos, aproximadamente 5 h 11 min 36 s. A soma das buscas individuais foi 63.383,24 segundos, e a soma das execuções completas foi 72.987,15 segundos. Os valores acumulados excedem a duração observada porque quatro processos trabalham em paralelo; não indicam que o usuário aguardou cerca de 20 horas. A razão entre essas medidas também não é um speedup experimental.

A sessão principal registrou 18.271,44 segundos na etapa de execução das tarefas, 205,23 na geração de grafos dos melhores, 69,89 na wiki, 55,85 na validação de seeds e 24,54 na consolidação. O tempo total medido possui escopo próprio e inclui tarefas adicionais; não deve ser reconstruído somando arbitrariamente contadores de escopos diferentes.

As 14 repetições de seed foram confirmadas, sem divergências registradas. A conferência independente dos 10.287 genótipos finais confirmou fitness, portas, profundidade e admissibilidade das conexões. Esse procedimento fortalece a consistência dos resultados finais, sem afirmar que todo o trajeto evolutivo foi reexecutado independentemente.

4.7 PREPARAÇÃO PARA QUARTUS E FPGA

Foram preparados 15 projetos independentes para a DE2-115: os 11 mínimos SAM de 14 portas, o representante atual de 20 portas, um circuito SAM de 15 portas e os históricos diretos de 13 e 18 portas. Todos passaram na simulação HDL do núcleo e do adaptador para display no domínio 0–9. Foram preservados seeds, arquivos Verilog e hashes de origem.

A compilação no Quartus e a aplicação na placa ainda não foram executadas nesta consolidação. O registro preparado solicita versão do software, dispositivo, recursos utilizados,

Tabela 4 – Circuitos recomendados para iniciar o ensaio físico

Execução	Origem	Portas	Profundidade
E1563, seed 43	Direta histórica	13	8
E8274, seed 31	SAM atual	14	5
E3667, seed 41	SAM atual	15	4
E4540, seed 23	SAM atual, moda	20	9

Fonte: seleção rastreável dos resultados do projeto.

avisos, evidência e conferência de todos os dígitos. Esses resultados serão acrescentados após o ensaio, sem preencher valores previstos como se fossem medidos. A contagem de elementos lógicos após síntese não será confundida com portas CGP. Estimativas de área física e atraso permanecem fora desta etapa.

4.8 LIMITAÇÕES E RELAÇÃO COM A WIKI

O estudo principal fixa 40 nós e um orçamento de 20.000 gerações. Ele explora todas as bibliotecas definidas, mas não todos os circuitos nem todas as combinações de parâmetros possíveis. Ensaios anteriores com outros números de nós são complementares e não tornam este lote um delineamento completo de cinco tamanhos por 127 bibliotecas. Casos compartilhados entre relatórios não devem ser somados como novas réplicas. As seeds utilizadas também não constituem prova de desempenho universal do algoritmo.

A wiki acompanha a ordem conceitual deste documento: problema, metodologia, síntese de resultados, comparações, validação e dados. O documento concentra a argumentação; a wiki expande o acesso aos dados, gráficos e arquivos de implementação. Os indicadores de abertura são acompanhados do domínio de equivalência e do estado de validação para evitar que uma tabela de resultados seja confundida com um teste físico.

5 CONCLUSÃO

A investigação manteve o foco proposto no TCC1: explorar a síntese evolutiva do decodificador BCD para sete segmentos, observando como o espaço de busca influencia os resultados. A rodada SAM com 40 nós produziu 4.949 circuitos funcionais em 10.287 execuções, com mínimo de 14 portas e mediana e moda de 20. A conectividade completa apresentou maior taxa agregada de sucesso e menor mediana de portas entre as soluções funcionais, nas condições avaliadas.

Os resultados mostram que a contagem mínima precisa ser acompanhada da frequência de sucesso e da distribuição das soluções. Bibliotecas sem sucesso exigem interpretações distintas: parte delas possui limitações expressivas demonstráveis, enquanto outras são universais e apenas não resolveram o problema sob os limites adotados. A ausência de resultado em uma busca finita não comprova impossibilidade.

No recorte comum aos protocolos, o SAM alcançou maior frequência observada de equivalência, e a mutação direta manteve o menor circuito individual, com 13 portas. Como os protocolos também diferem em inicialização, seleção e parada, o estudo não atribui essas diferenças somente ao operador de mutação nem estabelece um mínimo global. O domínio validado permanece restrito aos dígitos 0–9, com 10–15 tratados como *don't care*.

A reprodução de seeds, a reconstrução independente dos circuitos e a simulação HDL dos 15 projetos selecionados fornecem verificações complementares dos resultados computacionais. O encerramento da validação experimental depende agora da compilação no Quartus e do teste na DE2-115, com registro dos recursos e da resposta aos dez dígitos. Até a obtenção dessas evidências, essas etapas permanecem pendentes no documento e na wiki. O material produzido permite realizá-las sem perder a identificação e a origem dos circuitos.

REFERÊNCIAS

ALMEIDA, L. d. S. et al. Projeto de um decodificador para display de 7 segmentos utilizando programação genética cartesiana. In: *Anais do XIX Encontro Acadêmico de Modelagem Computacional*. [S.l.]: LNCC, 2026. Referência bibliográfica transcrita da apresentação do TCC1; conferir os metadados dos anais antes da entrega.

GOLDMAN, B. W.; PUNCH, W. F. Reducing wasted evaluations in cartesian genetic programming. In: *Genetic Programming*. [S.l.]: Springer, 2013. p. 61–72.

KALKREUTH, R.; CUSSAT-BLANC, S.; WILSON, D. G. Cartesian genetic programming: From foundations to recent developments and applications. In: *Proceedings of the Genetic and Evolutionary Computation Conference Companion*. [S.l.]: ACM, 2025. p. 1791–1806. ISBN 979-8-4007-1464-1.

MILLER, J. F. Cartesian genetic programming. In: MILLER, J. F. (Ed.). *Cartesian Genetic Programming*. Berlin and Heidelberg: Springer, 2011. p. 17–34.

MILLER, J. F.; THOMSON, P. Cartesian genetic programming. In: *Genetic Programming*. [S.l.]: Springer, 2000.

RIBEIRO, T. F. L. *Experimentos computacionais para a síntese evolutiva de decodificadores de display 7 segmentos*. 2026. Apresentação do TCC1. Instituto Federal do Sudeste de Minas Gerais, Campus Juiz de Fora. Arquivo fornecido pelo autor.

TERASIC. *DE2-115 User Manual*. [S.l.]. Seções sobre chaves, displays de sete segmentos e seleção de tensão por JP7. Disponível em: <https://www.terasic.com.tw/attachment/archive/502/DE2_115_User_manual.pdf>. Acesso em: 10 nov. 2026.

TEXAS INSTRUMENTS. *BCD-to-Seven-Segment Decoders/Drivers: SN7446A, SN7447A and Related Devices*. [S.l.]. Disponível em: <https://www.ti.com/lit/ds/symlink/sn7447a.pdf>. Acesso em: 10 nov. 2026.

WILSON, E. B. Probable inference, the law of succession, and statistical inference. *Journal of the American Statistical Association*, v. 22, n. 158, p. 209–212, 1927.