

گزارش فاز دوم پروژه

درس معماری کامپیوتر

استاد: دکتر حمید سربازی آزاد

اعضای گروه:

پویا یوسفی (۹۸۱۷۱۲۲۳) سجاد پاکسیما (۹۸۱۰۶۲۸۶) محمدرضا احمدی تشنیزی (۹۸۱۷۰۶۴۶) مهدیه ابراهیمپور (۹۸۱۷۰۶۲۴)

نيمسال بهار ۱۴۰۱

مقدمه

در این فاز، برخلاف فاز اول حافظه اصلی در یک کلاک پاسخ را آماده نمی کند و به ۴ کلاک زمان نیاز دارد. از این جهت، ابتدا در پردازنده تغییراتی اعمال کردیم که در زمان اجرای دستورهای حافظه، به مقدار کافی تاخیر ایجاد شود؛ همچنین در این فاز یک حافظه پنهان (cache) پیاده سازی شده تا تاخیرات به حداقل برسند.

شرح کار


توقف به هنگام اجرای دستورات حافظه

برای توقف کردن، کافی است در هنگامی که تغییرات بر روی PC اعمال می شود یک شرط جدید تعریف کنیم. در این شرط، اگر دستور از نوع لود یا استور (Iw,lb,sw,sb) بود و Iw,lb,sw,sb آنگاه آدرس Iw,lb,sw,sb تغییر نمی کند تا عملیات لود یا استور به طور کامل انجام گیرد.

حافظه پنهان

حافظه پنهان استفاده شده از سیاست نگاشت Direct mapped استفاده می کند. اندازه حافظه ۸ کیلوبایت است و هر بلوک شامل یک word می باشد. در نتیجه ۲۰۴۸ بلوک داریم. آدرس ورودی حافظه (CPU Address) که شامل ۳۲ بیت است، از ۳ قسمت تشکیل شده است: ۲ بیت اول برای مشخص کردن بایت مورد نظر، ۱۱ بیت بعدی برای مشخص کردن بلوک و ۱۹ بیت باقی مانده به عنوان آیدی بلوک یا tag استفاده می شود. همچنین به یک بیت (V)، validation و یک بیت (D)، هم نیاز داریم.





ابتدا یک سیگنال کنترلی بهنام cache en به Control Unit اضافه می شود. این سیگنال وظیفه روشن کردن حافظه پنهان را دارد. اگر این سیگنال وجود نداشته باشد، آنگاه تمام حافظه پنهان شروع به کار می کند و کارکرد پردازنده را مختل می کند. هنگام استفاده از cache این سیگنال روشن می شود و پس از آنکه کار cache تمام شود (hit=1) این سیگنال خاموش می شود. در خود ماژول Cache ابتدا برای حالت اولیه تمام مقادیر را صفر می کنیم (validation, cache memory و…). با هر کلاک، اگر سیگنال کنترلی cache روشن بود، آنگاه کار حافظه پنهان مرحله به مرحله انجام می شود و به کمک cache به اندازه کافی تاخیر ایجاد می کنیم.