

概念

2026年1月4日 22:07

计算机系统

1. 翻译程序

- 解释程序：逐条翻译高级语言到机器语言再运行，无文件
- 编译程序：高级到机器，有文件
- 汇编程序：汇编语言源程序到机器语言

2. 计算机主要性能指标

- 机器字长：精度
- 数据通路宽度
- 主存容量
- 运算速度
- i. 吞吐率和响应时间
- ii. 主频和时钟周期
- iii. CPI
- iv. CPU执行时间
- v. MIPS
- vi. FLOPS
- 基准程序
- 主频

数据

1. 数据表示

- char当作8位无符号整数
- 计算机种常用补码整数表示整数部分，原码小数表示浮点数的位数部分，用移码表示浮点数的阶码部分
- short转int：有符号拓展
- ALU运算ori采用逻辑移位

2. 规格化数和非规格化数的表示

阶码(移码)	尾数	数据类型
1~254	任何值	规格化数 (隐含小数点前为“1”)
0	0	0
0	非零的数	非规格化数 Denormalized numbers (特殊表示方法)
255	0	$+\infty/-\infty$
255	非零的数	非数 NaN(Not a Number)

非数，示例：

$\text{sqrt}(-4.0) = \text{NaN}$	$0/0 = \text{NaN}$
$+\infty + (-\infty) = \text{NaN}$	$+\infty - (+\infty) = \text{NaN}$

3. 数据类型之间的转换

- int类型和float类型/double都表示整数?

存储系统

1.指令字长

- 一般是存储字长的整数倍，若等于两倍，则需要两个访存周期来取值（数据按边界对齐方式存放要求其存储地址是自身大小的整数倍）
- struct——最大

2.按存取方式分类的存储器P81

3.主存带宽（Bm）：也称数据传输速率=每秒传送信息的位数=数据的宽度/存取周期

4.程序员可见

- 寄存器
- 分段

程序员透明

- cache-主存
- 主存-辅存（应用程序员）
- 虚拟存储器（os+硬件，对系统程序员不透明，对应用程序员透明）
- 分页
- cache（硬件实现）
- 暂存寄存器

5.

- 机器字长=通用寄存器位数=CPU内部运算器的位数
- 字长=CPU数据通路的宽度
- 存储字长=MDR位数
- MAR=主存的地址线位数
- 指令字长取决于指令的功能和格式：单字长（指令长度=机器字长）？半字长
 - 导致取指时间开销不同

6.数据对齐和大小端存储P62

指令系统

1.偏移寻址

- 相对寻址：PC
- 基址寻址：BR（内容由os/ms确定），系统
- 变址寻址：数组访问

2.指令格式

- Op code：指令条数
- 地址码
 - 寻址方式
 - 形式地址

4.RISC&CISC P203

CPU

1.CPU的组成

2.nop指令执行过程

- PC+1之后不再继续计数
- 冻结IF/ID：保持
- 清除ID/EX

解题

2026年1月5日 21:28

1.进制问题：十进制进行计算，再将结果转为二进制，识别进制，按需求转换

2.DRAM一定考虑地址复用，按行刷新

★ 3.存储器和CPU的连接：如何选取芯片

4.cache与主存映射

- 直接映射过程P122
- 求cache总容量/MM容量（MAR位数）：注意单位B/字，其他标志位
- 已知主存号（一般十进制）求映射cache组号
 - 按主存块
 - 解析主存地址，二进制
- 计算cache命中次数：注意编址方式，交换块大小
- 求cache命中率（读写？）
 - 分别求取需要访存的次数和miss次数
 - 按局部，如放16int时，之后都是重复操作
- 计算cache缺失率：只读？既读又写？
- 求cache性能/速度提升
 - $T_c + (1-p)T_m$
 - 注：cache比主存快10倍仅表示 $T_m = 10T_c$ ，不能表示速度快
- 处理器性能提升：看缺少周期数
- cache替换模拟过程
- 注意交换单位为块

5.一定需要比较有效位

6.注意计算组号/其他排序从零开始

7.有时候根据比较器来判断cache主存映射方式

- r路组相联：r行，需要r个比较器

8.完成指令需要的访存次数/各种寻址方式的访存次数P169

- 取指
- 取操作数
- 存结果

9.扩展操作码P159

10.计算转移地址：在PC+1的基础上（1为指令长度，由编址方式和1指令字长决定）——顺序执行

- 地址相减
- 数跳转指令个数

注：内存地址是无符号整数，偏移地址是有符号数，需要算数移位

11.判断符号：CF, OF, SF.....

12.加法溢出判断

- 操作数与结果
- OF=1, 当作有符号数溢出
- CF=1, 当作无符号数溢出判断

13.边界对齐作用: 减少访存次数

14.流水线时钟周期的计算

- 以最复杂功能段
- 与单周期对比/计算提升百分比

15.性能计算

- 吞吐率: f (每秒多少周期) / 每条指令周期数

16.不同计算机意味着编译生成的机器指令条数不同

17. $2^{16}=65536$

18.填写计算机部件考虑寄存器

19.注意编号往往从0开始: 第0组, 第1组.....

20.根据CPU执行时间的公式, 思考影响的三个因素 (IC, CPI, 时钟周期)

21.注意逻辑移位/算术移位

- 不同类型转换

22.浮点加法的计算: 对阶导致精度丢失 P73

23.指令系统

- 根据指令格式求指令数、通用寄存器个数 (R_s)
- 计算beq的offset值
- 指令执行条数

? • 汇编代码?

24.虚拟存储器

- 分配页表: 页表项*页表项所占内存
- 读取虚拟地址过程: TLB-->页表 (MM) -->cache-->主存
 - 注意虚拟地址和物理地址各含义
 - 注: 页表无则需要进一步写回
- 命中情况判断 (3miss)
- 指令是否在同一页?

1.

2010年全国统考题：某计算机字长为16位，主存地址空间大小为128KB，按字编址。采用单字长指令格式，指令各字段定义如下：

15	12	11	6	5	0
OP	Ms	Rs	Md		Rd

源操作数 目的操作数

转移指令采用相对寻址，相对偏移量用补码表示，寻址方式定义如下

Ms/Md	寻址方式	助记符	含义
000B	寄存器直接	Rn	操作数=(Rn)
001B	寄存器间接	(Rn)	操作数=(Rn) (该数取再进行自增)
010B	寄存器间接、自增	(Rn)+	操作数=(Rn), (Rn)+1
011B	相对	D(Rn)	转移目标地址=(PC)+(Rn)

注：(X)表示有存储地址X或寄存器X的内容

请回答下列问题： $15 \leftarrow 12 \quad 2^4 = 16$ $Rs/Rd \quad 2^3 = 8$

(1)该指令系统最多可有多少条指令？该计算机最多有多少个通用寄存器？
 地址范围寄存器(MAR)和存储数据寄存器(MDR)至少各需要多少位？
 (2)转移指令的目标地址范围是多少？
 (3)若操作码0010B表示加法操作(加记符为add)，寄存器R4和R5的编号分别为100B和101B，R4的内容为1234H，R5的内容为5678H，地址1234H中的内容为5678H，地址5678H中的内容为1234H，则汇编语句“add(R4), (R5)+” (该语句为源操作数，该语句后为目的操作数)对应的机器码是什么(用十六进制表示)？该指令执行后，哪些寄存器和存储单元的内容会改变？改变后的内容是什么？

一般 $PC+R$
 R : 寄存器宽度=机器字长=16位
 $\therefore -2^{15} \sim +(2^{15}-1)$

① MAR (内存地址宽度)
 a. 地址空间大小: 128KB
 $\therefore 64k$ 地址单位 $\leftarrow 2^{16}$
 b. $\frac{128 \times 1024}{2} = 2^{10}$ 字

4字节 $\rightarrow 32$ 位
 字节寻址

(2) 操作结果存储在目的操作数处:
 $R4$ 与 $R5$ 所表示内存单元相加
 对应机器码: 0010 001100 010101B = 2315H
 $R5 \rightarrow 5678H$; 存储地址为5678H存储单元变为68ACH

地址	
08048	00H
08048	04H
08048	08H
08048	0CH
08048	10H
08048	14H

2.

	第0行	第1行	第2行	第3行
第0组	0/64/48	16/0/64	32/16	48/32
第1组	1/65/49	17/1/65	33/17	49/33
第2组	2/66/50	18/2/66	34/18	50/34
第3组	3/67/51	19/3/67	35/19	51/35
第4组	4	20	36	52
.....				
.....				
第15组	15	31	47	63

LRU算法分析:

第一次循环: 对于每一块只有第一字未命中, 其余都命中, 缺失68次。

后9次循环: 有20块的第一字未命中, 其余都命中。

命中率p: $(43520 - 68 - 9 \times 20) / 43520 = 99.43\%$ 速度提高: $t_m/t_a = t_m/(t_c + (1-p)t_m) = 10/(p + 10 \times (1-p)) = 9.5$ 倍

3.

例: 某处理器的CPI为1 (如果所有访问能在L1 Cache命中), 时钟频率为5GHz。假设访问一次主存的时间为100ns(包括所有的缺失处理), 设平均每条指令在L1 Cache中的缺失率为2%; 如果增加一个L2 Cache, 访问时间为5ns 而且容量大到使L2 Cache缺失率减为0.5%, 问处理器速率提高了多少?

注意 cache缺失率而非 L2 cache缺失率。

解: 如果只有一级Cache, 则缺失只有一种:

L1缺失(访问主存), 其缺失损失为: $100ns \times 5GHz = 500$ 个时钟周期

总的CPI = CPI + 每条指令中存储器停顿的时钟周期

$$= 1 + 500 \times 2\% = 11.0$$

如果有二级Cache, 则有两种缺失:

L1缺失(访问L2Cache): $5ns \times 5GHz = 25$ 个时钟周期L2缺失(访问主存): $100ns \times 5GHz = 500$ 个时钟周期

总的CPI = CPI + 每条指令的一级停顿时钟周期 + 二级停顿的时钟周期

$$= 1 + 25 \times 2\% + 500 \times 0.5\% = 4.0$$

因此, 二者的性能比为 $11.0/4.0 = 2.8$ 倍

存储器芯片和CPU的连接举例

(1) 写出对应的二进制地址码, 确定总容量

$A_{15}A_{14}A_{13}A_{12}A_{11}A_{10}A_9 \dots A_7 \dots A_4A_3 \dots A_0$
 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0
 :
 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1
 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0
 :
 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1

1片 $2K \times 8$ 位ROM
 $2K \times 8$ 位

RAM

 $1K \times 8$ 位2片 $1K \times 4$ 位

现有下列存储


芯片: 字扩展

 $1K \times 4$ 位RAM; $4K \times 8$ 位RAM; $8K \times 8$ 位RAM; $2K \times 8$ 位ROM; $4K \times 8$ 位ROM; $8K \times 8$ 位ROM

) 确定芯片的类型及数量

(5) 画出 CPU 与存储器的连接图

- ① 低位, 读写, 使能
 ② 片选信号
 ③ 片选使能端



*5.

* C code:

```
int leaf_example (int g, h, i, j)
{ int f;
  f = (g + h) - (i + j);
  return f;
}
```

- Arguments g, ..., j in \$a0, ..., \$a3 *主函数中, 破坏 \$s0, 保存*
- f in \$s0 (hence, need to save \$s0 on stack) *使返回时恢复 \$s0*
- Result in \$v0

6



Leaf Procedure Example

* MIPS code:

leaf_example: *cx 初始化 sp 赋值.*

```

addi $sp, $sp, -4 预留?
sw   $s0, 0($sp) 指向内存地址 Save $s0 on stack
add  $t0, $a0, $a1
add  $t1, $a2, $a3 Procedure body
sub  $s0, $t0, $t1
add  $v0, $s0, $zero Result
lw   $s0, 0($sp) Restore $s0
addi $sp, $sp, 4 释放堆栈
jr   $ra Return
```

*6. 汇编代码?