

HUYNH VIET THANG

Design For Test Intern

(+84) 886 792 957
th19062005@gmail.com
https://www.linkedin.com/in/th%E1%BA%AFnghu%E1%BB%B3nh/

CAREER OBJECTIVES

SHORT-TERM

- Secure a DFT Internship to gain hands-on experience in semiconductor testing, scan design, and ATPG.

LONG-TERM

- Become a skilled DFT Engineer specializing in testability and test coverage optimization.
- Contribute to the development of reliable and high-quality semiconductor products.

EDUCATION

July 2023 - 2027

HUFLIT University

Integrated Circuit Engineering

Cumulative GPA: 3.20/4.00

ACHIEVEMENTS

Student Endeavor Scholarship

- Academic Scholarship (2024–2025).
- Co-author of 3 international conference papers.

SKILLS

HDL: Verilog, RTL Design

Verification: Testbench Development, Waveform Simulation, Debugging

EDA Tools: Xilinx Vivado, Intel Quartus

Programming: C, C++, Python

English:

WORK EXPERIENCE

May - August

- **L1 Data Cache Controller Design and Verification**

Main Responsibilities & Results:

- Designed a 1 KB direct-mapped L1 Data Cache controller using Verilog HDL at the RTL level.
- Implemented a four-state FSM and cache datapath supporting read/write hit and miss operations.
- Developed Verilog testbenches and performed functional simulation using Xilinx Vivado.
- Verified five test scenarios through waveform analysis, with all expected functional behaviors achieved.

Skills Gained:

- Verilog RTL Design & FSM Implementation
- Testbench Development & Functional Verification
- Waveform Analysis & Hardware Debugging
- L1 Cache Architecture & Memory Control

ACTIVITIES

2024 – Jul 2026

Tinh Vi Lab – Research Member

Key Activities:

- Participated in FPGA, embedded systems, and AI research projects.
- Collaborated on experiments, technical documentation, and research publications.

Skills Gained:

- Research & Analytical Thinking
- Teamwork & Technical Communication
- Problem-Solving & Documentation



HUỲNH VIỆT THẮNG

THỰC TẬP SINH DESIGN FOR TEST(DFT)

(+84) 886 792 957
th19062005@gmail.com
https://www.linkedin.com/in/th%E1%BA%AFnghu%E1%BB%B3nh/

MỤC TIÊU NGHỀ NGHIỆP

Mục tiêu ngắn hạn

- Tìm kiếm cơ hội thực tập DFT nhằm tích lũy kinh nghiệm về kiểm thử vi mạch, Scan Design và ATPG.

Mục tiêu dài hạn

- Trở thành kỹ sư DFT chuyên sâu về thiết kế hướng kiểm thử và tối ưu Test Coverage, góp phần nâng cao chất lượng và độ tin cậy của vi mạch.

HỌC VẤN

07/2023 – 2027

Trường Đại học Ngoại Ngữ - Tin Học TP. Hồ Chí Minh (HUFLIT)

Chuyên ngành: Kỹ thuật Vi mạch

Điểm trung bình tích lũy: 3.20/4.0

THÀNH TÍCH

- Học bổng Khuyến khích học tập năm học 2024–2025.
- Đồng tác giả 03 công trình nghiên cứu công bố tại các hội nghị quốc tế.

KỸ NĂNG CHUYÊN MÔN

HDL: Verilog, RTL Design.

Verification: Testbench, Functional Simulation, Waveform Debugging.

EDA Tools: Xilinx Vivado, Intel Quartus.

Programming: C, C++, Python.

English:

KINH NGHIỆM DỰ ÁN

Tháng 5 – Tháng 8/2026

- **Thiết kế và kiểm chứng bộ điều khiển L1 Data Cache.**

Nội dung thực hiện và kết quả:

- Thiết kế bộ điều khiển L1 Data Cache 1 KB, ánh xạ trực tiếp (Direct-Mapped) bằng Verilog RTL.
- Xây dựng FSM 4 trạng thái và datapath hỗ trợ đọc/ghi, Cache Hit/Miss.
- Phát triển Verilog testbench và mô phỏng chức năng trên Xilinx Vivado.
- Kiểm chứng thành công 5 kịch bản thông qua phân tích dạng sóng.

Kiến thức và kỹ năng tích lũy:

- Thiết kế RTL bằng Verilog và xây dựng máy trạng thái hữu hạn (FSM).
- Phát triển testbench và kiểm chứng chức năng thiết kế.
- Phân tích dạng sóng và gỡ lỗi phần cứng.
- Kiến trúc bộ nhớ đệm L1 Cache và điều khiển bộ nhớ.

HOẠT ĐỘNGNGHIÊN CỨU

2024 – 07/2026

Thành viên nghiên cứu - Tinh Vi Lab

Hoạt động chính:

- Tham gia các dự án nghiên cứu về FPGA, hệ thống nhúng và trí tuệ nhân tạo (AI).
- Phối hợp thực hiện thí nghiệm, xây dựng tài liệu kỹ thuật và tham gia các hoạt động công bố nghiên cứu khoa học.

Kỹ năng tích lũy:

- Tư duy nghiên cứu và phân tích kỹ thuật.
- Làm việc nhóm và giao tiếp chuyên môn.
- Giải quyết vấn đề và xây dựng tài liệu kỹ thuật.