

FPT JETKING — CHUYÊN NGÀNH THIẾT KẾ VI MẠCH BÁN DẪN (CHIP DESIGN)

BẢN TÓM TẮT ĐỒ ÁN
(EXECUTIVE ABSTRACT & SUMMARY)THIẾT KẾ HỆ THỐNG XỬ LÝ DỮ LIỆU CỦA THẺ RA VÀO RFID 125KHZ
OFFLINE
TÍCH HỢP CPU RISC-V PICORV32 & XỬ LÝ NGHIỆP VỤ DỮ LIỆU THẺ BẰNG
FIRMWARE C

Học viên thực hiện: Thái Tuấn Hiệp	Giảng viên hướng dẫn: ThS. Nguyễn Văn Đông
Học kỳ: SEM3 (Khóa Đồ Án Chuyên Sâu)	Thời gian thực hiện: Tháng 10 / 2026

Kho mã nguồn mở (GitHub): https://github.com/thaituanhiep/uart-fifo-rfid-asic/tree/rfid_flash_firmware_optimize

TỔNG QUAN CHỈ SỐ KỸ THUẬT CỐT LÕI (EXECUTIVE SUMMARY)

Bản tóm tắt này cô đọng toàn bộ quá trình nghiên cứu, thiết kế phần cứng, lập trình firmware và kết quả thực nghiệm của đồ án. Nhằm giúp người đọc nắm bắt nhanh chóng và chính xác bản chất công việc cùng các bằng chứng định lượng, tài liệu được phân tách rõ ràng thành hai nội dung trọng tâm: (1) Tôi đã làm gì? và (2) Kết quả đạt được thế nào?

Hạng Mục Kỹ Thuật	Giải Pháp / Cấu Hình Cốt Lõi	Kết Quả Đo Đạc Thực Tế
Kiến trúc Vi hệ thống SoC	PicoRV32 RISC-V 32-bit (RV32I), Cầu bus Interconnect 0-delay định tuyến 5 Slaves	Tích hợp hoàn chỉnh Top-level SoC, 1KB SRAM nội, chạy ổn định cả trên FPGA và ASIC
Bộ nhớ Ngoài & Cơ chế XIP	SPI Flash 4MB (W25Q32), nạp mã thực thi tại chỗ (eXecute-In-Place) qua SPIMEMIO	Tiết kiệm > 70% diện tích silicon ASIC; Nạp worker vào SRAM ghi/xóa Flash không nghẽn bus
Ngoại vi UART RFID & PC	Thiết kế RTL 5 tầng: CDC 2-FF, Lấy mẫu 16x đa số, Hàng đợi FIFO 32B, MMIO 1 chu kỳ	Triệt tiêu 100% rớt mã thẻ; Giao tiếp Non-blocking phản hồi trong 20 ns (ở 50MHz)
Kiểm thử Mô phỏng Vivado	Mô phỏng RTL thuần (tb_uart_rtl) & Tích hợp Top SoC Boot Flash (tb_uart_ping)	100% PASS (10/10 kịch bản); cpu_trap = 0; Bắt trọn vẹn chuỗi PONG trong 2.086 ms
Thực nghiệm Bo mạch FPGA	FPGA Digilent Basys 3 (Artix-7), RDM6300 125kHz, Nguồn MB102 5V, Trở đệm 1kΩ	Hoạt động chính xác 10/10 chức năng CLI Host Console; Nhận diện thẻ với độ trễ < 10 μs
Ký duyệt ASIC Tape-out	Quy trình OpenLane 2 trên tiến trình SkyWater 130nm (sky130_fd_sc_hd)	0 Antenna, 0 LVS, 0 DRC violations (100% Tape-out Ready); Fmax = 92.81 MHz (vượt 85.6%)

PHẦN I: TÔI ĐÃ LÀM GÌ? (NHIỆM VỤ & ĐÓNG GÓP KỸ THUẬT)

Để giải quyết bài toán kiểm soát an ninh ra vào độc lập, bảo mật và chi phí thấp, tôi đã tự chủ thiết kế toàn diện một Vi hệ thống trên chip (System-on-Chip - SoC) từ mức mô tả phần cứng RTL Verilog, kiểm thử mô phỏng, lập trình nhúng Firmware C, thực nghiệm trên bo mạch FPGA Basys 3 và hoàn thiện thiết kế vật lý ASIC đạt chuẩn băng từ xuất xưởng (Tape-out) trên công nghệ SkyWater 130nm. Các phần việc cụ thể bao gồm:


1. Giải Quyết Bài Toán Cấp Thiết: Hệ Thống Offline & Bộ Nhớ SPI Flash NVM

- Tính cấp thiết của hệ thống Offline:** Khắc phục triệt để độ trễ lớn của mạng Internet/Cloud (vài trăm ms đến vài giây), loại bỏ hoàn toàn rủi ro đứt cáp quang, nghẽn server và triệt tiêu nguy cơ lộ lọt dữ liệu định danh nhân sự ra mạng ngoài. Hệ thống tự đối chiếu thẻ tại chỗ với độ trễ siêu nhỏ ($< 10 \mu s$), vận hành độc lập 24/7.
- Vai trò cốt tử của bộ nhớ SPI Flash NVM:** Lưu trữ bất biến 4,096 mã thẻ Whitelist (Sector 48) và 512 bản ghi Access Logs (Sector 49) trên 20 năm mà không cần pin nuôi. Đặc biệt, bằng cách áp dụng cơ chế eExecute-In-Place (XIP), CPU kéo opcode trực tiếp từ Flash ngoài 4MB để thực thi, hệ thống chỉ cần 1KB SRAM nội, giúp cắt giảm hơn 70% diện tích khuôn silicon ASIC và tiết kiệm chi phí.
- Tối ưu hóa chân pad ASIC:** Chuẩn giao tiếp SPI chỉ chiếm dụng 4 chân pad (CS, SCK, MOSI, MISO), cho phép chip ASIC đạt kích thước pad-limited tối ưu (chỉ 31 chân toàn chip), hạ giá thành đóng gói vi mạch.

2. Thiết Kế Kiến Trúc Vi Hệ Thống SoC PicoRV32 (1 Master - 5 Dedicated Slaves)

Hệ thống SoC được thiết kế theo kiến trúc Master - Multi-Slave với bus nội bộ không có độ trễ (0-delay combinational interconnect), kết nối trực tiếp lõi xử lý RISC-V với 5 khối chức năng ngoại vi độc lập:

- Master CPU PicoRV32:** Lõi CPU kiến trúc RV32I 32-bit mở, cấu hình 32 thanh ghi nguyên bản, tần số xung nhịp danh định 50 MHz.
- Slave 0 - Khối 1KB SRAM Nội (data_sram.v):** Ánh xạ địa chỉ 0x0000_0000 - 0x0000_03FF. Đảm nhiệm lưu trữ ngăn xếp hàm C (Stack Pointer = 0x0000_0400), biến toàn cục (.data, .bss) và chứa hàm nạp worker ghi Flash.
- Slave 1 - Bộ điều khiển SPI Flash XIP (spimemio.v):** Ánh xạ 0x0010_0000 - 0x00FF_FFFF (Không gian XIP đọc mã lệnh) và 0x0200_0000 (Bộ điều khiển SPI bit-bang nạp dữ liệu).
- Slave 2 - Ngoại vi UART MMIO Đầu đọc RFID (rdm6300_mmio.v):** Ánh xạ 0x1000_0000 (Divisor) và 0x1000_0004 (Data FIFO). Tích hợp hàng đợi FIFO 32-byte độc lập.
- Slave 3 - Ngoại vi UART MMIO Máy tính Host PC (host_uart_mmio.v):** Ánh xạ 0x3000_0000 (Divisor) và 0x3000_0004 (Data FIFO). Hỗ trợ song công truyền nhận dữ liệu điều khiển.
- Slave 4 - Khối GPIO Điều Khiển (soc_gpio_mmio.v):** Ánh xạ 0x4000_0000. Điều khiển 16-bit LED trạng thái bo mạch, tín hiệu báo Heartbeat 1Hz, cờ Flash Busy và tín hiệu mở relay chốt cửa.



Hình 1: Sơ đồ khối kiến trúc vi hệ thống SoC PicoRV32 (1 Master - 5 Dedicated Slaves)

3. Tự Chủ Thiết Kế Khối Ngoại Vi Vi Mạch UART RTL 5 Tầng Chuyên Dụng

Để đảm bảo việc thu nhận chuỗi 14 byte ASCII từ đầu đọc RFID RDM6300 không bao giờ bị rớt gói hoặc treo bus CPU, tôi đã thiết kế vi mạch UART phần cứng thuần gồm 5 tầng phân tách chặt chẽ:

- **Tầng 1 (Đồng bộ miền xung CDC 2-FF - sync_2ff.v):** Khử hiện tượng metastability vật lý khi tín hiệu bất đồng bộ từ bên ngoài đi vào miền xung nhịp 50 MHz của chip, đảm bảo thời gian trung bình giữa 2 lỗi MTBF > 1000 năm.
- **Tầng 2 & 3 (Bộ chia tần 16x & Máy trạng thái FSM 8-N-1 - simpleuart.v):** Thanh ghi Prescaler chia tần 5208 (50 MHz / 9600 bps). Bộ lấy mẫu 16x áp dụng cơ chế bầu đa số tại tick 7, 8, 9 ở giữa chu kỳ bit để triệt tiêu nhiễu xung gai.
- **Tầng 4 (Hàng đợi bộ đệm FIFO 32-byte độc lập - sync_fifo.v):** Quản lý con trỏ ghi wr_ptr và đọc rd_ptr độc lập trên mảng SRAM 32x8-bit. Dung lượng 32 byte lớn hơn gấp đôi độ dài 14 byte của một khung thẻ RFID, giúp lưu đệm an toàn toàn bộ mã thẻ ngay cả khi CPU đang bận ghi Flash.
- **Tầng 5 (Giải mã bus MMIO Non-blocking - uart_mmio.v):** Giao thức bus Non-blocking trả lời trong đúng 1 chu kỳ clock (20 ns). Khi FIFO rỗng, mạch trả về ngay lập tức giá trị 0xFFFFFFFF, không bao giờ làm treo bus chờ CPU.

4. Kỹ Thuật Đồng Thiết Kế HW/SW: Chạy Mã Xóa/Ghi Flash Trong SRAM (In-RAM Worker)

Một thách thức kỹ thuật lớn trong kiến trúc SoC XIP là CPU không thể vừa đọc opcode từ SPI Flash vừa phát lệnh ghi/xóa chính con chip Flash đó. Để khắc phục, tôi đã triển khai giải pháp kỹ thuật:

- **Khớp tuyệt đối Linker & RTL Bootstrap:** Thiết lập PROGADDR_RESET = 0x0025_0000 trên RTL trùng khớp với điểm vào _start trong start.s và tệp định vị bộ nhớ sections.ld.
- **Cơ chế In-RAM Flash Worker:** Viết hàm thực thi 'flashio_worker' bằng C, sau đó nạp mã máy của hàm này vào vùng nhớ SRAM 1KB. Khi cần ghi Whitelist hoặc xóa nhật ký, CPU chuyển quyền thực thi tạm thời vào SRAM để phát lệnh SPI bit-bang điều khiển W25Q32. Sau khi Flash hoàn tất ghi, CPU nhảy ngược trở lại Flash XIP tiếp tục chạy bình thường.

5. Tầng Firmware C Nghiệp Vụ & Giao Diện Quản Trị Host Console CLI 10 Chức Năng


- **Giải mã thẻ RFID EM4100:** Phân tích khung 14-byte (1 byte Start 0x02, 10 byte mã thẻ ASCII hex, 2 byte Checksum XOR, 1 byte Stop 0x03) với cơ chế Watchdog 10ms tự phục hồi khi tín hiệu đứt đoạn.
- **Tra cứu danh sách trắng Whitelist:** Quản lý 4,096 vị trí thẻ tại Sector 48 (0x030000). Thuật toán so khớp với điểm dừng sớm (Early Termination) đạt độ trễ tìm kiếm cực đại < 10 μ s.
- **Phần mềm Host Console CLI trên PC (rdm6300_manager.exe):** Cung cấp giao diện dòng lệnh 10 chức năng hoàn chỉnh: Ping phần cứng, thêm/xóa thẻ, quét thẻ ảo (Virtual Scan), xem 512 nhật ký Access Log, sao lưu an toàn trước khi xóa Sector và xuất/nhập danh sách thẻ định dạng CSV.

PHẦN II: KẾT QUẢ ĐẠT ĐƯỢC THẾ NÀO? (MINH CHỨNG & SỐ LIỆU ĐO ĐẶC)

Mọi thiết kế phần cứng và phần mềm trong đồ án đều được kiểm chứng thực tế và đo đặc định lượng thông qua ba cấp độ nghiêm ngặt: Mô phỏng Testbench Vivado, Thực nghiệm bo mạch FPGA thật và Ký duyệt thiết kế vật lý ASIC OpenLane 2.

1. Kết Quả Mô Phỏng Testbench Vivado XSIM (100% PASS)


- **Testbench 1 - tb_uart_rtl.v (Kiểm thử RTL UART thuần):** Vượt qua 5/5 kịch bản kiểm thử (Default Div, Reconfig Divider, TX Frame, RX FIFO, Multi-byte Burst Overflow). Toàn bộ Assert phần cứng đều thỏa mãn, thời gian mô phỏng 15.275 μ s, số lỗi = 0.
- **Testbench 2 - tb_uart_ping.v (Kiểm thử tích hợp toàn diện Top SoC):** Vượt qua 5/5 kịch bản hệ thống (Power-on Reset, Boot Flash 8KB hex qua XIP, C Startup Banner, Host Ping-Pong phản hồi chuỗi PONG, CPU Health Zero-Trap 'cpu_trap == 0'). Thời gian mô phỏng 2.086 ms, số lỗi = 0.



Hình 2: Dạng sóng mô phỏng Vivado XSIM xác nhận hoạt động 100% Pass của khối UART RTL thuần (15.275 μ s)

2. Kết Quả Thực Nghiệm Trên Bo Mạch Phần Cứng FPGA Digilent Basys 3 Thật

- Phối hợp điện áp & Mạch nguồn an toàn:** Sử dụng module nguồn Breadboard MB102 cấp riêng 5V DC cho đầu đọc RFID RDM6300 để cuộn cảm LC phát đủ từ trường 125kHz kích hoạt chip thẻ; Lắp điện trở đệm 1k Ω nối tiếp chân TX của RDM6300 sang chân PMOD JA1 (Pin J1) của FPGA Basys 3 để giới hạn dòng bảo vệ diode kẹp < 2mA, ngăn chặn triệt để nguy cơ quá áp 3.3V của FPGA.
- Xác nhận hoạt động 10 kịch bản CLI thực tế:** Hệ thống nhận diện chính xác thẻ RFID mẫu trong thực tế, mở cửa tức thì, ghi bản ghi sự kiện vào Flash và phản hồi đầy đủ qua phần mềm Host Console trên máy tính với baud rate 9600 bps.



Hình 3: Thiết lập thực nghiệm phần cứng thực tế giữa FPGA Basys 3, Module nguồn MB102 5V và Đầu đọc RFID RDM6300

3. Kết Quả Thiết Kế Vật Lý ASIC OpenLane 2 (SkyWater 130nm) & Chỉ Số PPA

Toàn bộ thiết kế SoC đã hoàn thành luồng thiết kế vật lý ASIC backend tự động bằng OpenLane 2 (Docker container) trên thư viện ô chuẩn SkyWater 130nm (sky130_fd_sc_hd). Kết quả trích xuất trực tiếp từ các báo cáo runs:

Chỉ Số Vật Lý (PPA Metrics)	Giá Trị Trích Xuất (OpenLane Runs)	Đánh Giá & Tiêu Chuẩn Kỹ Thuật
Tiến trình & Thư viện ô chuẩn	SkyWater 130nm (sky130_fd_sc_hd) VDD = 1.80V	Thư viện High Density, độ cao tiêu chuẩn, VDD danh định 1.8V
Kích thước & Diện tích khuôn (Die)	Die: 1.87 mm ² (1362.08 x 1372.80 μm) Core: 1.82 mm ²	Mật độ sử dụng lõi Core Density = 52.84%, chuẩn khung chân để QFN/QFP
Tổng số lượng linh kiện (Cells)	Tổng: 164,478 cells (10,779 D-FF, 23,442 Comb, 77,243 Diode)	24,247 timing buffers + 2,564 CTS clock buffers/inverters
Mạng định tuyến dây nối (Routing)	60,225 Nets 575,767 Vias Chiều dài dây: 3.215 mét	Định tuyến thành công trên 5 lớp kim loại (met1 - met5), 0 short
Tổng công suất tiêu thụ (Power)	76.02 mW (Internal: 41.12 mW, Switching: 34.90 mW)	Dòng rò tĩnh siêu thấp (Static Leakage = 1.18 μW ~ 0% tổng công suất)
Độ sụt áp nguồn (IR Drop)	Worst IR Drop: 1.39 mV (0.00139 V, sụt áp < 0.08% VDD)	Lưới nguồn PDN kim loại dày met4/met5 an toàn tuyệt đối
Ký duyệt xuất xưởng (Sign-off)	0 Antenna Violations 0 LVS Errors 0 DRC Errors	ĐẠT 100% TIÊU CHUẨN XUẤT XƯỞNG BẢNG TỪ (TAPE-OUT READY)

4. Kết Quả Phân Tích Định Thời Tĩnh STA Multi-Corner (summary.rpt & clock.rpt)


Báo cáo phân tích định thời tĩnh sau bước định tuyến chi tiết (55-openroad-stapostpnr/summary.rpt) xác nhận hệ thống đạt hội tụ định thời hoàn hảo (Timing Closed) trên toàn bộ 9 góc công nghệ (Process Corners):

Góc Công Nghệ (Corner)	Setup Slack (Worst)	Hold Slack (Worst)	Vi Phạm (Vio)	Đánh Giá STA
nom_tt_025C_1v80 (Typical)	+4.4194 ns	+0.5418 ns	0 Vio (TNS = 0.00)	MET TIMING (Đạt chuẩn 50.0 MHz)
nom_ff_n40C_1v95 (Fast-Fast)	+5.5199 ns	+0.1680 ns	0 Vio (TNS = 0.00)	MET TIMING (Biên độ Setup lớn)
min_tt_025C_1v80 (Min Typical)	+4.5720 ns	+0.6874 ns	0 Vio (TNS = 0.00)	MET TIMING (Hold Margin tối ưu)
min_ff_n40C_1v95 (Min Fast)	+5.6454 ns	+0.2879 ns	0 Vio (TNS = 0.00)	MET TIMING (Vận hành ổn định)
max_tt_025C_1v80 (Max Typical)	+4.2744 ns	+0.3169 ns	0 Vio (TNS = 0.00)	MET TIMING (Dư địa 4.27 ns)

KẾT LUẬN ĐẶC TÍNH XUNG NHỊP VÀ TỐI ƯU HÓA ĐỊNH THỜI (TIMING CLOSURE):

- Tần số cực đại khả thi (Fmax):** 92.81 MHz (Chu kỳ xung nhịp tối thiểu Tmin = 10.77 ns, vượt 85.6% mục tiêu 50 MHz).
- Triệt tiêu 100% lỗi Hold Time:** Công cụ chèn 21,947 Hold Buffers (dlygate4sd3), đảm bảo không còn bất kỳ vi phạm Hold nào trên toàn chip.
- Cây xung nhịp TritonCTS:** 2,564 đệm xung nhịp, độ trễ phân tán 2.35 - 3.72 ns, độ lệch pha Skew = 1.36 ns, kiểm soát tốt sườn xung.
- Ký duyệt xuất xưởng hoàn tất:** Đạt đồng thời 0 Antenna, 0 LVS và 0 DRC violations. Vi mạch sẵn sàng gửi xưởng

chế tạo.



Hình 4: Minh chứng ký duyệt Sign-off 100% Pass (0 Antenna, 0 LVS, 0 DRC) trên công cụ OpenLane 2

PHẦN III: BẢNG ĐỐI CHIẾU NHANH THEO 12 SLIDE BÁO CÁO

Nhằm hỗ trợ theo dõi xuyên suốt quá trình thuyết trình, bảng dưới đây tóm tắt trực nội dung và kết quả chính của từng slide trong bộ slide 12 trang:

Slide	Tiêu Đề Trọng Tâm	Nội Dung & Minh Chứng Kỹ Thuật Đạt Được
Slide 1	Bìa Báo Cáo Đồ Án	Thông tin học viên, giảng viên hướng dẫn, chuyên ngành Chip Design SEM3.
Slide 2	Phần 1: Giới Thiệu Dự Án	3 luận điểm cốt lõi: Tính cấp thiết Offline, vai trò Flash NVM và tự chủ ASIC.
Slide 3	Phần 3: Sơ Đồ Khối SoC	Sơ đồ kiến trúc vi hệ thống SoC PicoRV32 (1 Master - 5 Slaves, 4MB Flash, 1KB SRAM).
Slide 4	Phần 3: Kiến Trúc UART RTL	Bản vẽ 5 tầng UART RTL: CDC 2-FF, 16x Sampler, FIFO 32B, MMIO Non-blocking.
Slide 5	Phần 4: Testbench 1 (tb_uart_rtl)	Dạng sóng mô phỏng Vivado 15.275 μ s xác nhận 100% Pass 5 kịch bản phản cứng thuần.
Slide 6	Phần 4: Testbench 2 (tb_uart_ping)	Kiểm thử tích hợp Boot Flash XIP & Ping; CPU healthy, cpu_trap == 0 suốt 2.086 ms.
Slide 7	Phần 5: Demo FPGA Thiết Lập	Sơ đồ kết nối phần cứng Basys 3: Nguồn 5V MB102 riêng cho RDM6300, trở đệm bảo vệ 1k Ω .
Slide 8	Phần 5: Demo FPGA Host CLI	Giao diện Host Console CLI 10 chức năng; Tra cứu Whitelist, xuất nhập CSV, 512 Logs.
Slide 9	Phần 6: ASIC Sign-off & Config	Bảng chứng 0 Antenna, 0 LVS, 0 DRC violations, bản vẽ OpenROAD và cấu hình config.json.
Slide 10	Phần 6: Bảng PPA Metrics	Bảng tổng hợp diện tích Die 1.87 mm ² , 164K cells, công suất 76 mW, IR Drop 1.39 mV.
Slide 11	Phần 6: Phân Tích Định Thời STA	Bảng Multi-Corner Timing từ summary.rpt; Fmax = 92.81 MHz (vượt 85.6%), 21.9K hold buffers.
Slide 12	Tổng Kết Đồ Án & Lời Cảm Ơn	4 thành tựu nổi bật của đồ án và lời cảm ơn trân trọng gửi tới Quý Thầy Cô cùng độc giả.

PHẦN IV: TỔNG KẾT & ĐÓNG GÓP NỔI BẬT CỦA ĐỒ ÁN

- 1. Làm chủ hoàn toàn kiến trúc SoC vi mạch:** Tự chủ thiết kế từ mã nguồn RTL Verilog tích hợp lõi vi xử lý RISC-V PicoRV32, cầu bus Interconnect 0-delay, 1KB SRAM nội và 2 kênh UART FIFO 32-byte độc lập.

- **2. Tối ưu hóa tài nguyên với cơ chế XIP & In-RAM Worker:** Giải quyết triệt để bài toán thiếu bộ nhớ trong ASIC bằng kỹ thuật chạy lệnh tại chỗ từ SPI Flash ngoài và chuyển worker vào SRAM khi cần ghi/xóa dữ liệu.
- **3. Kiểm chứng thực tế toàn diện:** Testbench mô phỏng đạt 100% Pass; hệ thống vận hành ổn định trên bo mạch phần cứng FPGA Basys 3 thật cùng đầu đọc RFID RDM6300 qua 10 chức năng CLI.
- **4. Đạt chuẩn sản xuất vi mạch ASIC quốc tế:** Luồng OpenLane 2 trên tiến trình SkyWater 130nm đạt hoàn hảo 0 vi phạm Antenna, 0 lỗi LVS và 0 lỗi DRC; tần số hoạt động cực đại $F_{max} = 92.81$ MHz, hoàn toàn sẵn sàng cho công đoạn chế tạo (Tape-out Ready).
- **5. Minh bạch mã nguồn & Tài nguyên thiết kế:** Toàn bộ mã nguồn RTL Verilog, Firmware C, Testbench Vivado, kịch bản ASIC OpenLane 2 và tài liệu đồ án được lưu trữ công khai tại GitHub: https://github.com/thaituanhiep/uart-fifo-rfid-asic/tree/rfid_flash_firmware_optimize

Học viên xin trân trọng cảm ơn Quý Thầy Cô và bạn đọc đã dành thời gian theo dõi và đánh giá!