AMD XDNA アーキテクチャ概要

濱田剛 (Tsuyoshi Hamada)
hamada@degima.ai

作成: 2026-03-28 15:31:57 / 更新: 2026-03-31 12:00:00

Contents

1 概要 **4**

2 3 行で要点 **4**

3 技術的起源：Xilinx AI Engine から AMD XDNA へ **4**

3.1 Xilinx と FPGA の歴史 4

3.2 Versal AI Engine → XDNA 4

3.3 補足：DeePhi Technology（深鑑科技）との関係 5

4 XDNA アーキテクチャの基本構造 **5**

4.1 空間データフロー（spatial dataflow）とは 5

4.2 シストリックアレイとの違い 6

4.3 2D タイルアレイ 6

4.4 AIE 計算タイルの内部構造 8

4.5 行列積（GEMM）の実行イメージ 8

5 世代別の進化 **9**

5.1 仕様比較 9

5.2 初代 XDNA（Phoenix / Hawk Point） 9

5.3 XDNA 2（Strix Point） 9

5.4 今後のロードマップ 9

5.5 XDNA 搭載プロセッサ SKU 一覧 10

5.5.1 初代 XDNA —Ryzen 7040 シリーズ（Phoenix, 2023 年） 10

5.5.2 初代 XDNA（リフレッシュ）—Ryzen 8040 シリーズ（Hawk Point, 2024 年） 10

5.5.3 初代 XDNA（リブランド）—Ryzen 200 シリーズ（Hawk Point, 2025 年） 10

5.5.4 XDNA 2 —Ryzen AI 300 シリーズ（Strix Point / Krackan Point, 2024–2025 年） 11

5.5.5 XDNA 2 —Ryzen AI Max シリーズ（2025 年） 11
5.5.6 XDNA 2 —Ryzen AI 400 シリーズ（ラップトップ, 2026 年） 11
5.5.7 XDNA 2 —Ryzen AI 400 シリーズ（デスクトップ, 2026 年） 12

6 データ型と精度 **12**
6.1 対応データ型 12
6.2 BFP16（Block Floating Point 16）の仕組み 12
6.3 GEMM 性能の実測値 13

7 ソフトウェアスタック **14**
7.1 全体像 14
7.2 ONNX Runtime + Vitis AI Execution Provider 14
7.3 OnnxRuntime GenAI（OGA）による LLM 推論 15
7.4 Lemonade SDK 15
7.5 Linux ドライバ（amdxdna.ko） 15

8 競合 NPU との比較 **16**
8.1 2026 年時点の主要 NPU 16
8.2 比較のポイント 16

9 実際の利用シーン **16**
9.1 Copilot+ PC 16
9.2 ローカル LLM 推論 17
9.3 エッジ AI / 組み込み 17

10 XDNA の設計思想まとめ **17**
10.1 1. 決定論的な実行 17
10.2 2. スケーラビリティ 17
10.3 3. プログラマビリティ 17
10.4 4. 電力効率 18

11 NPU 専用時代は短命、GPU に統合される可能性 **18**
11.1 リークの発端：Kepler_L2 氏の AnandTech フォーラム投稿 18
11.2 「200+ TOPS iGPU」の検証 18
11.3 廃止が検討される背景 19
11.4 RDNA 5 の Neural Arrays：GPU への AI 機能統合 20
11.5 Linux カーネルドライバからの傍証 20
11.6 Intel 側でも NPU の優先度に濃淡 21

11.7 反論と不確実性 21
11.8 NPU 専用時代の終わりか 21
11.9 XDNA 廃止可能性の議論に対する著者の感想 22

12 まとめ **23**

13 参考資料 **23**

1　概要

AMD XDNA は、AMD のクライアント APU に統合された NPU（Neural Processing Unit）のマイクロアーキテクチャです。2022 年に AMD が約 350 億ドルで買収した Xilinx の Versal AI Engine 技術を起源とし、機械学習や AI 推論に特化した**空間データフロー（spatial dataflow）**アーキテクチャを採用しています。

従来の CPU や GPU が「キャッシュから繰り返しデータを取り出す」動的スケジューリング型であるのに対し、XDNA は**オンチップメモリと DMA による決定論的なデータ移動**で AI 演算を行います。これにより、CPU と比べて 10〜40 倍、GPU と比べて 44% 少ない消費電力で同等の AI 推論を実現するとされています。

本稿では、XDNA の設計思想、タイル構造、世代別の進化、ソフトウェアスタック、競合 NPU との比較、実際の利用シーンまでを整理します。

2　3 行で要点

- XDNA は Xilinx Versal AI Engine を起源とする**空間データフロー型 NPU** で、2D 配列の AIE タイルが並列にデータを処理する。
- 世代ごとにタイル数・メモリ・データ型サポートが拡充され、XDNA（10 TOPS）→ XDNA 2（55 TOPS）→ 第 3 世代（10 倍超）と急速に進化している。
- NPU 上の LLM 推論は **OnnxRuntime GenAI（OGA）**が担い、Copilot+ PC 要件（40 TOPS 以上）を満たす AI PC 向け NPU の中核を担っている。

3　技術的起源：Xilinx AI Engine から AMD XDNA へ

XDNA を理解するには、その技術的なルーツを知ることが助けになります。

3.1　Xilinx と FPGA の歴史

Xilinx は 1984 年創業の FPGA の発明者です。

年	出来事
1984	Xilinx 創業。世界初のファブレス半導体企業、FPGA を発明
1994	Virtex FPGA 発表
2012	Zynq SoC 発表（ARM + FPGA 統合）
~2014	Xilinx、7nm Versal ACAP（コードネーム **Project Everest**）の開発を開始。10 億ドル超・1,500 名以上のエンジニアを投入
2016 年 3 月	清華大学発の AI スタートアップ **DeePhi Technology（深鑑科技）**が設立
2018 年 7 月	Xilinx が DeePhi Technology を買収。DPU（Deep Processing Unit）IP とニューラルネットワーク圧縮技術を獲得
2018 年	Versal 7nm チップのテープアウト（37 億トランジスタ）
2019	Versal ACAP 発表（プロセッサコア + プログラマブルロジック + **AI Engine**）
2020 年 10 月	AMD が Xilinx 買収を発表
2022 年 2 月	AMD、Xilinx 買収完了（約 350 億ドル、全株式交換）
2023 年 4 月	**AMD XDNA** として初代を Ryzen 7040 に搭載

3.2　Versal AI Engine → XDNA

Xilinx が 2019 年に発表した Versal ACAP には「AI Engine（AIE）」と呼ばれるタイル型の演算アレイが搭載されていました。この AIE は、FPGA ロジックに隣接する空間データフローエンジンとして、5G 通信やレーダー信号処理向けに設計されたものです。

AMD XDNA は、この AIE をクライアント APU 向けに再設計・最適化した技術です。データセンター向けの Versal AIE と共通の設計思想（タイル配列、VLIW+SIMD、DMA ベース

のデータ移動）を持ちながら、低消費電力のノート PC・エッジデバイス向けにチューニングされています。

3.3 補足：DeePhi Technology（深鑑科技）との関係

XDNA の技術的ルーツを辿るうえで、Xilinx による DeePhi Technology（深鑑科技）の買収も重要なトピックです。両者には深い関わりがありますが、技術的な系譜としては区別して理解するとよりクリアになります。

DeePhi Technology は 2016 年に清華大学の卒業生（姚頌、汪玉、韓松、単羿）によって設立された AI チップスタートアップで、FPGA 上でニューラルネットワーク推論を効率化する DPU（Deep Processing Unit）ソフト IP と、ニューラルネットワークの枝刈り・圧縮技術（Deep Compression）を開発していました。Xilinx は 2017 年から Deephi に出資し、2018 年 7 月に買収しています。

しかし、XDNA の直接の祖先である Versal AI Engine は、Xilinx 社内で Ivo Bolsens（CTO）率いるチームが設計したものです。Versal の開発プロジェクト（Project Everest）は **2014 年頃に開始**されており、DeePhi 設立（2016 年）の約 2 年前です。10 億ドル超の投資と 1,500 名以上のエンジニアが投入された大規模プロジェクトでした（VentureBeat, 2018）。

両者の技術的な関係は以下のとおりです。

	Versal AI Engine → XDNA	**DeePhi DPU → Vitis AI**
技術レベル	シリコン（ハードウェア）	ソフト IP / オーバーレイ
本質	硬化された VLIW ベクトルプロセッサタイルの 2D アレイ	FPGA / AI Engine リソース上で動作する DNN 推論 IP コア
関係	DPU が動作する**基盤**	AI Engine の**上で**動作するソフトウェア層

DeePhi 技術は買収後、Xilinx（現 AMD）の **Vitis AI フレームワーク**に統合され、DPU IP やモデル最適化ツール（枝刈り・量子化）として AI Engine ハードウェアの上で活用されています。XDNA のハードウェアアーキテクチャと DeePhi 由来のソフトウェア技術は、それぞれ独立した起源を持ちながら「基盤と応用」として組み合わさることで、現在の AMD AI プラットフォームを形づくっています。

4 XDNA アーキテクチャの基本構造

4.1 空間データフロー（spatial dataflow）とは

一般的な CPU/GPU は、演算器が必要なデータをキャッシュ階層（L1→L2→L3→DRAM）から**動的に**フェッチします。この動的スケジューリングはフレキシブルですが、キャッシュミス時の待ち時間やフェッチ自体のエネルギーコストが発生します。

XDNA の空間データフローアーキテクチャでは、考え方が根本的に異なります。





データの移動経路とタイミングがコンパイル時に決まるため、実行中のキャッシュミスという概念がなく、消費電力を大幅に抑えられます。

4.2　シストリックアレイとの違い

2D に並んだ演算要素間をデータが流れるという外見上の類似から、XDNA はシストリックアレイ（Google TPU 等で採用）と混同されやすいですが、両者は設計思想が異なります。

特性	**シストリックアレイ（TPU 等）**	**AMD XDNA AIE タイルアレイ**
処理要素の性質	固定機能 PE（MAC 演算等にハードワイヤード）	**プログラマブルプロセッサ**（VLIW+SIMD ＋スカラ RISC、各タイルに命令メモリ）
データフロー	ハードウェアトポロジで決まる一定リズムの波状伝搬	**プログラマブル DMA とインターコネクト**でソフトウェア制御
各要素の独立性	全 PE が同一演算を実行	各タイルが**異なるプログラムを独立実行**可能
並列性の種類	主にデータ並列（行列演算に特化）	空間並列・タスク/パイプライン並列・命令レベル並列を選択可能
柔軟性	特定演算パターン（GEMM、畳み込み）に最適化、それ以外は不得手	CGRA（粗粒度再構成可能アーキテクチャ）として多様なワークロードに対応
再構成	不可（ハードウェア固定）	ファームウェア更新でタイルの役割やデータフローを変更可能

XDNA の AIE タイルアレイは、シストリックアレイ的なデータフローパターンを並列性の選択肢の**一つとして実装できる**、より汎用的なアーキテクチャです。Xilinx のホワイトペーパーWP506: Xilinx AI Engines and Their Applicationsでは、AIE の並列性として命令レベル並列（6-way VLIW）とデータレベル並列（512bit SIMD）を明記し、さらにタイル間の通信としてカスケードインターフェース（隣接タイルへの部分結果の直接転送）をサポートすると記載しています。このカスケードインターフェースにより、シストリックアレイ的な波状データ伝搬パターンを実装できますが、それは各タイルのプログラマブルな DMA・AXI-Stream インターコネクトが提供する柔軟なデータ移動の一形態です。AIE アーキテクチャの詳細はAM009: Versal AI Engine Architecture Manualも参照してください。

4.3　2D タイルアレイ

XDNA の心臓部は「2D タイルアレイ」です。計算タイル（Compute Tile）とメモリタイル（Memory Tile）がグリッド状に配置されています。



- **計算タイル（Compute Tile）**：各行の要素。AI 演算を実行する
- **メモリタイル（Memory Tile）**：各列の最下行。L2 キャッシュとして機能し、DDR との間のデータステージングを担う
- **DMA エンジン**: 各列に専用の DMA が配置され、ホスト DDR とメモリタイル間のデ

ータ転送を担当

4.4 AIE 計算タイルの内部構造

各計算タイルは、小さな独立したプロセッサのような構造を持っています。



構成要素	役割
ベクトルプロセッサ（VLIW + SIMD）	行列積・畳み込みなどのテンソル演算を並列実行。1.3 GHz 以上で動作
スカラプロセッサ（RISC）	制御フロー、アドレス計算、補助的な処理を担当
プログラムメモリ	タイルが実行する命令を格納
ローカルデータメモリ	重み、活性化値、係数などを格納。外部 DRAM へのアクセスを最小化
プログラマブルインターコネクト	隣接タイルとの高帯域・低遅延なデータ通信を提供

「タイル 1 つが小さな専用プロセッサ」であり、このタイルが数十個並んで協調動作するのが XDNA の本質です。

4.5 行列積（GEMM）の実行イメージ

NPU の最も重要なワークロードは行列積（General Matrix Multiplication, GEMM）です。XDNA での GEMM 実行は概ね以下のように進みます。

1. **タイリング**: 大きな行列を小さなブロック（タイル）に分割
2. **DMA 転送**: DMA エンジンが DDR からメモリタイル経由で各計算タイルにブロックを配送
3. **計算**: 各計算タイルのベクトルプロセッサが FMA（積和演算）を実行
4. **蓄積**: 部分積を計算タイル間で受け渡しながら蓄積
5. **書き戻し**: 結果を DMA 経由で DDR に返却

行列が複数の計算タイルに分散されて並列に処理されるため、タイル数が増えるほどスループットが向上します。

5　世代別の進化

5.1　仕様比較

項目	XDNA（初代）	XDNA（Hawk Point）	XDNA 2
登場時期	2023 年 4 月	2024 年	2024 年
搭載プロセッサ	Ryzen 7040 (Phoenix)	Ryzen 8040 (Hawk Point)	Ryzen AI 300 (Strix Point)
CPU アーキテクチャ	Zen 4	Zen 4	Zen 5
タイルトポロジ	4 行 × 5 列	4 行 × 5 列	4 行 × 8 列
計算タイル数	20	20	32
L2 メモリ合計	2,560 KB	2,560 KB	4,096 KB
ピーク性能（INT8）	10 TOPS	16 TOPS	55 TOPS
BFP16 対応	なし	なし	あり
主な改善点	—	ファームウェア最適化・クロック向上	タイル数増、メモリ 60% 増、BFP16 対応、5 倍の性能

5.2　初代 XDNA（Phoenix / Hawk Point）

2023 年に Ryzen 7040 シリーズとして登場。AMD 初のクライアント向け NPU で、4×5 のタイル配列により最大 10 TOPS を実現しました。Windows 上の AI 推論タスクの省電力オフロードが主な用途です。

Hawk Point はハードウェア的には Phoenix とほぼ同一ですが、ファームウェア更新とクロック最適化により 16 TOPS に向上しました。

5.3　XDNA 2（Strix Point）

2024 年に Ryzen AI 300 シリーズとして登場した第 2 世代は、大幅な強化が入りました。

- **タイル数**: 20 → 32（60% 増）
- **L2 メモリ**: 2,560 KB → 4,096 KB（60% 増）
- **BFP16（Block Floating Point 16）**: ブロック単位で指数を共有し、INT8 に近いメモリ効率で FP16 に近い精度を実現する新データ型
- **性能**: 初代比で最大 5 倍、55 TOPS に到達

XDNA 2 は Microsoft の Copilot+ PC 要件（40 TOPS 以上）を十分に満たし、ローカル LLM 推論の実用的な基盤として位置づけられています。

5.4　今後のロードマップ

AMD が公開しているロードマップでは、以下の世代が予告されています。

コードネーム	時期	NPU 世代	備考
Gorgon Point	2026 年	XDNA 2（継続）	Zen 5 リフレッシュ
Medusa Point	2027 年	第 3 世代 XDNA	現行比 10 倍以上の AI 推論性能

第 3 世代では 10 倍以上の性能向上が予告されており、オンデバイスでの LLM 推論がさらに実用的になることが期待されます。

5.5 XDNA 搭載プロセッサ SKU 一覧

5.5.1 初代 XDNA —Ryzen 7040 シリーズ（Phoenix, 2023 年）

対応メモリ: DDR5-5600 / LPDDR5X-7500。プロセスノード: TSMC 4nm。CPU: Zen 4、GPU: RDNA 3。ソケット: FP7 / FP7r2 / FP8。178mm² Phoenix ダイ搭載モデルのみ XDNA NPU（10 TOPS）を内蔵。

SKU	コア/スレッド	ブースト	iGPU	NPU (TOPS)	cTDP	市販 PC 例
Ryzen 9 7940HS	8C/16T	5.2 GHz	Radeon 780M (12CU)	10	35–54W	ASUS ROG Zephyrus G14 (2023)
Ryzen 7 7840HS	8C/16T	5.1 GHz	Radeon 780M (12CU)	10	35–54W	Framework Laptop 16
Ryzen 5 7640HS	6C/12T	5.0 GHz	Radeon 760M (8CU)	10	35–54W	—
Ryzen 7 7840U	8C/16T	5.1 GHz	Radeon 780M (12CU)	10	15–30W	Lenovo ThinkPad T14s Gen 4
Ryzen 5 7640U	6C/12T	4.9 GHz	Radeon 760M (8CU)	10	15–30W	—

中国市場向けに Ryzen 9 7940H / Ryzen 7 7840H が存在するが、それぞれ 7940HS / 7840HS と同一仕様（Product ID も共通）。

Ryzen 5 7540U、Ryzen 5 7545U、Ryzen 3 7440U は XDNA NPU を搭載していない。7540U / 7440U は AMD 脚注 GD-220d で明示的に Ryzen AI 対象外とされている。7545U は GD-220d の除外リストにないものの、137mm² の Phoenix 2 ダイ（XDNA IP ブロックを物理的に含まない）を使用しており、製品ページにも AI 仕様の記載がない。

PRO 版（法人向け）: Ryzen 7 PRO 7840U、Ryzen 5 PRO 7640U など。Lenovo ThinkPad X13 Gen 4、ThinkPad P14s Gen 4 等で採用。

5.5.2 初代 XDNA（リフレッシュ）—Ryzen 8040 シリーズ（Hawk Point, 2024 年）

対応メモリ: DDR5-5600 / LPDDR5X-7500。プロセスノード: TSMC 4nm。CPU: Zen 4、GPU: RDNA 3。ソケット: FP7 / FP7r2 / FP8。ファームウェア最適化により NPU 性能が 16 TOPS に向上（7040 シリーズの 10 TOPS から 1.6 倍）。

SKU	コア/スレッド	ブースト	iGPU	NPU (TOPS)	cTDP	市販 PC 例
Ryzen 9 8945HS	8C/16T	5.2 GHz	Radeon 780M (12CU)	16	35–54W	—
Ryzen 7 8845HS	8C/16T	5.1 GHz	Radeon 780M (12CU)	16	35–54W	HP OMEN 17 (2024)
Ryzen 7 8840HS	8C/16T	5.1 GHz	Radeon 780M (12CU)	16	20–30W	—
Ryzen 7 8840U	8C/16T	5.1 GHz	Radeon 780M (12CU)	16	15–30W	Lenovo ThinkPad T14 Gen 5
Ryzen 5 8645HS	6C/12T	5.0 GHz	Radeon 760M (8CU)	16	35–54W	—
Ryzen 5 8640HS	6C/12T	4.9 GHz	Radeon 760M (8CU)	16	20–30W	—
Ryzen 5 8640U	6C/12T	4.9 GHz	Radeon 760M (8CU)	16	15–30W	Acer Swift Go 14 (2024)
Ryzen 5 8540U	6C/12T	4.9 GHz	Radeon 740M (4CU)	**なし**	15–30W	—
Ryzen 3 8440U	4C/8T	4.7 GHz	Radeon 740M (4CU)	**なし**	15–30W	—

Ryzen 5 8540U と Ryzen 3 8440U は 137mm² の Phoenix 2 ダイ（Zen 4 + Zen 4c 構成）を使用しており、XDNA NPU を**搭載していない**（GD-220d で明示的に対象外）。

PRO 版: Ryzen 7 PRO 8840U、Ryzen 5 PRO 8640U、Ryzen 5 PRO 8540U、Ryzen 3 PRO 8440U（法人向け）。

5.5.3 初代 XDNA（リブランド）—Ryzen 200 シリーズ（Hawk Point, 2025 年）

対応メモリ: DDR5-5600 / LPDDR5X-7500。プロセスノード: TSMC 4nm。CPU: Zen 4、GPU: RDNA 3。ソケット: FP7 / FP7r2 / FP8。Ryzen 8040 シリーズと同一の Hawk Point シリコンだが、命名体系を簡素化（4 桁型番＋サフィックス → 3 桁型番）。NPU 搭載モデルは引き続き 16 TOPS。178mm² Phoenix ダイ搭載モデルのみ XDNA NPU を内蔵。

SKU	コア/スレッド	ブースト	iGPU	NPU (TOPS)	cTDP	市販 PC 例
Ryzen 9 270	8C/16T	5.2 GHz	Radeon 780M (12CU)	16	35–54W	—
Ryzen 7 260	8C/16T	5.1 GHz	Radeon 780M (12CU)	16	35–54W	—
Ryzen 7 250	8C/16T	5.1 GHz	Radeon 780M (12CU)	16	15–30W	—
Ryzen 5 240	6C/12T	5.0 GHz	Radeon 760M (8CU)	16	35–54W	—
Ryzen 5 230	6C/12T	4.9 GHz	Radeon 760M (8CU)	16	15–30W	—
Ryzen 5 220	6C/12T	4.9 GHz	Radeon 740M (4CU)	**なし**	15–30W	—
Ryzen 3 210	4C/8T	4.7 GHz	Radeon 740M (4CU)	**なし**	15–30W	—

Ryzen 5 220 と Ryzen 3 210 は 137mm² の Phoenix 2 ダイ（Zen 4 + Zen 4c 構成）を使用しており、XDNA NPU を**搭載していない**（GD-220e で明示的に対象外）。

PRO 版: Ryzen PRO 200 シリーズ（法人向け）。Ryzen 5 220 / Ryzen 3 210 を除き Ryzen AI 対応。

5.5.4 XDNA 2 —Ryzen AI 300 シリーズ（Strix Point / Krackan Point, 2024–2025 年）

対応メモリ: DDR5-5600 / LPDDR5X-8000。プロセスノード: TSMC 4nm。CPU: Zen 5 + Zen 5c（ハイブリッド）、GPU: RDNA 3.5。ソケット: FP8。Copilot+ PC 対応（40 TOPS 以上）。

Strix Point（上位）:

SKU	コア/スレッド	ブースト	iGPU	NPU (TOPS)	cTDP	市販 PC 例
Ryzen AI 9 HX 375	12C/24T	5.1 GHz	Radeon 890M (16CU)	55	15–54W	—
Ryzen AI 9 HX 370	12C/24T	5.1 GHz	Radeon 890M (16CU)	50	15–54W	ASUS ROG Zephyrus G16 (2024)
Ryzen AI 9 365	10C/20T	5.0 GHz	Radeon 880M (12CU)	50	15–54W	ASUS Zenbook S 16 (UM5606)

Krackan Point（普及帯）:

SKU	コア/スレッド	ブースト	iGPU	NPU (TOPS)	cTDP	市販 PC 例
Ryzen AI 7 350	8C/16T	5.0 GHz	Radeon 860M (8CU)	50	15–54W	ASUS Zenbook S 16 (UM5606KA)、Dell 16 Plus
Ryzen AI 5 340	6C/12T	4.8 GHz	Radeon 840M (4CU)	50	15–54W	Dell 14 Plus、Lenovo IdeaPad Slim 5
Ryzen AI 5 330	4C/8T	4.5 GHz	Radeon 820M (2CU)	50	15–28W	—

PRO 版: Ryzen AI 9 HX PRO 375、Ryzen AI 7 PRO 360（Strix Point, 8C/16T, 880M 12CU —消費者版なし）、Ryzen AI 7 PRO 350、Ryzen AI 5 PRO 340（法人向け）。

5.5.5 XDNA 2 —Ryzen AI Max シリーズ（2025 年）

対応メモリ: 256-bit LPDDR5X-8000（最大 128GB、うち最大 96GB を VRAM に転用可能な統合メモリ構成）。プロセスノード: TSMC 4nm。CPU: Zen 5（全コア、ハイブリッドなし）、GPU: RDNA 3.5。ソケット: FP11。コードネーム: Strix Halo。大容量メモリにより、100B 超パラメータの LLM もローカル実行が可能。

SKU	コア/スレッド	ブースト	iGPU	NPU (TOPS)	cTDP	市販 PC 例
Ryzen AI Max+ 395	16C/32T	5.1 GHz	Radeon 8060S (40CU)	50	45–120W	—
Ryzen AI Max+ 392	12C/24T	5.0 GHz	Radeon 8060S (40CU)	50	45–120W	—
Ryzen AI Max+ 388	8C/16T	5.0 GHz	Radeon 8060S (40CU)	50	45–120W	—
Ryzen AI Max 390	12C/24T	5.0 GHz	Radeon 8050S (32CU)	50	45–120W	ASUS ROG Flow Z13 (2025)
Ryzen AI Max 385	8C/16T	5.0 GHz	Radeon 8050S (32CU)	50	45–120W	—

PRO 版: Ryzen AI Max+ PRO 395、Max PRO 390、Max PRO 385、Max PRO 380（法人・モバイルワークステーション向け）。PRO 380 は PRO 専用で、Radeon 8040S（16CU）/ 最大 64GB メモリの縮小構成。

5.5.6 XDNA 2 —Ryzen AI 400 シリーズ（ラップトップ, 2026 年）

対応メモリ: DDR5-5600 / LPDDR5X-8000〜8533。プロセスノード: TSMC 4nm。CPU: Zen 5 + Zen 5c（ハイブリッド）、GPU: RDNA 3.5。コードネーム: Gorgon Point。

SKU	コア/スレッド	ブースト	iGPU	NPU (TOPS)	cTDP	備考
Ryzen AI 9 HX 470	12C/24T	5.2 GHz	Radeon 890M (16CU)	55	15–54W	最上位、Overall 86 TOPS
Ryzen AI 7 450	8C/16T	5.1 GHz	Radeon 860M (8CU)	50	15–54W	—
Ryzen AI 7 445	6C/12T	4.6 GHz	Radeon 840M (4CU)	50	15–54W	—
Ryzen AI 5 435	6C/12T	4.5 GHz	Radeon 840M (4CU)	50	15–54W	—
Ryzen AI 5 430	4C/8T	4.5 GHz	Radeon 840M (4CU)	50	15–28W	—

PRO 版: Ryzen AI 9 HX PRO 470、Ryzen AI 7 PRO 450、Ryzen AI 5 PRO 435 など（法人・モバイルワークステーション向け）。

5.5.7 XDNA 2 —Ryzen AI 400 シリーズ（デスクトップ, 2026 年）

対応メモリ: DDR5。プロセスノード: TSMC 4nm。CPU: Zen 5、GPU: RDNA 3.5。ソケット: AM5。コードネーム: Gorgon Point AM5。デスクトップ向けとしては初の XDNA 搭載（Copilot+ PC 対応）。

SKU	コア/スレッド	ブースト	iGPU	NPU (TOPS)	TDP	備考
Ryzen AI 7 450G	8C/16T	5.1 GHz	Radeon 860M (8CU)	50	65W	デスクトップ初 XDNA
Ryzen AI 5 440G	6C/12T	4.8 GHz	Radeon 840M (4CU)	50	65W	—
Ryzen AI 5 435G	6C/12T	4.5 GHz	Radeon 840M (4CU)	50	45–65W	—
Ryzen AI 7 450GE	8C/16T	5.1 GHz	Radeon 860M (8CU)	50	35W	省電力版
Ryzen AI 5 440GE	6C/12T	4.8 GHz	Radeon 840M (4CU)	50	35W	省電力版
Ryzen AI 5 435GE	6C/12T	4.5 GHz	Radeon 840M (4CU)	50	35W	省電力版

PRO 版: Ryzen AI 7 PRO 450G / 450GE、Ryzen AI 5 PRO 440G / 440GE、Ryzen AI 5 PRO 435G / 435GE（法人向け）。

ASUS ExpertCenter PN55（ミニ PC）などでの採用が確認されています。

6 データ型と精度

6.1 対応データ型

データ型	XDNA	XDNA 2	用途
INT8			量子化済み CNN/Transformer の高速推論
INT4			極限量子化 LLM 推論
BFP16（Block Floating Point 16）	×		ブロック単位で指数を共有し、INT8 並のメモリ効率で FP16 に近い精度を実現

6.2 BFP16（Block Floating Point 16）の仕組み

XDNA 2 で追加された BFP16 は、IEEE 754 の通常の FP16（1 符号 + 5 指数 + 10 仮数 = 各要素が独立した指数部を持つ）とは異なるデータ形式です。AMD Quark の公式ドキュメント（BFP16 Quantization）では以下のように定義されています。

BFP16 の構造:

- **1 ブロック = 8 要素**
- **共有指数**: 8 ビット（ブロック内の最大指数を採用）
- **各要素**: 1 ビットの符号 + 7 ビットの仮数部（暗黙の 1 を含む）

```
通常のFP32（IEEE 754、1要素あたり32ビット）：
  [1符号][8指数][23仮数]  ← 要素ごとに独立した指数部

通常のFP16（IEEE 754、1要素あたり16ビット）：
  [1符号][5指数][10仮数]  ← 要素ごとに独立した指数部
```

```
BFP16（ブロック浮動小数点、8要素で共有指数）:
  [8ビット共有指数]                          ← ブロックに1個
  [1符号][7仮数] × 8要素                     ← 各要素8ビット = INT8相当
  合計: 8 + (8 × 8) = 72ビット / 8要素 = 9ビット/要素
```

量子化の手順（AMD Quark 実装に基づく）:

1. **共有指数の決定**: ブロック内 8 要素の最大指数を共有指数とする
2. **仮数部のシフト**: 各要素の仮数部を、共有指数との差に応じて右シフト（暗黙の 1 を含む）
3. **丸め処理**: 仮数部の端数ビットを half-to-even 方式で丸めて除去

BFP16 の意義:

- **INT8 並のストレージ効率**: 各要素が 8 ビット（符号 1 + 仮数 7）で格納されるため、1 要素あたりのメモリ消費は INT8 と同等（共有指数のオーバーヘッドはブロック 8 要素で 8 ビットのみ）
- **FP16 に近い精度**: 仮数部 7 ビットは通常の FP16 の 10 ビットより少ないが、ブロック内で共有指数を持つため、同一ブロック内の値のスケールが近い場合には精度劣化が小さい
- **量子化は AMD Quark で実行**: Ryzen AI Software では AMD Quark ツールキットを通じて FP32/FP16 モデルを BFP16 に変換する。変換は事前キャリブレーションで行い、モデルの再学習は不要

BFP16 は「INT8 ではダイナミックレンジが足りない（指数部がなく表現範囲が狭い）が、FP16 ではメモリ帯域やメモリ容量を圧迫する」というジレンマに対する、ブロック単位で指数を共有することによる妥協策です。共有指数によってブロック内のダイナミックレンジを確保しつつ、各要素は 8 ビットに収めることで INT8 並のメモリ効率を維持します。

6.3 GEMM 性能の実測値

AMD 公開の論文（arXiv:2512.13282）による、GEMM 最適化後のスループット実測値です。

世代	INT8 GEMM	BFP16 GEMM
XDNA（初代）	最大 6.76 TOPS	最大 3.14 TOPS
XDNA 2	最大 38.05 TOPS	最大 14.71 TOPS

XDNA 2 は INT8 で約 5.6 倍、BFP16 で約 4.7 倍のスループット向上を達成しています。

7　ソフトウェアスタック

7.1　全体像



7.2　ONNX Runtime + Vitis AI Execution Provider

CNN や Transformer モデルのデプロイに使われる主経路です。Vitis AI EP（Execution Provider）が、モデルのどの部分を NPU で実行し、どの部分を iGPU や CPU にフォールバックするかをインテリジェントに判定します。

開発フローは以下のとおりです。

1. 通常どおりモデルを学習（PyTorch / TensorFlow 等）
2. ONNX フォーマットにエクスポート
3. AMD Quark で量子化（INT8/INT4/BFP16）
4. ONNX Runtime + Vitis AI EP で推論実行

7.3 OnnxRuntime GenAI（OGA）による LLM 推論

Ryzen AI Software（1.6 以降）は、NPU 上の LLM 推論に **OnnxRuntime GenAI（OGA）** を使用します。NPU を活用するモードは以下の 2 つです。

モード	計算資源	説明
NPU-only	NPU 専用	NPU の利用率を最大化し、iGPU を他タスクに開放
Hybrid	NPU + iGPU 動的分担	prefill/decode を最適に配分する対話的推論

（出典: Ryzen AI Software 1.6 —LLM Overview）

NPU-only および Hybrid モードは Ryzen AI 300 シリーズ（Strix Point / Krackan Point）以降でサポートされます。旧世代（Ryzen AI 7000/8000）では CPU/iGPU のみでの推論となります。

7.4 Lemonade SDK

Lemonade SDK は、OGA を抽象化しマルチベンダーポータビリティを提供する上位 SDK です。アプリケーション側は Lemonade API を使い、NPU 固有のコードを書く必要がありません。

7.5 Linux ドライバ（amdxdna.ko）

Linux 上では DRM/accel サブシステムのドライバ `amdxdna.ko` が NPU を管理します。

上流カーネルへの統合経緯:

時期	出来事	参考
2024 年 1 月	AMD が amdxdna ドライバをオープンソースとして公開（out-of-tree）	amd/xdna-driver
2024 年 7 月	上流カーネルへの正式なパッチ投稿を開始（V1）	Phoronix: AMD XDNA Ryzen AI Driver Patch
2024 年 8 月–9 月	V2、V3 と 11 回のレビュー・改訂を経る	LWN: AMD XDNA driver
2024 年 12 月初旬	`drm-misc-next` ブランチにマージ	Phoronix: AMDXDNA DRM-Misc-Next
2025 年 3 月 24 日	**Linux 6.14 安定版リリース**。`drivers/accel/amdxdna/` として正式にメインラインカーネルに含まれる	LWN: Linux 6.14

amdxdna はオープンソース公開からメインライン統合まで約 1 年 2 ヶ月を要しました。Ubuntu 25.04 以降、カーネル 6.14 を含むディストリビューションでは追加インストールなしに NPU を認識します。

要件:

- Linux kernel 6.10 以上
- `CONFIG_DRM_ACCEL=y`
- `CONFIG_AMD_IOMMU=y`
- XRT ベースパッケージ

主要コンポーネント:

コンポーネント	役割
amdxdna.ko	カーネルモジュール。NPU デバイスの管理
XRT SHIM	ユーザースペースランタイム。アプリケーションとドライバの仲介
マイクロコントローラ	NPU ファームウェア。コマンド処理、パーティション設定、コンテキスト管理
メールボックス	ドライバ　ファームウェア間の通信チャネル
PCIe インタフェース	BAR（PSP, SMU, SRAM, Mailbox, Public Register）と MSI-X 割り込み

ファームウェアには ERT（非特権コンテキスト）と MERT（特権コンテキスト）の 2 種があり、ワークロードの隔離とセキュアな管理が行われます。

8　競合 NPU との比較

8.1　2026 年時点の主要 NPU

項目	AMD XDNA 2	Intel NPU 4 (Lunar Lake)	Qualcomm Hexagon 6th Gen
ピーク性能	55〜60 TOPS	48 TOPS	45 TOPS（X Elite）、80〜85 TOPS（X2 Elite）
アーキテクチャ	空間データフロー型（AIE タイル配列）	MAC Array + DMA	DSP 型
主な精度	INT8, INT4, BFP16	INT8, INT4, **FP16**	INT8, INT4
FP16 対応	BFP16（ブロック単位共有指数。IEEE 754 FP16 とは異なる）	ネイティブ FP16（IEEE 754）	×
CPU 統合	Zen 5	P/E Core + Xe2 GPU	Oryon（Arm）
ISA	x86-64	x86-64	Arm
プロセスノード	TSMC 4nm	Intel 18A / Intel 4	TSMC 3nm
メモリ	DDR5 / LPDDR5X（外付け）	LPDDR5X（オンパッケージ、最大 32GB）	LPDDR5X（オンパッケージ、最大 48GB）
ドライバ状況	Windows / Linux（カーネル統合済み）	Windows / Linux（OpenVINO）	Windows / Android
主な開発フレームワーク	ONNX Runtime + Vitis AI EP, OGA	OpenVINO, ONNX Runtime	AI Engine Direct SDK

8.2　比較のポイント

x86 互換性: AMD XDNA 2 と Intel NPU 4 は x86-64 プラットフォームに統合されているため、既存の x86 アプリケーション資産をそのまま使えます。Qualcomm は Arm ISA のため、x86 エミュレーション（Windows on Arm）が必要な場面があります。

FP16 精度: Intel Lunar Lake は IEEE 754 ネイティブ FP16 をサポートしており、量子化なしで高精度推論が可能です。AMD XDNA 2 の BFP16 はブロック単位で指数を共有する形式であり、IEEE 754 FP16 とは異なります。各要素の仮数部は 7 ビット（FP16 の 10 ビットより短い）のため、ブロック内の値のスケールが大きく異なる場合には精度が低下する可能性があります。一方、ストレージ効率では INT8 並を実現します。Qualcomm Hexagon は INT8/INT4 が中心で、FP16 サポートは CPU/GPU 側に依存します。

総合性能 vs NPU 単体性能: NPU の TOPS 値だけでなく、CPU + GPU + NPU の合計システム TOPS や、実際のモデルでの tokens/s、TTFT で比較することが重要です。

9　実際の利用シーン

9.1　Copilot+ PC

Microsoft の Copilot+ PC 認定には **40 TOPS 以上の NPU 性能**が要件とされています。XDNA 2 は 55〜60 TOPS でこの要件を満たし、以下のような AI 機能をローカルで実行できます。

- **Windows Recall**: 画面上のコンテンツを AI で索引化
- **Cocreator**: ペイントでの AI 画像生成アシスト
- **Live Captions with Translation**: リアルタイム字幕翻訳
- **Windows Studio Effects**: AI カメラエフェクト

9.2 ローカル LLM 推論

XDNA 2 の NPU を活用して、クラウドに接続せずに LLM をローカル実行できます。OnnxRuntime GenAI（OGA）経由で NPU-only モードまたは Hybrid モード（NPU + iGPU）を選択し、省電力で推論を行います。LM Studio などのデスクトップアプリからも、Ryzen AI 搭載 PC であれば NPU を活用できるケースがあります。

9.3 エッジ AI / 組み込み

AMD Ryzen AI Embedded P100/X100 シリーズは、XDNA 2 NPU（最大 50 TOPS）をエッジ AI 向けに提供しています。

- 産業用画像検査
- ロボットのリアルタイム推論
- 医療画像の前処理
- 小売業の在庫認識

TDP は 15〜54W（典型 28W）で、ファンレス〜小型筐体で運用可能です。

10 XDNA の設計思想まとめ

XDNA が他のアクセラレータと異なる設計上のポイントを整理します。

10.1 1. 決定論的な実行

データの移動は DMA エンジンが事前にスケジュール済みであり、実行時の「待ち」が発生しにくい設計です。これにより、レイテンシの予測可能性（determinism）が高く、リアルタイム性が求められるエッジ用途にも適しています。

10.2 2. スケーラビリティ

タイルアレイはモジュラー構造で、タイル数を変えるだけで異なる性能・消費電力・面積の NPU を構成できます。実際に、Phoenix（$4 \times 5 = 20$ タイル）から Strix Point（$4 \times 8 = 32$ タイル）への拡張は、アーキテクチャの設計変更なしにタイル数を増やすことで実現されています。

10.3 3. プログラマビリティ

XDNA は固定機能ハードウェアではなく、各タイルがプログラム可能なプロセッサです。新しい AI オペレータや演算パターンが登場しても、ファームウェアやコンパイラの更新で対応できます。AMD は「ソフトウェアプログラマビリティにより数分でコンパイル可能」と述べています。

10.4　4. 電力効率

キャッシュからの繰り返しフェッチを避け、データをオンチップメモリに局所化する設計は、同じ演算量に対して CPU 比で 10〜40 倍の電力効率を実現します。バッテリー駆動のノート PC で AI 推論を「常時 ON」にするためには、この電力効率が不可欠です。

11　NPU 専用時代は短命、GPU に統合される可能性

11.1　リークの発端：Kepler_L2 氏の AnandTech フォーラム投稿

XDNA はここまで急速に進化してきましたが、将来世代での **XDNA NPU 廃止の可能性**がリーク情報として浮上しています。

発端は 2025 年 8 月、AnandTech フォーラムのZen 6 Speculation Threadでの一連のやりとりです。AMD 製品のリーク情報で実績のある **Kepler_L2** 氏が以下の発言をしています。

> ”The funny thing about ’AMD traded MALL in Strix Point for the NPU’ is that both MALL and NPU are deprecated in the future” （「AMD が Strix Point で MALL を NPU に置き換えた」という話の面白いところは、MALL も NPU も将来的には両方とも廃止される、ということだ）—Kepler_L2, AnandTech Forums, Post #41495010

続けて、iGPU で NPU を代替する方向性についてこう述べています。

> ”Using the iGPU, there’s no point in a 50-100 TOPs NPU when you have a 200+ TOPs iGPU.” （iGPU を使えばいい。200+ TOPS の iGPU があるのに、50-100 TOPS の NPU に意味はない）”They’re going with larger L2 like NVIDIA” （NVIDIA のように大容量 L2 キャッシュに移行する）—Kepler_L2, Post #41495018

この発言の背景には、同スレッドの LightningZ71 氏による「AMD は Strix Point で MALL キャッシュを無意味な NPU に置き換えてしまった」という不満と、branch_suggestion 氏の「Microsoft が Copilot+ の仕様を GPU にも拡大しようとしている。最近の AMD ポートフォリオ資料に XDNA の記載がない」という投稿がありました。

同時期の 2025 年 7 月には、リーカーの HXL 氏（@9550pro）が X で、Strix Halo の後継として計画されていた **Medusa Halo の開発中止**を報じています（TechPowerUp）。ただし、2025 年 8 月以降の後続リークでは Medusa Halo の仕様情報（24 コア、48 RDNA 5 CU、LPDDR6 対応）が再び出現しており（TechPowerUp）、完全中止ではなく仕様変更・スケジュール変更の可能性もあります。

これらのリーク情報を、日本語テックメディアのギャズログが「AMD が Zen 6 で NPU を廃止する可能性。代わりに内蔵 GPU が Copilot+ を担当？」（2025 年 8 月 23 日）として報じたことで、広く知られるようになりました。

11.2　「200+ TOPS iGPU」の検証

Kepler_L2 氏の「200+ TOPS iGPU」という主張は、NPU 廃止論の核心的な根拠ですが、現行の iGPU 仕様とは乖離があります。

RDNA 3/3.5 の INT8 行列演算性能は、WMMA（Wave Matrix Multiply Accumulate）命令を使用した場合、**512 INT8 OPS/clock/CU** です（AMD GPUOpen）。これを元に現行 iGPU の理論ピーク INT8 TOPS を算出すると以下のとおりです。

iGPU	CU 数	クロック	INT8 理論ピーク（WMMA）
Radeon 890M（Strix Point）	16 CU	2.9 GHz	**23.8 TOPS**
Radeon 8060S（Strix Halo）	40 CU	2.9 GHz	**59.4 TOPS**

（算出式: 512 OPS/clock/CU × CU 数 × クロック周波数）

現行最大構成の Strix Halo（40 CU）でも約 59 TOPS であり、**NPU の 50 TOPS と同等程度**です。Kepler_L2 氏が述べた「200+ TOPS」は現行 RDNA 3.5 iGPU の仕様とは大きく乖離しています。

この数値が何を指しているかについてはいくつかの解釈が考えられます。

1. **将来の RDNA 5 iGPU** を念頭に置いた発言（Neural Arrays で CU あたりの AI スループットが大幅に向上する可能性）
2. **FP16 TFLOPS を含む、より広い定義の AI 演算性能**（Radeon 8060S の FP16 性能は 29.7 TFLOPS）
3. **Medusa Halo（48 RDNA 5 CU）**の将来見込み（CU あたりの AI スループットが 2〜3 倍に向上すれば 147〜221 TOPS に到達しうる）

いずれにせよ、現行世代の実測値に基づく主張ではないことに留意が必要です。ただし、GPU 側の AI 演算能力が世代ごとに急速に向上していること自体は事実であり、将来世代で NPU を上回る可能性は十分にあります。

11.3 廃止が検討される背景

Kepler_L2 氏の発言の真偽はさておき、NPU 廃止が議論される背景には合理的な要因が存在します。

1. ダイ面積とコストの制約

Zen 6 世代は TSMC の N3P（3nm）や N2P（2nm）プロセスを使用する見込みです。先端プロセスではウェハコストが大幅に上昇するため、ダイ面積の削減が収益性に直結します。

この問題は Strix Point の設計でも表面化しています。2024 年初頭にリークした AMD の内部資料（NotebookCheck）によると、Strix Halo には 32MB の MALL（Memory Attached Last Level）キャッシュが搭載されている一方、**Strix Point には MALL が搭載されていません**。上位の Strix Halo ではダイ面積の余裕があるため MALL と NPU の両方を搭載できましたが、主流向けの Strix Point ではダイ面積の制約から MALL が省かれ、XDNA 2 NPU が優先された形です。AnandTech フォーラムでは複数のユーザーがこの設計判断を「MALL を NPU に置き換えた」と批判しており、Kepler_L2 氏の「MALL も NPU も将来は廃止」という発言はこの文脈で出たものです。

Zen 6 では、NPU のダイ面積を GPU の強化（より大きな L2 キャッシュ、CU 数の増加など）に振り向ける方が総合的なパフォーマンスで有利になりうるという判断は、技術的には合理性があります。

2. Copilot+ PC の市場浸透の遅れ

NPU 搭載を推進した最大の外的要因である Microsoft の Copilot+ PC プラットフォームは、市場での浸透が遅れています。客観的なデータを以下に示します。

時期	データ	出典
2024 年 Q4	欧州で販売された AI 対応ノート PC のうち、Copilot+ PC はわずか **5%**	Computing.co.uk
2025 年 Q2	欧州での AI 対応 PC 出荷に占める Copilot+ PC の比率は **9%** に改善（Q1 の 4%、Q4 2024 の 2% から）	The Register
2025 年 Q2	Copilot+ PC の平均価格は通常ノート PC 比 **57% 高**（欧州: €1,120 vs €712）	The Register
2025 年 3 月	チャネルパートナーの 73% が Copilot+ PC を認知しているが、AI 機能が重要と回答したのは **33%** のみ	The Register

NPU 搭載の主要な動機であった Copilot+ の市場浸透が遅い中、先端プロセスの高コストダイに NPU 専用面積を割き続ける合理性は問われています。

3. GPU 自体の AI 推論能力の向上

NPU と iGPU の性能差は将来世代で大きく変わる可能性があります。RDNA 3/3.5 の WMMA 命令はすでに INT8 行列演算をハードウェアサポートしており、GPU アーキテクチャ自体が AI 推論に最適化される方向に進んでいます。

11.4 RDNA 5 の Neural Arrays：GPU への AI 機能統合

NPU 廃止の可能性を技術的に支える最大の要素が、2027 年に登場予定の RDNA 5 アーキテクチャです。AMD は RDNA 5 の主要な新機能として以下の 3 つを発表しています（WCCFTech）。

機能	概要
Radiance Cores	レイトレーシング性能を大幅に強化する専用コア
Neural Arrays	複数の Compute Unit を相互接続し、グラフィックスワークロードと AI 推論タスクの間でリソースを動的に共有する分散ニューラルエンジン
Universal Compression	帯域幅を削減する先進的なデータ圧縮技術

Neural Arrays は、従来独立して動作していた Compute Unit を「単一の AI エンジンのように」連携させ、ML 推論タスクに動的にリソースを割り当てる仕組みです（guiahardware.es）。FSR アップスケーリング、レイ再生成、ノイズ除去などのリアルタイム ML 処理を効率的に実行できるとされています。AMD と Sony が共同で設計し、PlayStation 次世代機（Orion）や Microsoft Xbox 次世代機（Magnus）にも採用される見込みです（KAD8）。

Neural Arrays の INT8 TOPS 性能は現時点で公開されていませんが、CU あたりの AI スループットが RDNA 3 比で大幅に向上すれば、48 CU 構成（Medusa Halo 相当）で 100 TOPS を超える水準に到達する可能性があります。その場合、専用 NPU なしでも Copilot+ PC 相当の AI 演算を GPU 単体で賄えることになります。

ただし、Neural Arrays の設計目的はあくまでゲーム向けのニューラルレンダリング（FSR、レイ再生成等）が中心であり、NPU が担う汎用 AI 推論（LLM、画像認識等）をどこまで代替できるかは未知数です。「GPU に AI 機能が統合される」と「GPU が NPU を完全に代替する」は異なる命題である点に注意が必要です。

11.5 Linux カーネルドライバからの傍証

Linux カーネルの amdxdna ドライバにも、NPU 設計の取捨選択の痕跡があります。

AMD の amdxdna ドライバは内部的に NPU1、NPU2、NPU4、NPU5、NPU6 というハードウェアリビジョンをサポートしています（NPU3 はドライバに含まれていません）。このうち **NPU2 は商用製品に搭載されることなく終わりました**。2025 年 12 月、AMD エンジニアの Lizhi Hou 氏が Linux カーネルメーリングリスト（lore.kernel.org）に以下のコミットメッセージで NPU2 サポートの削除パッチを投稿しています。

> ”NPU2 was never publicly released and is now obsolete. Remove all remaining NPU2 support from the driver.”

このパッチは drm-misc-next ブランチにマージされ、Linux 7.0（または 6.20）で正式に削除される予定です（Phoronix）。

NPU2 は XDNA 2（Strix Point 等で採用）とは異なる内部リビジョンであり、この削除が XDNA NPU 全体の廃止を示すものではありません。しかし、AMD 社内で NPU 設計の試行錯誤が繰り返され、製品化に至らないリビジョンが存在することは、NPU アーキテクチャの方向性が確定的でないことを示唆しています。

11.6 Intel 側でも NPU の優先度に濃淡

NPU の将来性に対する慎重な姿勢は AMD だけのものではありません。

Intel の Arrow Lake-S デスクトッププロセッサはリフレッシュ版でも NPU 3（11.5 TOPS）を据え置き、Copilot+ PC 要件の 40 TOPS に達していません。リーカーの Jaykihn 氏（@jaykihn0）によれば、デスクトップ向けでは NPU 4 への更新は見送られる見込みです（TechPowerUp）。

一方で、Intel の Panther Lake（モバイル向け）では NPU 4.0（48 TOPS）を搭載し、合計 180 TOPS の AI 性能を訴求しています。モバイルでは NPU を積極活用し、デスクトップでは NPU 投資を抑制するという濃淡は、NPU の費用対効果がフォームファクタによって大きく異なることを示しています。

11.7 反論と不確実性

NPU 廃止説にはいくつかの重要な反論・留意事項があります。

AMD の公式ロードマップとの矛盾: AMD は公式に「Medusa Point には更新された NPU を搭載する」と述べています（WCCFTech）。公式発表とリーク情報は必ずしも一致せず、Kepler_L2 氏の発言が設計初期段階の検討事項を反映している可能性もあります。

Copilot+ PC 要件の壁: 2026 年 3 月時点で、Microsoft の Copilot+ PC 認定は「40 TOPS 以上の **NPU**」を要件としており、iGPU での代替は認められていません（Microsoft Learn）。branch_suggestion 氏がフォーラムで述べた「Microsoft が Copilot+ 仕様を GPU にも拡大しようとしている」という主張を裏付ける公式発表は、本稿執筆時点では確認できていません。AMD が NPU を廃止する場合、Microsoft に GPU ベースの Copilot+ 対応を認めさせるか、Copilot+ 自体の重要性を割り切る必要があります。

NPU の電力効率面の優位性: NPU の存在意義は TOPS 値だけでは測れません。XDNA の空間データフロー設計は GPU と比較して電力効率が高く、バッテリー駆動のノート PC で AI 推論を常時実行する場合、GPU を使うより NPU の方が消費電力が低い可能性があります。AnandTech フォーラムの ToTTenTranz 氏も「iGPU の TOPS は NPU と同等の perf/watt を達成しているのか？」と疑問を呈しています。

ソースの信頼性: Kepler_L2 氏は過去に正確なリーク実績がありますが、リーク情報は開発途中の検討段階の情報である場合が多く、最終的な製品仕様と異なることがあります。Medusa Halo の「中止 → 仕様再リーク」の経緯がその典型例です。また、Kepler_L2 氏の発言は「将来の NPU は廃止される（deprecated）」という方向性の示唆であり、「Medusa Point には XDNA 3 が搭載されない」という具体的な断言ではないことにも注意が必要です。

11.8 NPU 専用時代の終わりか

以上を踏まえると、クライアント APU における「専用 NPU」の位置づけは過渡期にあると言えます。

時期	状況
2023–2025 年	NPU 黎明期。Microsoft の Copilot+ PC 要件を契機に XDNA が急速に普及
2026 年	XDNA 2 がデスクトップにも拡大。ただし市場での Copilot+ PC 浸透は低調で、NPU 廃止の議論が浮上
2027 年以降	RDNA 5 の Neural Arrays が登場。GPU に AI 推論機能が統合され、専用 NPU の必要性が低下する可能性

NPU は 2024 年の「AI PC」ブームの中で PC 業界に急速に広まりましたが、その推進力の多くは Microsoft の Copilot+ PC 要件という外的要因に依存しており、エンドユーザーの需要に牽引されたものとは言い難い状況です。GPU 自体の AI 演算能力が世代ごとに向上し続ける中、専用 NPU は「過渡期の技術」として統合・吸収される可能性があります。

ただし、「NPU 廃止」はあくまで 2025 年夏時点のリーク情報に基づく仮説であり、AMD の公

式ロードマップ、Microsoft 要件の変更可能性、NPU の電力効率面の優位性、RDNA 5 Neural Arrays の実際の AI 推論性能など、結論を左右する不確定要素が多数存在します。XDNA の空間データフロー技術が完全に消滅するのか、RDNA 5 の Neural Arrays のように GPU アーキテクチャの中に形を変えて取り込まれていくのかは、今後の製品発表を待つ必要があります。

11.9 XDNA 廃止可能性の議論に対する著者の感想

本節は客観的な技術分析ではなく、筆者個人の意見です。

限られたダイ面積を XDNA NPU と iGPU のどちらに配分するかというトレードオフが存在すること自体は、前節までの議論のとおり同意します。しかし、筆者の立場はリーク情報の方向性とは逆で、**廃止されるべきは XDNA ではなく iGPU の方ではないか**と考えています。

電力効率の優位性。XDNA の空間データフロー設計は、本稿で繰り返し述べてきたように、DMA ベースの決定論的データ移動によりキャッシュ階層の動的フェッチを排除する構造です。この設計は AI 推論という定型的なワークロードに対して本質的に電力効率が高く、AMD の公称値では CPU 比 10〜40 倍の電力効率を実現するとされています。バッテリー駆動のノート PC で AI 推論を「常時 ON」にする用途では、汎用 GPU より専用データフローエンジンの方が適しています。GPU は本質的に汎用 SIMD プロセッサであり、AI 推論に特化した電力効率では XDNA のような空間データフローアーキテクチャに対して構造的に不利です。

面積効率の可能性。XDNA タイルの面積効率は SRAM（ローカルデータメモリやメモリタイル）の面積比率に大きく依存します。先端プロセスではロジックの縮小率に比べて SRAM の縮小率が鈍化する傾向にありますが、XDNA の計算タイルは VLIW+SIMD ベクトルプロセッサというコンパクトな構成であり、同等の AI 演算性能を得るために GPU CU を増設する場合と比較して、SRAM 比率次第では面積効率でも有利になりうると考えます。

外付け GPU という選択肢の存在。iGPU の最大の利点は「ディスクリート GPU なしでもグラフィックス表示ができる」ことですが、グラフィックス性能が本格的に必要なユーザーは結局外付け GPU（dGPU）を搭載します。AMD は Radeon ブランドで dGPU を持っており、iGPU を縮小・簡素化しても dGPU 搭載モデルで補完できます。一方、XDNA に相当する「外付け NPU」は一般的な PC 向けには存在しません。つまり、iGPU は外部で代替可能だが XDNA は代替不可能であり、ダイ上に残すべきは XDNA の方だという議論が成立します。

もちろん、これは純粋に技術的な最適解の話であり、実際の製品判断はそれだけでは決まりません。iGPU は AMD の APU ビジネスの根幹であり、薄型ノート PC の大半は dGPU を搭載しない構成で販売されます。iGPU を大幅に縮小することは OEM パートナーとの関係や APU 市場全体のポジショニングに影響するため、商業的・経営的な判断としては iGPU 維持が優先される可能性が高いでしょう。さらに、XDNA の技術は Xilinx 買収由来のチームが主導しており、iGPU は Radeon の長い歴史を持つ GPU 部門の領域です。社内の組織力学という、技術やビジネスとは別の次元の要因も製品判断に影響しうるため、どちらが廃止されるかは外部からは簡単に予測できません。

結論として、筆者は XDNA が残ることを強く望んでいます。Xilinx が 10 億ドル超を投じて開発し、AMD が 350 億ドルで買収した空間データフロー技術は、AI 推論の電力効率において固有の優位性を持つアーキテクチャです。クライアント APU で「AI 推論を常時 ON」にする未来像において、この技術が短命に終わるとすれば、それは技術的必然ではなく商業的・政治的な判断の結果でしょう。XDNA が Zen 6 以降でも何らかの形で存続し、空間データフローの思想が次世代の AI プロセッサに受け継がれることを期待します。

12　まとめ

AMD XDNA は、Xilinx AI Engine の空間データフロー技術をクライアント APU 向けに最適化した NPU アーキテクチャです。2D タイルアレイ上の計算タイルが DMA ベースの決定論的データ移動で協調し、低消費電力で高スループットな AI 推論を実現します。

XDNA（10 TOPS）→ XDNA 2（55 TOPS）→ 第 3 世代（10 倍超予告）と急速に進化しており、ソフトウェアスタック（ONNX Runtime + Vitis AI EP、OnnxRuntime GenAI、Lemonade SDK）も整備が進んでいます。Copilot+ PC 要件を満たす AI PC の中核技術として、ローカル LLM 推論やエッジ AI の普及を支える存在になりつつあります。

一方で、Zen 6 世代以降では iGPU の AI 演算能力向上やダイ面積コストの増大を背景に、専用 NPU の廃止が議論されています。RDNA 5 の Neural Arrays による GPU への AI 機能統合、Copilot+ PC の市場浸透の遅れなど、XDNA の存続を取り巻く環境は楽観視できません。しかし、空間データフロー設計が持つ電力効率の固有の優位性は、汎用 GPU では容易に代替できないものです。XDNA の技術的遺産が何らかの形で次世代に受け継がれるかどうかは、今後の AMD の製品判断に注目する必要があります。

13　参考資料

- AMD XDNA Architecture（公式）
- AMD XDNA（Wikipedia）
- WP506: Xilinx AI Engines and Their Applications（AIE アーキテクチャホワイトペーパー）
- AM009: Versal AI Engine Architecture Manual
- AMD XDNA NPU in Ryzen AI Processors（IEEE Xplore）
- Striking the Balance: GEMM Performance Optimization Across Generations of Ryzen AI NPUs（arXiv:2512.13282）
- Ryzen AI Software Documentation
- Ryzen AI Software 1.6 —LLM Overview（実行モード比較表の出典）
- OGA NPU Execution Mode —Ryzen AI Software
- AMD Quark —BFP16 (Block Floating Point) Quantization Tutorial
- amd/RyzenAI-SW（GitHub —AMD 公式の Ryzen AI ソフトウェアリポジトリ）
- amd/xdna-driver（GitHub）
- accel/amdxdna NPU driver —Linux Kernel Documentation
- AMD NPU Hardware Documentation（Linux Kernel）
- AMDXDNA Driver For Ryzen AI Now Ready To Appear In The Linux Kernel（Phoronix, 2024 年 12 月）
- AMDXDNA Submitted For Linux 6.14（Phoronix）
- Linux 6.14（LWN.net, 2025 年 3 月 24 日リリース）

- AMD XDNA driver パッチレビュー（LWN.net）
- AMD Ryzen AI Max+ —Run up to 128B LLMs on Windows with LM Studio（AMD Blog）
- AMD Confirms Next-Gen CPU and GPU Roadmaps
- NPU Comparison 2026: Intel vs Qualcomm vs AMD vs Apple
- AMD Acquires Xilinx
- Zen 6 Speculation Thread（AnandTech Forums —Kepler_L2 氏の投稿, Page 223）
- AMD が Zen 6 で NPU を廃止する可能性。代わりに内蔵 GPU が Copilot+ を担当？（ギャズログ, 2025 年 8 月）
- Intel Skips NPU Upgrade for Arrow Lake Refresh, AMD Cancels Medusa Halo in Latest Rumors（TechPowerUp, 2025 年 7 月）
- AMD Medusa Halo APU Leak Reveals Up to 24 Cores and 48 RDNA 5 CUs（TechPowerUp, 2025 年 8 月）
- Detailed Strix Halo and Strix Point specifications surface courtesy of official leaked AMD document（NotebookCheck, 2024 年）
- How to accelerate AI applications on RDNA 3 using WMMA（AMD GPUOpen —WMMA INT8 スループット仕様）
- AMD Unveils Radiance Cores, Neural Arrays & Universal Compression For Next-Gen RDNA GPU Architecture（WCCFTech）
- RDNA 5: Radiance Cores, Neural Arrays and Universal Compression（guiahardware.es）
- Linux 7.0 To Remove Support For AMD's Never-Released Ryzen AI NPU2（Phoronix, 2025 年 12 月）
- NPU2 削除パッチ（lore.kernel.org —Lizhi Hou 氏の投稿）
- AMD Confirms Zen 6-Powered Medusa CPUs For 2027（WCCFTech）
- AMD RDNA 5 GPU Roadmap Points to 2027 Launch（KAD8）
- Copilot+ PCs struggle to gain traction despite AI hype（Computing.co.uk, 2025 年）
- AI don't know: Enterprises slow to pick up on Copilot+ PCs（The Register, 2025 年 7 月）
- No customers piling up for Copilot+ PCs（The Register, 2025 年 2 月）