AMD XDNA アーキテクチャ概要

濱田剛 (Tsuyoshi Hamada)
hamada@degima.ai

作成: 2026-03-28 15:31:57 / 更新: 2026-03-30 03:05:00

Contents

1 概要 **3**

2 3 行で要点 **3**

3 技術的起源：Xilinx AI Engine から AMD XDNA へ **3**

3.1 Xilinx と FPGA の歴史 3

3.2 Versal AI Engine → XDNA 3

4 XDNA アーキテクチャの基本構造 **4**

4.1 空間データフロー（spatial dataflow）とは 4

4.2 シストリックアレイとの違い 4

4.3 2D タイルアレイ 4

4.4 AIE 計算タイルの内部構造 6

4.5 行列積（GEMM）の実行イメージ 6

5 世代別の進化 **7**

5.1 仕様比較 7

5.2 初代 XDNA（Phoenix / Hawk Point） 7

5.3 XDNA 2（Strix Point） 7

5.4 今後のロードマップ 7

5.5 XDNA 搭載プロセッサ SKU 一覧 8

5.5.1 初代 XDNA —Ryzen 7040 シリーズ（Phoenix, 2023 年） 8

5.5.2 初代 XDNA（リフレッシュ）—Ryzen 8040 シリーズ（Hawk Point, 2024 年） 8

5.5.3 XDNA 2 —Ryzen AI 300 シリーズ（Strix Point / Krackan Point, 2024–2025 年） 8

5.5.4 XDNA 2 —Ryzen AI Max シリーズ（2025 年） 9

5.5.5 XDNA 2 —Ryzen AI 400 シリーズ（デスクトップ, 2026 年） 9

6 データ型と精度 **9**
6.1 対応データ型 9
6.2 BFP16（Block Floating Point 16）の仕組み 9
6.3 GEMM 性能の実測値 10

7 ソフトウェアスタック **11**
7.1 全体像 11
7.2 ONNX Runtime + Vitis AI Execution Provider 11
7.3 OnnxRuntime GenAI（OGA）による LLM 推論 12
7.4 Lemonade SDK 12
7.5 Linux ドライバ（amdxdna.ko） 12

8 競合 NPU との比較 **13**
8.1 2026 年時点の主要 NPU 13
8.2 比較のポイント 13

9 実際の利用シーン **13**
9.1 Copilot+ PC 13
9.2 ローカル LLM 推論 14
9.3 エッジ AI / 組み込み 14

10 XDNA の設計思想まとめ **14**
10.1 1. 決定論的な実行 14
10.2 2. スケーラビリティ 14
10.3 3. プログラマビリティ 14
10.4 4. 電力効率 15

11 まとめ **15**

12 参考資料 **15**

1　概要

AMD XDNA は、AMD のクライアント APU に統合された NPU（Neural Processing Unit）のマイクロアーキテクチャです。2022 年に AMD が約 350 億ドルで買収した Xilinx の Versal AI Engine 技術を起源とし、機械学習や AI 推論に特化した**空間データフロー（spatial dataflow）**アーキテクチャを採用しています。

従来の CPU や GPU が「キャッシュから繰り返しデータを取り出す」動的スケジューリング型であるのに対し、XDNA は**オンチップメモリと DMA による決定論的なデータ移動**で AI 演算を行います。これにより、CPU と比べて 10〜40 倍、GPU と比べて 44% 少ない消費電力で同等の AI 推論を実現するとされています。

本稿では、XDNA の設計思想、タイル構造、世代別の進化、ソフトウェアスタック、競合 NPU との比較、実際の利用シーンまでを整理します。

2　3 行で要点

- XDNA は Xilinx Versal AI Engine を起源とする**空間データフロー型 NPU** で、2D 配列の AIE タイルが並列にデータを処理する。
- 世代ごとにタイル数・メモリ・データ型サポートが拡充され、XDNA（10 TOPS）→ XDNA 2（55 TOPS）→ 第 3 世代（10 倍超）と急速に進化している。
- NPU 上の LLM 推論は **OnnxRuntime GenAI（OGA）**が担い、Copilot+ PC 要件（40 TOPS 以上）を満たす AI PC 向け NPU の中核を担っている。

3　技術的起源：Xilinx AI Engine から AMD XDNA へ

XDNA を理解するには、その技術的なルーツを知ることが助けになります。

3.1　Xilinx と FPGA の歴史

Xilinx は 1984 年創業の FPGA の発明者です。

年	出来事
1984	Xilinx 創業。世界初のファブレス半導体企業、FPGA を発明
1994	Virtex FPGA 発表
2012	Zynq SoC 発表（ARM + FPGA 統合）
2019	Versal ACAP 発表（プロセッサコア + プログラマブルロジック + **AI Engine**）
2020 年 10 月	AMD が Xilinx 買収を発表
2022 年 2 月	AMD、Xilinx 買収完了（約 350 億ドル、全株式交換）
2023 年 4 月	**AMD XDNA** として初代を Ryzen 7040 に搭載

3.2　Versal AI Engine → XDNA

Xilinx が 2019 年に発表した Versal ACAP には「AI Engine（AIE）」と呼ばれるタイル型の演算アレイが搭載されていました。この AIE は、FPGA ロジックに隣接する空間データフローエンジンとして、5G 通信やレーダー信号処理向けに設計されたものです。

AMD XDNA は、この AIE をクライアント APU 向けに再設計・最適化した技術です。データセンター向けの Versal AIE と共通の設計思想（タイル配列、VLIW+SIMD、DMA ベース

のデータ移動）を持ちながら、低消費電力のノート PC・エッジデバイス向けにチューニングされています。

4　XDNA アーキテクチャの基本構造

4.1　空間データフロー（spatial dataflow）とは

一般的な CPU/GPU は、演算器が必要なデータをキャッシュ階層（L1→L2→L3→DRAM）から**動的に**フェッチします。この動的スケジューリングはフレキシブルですが、キャッシュミス時の待ち時間やフェッチ自体のエネルギーコストが発生します。

XDNA の空間データフローアーキテクチャでは、考え方が根本的に異なります。



データの移動経路とタイミングがコンパイル時に決まるため、実行中のキャッシュミスという概念がなく、消費電力を大幅に抑えられます。

4.2　シストリックアレイとの違い

2D に並んだ演算要素間をデータが流れるという外見上の類似から、XDNA はシストリックアレイ（Google TPU 等で採用）と混同されやすいですが、両者は設計思想が異なります。

特性	シストリックアレイ（TPU 等）	AMD XDNA AIE タイルアレイ
処理要素の性質	固定機能 PE（MAC 演算等にハードワイヤード）	**プログラマブルプロセッサ**（VLIW+SIMD ＋スカラ RISC、各タイルに命令メモリ）
データフロー	ハードウェアトポロジで決まる一定リズムの波状伝搬	**プログラマブル DMA とインターコネクト**でソフトウェア制御
各要素の独立性	全 PE が同一演算を実行	各タイルが**異なるプログラムを独立実行**可能
並列性の種類	主にデータ並列（行列演算に特化）	空間並列・タスク/パイプライン並列・命令レベル並列を選択可能
柔軟性	特定演算パターン（GEMM、畳み込み）に最適化、それ以外は不得手	CGRA（粗粒度再構成可能アーキテクチャ）として多様なワークロードに対応
再構成	不可（ハードウェア固定）	ファームウェア更新でタイルの役割やデータフローを変更可能

XDNA の AIE タイルアレイは、シストリックアレイ的なデータフローパターンを並列性の選択肢の**一つとして実装できる**、より汎用的なアーキテクチャです。Xilinx のホワイトペーパーWP506: Xilinx AI Engines and Their Applicationsでは、AIE の並列性として命令レベル並列（6-way VLIW）とデータレベル並列（512bit SIMD）を明記し、さらにタイル間の通信としてカスケードインターフェース（隣接タイルへの部分結果の直接転送）をサポートすると記載しています。このカスケードインターフェースにより、シストリックアレイ的な波状データ伝搬パターンを実装できますが、それは各タイルのプログラマブルな DMA・AXI-Stream インターコネクトが提供する柔軟なデータ移動の一形態です。AIE アーキテクチャの詳細はAM009: Versal AI Engine Architecture Manualも参照してください。

4.3　2D タイルアレイ

XDNA の心臓部は「2D タイルアレイ」です。計算タイル（Compute Tile）とメモリタイル（Memory Tile）がグリッド状に配置されています。



- **計算タイル（Compute Tile）**：各行の要素。AI 演算を実行する
- **メモリタイル（Memory Tile）**：各列の最下行。L2 キャッシュとして機能し、DDR との間のデータステージングを担う
- **DMA エンジン**: 各列に専用の DMA が配置され、ホスト DDR とメモリタイル間のデ

ータ転送を担当

4.4 AIE 計算タイルの内部構造

各計算タイルは、小さな独立したプロセッサのような構造を持っています。



構成要素	役割
ベクトルプロセッサ（VLIW + SIMD）	行列積・畳み込みなどのテンソル演算を並列実行。1.3 GHz 以上で動作
スカラプロセッサ（RISC）	制御フロー、アドレス計算、補助的な処理を担当
プログラムメモリ	タイルが実行する命令を格納
ローカルデータメモリ	重み、活性化値、係数などを格納。外部 DRAM へのアクセスを最小化
プログラマブルインターコネクト	隣接タイルとの高帯域・低遅延なデータ通信を提供

「タイル 1 つが小さな専用プロセッサ」であり、このタイルが数十個並んで協調動作するのが XDNA の本質です。

4.5 行列積（GEMM）の実行イメージ

NPU の最も重要なワークロードは行列積（General Matrix Multiplication, GEMM）です。XDNA での GEMM 実行は概ね以下のように進みます。

1. **タイリング**: 大きな行列を小さなブロック（タイル）に分割
2. **DMA 転送**: DMA エンジンが DDR からメモリタイル経由で各計算タイルにブロックを配送
3. **計算**: 各計算タイルのベクトルプロセッサが FMA（積和演算）を実行
4. **蓄積**: 部分積を計算タイル間で受け渡しながら蓄積
5. **書き戻し**: 結果を DMA 経由で DDR に返却

行列が複数の計算タイルに分散されて並列に処理されるため、タイル数が増えるほどスループットが向上します。

5　世代別の進化

5.1　仕様比較

項目	XDNA（初代）	XDNA（Hawk Point）	XDNA 2
登場時期	2023 年 4 月	2024 年	2024 年
搭載プロセッサ	Ryzen 7040 (Phoenix)	Ryzen 8040 (Hawk Point)	Ryzen AI 300 (Strix Point)
CPU アーキテクチャ	Zen 4	Zen 4	Zen 5
タイルトポロジ	4 行 × 5 列	4 行 × 5 列	4 行 × 8 列
計算タイル数	20	20	32
L2 メモリ合計	2,560 KB	2,560 KB	4,096 KB
ピーク性能（INT8）	10 TOPS	16 TOPS	55 TOPS
BFP16 対応	なし	なし	あり
主な改善点	—	ファームウェア最適化・クロック向上	タイル数増、メモリ 60% 増、BFP16 対応、5 倍の性能

5.2　初代 XDNA（Phoenix / Hawk Point）

2023 年に Ryzen 7040 シリーズとして登場。AMD 初のクライアント向け NPU で、4×5 のタイル配列により最大 10 TOPS を実現しました。Windows 上の AI 推論タスクの省電力オフロードが主な用途です。

Hawk Point はハードウェア的には Phoenix とほぼ同一ですが、ファームウェア更新とクロック最適化により 16 TOPS に向上しました。

5.3　XDNA 2（Strix Point）

2024 年に Ryzen AI 300 シリーズとして登場した第 2 世代は、大幅な強化が入りました。

- **タイル数**: 20 → 32（60% 増）
- **L2 メモリ**: 2,560 KB → 4,096 KB（60% 増）
- **BFP16（Block Floating Point 16）**: ブロック単位で指数を共有し、INT8 に近いメモリ効率で FP16 に近い精度を実現する新データ型
- **性能**: 初代比で最大 5 倍、55 TOPS に到達

XDNA 2 は Microsoft の Copilot+ PC 要件（40 TOPS 以上）を十分に満たし、ローカル LLM 推論の実用的な基盤として位置づけられています。

5.4　今後のロードマップ

AMD が公開しているロードマップでは、以下の世代が予告されています。

コードネーム	時期	NPU 世代	備考
Gorgon Point	2026 年	XDNA 2（継続）	Zen 5 リフレッシュ
Medusa Point	2027 年	第 3 世代 XDNA	現行比 10 倍以上の AI 推論性能

第 3 世代では 10 倍以上の性能向上が予告されており、オンデバイスでの LLM 推論がさらに実用的になることが期待されます。

5.5 XDNA 搭載プロセッサ SKU 一覧

5.5.1 初代 XDNA —Ryzen 7040 シリーズ（Phoenix, 2023 年）

対応メモリ: DDR5-5600 / LPDDR5X-7500。プロセスノード: TSMC 4nm。CPU: Zen 4、GPU: RDNA 3。

SKU	コア/スレッド	ブースト	iGPU	NPU (TOPS)	TDP	市販 PC 例
Ryzen 9 7940HS	8C/16T	5.2 GHz	Radeon 780M (12CU)	10	35–54W	ASUS ROG Zephyrus G14 (2023)
Ryzen 7 7840HS	8C/16T	5.1 GHz	Radeon 780M (12CU)	10	35–54W	Framework Laptop 16
Ryzen 5 7640HS	6C/12T	5.0 GHz	Radeon 760M (8CU)	10	35–54W	—
Ryzen 7 7840U	8C/16T	5.1 GHz	Radeon 780M (12CU)	10	15–30W	Lenovo ThinkPad T14s Gen 4
Ryzen 5 7640U	6C/12T	4.9 GHz	Radeon 760M (8CU)	10	15–30W	—
Ryzen 5 7540U	6C/12T	4.9 GHz	Radeon 740M (4CU)	10	15–30W	—
Ryzen 3 7440U	4C/8T	4.7 GHz	Radeon 740M (4CU)	10	15–30W	—

PRO 版（法人向け）: Ryzen 7 PRO 7840U、Ryzen 5 PRO 7640U、Ryzen 5 PRO 7540U など。Lenovo ThinkPad X13 Gen 4、ThinkPad P14s Gen 4 等で採用。

5.5.2 初代 XDNA（リフレッシュ）—Ryzen 8040 シリーズ（Hawk Point, 2024 年）

対応メモリ: DDR5-5600 / LPDDR5X-7500。プロセスノード: TSMC 4nm。CPU: Zen 4、GPU: RDNA 3。ファームウェア最適化により NPU 性能が 16 TOPS に向上。

SKU	コア/スレッド	ブースト	iGPU	NPU (TOPS)	TDP	市販 PC 例
Ryzen 9 8945HS	8C/16T	5.2 GHz	Radeon 780M (12CU)	16	35–54W	—
Ryzen 7 8845HS	8C/16T	5.1 GHz	Radeon 780M (12CU)	16	35–54W	HP OMEN 17 (2024)
Ryzen 7 8840HS	8C/16T	5.1 GHz	Radeon 780M (12CU)	16	20–30W	—
Ryzen 7 8840U	8C/16T	5.1 GHz	Radeon 780M (12CU)	16	15–30W	Lenovo ThinkPad T14 Gen 5
Ryzen 5 8645HS	6C/12T	5.0 GHz	Radeon 760M (8CU)	16	35–54W	—
Ryzen 5 8640HS	6C/12T	4.9 GHz	Radeon 760M (8CU)	16	20–30W	—
Ryzen 5 8640U	6C/12T	4.9 GHz	Radeon 760M (8CU)	16	15–30W	Acer Swift Go 14 (2024)
Ryzen 5 8540U	6C/12T	4.9 GHz	Radeon 740M (4CU)	**なし**	15–30W	—
Ryzen 3 8440U	4C/8T	4.7 GHz	Radeon 740M (4CU)	**なし**	15–30W	—

Ryzen 5 8540U と Ryzen 3 8440U は XDNA NPU を**搭載していません**。PRO 版（Ryzen 7 PRO 8840U 等）も法人向けに提供。

5.5.3 XDNA 2 —Ryzen AI 300 シリーズ（Strix Point / Krackan Point, 2024–2025 年）

対応メモリ: DDR5-5600 / LPDDR5X-7500。プロセスノード: TSMC 4nm。CPU: Zen 5 + Zen 5c（ハイブリッド）、GPU: RDNA 3.5。Copilot+ PC 対応（40 TOPS 以上）。

Strix Point（上位）:

SKU	コア/スレッド	ブースト	iGPU	NPU (TOPS)	TDP	市販 PC 例
Ryzen AI 9 HX 375	12C/24T	5.1 GHz	Radeon 890M (16CU)	55	15–54W	—
Ryzen AI 9 HX 370	12C/24T	5.1 GHz	Radeon 890M (16CU)	50	15–54W	ASUS ROG Zephyrus G16 (2024)
Ryzen AI 9 365	10C/20T	5.0 GHz	Radeon 880M (12CU)	50	15–54W	ASUS Zenbook S 16 (UM5606)
Ryzen AI 7 PRO 360	8C/16T	5.0 GHz	Radeon 880M (12CU)	50	15–54W	—

Krackan Point（普及帯）:

SKU	コア/スレッド	ブースト	iGPU	NPU (TOPS)	TDP	市販 PC 例
Ryzen AI 7 350	8C/16T	5.0 GHz	Radeon 860M (8CU)	50	15–54W	ASUS Zenbook S 16 (UM5606KA)、Dell 16 Plus
Ryzen AI 5 340	6C/12T	4.8 GHz	Radeon 840M (4CU)	50	15–54W	Dell 14 Plus、Lenovo IdeaPad Slim 5

PRO 版: Ryzen AI 7 PRO 350、Ryzen AI 5 PRO 340（法人向け）。

5.5.4 XDNA 2 —Ryzen AI Max シリーズ（2025 年）

対応メモリ: LPDDR5X（最大 128GB、うち最大 96GB を VRAM に転用可能な統合メモリ構成）。大容量メモリにより、100B 超パラメータの LLM もローカル実行が可能。

SKU	コア/スレッド	ブースト	iGPU	NPU (TOPS)	TDP	市販 PC 例
Ryzen AI Max+ 395	16C/32T	5.1 GHz	Radeon 8060S (40CU)	50	45–120W	—
Ryzen AI Max+ 392	12C/24T	5.0 GHz	Radeon 8060S (40CU)	50	45–120W	—
Ryzen AI Max+ 388	8C/16T	5.0 GHz	Radeon 8060S (40CU)	50	45–120W	—
Ryzen AI Max 390	12C/24T	5.0 GHz	Radeon 8050S (32CU)	50	45–120W	ASUS ROG Flow Z13 (2025)
Ryzen AI Max 385	8C/16T	5.0 GHz	Radeon 8050S (32CU)	50	45–120W	—

5.5.5 XDNA 2 —Ryzen AI 400 シリーズ（デスクトップ, 2026 年）

対応メモリ: DDR5。デスクトップ向けとしては初の XDNA 搭載。

SKU	コア/スレッド	ブースト	iGPU	NPU (TOPS)	TDP	備考
Ryzen AI 7 450G	8C/16T	5.1 GHz	Radeon 860M (8CU)	50	65W	デスクトップ初 XDNA
Ryzen AI 5 440G	6C/12T	4.8 GHz	Radeon 840M (4CU)	50	65W	—
Ryzen AI 5 435G	6C/12T	—	—	50	65W	—

ASUS ExpertCenter PN55（ミニ PC）などでの採用が確認されています。

6 データ型と精度

6.1 対応データ型

データ型	XDNA	XDNA 2	用途
INT8			量子化済み CNN/Transformer の高速推論
INT4			極限量子化 LLM 推論
BFP16（Block Floating Point 16）	×		ブロック単位で指数を共有し、INT8 並のメモリ効率で FP16 に近い精度を実現

6.2 BFP16（Block Floating Point 16）の仕組み

XDNA 2 で追加された BFP16 は、IEEE 754 の通常の FP16（1 符号 + 5 指数 + 10 仮数 = 各要素が独立した指数部を持つ）とは異なるデータ形式です。AMD Quark の公式ドキュメント（BFP16 Quantization）では以下のように定義されています。

BFP16 の構造:

- **1 ブロック = 8 要素**
- **共有指数**: 8 ビット（ブロック内の最大指数を採用）
- **各要素**: 1 ビットの符号 + 7 ビットの仮数部（暗黙の 1 を含む）

```
通常のFP32（IEEE 754、1要素あたり32ビット）：
  [1符号][8指数][23仮数]  ← 要素ごとに独立した指数部

通常のFP16（IEEE 754、1要素あたり16ビット）：
  [1符号][5指数][10仮数]  ← 要素ごとに独立した指数部

BFP16（ブロック浮動小数点、8要素で共有指数）：
  [8ビット共有指数]                    ← ブロックに1個
  [1符号][7仮数] × 8要素               ← 各要素8ビット = INT8相当
  合計: 8 + (8 × 8) = 72ビット / 8要素 = 9ビット/要素
```

量子化の手順（AMD Quark 実装に基づく）:

1. **共有指数の決定**: ブロック内 8 要素の最大指数を共有指数とする
2. **仮数部のシフト**: 各要素の仮数部を、共有指数との差に応じて右シフト（暗黙の 1 を含む）
3. **丸め処理**: 仮数部の端数ビットを half-to-even 方式で丸めて除去

BFP16 の意義:

- **INT8 並のストレージ効率**: 各要素が 8 ビット（符号 1 + 仮数 7）で格納されるため、1 要素あたりのメモリ消費は INT8 と同等（共有指数のオーバーヘッドはブロック 8 要素で 8 ビットのみ）
- **FP16 に近い精度**: 仮数部 7 ビットは通常の FP16 の 10 ビットより少ないが、ブロック内で共有指数を持つため、同一ブロック内の値のスケールが近い場合には精度劣化が小さい
- **量子化は AMD Quark で実行**: Ryzen AI Software では AMD Quark ツールキットを通じて FP32/FP16 モデルを BFP16 に変換する。変換は事前キャリブレーションで行い、モデルの再学習は不要

BFP16 は「INT8 ではダイナミックレンジが足りない（指数部がなく表現範囲が狭い）が、FP16 ではメモリ帯域やメモリ容量を圧迫する」というジレンマに対する、ブロック単位で指数を共有することによる妥協策です。共有指数によってブロック内のダイナミックレンジを確保しつつ、各要素は 8 ビットに収めることで INT8 並のメモリ効率を維持します。

6.3 GEMM 性能の実測値

AMD 公開の論文（arXiv:2512.13282）による、GEMM 最適化後のスループット実測値です。

世代	INT8 GEMM	BFP16 GEMM
XDNA（初代）	最大 6.76 TOPS	最大 3.14 TOPS
XDNA 2	最大 38.05 TOPS	最大 14.71 TOPS

XDNA 2 は INT8 で約 5.6 倍、BFP16 で約 4.7 倍のスループット向上を達成しています。

7　ソフトウェアスタック

7.1　全体像



7.2　ONNX Runtime + Vitis AI Execution Provider

CNN や Transformer モデルのデプロイに使われる主経路です。Vitis AI EP（Execution Provider）が、モデルのどの部分を NPU で実行し、どの部分を iGPU や CPU にフォールバックするかをインテリジェントに判定します。

開発フローは以下のとおりです。

1. 通常どおりモデルを学習（PyTorch / TensorFlow 等）
2. ONNX フォーマットにエクスポート
3. AMD Quark で量子化（INT8/INT4/BFP16）
4. ONNX Runtime + Vitis AI EP で推論実行

7.3 OnnxRuntime GenAI（OGA）による LLM 推論

Ryzen AI Software（1.6 以降）は、NPU 上の LLM 推論に **OnnxRuntime GenAI（OGA）** を使用します。NPU を活用するモードは以下の 2 つです。

モード	計算資源	説明
NPU-only	NPU 専用	NPU の利用率を最大化し、iGPU を他タスクに開放
Hybrid	NPU + iGPU 動的分担	prefill/decode を最適に配分する対話的推論

（出典: Ryzen AI Software 1.6 —LLM Overview）

NPU-only および Hybrid モードは Ryzen AI 300 シリーズ（Strix Point / Krackan Point）以降でサポートされます。旧世代（Ryzen AI 7000/8000）では CPU/iGPU のみでの推論となります。

7.4 Lemonade SDK

Lemonade SDK は、OGA を抽象化しマルチベンダーポータビリティを提供する上位 SDK です。アプリケーション側は Lemonade API を使い、NPU 固有のコードを書く必要がありません。

7.5 Linux ドライバ（amdxdna.ko）

Linux 上では DRM/accel サブシステムのドライバ `amdxdna.ko` が NPU を管理します。

上流カーネルへの統合経緯:

時期	出来事	参考
2024 年 1 月	AMD が amdxdna ドライバをオープンソースとして公開（out-of-tree）	amd/xdna-driver
2024 年 7 月	上流カーネルへの正式なパッチ投稿を開始（V1）	Phoronix: AMD XDNA Ryzen AI Driver Patch
2024 年 8 月–9 月	V2、V3 と 11 回のレビュー・改訂を経る	LWN: AMD XDNA driver
2024 年 12 月初旬	`drm-misc-next` ブランチにマージ	Phoronix: AMDXDNA DRM-Misc-Next
2025 年 3 月 24 日	**Linux 6.14 安定版リリース**。`drivers/accel/amdxdna/` として正式にメインラインカーネルに含まれる	LWN: Linux 6.14

amdxdna はオープンソース公開からメインライン統合まで約 1 年 2 ヶ月を要しました。Ubuntu 25.04 以降、カーネル 6.14 を含むディストリビューションでは追加インストールなしに NPU を認識します。

要件:

- Linux kernel 6.10 以上
- `CONFIG_DRM_ACCEL=y`
- `CONFIG_AMD_IOMMU=y`
- XRT ベースパッケージ

主要コンポーネント:

コンポーネント	役割
amdxdna.ko	カーネルモジュール。NPU デバイスの管理
XRT SHIM	ユーザースペースランタイム。アプリケーションとドライバの仲介
マイクロコントローラ	NPU ファームウェア。コマンド処理、パーティション設定、コンテキスト管理
メールボックス	ドライバ　ファームウェア間の通信チャネル
PCIe インタフェース	BAR（PSP, SMU, SRAM, Mailbox, Public Register）と MSI-X 割り込み

ファームウェアには ERT（非特権コンテキスト）と MERT（特権コンテキスト）の 2 種があり、ワークロードの隔離とセキュアな管理が行われます。

8　競合 NPU との比較

8.1　2026 年時点の主要 NPU

項目	AMD XDNA 2	Intel NPU 4 (Lunar Lake)	Qualcomm Hexagon 6th Gen
ピーク性能	55〜60 TOPS	48 TOPS	45 TOPS（X Elite）、80〜85 TOPS（X2 Elite）
アーキテクチャ	空間データフロー型（AIE タイル配列）	MAC Array + DMA	DSP 型
主な精度	INT8, INT4, BFP16	INT8, INT4, **FP16**	INT8, INT4
FP16 対応	BFP16（ブロック単位共有指数。IEEE 754 FP16 とは異なる）	ネイティブ FP16（IEEE 754）	×
CPU 統合	Zen 5	P/E Core + Xe2 GPU	Oryon（Arm）
ISA	x86-64	x86-64	Arm
プロセスノード	TSMC 4nm	Intel 18A / Intel 4	TSMC 3nm
メモリ	DDR5 / LPDDR5X（外付け）	LPDDR5X（オンパッケージ、最大 32GB）	LPDDR5X（オンパッケージ、最大 48GB）
ドライバ状況	Windows / Linux（カーネル統合済み）	Windows / Linux（OpenVINO）	Windows / Android
主な開発フレームワーク	ONNX Runtime + Vitis AI EP, OGA	OpenVINO, ONNX Runtime	AI Engine Direct SDK

8.2　比較のポイント

x86 互換性: AMD XDNA 2 と Intel NPU 4 は x86-64 プラットフォームに統合されているため、既存の x86 アプリケーション資産をそのまま使えます。Qualcomm は Arm ISA のため、x86 エミュレーション（Windows on Arm）が必要な場面があります。

FP16 精度: Intel Lunar Lake は IEEE 754 ネイティブ FP16 をサポートしており、量子化なしで高精度推論が可能です。AMD XDNA 2 の BFP16 はブロック単位で指数を共有する形式であり、IEEE 754 FP16 とは異なります。各要素の仮数部は 7 ビット（FP16 の 10 ビットより短い）のため、ブロック内の値のスケールが大きく異なる場合には精度が低下する可能性があります。一方、ストレージ効率では INT8 並を実現します。Qualcomm Hexagon は INT8/INT4 が中心で、FP16 サポートは CPU/GPU 側に依存します。

総合性能 vs NPU 単体性能: NPU の TOPS 値だけでなく、CPU + GPU + NPU の合計システム TOPS や、実際のモデルでの tokens/s、TTFT で比較することが重要です。

9　実際の利用シーン

9.1　Copilot+ PC

Microsoft の Copilot+ PC 認定には **40 TOPS 以上の NPU 性能**が要件とされています。XDNA 2 は 55〜60 TOPS でこの要件を満たし、以下のような AI 機能をローカルで実行できます。

- **Windows Recall**: 画面上のコンテンツを AI で索引化
- **Cocreator**: ペイントでの AI 画像生成アシスト
- **Live Captions with Translation**: リアルタイム字幕翻訳
- **Windows Studio Effects**: AI カメラエフェクト

9.2 ローカル LLM 推論

XDNA 2 の NPU を活用して、クラウドに接続せずに LLM をローカル実行できます。OnnxRuntime GenAI（OGA）経由で NPU-only モードまたは Hybrid モード（NPU + iGPU）を選択し、省電力で推論を行います。LM Studio などのデスクトップアプリからも、Ryzen AI 搭載 PC であれば NPU を活用できるケースがあります。

9.3 エッジ AI / 組み込み

AMD Ryzen AI Embedded P100/X100 シリーズは、XDNA 2 NPU（最大 50 TOPS）をエッジ AI 向けに提供しています。

- 産業用画像検査
- ロボットのリアルタイム推論
- 医療画像の前処理
- 小売業の在庫認識

TDP は 15〜54W（典型 28W）で、ファンレス〜小型筐体で運用可能です。

10 XDNA の設計思想まとめ

XDNA が他のアクセラレータと異なる設計上のポイントを整理します。

10.1 1. 決定論的な実行

データの移動は DMA エンジンが事前にスケジュール済みであり、実行時の「待ち」が発生しにくい設計です。これにより、レイテンシの予測可能性（determinism）が高く、リアルタイム性が求められるエッジ用途にも適しています。

10.2 2. スケーラビリティ

タイルアレイはモジュラー構造で、タイル数を変えるだけで異なる性能・消費電力・面積の NPU を構成できます。実際に、Phoenix（$4 \times 5 = 20$ タイル）から Strix Point（$4 \times 8 = 32$ タイル）への拡張は、アーキテクチャの設計変更なしにタイル数を増やすことで実現されています。

10.3 3. プログラマビリティ

XDNA は固定機能ハードウェアではなく、各タイルがプログラム可能なプロセッサです。新しい AI オペレータや演算パターンが登場しても、ファームウェアやコンパイラの更新で対応できます。AMD は「ソフトウェアプログラマビリティにより数分でコンパイル可能」と述べています。

10.4　4. 電力効率

キャッシュからの繰り返しフェッチを避け、データをオンチップメモリに局所化する設計は、同じ演算量に対して CPU 比で 10〜40 倍の電力効率を実現します。バッテリー駆動のノート PC で AI 推論を「常時 ON」にするためには、この電力効率が不可欠です。

11　まとめ

AMD XDNA は、Xilinx AI Engine の空間データフロー技術をクライアント APU 向けに最適化した NPU アーキテクチャです。2D タイルアレイ上の計算タイルが DMA ベースの決定論的データ移動で協調し、低消費電力で高スループットな AI 推論を実現します。

XDNA（10 TOPS）→ XDNA 2（55 TOPS）→ 第 3 世代（10 倍超予告）と急速に進化しており、ソフトウェアスタック（ONNX Runtime + Vitis AI EP、OnnxRuntime GenAI、Lemonade SDK）も整備が進んでいます。Copilot+ PC 要件を満たす AI PC の中核技術として、ローカル LLM 推論やエッジ AI の普及を支える存在になりつつあります。

12　参考資料

- AMD XDNA Architecture（公式）
- AMD XDNA（Wikipedia）
- WP506: Xilinx AI Engines and Their Applications（AIE アーキテクチャホワイトペーパー）
- AM009: Versal AI Engine Architecture Manual
- AMD XDNA NPU in Ryzen AI Processors（IEEE Xplore）
- Striking the Balance: GEMM Performance Optimization Across Generations of Ryzen AI NPUs（arXiv:2512.13282）
- Ryzen AI Software Documentation
- Ryzen AI Software 1.6 —LLM Overview（実行モード比較表の出典）
- OGA NPU Execution Mode —Ryzen AI Software
- AMD Quark —BFP16 (Block Floating Point) Quantization Tutorial
- amd/RyzenAI-SW（GitHub —AMD 公式の Ryzen AI ソフトウェアリポジトリ）
- amd/xdna-driver（GitHub）
- accel/amdxdna NPU driver —Linux Kernel Documentation
- AMD NPU Hardware Documentation（Linux Kernel）
- AMDXDNA Driver For Ryzen AI Now Ready To Appear In The Linux Kernel（Phoronix, 2024 年 12 月）
- AMDXDNA Submitted For Linux 6.14（Phoronix）
- Linux 6.14（LWN.net, 2025 年 3 月 24 日リリース）

- AMD XDNA driver パッチレビュー（LWN.net）
- AMD Ryzen AI Max+ —Run up to 128B LLMs on Windows with LM Studio (AMD Blog)

- AMD Confirms Next-Gen CPU and GPU Roadmaps
- NPU Comparison 2026: Intel vs Qualcomm vs AMD vs Apple
- AMD Acquires Xilinx