

CENTRO FEDERAL DE EDUCAÇÃO TECNOLÓGICA DE MINAS GERAIS

ENGENHARIA DE COMPUTAÇÃO LABORATÓRIO DE ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES I

PRÁTICA 10

Implementação em Verilog dos componentes do nRisc que armazenam estado

Thamiris Souza Madeira Ferreira – 20193008037 Hugo Barbosa Santana Silva – 20193002946

Belo Horizonte

June 26, 2022

1 Código fonte

```
PC.v
//Program Counter
    module PC(clock, pc_in, pc_out, halt);
    input clock;
    input halt; //Instrução halt
    input[7:0] pc in; // Instrução
8
    //saida
    output reg [7:0]pc_out;
9
10
    initial
11
12
   ⊟begin;
     pc_out = 0;
13
14
15
16 — always @ (posedge clock) begin
     pc_out = halt ? 0:pc_in;
17
18
19
20
    endmodule
```

Figure 1: Program Counter - PC

```
Int_Mem.v
module Int_Mem(clock, PC, OPcode, label);
    input clock;
    input [7:0]PC; //Instrução
    output reg[3:0] OPcode; //OPcode da instrução
    output reg[5:0] label; //
    //Valor imediato/num. reg talvez?
    reg [7:0] instru[0:63]; //Memoria com as instruções
10
    initial
11 ⊟begin
       //Aqui vão ficar as instruções
12
13
       instru[0] = 8'b000000000; //Exemplo/teste
14
15
16
    //Acesso da memoria
17
    always @(PC)
18
       begin
   19
          OPcode <= instru[PC][7:4];
20
          label <= instru[PC][5:0];</pre>
21
          //reg Alvo
22
          //reg Imed.
23
       end
24
25
    endmodule
26
```

Figure 2: Memória de instruções

```
21
     module Mem_Dados(clock, endereco, MemRead, MemWrite, dado_in, dado_out);
22
     input clock, MemRead, MemWrite;
input [7:0]endereco, dado_in;
23
24
25
     output [7:0]dado_out;
26
27
     reg [7:0] dado [15:0];
28
29
     //assign dado_out = line;
30
31
      //Carrega dados na memoria
32
     initial
33
34
            dado[0] = 8'b00000000; //t1 = 1;
35
            dado[1] = 8'b00000001; //t2 = 1;
36
            dado[2] = 8'b00000010; //sum
37
38
39
     always @(posedge clock)//Escrita
40
41
42
     if (MemWrite)
43
44
45
        memdata[endereco] = dado_in;
46
47
     //Leitura de dados?
48
     endmodule
49
50
```

Figure 3: Memória de dados

```
regis.v
module regis(Reg1, Reg2, RegWrite, DataWrite, Reg1Write, Data1, Data2, clock);
     input Reg1, Reg2, Reg1Write;
input [7:0] DataWrite;
 4
     input RegWrite, clock;
     output [7:0] Data1, Data2;
 8
     reg [7:0] bank [3:0];
10
     assign Data1 = bank[Reg1];
11
12
     assign Data2 = bank[Reg2];
13
     always
14
15
   16
           @(posedge clock)
           if (RegWrite)
17
             bank[Reg1Write] <= DataWrite;</pre>
18
19
20
21
     endmodule
```

Figure 4: Banco de registradores


2 Simulação dos módulos implementados

Demonstramos o correto funcionamento dos módulos implementados e o código fonte dos módulos de simulação:



Teste de PC

São recebidas quatro entradas, sendo que para as três primeiras foram criados valores testes para que o programa pudesse gerar a saída. A entrada foi gerada a partir do cálculo do PC anterior. E por fim, a saída PC é resultado do valor recebido na entrada.



Teste do banco de registradores

Os registrador Reg1 e Reg1write estão com o mesmo sinal, porque são os mesmo registrador, o RegWrite está sempre ativo para conseguirmos enxergar que ele sempre escreve no banco de dados o DataWrite em cada registrador apropriado. Por fim, isso ocorre sempre que há uma borda de subida do clock.

3 Obstáculos encontrados

Houve um erro durante a simulação e não foi possível realizá-la, não sabemos exatamente o que é esse erro. Tentamos contornar esse problema utilizando waves, mas sem sucesso. O erro apresentado foi:

```
# Error loading design
# Error: Error loading design
# Pausing macro execution
# MACRO ./Mem_Dados_run_msim_rtl_verilog.do PAUSED at line ll
VSIM(paused)>
```

Esse erro se apresentou também no relatório 9, mas conseguimos contornar utilizando a função *include* "nome_do_arquivo.v". Porém, nesta prática essa solução se mostrou ineficaz. Procuraremos outra solução ao longo da prática seguinte.

Os resultados esperados seriam:

A memória de instruções recebe um binário, que representa qual instrução será realizada, e a saída significa a instrução que será realizada naquele ciclo. Já na memória de dados, a simulação funciona a partir de "MemRead" e "MemWrite", de modo que quando o primeiro está ligado o processador irá ler a memória, enquanto que se o segundo estiver ligado, a memória será lida e escrita na variável "dado_in".