
# Ερωτήματα:

1. Υλοποίηση decoder 4 σε 16. Όπως αναφέρεται και στην εκφώνηση για κάθε είσοδο στον αποκωδικοποιητή ενεργοποιείται και μια διαφορετική έξοδος. Επομένως κάθε μια έξοδος από τις 16 αντιστοιχίζεται με έναν ελαχιστόρο στον αντίστοιχο χάρτη Karnaugh. Παρακάτω φαίνεται το διάγραμμα του κυκλώματος που σχεδιάστηκε αφού πρώτα γράφτηκε ο πίνακας αλήθειας και ο αντίστοιχος χάρτης. Για την υλοποίηση χρειαστήκαμε 16 πύλες and 4-άρων εισόδων και 4 αντιστροφείς.



#### Κώδικας Verilog για το module decoder4to16:

```
module decoder4to16(in,d);
  input [3:0] in;
  output [15:0] d;
  wire notx, noty, notz, notw;
  not(notx,in[3]);
  not(noty,in[2]);
  not(notz,in[1]);
  not(notw,in[0]);
  and(d[15],notx,noty,notz,notw);
  and(d[14],notx,noty,notz,in[0]);
  and(d[13],notx,noty,in[1],notw);
  and(d[12],notx,noty,in[1],in[0]);
  and(d[11],notx,in[2],notz,notw);
  and(d[10],notx,in[2],notz,in[0]);
  and(d[9],notx,in[2],in[1],notw);
  and(d[8],notx,in[2],in[1],in[0]);
  and(d[7],in[3],noty,notz,notw);
  and(d[6],in[3],noty,notz,in[0]);
  and(d[5],in[3],noty,in[1],notw);
  and(d[4],in[3],noty,in[1],in[0]);
  and(d[3],in[3],in[2],notz,notw);
  and(d[2],in[3],in[2],notz,in[0]);
  and(d[1],in[3],in[2],in[1],notw);
  and(d[0],in[3],in[2],in[1],in[0]);
endmodule
Κώδικας Verilog για το module testbenchDecoder4to16 το οποίο
εφαρμόζει όλους τους δυνατούς συνδυασμούς στο παραπάνω module:
module testbenchDecoder4to16;
 reg [3:0] x;
 wire [15:0] d;
 decoder4to16 dec0(x,d);
 initial
   x=1'b0;
 always
   #10 x <= x+1;
```

endmodule

#### Παρακάτω φαίνονται ενδεικτικά 3 screenshots από την εξομοίωση:

/testbenchDecoder4to16/x 0000 10000000 /testbenchDecoder4to16/d 1000000	0000		010000000000000000000000000000000000000		0010 0010000000000		0011 0001000000000		0100 0000100000000	000	0101 0000010000000	000
/testbenchDecoder4to16/x 0000  -/ /testbenchDecoder4to16/d 10000000	0000000000	00100000000	0111	000	1000	0000	1001	0000	1010	0000	1011 000000000000000010	000
1000000   1   1   1   1   1   1   1   1	(1010		1011		1100		1101		1110 0000000000000000	010	1111	01

2. Για να μπορέσουμε να σχεδιάσουμε το κύκλωμα 4 σε 8 υπολογισμού του τετραγώνου των εισόδων αρχικά υπολογίζουμε τον πίνακα αλήθειας, ο οποίος φαίνεται παρακάτω. Οι στήλες x, y, z, w αποτελούν τα bit εισόδου του κυκλώματος, οι στήλες D0, D1, D2, D3, D4, D5, D6, D7 αποτελούν τις εξόδους του κυκλώματος, ενώ οι στήλες in, out δεν αποτελούν μέρος του κυκλώματος και έχουν προστεθεί για να μας δείξουν τις αντίστοιχες εισόδους και εξόδους στο δεκαδικό.

## Πίνακας αλήθειας

X	y	Z	W	D0	<b>D1</b>	<b>D2</b>	<b>D3</b>	<b>D4</b>	<b>D5</b>	<b>D6</b>	<b>D7</b>	in(dec)	out(dec)
0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0	0	0	0	1	1	1
0	0	1	0	0	0	0	0	0	1	0	0	2	4
0	0	1	1	0	0	0	0	1	0	0	1	3	9
0	1	0	0	0	0	0	1	0	0	0	0	4	16
0	1	0	1	0	0	0	1	1	0	0	1	5	25
0	1	1	0	0	0	1	0	0	1	0	0	6	36
0	1	1	1	0	0	1	1	0	0	0	1	7	49
1	0	0	0	0	1	0	0	0	0	0	0	8	64
1	0	0	1	0	1	0	1	0	0	0	1	9	81
1	0	1	0	0	1	1	0	0	1	0	0	10	100
1	0	1	1	0	1	1	1	1	0	0	1	11	121
1	1	0	0	1	0	0	1	0	0	0	0	12	144
1	1	0	1	1	0	1	0	1	0	0	1	13	169
1	1	1	0	1	1	0	0	0	1	0	0	14	196
1	1	1	1	1	1	1	0	0	0	0	1	15	225


Στη συνέχεια για κάθε έξοδο D0, D1, D2, D3, D4, D5, D6, D7 πρέπει να φτιάξουμε τον αντίστοιχο χάρτη Karnaugh. Άρα θέλουμε να φτιάξουμε 8 χάρτες συνολικά. Αφού φτιάξουμε τον χάρτη για την αντίστοιχη έξοδο συμπληρώνουμε τις αντίστοιχες θέσεις χρησιμοποιώντας τον πίνακα αλήθειας και ομαδοποιούμε όσο το δυνατόν περισσότερους άσσους, χωρίς να αφήσουμε κανέναν έξω. Στο τέλος εξάγουμε την συνάρτηση της εξόδου και αυτό ήταν.

## Χάρτες Karnaugh

#### **i.** Για την έξοδο **D0**:

zw				
xy	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	1	1	1	1
10	0	0	0	0
	D0=	xv		

iii. Για την έξοδο **D2**:



D2=x'yz+xyw+xy'z= x'yz+x(yw+y'z)

#### ν. Για την έξοδο **D4**:

zw				
xy	00	01	11	10
00	0	0	1	0
01	0	1	0	0
11	0	1	0	0
10	0	0	1	0

D4=yz'w+y'zw=  $w(z'y+zy')=w(z\oplus y)$ 

#### **ii.** Για την έξοδο **D1**:

7777						
xy zw	00	01	11	10		
00	0	0	0	0		
01	0	0	0	0		
11	0	0	1	1		
10	1	1	1	1		
D1-yy'+yz-y(y'+z)						

D1=xy'+xz=x(y'+z)

### iv. Για την έξοδο D3:

zw				
xy	00	01	11	10
00	0	0	0	0
01	1	1	1	0
11	1	0	0	0
10	0	1	1	0

D3=x'yw+yz'w'+xy'w= y(x'w+z'w')+xy'w

# **vi.** Για την έξοδο **D5**:

zw				
xy	00	01	11	10
00	0	0	0	1
01	0	0	0	1
11	0	0	0	1
10	0	0	0	1
	DF	,		

D5=w'z

#### **vii.** Για την έξοδο **D6**:

zw						
xy	00	01	11	10		
00	0	0	0	0		
01	0	0	0	0		
11	0	0	0	0		
10	0	0	0	0		
D6=0						

**viii.** Για την έξοδο D7:

zw							
xy	00	01	11	10			
00	0	1	1	0			
01	0	1	1	0			
11	0	1	1	0			
10	0	1	1	0			
	D7.			-			

Εφόσον τώρα έχουμε τις συναρτήσεις των εξόδων μπορούμε εύκολα να προχωρήσουμε στην υλοποίηση μέσω Verilog.

## <u>Κώδικας Verilog για το module sqr</u>:

```
module sqr(in,d);
  input [3:0] in;
  output [7:0] d;
  wire notx,noty,notz,notw,v1,v2,v3,v4,v5,v6,v7,v8;
  not(notx,in[3]);
  not(noty,in[2]);
  not(notz,in[1]);
  not(notw,in[0]);
  //ipologismos tou d[7]
  and(d[7],in[3],in[2]);
  //ipologismos tou d[6]
  or(v1,noty,in[1]);
  and(d[6],in[3],v1);
  //ipologismos tou d[5]
  and(v2,notx,in[2],in[1]);
  and(v3,in[3],in[2],in[0]);
  and(v4,in[3],noty,in[1]);
  or(d[5],v2,v3,v4);
  //ipologismos tou d[4]
  and(v5,notx,in[2],in[0]);
  and(v6,in[2],notz,notw);
  and(v7,in[3],noty,in[0]);
  or(d[4],v5,v6,v7);
```

```
//ipologismos tou d[3]
xor(v8,in[1],in[2]);
and(d[3],in[0],v8);
//ipologismos tou d[2]
and(d[2],notw,in[1]);
//ipologismos tou d[1]
buf(d[1],1'b0);
//ipologismos tou d[0]
buf(d[0],in[0]);
endmodule
```

# <u>Κώδικας Verilog για το module testbenchSqr</u>:

```
module testbenchSqr;
  reg [3:0] x;
  wire [7:0] d;
  sqr sqr0(x,d);
  initial
    x=4'b0;
  always
    #10 x<=x+1;
endmodule</pre>
```

# Παρακάτω φαίνονται οι δυνάμεις όλων των δυνατών εισόδων:

