

回顾第11次课


- ◆ 未用状态分析(挂起/无法自启动)
- ◆ 定时分析(**clk-Q**时间、时钟周期、**setup**时间、**hold**时间)

因此，得到**时序约束关系**：

$$(1) t_{\text{clk}} > t_{\text{ffpd}(\text{max})} + t_{\text{comb}(\text{max})} + t_{\text{setup}}$$

时钟周期不能小于这个值，
但也不需要大过很多

- ◆ 典型时序逻辑部件：**计数器、寄存器/通用寄存器组、移位寄存器**



k: **k**位无符号二进制数，其真值对应一个寄存器编号，且表示此寄存器堆最多只能有 2^k 个寄存器

n: 代表每个寄存器内存放**n**位**二进制机器数**（可以是无符号数、补码、浮点数等等）

两个读口一个写口是最常用配置


第6章 运算方法和运算部件

第一讲 基本运算部件

第二讲 定点数运算

第三讲 浮点数运算

回顾：计算机系统层次结构



第一讲：基本运算部件

主 要 内 容

- ◆ 高级语言程序中涉及的运算（以C语言为例）
 - 整数算术运算、浮点数算术运算
 - 按位、逻辑、移位、位扩展和位截断
- ◆ 串行进位加法器
- ◆ 并行进位加法器
 - 全先行进位加法器
 - 两级/多级先行进位加法器
- ◆ 带标志加法器
- ◆ 算术逻辑部件（ALU）

高级语言中的运算

◆高级语言程序中涉及的数据类型和运算 (以C语言为例)

- 无符号数，带符号整数，浮点数，位串，字符
- 算术运算
- 按位、逻辑、移位、位扩展和位截断、比较

如何实现高级语言源程序中的运算？

将各类表达式转换成指令序列

计算机执行指令来完成运算

0000 0010 0011 0010 0100 0000 0010 0000

指令+数据

int a,b=5,c=-8; a=b+c

为变量分配寄存器

把变量按类型编码


机器数放入寄存器

按类型完成运算

运算结果放入寄存器

→ Add \$t0,\$s1,\$s2

→ 0232 4020H



这是MIPS汇编指令。
如果换成RISC-V呢？

数据的运算

◆ 指令集中涉及的运算（如RISC-V指令系统提供的运算类指令）

• 涉及的定点数运算

- 算术运算

- 带符号整数：取负 / 符号扩展 / 加 / 减 / 乘 / 除 / 算术移位
- 无符号整数：0扩展 / 加 / 减 / 乘 / 除

- 逻辑运算

- 逻辑操作：与 / 或 / 非 / ...
- 移位操作：逻辑左移 / 逻辑右移

完全能够支持高级语言对运算的所有需求

• 涉及的浮点数运算：加、减、乘、除

逻辑运算、移位、扩展和截断等指令实现较容易，算术运算指令实现较难！

所有运算都可由ALU或加法器+移位器+多路选择器+控制逻辑实现！

以下介绍基本运算部件：加法器（串行→并行）→ 带标志加法器 → ALU

回顾： 半加器和全加器

◆全加器 (Full Adder, 简称FA)

输入为加数、被加数和低位进位Cin，输出为和F、进位Cout

真值表

A	B	Cin	F	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


$$F = \overline{A} \cdot \overline{B} \cdot C_{in} + \overline{A} \cdot B \cdot \overline{C}_{in} + A \cdot \overline{B} \cdot \overline{C}_{in} + A \cdot B \cdot C_{in}$$
$$C_{out} = \overline{A} \cdot B \cdot C_{in} + A \cdot \overline{B} \cdot C_{in} + A \cdot B \cdot \overline{C}_{in} + A \cdot B \cdot C_{in}$$

化简后：


$$F = A \oplus B \oplus C_{in}$$

$$C_{out} = A \cdot B + A \cdot C_{in} + B \cdot C_{in}$$

逻辑符号



全加器逻辑电路图



串行进位加法器

CarryOut 和

CarryOut = B & A

CarryIn

A

B

Sum = A XOR B

A


B

Sum


0	A, B, C0	
1		
2	C1	
3		$A_i \oplus B_i$
4	C2	
5		
6	C3	F1, F2
7		F3
8	C4	
9		F4

A & B

全加器符号:



n位串行(行波)加法器:



串行加法器的缺点:

进位按串行方式传递, 速度慢!

问题: n位串行加法器从C0到Cn的延迟时间为多少? $2n$ 级门延迟!

最后一位和数的延迟时间为多少?

$2n+1$ 级门延迟!

($n=1$ 、 2 的话还是需要6级)

假定与/或门延迟为1, 异或门为3, 则“和”与“进位”延迟为多少?

Sum延迟为6; Carryout延迟为2。

并行进位加法器 (CLA)

◆ 为什么用先行进位方式？

串行进位加法器采用串行逐级传递进位，电路延迟与位数成正比关系。
因此，现代计算机采用一种先行进位(Carry look ahead)方式。

◆ 如何产生先行进位？

$$C_{out} = A \cdot B + A \cdot C_{in} + B \cdot C_{in}$$

定义辅助函数： $G_i = A_i B_i$ 进位生成函数

$P_i = A_i + B_i$ 进位传递函数

通常把实现上述逻辑的电路称为进位生成/传递部件

全加逻辑方程： $F_i = A_i \oplus B_i \oplus C_{i-1}$ $C_i = G_i + P_i C_{i-1}$ ($i=1, \dots, n$)

设 $n=4$,则： $C_1 = G_1 + P_1 C_0$

$$C_2 = G_2 + P_2 C_1 = G_2 + P_2 G_1 + P_2 P_1 C_0$$

$$C_3 = G_3 + P_3 C_2 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 C_0$$

$$C_4 = G_4 + P_4 C_3 = G_4 + P_4 G_3 + P_4 P_3 G_2 + P_4 P_3 P_2 G_1 + P_4 P_3 P_2 P_1 C_0$$

由上式可知:各进位之间无等待，相互独立并同时产生。

通常把实现上述逻辑的电路称为4位先行进位部件 (4位CLU)


CLA加法器

0: X,Y,C0

1: Pi,Gi

3: C1,2,3,4, $X_i \oplus Y_i$

6: F1,2,3,4



$$C_1 = G_1 + P_1 C_0$$

$$C_2 = G_2 + P_2 C_1 = G_2 + P_2 G_1 + P_2 P_1 C_0$$


$$C_3 = G_3 + P_3 C_2 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 C_0$$

$$C_4 = G_4 + P_4 C_3 = G_4 + P_4 G_3 + P_4 P_3 G_2 + P_4 P_3 P_2 G_1 + P_4 P_3 P_2 P_1 C_0$$

$$G_i = X_i Y_i$$

$$P_i = X_i + Y_i \quad (\text{或 } P_i = X_i \oplus Y_i)$$

$$F_i = X_i \oplus Y_i \oplus C_{i-1}$$



4位全先行进位加法器CLA

(所有进位独立并同时生成)

局部（单级）先行进位加法器(不要求！)


◆ Partial Carry Lookahead Adder

- 实现全先行进位加法器的成本太高
- 位数多了，逻辑方程太长，电路面积大

“组内并行
组间串行”

◆ 折中做法：

- 连接几个N位先行进位加法器，形成一个大加法器
- 例如：4个4位构成一个16位



多级先行进位加法器（不要求！）

$$C_4 = G_{m1} + P_{m1} * C_0$$

$$C_8 = G_{m2} + P_{m2} * G_{m1} + P_{m2} * P_{m1} * C_0$$

$$C_{12} = G_{m3} + P_{m3} * G_{m2} + P_{m3} * P_{m2} * G_{m1} + P_{m3} * P_{m2} * P_{m1} * C_0$$

$$C_{16} = G_{m4} + P_{m4} * G_{m3} + P_{m4} * P_{m3} * G_{m2} + P_{m4} * P_{m3} * P_{m2} * G_{m1} + P_{m4} * P_{m3} * P_{m2} * P_{m1} * C_0$$

“组内并行、组间并行” 进位方式

设 $n=4$,则: $C_1 = G_0 + P_0 C_0$

$$C_2 = G_1 + P_1 C_1 = G_1 + P_1 G_0 + P_1 P_0 C_0$$

$$C_3 = G_2 + P_2 C_2 = G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_0$$

$$C_4 = G_3 + P_3 C_3 = \mathbf{G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0} + \mathbf{P_3 P_2 P_1 P_0 C_0}$$

$\mathbf{G_{m1}}$

$\mathbf{P_{m1}}$


所以 $\mathbf{C_4 = G_{m1} + P_{m1} C_0}$ 。类似的 $\mathbf{C_8 = G_{m2} + P_{m2} C_4}$ 等。然后与上述展开方法同理， $\mathbf{C_{4,8,12,16}}$ 只与 $\mathbf{C_0}$ 和 $\mathbf{P_m}$ 、 $\mathbf{G_m}$ 有关。实现该逻辑的电路称为**4位BCLA部件**。

在生成所有的P和G之后，需要2级门延迟可计算出所有的 $\mathbf{P_{m*}}$ 和 $\mathbf{G_{m*}}$

然后还需要2级门延迟计算出 $\mathbf{C_{4,8,12,16}}$

多级先行进位加法器（不要求！）

16位两级先行进位加法器



0: A,B,C0

1: P_i, G_i

3: $P_{mi}, G_{mi}, C_{1,2,3}$


5: sum_{1,2,3}, C_4, C_8, C_{12}, C_{16}

7: C_5, C_6, C_7, \dots


10: sum其余位

n位带标志加法器

- n位加法器无法用于两个n位带符号整数（补码）相加，无法判断是否溢出
- 程序中经常需要比较大小，通过（在加法器中）做减法得到的标志信息来判断



带标志加法器符号



（这里是串行进位）

带标志加法器的逻辑电路

溢出标志OF:

$$OF = C_n \oplus C_{n-1}$$

符号标志SF:

$$SF = F_{n-1}$$

零标志ZF=1当且仅当F=0;

进位/借位标志CF:

$$CF = Cout \oplus Cin$$