第3章 组合逻辑电路

第一讲 组合逻辑电路概述

第二讲 典型组合逻辑部件设计


第三讲 组合逻辑电路时序分析

第一讲 组合逻辑电路概述

- ◆组合逻辑电路构成规则
- ◆逻辑电路图
- ◆ 两级与多级组合逻辑电路
- ◆组合逻辑电路设计
- ◆无关项、非法值和高阻态

1 组合逻辑电路概述


- ◆数字逻辑电路可被看成是带有若干输入端和若干输出端的黑盒子,每个输入端和输出端只有高电平、低电平两种状态,对应1或0。
- ◆分为组合 (combinational) 逻辑电路和时序 (sequential) 逻辑电路两种类型。
 - · 组合逻辑电路的输出值仅依赖于当前输入值(本章)
 - 时序逻辑电路的输出值不仅 依赖输入值,还与当前状态 (现态)有关。电路中存在 存储部件或反馈结构(第4章)




- ◆黑盒内部可被看成由若干元件 和若干结点互连而成。
 - · 元件本身又可以是一个数字逻辑电路
 - · 结点可以是输入结点(如A1)、内部结点(如N1) 和输出结点(如F1)

1.1 组合逻辑电路构成规则

- ◆最简单的组合逻辑电路是逻辑门电路,用于实现基本逻辑运算
- ◆组合逻辑电路构成规则
 - 每个元件本身是组合逻辑电路
 - 输出结点不能互连
 - 输出结点不能反馈到输入端





Nb1

Nb2


不是组合逻辑电路


- ◆逻辑电路图描述数字电路内部元件的结构及其相互连接关系
- ◆每个逻辑电路图对应一个逻辑表达式
- ◆一个真值表可能对应多个不同的逻辑表达式,从而对应多个不同的逻辑电路图,因而可以有多个不同的实现方式
- ◆任何逻辑表达式都可写成与、或、非三种基本运算的逻辑组合
- ◆一个逻辑门的输出可作为另一个逻辑门的输入

◆扇入系数:一个逻辑门所允许的输入端的最大数目

◆扇出系数:一个逻辑门输出端信号所能驱动的下一级输入端的


最大数目






- ◆ 画逻辑电路图时,须依据逻辑运算的<mark>优先级</mark>确定逻辑门间的连接关系
 - 优先级高的运算对应的逻辑门的输出,是优先级低的运算对应逻辑门的输入
 - 优先级顺序如下: 非>与和与非 >异或和同或 >或和或非

例:画出Ā·B·C⊕C+A+D 对应的逻辑电路图



◆ n位逻辑运算在输入端和输出端标注位数即可



$$A \xrightarrow{\nearrow} F \qquad A \xrightarrow{\nearrow} F$$

$$F = \overline{A} \qquad F = A \oplus B$$

1.3 两级和多级组合逻辑电路

- ◆信号通过逻辑门时在时间上存在延迟。从输入信号改变开始,到输出信号 发生改变所用的时间称为门延迟 (gate delay)
- ◆任何逻辑表达式都可以转换成与-或表达式和或-与表达式,因此,任何组合逻辑电路都可以是一个两级电路
- ◆与-或表达式对应电路:第一级是若干个与门,第二级是一个或门

1.3 两级和多级组合逻辑电路

- ◆ 信号通过逻辑门时在时间上存在延迟。从输入信号改变开始,到输出信号 发生改变所用的时间称为门延迟 (gate delay)
- ◆任何逻辑表达式都可以转换成与-或表达式和或-与表达式,因此,任何组合逻辑电路都可以是一个两级电路
- ◆与-或表达式对应电路:第一级是若干个与门,第二级是一个或门

例: $\overline{A} \cdot B \cdot C \oplus C + A + D$ 可转换为 $\overline{A} \cdot B \cdot \overline{D} + \overline{A} \cdot \overline{C} \cdot \overline{D}$

转换前:最长路径从A输入端到输出经过了非门、与门、异或门、或门

和非门; 转换后: 最长路径只经过非门、与门和或门

设与、或门延迟时间都是2ns,异或门延迟为3ns,不考虑非门延迟,则 转换前传输时间为7ns,转换后为4ns

1.3 两级和多级组合逻辑电路

- ◆ 信号通过逻辑门时在时间上存在延迟。从输入信号改变开始,到输出信号 发生改变所用的时间称为门延迟 (gate delay)
- ◆任何逻辑表达式都可以转换成与-或表达式和或-与表达式,因此,任何组合逻辑电路都可以是一个两级电路
- ◆与-或表达式对应电路:第一级是若干个与门,第二级是一个或门

例: $\overline{A} \cdot B \cdot C \oplus C + A + D$ 可转换为 $\overline{A} \cdot B \cdot \overline{D} + \overline{A} \cdot \overline{C} \cdot \overline{D}$

转换前:最长路径从A输入端到输出经过了非门、与门、异或门、或门

和非门; 转换后: 最长路径只经过非门、与门和或门

设与、或门延迟时间都是2ns,异或门延迟为3ns,不考虑非门延迟,则 转换前传输时间为7ns,转换后为4ns


→ 两级组合逻辑电路好处: 比多级组合逻辑电路的传输时间更短, 速度更快;坏处: 使用两级组合电路所需的硬件数量会成倍增长

如F=A⊕B⊕C=A•B•C + A•B•C + A•B•C + A•B•C (8输入端异或门?)

128个8输入端与门和一个128输入端或门!7个2输入端异或门

◆ 采用两级还是多级需要在速度和成本之间进行权衡


从文字描述到逻辑电路或系统设计的整个过程如下:



例1: 素数检测器的设计

4-bit input, N₃N₂N₁N₀

写出最小项表达式 $F = \Sigma_{N3N2N1N0}(1,2,3,5,7,11,13)$



列出真值表

row	N_3	N_2	N_1	N_0	F
0	0	0	0	0	0
1	0	0	0	1	1
2	0	0	1	0	1
3	0	0	1	1	1
4	0	1	0	0	0
5	0	1	0	1	1
6	0	1	1	0	0
7	0	1	1	1	1
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	0
11	1	0	1	1	1
12	1	1	0	0	0
13	1	1	0	1	1
14	1	1	1	0	0
15	1	1	1	1	0
		_			

13


利用布尔代数化简, 以减少逻辑门数和输入端数 X•Y+X•Y' =X

$$F = \Sigma_{N3N2N1N0}(1,2,3,5,7,11,13)$$


$$= N_3' \cdot N_2' N_1' N_0 + N_3' \cdot N_2' \underline{\cdot N_1 \cdot} N_0 + N_3' \cdot N_2 \underline{\cdot N_1'} \cdot N_0 + N_3' \cdot N_2 \cdot \underline{N_1 \cdot} N_0 + \dots$$

$$= N_3' N_2' \cdot N_0 + N_3' \cdot N_2 \cdot N_0 + \dots$$

$$=N_3'\cdot N_0+N_3'\cdot N_2'\cdot N_1\cdot N_0'+N_3\cdot N_2'\cdot N_1\cdot N_0+N_3\cdot N_2\cdot N_1'\cdot N_0$$



减少: 3个与门和17个输入端




减少: 3个与门和20个输入端

例2:设计一个监视交通信号灯工作状态的逻辑电路

1、进行逻辑抽象

正常工作状态








输入变量: 红R 黄Y 绿G 三盏灯的状态

灯亮为1,不亮为0

输出变量: 故障信号F

正常工作为0,发生故障为1




逻辑抽象结果

真值表

R	Y	G	F
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

2、逻辑化简


写出逻辑函数式并化简



$$F = \overline{R} \cdot \overline{Y} \cdot \overline{G} + R \cdot Y + R \cdot G + Y \cdot G$$

3、电路设计

$$F = \overline{R} \cdot \overline{Y} \cdot \overline{G} + R \cdot Y + R \cdot G + Y \cdot G$$



以上: 正常工作为0, 发生故障为1

如果:正常工作为1,发生故障为0?


◆无关项

- 某些输入组合对应的输出值可以是任意值,某些输入组合不可能出现。这些输入组合对应的输出值在化简时可标识为d,表示可以取值0或1,具体数值根据化简的需要而定
- •可简化电路从而降低成本,但也更易受干扰

例如:8421 BCD码输入时,大于1001的编码为无关项

◆非法值

·信号值不能被有效识别为高电平或低电平,处于不确定状态。 例如:下图中的信号X




不管A是0还是1,F结点都会同时被高电平和低电平驱动,可能导致在F结点处之间有较大电流流动,使电路发热而被损坏


 $D \stackrel{\circ}{\iota}$


例:设计一个检测电路,当NBCD (8421)码数值大于等于5时,输出为1

\boldsymbol{A}	В	C	D	Y
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	d
1	0	1	1	d
1	1	0	0	d
1	1	0	1	d
1	1	1	0	d
1	1	1	1	d



- ◆高阻态Hi-Z:输出处于非正常逻辑态的第三种电气态,好像和电路 断开一样
- ◆三态门 (three-state gate) 是一种重要的总线接口电路,也称三态缓冲器,其输出既可以是通常的逻辑值1 或 0,又可以是高阻态
- ◆三态门有一个额外的输出使能控制端EN





三态门用途: 可用于连接总线, 多个三态输出连在一起等

