

Aula 14: 1 de 12

Aula 14 - Circuitos especiais


Aula 14: 2 de 12

Tópicos da aula

- Conversor Paralelo para Serial
- Conversor Serial para Paralelo
- Detector de Borda de sinais
- Lógica de rejeição (Debouce Logic)

Aula 14: 3 de 12

Conversor Paralelo → Serial



Possíveis usos: seriais síncronas (SPI, I2C, etc) ou assíncronas (UART, por exemplo)




Aula 14: 4 de 12

Conversor Paralelo → Serial

```
26
               i_RST
                          : in std_logic;
27
               i_CLK
                          : in std_logic;
28
29
               i_LOAD
                          : in std_logic;
30
                          : in std_logic;
               i_ND
31
               i_DATA
                          : in std_logic_vector(7 downto 0);
32
              o_TX
                          : out std_logic
33
34
        end PARZSER;
35
36
       marchitecture Behavioral of PARZSER is
37
38
        -- Internal signals.
39
40
            signal w_DATA : std_logic_vector (i_DATA'range);
41
            signal w_ND : std_logic;
42
43
44
45
46
        -- Serializer (MSB first).
47
48
            Ul : process (i_CLK, i_RST)
50
              if(i_RST = '1') then
51
                 w_ND <= '0';
52
53
            elsif falling_edge(i_CLK) then
54
                 if(i_ND = '1') then
55
                    o_TX \leftarrow w_DATA(7);
56
                    w_ND <= '1':
57
58
                     w_ND <= '0';
59
                  end if;
60
               end if;
61
62
            end process U1;
63
            -- Loading (or Shifting) the data into the serializer.
67
            U2 : process (i_CLK)
68
69
70
              if rising_edge(i_CLK) then
71
                 if(i_LOAD = '1') then
72
                      w_DATA <= i_DATA;
73
74
                  elsif(w_ND = '1') then
75
                      w_DATA <= w_DATA(6 downto 0) & '0';</pre>
76
                  end if:
77
               end if:
78
79
            end process U2;
80
81
       Lend Behavioral;
```

Aula 14: 5 de 12

Conversor Serial → Paralelo



Caminho inverso em comunicações seriais síncronas ou assíncronas



Aula 14: 6 de 12


Conversor Serial → Paralelo

```
□entity SER2PAR is port
24
25
             i_RST
                       : in std_logic;
26
                        : in std_logic;
             i_CLK
27
28
                        : in std_logic;
29
            O_DATA
                        : out std_logic_vector(7 downto 0);
30
            i RX
                         : in std_logic
31
32
      end SER2PAR;
33
    Flarchitecture Behavioral of SER2PAR is
34
35
36
      -- Internal signals.
37
          signal w_DATA : std_logic_vector (o_DATA'range);
38
39
40
41
     ⊟begin
42
43
44
45
         U1 : process (i_RST, i_CLK)
46
         begin
47
            if (i_RST = '1') then
48
                w_DATA <= (others => '1');
49
50
            else
51
                if rising_edge (i_CLK) then
                    if(i_ND = '1') then
52
53
                       w_DATA <= w_DATA(6 downto 0) & i_RX;</pre>
54
                    end if:
55
                end if:
56
            end if:
57
58
         end process U1;
59
60
         O_DATA <= W_DATA;
61
62
     Lend Behavioral:
```

Aula 14: 7 de 12

Detector de Borda


- Só se deve usar diretivas de análise de borda (rising_edge ou falling_edge) para o sinal de Clock
- Outros sinais precisam ter as bordas detectadas por um circuito apropriado



Aula 14: 8 de 12

Circuito Detector de Borda

Sinal a ser avaliado entra na entrada do primeiro Flip-flop (input) e detecção da borda é indicada em output





Aula 14: 9 de 12

Código de um Detector de Borda


```
library ieee;
 1.
      use ieee.std_logic_1164.all;
 2.
 3.
      entity EdgeDetector is
 4.
         port (
 5.
                      :in std_logic;
 6.
            clk
                      :in std_logic;
 7.
                      :out std_logic
            edge
 8.
         );
 9.
      end EdgeDetector;
10.
11.
      architecture EdgeDetector_rtl of EdgeDetector is
12.
13.
         signal reg1 :std_logic;
14.
         signal reg2 :std_logic;
15.
16.
      begin
17.
      reg: process(clk)
18.
      begin
19.
         if rising_edge(clk) then
20.
            reg1 <= d;
21.
            reg2 <= reg1;
22.
        end if;
23.
      end process;
24.
25.
      edge <= reg1 and (not reg2);
26.
27.
28.
      end EdgeDetector_rtl;
```



Aula 14: 10 de 12

Lógica de Rejeição


- Interruptores físicos, como botões de pressão e interruptores de alternância, estão todos sujeitos a ruído (ressaltos)
- O ruído ocorre quando o interruptor é pressionado ou invertido. Isso acontece entre os contatos de metal ao se unirem (ou separarem) rapidamente antes que eles tenham tempo de se estabelecer de modo estável



Aula 14: 11 de 12

Circuito de *Debounce*

- A ideia é utilizar um contador para verificar se o sinal fica estável por um determinado tempo
- Para chave e botões, é usual usar contadores de milisegundos (20 ms ou mais)





Aula 14: 12 de 12

FIM AULA 14