Aula 6: 1 de 17

Aula 06 - Simuladores

Aula 6: 2 de 17

Tópicos da aula

- Visão geral
- Simulador Qsim
- Simulador Questa (Modelsim)


Aula 6: 3 de 17

Teste de componentes VHDL

O teste de componentes escritos em VHDL consiste em gerar estímulos nos sinais externos do componente com o uso de ferramentas e/ou arquivos de teste específicos para tal


Qsim : uso de formas de onda como excitação de entrada

ModelSim : uso de arquivos de teste (Testbench) com excitação de entrada



Aula 6: 4 de 17

Simulação funcional de um modelo VHDL





Aula 6: 5 de 17

Exemplo: teste de componente usando o QSim

 Considere o exemplo feito na Aula 2 → porta lógica AND


```
library ieee;
      use ieee.std logic 1164.all;
     use ieee.numeric std.all;
      use IEEE.STD LOGIC UNSIGNED.ALL;
      use IEEE.STD LOGIC ARITH.ALL;
 6
    ENTITY PORTA AND IS
         PORT (
10
                         : IN STD LOGIC;
11
                         : IN STD LOGIC;
12
                         : OUT STD LOGIC
13
         );
14
      END PORTA AND;
15
16
    ☐ARCHITECTURE behavioral OF PORTA AND IS
18
19
20
    BEGIN
21
22
         C \le A and B;
23
      END behavioral;
24
25
26
```

Prof. Marcelo Damer Berejuck



Aula 6: 6 de 17

- Clique em File → New
- Escolha a opção University Program VWF






Aula 6: 7 de 17

Exemplo: teste de componente usando o QSim


Uma nova janela (do simulador) deverá aparecer



Prof. Marcelo Daniel Berejuck

Aula 6: 8 de 17

- Nesta nova janela clique em Edit → Insert
- Abrirá uma noja janela. Nela, clique em Node Finder...






Aula 6: 9 de 17

Exemplo: teste de componente usando o QSim

- A janela Node Finder abrirá, conforme mostra a Figura ao lado
- Note que a opção Filter está em all
- Pressione o botão List




Prof. Marcelo Daniel Berejuck



Aula 6: 10 de 17

Exemplo: teste de componente usando o QSim

- Aparecerão no lado esquerdo da janela os sinais externos do componente sob teste (Nodes Found)
- Clique no botão >> localizado no meio da janela
- Os sinais de teste agora estarão no lado direito da janela Node Finder (Selected Nodes)
- Clique no botão OK
- Clique no botão OK na janela de confirmação da escolha




Prof. Marcelo Daniel Berejuck



Aula 6: 11 de 17

- Clique no sinal de entrada A
- Em seguida escolha uma opção de estímulo (ícone de clock)
- Na janela de clock coloque o período desejado (20 ns, por exemplo)
- Clique em **OK**
- Repita o procedimento para o sinal B usando outro período (40 ns, por exemplo)






Aula 6: 12 de 17

Exemplo: teste de componente usando o QSim


Pressione o ícone de execução (Figura ao lado) para que a simulação seja ealizada





Aula 6: 13 de 17


- Se o simulador apresentar uma mensagem de erro, siga o seguinte procedimento:
 - 📦 Volte à janela do Quartus II
 - Clique com o botão da direita do mouse sobre o nome do projeto e selecione a opção Settings...





Aula 6: 14 de 17

- Na opção General, selecione o nome do projeto na opção Top-level entity:
- Clique no botão **Apply** e em seguida no botão **OK**
- Retorne e execute a simulação novamente






Aula 6: 15 de 17

Exemplo: teste de componente usando o QSim

Deverá aparecer o sinal de saída em C, gerado pela excitação nos sinais A e B





Aula 6: 16 de 17

ModelSim

Implemente um projeto de uma porta lógica OR com 3 entradas. Em seguida, implemente um arquivo de TestBench e simule com o uso da ferramenta ModelSim



Aula 6: 17 de 17

FIM AULA 6