Aula 9: 1 de 14

# **Aula 9 - Circuitos Síncronos**


Aula 9: 2 de 14

# Tópicos da aula

- Latch e Flip-flops
- Condições para transição e Inicialização
- Registradores
- Máquinas de estado

Aula 9: 3 de 14

## LATCH e FLIP-FLOP



Operação de um latch e um flip-flop.

Aula 9: 4 de 14

# Ocorrência de bordas (subida / descida) em sinais

```
rising_edge (clock) -- Borda de subida.

(clock EVENT AND clock = '1') -- Borda de subida.


falling_edge (clock) -- Borda de descida.

(clock EVENT AND clock = '0') -- Borda de descida.
```



Aula 9: 5 de 14

# Inicialização (reset)



Exemplos de operações de inicialização em flip-flops.

Aula 9: 6 de 14

#### Exercícios

- Implemente um Flip-flop tipo D com reset síncrono
- Implemente um Flip-flop tipo D com reset assíncrono




Aula 9: 7 de 14

### Exercícios

#### 74AC11074 DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOP WITH CLEAR AND PRESET

SCAS499A - DECEMBER 1986 - REVISED APRIL 1996

- Center-Pin V<sub>CC</sub> and GND Configurations Minimize High-Speed Switching Noise
- EPIC™ (Enhanced-Performance Implanted CMOS) 1-µm Process
- 500-mA Typical Latch-Up Immunity at 125°C
- Package Options Include Plastic Small-Outline (D) and Thin Shrink Small-Outline (PW) Packages, and Standard Plastic 300-mil DIPs (N)



#### description

This device contains two independent positive-edge-triggered D-type flip-flops. A low level at the preset (PRE) or clear (CLR) input sets or resets the outputs regardless of the levels of the other inputs. When PRE and CLR are inactive (high), data at the data (D) input that meets the setup-time requirements are transferred to the outputs on the low-to-high transition of the clock (CLK) pulse. Clock triggering occurs at a voltage level and is not directly related to the rise time of the clock pulse. Following the hold-time interval, data at the D input may be changed without affecting the levels at the outputs.

The 74AC11074 is characterized for operation from -40°C to 85°C.

#### **FUNCTION TABLE**

INPUTS				OUTPUT	
PRE	CLR	CLK	D	Q	Q
L	Н	X	Х	Н	L
н	L	X	X	L	н
L	L	X	X	нт	нt
н	Н	<b>†</b>	Н	Н	L
н	Н	<b>†</b>	L	L	н
н	н	L	Х	QO	Q <sub>0</sub>

<sup>†</sup> This configuration is nonstable; that is, it does not persist when PRE or CLR returns to its inactive (high) level.

Aula 9: 8 de 14

# Registradores

- Podem ser entendidos como uma sequência de flip-flops tipo D em paralelo
- Importantes como forma de memorização de dados


Aula 9: 9 de 14

## Exercícios

- Implemente um registrador com carregamento (LOAD) assíncrono
- Implemente um registrador com carregamento (LOAD) síncrono

Aula 9: 10 de 14


# Máquinas de Estados





Aula 9: 11 de 14

# Máquinas de Estados



Exemplo: diagrama de estado e carta de tempo de máquinas *Mealy* e *Moore*.



Aula 9: 12 de 14

```
U MACHINE : process(i CLK, i RST)
 75
 76
           begin
 77
               if (i RST = '1') then
 78
                   w EN
                               <= '0';
                   w_CLR_BUSY <= '1';
 79
 80
                   w STATE
                             <= st IDLE;
 81
 82
               elsif rising edge (i CLK) then
 83
                   case w STATE is
 84
                           when st IDLE =>
                               w_CLR_BUSY <= '0';
 85
 86
                               if (i_REQ = '1') then
 87
                                   w EN <= '1';
 88
 89
                                   w STATE <= st UPDATE;
 90
                               else
 91
                                   w STATE <= st IDLE;
 92
                                end if;
 93
                           when st UPDATE =>
 94
                               w EN <= '0';
 95
                               if (w BUSY = '1') then
                                  w_CLR_BUSY <= '1';
 96
                                   w STATE <= st IDLE;
 97
 98
                               else
 99
                                   w_STATE <= st_UPDATE;
100
                                end if:
101
                           when others =>
102
                               w STATE <= st IDLE;
103
                   end case:
104
               end if;
105
           end process U MACHINE;
```

Aula 9: 13 de 14

#### Exercícios

Implemente uma máquina de estados que opere como cronômetro e apresente as seguintes funcionalidades: (1) START, (2) STOP, (3) RESTART



Aula 9: 14 de 14

## FIM AULA 9