Aula IV: 1 de 10

# Aula 04 – Projeto com múltiplos componentes



Aula IV: 2 de 10

## Tópicos da aula

- Componentes
- Formas de conexão interna
- Exemplos e exercícios


Aula IV: 3 de 10

## Componentes

- Em geral, cada componente escrito em VHDL está relacionado à um arquivo .vhd
- Um projeto é constituído de múltiplos arquivos
- A interconexão de componentes dentro de um projeto acontece com o uso de sinais internos

Aula IV: 4 de 10


## Exemplo de componentes em um projeto






Aula IV: 5 de 10

## Exemplo de componentes em um projeto



Arquivo Top. Ex.: TOP\_LOGICA.vhd-


Componentes. Ex.: LOGICA1.vhd e LOGICA2.vhd






Aula IV: 6 de 10

## Exemplo de componentes em um projeto









Aula IV: 7 de 10

## Exemplo de componentes em um projeto








Aula IV: 8 de 10

## Declaração e instância dos componentes



```
ARCHITECTURE behavioral OF TOP LOGICA IS
    -- Declaração de sinais internos
    signal w D1 : STD LOGIC;
    signal w D2 : STD LOGIC;
    -- Declaração de componentes externos.
    COMPONENT LOGICA1 IS
       PORT (
                  : IN STD LOGIC;
          i_B : IN STD_LOGIC;
                : IN STD_LOGIC;
: IN STD_LOGIC;
          o_D1 : OUT STD_LOGIC;
                   : OUT STD LOGIC;
                     : OUT STD LOGIC
    END COMPONENT:
    COMPONENT LOGICA2 IS
    PORT (
                    : IN STD LOGIC;
          i D1
               : IN STD LOGIC;
                     : IN STD LOGIC;
                     : OUT STD LOGIC
    );
    END COMPONENT:
 BEGIN
```

```
BEGIN
  -- Instancialização de um componente LOGICA1.
  U01 : LOGICA1
      PORT MAP (
                        => i A,
                  o D2 => w D2,
                        => o F
      );
  -- Instancialização de um componente LOGICA2.
  U02 : LOGICA2
  PORT MAP (
               i D2 => w D2,
                     => o G
  );
END behavioral:
```

Aula IV: 9 de 10

#### Exercícios

- Implementar o projeto apresentado no slide 5
- Implementar circuitos digitais com mais de dois componentes



Aula IV: 10 de 10

### FIM AULA IV