Aula 2: 1 de 14

Aula 02 - Linguagem de hardware e síntese de circuitos

Aula 2: 2 de 14

Tópicos da aula

- Introdução ao VHDL
- Definição de Entidade e Arquitetura

Aula 2: 3 de 14

O que é VHDL?

- É uma linguagem de descrição de hardware
- Desenvolvida a partir da necessidade do Departamento de Defesa (DoD) dos EUA para unificar a documentação de projetos de seus fornecedores no contexto do programa VHSIC, substituindo os diagrama esquemáticos
- VHDL = VHSIC + HDL
 - VHSIC = Very High Speed Integrated Circuit
 - HDL = Hardware Description Language

Aula 2: 4 de 14

"O VHDL" ou "a VHDL"?

- Assim como toda e qualquer linguagem de programação, em português, costuma-se "masculinizar" o gênero da linguagem
 - o C
 - o Delphi
 - o JAVA
 - o assembly
 - o VHDL

Aula 2: 5 de 14

Cronologia e uso do VHDL

Marcos históricos


- 1980: criação da linguagem
- 1987: padronização pelo IEEE (IEEE Std 1076-1987)
- 1993: revisão do padrão

Uso

- Documentação
- Simulação
- Síntese


Aula 2: 6 de 14

Níveis de abstração em circuitos digitais



Aula 2: 7 de 14


Síntese de um modelo VHDL





Aula 2: 8 de 14

Ambiente de desenvolvimento (Síntese)



Aula 2: 9 de 14

Aspectos gerais do VHDL

- Dois conjuntos de construtores
 - Simulação
 - Síntese
- F
- Características
 - É baseado em palavras reservadas (BEGIN, END, ...)
 - É insensível à caixa (BEGIN = Begin = begin)
 - Declarações terminadas por ponto e vírgula ";"
 - Comentários marcados precedidos por duplo hífen "--"


Aula 2: 10 de 14

Estrutura do código VHDL

- Cada programa VHDL consiste de pelo menos um par entidade/arquitetura
- Em um projeto grande, você normalmente escreverá muitos pares entidade/arquitetura e os conectará para formar um circuito completo
- ENTIDADE é a lista com especificações de todos os pinos de entrada e saída do circuito
- ARQUITETURA descreve o comportamento que o circuito deve ter



ENTIDADE e comportamento (ARQUITETURA) do componente





Declaração da ENTIDADE do componente

```
ENTITY <nome componente> is
     PORT( <sinal A> : SENTIDO TIPO; <sinal B> : SENTIDO TIPO; ... );
LEND nome:
ENTITY nome is
     PORT ( A : in STD LOGIC; B : in STD LOGIC; C : out STD LOGIC);
LEND nome;
ENTITY nome is
     PORT (
             A : in STD LOGIC;
             B : in STD LOGIC;
             C : out STD LOGIC
END nome;
```

Aula 2: 13 de 14

Exercícios

- Implementar uma porta lógica OR 2x1
- Implementar uma porta lógica AND 4x1



Aula 2: 14 de 14

FIM AULA 2