Aula 12: 1 de 11

Aula 12 – Core IP (Memórias, PLL)

Aula 12: 2 de 11


Tópicos da aula

- Tipos
- Vetores e Matrizes
- Memória RAM
- Memória ROM

Aula 12: 3 de 11


Core IP (Intellectual Property)

- São componentes (blocos funcionais) desenvolvidos pelos fabricantes de FPGA (Intel, AMD) ou por terceiros
- São fornecidos na forma de *netlist*
- Sinais de entrada e saída são documentados
- Alguns são gratuitos outros pagos (licença)
- Uso de ferramentas visuais para configuração (GUI)



Aula 12: 4 de 11

Exemplo de IP: Memória RAM



Aula 12: 5 de 11


Exercício

- 1) Implemente uma memória RAM de 16 bits, com 512 words, usando o IP catalog da Intel (Altera).
- 2) Inicialize a memória com um arquivo de dados (.mif ou .hex).

Aula 12: 6 de 11


Controlador PLL

- Phase Locked Loop
- É um sistema de controle que gera, a partir de um sinal de entrada, um sinal de saída com **frequência** e **fase** instantâneas em **sincronismo** com o sinal amostrado
- Pode gerar frequências múltiplas a partir do sinal de entrada
- O diagrama de um sistema PLL básico é composto por, um Phase Detect (PD), um Loop Filter (LPF) e um Voltage Controlled Oscilator (VCO)



Aula 12: 7 de 11


Exemplo: uso de um PLL



Core IP: Controlador PLL

Aula 12: 8 de 11


- Em geral, FPGAs possuem um ou mais PLLs
- Sinal de entrada normalmente é senoidal (uso de cristal ressonador). Sinais gerados pelo PLL são ondas quadradas





Aula 12: 9 de 11

Core IP: Controlador PLL





Aula 12: 10 de 11

Exercício

Implemente um PLL para gerar os sinal de clock interno e reset (locked) interno, no projeto do Cronômetro.

Aula 12: 11 de 11

FIM AULA 12