


Lista de Exercícios 01

Exercício 01: Implemente em VHDL as seguintes expressões booleanas:


a)
$$S = \overline{A\overline{B} + \overline{C}\overline{D}}$$

b)
$$S = \overline{(AB\overline{C} + \overline{CD}) \oplus D}$$

Exercício 02: Implemente em linguagem de síntese VHDL o seguinte somador de um bit (somador completo):



Entradas		Saídas	
A_{i}	B_{i}	S_{i}	C_{i+1}
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1



Exercício 03: Utilizando o somador completo implementado no Exercício 02, implemente um circuito que realiza a soma de dois números de 08 bits cada.

