



معماری کامپیوتر

بهار ۱۴۰۵

استاد: دکتر سربازی آزاد

محسن صلاح - ۴۰۳۱۰۶۲۳۸

تمرین عملی دوم

۱ واحد شمارشگر (Counter)

در این بخش، یک واحد شمارشگر ۳۲ بیتی را با رویکرد درختی طراحی کردیم که قادر است تعداد صفرهای ابتدایی (CLZ)، صفرهای انتهایی (CTZ)، یک‌های ابتدایی (CLO) و یک‌های انتهایی (CTO) را محاسبه کند. مطابق صورت تمرین، ورودی‌ها و خروجی‌های این واحد به این صورت هستند:

• ورودی‌ها:

۱. Data: داده ورودی برای واحد شمارشگر (۳۲ بیت)

۲. Count_Op: انتخاب نوع عملیات شمارش (۲ بیت)

• خروجی:

۱. Count: تعداد بیت‌های شمارش شده توسط واحد شمارشگر (۶ بیت - عددی بین ۰ تا ۳۲)


عملیات متناظر با هر کد کنترلی در جدول زیر آمده است:

جدول ۱: دستورات شمارش بیت‌ها

کد کنترلی	نام دستور	شرح عملیات
۰۰	CTZ	شمارش تعداد بیت‌های ۰ در سمت کم‌ارزش عدد
۰۱	CTO	شمارش تعداد بیت‌های ۱ در سمت کم‌ارزش عدد
۱۰	CLZ	شمارش تعداد بیت‌های ۰ در سمت پرارزش عدد
۱۱	CLO	شمارش تعداد بیت‌های ۱ در سمت پرارزش عدد

۱.۱ طراحی ماژول پایه (CTZ_8bit)


پیش از ساخت مدار ۳۲ بیتی، ابتدا یک شمارشگر صفر انتهایی ۸ بیتی (CTZ) ساختیم. این مدار با پیاده‌سازی یک درخت جستجوی دودویی (Binary Search Tree) به کمک گیت‌های OR طراحی شده است. در هر مرحله، بازه‌ها نصف شده و در صورتی که نیمه کم‌ارزش کاملاً صفر باشد، به سراغ نیمه پرارزش می‌رود. خروجی گیت‌های OR، خطوط انتخاب (Select) مالتی‌پلکسر را کنترل می‌کنند. همچنین خروجی all_z نیز نشان‌دهنده صفر بودن کل ۸ بیت است. از آنجا که این بخش تنها از گیت‌های موازی OR با عمق ۳ و مالتی‌پلکسر تشکیل شده، تاخیر آن مقدار ثابتی است ($O(1)$).




شکل ۱: پیمانه‌ی CTZ_8bit

۲.۱ توسعه‌ی درختی (CTZ_16bit و CTZ_32bit)

برای ساخت مدار ۱۶ بیتی از ترکیب دو مدار ۸ بیتی (Lo و Hi) استفاده کردیم. در اینجا از ترکیب سیگنال‌ها با استفاده از Splitter استفاده کردیم. اگر بخش Lo کاملاً صفر باشد (سیگنال all_z برابر یک)، خروجی بخش Hi انتخاب می‌شود و در غیر این صورت خروجی Lo. در صورت انتخاب بخش Hi، عدد ۱ به جایگاه بیت چهارم (با ارزش ۸) متصل می‌شود که معادل جمع با ۸ است، بدون آنکه تاخیر محاسبه‌ی جمع به مدار تحمیل شود. توسعه‌ی مدار ۳۲ بیتی نیز دقیقاً به همین شیوه با استفاده از دو بلوک ۱۶ بیتی انجام می‌شود.




شکل ۲: توسعه‌ی پیمانه‌ی CTZ_16bit بدون استفاده از جمع‌کننده



شکل ۳: پیمانه‌ی CTZ_32bit


۳.۱ پیش‌پردازش ورودی‌ها (correction)

برای پشتیبانی از عملیات CLZ و CLO، بدون نیاز به افزودن سخت‌افزار تکراری، یک واحد اصلاح (Correction) پیش از ورود داده به هسته‌ی CTZ قرار دادیم. اگر عملیات شمارش از سمت پرارزش (Leading) باشد، به کمک ابزار Splitter ترتیب بیت‌ها را معکوس می‌کنیم. اگر عملیات شمارش یک‌ها (Ones) باشد، کل بیت‌ها توسط گیت‌های موازی NOT نقیض می‌شوند. این عملیات توسط مالتی‌پلکسرها و با توجه به پایه‌های Count_Op کنترل می‌گردد. از آنجایی که معکوس کردن تنها تغییر سیم‌کشی است و گیت‌های NOT موازی هستند، تاخیر این بخش نیز $O(1)$ است.



شکل ۴: واحد پیش‌پردازش و اصلاح داده‌ها (correction)

در نهایت، با اتصال واحد تصحیح به هسته‌ی ۳۲ بیتی، مدار اصلی کامل می‌شود:



شکل ۵: واحد کامل شمارشگر ۳۲ بیتی

تحلیل تاخیر مدار شمارشگر:

$$\text{Delay}_{\text{Counter}} = \text{Delay}_{\text{Correction}} + \text{Delay}_{\text{CTZ_8bit}} + 2 \times \text{Delay}_{\text{MUX}}$$

از آنجایی که توسعه‌ی عرض داده از ۸ بیت به ۳۲ بیت با اضافه شدن لگاریتمی لایه‌های MUX صورت گرفته است، تاخیر کلی سیستم از مرتبه‌ی $O(\log n)$ خواهد بود.

۴.۱ اجرای آزمون

```
mohsen@Quanta:/mnt/D/SUT/Term_4/CA/ca4042-judge$ ./synth_valid.sh ../HW/P-HW-2/HW2_403106238_counter.circ ../HW2/counter-tb.v
logisim workspace : /home/mohsen/logisim_evolution_workspace
inpins : ['Data', 'Count_0p']
outpins : ['Count']
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Building netlist for sheet "correction"
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Circuit "correction" has 32 nets and 6 buses.
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Circuit "correction" passed DRC check.
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Building netlist for sheet "CTZ_8bit"
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Circuit "CTZ_8bit" has 13 nets and 4 buses.
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Circuit "CTZ_8bit" passed DRC check.
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Building netlist for sheet "CTZ_16bit"
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Circuit "CTZ_16bit" has 4 nets and 6 buses.
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Circuit "CTZ_16bit" passed DRC check.
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Building netlist for sheet "CTZ_32bit"
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Circuit "CTZ_32bit" has 4 nets and 6 buses.
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Circuit "CTZ_32bit" passed DRC check.
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Building netlist for sheet "main"
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Circuit "main" has 0 nets and 4 buses.
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Circuit "main" passed DRC check.
[main] INFO com.cburch.logisim.fpga.gui.Reporter - The Board ALCHITRY_AU_10 has:
[main] INFO com.cburch.logisim.fpga.gui.Reporter - 6 Button(s)
[main] INFO com.cburch.logisim.fpga.gui.Reporter - 3 DIPSwitch(s)
[main] INFO com.cburch.logisim.fpga.gui.Reporter - 32 Led(s)
[main] INFO com.cburch.logisim.fpga.gui.Reporter - 1 SevenSegmentScanning(s)
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_counter.circ.tmp/main/verilog/plexers/Multiplexer_bus_2.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_counter.circ.tmp/main/verilog/circuit/correction.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_counter.circ.tmp/main/verilog/gates/AND_GATE.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_counter.circ.tmp/main/verilog/gates/OR_GATE.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_counter.circ.tmp/main/verilog/plexers/Multiplexer_2.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_counter.circ.tmp/main/verilog/circuit/CTZ_8bit.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_counter.circ.tmp/main/verilog/circuit/CTZ_16bit.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_counter.circ.tmp/main/verilog/circuit/CTZ_32bit.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_counter.circ.tmp/main/verilog/circuit/main.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_counter.circ.tmp/main/verilog/topLevel/LogisimTopLevelShell.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating script file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_counter.circ.tmp/main/scripts/vivadoCreateProject.tcl
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating script file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_counter.circ.tmp/main/xdc/vivadoConstraints.xdc
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating script file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_counter.circ.tmp/main/scripts/vivadoGenerateBitStream.tcl
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating script file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_counter.circ.tmp/main/scripts/vivadoLoadBitStream.tcl

../HW2/counter-tb.v /home/mohsen/logisim_evolution_workspace/HW2_403106238_counter.circ.tmp
../HW2/counter-tb.v:75: Warning: Calling system function $random() as a task.
../HW2/counter-tb.v:75: The functions return value will be ignored.
CTZ
C10
CLZ
C10
ACCEPTED
200 / 200
mohsen@Quanta:/mnt/D/SUT/Term_4/CA/ca4042-judge$
```

شکل ۶: تست مدار طراحی شده

۲ واحد شیفت‌دهنده (Barrel Shifter)

در این بخش، یک شیفت‌دهنده ۳۲ بیتی با ساختار لایه‌ای (Layered) طراحی کردیم که قادر است عملیات شیفت منطقی به چپ، شیفت منطقی به راست و شیفت حسابی به راست را انجام دهد. مطابق صورت تمرین، ورودی‌ها و خروجی‌های این واحد به این صورت هستند:

• ورودی‌ها:

۱. Data: داده ورودی برای واحد شیفت‌دهنده (۳۲ بیت)

۲. Shift_Amt: مقدار شیفت (۵ بیت)

۳. Shift_Op: سیگنال کنترلی نوع شیفت (۲ بیت)

• خروجی:

۱. Result: خروجی شیفت داده شده (۳۲ بیت)

عملیات متناظر با هر کد کنترلی در جدول زیر آمده است:

جدول ۲: دستورات شیفت‌دهنده


کد کنترلی	نام دستور	شرح عملیات
۰۰	SLL	شیفت منطقی به چپ (پر کردن با صفر)
۰۱	SRL	شیفت منطقی به راست (پر کردن با صفر)
۱۰	SRA	شیفت حسابی به راست (تکرار بیت علامت)

۱.۲ منطق طراحی و مسیر داده

برای کاهش سخت‌افزار و جلوگیری از طراحی دو شبکه‌ی مجزا برای شیفت به چپ و راست، از تکنیک معکوس‌سازی بیت‌ها (Bit-Reversal) استفاده شد. هسته‌ی اصلی مدار منحصراً کار شیفت به راست را انجام می‌دهد. هنگامی که دستور شیفت منطقی به چپ (SLL) دریافت شود، مقدار هر دو بیت کنترلی Shift_Op صفر است. با استفاده از یک گیت NOR متصل به این دو بیت، سیگنال معکوس‌سازی فعال شده و آرایش بیت‌های ورودی معکوس می‌شود. خروجی شیفت‌یافته نیز در انتهای مدار مجدداً معکوس می‌گردد تا شیفت به چپ شبیه‌سازی شود.

برای تولید بیت‌های جایگزین (پر کردن فضای خالی)، از یک مالتی‌پلکسر کنترل‌شده توسط Shift_Op[1] استفاده کردیم. در شیفت حسابی (SRA)، بیت جایگزین برابر با Data[31] (بیت علامت) خواهد بود و در سایر حالات، مقدار ثابت صفر به لایه‌های شیفت‌دهنده تزریق می‌شود.

هسته‌ی شیفت‌دهنده از ۵ لایه (Stage) تشکیل شده است که هر لایه شامل ۳۲ مالتی‌پلکسر است. پایه‌ی انتخاب (Select) مالتی‌پلکسرهای لایه‌ی i ام به بیت i ام از سیگنال Shift_Amt متصل است. اگر این بیت یک باشد، داده‌ها به اندازه ۲ ^{i} واحد شیفت پیدا می‌کنند و در غیر این صورت، بدون تغییر به لایه بعد منتقل می‌شوند.



شکل ۷: مدار شیفت‌دهنده‌ی لایه‌ای ۳۲ بیتی (Barrel Shifter)

تحلیل تاخیر مدار شیفت‌دهنده:

$$\text{Delay}_{\text{Shifter}} = \text{Delay}_{\text{Pre-Reversal}} + \text{Delay}_{\text{Layers}} + \text{Delay}_{\text{Post-Reversal}}$$

پیش‌پردازش و پس‌پردازش معکوس‌سازی هر کدام تنها نیازمند ۱ تاخیر مالتی‌پلکسر هستند. شبکه‌ی اصلی نیز داده را از ۵ لایه متوالی MUX عبور می‌دهد (برابر با $\log_2(32)$). در نتیجه، تاخیر مدار شیفت‌دهنده از مرتبه $O(\log n)$ می‌باشد.

۲.۲ اجرای آزمون

```
mohsen@Quanta:/mnt/D/SUT/Term_4/CA/ca4042-judge$ ./synth_valid.sh ../HW/P-HW-2/HW2_403106238_shifter.circ ../HW2/shifter-tb.v
logisim workspace : /home/mohsen/logisim_evolution_workspace
inpins : ['Shift_Op', 'Data', 'Shift_Amt']
outpins : ['Result']
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Building netlist for sheet "main"
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Circuit "main" has 195 nets and 8 buses.
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Circuit "main" passed DRC check.
[main] INFO com.cburch.logisim.fpga.gui.Reporter - The Board ALCHITRY_AU_IO has:
[main] INFO com.cburch.logisim.fpga.gui.Reporter - 6 Button(s)
[main] INFO com.cburch.logisim.fpga.gui.Reporter - 3 DIPSwitch(s)
[main] INFO com.cburch.logisim.fpga.gui.Reporter - 32 Led(s)
[main] INFO com.cburch.logisim.fpga.gui.Reporter - 1 SevenSegmentScanning(s)
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_shifter.circ.tmp/main/verilog/gates/NOR_GATE.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_shifter.circ.tmp/main/verilog/plexers/Multiplexer_2.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_shifter.circ.tmp/main/verilog/plexers/Multiplexer_Bus_2.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_shifter.circ.tmp/main/verilog/circuit/main.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_shifter.circ.tmp/main/verilog/toplevel/logisimTopLevelShell.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating script file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_shifter.circ.tmp/main/scripts/vivadoCreateProject.tcl
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating script file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_shifter.circ.tmp/main/xdc/vivadoConstraints.xdc
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating script file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_shifter.circ.tmp/main/scripts/vivadoGenerateBitStream.tcl
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating script file: /home/mohsen/logisim_evolution_workspace/HW2_403106238_shifter.circ.tmp/main/scripts/vivadoLoadBitStream.tcl

../HW2/shifter-tb.v /home/mohsen/logisim_evolution_workspace/HW2_403106238_shifter.circ.tmp
../HW2/shifter-tb.v:25: Warning: Calling system function $random() as a task.
../HW2/shifter-tb.v:25: The functions return value will be ignored.
SIL
SRL
SRA
ACCEPTED
158 / 158
mohsen@Quanta:/mnt/D/SUT/Term_4/CA/ca4042-judge$
```

شکل ۸: تست مدار طراحی شده